JP4751545B2 - Optical scanning image display device - Google Patents

Optical scanning image display device Download PDF

Info

Publication number
JP4751545B2
JP4751545B2 JP2001274860A JP2001274860A JP4751545B2 JP 4751545 B2 JP4751545 B2 JP 4751545B2 JP 2001274860 A JP2001274860 A JP 2001274860A JP 2001274860 A JP2001274860 A JP 2001274860A JP 4751545 B2 JP4751545 B2 JP 4751545B2
Authority
JP
Japan
Prior art keywords
scanning
pixel
light beams
image display
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001274860A
Other languages
Japanese (ja)
Other versions
JP2003084707A (en
Inventor
俊晴 村井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2001274860A priority Critical patent/JP4751545B2/en
Publication of JP2003084707A publication Critical patent/JP2003084707A/en
Application granted granted Critical
Publication of JP4751545B2 publication Critical patent/JP4751545B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は、入力画素データに応じて変調された光ビームを走査することにより画像を表示する光走査型画像表示装置に関する。
【0002】
【従来の技術】
近年、ディスプレイの薄型化、大型化のニーズは急速に高まってきており、特に大画面表示に適したプロジェクション型画像表示装置(以後プロジェクターと呼ぶ)の普及が顕在化してきている。プロジェクターには様々な方式があるが、光走査型プロジェクターは、そのうちの一つで、レーザ光を変調しながら該レーザ光でスクリーン上を走査して該スクリーン上に画像を表示するものである。
【0003】
この光走査型プロジェクターの特長としては、
・指向性の強いレーザ光を用いて描画するために鮮明な画像が得られ、
・レーザ光源が理想的な単一波長スペクトル分布であるために演色性に優れている
等が挙げられ、極めて高品質のカラー画像表示が可能である。
【0004】
最も一般的な光走査型プロジェクターの構成例を概略的に図4に示す。図4において、(a)は光走査型プロジェクターを横方向から見たもの、(b)は光走査型プロジェクターを上方向からみたもの(一部省略)である。図4において、R、GおよびBは、それぞれ赤、緑および青の3原色のレーザ光を発生するレーザ光源である。このレーザ光源R、G、Bとしては、ガスレーザやレーザダイオード等様々なタイプのものが適用できる。
【0005】
レーザ光源R、G、Bから出射された各レーザ光は光変調器11〜13にて赤、緑および青の各色に対応する画像信号ARo、AGoおよびABoに基いて変調される。光変調器11〜13としては、例えばAOM(音響光学変調器)などが用いられる。光変調器11、13で変調されたレーザ光は、ミラー14、15で反射されて光変調器12で変調されたレーザ光とダイクロイックプリズム等の合成光学素子16で合成され、一本の走査レーザ光が生成される。
【0006】
合成光学素子16で合成されたレーザ光はポリゴンミラー17に入射する。ポリゴンミラー17は、入射するレーザ光に対して水平方向にポリゴンモータ18で回転駆動される多面鏡であり、したがって入射したレーザ光を水平方向に主走査する。ポリゴンミラー17によって反射されたレーザ光は、ガルバノミラー19に入射する。ガルバノミラー19は、入射するレーザ光に対して直交する方向に往復運動するミラーであり、したがって入射するレーザ光を垂直方向に副走査する。ガルバノミラー19によって反射されたレーザ光はスクリーン20に導かれ、結果的にスクリーン20上に画像が表示される。
【0007】
光走査型プロジェクターの具体的な従来技術としては、例えば、特許第2796683号公報記載のレーザ表示装置がある。このレーザ表示装置は、隣接する画素が干渉し合うのを防止するために隣接画素間に走査光のオフ期間を設け、ビームを偏平形状にすることで光利用効率を上げるものである。
【0008】
また、上記光走査型プロジェクターにおいて、光ビームの走査方向の一連の画素について少なくとも1つ以上の画素おきに画素を分離する画素分離手段と、分離された画素ごとにサブフレームを生成するサブフレーム生成手段と、サブフレームを順次に表示することにより1つの画面(フレーム)を表示する表示制御手段とを設けたものが提案されている。この光走査型プロジェクターは、1フレームを複数のサブフレームに分割して表示し、それぞれのサブフレームの画像を元画像に対して、走査方向について(NF-1)個置きに画素が間引かれた構成にすることにより、光ビーム変調に実質的に要求される応答速度の低減を図るようにしたものである。
【0009】
【発明が解決しようとする課題】
上記レーザ表示装置では、ビームを偏平形状にするので、確かに光利用効率を上げることは可能であるが、光利用効率を上げようとすればするほど上述のオフ期間が短くなってそれだけ応答速度が速い光源あるいは変調制御系が要求されるようになるという問題がある。これは、表示画像の解像度が上がるほど顕著にになり、表示可能な解像度が著しく制限されるという問題にもなる。
【0010】
また、上記光走査型プロジェクターでは、フレーム周波数が実質的に低下するので、副走査方向に光ビームを複数設けないと、画面輝度が低下する。
本発明は、光ビームを偏平形状にして隣接画素間での走査光のオフ期間を短くしても応答速度の高速化を必要とせず、フレーム周波数の低下による輝度低下が生じない光走査型画像表示装置を提供することを目的とする。
【0011】
【課題を解決するための手段】
上記目的を達成するため、請求項1に係る発明は、入力画素データに応じて変調された光ビームを走査するこにより画像を表示する光走査型画像表示装置において、前記光ビームの走査方向の一連の画素について少なくとも1つ以上の画素おきに画素を分離する画素分離手段を有し、この画素分離手段で分離される画素ごとに光ビームを設け、該複数の光ビームを同時に走査することにより画像を表示するものである。
【0012】
請求項2に係る発明は、請求項1記載の光走査型画像表示装置において、前記複数の光ビームの変調タイミングを各々の光ビームに対して個別に制御する変調タイミング制御手段を有するものである。
【0013】
請求項3に係る発明は、請求項1または2記載の光走査型画像表示装置において、前記複数の光ビームの、1画素分の走査期間中におけるオン時間を調整可能としたものである。
【0014】
請求項4に係る発明は、請求項1記載の光走査型画像表示装置において、前記複数の光ビームが、前記走査方向と交わる方向にもさらに複数設けられているものである。
【0015】
請求項5に係る発明は、請求項1または2記載の光走査型画像表示装置において、前記複数の光ビームをさらに、前記走査方向と交わる方向に副走査する副走査手段を有するものである。
【0016】
【発明の実施の形態】
図1は本発明の一実施例を概略的に示す。この実施例は主走査方向の光ビーム数が2である場合についての光走査型プロジェクターの一例であるが、本発明はこれに限るものではない。この実施例において、2本の走査光ビーム21、22を生成する部分は、例えば図4に示す光走査型プロジェクターにおけるレーザ光源R、G、Bから合成光学素子16までの光ビーム生成部分(レーザ光源R、G、B、光変調器11〜13、ミラー14、15及び合成光学素子16からなる部分)を2組設けて構成される。
【0017】
なお、2組の合成光学素子からの各光ビーム21、22を変調するための入力信号は、光変調器11〜13への入力信号ARo、AGoおよびABoに対応する2組3個ずつの光変調器への入力信号ARo1、AGo1、ABo1およびARo2、AGo2、ABo2として後述するように生成される。
【0018】
2本の走査光ビーム21、22は、主走査手段としてのポリゴンミラー23に、その回転方向に沿った配列で入射される。ポリゴンミラー23は入射するレーザ光に対して水平方向に図示しないポリゴンモータで回転駆動される。ポリゴンミラー23で反射された光ビームは折り返しミラー24で垂直方向に折り曲げられて副走査手段としてのガルバノミラー25に入射する。ガルバノミラー25は図示しない駆動部により駆動されてポリゴンミラー23の回転面に対して直交する方向に往復運動する。
【0019】
ガルバノミラー25で反射された光ビームはスクリーン26上をポリゴンミラー23の動きにしたがって水平方向に走査(主走査)すると同時にガルバノミラー25の動きにしたがって垂直方向に走査(副走査)することでスクリーン26上に表示画像を形成する。このとき、各光ビームは、水平方向の各ラインについて、互いに画素を補間し合うように1画素置きに画素を表示する。
【0020】
なお、主走査方向に配列された2本の光ビーム21、22は副走査方向に配列することも可能である。端的な構成として主走査方向に配列された2本の光ビーム21、22は表示ライン数分だけ設けるようにしてもよい。この場合はガルバノミラー25を省略してポリゴンミラー23からの反射光でスクリーン26上に直接に描画することができる。また、ポリゴンミラー23は省略し、その位置にガルバノミラー25を配置して、光ビームですべてのラインを水平方向に同時に走査するように動かしてもよい。
【0021】
図2は本実施例における光変調器への入力信号の生成のための制御系の構成を概略的に示したものである。なお、図2は赤色の画像信号についての制御系のみ示しているが、他の色(緑および青)についての制御系も全く同様であるので、その説明は省略する。
【0022】
信号Riは、赤色のアナログ画像信号入力であり、アンプ27で適当なレベルに増幅される。また、信号VDおよびHDは、それぞれ、入力画像信号に対応する垂直および水平の同期信号入力である。同期信号抽出回路28は、入力同期信号VD、HDから画像信号Riの同期クロック(画素信号に同期したクロック)RCKを再生出力する。
【0023】
アンプ27からの画像信号ARiは、A/D変換器29に入力され、同期クロックRCKに同期してデジタルの画像データ信号DRiに変換される。書き込みアドレス生成回路30は、入力同期信号VD、HDにより1フレーム期間内の水平同期信号パルス数をカウントすることで走査線数を検知し、同期信号抽出回路28からの同期信号RCKから1水平期間内の有効画素数を検知することで、後述するサブフレームメモリ31、32への書き込みアドレス信号WADを生成出力する。
【0024】
ここで、書き込みアドレス信号WADは主走査方向にあたる水平方向のアドレス部と副走査方向にあたる垂直方向のアドレス部から成る。水平方向アドレス値は、書き込みアドレス生成回路30において、1ラインにおける先頭画素から同期信号抽出回路28からの同期クロックRCKを2カウントするごとに1だけインクリメントされ、1ラインにおける最終画素までのクロックカウントを終了するとリセットされる。また、垂直方向アドレス値は、書き込みアドレス生成回路30において、水平方向アドレス値がリセットされるごとに1だけインクリメントされ、最終ラインの最終画素までのクロックカウントを終了するとリセットされて先頭画素アドレス値に戻る。
【0025】
画像分離制御回路33は、書き込みアドレス生成回路30からの書き込みアドレス信号WADと同期信号抽出回路28からの同期クロックRCKに基き、サブフレームメモリ31、32への書き込み制御信号WEN1およびWEN2を生成出力する。書き込み制御信号WEN1は、同期クロックRCKの1周期ごとに値がトグルし、上記の水平方向アドレス値のリセットタイミングに同期してリセットされる。書き込み制御信号WEN2は書き込み制御信号WEN1を反転したものである。
【0026】
サブフレームメモリ31、32は、それぞれ、画像分離制御回路33からの書き込み制御信号WEN1、WEN2が"H"レベルのときにA/D変換器29からの画像データDRiを書き込みアドレス生成回路30からの書き込みアドレス信号WADに従い、同期信号抽出回路28からの同期信号RCKに同期して順次に書き込む。これによって、順次に入力される画像データRiは水平方向について2つのサブフレームメモリ31、32に交互に書き込まれる。なお、サブフレームメモリ31、32は後述する読み出しアドレス信号RAD1、RAD1によって、上記書き込み系とは非同期に読み出しが可能なデュアルポート機能を持つメモリである。
【0027】
読み出しクロック生成回路34は、基準クロックOCKを分周して位相の異なる複数のクロックを生成する。図2においては、読み出しクロック生成回路34は、基準クロックOCKを8分の1に分周し、位相を基準クロックOCKの1周期分ずつ順次にずらした8つのクロックCK7〜CK0を生成している。クロック選択回路35は、リモコン(図示省略)等で生成される制御信号CTL1に基いて、読み出しクロック生成回路34からの入力クロックCK7〜CK0の中から2つのクロックを選択してクロックTCK1、TCK2として出力する。
【0028】
読み出しアドレス生成回路36、37は、ぞれぞれクロック選択回路35からの読み出しクロックTCK1、TCK2に同期してサブフレームメモリ71、72からのデータ読み出しアドレス信号RAD1、RAD2を生成する。この読み出しアドレス生成回路36、37からの読み出しアドレス信号RAD1、RAD2に従ってサブフレームメモリ31、32から画像データDR1、DR2が読み出され、この画像データDR1、DR2は出力ゲート回路38、39に入力される。
【0029】
出力ゲート回路38、39は、それぞれ後述する制御信号ENO1、ENO2が"H"レベルの期間中だけサブフレームメモリ31、32からの画像データDR1、DR2を出力し、制御信号ENO1、ENO2が"L"レベルのときには画像データとして"ゼロ"を出力する。出力制御回路40、41は、それぞれクロック選択回路35からのクロックTCK1、TCK2の立ち上がり遷移ごとに出力信号ENO1、ENO2を"H"レベルにし、リモコン(図示省略)等で生成される制御信号CTL2に基いて設定される所定時間後に出力信号ENO1、ENO2を"L"レベルにする。
【0030】
出力ゲート回路38、39の出力信号DRo1、DRo2は、D/A変換器42、43にそれぞれ入力され、アナログ信号に変換出力される。このD/A変換器42、43からのアナログ出力信号ARo1、ARo2は、対応する光変調器(上記2組3個ずつの光変調器のうちの各組1つずつの光変調器)にそれぞれ入力され、レーザ光を変調する。
【0031】
なお、上記レーザ光源としては、例えばLD(レーザダイオード)のように直接変調可能なものを使用することもでき、そのような場合にはD/A変換器42、43からのアナログ出力信号ARo1、ARo2は光源に直接に入力される。ここに、D/A変換器42、43からのアナログ出力信号ARo1、ARo2は、クロック選択回路35にてリモコン等による制御信号CTL1により読み出しクロック生成回路34からの入力クロックCK7〜CK0の中からクロックTCK1およびTCK2を任意に選択することでタイミングを調整することができ、さらに制御信号ENO1、ENO2の"H"レベル期間をリモコン等による制御信号CTL2で任意に設定することで1画素走査期間中の走査光ビームのオン時間を制御することができる。
【0032】
この実施例によれば、光ビームの走査方向の一連の画素について少なくとも1つ以上の画素おきに画素を分離する画素分離手段(図2に示す制御系)を有し、この画素分離手段で分離される画素ごとに光ビーム21、22を設け、該複数の光ビーム21、22を同時に走査することにより画像を表示するので、光ビームを偏平形状にして隣接画素間での走査光のオフ期間を短くしても応答速度の高速化を必要とせず、フレーム周波数の低下による輝度低下が生じない。
【0033】
また、走査方向に設けられた複数の光ビームを所望の画素間隔どおりに精度良く配列しようとすると、機械系あるいは光学系に高精度の設計または実装技術が要求され、コスト高になるという問題が生じる。しかし、この実施例によれば、複数の光ビームの変調タイミングを各々の光ビームに対して個別に制御する変調タイミング制御手段(クロック選択回路35とリモコン等)を有するので、走査方向における光ビームの間隔が所望の画素間隔と異なってもそれを補正することができる。
【0034】
また、光ビームの形状や表示画素の数および大きさ、走査速度等は装置の仕様あるいは表示画像によって異なり、これらの項目に関連して1画素走査期間中における光ビームの最適なオン時間も異なってくる。この実施例によれば、複数の光ビーム21、22の、1画素分の走査期間中におけるオン時間をリモコン等で調整可能としたので、どのような装置あるいは表示画像に対しても光ビームの最適なオン時間を設定でき、良好な表示品質が常に得られる。
【0035】
図3は、本発明の別の実施例における光変調器への入力信号の生成のための制御系の一部を示す。この実施例では、上記実施例において、主走査方向に配列された2本の光ビーム21、22を副走査方向にも設けて2列分とし、2ラインを同時に走査する。すなわち、主走査方向に配列された2本の光ビーム21、22でスクリーン26上の同じラインを主走査方向に同時に走査する光走査系は、上記実施例と同様なものが2組設けられ、これらの走査系はスクリーン26上の隣接する2つのラインをそれぞれ主走査方向に同時に走査することにより、スクリーン26上の各ラインを交互に走査する。なお、図3は赤色の画像信号についての制御系のみ示しているが、他の色(緑および青)についての制御系も全く同様であるので、その説明は省略する。また、図3において、前段の図2と同じ構成の部分は図示を省略した。
【0036】
サブフレームメモリ311、312、321、322は、サブフレームメモリ311、312が1ライン目の2本の光ビームに対応しており、サブフレームメモリ321、322が2ライン目の光ビームに対応している。画素分離制御回路33aは、書き込みアドレス生成回路30からの書き込みアドレス信号WADと同期信号抽出回路28からの同期クロックRCKに基き、サブフレームメモリ311〜322に対して水平方向についての書き込み制御信号HWEN1、HWEN2と、垂直方向についての書き込み制御信号VWEN1、VWEN2を生成する。書き込み制御信号HWEN1、HWEN2は図2における書き込み制御信号WEN1およびWEN2と同じである。一方、書き込み制御信号VWEN1、VWEN2は水平方向アドレス値がリセットされるごとにトグルし、垂直方向アドレス値のリセットタイミングに同期してリセットされる。
【0037】
サブフレームメモリ311は画素分離制御回路33aから書き込み制御信号HWEN1、VWEN1が入力され、サブフレームメモリ312は画素分離制御回路33aから書き込み制御信号HWEN2、VWEN1が入力され、サブフレームメモリ321は画素分離制御回路33aから書き込み制御信号HWEN1、VWEN2が入力され、サブフレームメモリ312は画素分離制御回路33aから書き込み制御信号HWEN2、VWEN2が入力される。
【0038】
サブフレームメモリ311、312、321、322は、それぞれ、書き込み制御信号HWEN1又はHWEN2およびVWEN1又はVWEN2がともに"H"レベルのときにA/D変換器29からの画像データDRiを書き込みアドレス生成回路30からの書き込みアドレス信号WADに従い、同期信号抽出回路28からの同期信号RCKに同期して順次に書き込む。これによって、順次に入力される画像データRiは水平方向について2つずつのサブフレームメモリ311と312、321と322に交互に書きこまれると同時に、垂直方向についても対応するサブフレームメモリ311と321、312と322に交互に書き込まれる。なお、本実施例でも、サブフレームメモリ311、312、321、322は後述する読み出しアドレス信号RAD1、RAD2によって、上記書き込み系とは非同期に読み出しが可能なデュアルポート機能を持つメモリである。
【0039】
読み出しアドレス生成回路36からの読み出しアドレス信号RAD1にしたがってサブフレームメモリ311、321から画像データDR11、DR21が読み出されるとともに、読み出しアドレス信号RAD2にしたがってサブフレームメモリ312、322から画像データDR12、DR22が読み出され、これらの画像データDR11〜DR22は出力ゲート回路381、382、391、392にそれぞれ入力される。
【0040】
出力ゲート回路381、382、391、392は、それぞれ図2と同様の出力制御回路40、41からの制御信号ENO1、ENO2が"H"レベルの期間中だけサブフレームメモリ311、312、321、322からの画像データDR11、DR12、DR21、DR22を出力し、制御信号ENO1、ENO2が"L"のときには画像データとして"ゼロ"を出力する。出力ゲート回路381、382、391、392からの出力信号DRo11〜DRo22はD/A変換器421、422、431、432にそれぞれ入力され、アナログ信号ARo11〜ARo22に変換出力される。
【0041】
このアナログ出力信号ARo11〜ARo22は、対応する光変調器(上記同じラインを走査する光ビームを変調するための2組3個ずつの光変調器のうちの各組1つずつの光変調器と、他の同じラインを走査する光ビームを変調するための2組3個ずつの光変調器のうちの各組1つずつの光変調器)にそれぞれ入力され、レーザ光を変調する。なお、レーザ光源としては、上述のとおり、例えばLD(レーザダイオード)のように直接変調可能なものを使用することもでき、そのような場合にはD/A変換器421、422、431、432からの出力信号DRo11〜DRo22は光源に直接に入力される。
【0042】
ここに、D/A変換器421、422、431、432からの出力信号Aro11〜Aro22は、リモコン等による制御信号CTL1によりクロック選択回路35にて読み出しクロック生成回路34からの入力クロックCK7〜CK0の中からクロックTCK1およびTCK2を任意に選択することでタイミングを調整することができ、さらに制御信号ENO1、ENO2の"H"レベル期間をリモコン等による制御信号CTL2で任意に設定することで1画素走査期間中の走査光ビームのオン時間を制御することができる。
【0043】
なお、本実施例ではD/A変換器421、422、431、432からの出力信号Aro11〜Aro22はARo11とAro21あるいはARo12とARo22を同じ変調タイミングとしているが、本発明はこの限りではなく、全ての光ビームの各々について任意に変調タイミングを設定することも可能である。
【0044】
この実施例によれば、複数の光ビームが、主走査方向と交わる副走査方向にもさらに複数設けられているので、二次元の画像を表示する場合の変調周波数を低減して光源あるいは変調制御系に要求される応答速度の低減を図ることができる。本発明の端的な例としては、主走査方向の画素数がMで該主走査方向と交わる副走査方向のライン数がNである画像を表示する場合において、光ビームをライン数Nの分だけ設ける。
【0045】
また、この実施例によれば、複数の光ビームをさらに、主走査方向と交わる副方向に副走査する副走査手段(ガルバノミラー25)を有するので、光源あるいは変調制御系に要求される応答速度の低減を図るとともに、光ビームを表示画像のライン数Nと同数設けたのとは別の形態の光走査型画像表示装置を提供することができる。すなわち、光ビーム1本当りの生成コストが高い場合、ライン数Nと同数の光ビームを設けると極めてコスト高になるという問題点が生じるが、本実施例では光ビームの数と主走査系および副走査系の組み合わせを最適化し、コストパフォーマンスの向上を図ることができる。
【0046】
【発明の効果】
以上のように請求項1に係る発明によれば、光ビームを偏平形状にして隣接画素間での走査光のオフ期間を短くしても応答速度の高速化を必要とせず、フレーム周波数の低下による輝度低下が生じない。
請求項2に係る発明によれば、走査方向における光ビームの間隔が所望の画素間隔と異なってもそれを補正することができる。
【0047】
請求項3に係る発明によれば、どのような装置あるいは表示画像に対しても光ビームの最適なオン時間を設定でき、良好な表示品質が常に得られる。
請求項4に係る発明によれば、二次元の画像を表示する場合の変調周波数を低減して光源あるいは変調制御系に要求される応答速度の低減を図ることができる。
請求項5に係る発明によれば、光ビームの数と主走査系および副走査系の組み合わせを最適化し、コストパフォーマンスの向上を図ることができる。
【図面の簡単な説明】
【図1】本発明の一実施例を概略的に示す斜視図である。
【図2】同実施例における光変調器への入力信号の生成のための制御系の構成例を概略的に示すブロック図である。
【図3】本発明の別の実施例における光変調器への入力信号の生成のための制御系の一部を示すブロック図である。
【図4】最も一般的な光走査型プロジェクターの構成例を示す概略図である。
【符号の説明】
21、22 光ビーム
23 ポリゴンミラー
25 ガルバノミラー
26 スクリーン
27 アンプ
28 同期信号抽出回路
29 A/D変換器
30 書き込みアドレス生成回路
31、32 サブフレームメモリ
33、33a 画像分離制御回路
34 読み出しクロック生成回路
35 クロック選択回路
36、37 読み出しアドレス生成回路
38、39 出力ゲート回路
40、41 出力制御回路
42、43 D/A変換器
311、312、321、322 サブフレームメモリ
381、382、391、392 出力ゲート回路
421、422、431、432 D/A変換器
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an optical scanning type image display apparatus that displays an image by scanning a light beam modulated in accordance with input pixel data.
[0002]
[Prior art]
In recent years, the need for thinner and larger displays has rapidly increased, and the spread of projection-type image display devices (hereinafter referred to as projectors) suitable for large-screen display has become apparent. There are various types of projectors, and an optical scanning projector is one of them, which scans the screen with the laser light while modulating the laser light and displays an image on the screen.
[0003]
As a feature of this optical scanning projector,
-A clear image can be obtained for drawing with a highly directional laser beam.
-Since the laser light source has an ideal single wavelength spectrum distribution, it has excellent color rendering properties, and an extremely high quality color image display is possible.
[0004]
A configuration example of the most general optical scanning projector is schematically shown in FIG. In FIG. 4, (a) shows the optical scanning projector viewed from the side, and (b) shows the optical scanning projector viewed from above (partially omitted). In FIG. 4, R, G, and B are laser light sources that generate laser light of three primary colors of red, green, and blue, respectively. As the laser light sources R, G, and B, various types such as a gas laser and a laser diode can be applied.
[0005]
The laser beams emitted from the laser light sources R, G, and B are modulated by the optical modulators 11 to 13 based on the image signals ARo, AGo, and ABo corresponding to the colors red, green, and blue. For example, an AOM (acousto-optic modulator) is used as the optical modulators 11 to 13. The laser light modulated by the optical modulators 11 and 13 is combined with the laser light reflected by the mirrors 14 and 15 and modulated by the optical modulator 12 by the combining optical element 16 such as a dichroic prism, and is then scanned by one scanning laser. Light is generated.
[0006]
The laser beam synthesized by the synthesis optical element 16 enters the polygon mirror 17. The polygon mirror 17 is a polygonal mirror that is rotationally driven by the polygon motor 18 in the horizontal direction with respect to the incident laser light, and therefore main scans the incident laser light in the horizontal direction. The laser beam reflected by the polygon mirror 17 enters the galvanometer mirror 19. The galvanometer mirror 19 is a mirror that reciprocates in a direction perpendicular to the incident laser beam, and thus sub-scans the incident laser beam in the vertical direction. The laser beam reflected by the galvanometer mirror 19 is guided to the screen 20, and as a result, an image is displayed on the screen 20.
[0007]
As a specific prior art of the optical scanning projector, for example, there is a laser display device described in Japanese Patent No. 2766883. In this laser display device, in order to prevent adjacent pixels from interfering with each other, an off period of scanning light is provided between adjacent pixels, and the light utilization efficiency is improved by making the beam flat.
[0008]
Further, in the above-described optical scanning projector, pixel separation means for separating pixels at least every other pixel in a series of pixels in the scanning direction of the light beam, and subframe generation for generating a subframe for each separated pixel There has been proposed one provided with means and display control means for displaying one screen (frame) by sequentially displaying the sub-frames. In this optical scanning projector, one frame is divided into a plurality of subframes and displayed, and the image of each subframe is thinned out every (NF-1) in the scanning direction with respect to the original image. With this configuration, the response speed substantially required for the light beam modulation is reduced.
[0009]
[Problems to be solved by the invention]
In the above laser display device, since the beam is flattened, it is possible to surely increase the light utilization efficiency. However, as the light utilization efficiency is increased, the above-mentioned off period becomes shorter and the response speed accordingly increases. However, there is a problem that a fast light source or a modulation control system is required. This becomes more prominent as the resolution of the display image increases, and there is a problem that the displayable resolution is significantly limited.
[0010]
Further, in the above optical scanning projector, the frame frequency is substantially lowered, so that the screen luminance is lowered unless a plurality of light beams are provided in the sub scanning direction.
The present invention does not require an increase in response speed even if the light beam is flattened and the off-period of the scanning light between adjacent pixels is shortened. An object is to provide a display device.
[0011]
[Means for Solving the Problems]
In order to achieve the above object, an invention according to claim 1 is directed to an optical scanning type image display apparatus that displays an image by scanning a light beam modulated according to input pixel data, in the scanning direction of the light beam. A series of pixels having pixel separation means for separating pixels at least every other pixel, providing a light beam for each pixel separated by the pixel separation means, and simultaneously scanning the plurality of light beams; An image is displayed.
[0012]
According to a second aspect of the present invention, there is provided the optical scanning image display device according to the first aspect, further comprising modulation timing control means for individually controlling the modulation timings of the plurality of light beams. .
[0013]
According to a third aspect of the present invention, in the optical scanning image display device according to the first or second aspect, the on-time of the plurality of light beams during a scanning period of one pixel can be adjusted.
[0014]
According to a fourth aspect of the present invention, in the optical scanning image display device according to the first aspect, a plurality of the plurality of light beams are further provided in a direction intersecting with the scanning direction.
[0015]
The invention according to claim 5 is the optical scanning image display device according to claim 1 or 2, further comprising sub-scanning means for sub-scanning the plurality of light beams in a direction crossing the scanning direction.
[0016]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1 schematically shows an embodiment of the present invention. This embodiment is an example of an optical scanning projector in the case where the number of light beams in the main scanning direction is 2, but the present invention is not limited to this. In this embodiment, the portions that generate the two scanning light beams 21 and 22 are, for example, light beam generation portions (lasers) from the laser light sources R, G, and B to the combining optical element 16 in the optical scanning projector shown in FIG. Two sets of light sources R, G, B, light modulators 11 to 13, mirrors 14 and 15, and a combining optical element 16) are provided.
[0017]
Note that the input signals for modulating the light beams 21 and 22 from the two sets of combining optical elements are two sets of three lights corresponding to the input signals ARo, AGo and ABo to the optical modulators 11 to 13, respectively. The input signals ARo1, AGo1, ABo1 and ARo2, AGo2, ABo2 to the modulator are generated as described later.
[0018]
The two scanning light beams 21 and 22 are incident on a polygon mirror 23 as main scanning means in an array along the rotation direction. The polygon mirror 23 is rotationally driven by a polygon motor (not shown) in the horizontal direction with respect to the incident laser beam. The light beam reflected by the polygon mirror 23 is bent in the vertical direction by the folding mirror 24 and is incident on the galvanometer mirror 25 as the sub-scanning means. The galvanometer mirror 25 is driven by a drive unit (not shown) and reciprocates in a direction perpendicular to the rotation surface of the polygon mirror 23.
[0019]
The light beam reflected by the galvanometer mirror 25 scans the screen 26 in the horizontal direction (main scan) according to the movement of the polygon mirror 23 and simultaneously scans in the vertical direction (sub-scan) according to the movement of the galvanometer mirror 25. A display image is formed on 26. At this time, each light beam displays pixels every other pixel so that the pixels are interpolated with each other for each horizontal line.
[0020]
The two light beams 21 and 22 arranged in the main scanning direction can be arranged in the sub-scanning direction. As a simple configuration, the two light beams 21 and 22 arranged in the main scanning direction may be provided by the number of display lines. In this case, the galvanometer mirror 25 can be omitted and the light reflected from the polygon mirror 23 can be drawn directly on the screen 26. Further, the polygon mirror 23 may be omitted, and the galvano mirror 25 may be disposed at the position, and the light beam may be moved so as to simultaneously scan all lines in the horizontal direction.
[0021]
FIG. 2 schematically shows the configuration of a control system for generating an input signal to the optical modulator in this embodiment. FIG. 2 shows only the control system for the red image signal, but the control systems for the other colors (green and blue) are exactly the same, and the description thereof is omitted.
[0022]
The signal Ri is a red analog image signal input, and is amplified to an appropriate level by the amplifier 27. Signals VD and HD are vertical and horizontal synchronizing signal inputs corresponding to the input image signal, respectively. The synchronization signal extraction circuit 28 reproduces and outputs the synchronization clock (clock synchronized with the pixel signal) RCK of the image signal Ri from the input synchronization signals VD and HD.
[0023]
The image signal ARi from the amplifier 27 is input to the A / D converter 29 and converted into a digital image data signal DRi in synchronization with the synchronization clock RCK. The write address generation circuit 30 detects the number of scanning lines by counting the number of horizontal synchronization signal pulses in one frame period based on the input synchronization signals VD and HD and detects one horizontal period from the synchronization signal RCK from the synchronization signal extraction circuit 28. By detecting the number of effective pixels, a write address signal WAD to subframe memories 31 and 32 described later is generated and output.
[0024]
Here, the write address signal WAD includes a horizontal address portion corresponding to the main scanning direction and a vertical address portion corresponding to the sub scanning direction. The horizontal address value is incremented by 1 every time the synchronization clock RCK from the synchronization signal extraction circuit 28 is counted 2 times from the first pixel in one line in the write address generation circuit 30, and the clock count up to the last pixel in one line is counted. Reset when finished. The vertical address value is incremented by 1 every time the horizontal address value is reset in the write address generation circuit 30, and is reset when the clock count up to the last pixel of the last line is completed and becomes the first pixel address value. Return.
[0025]
The image separation control circuit 33 generates and outputs write control signals WEN1 and WEN2 to the subframe memories 31 and 32 based on the write address signal WAD from the write address generation circuit 30 and the synchronization clock RCK from the synchronization signal extraction circuit 28. . The value of the write control signal WEN1 is toggled every cycle of the synchronous clock RCK, and is reset in synchronization with the reset timing of the horizontal address value. The write control signal WEN2 is an inverted version of the write control signal WEN1.
[0026]
The subframe memories 31 and 32 receive the image data DRi from the A / D converter 29 from the write address generation circuit 30 when the write control signals WEN1 and WEN2 from the image separation control circuit 33 are at “H” level, respectively. In accordance with the write address signal WAD, data is sequentially written in synchronization with the synchronization signal RCK from the synchronization signal extraction circuit 28. As a result, sequentially inputted image data Ri is written alternately in the two subframe memories 31 and 32 in the horizontal direction. The subframe memories 31 and 32 are memories having a dual port function that can be read asynchronously with the write system by read address signals RAD1 and RAD1 described later.
[0027]
The read clock generation circuit 34 divides the reference clock OCK to generate a plurality of clocks having different phases. In FIG. 2, the read clock generation circuit 34 divides the reference clock OCK by 1/8 and generates eight clocks CK7 to CK0 that are sequentially shifted in phase by one period of the reference clock OCK. . The clock selection circuit 35 selects two clocks from the input clocks CK7 to CK0 from the read clock generation circuit 34 based on a control signal CTL1 generated by a remote controller (not shown) or the like as clocks TCK1 and TCK2. Output.
[0028]
The read address generation circuits 36 and 37 generate data read address signals RAD1 and RAD2 from the subframe memories 71 and 72 in synchronization with the read clocks TCK1 and TCK2 from the clock selection circuit 35, respectively. The image data DR1 and DR2 are read from the subframe memories 31 and 32 in accordance with the read address signals RAD1 and RAD2 from the read address generation circuits 36 and 37, and the image data DR1 and DR2 are input to the output gate circuits 38 and 39. The
[0029]
The output gate circuits 38 and 39 output the image data DR1 and DR2 from the subframe memories 31 and 32 only during a period in which control signals ENO1 and ENO2 described later are at “H” level, respectively, and the control signals ENO1 and ENO2 are “L”. When “level”, “zero” is output as image data. The output control circuits 40 and 41 set the output signals ENO1 and ENO2 to the “H” level at each rising transition of the clocks TCK1 and TCK2 from the clock selection circuit 35, respectively, and control signals CTL2 generated by a remote controller (not shown) or the like. The output signals ENO1 and ENO2 are set to the “L” level after a predetermined time set based on them.
[0030]
Output signals DRo1 and DRo2 of the output gate circuits 38 and 39 are input to the D / A converters 42 and 43, respectively, and converted into analog signals and output. The analog output signals ARo1 and ARo2 from the D / A converters 42 and 43 are respectively sent to corresponding optical modulators (one optical modulator in each of the two sets of three optical modulators). Input and modulate the laser beam.
[0031]
As the laser light source, for example, an LD (laser diode) that can be directly modulated can be used. In such a case, analog output signals ARo1 from the D / A converters 42 and 43, ARo2 is input directly to the light source. Here, the analog output signals ARo1 and ARo2 from the D / A converters 42 and 43 are read out from the input clocks CK7 to CK0 from the read clock generation circuit 34 by the clock selection circuit 35 by the control signal CTL1 from the remote controller or the like. The timing can be adjusted by arbitrarily selecting TCK1 and TCK2, and the "H" level period of the control signals ENO1 and ENO2 can be arbitrarily set by the control signal CTL2 from the remote controller or the like, during one pixel scanning period The on-time of the scanning light beam can be controlled.
[0032]
According to this embodiment, the pixel separation means (the control system shown in FIG. 2) for separating the pixels at every other pixel in the series of pixels in the scanning direction of the light beam is provided, and separation is performed by the pixel separation means. Since light beams 21 and 22 are provided for each pixel to be displayed and an image is displayed by simultaneously scanning the plurality of light beams 21 and 22, the light beam is flattened so that the scanning light is turned off between adjacent pixels. Even if the length is shortened, it is not necessary to increase the response speed, and the luminance is not lowered due to the reduction of the frame frequency.
[0033]
In addition, if a plurality of light beams provided in the scanning direction are arranged with high accuracy according to a desired pixel interval, a high-precision design or mounting technique is required for a mechanical system or an optical system, which increases the cost. Arise. However, according to this embodiment, the modulation timing control means (such as the clock selection circuit 35 and the remote controller) that individually controls the modulation timings of the plurality of light beams is provided. Even if the interval is different from the desired pixel interval, it can be corrected.
[0034]
In addition, the shape of the light beam, the number and size of display pixels, the scanning speed, etc. vary depending on the specifications of the apparatus or the display image, and the optimum on-time of the light beam during one pixel scanning period also differs in relation to these items. Come. According to this embodiment, since the ON time of the plurality of light beams 21 and 22 during the scanning period for one pixel can be adjusted by a remote controller or the like, the light beam can be applied to any device or display image. Optimal on-time can be set, and good display quality is always obtained.
[0035]
FIG. 3 shows a part of a control system for generating an input signal to the optical modulator in another embodiment of the present invention. In this embodiment, in the above embodiment, the two light beams 21 and 22 arranged in the main scanning direction are also provided in the sub-scanning direction to form two columns, and two lines are scanned simultaneously. That is, two sets of optical scanning systems that simultaneously scan in the main scanning direction the same line on the screen 26 with the two light beams 21 and 22 arranged in the main scanning direction are provided. These scanning systems alternately scan each line on the screen 26 by simultaneously scanning two adjacent lines on the screen 26 in the main scanning direction. FIG. 3 shows only the control system for the red image signal, but the control systems for the other colors (green and blue) are exactly the same, and the description thereof is omitted. Further, in FIG. 3, the illustration of the same configuration as in FIG. 2 in the preceding stage is omitted.
[0036]
In the subframe memories 311, 312, 321, and 322, the subframe memories 311 and 312 correspond to the two light beams on the first line, and the subframe memories 321 and 322 correspond to the light beam on the second line. ing. Based on the write address signal WAD from the write address generation circuit 30 and the synchronization clock RCK from the synchronization signal extraction circuit 28, the pixel separation control circuit 33a performs a horizontal write control signal HWEN1, HWEN2 and write control signals VWEN1 and VWEN2 for the vertical direction are generated. The write control signals HWEN1 and HWEN2 are the same as the write control signals WEN1 and WEN2 in FIG. On the other hand, the write control signals VWEN1 and VWEN2 toggle each time the horizontal address value is reset, and are reset in synchronization with the reset timing of the vertical address value.
[0037]
The subframe memory 311 receives write control signals HWEN1 and VWEN1 from the pixel separation control circuit 33a, the subframe memory 312 receives write control signals HWEN2 and VWEN1 from the pixel separation control circuit 33a, and the subframe memory 321 controls pixel separation control. Write control signals HWEN1 and VWEN2 are input from the circuit 33a, and the write control signals HWEN2 and VWEN2 are input to the subframe memory 312 from the pixel separation control circuit 33a.
[0038]
The subframe memories 311, 312, 321, and 322 write image data DRi from the A / D converter 29 when the write control signals HWEN 1 or HWEN 2 and VWEN 1 or VWEN 2 are both at “H” level, respectively. Are sequentially written in synchronization with the synchronization signal RCK from the synchronization signal extraction circuit 28 in accordance with the write address signal WAD from. As a result, the sequentially input image data Ri are written alternately in the subframe memories 311 and 312 and 321 and 322 in the horizontal direction, and at the same time, the corresponding subframe memories 311 and 321 in the vertical direction are also written. , 312 and 322 are alternately written. Also in this embodiment, the subframe memories 311, 312, 321, and 322 are memories having a dual port function that can be read asynchronously with the write system by read address signals RAD1 and RAD2 described later.
[0039]
The image data DR11 and DR21 are read from the subframe memories 311 and 321 according to the read address signal RAD1 from the read address generation circuit 36, and the image data DR12 and DR22 are read from the subframe memories 312 and 322 according to the read address signal RAD2. These image data DR11 to DR22 are input to output gate circuits 381, 382, 391, 392, respectively.
[0040]
The output gate circuits 381, 382, 391 and 392 are subframe memories 311, 312, 321 and 322 only during the period when the control signals ENO1 and ENO2 from the output control circuits 40 and 41 similar to FIG. Image data DR11, DR12, DR21, DR22 are output, and when the control signals ENO1, ENO2 are "L", "zero" is output as image data. Output signals DRo11 to DRo22 from the output gate circuits 381, 382, 391, and 392 are input to D / A converters 421, 422, 431, and 432, respectively, and converted into analog signals ARo11 to ARo22.
[0041]
The analog output signals ARo11 to ARo22 are output from corresponding optical modulators (one optical modulator in each of the two sets of three optical modulators for modulating the light beam that scans the same line). Each of the two sets of three optical modulators for modulating the light beam that scans the same line is input to each of the optical modulators) to modulate the laser light. As described above, as the laser light source, for example, an LD (laser diode) that can be directly modulated can be used. In such a case, the D / A converters 421, 422, 431, and 432 are used. Output signals DRo11 to DRo22 are directly input to the light source.
[0042]
Here, the output signals Aro11 to Aro22 from the D / A converters 421, 422, 431, and 432 are read by the clock selection circuit 35 according to the control signal CTL1 from the remote controller or the like, and are input clocks CK7 to CK0 from the clock generation circuit 34. The timing can be adjusted by arbitrarily selecting the clocks TCK1 and TCK2 from among them. Furthermore, the “H” level period of the control signals ENO1 and ENO2 can be arbitrarily set by the control signal CTL2 from the remote controller or the like to scan one pixel. The on-time of the scanning light beam during the period can be controlled.
[0043]
In this embodiment, the output signals Aro11 to Aro22 from the D / A converters 421, 422, 431, and 432 use ARo11 and Aro21 or ARo12 and ARo22 as the same modulation timing, but the present invention is not limited to this. It is also possible to arbitrarily set the modulation timing for each of the light beams.
[0044]
According to this embodiment, since a plurality of light beams are further provided in the sub-scanning direction intersecting with the main scanning direction, the light source or modulation control is performed by reducing the modulation frequency when displaying a two-dimensional image. The response speed required for the system can be reduced. As a straightforward example of the present invention, when displaying an image in which the number of pixels in the main scanning direction is M and the number of lines in the sub-scanning direction intersecting the main scanning direction is N, the light beam is output by the number of lines N. Provide.
[0045]
Further, according to this embodiment, since the plurality of light beams are further provided with the sub-scanning means (galvano mirror 25) for sub-scanning in the sub-direction intersecting with the main scanning direction, the response speed required for the light source or the modulation control system. In addition, it is possible to provide an optical scanning type image display apparatus in a form different from that in which the same number of light beams as the number N of lines of the display image are provided. That is, when the generation cost per light beam is high, there is a problem that the cost becomes extremely high if the same number of light beams as the number N of lines are provided. In this embodiment, the number of light beams, the main scanning system, The combination of sub-scanning systems can be optimized to improve cost performance.
[0046]
【The invention's effect】
As described above, according to the first aspect of the present invention, even if the light beam is flattened and the scanning light OFF period between adjacent pixels is shortened, the response speed is not increased, and the frame frequency is reduced. Does not cause a decrease in brightness.
According to the second aspect of the present invention, even if the light beam interval in the scanning direction is different from the desired pixel interval, it can be corrected.
[0047]
According to the third aspect of the present invention, the optimum on-time of the light beam can be set for any device or display image, and good display quality can always be obtained.
According to the fourth aspect of the present invention, the response frequency required for the light source or the modulation control system can be reduced by reducing the modulation frequency when displaying a two-dimensional image.
According to the fifth aspect of the invention, the number of light beams and the combination of the main scanning system and the sub-scanning system can be optimized to improve cost performance.
[Brief description of the drawings]
FIG. 1 is a perspective view schematically showing an embodiment of the present invention.
FIG. 2 is a block diagram schematically showing a configuration example of a control system for generating an input signal to the optical modulator in the embodiment.
FIG. 3 is a block diagram showing a part of a control system for generating an input signal to an optical modulator in another embodiment of the present invention.
FIG. 4 is a schematic diagram illustrating a configuration example of the most general optical scanning projector.
[Explanation of symbols]
21, 22 Light beam 23 Polygon mirror 25 Galvano mirror 26 Screen 27 Amplifier 28 Synchronization signal extraction circuit 29 A / D converter 30 Write address generation circuit 31, 32 Subframe memory 33, 33a Image separation control circuit 34 Read clock generation circuit 35 Clock selection circuits 36, 37 Read address generation circuits 38, 39 Output gate circuits 40, 41 Output control circuits 42, 43 D / A converters 311, 312, 321, 322 Subframe memories 381, 382, 391, 392 Output gate circuits 421, 422, 431, 432 D / A converter

Claims (5)

入力画素データに応じて変調された光ビームを走査するこにより画像を表示する光走査型画像表示装置において、前記光ビームの走査方向の一連の画素について少なくとも1つ以上の画素おきに画素を分離する画素分離手段を有し、この画素分離手段で分離される画素ごとに光ビームを設け、該複数の光ビームを同時に走査することにより画像を表示することを特徴とする光走査型画像表示装置。In an optical scanning image display device that displays an image by scanning a light beam modulated in accordance with input pixel data, the pixel is separated at least every other pixel in a series of pixels in the scanning direction of the light beam. An optical scanning type image display apparatus comprising: a pixel separating unit configured to provide a light beam for each pixel separated by the pixel separating unit, and simultaneously scanning the plurality of light beams. . 請求項1記載の光走査型画像表示装置において、前記複数の光ビームの変調タイミングを各々の光ビームに対して個別に制御する変調タイミング制御手段を有することを特徴とする光走査型画像表示装置。2. The optical scanning image display apparatus according to claim 1, further comprising modulation timing control means for individually controlling the modulation timings of the plurality of light beams for each of the light beams. . 請求項1または2記載の光走査型画像表示装置において、前記複数の光ビームの、1画素分の走査期間中におけるオン時間を調整可能としたことを特徴とする光走査型画像表示装置。3. The optical scanning image display apparatus according to claim 1, wherein an on-time of the plurality of light beams during a scanning period of one pixel can be adjusted. 請求項1記載の光走査型画像表示装置において、前記複数の光ビームが、前記走査方向と交わる方向にもさらに複数設けられていることを特徴とする光走査型画像表示装置。2. The optical scanning image display apparatus according to claim 1, wherein a plurality of the plurality of light beams are further provided in a direction intersecting with the scanning direction. 請求項1または2記載の光走査型画像表示装置において、前記複数の光ビームをさらに、前記走査方向と交わる方向に副走査する副走査手段を有することを特徴とする光走査型画像表示装置。3. The optical scanning image display apparatus according to claim 1, further comprising sub-scanning means for sub-scanning the plurality of light beams in a direction crossing the scanning direction.
JP2001274860A 2001-09-11 2001-09-11 Optical scanning image display device Expired - Fee Related JP4751545B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001274860A JP4751545B2 (en) 2001-09-11 2001-09-11 Optical scanning image display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001274860A JP4751545B2 (en) 2001-09-11 2001-09-11 Optical scanning image display device

Publications (2)

Publication Number Publication Date
JP2003084707A JP2003084707A (en) 2003-03-19
JP4751545B2 true JP4751545B2 (en) 2011-08-17

Family

ID=19099826

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001274860A Expired - Fee Related JP4751545B2 (en) 2001-09-11 2001-09-11 Optical scanning image display device

Country Status (1)

Country Link
JP (1) JP4751545B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5269082B2 (en) * 2007-10-05 2013-08-21 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Image projection method and image projection system

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0385705B1 (en) * 1989-02-27 1997-09-24 Texas Instruments Incorporated Apparatus and method for digitized 3D video system
JP2796683B2 (en) * 1990-05-29 1998-09-10 星和電機株式会社 Laser display
JPH0437788A (en) * 1990-06-01 1992-02-07 Sony Corp Laser plotting device
JP3041949B2 (en) * 1990-11-28 2000-05-15 ソニー株式会社 Laser image display
JPH07294835A (en) * 1994-04-28 1995-11-10 Hitachi Ltd Three dimensional display device
JPH08327924A (en) * 1995-06-02 1996-12-13 Kasuto:Kk Projection and display device

Also Published As

Publication number Publication date
JP2003084707A (en) 2003-03-19

Similar Documents

Publication Publication Date Title
US6972777B2 (en) Image display apparatus and method
CN1107420C (en) Color phase controller of projection display adopting three-dimension optical modulator
JP2007025149A (en) Optical scanning device, method for controlling light scanning device, and image display device
CN105247601B (en) Display device
JP2007047243A (en) Picture display apparatus and method of controlling picture display apparatus
CN1655049B (en) Light emitting device projection methods and systems
JP2002277958A (en) Projector and image forming method
US7336322B2 (en) Image display apparatus
US20070200866A1 (en) Light source performing scanning operation twice, image apparatus using the light source, and method of driving the light source
JP2007140010A (en) Image display apparatus
CN1175676C (en) Projection display device
JP4616955B2 (en) Projection display
US20080144139A1 (en) Scanning display apparatus and method for controlling output time of light sources
JP4820025B2 (en) Optical scanning image display device and image display method thereof
JP4751545B2 (en) Optical scanning image display device
JP2003255263A (en) Image display device and image display method
EP1833247A1 (en) Apparatus for projecting video image and method thereof
JP2001117505A (en) Video display device
JP2006500616A (en) Time dither method for increasing the dynamic range of an image in a continuous illumination display
EP1408478A1 (en) Color image displaying method and apparatus
JP4467686B2 (en) Projection display
JP2007057555A (en) Image display apparatus and its control method
KR100464300B1 (en) Laser projection systm
JP2005292380A (en) Display using coherent light
JP2014119625A (en) Image display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080728

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110510

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110523

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140527

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees