JP4740982B2 - Programmable logic circuit - Google Patents

Programmable logic circuit Download PDF

Info

Publication number
JP4740982B2
JP4740982B2 JP2008159401A JP2008159401A JP4740982B2 JP 4740982 B2 JP4740982 B2 JP 4740982B2 JP 2008159401 A JP2008159401 A JP 2008159401A JP 2008159401 A JP2008159401 A JP 2008159401A JP 4740982 B2 JP4740982 B2 JP 4740982B2
Authority
JP
Japan
Prior art keywords
logic circuit
usb interface
host device
configuration
software
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008159401A
Other languages
Japanese (ja)
Other versions
JP2010004139A (en
Inventor
伸一 徳永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba TEC Corp
Original Assignee
Toshiba TEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba TEC Corp filed Critical Toshiba TEC Corp
Priority to JP2008159401A priority Critical patent/JP4740982B2/en
Publication of JP2010004139A publication Critical patent/JP2010004139A/en
Application granted granted Critical
Publication of JP4740982B2 publication Critical patent/JP4740982B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Logic Circuits (AREA)

Description

本発明は、論理回路の書き換えが可能なプログラマブル論理回路いわゆるＦＰＧＡ（Field Programmable Gate Array）に関する。   The present invention relates to a programmable logic circuit so-called FPGA (Field Programmable Gate Array) capable of rewriting a logic circuit.

従来、電子機器などの制御回路には、それぞれの用途に応じた集積回路であるＡＳＩＣ（Application Specific Integrated Circuit）が用いられている。ＡＳＩＣの開発にあたっては、ユーザが望む機能を実現する集積回路を設計した後に評価用のＡＳＩＣを作製し、評価結果や機能変更等を反映して再度評価用のＡＳＩＣを作成し直すという作業が繰り返される。このような繰り返し作業が多数行われる場合には、開発期間の長期化を招いてしまう。また、開発が完了したＡＳＩＣを大量生産したにもかかわらず、回路設計に不具合が発見されたときには、これらのＡＳＩＣを破棄する他ないため、大きな損害が生じてしまう。   Conventionally, an ASIC (Application Specific Integrated Circuit) that is an integrated circuit corresponding to each application is used for a control circuit of an electronic device or the like. In developing an ASIC, an ASIC for evaluation is created after designing an integrated circuit that realizes a function desired by the user, and an ASIC for evaluation is recreated by reflecting evaluation results and function changes. It is. When many such repetitive operations are performed, the development period is prolonged. In addition, even if ASICs for which development has been completed are mass-produced, if a failure is found in the circuit design, these ASICs must be discarded, resulting in significant damage.

そこで、近年ではユーザが論理回路をプログラミングすることができるＦＰＧＡを使用するケースが多い。このＦＰＧＡを用いて、たとえばＡＳＩＣの試作を行うことにより開発期間の短縮が可能となるため、製品の早期市場投入が実現できる。   Therefore, in recent years, there are many cases in which an FPGA that allows a user to program a logic circuit is used. Using this FPGA, for example, by making a prototype of an ASIC, the development period can be shortened, so that the product can be put on the market early.

なお、ＦＰＧＡを搭載した電子機器としては、例えば特許文献１に記載のコンピュータシステムが知られている。
特開平２００１−２９０７５８号公報 For example, a computer system described in Patent Document 1 is known as an electronic device equipped with an FPGA.
Japanese Patent Laid-Open No. 2001-290758

しかしながら、ＦＰＧＡは、本体から多数演出した０．５ｍｍ幅程度のピンを電子機器内の基盤に半田付けして実装するため、一旦基盤に実装してしまうと取外して他の電子機器に再利用することが困難である。そのため、ＦＰＧＡにプログラムされた論理回路を書き換えるためには、ＦＰＧＡのコンフィギュレーションソフトウェアがインストールされた上位機器をＦＰＧＡが実装された基盤近辺まで運び、専用のコネクタをＦＰＧＡに接続してコンフィギュレーションを行う必要があるため面倒であった。   However, since the FPGA is mounted by soldering pins with a width of about 0.5 mm, which are produced from the main body, to the board in the electronic device, once the board is mounted on the board, it is removed and reused for other electronic devices. Is difficult. Therefore, in order to rewrite the logic circuit programmed in the FPGA, the host device in which the FPGA configuration software is installed is carried to the vicinity of the board on which the FPGA is mounted, and a dedicated connector is connected to the FPGA for configuration. It was troublesome because it was necessary.

また、高性能なＦＰＧＡは大変高価なため、実装された基盤から取外して再利用することができれば大幅なコスト削減に繋がる。   In addition, since a high-performance FPGA is very expensive, if it can be removed from the mounted board and reused, the cost can be greatly reduced.

本発明は、上記のような事情に基づいてなされたものであり、その目的は、コンフィギュレーションに際して容易に上位機器と接続でき、一旦基盤に実装した後も再利用が可能なプログラマブル論理回路を提供することである。   The present invention has been made based on the above circumstances, and an object thereof is to provide a programmable logic circuit that can be easily connected to a host device during configuration and can be reused after being mounted on a base. It is to be.

本発明は、論理回路が設計される論理回路部と、上位機器および基盤をＵＳＢ接続するＵＳＢインターフェイスと、このＵＳＢインターフェイスを介して入力される信号に基づいて、前記ＵＳＢインターフェイスの接続先が前記上位機器および前記基盤のいずれであるかを識別する識別手段と、この識別手段による識別結果が前記上位機器である場合、前記上位機器に前記コンフィギュレーションデータを作成するためのソフトウェアを起動させるソフトウェア起動手段と、このソフトウェア起動手段が前記上位機器に起動させた前記ソフトウェアにより作成されたコンフィギュレーションデータが、前記ＵＳＢインターフェイスを介して受信されたことに応じて、当該コンフィギュレーションデータに基づく論理回路を前記論理回路部に設計するコンフィギュレーション制御手段と、前記識別手段による識別結果が前記基盤である場合、前記ＵＳＢインターフェイスを介して前記基盤から入力される信号を前記論理回路部に設計された論理回路に基づいて処理する信号処理手段と、を備えていることを特徴としている。 The present invention includes a logic circuit portion which logical circuits Ru is designed, a USB interface for USB connection to the host device and base, based on the signal input through the USB interface, the connection destination of the USB interface the and identifying means for identifying which of the host device and the base, in this case the identification result by the identification means is the higher-level device, the software which the Ru software activates the for creating the the host device configuration data And a logic circuit based on the configuration data when the configuration data created by the software activated by the host device is received via the USB interface. Installed in the logic circuit section A configuration control means for, when the identification result of the identifying means is the base, to process based on a signal inputted from the base via the USB interface to the logic circuit designed to said logic circuit portion And a signal processing means .

かかる手段を講じた本発明によれば、コンフィギュレーションに際して容易に上位機器と接続でき、一旦基盤に実装した後も再利用が可能なプログラマブル論理回路を提供することができる。   According to the present invention in which such means is taken, it is possible to provide a programmable logic circuit that can be easily connected to a host device during configuration and can be reused even after being mounted on a base.

以下、本発明の一実施形態について、図面を用いて説明する。
図１は、本発明に係るプログラマブル論理回路であるＦＰＧＡ１の構成を説明するためのブロック図である。ＦＰＧＡ１は、ＵＳＢ（登録商標）インターフェイス（Ｉ／Ｆ）１ａと、電源の供給が停止した後も情報を保持する書き換え可能な論理回路部２とを備えた不揮発性のＦＰＧＡである。 Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
FIG. 1 is a block diagram for explaining the configuration of an FPGA 1 which is a programmable logic circuit according to the present invention. The FPGA 1 is a nonvolatile FPGA including a USB (registered trademark) interface (I / F) 1 a and a rewritable logic circuit unit 2 that retains information even after the supply of power is stopped.

ＵＳＢインターフェイス１ａは、ＦＰＧＡ１のコンフィギュレーションを実行する上位機器１０に設けられたＵＳＢインターフェイス１０ａや、ＦＰＧＡ１を実装する電子機器の基盤３０に設けられたＵＳＢインターフェイス３０ａとの接続を司る。   The USB interface 1a manages connection with the USB interface 10a provided in the host device 10 that executes the configuration of the FPGA 1 and the USB interface 30a provided in the base 30 of the electronic device on which the FPGA 1 is mounted.

論理回路部２は、ＬＵＴ（Look Up Table）を定義可能な不揮発性メモリを備えた多数の論理モジュールを規則的に並べ、その間に各論理モジュールの接続を切り替えるためのスイッチとこれらスイッチの切り替え情報を記憶した不揮発性メモリとを備えた配線領域を設けて構成されている。ユーザは、後述のコンフィギュレーションにより、各論理モジュールのＬＵＴの定義および配線領域のスイッチの接続を変更することで、所望の論理回路を実現することができる。   The logic circuit unit 2 regularly arranges a large number of logic modules having a non-volatile memory capable of defining a LUT (Look Up Table), and switches for switching the connection of each logic module therebetween, and switching information of these switches. Is provided with a wiring area including a non-volatile memory in which is stored. The user can realize a desired logic circuit by changing the definition of the LUT of each logic module and the connection of the switch in the wiring area according to the configuration described later.

本実施の形態において、論理回路部２には、予めＵＳＢドライバ回路４、ソフトウェア起動回路５およびコンフィギュレーション（ＣＯＮＦＩＧ）制御回路７が設計されている。そして、ユーザが自由に回路を設計するための領域としてユーザ領域６が用意されている。ＵＳＢドライバ回路４は、ＵＳＢインターフェイス１ａにより接続された上位機器１０や基盤３０との通信を制御する。ソフトウェア起動回路５は、ＵＳＢインターフェイス１ａに上位機器１０が接続されたことを検知して、上位機器１０が備える後述のコンフィギュレーション（ＣＯＮＦＩＧ）ソフトウェア１６ａを起動せしめる。コンフィギュレーション制御回路７は、上位機器１０から受信するコンフィギュレーションデータに基づく論理回路をユーザ領域６に設計する。   In the present embodiment, a USB driver circuit 4, a software activation circuit 5, and a configuration (CONFIG) control circuit 7 are designed in advance in the logic circuit unit 2. A user area 6 is prepared as an area for a user to freely design a circuit. The USB driver circuit 4 controls communication with the host device 10 and the board 30 connected by the USB interface 1a. The software activation circuit 5 detects that the upper device 10 is connected to the USB interface 1a, and activates later-described configuration (CONFIG) software 16a included in the upper device 10. The configuration control circuit 7 designs a logic circuit based on configuration data received from the host device 10 in the user area 6.

続いて、上位機器１０について説明する。図２は、上位機器１０の制御回路を示すブロック図である。上位機器１０は、内部に制御主体であるＣＰＵ１１を備えている。このＣＰＵ１１に対し、データ受渡しの管理等の情報流通を制御するチップセット１２、システムの起動を司るＢＩＯＳ（Basic Input/Output System）を記憶したＢＩＯＳ−ＲＯＭ１３、各種処理プログラムなどの固定的なデータを記憶したＲＯＭ１４、処理場面に応じた作業用の記憶領域を形成するＲＡＭ１５、コンフィギュレーションソフトウェア１６ａを記憶したハードディスクドライブ（ＨＤＤ）１６、ディスプレイ１７ａを接続したディスプレイコントローラ１７、ＵＳＢインターフェイス１０ａを接続したＵＳＢドライバ１８およびキーボード１９ａを接続したキーボードコントローラ１９などを、例えばＰＣＩバス等のバスライン２０を介して接続している。   Next, the host device 10 will be described. FIG. 2 is a block diagram illustrating a control circuit of the higher-level device 10. The host device 10 includes a CPU 11 which is a control subject inside. This CPU 11 receives fixed data such as a chip set 12 for controlling information distribution such as data delivery management, a BIOS-ROM 13 storing a BIOS (Basic Input / Output System) for starting the system, and various processing programs. ROM 14 stored, RAM 15 forming a storage area for work according to the processing scene, hard disk drive (HDD) 16 storing configuration software 16a, display controller 17 connected to display 17a, USB driver connected to USB interface 10a 18 and a keyboard controller 19 connected to a keyboard 19a are connected via a bus line 20 such as a PCI bus.

上記ディスプレイコントローラ１７は、ＣＰＵ１１により情報処理されたデータのディスプレイ１７ａへの表示を制御する。上記ＵＳＢドライバ１８は、ＵＳＢインターフェイス１０ａに接続された機器との通信を制御する。上記キーボードコントローラ１９は、キーボード１９ａに設けられた置数キーやアルファベットキーなどが操作された際に出力される電気信号を検知してＣＰＵ１１に伝達する。   The display controller 17 controls the display of data processed by the CPU 11 on the display 17a. The USB driver 18 controls communication with a device connected to the USB interface 10a. The keyboard controller 19 detects an electrical signal output when a numeric key or an alphabet key provided on the keyboard 19a is operated and transmits it to the CPU 11.

上記コンフィギュレーションソフトウェア１６ａは、ＦＰＧＡ１の論理回路部２に設けられたユーザ領域６をコンフィギュレーションするためのソフトウェアである。具体的には、ユーザによるプログラミングを受け付けて、当該プログラミングに基づいて論理回路を構築するためのコンフィギュレーションデータを作成する機能、および作成されたコンフィギュレーションデータをＵＳＢインターフェイス１０ａに接続されたＦＰＧＡ１に送信し、論理回路部２に設けられたユーザ領域６のコンフィギュレーションを指示する機能を備えている。   The configuration software 16 a is software for configuring the user area 6 provided in the logic circuit unit 2 of the FPGA 1. Specifically, it accepts programming by the user, and transmits the created configuration data to the FPGA 1 connected to the USB interface 10a, and a function for creating configuration data for constructing a logic circuit based on the programming. And a function for instructing the configuration of the user area 6 provided in the logic circuit section 2.

次に、上記のようなＦＰＧＡ１の構成による作用について説明する。
図３は、ＦＰＧＡ１で実行される処理の流れ図である。ＦＰＧＡ１のＵＳＢインターフェイス１ａが、上位機器１０のＵＳＢインターフェイス１０ａあるいは電子機器の基盤３０が備えるＵＳＢインターフェイス３０ａに接続されたときには、上位機器１０または基盤３０側からＵＳＢインターフェイス１ａを介して電源の供給が開始されるとともに、上位機器１０または基盤３０がＦＰＧＡ１を認識するための初期信号が入力される。このときＳＴ１として、ＵＳＢドライバ回路４が上記初期信号に基づいて、接続先が上位機器１０あるいは基盤３０のいずれであるかを判別する。 Next, the effect | action by the structure of the above FPGA1 is demonstrated.
FIG. 3 is a flowchart of processing executed by the FPGA 1. When the USB interface 1a of the FPGA 1 is connected to the USB interface 10a of the host device 10 or the USB interface 30a included in the base 30 of the electronic device, power supply starts from the host device 10 or the base 30 via the USB interface 1a. At the same time, an initial signal for the host device 10 or the board 30 to recognize the FPGA 1 is input. At this time, as ST1, the USB driver circuit 4 determines whether the connection destination is the host device 10 or the board 30 based on the initial signal.

ＵＳＢドライバ回路４により接続先が上位機器であると判別されたときには（ＳＴ１の“上位機器”）、ＳＴ２として、ソフトウェア起動回路５が上位機器１０にコンフィギュレーションソフトウェア１６ａを起動せしめる。具体的には、ＵＳＢインターフェイス１ａを介して上位機器１０にコンフィギュレーションソフトウェア１６ａの起動コマンドを送信する。この信号を受けたことに応じて、上位機器１０のＣＰＵ１１がコンフィギュレーションソフトウェア１６ａの実行プログラムをＲＡＭ１５にロードして実行する。   When the USB driver circuit 4 determines that the connection destination is a higher-level device (“high-level device” in ST1), the software activation circuit 5 causes the higher-level device 10 to activate the configuration software 16a as ST2. Specifically, a startup command for the configuration software 16a is transmitted to the host device 10 via the USB interface 1a. In response to receiving this signal, the CPU 11 of the host device 10 loads the execution program of the configuration software 16a into the RAM 15 and executes it.

かくして起動されたコンフィギュレーションソフトウェア１６ａの制御の下、キーボード１９ａからの操作入力に応じてコンフィギュレーションデータが作成される。そして、所定の操作によりコンフィギュレーションの実行がユーザから指示されたことに応じて、ＵＳＢドライバ１８が当該コンフィギュレーションデータをＦＰＧＡ１に送信し、コンフィギュレーションの実行を指示する。   Configuration data is created in response to an operation input from the keyboard 19a under the control of the activated configuration software 16a. The USB driver 18 transmits the configuration data to the FPGA 1 and instructs the execution of the configuration in response to an instruction to execute the configuration by a predetermined operation.

ＳＴ２の処理にて上位機器にコンフィギュレーションソフトウェア１６ａを起動せしめた後、ＦＰＧＡ１では、ＵＳＢドライバ回路４がコンフィギュレーションデータの受信を待機している（ＳＴ３のＮｏ）。そして、コンフィギュレーションデータを受信するとともにコンフィギュレーションの実行が指示されたときには（ＳＴ３のＹｅｓ）、ＳＴ４として、コンフィギュレーション制御回路７が当該コンフィギュレーションデータに基づく論理回路をユーザ領域６に設計する。具体的には、当該コンフィギュレーションデータが示す内容にユーザ領域６を構成する各論理モジュールのＬＵＴを定義し、配線領域のスイッチの接続を変更する。そして、一連のコンフィギュレーションが完了した後、当該処理を終了する。   After the configuration software 16a is activated in the host device in the process of ST2, in the FPGA 1, the USB driver circuit 4 waits for reception of configuration data (No in ST3). When the configuration data is received and the execution of the configuration is instructed (Yes in ST3), the configuration control circuit 7 designs a logic circuit based on the configuration data in the user area 6 as ST4. Specifically, the LUT of each logic module constituting the user area 6 is defined in the contents indicated by the configuration data, and the switch connection of the wiring area is changed. Then, after a series of configuration is completed, the process is terminated.

一方、ＳＴ１の処理にてＵＳＢドライバ回路４がＵＳＢインターフェイス１ａの接続先が電子機器の基盤３０であると判別したときには（ＳＴ１の“基盤”）、ＳＴ５として、その後ＵＳＢインターフェイス１ａを介して入力される信号をユーザ領域６に設計された論理回路に基づいて処理する。この処理は、その後電源の供給が停止するまで継続されることとなる。   On the other hand, when the USB driver circuit 4 determines in step ST1 that the connection destination of the USB interface 1a is the base 30 of the electronic device (ST1 “base”), it is input as ST5 thereafter via the USB interface 1a. Is processed based on a logic circuit designed in the user area 6. This process is continued until the power supply is stopped thereafter.

以上説明したように、本発明に係るＦＰＧＡ１は、半田付けなどを要せずにＵＳＢインターフェイス１ａを介して電子機器の基盤３０に実装可能である。これにより、一旦基盤３０に実装した後でも容易に取外して再利用することができるので、コスト削減に繋がる。   As described above, the FPGA 1 according to the present invention can be mounted on the substrate 30 of the electronic device via the USB interface 1a without requiring soldering or the like. Thereby, even after it is once mounted on the substrate 30, it can be easily removed and reused, leading to cost reduction.

また、このように基盤３０から取外した後、他の電子機器で用いるために論理回路部２のユーザ領域６をコンフィギュレートする際にも、ＵＳＢインターフェイス１ａを介して容易に上位機器１０と接続することができる。そのため、いちいちコンフィギュレーションのために上位機器１０をＦＰＧＡ１が実装された基盤近辺まで運び、専用のコネクタを接続するというような面倒な作業を省略することができる。   In addition, when the user area 6 of the logic circuit unit 2 is configured for use in another electronic device after being removed from the base 30 as described above, it is easily connected to the host device 10 via the USB interface 1a. be able to. Therefore, the troublesome work of carrying the host device 10 to the vicinity of the board on which the FPGA 1 is mounted for connection and connecting a dedicated connector can be omitted.

また、ＵＳＢインターフェイス１ａを介してＦＰＧＡ１を上位機器１０に接続した際には、ソフトウェア起動回路５により自動的にコンフィギュレーションソフトウェア１６ａが起動されるので、ユーザはすぐにコンフィギュレーションデータのプログラミングに取り掛かることができ、コンフィギュレーションに要する作業時間の短縮に繋がる。   In addition, when the FPGA 1 is connected to the host device 10 via the USB interface 1a, the configuration software 16a is automatically activated by the software activation circuit 5, so that the user can immediately start programming the configuration data. This leads to a reduction in the work time required for configuration.

なお、この発明は前記実施形態そのままに限定されるものではなく、実施段階においては、その要旨を逸脱しない範囲内にて各構成要素を適宜変形して具体化することができる。   In addition, this invention is not limited to the said embodiment as it is, In an implementation stage, in the range which does not deviate from the summary, each component can be deform | transformed and embodied suitably.

例えば、ＵＳＢドライバ回路４、ソフトウェア起動回路５およびコンフィギュレーション制御回路７は、論理回路部２に設計されたものでなくとも、その全てあるいはいずれかがＦＰＧＡ１内に設けた別途の回路であってもよい。   For example, the USB driver circuit 4, the software activation circuit 5, and the configuration control circuit 7 may not be designed in the logic circuit unit 2, or may be all or one of them as separate circuits provided in the FPGA 1. Good.

また、上記実施形態では、本発明を不揮発性の論理回路部を備えたＦＰＧＡに適用した場合について説明したが、本発明は揮発性の論理回路部を備えたＦＰＧＡにも適用できる。本発明を揮発性の論理回路部を備えたＦＰＧＡに適用する場合には、ＦＰＧＡにコンフィギュレーションデータを格納するための不揮発性メモリを設ける。そして、コンフィギュレーションの際、当該不揮発性メモリにコンフィギュレーションデータを格納する。その後、基盤に実装されて電源の供給が開始されたことに応じて、当該不揮発性メモリに記憶されたコンフィギュレーションデータに基づく論理回路を論理回路部に設計するようにする。かかる構成としても、上記実施形態と同様の効果を得ることができる。   In the above embodiment, the case where the present invention is applied to an FPGA including a nonvolatile logic circuit unit has been described. However, the present invention can also be applied to an FPGA including a volatile logic circuit unit. When the present invention is applied to an FPGA including a volatile logic circuit unit, a nonvolatile memory for storing configuration data is provided in the FPGA. At the time of configuration, configuration data is stored in the nonvolatile memory. Thereafter, a logic circuit based on the configuration data stored in the nonvolatile memory is designed in the logic circuit unit in response to being mounted on the base and starting to supply power. Even with this configuration, it is possible to obtain the same effects as in the above embodiment.

この他、前記実施形態に開示されている複数の構成要素を適宜組み合わせることにより種々の発明を形成することができる。例えば、実施形態に示される全体構成要素から幾つかの構成要素を削除してもよい。
本願の出願当初の特許請求の範囲に記載された発明を、以下に付記する。
［１］上位機器から受信したコンフィギュレーションデータに基づいて論理回路を設計する論理回路部を備え、基盤に実装された際、前記論理回路部に設計された論理回路に基づいて入力信号を処理するプログラマブル論理回路において、前記上位機器および基盤をＵＳＢ接続するＵＳＢインターフェイスと、前記ＵＳＢインターフェイスにより前記上位機器と接続されたとき、当該上位機器に前記コンフィギュレーションデータを作成するためのソフトウェアを起動せしめるソフトウェア起動手段と、このソフトウェア起動手段が前記上位機器に起動せしめた前記ソフトウェアにより作成されたコンフィギュレーションデータが、前記ＵＳＢインターフェイスを介して受信されたことに応じて、当該コンフィギュレーションデータに基づく論理回路を前記論理回路部に設計するコンフィギュレーション制御手段とを備え、前記ＵＳＢインターフェイスにより前記基盤と接続されたとき、前記コンフィギュレーション制御手段が前記論理回路部に設計した論理回路に基づいて入力信号を処理することを特徴とするプログラマブル論理回路。
［２］前記ソフトウェア起動手段と前記コンフィギュレーション制御手段とは、前記論理回路部に設計された論理回路により実現されていることを特徴とする上記［１］に記載のプログラマブル論理回路。 In addition, various inventions can be formed by appropriately combining a plurality of constituent elements disclosed in the embodiment. For example, some components may be deleted from the overall components shown in the embodiment.
The invention described in the scope of claims at the beginning of the filing of the present application is appended below.
[1] A logic circuit unit that designs a logic circuit based on configuration data received from a host device is provided, and when mounted on a board, an input signal is processed based on the logic circuit designed in the logic circuit unit. In a programmable logic circuit, a software interface that, when connected to the host device via the USB interface and the host device via the USB interface, activates software for creating the configuration data in the host device when connected to the host device via the USB interface. And the configuration data created by the software activated by the higher-level device by the software activation unit is received via the USB interface, based on the configuration data. A configuration control means for designing a logic circuit in the logic circuit section, and when connected to the base via the USB interface, an input signal based on the logic circuit designed in the logic circuit section by the configuration control means A programmable logic circuit characterized by processing.
[2] The programmable logic circuit according to the above [1], wherein the software activation unit and the configuration control unit are realized by a logic circuit designed in the logic circuit unit.

本発明の一実施形態におけるＦＰＧＡの構成を説明するためのブロック図。The block diagram for demonstrating the structure of FPGA in one Embodiment of this invention. 同実施形態における上位機器の制御回路を示すブロック図。The block diagram which shows the control circuit of the high-order apparatus in the embodiment. 同実施形態においてＦＰＧＡで実行される処理の流れ図。The flowchart of the process performed by FPGA in the same embodiment.

符号の説明Explanation of symbols

１…ＦＰＧＡ、１ａ…ＵＳＢインターフェイス、２…論理回路部、４…ＵＳＢドライバ回路、５…ソフトウェア起動回路、６…ユーザ領域、７…コンフィギュレーション制御回路、１０…上位機器、１０ａ…ＵＳＢインターフェイス、３０…基盤、３０ａ…ＵＳＢインターフェイス   DESCRIPTION OF SYMBOLS 1 ... FPGA, 1a ... USB interface, 2 ... Logic circuit part, 4 ... USB driver circuit, 5 ... Software start-up circuit, 6 ... User area, 7 ... Configuration control circuit, 10 ... High-order apparatus, 10a ... USB interface, 30 ... Base, 30a ... USB interface

Claims (3)

論理回路が設計される論理回路部と、
上位機器および基盤をＵＳＢ接続するＵＳＢインターフェイスと、
このＵＳＢインターフェイスを介して入力される信号に基づいて、前記ＵＳＢインターフェイスの接続先が前記上位機器および前記基盤のいずれであるかを識別する識別手段と、
この識別手段による識別結果が前記上位機器である場合、前記上位機器に前記コンフィギュレーションデータを作成するためのソフトウェアを起動させるソフトウェア起動手段と、
このソフトウェア起動手段が前記上位機器に起動させた前記ソフトウェアにより作成されたコンフィギュレーションデータが、前記ＵＳＢインターフェイスを介して受信されたことに応じて、当該コンフィギュレーションデータに基づく論理回路を前記論理回路部に設計するコンフィギュレーション制御手段と、
前記識別手段による識別結果が前記基盤である場合、前記ＵＳＢインターフェイスを介して前記基盤から入力される信号を前記論理回路部に設計された論理回路に基づいて処理する信号処理手段と、
を備えていることを特徴とするプログラマブル論理回路。 A logic circuit portion which logical circuits Ru is designed,
A USB interface for USB connection between the host device and the base
Identification means for identifying whether the connection destination of the USB interface is the host device or the base based on a signal input via the USB interface;
If the identification result by the identification means is the host device, a software activation means Ru activates the software for creating the configuration data to the host device,
When the configuration data created by the software activated by the higher-level device by the software activation unit is received via the USB interface, a logic circuit based on the configuration data is added to the logic circuit unit. and configuration control means be designed,
If the identification result of the identifying means is the base, and signal processing means for processing based on the logic circuit designed the signal input from the base via the USB interface to the logic circuit portion,
Programmable logic circuit, characterized in that it comprises. 前記ソフトウェア起動手段と前記コンフィギュレーション制御手段とは、前記論理回路部に設計された論理回路により実現されていることを特徴とする請求項１に記載のプログラマブル論理回路。   The programmable logic circuit according to claim 1, wherein the software activation unit and the configuration control unit are realized by a logic circuit designed in the logic circuit unit. 前記論理回路部は、  The logic circuit unit is
不揮発性メモリを備えた複数の論理モジュールと、  A plurality of logic modules with non-volatile memory;
これら各論理モジュールの接続を切り換えるための複数のスイッチおよびこれら各スイッチの切り替え情報を記憶する不揮発性メモリを備えた配線領域と、  A plurality of switches for switching the connection of each of these logic modules, and a wiring area having a nonvolatile memory for storing switching information of each of these switches;
を含んでいることを特徴とする請求項１または２に記載のプログラマブル論理回路。  The programmable logic circuit according to claim 1, wherein the programmable logic circuit is included.
JP2008159401A 2008-06-18 2008-06-18 Programmable logic circuit Expired - Fee Related JP4740982B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008159401A JP4740982B2 (en) 2008-06-18 2008-06-18 Programmable logic circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008159401A JP4740982B2 (en) 2008-06-18 2008-06-18 Programmable logic circuit

Publications (2)

Publication Number Publication Date
JP2010004139A JP2010004139A (en) 2010-01-07
JP4740982B2 true JP4740982B2 (en) 2011-08-03

Family

ID=41585515

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008159401A Expired - Fee Related JP4740982B2 (en) 2008-06-18 2008-06-18 Programmable logic circuit

Country Status (1)

Country Link
JP (1) JP4740982B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5270702B2 (en) 2011-02-14 2013-08-21 トヨタ自動車株式会社 Vehicle equipment mounting structure
JP2013250250A (en) 2012-06-04 2013-12-12 Advantest Corp Tester hardware and test system using the same
JP2013250955A (en) * 2012-06-04 2013-12-12 Advantest Corp Hardware device
LT6064B (en) * 2012-10-15 2014-08-25 Vilniaus Universitetas Fluorinated benzenesulfonamides as inhibitors of carbonic anhydrase
JP2014235127A (en) 2013-06-04 2014-12-15 株式会社アドバンテスト Test system, control program, and configuration data write method

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1195994A (en) * 1997-09-18 1999-04-09 Fujitsu Ltd Configuration method for programmable gate array and programmable gate array apparatus
JP2000278116A (en) * 1999-03-19 2000-10-06 Matsushita Electric Ind Co Ltd Configuration interface for fpga
JP2001257584A (en) * 2000-03-08 2001-09-21 Kenji Yagi Multipurpose data processor
JP2001290758A (en) * 2000-04-10 2001-10-19 Nec Corp Computer system
JP2003524969A (en) * 2000-02-15 2003-08-19 インテル・コーポレーション Reconfigurable logic for computers
JP2006190316A (en) * 2004-03-15 2006-07-20 Omron Corp Sensor controller
JP2008060714A (en) * 2006-08-29 2008-03-13 Fuji Xerox Co Ltd Information processing system

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2006109623A1 (en) * 2005-04-05 2008-11-06 松下電器産業株式会社 Computer system, data structure representing configuration information, and mapping apparatus and method

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1195994A (en) * 1997-09-18 1999-04-09 Fujitsu Ltd Configuration method for programmable gate array and programmable gate array apparatus
JP2000278116A (en) * 1999-03-19 2000-10-06 Matsushita Electric Ind Co Ltd Configuration interface for fpga
JP2003524969A (en) * 2000-02-15 2003-08-19 インテル・コーポレーション Reconfigurable logic for computers
JP2001257584A (en) * 2000-03-08 2001-09-21 Kenji Yagi Multipurpose data processor
JP2001290758A (en) * 2000-04-10 2001-10-19 Nec Corp Computer system
JP2006190316A (en) * 2004-03-15 2006-07-20 Omron Corp Sensor controller
JP2008060714A (en) * 2006-08-29 2008-03-13 Fuji Xerox Co Ltd Information processing system

Also Published As

Publication number Publication date
JP2010004139A (en) 2010-01-07

Similar Documents

Publication Publication Date Title
JP4740982B2 (en) Programmable logic circuit
JP5347753B2 (en) Power supply unit, processing system, and control method
JP5035000B2 (en) Robot control device
CN105786558A (en) Upgradable vehicle
CN102446101A (en) System for mandatorily upgrading firmware and method for mandatorily upgrading firmware thereof
US6618312B2 (en) Method and device for providing a multiple phase power on reset
JP2008293096A (en) Memory interface and system
JP6816380B2 (en) Image processing equipment, image processing methods, information processing programs, and recording media
JP6036719B2 (en) Electronic device having programmable logic circuit device and rewriting method
JP2007279826A (en) Configuration data updating device and method therefor
US8954717B2 (en) System capable of booting through a universal serial bus device and method thereof
US7502874B2 (en) Methods and systems for integrating unique information in SAS interface components
JP2005202976A (en) Electronic apparatus
US20190354677A1 (en) Information processing apparatus, control method for information processing apparatus, and storage medium
JP2008243141A (en) Method for controlling recognition order of usb device equipment
JP2009080736A (en) Plc construction method
JP2007259582A (en) Power source control circuit
JP2009093270A (en) Computer system and startup method therefor
CN110162321B (en) Updating method of boot loader
USRE39621E1 (en) System for automatically reading stored rewriting data and replacing system generated setup data by the rewriting data before system initialization
US7728627B2 (en) Intelligent embedded power rail and control signal sequencer
JP2009123134A (en) Usb host device and method for manufacturing usb host device
JP2005339018A (en) Numerical control device
JP2006197677A (en) Motor controller and control method
JP2006253815A (en) Circuit device system and configuration method

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110208

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110408

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110426

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110502

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140513

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees