JP2007279826A - Configuration data updating device and method therefor - Google Patents
Configuration data updating device and method therefor Download PDFInfo
- Publication number
- JP2007279826A JP2007279826A JP2006102042A JP2006102042A JP2007279826A JP 2007279826 A JP2007279826 A JP 2007279826A JP 2006102042 A JP2006102042 A JP 2006102042A JP 2006102042 A JP2006102042 A JP 2006102042A JP 2007279826 A JP2007279826 A JP 2007279826A
- Authority
- JP
- Japan
- Prior art keywords
- configuration
- update
- configuration rom
- data
- rom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、特に、病院でのFPGA(Field Programmable Gate Array)に関するコンフィグレーションROMの更新に関する。 The present invention particularly relates to updating a configuration ROM related to a field programmable gate array (FPGA) in a hospital.
FPGA(Field Programmable Gate Array)やPLD(Programmable Logic Device)は、規則的な論理ブロック構造を有する大規模集積回路であり、それらの論理機能と接続関係を書込むことで、ユーザ側でプログラミングが可能となる。
このためのコンフィギュレーション方式として、以下のものがある。
FPGAs (Field Programmable Gate Arrays) and PLDs (Programmable Logic Devices) are large-scale integrated circuits with a regular logic block structure that can be programmed by users by writing their logic functions and connections. It becomes.
There are the following configuration methods for this purpose.
(1)パソコンを用いたコンフィギュレーション
パソコン(PC)のパラレルバスを利用し、これに専用のパラレルケーブルを接続し、JTAG機能によりFPGAにコンフィギュレーションを行う。または、パソコン(PC)のシリアルバスを利用し、これに専用のシリアルケーブルを接続し、JTAG機能によりFPGAにコンフィギュレーションを行う。
(1) Configuration using a personal computer
A parallel bus of a personal computer (PC) is used, a dedicated parallel cable is connected thereto, and the FPGA is configured by the JTAG function. Alternatively, a serial bus of a personal computer (PC) is used, a dedicated serial cable is connected thereto, and the FPGA is configured by the JTAG function.
(2)ROMを用いたコンフィギュレーション
シリアルROM(ワンタイムROM)またはパラレルROM(EPROM/EEPROM)を使い、専用の配線にて装置の起動時とリスタート時にFPGA/PLDに書込む。または、書替え可能なFRASH−ROMを使い、起動時とリスタート時に書込む。
(2) Configuration using ROM
Serial ROM (one-time ROM) or parallel ROM (EPROM / EEPROM) is used, and data is written to the FPGA / PLD by a dedicated wiring when the device is started and restarted. Alternatively, use a rewritable FASH-ROM and write at startup and at restart.
(3)その他
同じプリント板上にプロセッサがある場合、このプロセッサからJTAG機能を用いてFPGA/PLDに直接にコンフィギュレーションを行う。プロセッサは、コンフィギュレーション終了後には本来の処理機能に戻して使用する。
(3) Other
If there is a processor on the same printed circuit board, the FPGA / PLD is directly configured from this processor using the JTAG function. After the configuration is completed, the processor returns to the original processing function and uses it.
上記のコンフィギュレーションにおいて、ROMを用いたコンフィギュレーションが広く用いられている(特許文献1参照)。そして、従来のスタンドアロンタイプのボードに実装されているコンフィグレーションROMはソケット式であり、容易に脱着可能であり、病院などにおいてFPGAのトラブルが発生した場合は、コンフィグレーションROMを取り替えることによって更新していた。 In the above configuration, a configuration using a ROM is widely used (see Patent Document 1). The configuration ROM mounted on the conventional stand-alone board is socket-type and can be easily removed. If a FPGA trouble occurs in a hospital, etc., it can be updated by replacing the configuration ROM. It was.
ところが、現在RoHS指令に対応したコンフィグレーションROMに置き換える必要があるが、従来使用してきたソケット式のコンフィグレーションROMはRoHS指令に対応していない。RoHS対応品は面実装タイプのコンフィグレーションのみであるが、このROMをボードに実装した場合、コンフィグレーションROMの交換はできない。 However, it is necessary to replace the configuration ROM currently corresponding to the RoHS command, but the socket-type configuration ROM that has been used conventionally does not support the RoHS command. The RoHS-compliant product has only a surface mount type configuration, but when this ROM is mounted on a board, the configuration ROM cannot be replaced.
この場合において、PCを使用すれば、専用ケーブルにて面実装タイプのコンフィグレーションROMの更新も可能だが、全てのサイトのサービスマンが更新ソフトのスペックを満たしたPCを所有している保障はなく、アプリケーションソフトの配布、サービスマンの教育、投資コストを考えると、PCによるコンフィグレーションROMの更新は現実的ではない。 In this case, if a PC is used, the surface mount type configuration ROM can be updated with a dedicated cable. However, there is no guarantee that service personnel at all sites possess PCs that meet the specifications of the update software. Considering application software distribution, serviceman education, and investment costs, updating the configuration ROM by a PC is not practical.
また、コンフィグレーション専用のダウンロードユニットも市販されているが、このコンポーネントの場合、仮にダウンロードに失敗した場合、ひとまず元のコンフィグレーションROMの内容に戻すといった応急処置が出来ず、ソケット式のROM交換方法と等価とはいえない。 A dedicated download unit for configuration is also available on the market, but in the case of this component, if the download fails, it is not possible to take emergency measures such as restoring the contents of the original configuration ROM. Is not equivalent.
このように、病院などでのFPGAに関するコンフィグレーションROMの更新時において、特にターゲットとなるボードがネットワークなどで更新する環境では無いこと、コンフィグレーションROMがソケット式ではなく面実装タイプのROMであること、ボード交換による更新は不可な状況時では、更新したものを元に戻すような操作ができない。
本発明は、高価な設備を要することなく、スタンドアロンタイプのボードに実装されたFPGAのコンフィグレーションROMを更新する技術を提供することを目的とする。 An object of the present invention is to provide a technique for updating an FPGA configuration ROM mounted on a stand-alone type board without requiring expensive equipment.
本発明では、コンフィグレーションROMに対して内容の更新をおこなう際、既に書き込まれている現状のROMデータ内容をバックアップした後に、更新データのダウンロードを開始するようにしている。これにより、コンフィグレーションROM更新失敗のケースだけではなく、論理ミスにより元の状態に戻したいケースでも同様にリードバックの活用ができる。 In the present invention, when updating the contents of the configuration ROM, download of the update data is started after backing up the current ROM data contents already written. As a result, not only the configuration ROM update failure case but also the case where it is desired to return to the original state due to a logic error, readback can be used in the same manner.
具体的には、本発明の局面に係るコンフィグレーションデータ更新装置は、FPGAを含むプログラミングが可能な規則的な論理ブロック構造を有する大規模集積回路のコンフィグレーションを行うのに適用されるコンフィグレーションROMを更新するためのコンフィグレーションデータ更新装置において、前記コンフィグレーションROMの更新前のデータをバックアップする手段を備えたことを特徴する。 Specifically, a configuration data update device according to an aspect of the present invention is a configuration ROM applied to configure a large-scale integrated circuit having a regular logic block structure that can be programmed including an FPGA. The configuration data updating device for updating the configuration is characterized by comprising means for backing up the data before updating the configuration ROM.
本発明によれば、更新に際してどのような状況においても、例えば問題が発生した場合でもコンフィグレーションROMの内容を元に戻すことが可能であり、その結果サービス対応時間を大幅に削減することが可能になる。 According to the present invention, it is possible to restore the contents of the configuration ROM in any situation during the update, for example, even if a problem occurs. As a result, the service response time can be greatly reduced. become.
図面を参照して本発明の実施の形態を説明する。
図1は、本発明のコンフィグレーションROMの更新の概要を説明するための図である。図1において、(a)は、従来のコンフィグレーションROMの更新に係る図であって、(b)は、本発明の一実施形態に係るコンフィグレーションROMの更新に係る図である。FPGA(Field Programmable Gate Array)10は、通常SRAMによって構成され、電源オン時などにおいて、コンフィグレーションROM20からデータを読み込んで、必要な設定を行う。なお、コンフィグレーションROM20は、電気的に書き換え可能な不揮発性メモリ(例えば、EEPROM)である。
Embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a diagram for explaining an outline of updating the configuration ROM of the present invention. In FIG. 1, (a) is a diagram related to the update of the conventional configuration ROM, and (b) is a diagram related to the update of the configuration ROM according to the embodiment of the present invention. An FPGA (Field Programmable Gate Array) 10 is usually composed of an SRAM, and reads data from the
そして、コンフィグレーションROM20を更新する場合には、図1(a)に示すように、ダウンロードユニット30を用いて、図示しないJTAGによりコンフィグレーションROM20の内容を書き換えることによって、コンフィグレーションROM20の内容を更新している。このような更新方法では、例えば、更新が失敗した場合や、更新した内容に問題が発見された場合などに、更新したコンフィグレーションROM20の内容を元に戻すことができない。
When the
そこで、本発明の一実施形態では、図1(b)に示すように、ダウンロードユニット30に、更新前のコンフィグレーションデータをバックアップしておき、その後にコンフィグレーションROM20に更新データを書き込むようにしている。これにより、更新の失敗や、更新後の不具合によって、コンフィグレーションROM20の内容を更新前の状態に即座に書き戻すことができる。
Therefore, in one embodiment of the present invention, as shown in FIG. 1B, the configuration data before update is backed up in the
このダウンロードユニット30の概略構成を図2に示す。図2に示すように、ダウンロードユニット30は、ダウンロードユニット30の全体を制御するための制御部32と、更新データが記録されたメモリ36と、コンフィグレーションROM20とJTAGによる通信を行うためのインターフェース34と、PCなどの外部機器と通信を行うためのインターフェース38とを備えている。
A schematic configuration of the
上記のような構成において、更新データは、インターフェース38を介して、外部機器から入力されて、メモリ36に記憶される。このメモリ36は、コンフィグレーションROM20と同様のEEPROMなどの電気的に書き換え可能な不揮発性メモリである。そして、この更新データが、インターフェース34を介して、コンフィグレーションROM20に書き込まれる。ここで、本実施形態では、コンフィグレーションROM20の内容を更新する前に、メモリ36にコンフィグレーションROM20の内容がバックアップされる。その後、メモリ36に記憶された更新データが、インターフェース34を介してコンフィグレーションROM20に書き込まれる。従って、メモリ36には、更新データ用の記憶領域と、更新前のコンフィグレーションROM20のバックアップデータ用の記憶領域を有していればよい。なお、バックアップデータのコンフィグレーションROM20への書き戻しは、例えば、ダウンロードユニット30に、図示しない書き戻し用の操作ボタンを操作することにより行えばよい。
In the configuration as described above, the update data is input from the external device via the
図3を参照して、上記のように構成された本発明の一実施形態に係るコンフィグレーションROM20の更新に係る動作を説明する。図3は、本発明の一実施形態に係るコンフィグレーションROM20の更新に係る動作の流れを示すフローチャートである。なお、本動作は、工場でダウンロードユニット30に更新用のコンフィグレーションROMデータをダウンロードユニット30に書き込んで、当該ダウンロードユニット30を使用して病院側に設けられたコンフィグレーションROM20を更新する場合の手順を示したものである。
With reference to FIG. 3, an operation related to the update of the
まず、工場で、技術部がダウンロードユニット30に更新用のコンフィグレーションROMデータをダウンロードユニット30に書き込む(ステップS1)。コンフィグレーションROM20の更新用データを書き込んだダウンロードユニット30を病院へ出荷する(ステップS2)。病院でダウンロードユニット30を受け取ったサービスマンは、次の手順でコンフィグレーションROM20を更新する。
First, at the factory, the engineering department writes configuration ROM data for update to the
まず、コンフィグレーションROM20のバックアップを行う(ステップS3)。バックアップが正常に終了したら(ステップS4)、コンフィグレーションROM20に更新データを書き込む(ステップS5)。ステップS4において、バックアップが正常に行われなかった場合には、正常にバックアップが行われるまで、バックアップを行う(ステップS4)。なお、この場合において、バックアップが2回以上失敗したのであれば、更新を中止して、ダウンロードユニット30を技術部に送り返しても良い。
First, the
次に、ステップS5において、コンフィグレーションROM20へ更新データを書き込み終わったら、ダウロードが正常に終了したかどうかをチェックし(ステップS6)、ダウロードが正常に終了していない場合には、一旦、コンフィグレーションROM20のデータを更新前のデータに書き戻して(ステップS7)、再度コンフィグレーションROM20に更新データを書き込む(ステップS5)。なお、この場合において、2回以上の更新データの書き込みを失敗した場合に、上記と同様に、更新を中止して、ダウンロードユニット30を技術部に送り返しても良い。
Next, in step S5, after the update data has been written to the
ステップS6において、ダウンロードが成功したら、更新後のコンフィグレーションROM20の更新後のデータを用いて、FPGAを動作させて、動作が正常に行われているかをチェックし(ステップS8)、動作が正常であれば(ステップS9)、技術部へダウンロードユニット30を返送して(ステップS10)コンフィグレーションROM20の更新処理を終了する。
If the download is successful in step S6, the updated data in the updated
ステップS9において、動作チェックの結果、動作が正常でないと判断したのであれば、バックアップデータをコンフィグレーションROM20に書き戻し(ステップS11)、当該ダウンロードユニット30を技術部へ返送して、修正データの再送付を依頼する(ステップS12)。
If it is determined in step S9 that the operation is not normal as a result of the operation check, the backup data is written back to the configuration ROM 20 (step S11), the
本発明は、上記各実施の形態に限ることなく、その他、実施段階ではその要旨を逸脱しない範囲で種々の変形を実施し得ることが可能である。
例えば、上記の実施形態では、不揮発性メモリ36にコンフィグレーションROM20の更新用データと更新前のコンフィグレーションROM20のバックアップデータを記憶するようにしたが、不揮発性メモリ36にコンフィグレーションROM20の更新用データのみを記憶するようにして、更新前のコンフィグレーションROM20のバックアップデータは、他のメモリを用意してもよい。例えば、コンフィグレーションROM20の更新は連続して実行することから、更新前のコンフィグレーションROM20のバックアップデータは、揮発性のメモリに記憶するようにしても良い。
さらに、上記各実施形態には、種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組合せにより種々の発明が抽出され得る。
The present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the scope of the invention at the stage of implementation.
For example, in the above embodiment, the update data of the
Further, the above embodiments include inventions at various stages, and various inventions can be extracted by appropriately combining a plurality of disclosed constituent elements.
また、例えば各実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。 In addition, for example, even if some structural requirements are deleted from all the structural requirements shown in each embodiment, the problem described in the column of the problem to be solved by the invention can be solved, and the effect described in the effect of the invention Can be obtained as an invention.
10…FPGA
20…コンフィグレーションROM
30…ダウンロードユニット
32…制御部
34…インターフェース
36…不揮発性メモリ
38…インターフェース
10 ... FPGA
20 ... Configuration ROM
30 ...
Claims (4)
前記コンフィグレーションROMの更新前のデータをバックアップする手段を備えたことを特徴するコンフィグレーションデータ更新装置。 In a configuration data updating apparatus for updating a configuration ROM applied to configure a large-scale integrated circuit having a regular logic block structure capable of programming including an FPGA,
A configuration data update device comprising means for backing up data before update of the configuration ROM.
前記コンフィグレーションROMから更新前のデータを読み出して、一時的に記憶装置に記憶させた後に、前記コンフィグレーションROMへ更新用のデータを書き込むことを特徴とするコンフィグレーションデータ更新方法。 In a configuration data update method for updating a configuration ROM applied to configure a large-scale integrated circuit having a regular logic block structure capable of programming including an FPGA,
A configuration data update method comprising: reading data before update from the configuration ROM, temporarily storing the data in a storage device, and then writing update data into the configuration ROM.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006102042A JP2007279826A (en) | 2006-04-03 | 2006-04-03 | Configuration data updating device and method therefor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006102042A JP2007279826A (en) | 2006-04-03 | 2006-04-03 | Configuration data updating device and method therefor |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007279826A true JP2007279826A (en) | 2007-10-25 |
Family
ID=38681240
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006102042A Pending JP2007279826A (en) | 2006-04-03 | 2006-04-03 | Configuration data updating device and method therefor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007279826A (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009282927A (en) * | 2008-05-26 | 2009-12-03 | Fujitsu Ltd | Fpga configuration device, circuit board therewith, electronic device, and fpga configuration method |
CN102508729A (en) * | 2011-09-29 | 2012-06-20 | 中国航天科技集团公司第五研究院第五一三研究所 | Error correction method for dynamic refreshing of ROM (read only memory) mapping zone in FRGA (field programmable gate array) |
JP2015181223A (en) * | 2014-02-07 | 2015-10-15 | 株式会社半導体エネルギー研究所 | Semiconductor device, device and electronic apparatus |
CN113867210A (en) * | 2021-09-29 | 2021-12-31 | 中国科学院长春光学精密机械与物理研究所 | Multipath satellite-borne embedded system software on-orbit reconstruction control system and control method |
US11546499B2 (en) | 2020-06-11 | 2023-01-03 | Canon Kabushiki Kaisha | Image capturing apparatus and method for controlling the same, and non-transitory computer-readable storage medium |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0259904A (en) * | 1988-08-26 | 1990-02-28 | Matsushita Electric Works Ltd | Rom writer for programmable controller |
JPH05233844A (en) * | 1992-02-19 | 1993-09-10 | Sharp Corp | Microcomputer |
JP2002342085A (en) * | 2001-05-14 | 2002-11-29 | Meidensha Corp | Configuration system |
JP2005078336A (en) * | 2003-08-29 | 2005-03-24 | Toshiba Corp | Image forming apparatus and program rewriting method for image forming apparatus |
JP2005182410A (en) * | 2003-12-18 | 2005-07-07 | Fuji Xerox Co Ltd | Information processing device and information processor |
JP2005334292A (en) * | 2004-05-27 | 2005-12-08 | Toshiba Corp | Medical equipment data changing system and medical equipment |
JP2007233761A (en) * | 2006-03-01 | 2007-09-13 | Kawasaki Microelectronics Kk | Method and unit for revision control of configuration data |
-
2006
- 2006-04-03 JP JP2006102042A patent/JP2007279826A/en active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0259904A (en) * | 1988-08-26 | 1990-02-28 | Matsushita Electric Works Ltd | Rom writer for programmable controller |
JPH05233844A (en) * | 1992-02-19 | 1993-09-10 | Sharp Corp | Microcomputer |
JP2002342085A (en) * | 2001-05-14 | 2002-11-29 | Meidensha Corp | Configuration system |
JP2005078336A (en) * | 2003-08-29 | 2005-03-24 | Toshiba Corp | Image forming apparatus and program rewriting method for image forming apparatus |
JP2005182410A (en) * | 2003-12-18 | 2005-07-07 | Fuji Xerox Co Ltd | Information processing device and information processor |
JP2005334292A (en) * | 2004-05-27 | 2005-12-08 | Toshiba Corp | Medical equipment data changing system and medical equipment |
JP2007233761A (en) * | 2006-03-01 | 2007-09-13 | Kawasaki Microelectronics Kk | Method and unit for revision control of configuration data |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009282927A (en) * | 2008-05-26 | 2009-12-03 | Fujitsu Ltd | Fpga configuration device, circuit board therewith, electronic device, and fpga configuration method |
CN102508729A (en) * | 2011-09-29 | 2012-06-20 | 中国航天科技集团公司第五研究院第五一三研究所 | Error correction method for dynamic refreshing of ROM (read only memory) mapping zone in FRGA (field programmable gate array) |
JP2015181223A (en) * | 2014-02-07 | 2015-10-15 | 株式会社半導体エネルギー研究所 | Semiconductor device, device and electronic apparatus |
US11546499B2 (en) | 2020-06-11 | 2023-01-03 | Canon Kabushiki Kaisha | Image capturing apparatus and method for controlling the same, and non-transitory computer-readable storage medium |
US11825194B2 (en) | 2020-06-11 | 2023-11-21 | Canon Kabushiki Kaisha | Image capturing apparatus and method for controlling the same, and non-transitory computer-readable storage medium |
CN113867210A (en) * | 2021-09-29 | 2021-12-31 | 中国科学院长春光学精密机械与物理研究所 | Multipath satellite-borne embedded system software on-orbit reconstruction control system and control method |
CN113867210B (en) * | 2021-09-29 | 2024-04-05 | 中国科学院长春光学精密机械与物理研究所 | On-orbit reconstruction control method for multichannel satellite-borne embedded system software |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5431111B2 (en) | Information processing apparatus and system setting method | |
JP4815938B2 (en) | Information processing apparatus and method, and program | |
TW201843583A (en) | Method and computer system for automatically recovering the BIOS image file | |
JP2007279826A (en) | Configuration data updating device and method therefor | |
JP7002358B2 (en) | Information processing system, information processing device, BIOS update method of information processing device, and BIOS update program of information processing device | |
JP2017045318A (en) | Electronic apparatus | |
JP2010224847A (en) | Computer system and setting management method | |
US8423729B2 (en) | Part information restoration method, part information management method and electronic apparatus | |
JP6175788B2 (en) | Electronic devices that can update microprograms | |
US9772905B2 (en) | Updating control firmware of information processing apparatus, method of controlling the same, and storage medium | |
JP2009104412A (en) | Storage apparatus and method controlling the same | |
JP6515462B2 (en) | INFORMATION PROCESSING DEVICE, SETTING METHOD FOR INFORMATION PROCESSING DEVICE, AND SETTING PROGRAM | |
JP2009009323A (en) | Setting device, electronic equipment, and setting program | |
CN109684153B (en) | Server with double firmware storage spaces and firmware updating method thereof | |
JP2012118904A (en) | Information processing apparatus | |
JP6745586B2 (en) | Programmable device, information processing apparatus, and control method of processing circuit in programmable device | |
JP6911591B2 (en) | Information processing device, control device and control method of information processing device | |
JP2008059339A (en) | Controller | |
JP2010198314A (en) | Information management device | |
JP6149624B2 (en) | Firmware execution apparatus, firmware execution method, computer program, and computer apparatus | |
JP7260191B2 (en) | BIOS setting change system and setting change method in computer system | |
JP5652720B2 (en) | FPGA system and electronic device | |
JP2000322333A (en) | Automatic saving/automatic restoration system and method for information specific to computer system | |
JP2005191872A (en) | Fpga configuration control method and control device | |
JP2011197870A (en) | Programmable device mounting apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20090401 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Effective date: 20111007 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Effective date: 20111018 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120221 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120413 |
|
RD04 | Notification of resignation of power of attorney |
Effective date: 20120529 Free format text: JAPANESE INTERMEDIATE CODE: A7424 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120717 |