JP4740220B2 - Filter connector with high frequency shield - Google Patents

Filter connector with high frequency shield Download PDF

Info

Publication number
JP4740220B2
JP4740220B2 JP2007299189A JP2007299189A JP4740220B2 JP 4740220 B2 JP4740220 B2 JP 4740220B2 JP 2007299189 A JP2007299189 A JP 2007299189A JP 2007299189 A JP2007299189 A JP 2007299189A JP 4740220 B2 JP4740220 B2 JP 4740220B2
Authority
JP
Japan
Prior art keywords
dielectric
circuit board
substrate
ground plane
trace
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007299189A
Other languages
Japanese (ja)
Other versions
JP2008135389A (en
Inventor
ネイル・アラン・マハフィー
Original Assignee
アイティーティー マニュファクチャリング エンタープライジーズ, インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アイティーティー マニュファクチャリング エンタープライジーズ, インコーポレイテッド filed Critical アイティーティー マニュファクチャリング エンタープライジーズ, インコーポレイテッド
Publication of JP2008135389A publication Critical patent/JP2008135389A/en
Application granted granted Critical
Publication of JP4740220B2 publication Critical patent/JP4740220B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01RELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/648Protective earth or shield arrangements on coupling devices, e.g. anti-static shielding  
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01RELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/66Structural association with built-in electrical component
    • H01R13/665Structural association with built-in electrical component with built-in electronic circuit
    • H01R13/6658Structural association with built-in electrical component with built-in electronic circuit on printed circuit board
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01RELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/648Protective earth or shield arrangements on coupling devices, e.g. anti-static shielding  
    • H01R13/658High frequency shielding arrangements, e.g. against EMI [Electro-Magnetic Interference] or EMP [Electro-Magnetic Pulse]
    • H01R13/6581Shield structure
    • H01R13/6585Shielding material individually surrounding or interposed between mutually spaced contacts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01RELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/66Structural association with built-in electrical component
    • H01R13/719Structural association with built-in electrical component specially adapted for high frequency, e.g. with filters
    • H01R13/7195Structural association with built-in electrical component specially adapted for high frequency, e.g. with filters with planar filters with openings for contacts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01RELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/646Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00 specially adapted for high-frequency, e.g. structures providing an impedance match or phase match
    • H01R13/6461Means for preventing cross-talk
    • H01R13/6464Means for preventing cross-talk by adding capacitive elements
    • H01R13/6466Means for preventing cross-talk by adding capacitive elements on substrates, e.g. printed circuit boards [PCB]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Details Of Connecting Devices For Male And Female Coupling (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Multi-Conductor Connections (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Description

米国特許第6,896,552号に記載されたフィルターコネクタ(filter connector)の1つの形式は、それを通ってピンが延在する孔を有する一対のフレキシブルな回路基板または基板部分を含む。各孔の回りで環状に延在する信号トレース(signal trace)は半田ジョイント(solder joint)により対応するピンに電気的に接続されている。キャパシタのようなフィルター構成要素において、各々は信号トレースに接続された1つの端子と接地面に接続された他方の端子を有する。信号トレースと接地面の間には間隙(gap)があり、そして高周波(500MHz〜1000MHz)漂遊信号(stray signal)がかかる間隙を通ってピンの1つの端部と接続されている回路へと通過することができる。かかる漂遊信号が結果として回路内に“ノイズ”をもたらすEMI(電磁干渉;electromagnetic interference)を構成する。かかるEMIの大部分がかかる間隙を通って通過するのを遮断する装置は価値のあるものであろう。   One type of filter connector described in US Pat. No. 6,896,552 includes a pair of flexible circuit boards or substrate portions having holes through which pins extend. A signal trace extending annularly around each hole is electrically connected to the corresponding pin by a solder joint. In a filter component such as a capacitor, each has one terminal connected to the signal trace and the other terminal connected to the ground plane. There is a gap between the signal trace and the ground plane, and a high frequency (500 MHz to 1000 MHz) stray signal passes through the gap to a circuit connected to one end of the pin. can do. Such stray signals constitute EMI (electromagnetic interference) that results in “noise” in the circuit. A device that blocks the majority of such EMI from passing through such a gap would be valuable.

[本発明の概要]
本発明の1つの実施例に従えば、高周波EMI(electromagnetic interference)シールドが、接地トレースと複数の信号トレースのそれぞれとの間に間隙が存在する形式のフィルターコネクタについて、提供される。さらにEMIシールドは、信号トレース内の孔を通って突き出る(project)ピンに対する信号トレースの半田付けが容易になるように構成される。フィルターコネクタは、キャパシタのようなフィルター構成要素が、信号トレース(ピンと接続する)に接続された1つのキャパシタ端子および基板の接地面と接続された第2の端子と共に第1の絶縁性基板に配置される形式である。間隙は回路の短絡を防止するために接地および信号トレースの間に残さなければならない。高周波EMIはかかる間隙を通ってピンの1つの端部と接続されている回路へと通過することができる。本発明はEMIシールドとして機能する導電性トレースを保持する第2の絶縁性基板を提供する。シールドトレースは第1の基板から単にわずかに間隔をおいて位置している面に位置する(これらの間に誘電体層を伴う)。シールドトレースは間隙を覆い、そしてシールドトレースは信号トレースと連結することができる。接地と信号トレースの間の間隙を通って通過する何れのEMIもシールドトレースにより阻止され、そしてピンの1つの端部に接続された回路に到達しない。
[Outline of the present invention]
In accordance with one embodiment of the present invention, a high frequency EMI (electromagnetic interference) shield is provided for a type of filter connector in which a gap exists between the ground trace and each of the plurality of signal traces. In addition, the EMI shield is configured to facilitate soldering of the signal trace to a projecting pin that projects through a hole in the signal trace. A filter connector places a filter component, such as a capacitor, on a first insulating substrate with one capacitor terminal connected to a signal trace (connecting to a pin) and a second terminal connected to the ground plane of the substrate. Format. A gap must be left between ground and signal traces to prevent short circuits. High frequency EMI can pass through such a gap to a circuit connected to one end of the pin. The present invention provides a second insulating substrate that holds conductive traces that function as EMI shields. The shield trace is located on a surface that is only slightly spaced from the first substrate (with a dielectric layer between them). The shield trace covers the gap and the shield trace can be coupled to the signal trace. Any EMI that passes through the gap between ground and the signal trace is blocked by the shield trace and does not reach the circuit connected to one end of the pin.

各ピンは第2の基板の下に位置する第1の回路基板に位置する信号トレースに対して半田付けされる。第2の基板を通して第1の基板の信号トレースに半田を適用することを可能にするため、第2の基板のピン−受け入れ孔はノッチ(notch)を有する。第2の基板の各孔はピンを密接して受入れる円形部分および円形部分から延在するノッチを含む。半田(および半田フラックス)の量を分配するディスペンサーは、そこで大面積の接続を保証することができるように第1の基板の信号トレースレベルに半田を分配するために、ノッチを通して挿入することができる。半田はさらに、シールドトレースをピンおよび信号トレースと接続するために、孔の円形部分におけるシールドトレースの部分に流すことができる。   Each pin is soldered to a signal trace located on a first circuit board located below the second board. In order to allow solder to be applied to the signal traces of the first substrate through the second substrate, the pin-receiving holes of the second substrate have notches. Each hole in the second substrate includes a circular portion that closely receives the pins and a notch extending from the circular portion. A dispenser that dispenses the amount of solder (and solder flux) can be inserted through the notch to dispense solder to the signal trace level of the first board so that a large area connection can be ensured there. . The solder can further flow through the portion of the shield trace in the circular portion of the hole to connect the shield trace with the pin and signal trace.

本発明の新規な特徴は特に添付された特許請求の範囲において述べられる。本発明は、添付の図面と関連させて読む場合に、以下の記載から最も良く理解されるであろう。   The novel features of the invention are set forth with particularity in the appended claims. The invention will be best understood from the following description when read in conjunction with the accompanying drawings.

[望ましい実施例の記載]
図1は従来技術のフィルターされたコネクタ10を示し、これは一対の回路基板結合体14、16の組合わせに対して取り付けられた複数のピン12を含む。各ピンに接続されたフィルターは、フェライトビード(ferrite bead)20およびそれぞれが回路基板組立て体の1つに取り付けられている一対のキャパシタを含む。フェライトビードと一対のキャパシタは米国特許第6,896,552号に記載されているようなPiフィルターを形成する。フィルターされたコネクタは、図2に示されるような接地された金属シェル(metal shell)18に取り付けられるように構成される。ピンの1つの端部は、接地された金属シェルの延長部分に位置する検知回路(sensitive circuitry)22に接続され、このシェルはかかる回路を電磁干渉(EMI;electromagnetic interference)から保護している。しかしながら、電磁干渉はコネクタ10を通し漏れることによりこの回路に達する可能性があり、そして本発明はかかる電磁干渉の漏れを最小にするコネクタの構造を導くものである。
[Description of preferred embodiments]
FIG. 1 illustrates a prior art filtered connector 10 that includes a plurality of pins 12 attached to a combination of a pair of circuit board assemblies 14,16. The filter connected to each pin includes a ferrite bead 20 and a pair of capacitors each attached to one of the circuit board assemblies. The ferrite bead and the pair of capacitors form a Pi filter as described in US Pat. No. 6,896,552. The filtered connector is configured to be attached to a grounded metal shell 18 as shown in FIG. One end of the pin is connected to sensitive circuitry 22 located on an extension of a grounded metal shell that protects the circuit from electromagnetic interference (EMI). However, electromagnetic interference can reach this circuit by leaking through the connector 10, and the present invention leads to a connector structure that minimizes leakage of such electromagnetic interference.

図3はピン12の1つのと、ピンに沿って位置する2つの回路基板結合体14、16の組合わせとの一部を示す。14のような各回路基板の組合わせは、誘電体第1回路基板26を含む第1回路基板組立て体24を含み、これはフレキシブル基板とすることができる。この基板26は各々が導電性ピン12の1つを受入れるピン−受け入れ孔28を有する。導電性の層またはトレース(layer or trace)の形状の接地面30が本来第1の基板の上面に位置し、そして複数の導電性の信号トレース32、60は各々第1の基板に位置する。各上方の信号トレース60はピンの孔の回りのリング部に延在する。下方の信号トレース32はキャパシタ端子44に達するように、ピンの孔の一方の側のみに位置することができる。 FIG. 3 shows a portion of one of the pins 12 and a combination of two circuit board assemblies 14, 16 located along the pins. Each circuit board combination, such as 14, includes a first circuit board assembly 24 including a dielectric first circuit board 26, which may be a flexible board. The substrate 26 has pin-receiving holes 28 that each receive one of the conductive pins 12. A ground plane 30 in the form of a conductive layer or trace is inherently located on the top surface of the first substrate, and a plurality of conductive signal traces 32, 60 are each located on the first substrate. Each upper signal trace 60 extends to a ring around the pin hole. The lower signal trace 32 can be located on only one side of the pin hole to reach the capacitor terminal 44.

キャパシタのようなフィルター部品40は、接地面30に接続されている1つの端子42を有し、そして信号トレース32に接続されているもう1つの他の端子44を有する。回路基板は、キャパシタ端子に対する半田付けを容易にするために、接地面が第1の基板の下面の接地52に延在する、メッキされたスルーホール(plated-through aperture)50を有する。上部信号トレースは半田ジョイント(solder joint)90を通って下方の信号トレースに接続される。上部接地30と上部信号トレース60との間には間隙62がある。 Filter component 40, such as a capacitor, has one terminal 42 connected to ground plane 30 and another terminal 44 connected to signal trace 32. The circuit board has a plated-through aperture 50 with a ground plane extending to the ground plane 52 on the lower surface of the first board to facilitate soldering to the capacitor terminals. The upper signal trace is connected to the lower signal trace through a solder joint 90. There is a gap 62 between the upper ground plane 30 and the upper signal trace 60.

750MHz、そして特に500MHzから1000MHzの範囲、の大きさのオーダにおける周波数の高周波電磁干渉(EMI;electromagnetic interference)は間隙54、62を通って通過することができ、そしてピンの1つの端部に接続された回路に達し、そしてかかる回路を混乱させる。本発明はかかるEMIの大部分がコネクタを通って通過しそしてかかる回路に達するのを阻止するための改善を目的とする。   High frequency electromagnetic interference (EMI) in the order of magnitude of 750 MHz, and particularly in the range of 500 MHz to 1000 MHz, can pass through gaps 54, 62 and connect to one end of the pin And then upsets such a circuit. The present invention is directed to an improvement to prevent most of such EMI from passing through the connector and reaching such a circuit.

出願人は一対の第2回路基板組立て体70を提供し、各々が誘電体第2基板75と電磁干渉のシールドとして作用するその上の導電性のシールドトレース72を有する。各第2基板組立体は、面に関して隣接し(facewise adjacent)そして望ましくは対向して、対応する第1基板組立体に取り付けられる。ここで第1の基板はフレキシブルな回路基板であり、第2の基板は望ましくはより補強基板(stiffener board)である。導電性のシールドトレース72はEMIシールドトレースとして作用し、そして各上部信号トレース60と接地面30との間の間隙62を覆って位置する。環境内の高周波EMIのあるものは、間隙62を通り、経路76、78に沿って移動する。このようにして、EMIはシールドトレース72により遮断され、そしてピンに接続されている感度の良い回路に達するのを阻止される。誘電体カバー層74はシールドレース72に対して位置し、そしてそれを第1基板の上部表面における接地面30からおよび信号トレース60から電気的に分離する。 Applicants provide a pair of second circuit board assemblies 70, each having a dielectric second substrate 75 and conductive shield traces 72 thereon that act as electromagnetic interference shields. Each second substrate assembly is attached to a corresponding first substrate assembly facewise adjacent and desirably opposite. Here, the first substrate is a flexible circuit board, and the second substrate is preferably a stiffener board. Conductive shield trace 72 acts as an EMI shield trace and is positioned over the gap 62 between each upper signal trace 60 and ground plane 30. Some of the high frequency EMI in the environment travels along the path 76, 78 through the gap 62. In this way, EMI is blocked by shield trace 72 and prevented from reaching a sensitive circuit connected to the pin. A dielectric cover layer 74 is located against the shield race 72 and electrically isolates it from the ground plane 30 and the signal trace 60 at the top surface of the first substrate.

出願人は、間隙62の上部に直接位置するシールドトレース中央部分84を超えて延在する、重複する端部80、82を有するシールドトレースを提供する。重複する端部80、82は接地および信号とレースの上部に直接位置する。重複する端部は、垂直Vに対する角度に沿って通過するEMIを阻止する。良好なシールドのために必要とされる重複の量は、シールドトレースが間隙からどのように閉鎖するかに依存する。出願人はシールドトレースをそれが垂直に1mmを超えないように位置するように配置し、そして望ましくは最も近い間隙から0.5mmを超えないように配置し、そしてシールドトレースを間隙に対して間隙の幅の1/10より接近させて配置する。ある場合において、シールドトレースは各間隙の大部分の上部に、そして例えその全てではないとしても、望ましくは各間隙の少なくとも90%において位置するであろう。   Applicants provide a shield trace having overlapping ends 80, 82 that extend beyond a shield trace central portion 84 located directly on top of the gap 62. Overlapping ends 80, 82 are located directly above the ground and signal and race. Overlapping edges prevent EMI from passing along an angle with respect to vertical V. The amount of overlap required for a good shield depends on how the shield trace closes from the gap. Applicant places the shield trace vertically so that it does not exceed 1 mm, and preferably does not exceed 0.5 mm from the nearest gap, and the shield trace is spaced from the gap. It is arranged to be closer than 1/10 of the width. In some cases, the shield traces will preferably be located at the top of most of each gap, and preferably at least 90% of each gap, if not all.

シールドトレース72は、必然ではないが、ピン12におよび信号トレース32に電気的に接続されていることが望ましい。しかしながら、信号トレース32(および60)がピンに接続されていることは本質的なことである。かかる接続は半田ジョイント90を通って通常行なわれる。図3の配置において、第2回路基板組立て体70は、ピン12と半田が堆積されるべき信号トレース32の孔の壁部32hの間の領域に対する、下方への垂直なアクセスを妨害する傾向があるであろう。出願人は半田(これは後にオーブン中でウエーブソルダリング(wave soldering)により溶融される)の堆積を、誘電体2基板75にノッチを有するピン−受け入れ孔92を形成することにより、容易にする。細いディスペンサーノズル104を有するディスペンサー(dispenser)102は、ピン12と信号トレース孔の壁部32hとの双方に隣接して位置する(望ましくは1mm以内)領域106の中にあるいは対して半田を分配するために、ノッチを通って通過する。 Although not necessarily necessary, the shield trace 72 is preferably electrically connected to the pin 12 and to the signal trace 32. However, it is essential that signal trace 32 (and 60) be connected to the pins. Such a connection is usually made through a solder joint 90. In the arrangement of FIG. 3, the second circuit board assembly 70 tends to obstruct downward vertical access to the area between the pin 12 and the hole wall 32h of the signal trace 32 where the solder is to be deposited. There will be. The deposition of the applicant solder (which is melted by wave soldering (wave SOLDERING) in an oven after), the pin having a notch in the dielectric second base plate 75 - by forming a receiving hole 92, facilitating To. A dispenser 102 with a thin dispenser nozzle 104 dispenses solder into or against the region 106 located adjacent to both the pin 12 and the signal trace hole wall 32h (preferably within 1 mm). In order to pass through the notch.

図5は誘電体第2基板75内のピン−受け入れ孔92を示す。各ピン−受け入れ孔92は望ましくは180°より大きい角度Aで孔の軸112の回りで延在する円形の孔部分110を含む。角度Aは望ましくは少なくとも220°であり、そして現実には300°である。ノッチ100は軸から離れて放射状に突き出る。円形の孔部分110は第2の基板の孔をピンの回りに正確に配置する。ノッチ100は図3に示すようにディスペンサー102のノズル104を受入れ、ソルダーフラックスによって取り囲まれている小さい半田ボールの量が孔の壁部に堆積される。図3は多くの場合において半田90がさらにピンをノッチと反対側の孔の側部においてシールドトレース72に半田付けする部分114を有することを示し、このことはシールドトレースを信号トレース32に接続する。半田ジョイントの半田は常に上部および下部の信号トレース60、32について接続をするであろう。 FIG. 5 shows pin-receiving holes 92 in the dielectric second substrate 75. Each pin-receiving hole 92 includes a circular hole portion 110 that extends around the axis 112 of the hole, preferably at an angle A greater than 180 °. Angle A is desirably at least 220 ° and in practice is 300 °. The notches 100 protrude radially away from the axis. The circular hole portion 110 precisely positions the holes of the second substrate around the pins. The notch 100 receives the nozzle 104 of the dispenser 102 as shown in FIG. 3, and an amount of small solder balls surrounded by the solder flux is deposited on the wall of the hole. FIG. 3 shows that in many cases the solder 90 further has a portion 114 that solders the pin to the shield trace 72 at the side of the hole opposite the notch, which connects the shield trace to the signal trace 32. . The solder joint solder will always make a connection for the upper and lower signal traces 60, 32.

図3のコネクタを組立てるために、出願人は最初に下部および上部組立て体を組立てる。続いて出願人は複数のピン12上に下部回路基板結合体16を組立てる。このことは第2回路基板組立て体70を配置することを含み、これは誘電体2基板75、シールドトレース72、および下部の第1回路基板組立て体24の上方の誘電体カバー層74を含み、該下部第1回路基板組立て体24は、誘電体第1回路基板26上の接地および信号トレース50、32および各ピン−受け入れ孔において所定の位置で半田付けされたキャパシタ40を含み、孔を通って突出するピンを伴う。続いて、ディスペンサー102(および望ましくは多数のこれと同様のものを有する)が信号トレース内の孔の壁部に半田堆積物(solder deposit)を配置するために使用される。次に、フェライトビード20がピンに配置され、そして下部基板組立て体と同一の上部回路基板組立て体がピンに配置される。ディスペンサーが半田堆積物を信号トレース孔の壁部に配置するために使用される。この組立て体は図3に示す最終的な組立て体を製造するため半田を溶融するためにオーブンの中に配置される。 To assemble the connector of FIG. 3, the applicant first assembles the lower and upper assemblies. Subsequently, the applicant assembles the lower circuit board assembly 16 on the plurality of pins 12. This includes placing a second circuit board assembly 70, which is the dielectric second base plate 75, the shield traces 72, and the upper dielectric cover layer 74 of the first circuit board assembly 24 in the lower The lower first circuit board assembly 24 includes ground and signal traces 50, 32 on the dielectric first circuit board 26 and capacitors 40 soldered in place at each pin-receiving hole, With a pin protruding through. Subsequently, a dispenser 102 (and preferably having a number of the same) is used to place a solder deposit on the wall of the hole in the signal trace. Next, a ferrite bead 20 is placed on the pin and an upper circuit board assembly identical to the lower board assembly is placed on the pin. A dispenser is used to place the solder deposit on the wall of the signal trace hole. This assembly is placed in an oven to melt the solder to produce the final assembly shown in FIG.

半田堆積物(半田ボールおよびフラックス)がノッチ内にまたはノッチの下に位置する第1回路基板組立て体24の領域内に最初に堆積されたという事実は、半田結合の細密な観察から決定されることができる。半田ジョイント90は普通最初に堆積した配置においてわずかに高くなる。
The fact that solder deposits (solder balls and flux) were first deposited in the region of the first circuit board assembly 24 located in or under the notch is determined from close observation of the solder joints. be able to. The solder joint 90 is usually slightly higher in the initially deposited configuration.

出願人が設計した図3に示された形式のコネクタにおいて、32hにおける各ピン−受け入れ孔は、30ミル(1ミルは1/1000インチに等しい)(=0.762mm)の直径を有する。第1の基板26は5ミル(=0.127mm)の厚さを有し、そして各第2の基板は30ミル(=0.762mm)の厚さを有する。   In the connector of the type shown in FIG. 3 designed by the applicant, each pin-receiving hole at 32 h has a diameter of 30 mils (1 mil equals 1/1000 inch) (= 0.762 mm). The first substrate 26 has a thickness of 5 mils (= 0.127 mm) and each second substrate has a thickness of 30 mils (= 0.762 mm).

例えこの発明の記載するために図示されているように”垂直”、“上”、“下”、その他、のような方向が使用されていても、この発明は何れの方向についても使用することができる。   Even if directions such as “vertical”, “up”, “bottom”, etc. are used as illustrated to describe the invention, the invention should be used in any direction. Can do.

このように、この発明は接地および信号トレースを有し、そしてそれらの間に、遮蔽されない場合には高周波EMI(電磁干渉)エネルギが通過することのできる間隙を有する少なくとも1つの第1回路基板組立て体を有する形式のコネクタについての改良を提供する。この発明は、その上にシールドトレースを有し、そして望ましくはシールドトレースの上に誘電性の分離層を有する、補強基板のような第2の回路基板を提供する。第2の回路基板は第1の回路基板に対して対面するように配置され、そして望ましくは分離層が第1の回路基板の表面(接地トレースの表面のような)に対向して配置される。シールドトレースは、さもなければ間隙を通過するであろうEMIを阻止するため、第1の回路基板の信号および接地トレース間の間隙の大部分そして望ましくは全てを覆い、そして望ましくは間隙の大部分と重複する。第2の回路基板は望ましくは、円形部分を有しそして孔の軸から放射状に離れて延在するノッチを有するピン−受け入れ孔を有する。ディスペンサーは第1の基板上に位置する信号トレースの孔の壁部に半田堆積物を配置するために各ノッチを通して挿入されることができる。   Thus, the present invention has at least one first circuit board assembly having a ground and a signal trace and a gap between them through which high frequency EMI (electromagnetic interference) energy can pass if not shielded. An improvement is provided for a connector of the type having a body. The present invention provides a second circuit board, such as a reinforcement substrate, having shield traces thereon and preferably having a dielectric isolation layer over the shield traces. The second circuit board is disposed to face the first circuit board, and preferably the isolation layer is disposed opposite the surface of the first circuit board (such as the surface of a ground trace). . The shield traces cover most and preferably all of the gap between the signal on the first circuit board and the ground trace to prevent EMI that would otherwise pass through the gap, and preferably the majority of the gap. And overlap. The second circuit board desirably has a pin-receiving hole having a circular portion and having a notch extending radially away from the axis of the hole. A dispenser can be inserted through each notch to place solder deposits on the walls of the signal trace holes located on the first substrate.

例えこの発明について特定の実施例が記載されそして図示されているとしても、この技術分野の熟練者にとって修正および変更は容易に行なうことができることが認識され、特許請求の範囲はかかる修正および変更を範囲に含むものと解釈されることが意図されるものである。   It will be appreciated that modifications and changes can be readily made by those skilled in the art, even if specific embodiments of the invention have been described and illustrated, and the claims are intended to make such modifications and changes. It is intended to be construed as included in the scope.

本発明におけるフィルターされたコネクタの等尺図である。FIG. 3 is an isometric view of a filtered connector in the present invention. 図1のコネクタの側部立面図である。FIG. 2 is a side elevational view of the connector of FIG. 1. 1つのピンと、このピンに接続された2つの回路基板組立体の部分を示す、図1のコネクタの一部の断面による側面図である。FIG. 2 is a cross-sectional side view of a portion of the connector of FIG. 1 showing one pin and two circuit board assembly portions connected to the pin. 第1の回路基板の下側を示す、図3の線4−4における図である。FIG. 4 is a view on the line 4-4 of FIG. 3 showing the underside of the first circuit board. 第2の回路基板の下側を示す、図3の線5−5における図である。FIG. 5 is a view on the line 5-5 of FIG. 3 showing the underside of the second circuit board.

Claims (5)

フィルターされたコネクタであって、
相対する面を有する誘電体第1回路基板(26)を含む第1回路基板組立て体(24)と、
なお、前記誘電体第1回路基板は、複数のピン−受け入れ孔(28)と、各々が前記ピン−受け入れ孔の1つを通って突き出る複数のピン(12)と、各々が少なくとも部分的に前記ピン−受け入れ孔の1つの回りに延在しそして前記ピン−受け入れ孔を通って突き出ている前記ピンの1つに接続されている複数の信号トレース(60)と、前記誘電体第1回路基板の前記面の1つに位置しているが、前記ピン−受け入れ孔からおよび前記信号トレースから間隔をおいて配置されている接地面(30)と、そして前記接地面は前記接地面と前記信号トレースとの間に位置する間隙(62)による間隙領域を有する前記間隙を残しており、そして、各々が前記接地面に接続された第1の端子(42)および前記信号トレースの1つに接続された第2の端子(44)を有する複数のフィルター構成要素(40)とを含み、
前記誘電体第1回路基板と面に関して隣接して位置し、そして誘電体第2基板(75)と、各々が前記ピンの1つを受入れる複数の第2の孔(92)とを含む第2回路基板組立て体(70)と、
前記誘電体第2基板上に位置しそして前記間隙の各々の領域の大部分の上に延在する複数のシールドトレース(72)と
を含むコネクタ。
A filtered connector,
A first circuit board assembly (24) including a dielectric first circuit board (26) having opposing faces;
The dielectric first circuit board includes a plurality of pin-receiving holes (28) and a plurality of pins (12) each protruding through one of the pin-receiving holes, each at least partially. A plurality of signal traces (60) extending around one of the pin-receiving holes and connected to one of the pins projecting through the pin-receiving hole ; and the first dielectric circuit A ground plane (30) located on one of the surfaces of the substrate but spaced from the pin-receiving hole and from the signal trace, and the ground plane is the ground plane and the ground plane Leaving the gap with a gap region by a gap (62) located between the signal trace and one of the signal trace and the first terminal (42) each connected to the ground plane Connected And a plurality of filter elements (40) having two terminals (44),
Said dielectric located adjacent with respect to the first circuit board and the surface, and a dielectric second substrate (75), a second and a plurality of second holes, each receiving one of said pins (92) A circuit board assembly (70);
Connector comprising a plurality of shield traces (72) and extending over the majority of the located on the dielectric second substrate and each of the regions of the gap.
前記複数のシールドトレースの各々は、前記ピンの対応する1つに電気的に接続されている、請求項1記載のコネクタ。   The connector of claim 1, wherein each of the plurality of shield traces is electrically connected to a corresponding one of the pins. 前記誘電体第2基板の前記第2の孔(92)の各々は、軸(112)および円形の孔から放射状に外方向に延在するノッチ(100)を有する円形の形状であり、
前記信号トレースの各々は、前記ノッチの1つを通して初めに堆積された半田の量を含む半田ジョイント(90)により前記ピンの対応する1つに半田付けされる、
請求項1記載のコネクタ。
Wherein each of said dielectric second substrate said second hole (92) is circular in shape having a notch (100) extending radially outwardly from the axis (112) and a circular hole,
Each of the signal traces is soldered to a corresponding one of the pins by a solder joint (90) that includes an amount of solder originally deposited through one of the notches.
The connector according to claim 1.
前記第1回路基板組立て体は上面および下面を有する誘電体第1回路基板(26)を含み、前記接地面(30)は本来前記誘電体第1回路基板の上面に位置し、そして前記誘電体第1回路基板内において前記下面に延在するメッキされたスルーホール(50)、そして前記下面において前記フィルター構成要素と接続する接地面部分(52)を含み、
前記誘電体第2基板(75)は補強基板であり、前記シールドトレース(72)は前記誘電体第2基板の下面に位置し、そして前記シールドトレースの下面に対して位置する誘電体カバー層(74)を含み、
前記誘電体第2基板は前記誘電体第1回路基板の上方に位置し、前記接地面に対し面に関して隣接して位置する前記誘電体カバー層を有し、前記接地面(30)のそして前記信号トレース(60)の1mm以内に位置する前記シールドトレース有する、
請求項1記載のコネクタ。
Said first circuit board assembly includes a dielectric first circuit board (26) having an upper surface and a lower surface, said ground plane (30) is located on the upper surface of the original said dielectric first circuit board and the dielectric A plated through hole (50) extending to the lower surface in the first circuit board, and a ground plane portion (52) connecting to the filter component on the lower surface;
The dielectric second substrate (75) is a reinforcing substrate, the shield trace (72) is located on the lower surface of the dielectric second substrate, and a dielectric cover layer (located on the lower surface of the shield trace). 74),
It said dielectric second substrate is located above the dielectric first circuit board having the dielectric cover layer positioned adjacent relationship to the plane to the ground plane, and the said ground plane (30) Having said shield trace located within 1 mm of signal trace (60);
The connector according to claim 1.
前記信号トレースの各々は半田ジョイント(90)により前記ピンの対応する1つに半田付けされ、複数の半田ジョイントの各々の位置(114)はさらに対応するシールドトレース(72)と接触している
請求項1記載のコネクタ。
Each of the signal traces is soldered to a corresponding one of the pins by a solder joint (90), and the location (114) of each of the plurality of solder joints is further in contact with a corresponding shield trace (72). Item 1. The connector according to item 1.
JP2007299189A 2006-11-20 2007-11-19 Filter connector with high frequency shield Expired - Fee Related JP4740220B2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US86011706P 2006-11-20 2006-11-20
US60/860,117 2006-11-20

Publications (2)

Publication Number Publication Date
JP2008135389A JP2008135389A (en) 2008-06-12
JP4740220B2 true JP4740220B2 (en) 2011-08-03

Family

ID=39110491

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007299189A Expired - Fee Related JP4740220B2 (en) 2006-11-20 2007-11-19 Filter connector with high frequency shield

Country Status (4)

Country Link
EP (1) EP1950849A3 (en)
JP (1) JP4740220B2 (en)
KR (1) KR100962631B1 (en)
IL (1) IL187101A0 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2962601B1 (en) * 2010-07-06 2013-06-14 Thales Sa CONNECTOR OF ELECTRONIC ASSEMBLIES SHIELDING AND WITHOUT ELECTRIC WELDING
CN115055952B (en) * 2022-07-06 2024-03-08 珠海格力电器股份有限公司 Automatic screw screwing device and screwing method for power device assembly

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02131279A (en) * 1988-11-11 1990-05-21 Konica Corp Toner recovery device
FR2670054B1 (en) * 1990-11-29 1994-07-29 Radiall Sa MULTICONTACT FILTER CONNECTOR.
JP2868376B2 (en) * 1992-09-07 1999-03-10 日本カーバイド工業株式会社 LC substrate and manufacturing method thereof
JPH1027987A (en) * 1996-07-10 1998-01-27 Hitachi Ltd Low emi circuit board and low emi cable connector
DE10064969B4 (en) * 2000-01-20 2007-11-15 Heidelberger Druckmaschinen Ag Filter device for at least one to be connected from the outside to a housing electrical line
JP3678658B2 (en) * 2001-02-21 2005-08-03 日本電気通信システム株式会社 Power cable connector for EMI countermeasures
US6896552B2 (en) * 2003-05-06 2005-05-24 Itt Manufacturing Enterprises, Inc. Filtered connector
US7014507B1 (en) * 2004-09-01 2006-03-21 Itt Manufacturing Enterprises, Inc. Filtered connector that blocks high frequency noise

Also Published As

Publication number Publication date
EP1950849A3 (en) 2008-08-13
IL187101A0 (en) 2008-02-09
KR100962631B1 (en) 2010-06-11
JP2008135389A (en) 2008-06-12
EP1950849A2 (en) 2008-07-30
KR20080045624A (en) 2008-05-23

Similar Documents

Publication Publication Date Title
US8102669B2 (en) Chip package structure with shielding cover
US6063999A (en) Surface mount spring gasket and EMI enclosure
US8338715B2 (en) PCB with soldering pad projections forming fillet solder joints and method of production thereof
US7411474B2 (en) Printed wiring board assembly with self-compensating ground via and current diverting cutout
US20030062178A1 (en) Radio frequency shield enclosure for a printed circuit board
JP4740220B2 (en) Filter connector with high frequency shield
US7269033B2 (en) Suppressor device
US6896552B2 (en) Filtered connector
CN104810130A (en) Inductor assembly
JP2021158224A (en) Shield case
US6837747B1 (en) Filtered connector
JP5146019B2 (en) High frequency module and electronic device using the same
US7396256B2 (en) Filter connector with high frequency shield
US6646888B2 (en) Low inductance multiple resistor EC capacitor pad
JP2001308579A (en) Electronic part module
JP2001024375A (en) Shielding structure
JP2000195597A (en) Earth terminal
JP4031549B2 (en) Terminal shield structure
US20070089901A1 (en) Circuit board providing coplanarity of solders and high soldering reliability for semiconductor component
WO2021124805A1 (en) Electronic component module
EP0674476A2 (en) Shielding device
CN1087898C (en) High-frequency electron device
US6683790B1 (en) Electronic part, dielectric filter, dielectric duplexer, and manufacturing method of the electronic part
US20070000690A1 (en) Printed circuit board assembly and method for preventing EMI of crystal oscillator thereof
JP2005116635A (en) Terminal structure of high-frequency unit

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100105

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100405

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100408

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100506

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100511

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100604

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100831

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101130

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20101203

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101224

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110104

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110131

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110228

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110329

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110428

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140513

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees