JP4731800B2 - 入力信号を負荷に結合するインタフェース回路および方法 - Google Patents

入力信号を負荷に結合するインタフェース回路および方法 Download PDF

Info

Publication number
JP4731800B2
JP4731800B2 JP2003325447A JP2003325447A JP4731800B2 JP 4731800 B2 JP4731800 B2 JP 4731800B2 JP 2003325447 A JP2003325447 A JP 2003325447A JP 2003325447 A JP2003325447 A JP 2003325447A JP 4731800 B2 JP4731800 B2 JP 4731800B2
Authority
JP
Japan
Prior art keywords
load
capacitor
signal
interface circuit
magnitude
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003325447A
Other languages
English (en)
Other versions
JP2004112810A (ja
Inventor
チョル・ホン・パク
Original Assignee
アバゴ・テクノロジーズ・ワイヤレス・アイピー(シンガポール)プライベート・リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アバゴ・テクノロジーズ・ワイヤレス・アイピー(シンガポール)プライベート・リミテッド filed Critical アバゴ・テクノロジーズ・ワイヤレス・アイピー(シンガポール)プライベート・リミテッド
Publication of JP2004112810A publication Critical patent/JP2004112810A/ja
Application granted granted Critical
Publication of JP4731800B2 publication Critical patent/JP4731800B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38Impedance-matching networks
    • H03H7/40Automatic matching of load impedance to source impedance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00Coupling devices of the waveguide type
    • H01P5/04Coupling devices of the waveguide type with variable factor of coupling

Landscapes

  • Amplifiers (AREA)

Description

本発明は電子回路に関し、特に、電力増幅器を負荷に結合する回路に関する。
以下の説明を簡明なものとするため、携帯電話の出力段を想定する。出力段は、アンテナを駆動する電力増幅器を含む。電力増幅器の効率は、負荷に供給される電力を、電力増幅器が消費する電力で割ったものとして定義される。増幅器の効率は、駆動する負荷のインピーダンスに依存する。どんな電力レベルに対しても、アンテナと電力増幅器の間に固定整合回路網を含ませ、電力増幅器の効率を最大化させることができる。
残念なことに、幾つかの携帯電話の電力増幅器は多くの異なる電力出力で動作しなければならない。携帯電話の出力電力は、基地局が受信する信号が、携帯電話から基地局への距離に関係なく多かれ少なかれ一定となるように可変される。携帯電話が基地局から離れているときは、出力増幅器は最大許容電力を生成するよう設定される。移動電話が基地局近くにあるときは、電力レベルは最大許容電力のうちのごくわずかな量にまで低減される。
固定された整合回路網は、一つの電力レベルで最適の電力効率を提供できるに過ぎない。セルラー通信では、電力増幅器は一般に最大電力レベルにおいて高効率をもたらすよう設定される。例えば、携帯電話の電力効率は、低電力出力設定における数%から最大電力設定における約50%まで変化する。低減された電力効率は必要な再充電間の時間間隔を減らし、これ故に望ましからざるものとなる。
原理上は、能動的整合回路網を用いてより一定の電力効率を電力増幅器の出力電力の関数として供給することができる。しかしながら、この種の回路網は電力を必要とし、携帯電話のコストを増大させる追加部品が付加される。
本発明は、電力増幅器からの出力信号を負荷に結合する受動インタフェース回路である。このインタフェースは、出力信号の電力レベルが減少するにつれて増大するインピーダンスを電力増幅器に提供する。一実施形態では、インタフェース回路は、固定回路網と、コンデンサの端子間電圧とともに変化する容量値を有するコンデンサとを含む。固定回路網は、出力信号を負荷に結合する。コンデンサは負荷に並列接続されており、コンデンサの端子間電圧の増大に応答して増大する容量値を有する。コンデンサは、好ましくは極板間の平均的電位差の変化に応答して互いに移動する極板を有する微細加工(MEM:微小電気機械)コンデンサである。
本発明は、増幅器の電力出力が減少するにつれ増大するインピーダンスを有する整合回路網を提供し、これ故に最適化された高電力レベルにおいて高効率をもたらすよう最適化されるシステムにおいて、低電力レベルにおいて改善された電力効率をもたらす。本発明は、コンデンサの極板にかかる電圧の関数として容量値が変わる微細加工コンデンサ類に基づくものである。
極板間の電位差に依存する容量値を有する平行極板コンデンサは、電気技術では周知である。このデバイスは通常、固定底部極板と、幾つかのばねの助けを借りて底部極板上に保持する可動天部極板とを備えている。極板間の電位差が増加するにつれ、天部極板はばねシステムにより供給される復原力に抗し、静電気力により底部極板へ向かって引っ張られる。この種の可変容量コンデンサは、Darrin J. Young及びBernhard E. Boserの「A Micromachined Variable Capacitor for Monolithic Low-Noise VCOs(モノリシック低雑音VCO用の微細加工可変容量コンデンサ)」、Technical Digest of Solid-State Sensor and Actuator Workshop(ソリッドステートセンサ及びアクチュエータ工作室技報)、1996年、86−89頁、および、Aleksander Dec及びKen Suyamaの「Micromachined Electro-Mechanically Tunable Capacitors and Their Applications to RF IC's(微細加工電気機械可調整コンデンサとそれらの高周波ICへの応用)」、IEEE Transactions on Microwave Theory and Techniques(マイクロ波理論と技術に関するIEEE会報)、第46巻、第12号、第2部、1998年12月、2587−2596頁に記載されている。
極板を共に吸引する力が極板間の電位差の正負に依存しないことに、注意されたい。これ故、他方の極板をグラウンドに保持したまま一方の極板に交流電圧を印加した場合、コンデンサの容量は交流信号の振幅の関数として増大することになる。この種の微細加工(MEM)コンデンサが極板間に印加された交流信号強度の関数として容量値におけるこの変化をもたらすのにどんな追加の回路網も必要としないことにもまた注意されたい。加えて、コンデンサが相当量の電力を引き込むことはない。すなわち、本発明のインタフェース回路網は、完全に受動的である。本発明は、平均化機能をもたらしもする。本発明のMEMコンデンサベースのインタフェースは、伝送信号に比して非常に低速の応答を有する。これゆえに、本発明はCDMA(符号分割多元接続)やW−CDMA(広帯域符号分割多元接続)などの用途に用いられる周波数変調方式に存在するピーク電位差に代わり、平均電位差に応答する。
ここで図1を参照するに、同図は電力増幅器12と負荷14の間に接続した本発明による整合回路網20の概略図である。整合回路網20は、MEMコンデンサ22に接続した固定回路網21を含む。電力増幅器12が発生する電力が増大するにつれ、MEMコンデンサ22の容量値は増大する。固定回路網21は、固定回路網21とMEMコンデンサ22の合成インピーダンスが、整合回路網20の端子間二乗平均平方根(rms)電圧が増大するにつれて増大するよう選択される。
ここで図2を参照するが、同図は本発明の一実施形態による固定回路網40の概略図である。固定回路網40は、2つの同軸伝送線路から組み立ててある。伝送線路42が、電力増幅器をMEMコンデンサに接続している。伝送線路42は、MEMコンデンサにわたって接続されている。一つの例示的な実施形態では、電力増幅器12は出力インピーダンス(12.0l+j3.44)Ωを有しており、1.880GHzの周波数を有するキャリアを増幅している。インピーダンス(50+j0.03)Ωを有する負荷に対し、伝送線路は搬送波の0.050倍に等しい長さと50Ωのインピーダンスを有する。MEMコンデンサは、その容量値が低電力設定における3.0pFから高電力設定における4.5pFまで変化するよう組み立ててある。
上記の如く、任意の所与の電力レベルについて、最適電力効率をもたらす整合回路網インピーダンスを計算することができる。本発明は、整合回路網インピーダンスが電力増幅器動作範囲の高低の電力出力限度の両方で最適か或いはそれに近いものとなるよう調整される容量値を有するMEMコンデンサを用いる。これを達成する仕方は、MEM可変容量コンデンサ100のそれぞれ上面図と側面図である図3A、3Bを参照してより簡単に理解することができる。可変容量コンデンサ100は、底部極板115上にばね112により懸架した天部極板111を有する。各ばねは、一端を支持体113に、他端を極板111に取り付けてある。極板と他の構成要素は、基板120上に組み立ててある。
容量値は、極板面積とコンデンサの極板間の距離に依存する。極板間の距離は、低電力設定における極板の変位と、天部極板を懸架するばねのばね定数と、低電力状態と高電力状態の間で極板に作用する吸引力における差異と、に依存する。ばねのばね定数は、ばねを構成する材料とばねの物理的寸法に依存する。幅W、長さL、厚さTを有する単純な片持ち支持アームでは、ばね定数はWT3/Lに比例する。このため、ばね定数はばねを構成する材料だけでなく物理的寸法のいずれかを変えることで変えることができる。
本発明の上記実施形態は特定の形態の固定整合回路網を用いたが、本発明の教示から逸脱することなく他の固定整合回路網を用いることもできる。ここで図4と参照すると、この図は本発明の別の実施形態による固定回路網50の概略図である。固定回路網50は、3つの同軸伝送線路52〜54と固定容量コンデンサ55から組み立てられている。伝送線路53、54が、電力増幅器をMEMコンデンサへ接続している。伝送線路52は電力増幅器の出力端をグラウンドへ接続している。一つの例示実施形態では、電力増幅器12は(l0.69+j3.13)Ωから(3.50+j2.43)Ωまで変化する出力インピーダンスを有していて、1.880GHzの周波数を有する搬送波を増幅する。負荷は、本例では50Ωのインピーダンスを有する。伝送線路52〜54は、50Ωのインピーダンスを有する。伝送線路52〜54は、搬送波の波長のそれぞれ0.040倍、0.027倍、0.032倍に等しい長さを有する。固定容量コンデンサ55は、2pFの容量値を有する。MEMコンデンサ62は、低電力設定における2.0pFから高電力設定における4.0pFまで変化する。
前述の説明と添付図面から、当業者には本発明に対する様々な修正が明らかとなろう。従って、本発明は特許請求の範囲によってのみ限定されるべきである。
電力増幅器12と負荷14の間に接続した本発明に従った整合回路網20の概略図である。 本発明の一実施形態に従った固定回路網40の概略図である。 MEM可変容量コンデンサ100の上面図である。 MEM可変容量コンデンサ100の側面図である。 本発明の別の実施形態に従った固定回路網50の概略図である。
符号の説明
12:電力増幅器
14:負荷
20:整合回路網
21:固定回路網
22:MEMコンデンサ

Claims (8)

  1. 入力信号を負荷に結合するインタフェース回路であって、該インタフェース回路は受動素子で構成され、
    前記入力信号を前記負荷へ結合する固定インピーダンスを有する回路網と、
    前記負荷に並列接続されたコンデンサであって、前記入力信号によって該コンデンサの端子間にかかる端子間信号の振幅の増大に応答して増大し、減少に応答して減少する容量値を有する前記コンデンサと、
    を備えているインタフェース回路。
  2. 前記コンデンサが、第1の極板と、該第1の極板の上方で懸架された第2の極板とを備え、前記第1の極板と前記第2の極板との間の距離は、該第1と第2の極板間に前記端子間信号を印加したときに減少し、該減少の大きさは前記端子間信号の振幅に依存する、請求項1に記載のインタフェース回路。
  3. 前記第2の極板がばねにより前記第1の極板の上方で懸架される、請求項2に記載のインタフェース回路。
  4. 前記回路網が複数の伝送線路を備えている、請求項1に記載のインタフェース回路。
  5. 前記回路網がコンデンサをさらに備えている、請求項4に記載のインタフェース回路。
  6. 前記複数の伝送線路が、
    前記入力信号を前記負荷へ接続する第1の伝送線路と、
    前記入力信号をグラウンドへ直流経路によって接続する第2の伝送線路と、
    を備えている、請求項4に記載のインタフェース回路。
  7. 増幅された入力信号を負荷に印加する増幅段であって、
    入力信号を増幅して出力信号を出力ノード上に発生する電力増幅器と、
    前記出力ノードと前記負荷との間に接続された受動回路網であって、前記出力信号の大きさが減少するにしたがって結合インピーダンスの大きさが増加するように、前記出力信号の大きさと共に変化する前記結合インピーダンスによって特徴付けられる前記受動回路網と、
    を備え
    前記受動回路網は、
    前記出力ノードを前記負荷へ結合する固定インピーダンスを有する固定回路網と、
    前記負荷に並列接続されたコンデンサであって、前記出力信号によって該コンデンサの端子間にかかる端子間信号の振幅の増大に応答して増大し、減少に応答して減少する容量値を有する前記コンデンサと、
    を備えている、増幅段。
  8. 負荷に信号を印加する方法であって、
    信号を受信し増幅して出力信号を出力ノード上に発生する電力増幅器を設けるステップであって、該電力増幅器は前記出力信号の大きさと共に増大する効率を有している、ステップと、
    前記出力ノードと前記負荷との間に接続された受動回路網を設けるステップであって、該受動回路網は、前記出力信号の大きさが減少するにしたがって結合インピーダンスの大きさが増大するように、前記出力信号の大きさと共に変化する前記結合インピーダンスによって特徴付けられる、ステップと、
    を含み、
    前記受動回路網は、
    前記出力ノードを前記負荷に結合する固定インピーダンスを有する固定回路網と、
    前記負荷に並列接続されたコンデンサであって、前記出力信号によって該コンデンサの端子間にかかる端子間信号の振幅の増大に応答して増大し、減少に応答して減少する容量値を有する前記コンデンサと、
    を含む、方法。
JP2003325447A 2002-09-19 2003-09-18 入力信号を負荷に結合するインタフェース回路および方法 Expired - Fee Related JP4731800B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/251273 2002-09-19
US10/251,273 US6977562B2 (en) 2002-09-19 2002-09-19 Self-tuned matching network for high efficient power amplifiers

Publications (2)

Publication Number Publication Date
JP2004112810A JP2004112810A (ja) 2004-04-08
JP4731800B2 true JP4731800B2 (ja) 2011-07-27

Family

ID=31946467

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003325447A Expired - Fee Related JP4731800B2 (ja) 2002-09-19 2003-09-18 入力信号を負荷に結合するインタフェース回路および方法

Country Status (3)

Country Link
US (1) US6977562B2 (ja)
EP (1) EP1401047A1 (ja)
JP (1) JP4731800B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7126438B2 (en) * 2004-05-19 2006-10-24 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Circuit and method for transmitting an output signal using a microelectromechanical systems varactor and a series inductive device
US7501897B2 (en) * 2004-07-14 2009-03-10 Mitsubishi Electric Corporation High-power amplifier
JP2008512968A (ja) * 2004-09-10 2008-04-24 クァンタム・アプライド・サイエンス・アンド・リサーチ・インコーポレーテッド 電圧雑音と電流雑音を減少させる増幅器回路とその方法
US20080094149A1 (en) * 2005-09-22 2008-04-24 Sungsung Electronics Co., Ltd. Power amplifier matching circuit and method using tunable mems devices
WO2008007330A2 (en) * 2006-07-12 2008-01-17 Nxp B.V. Load-line adaptation
US20090088105A1 (en) * 2007-09-28 2009-04-02 Ahmadreza Rofougaran Method and system for utilizing a programmable coplanar waveguide or microstrip bandpass filter for undersampling in a receiver
US8134425B2 (en) * 2007-12-13 2012-03-13 Broadcom Corporation Method and system for filters embedded in an integrated circuit package
US8502608B2 (en) * 2010-11-01 2013-08-06 Samsung Electronics Co., Ltd. Tunable power amplifier using laminate MEMS capacitors
US10122327B2 (en) 2013-04-24 2018-11-06 Purdue Research Foundation Band-reconfigurable and load-adaptive power amplifier
US9473078B2 (en) * 2014-08-05 2016-10-18 Texas Instruments Incorporated Tunable power amplifier with wide frequency range
JP2021175147A (ja) 2020-04-30 2021-11-01 株式会社村田製作所 負荷検出回路、および、増幅回路

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3437931A (en) * 1965-12-16 1969-04-08 Gates Radio Co Shunt fed pi-l output network
US3430157A (en) * 1966-11-10 1969-02-25 John W Wood High efficiency class c amplifier
US3919656A (en) * 1973-04-23 1975-11-11 Nathan O Sokal High-efficiency tuned switching power amplifier
US5300895A (en) * 1992-10-01 1994-04-05 Texas Instruments Incorporated Method for terminating harmonics of transistors
US6160449A (en) * 1999-07-22 2000-12-12 Motorola, Inc. Power amplifying circuit with load adjust for control of adjacent and alternate channel power
KR100344790B1 (ko) * 1999-10-07 2002-07-19 엘지전자주식회사 마이크로 기계구조를 이용한 주파수 가변 초고주파 필터
KR100325420B1 (ko) * 2000-02-15 2002-02-21 강인호 개선된 이득을 갖는 포락선 추적 증폭기, 이를 이용한 이동 통신 단말기 및 그에 관한 이득 개선 방법
FI109382B (fi) * 2000-06-27 2002-07-15 Nokia Corp Sovituspiiri
US6304153B1 (en) * 2000-07-19 2001-10-16 Hughes Electronics Corporation Resonator tuning system
US6621370B1 (en) * 2000-09-15 2003-09-16 Atheros Communications, Inc. Method and system for a lumped-distributed balun
TW486861B (en) * 2001-07-04 2002-05-11 Ind Tech Res Inst Impedance matching circuit for a multi-band power amplifier

Also Published As

Publication number Publication date
JP2004112810A (ja) 2004-04-08
EP1401047A1 (en) 2004-03-24
US20040056733A1 (en) 2004-03-25
US6977562B2 (en) 2005-12-20

Similar Documents

Publication Publication Date Title
US10171047B2 (en) Power amplifier with stabilising network
EP1703634B1 (en) Bias circuit
US7567128B2 (en) Power amplifier suppressing radiation of second harmonic over wide frequency band
KR100905948B1 (ko) 도허티 증폭기 및 이를 포함하는 신호 증폭 시스템, 신호 증폭 방법
EP2262107B1 (en) Inverse class F amplifier and method
JP4731800B2 (ja) 入力信号を負荷に結合するインタフェース回路および方法
KR20050046731A (ko) 고전력 도허티 증폭기 회로 및 고전력 도허티 증폭기 회로패키지
CN107078703B (zh) 具有dvc的功率放大器匹配电路
US6346853B1 (en) Predistortion linearizer circuit
CN100495913C (zh) 直流偏压消除电路
US10862440B2 (en) High-frequency amplifier
US7468636B2 (en) Radio frequency power amplifier
US6753716B2 (en) Balanced load switch
CN110086431B (zh) 包络跟踪功率放大器装置
CN114301396A (zh) 动态偏置控制电路和Doherty功率放大器
KR101910896B1 (ko) 피킹 증폭기의 출력 정합회로에 공진회로를 사용하는 광대역 도허티 전력증폭기
CN102466898A (zh) 光调制装置
US7126438B2 (en) Circuit and method for transmitting an output signal using a microelectromechanical systems varactor and a series inductive device
CN113872530B (zh) 低噪声放大电路以及低噪声放大器
US20210175853A1 (en) Power amplifier
US20220247376A1 (en) Differential amplification circuit
US20050052232A1 (en) Balanced power amplifier and high-frequency communication apparatus
Al-Khateeb et al. Using MEMS in Class D amplifiers for standard GSM carrier
KR101091969B1 (ko) 전력 증폭 장치
US6483385B1 (en) Signal amplification circuit with unequal top and bottom surface areas

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060915

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20070328

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070404

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070404

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090708

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090714

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20091013

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20091016

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100622

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100922

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110415

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110420

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140428

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140428

Year of fee payment: 3

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140428

Year of fee payment: 3

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

LAPS Cancellation because of no payment of annual fees