JP4727491B2 - 分岐予測コントロール - Google Patents
分岐予測コントロール Download PDFInfo
- Publication number
- JP4727491B2 JP4727491B2 JP2006114589A JP2006114589A JP4727491B2 JP 4727491 B2 JP4727491 B2 JP 4727491B2 JP 2006114589 A JP2006114589 A JP 2006114589A JP 2006114589 A JP2006114589 A JP 2006114589A JP 4727491 B2 JP4727491 B2 JP 4727491B2
- Authority
- JP
- Japan
- Prior art keywords
- branch
- instruction
- type
- branch instruction
- predicted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 claims description 28
- 230000008569 process Effects 0.000 claims description 24
- 230000008859 change Effects 0.000 claims description 12
- 238000004590 computer program Methods 0.000 claims description 9
- 230000004044 response Effects 0.000 claims 1
- 230000007246 mechanism Effects 0.000 description 36
- 230000006399 behavior Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 238000011010 flushing procedure Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000009897 systematic effect Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
- G06F9/3842—Speculative instruction execution
- G06F9/3844—Speculative instruction execution using dynamic branch prediction, e.g. using branch history tables
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
- G06F9/3842—Speculative instruction execution
- G06F9/3846—Speculative instruction execution using static prediction, e.g. branch taken strategy
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
- G06F9/3861—Recovery, e.g. branch miss-prediction, exception handling
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Advance Control (AREA)
Description
複数の異なってエンコードされたタイプの分岐プログラム命令をデコードすることができる命令デコーダと、
前記プログラム命令のシーケンス内の分岐命令を検出し、且つ、分岐処理が、検出された分岐命令から生じるかどうかを予測することができる分岐予測部と、
を具備し、
前記複数の異なってエンコードされたタイプの分岐プログラム命令は、前記分岐予測部が予測する少なくとも1つの予測されるタイプの分岐命令と、前記分岐予測部による予測の対象とならないこと以外は、前記予測されるタイプの分岐命令の1つと同じ機能を提供する少なくとも1つの予測されないタイプの分岐命令とを有することを特徴とする装置を提供する。
複数の異なってエンコードされたタイプの分岐プログラム命令をデコードすることができる命令デコーダ手段と、
前記プログラム命令のシーケンス内の分岐命令を検出し、且つ、分岐処理が、検出された分岐命令から生じるかどうかを予測することができる分岐予測手段と、
を具備し、
前記複数の異なってエンコードされたタイプの分岐プログラム命令は、前記分岐予測手段が予測する少なくとも1つの予測されるタイプの分岐命令と、前記分岐予測手段による予測の対象とならないこと以外は、前記予測されるタイプの分岐命令の1つと同じ機能を提供する少なくとも1つの予測されないタイプの分岐命令とを有することを特徴とする装置を提供する。
複数の異なるタイプのエンコードされた分岐プログラム命令をデコードするステップと、
分岐予測部を用いて前記プログラム命令のシーケンス内の分岐命令を検出し、且つ、分岐処理が、検出された分岐命令から生じるかどうかを予測するステップと、
を具備し、
前記複数の異なるタイプのエンコードされた分岐プログラム命令は、前記分岐予測部が予測する少なくとも1つの予測されるタイプの分岐命令と、前記分岐予測部による予測の対象とならないこと以外は、前記予測されるタイプの分岐命令の1つと同じ機能を提供する少なくとも1つの予測されないタイプの分岐命令とを有することを特徴とする方法を提供する。
前記コンピュータプログラムは、
複数の異なってエンコードされたタイプの分岐プログラム命令と、
前記分岐予測部が予測する少なくとも1つの予測されるタイプの分岐命令と、
前記分岐予測手段による予測の対象とならないこと以外は、前記予測されるタイプの分岐命令の1つと同じ機能を提供する少なくとも1つの予測されないタイプの分岐命令とを含むことを特徴とするコンピュータプログラムキャリアを提供する。
前記分岐予測部が予測をする少なくとも1つの予測されるタイプの分岐命令と、
前記分岐予測手段による予測の対象とならないこと以外は、前記予測されるタイプの分岐命令の1つと同じ機能を提供する少なくとも1つの予測されないタイプの分岐命令と、
を生成することができることを特徴とするコンパイラを提供する。
4 レジスタファイル
6 乗算器
8 シフタ
10 加算器
12 デコーダ
14 命令フェッチユニット(分岐予測メカニズム)
16 命令パイプライン
18 分岐履歴バッファ(分岐予測メカニズム)
20 分岐ターゲットバッファ(分岐予測メカニズム)
22 分岐予測アップデート回路
Claims (8)
- プログラム命令のシーケンスの制御の下にデータを処理するための装置であって、
複数の異なってエンコードされたタイプの分岐プログラム命令をデコードすることができる命令デコーダと、
前記プログラム命令のシーケンス内の分岐命令を検出し、且つ、分岐処理が、検出された分岐命令から生じるかどうかを予測することができる分岐予測部と、
を具備し、
前記複数の異なってエンコードされたタイプの分岐プログラム命令は、前記分岐予測部が予測する少なくとも1つの予測されるタイプの分岐命令と、前記分岐予測部による予測の対象とならないこと以外は、前記予測されるタイプの分岐命令の1つと同じ機能を提供する少なくとも1つの予測されないタイプの分岐命令とを有し、
前記分岐予測部は、以前に遭遇した所定の分岐命令が、分岐処理を生じる時か生じない時かの、予測されるタイプの前記所定の分岐命令を示す分岐履歴データを格納することができる分岐履歴バッファを具備し、
前記分岐予測部は、予測されないタイプの分岐命令のための分岐履歴データを格納せず、
前記少なくとも1つの予測されないタイプの分岐命令は、分岐処理に加えて、実行される命令セットから前記装置にサポートされない命令セットへの命令セットの変更を示すタイプの分岐命令を含み、前記命令セットの変更を示す分岐命令は、前記分岐予測部が前記タイプの分岐命令に使用されるべきでないことを示すことに再利用されることを特徴とする装置。 - 前記分岐予測部は、予測されるタイプの分岐命令のうち以前に遭遇した分岐命令の分岐ターゲットアドレスを格納することができる分岐ターゲットバッファメモリを具備し、
前記装置は、前記分岐ターゲットバッファメモリに、予測されないタイプの分岐命令のうち以前に遭遇した分岐命令の分岐ターゲットアドレスを格納しない、ように構成されていることを特徴とする請求項1に記載の装置。 - 前記少なくとも1つの予測されないタイプの分岐命令は、前記分岐ターゲットアドレスを格納するレジスタへの間接参照を使用して前記分岐ターゲットアドレスを指定するタイプの分岐命令を含むことを特徴とする請求項1に記載の装置。
- プログラム命令のシーケンスの制御の下にデータを処理するための装置であって、
複数の異なってエンコードされたタイプの分岐プログラム命令をデコードすることができる命令デコーダ手段と、
前記プログラム命令のシーケンス内の分岐命令を検出し、且つ、分岐処理が、検出された分岐命令から生じるかどうかを予測することができる分岐予測手段と、
を具備し、
前記複数の異なってエンコードされたタイプの分岐プログラム命令は、前記分岐予測手段が予測する少なくとも1つの予測されるタイプの分岐命令と、前記分岐予測手段による予測の対象とならないこと以外は、前記予測されるタイプの分岐命令の1つと同じ機能を提供する少なくとも1つの予測されないタイプの分岐命令とを有し、
前記分岐予測手段は、以前に遭遇した所定の分岐命令が、分岐処理を生じる時か生じない時かの、予測されるタイプの前記所定の分岐命令を示す分岐履歴データを格納することができる分岐履歴バッファ手段を具備し、
前記分岐予測手段は、予測されないタイプの分岐命令のための分岐履歴データを格納せず、
前記少なくとも1つの予測されないタイプの分岐命令は、分岐処理に加えて、実行される命令セットから前記装置にサポートされない命令セットへの命令セットの変更を示すタイプの分岐命令を含み、前記命令セットの変更を示す分岐命令は、前記分岐予測手段が前記タイプの分岐命令に使用されるべきでないことを示すことに再利用されることを特徴とする装置。 - プログラム命令のシーケンスの制御の下に装置内でデータを処理するための方法であって、
複数の異なってエンコードされたタイプの分岐プログラム命令をデコードするステップと、
分岐予測部を用いて前記プログラム命令のシーケンス内の分岐命令を検出し、且つ、分岐処理が、検出された分岐命令から生じるかどうかを予測するステップと、
を具備し、
前記複数の異なってエンコードされたタイプの分岐プログラム命令は、前記分岐予測部が予測する少なくとも1つの予測されるタイプの分岐命令と、前記分岐予測部による予測の対象とならないこと以外は、前記予測されるタイプの分岐命令の1つと同じ機能を提供する少なくとも1つの予測されないタイプの分岐命令とを有し、
前記分岐予測部は、以前に遭遇した所定の分岐命令が、分岐処理を生じる時か生じない時かの、予測されるタイプの前記所定の分岐命令を示す分岐履歴データを格納することができる分岐履歴バッファを具備し、
前記分岐予測部は、予測されないタイプの分岐命令のための分岐履歴データを格納せず、
前記少なくとも1つの予測されないタイプの分岐命令は、分岐処理に加えて、実行される命令セットから前記装置にサポートされない命令セットへの命令セットの変更を示すタイプの分岐命令を含み、前記命令セットの変更を示す分岐命令は、前記分岐予測部が前記タイプの分岐命令に使用されるべきでないことを示すことに再利用されることを特徴とする方法。 - プログラム命令のシーケンスの制御の下にデータを処理するためのデータ処理装置を制御することができるコンピュータプログラムを記録したコンピュータ読み取り可能な記録媒体であって、
前記データ処理装置は、前記プログラム命令のシーケンス内の分岐命令を検出するとともに、分岐処理が、検出された分岐命令に起因するかどうかを予測することができる分岐予測部を具備し、
前記コンピュータプログラムは、
複数の異なってエンコードされたタイプの分岐プログラム命令と、
前記分岐予測部が予測する少なくとも1つの予測されるタイプの分岐命令と、
前記分岐予測部による予測の対象とならないこと以外は、前記予測されるタイプの分岐命令の1つと同じ機能を提供する少なくとも1つの予測されないタイプの分岐命令と、
以前に遭遇した所定の分岐命令が、分岐処理を生じる時か生じない時かの、予測されるタイプの前記所定の分岐命令を示す分岐履歴データを分岐履歴バッファに格納するとともに、予測されないタイプの分岐命令のための分岐履歴データを分岐履歴バッファに格納しないようにするための1つ以上の命令と、
を含み、
前記少なくとも1つの予測されないタイプの分岐命令は、分岐処理に加えて、実行される命令セットから前記データ処理装置にサポートされない命令セットへの命令セットの変更を示すタイプの分岐命令を含み、前記命令セットの変更を示す分岐命令は、前記分岐予測部が前記タイプの分岐命令に使用されるべきでないことを示すことに再利用されることを特徴とする記録媒体。 - 複数の異なってエンコードされたタイプの分岐プログラム命令を有するプログラム命令のシーケンスの制御の下にデータを処理するためのデータ処理装置を制御するコンピュータプログラムをコンパイルするためのコンパイラであって、
前記データ処理装置は、前記プログラム命令のシーケンス内の分岐命令を検出するとともに、分岐処理が、検出された分岐命令に起因するかどうかを予測することができる分岐予測部を具備し、
前記分岐予測部が予測をする少なくとも1つの予測されるタイプの分岐命令と、
前記分岐予測部による予測の対象とならないこと以外は、前記予測されるタイプの分岐命令の1つと同じ機能を提供する少なくとも1つの予測されないタイプの分岐命令と、
を生成することができ、
前記分岐予測部は、以前に遭遇した所定の分岐命令が、分岐処理を生じる時か生じない時かの、予測されるタイプの前記所定の分岐命令を示す分岐履歴データを格納することができる分岐履歴バッファを具備し、
前記分岐予測部は、予測されないタイプの分岐命令のための分岐履歴データを格納せず、
前記少なくとも1つの予測されないタイプの分岐命令は、分岐処理に加えて、実行される命令セットから前記データ処理装置にサポートされない命令セットへの命令セットの変更を示すタイプの分岐命令を含み、前記命令セットの変更を示す分岐命令は、前記分岐予測部が前記タイプの分岐命令に使用されるべきでないことを示すことに再利用されることを特徴とするコンパイラ。 - 前記コンパイラは、分岐処理が前記分岐予測部によって正しく予測されないことを示す指示に応答して、前記分岐予測部が予測をしない、前記予測されないタイプの分岐命令を使用して前記分岐処理をコンパイルすることを特徴とする請求項7に記載のコンパイラ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/139,984 | 2005-05-31 | ||
US11/139,984 US7725695B2 (en) | 2005-05-31 | 2005-05-31 | Branch prediction apparatus for repurposing a branch to instruction set as a non-predicted branch |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2006338656A JP2006338656A (ja) | 2006-12-14 |
JP2006338656A5 JP2006338656A5 (ja) | 2010-05-13 |
JP4727491B2 true JP4727491B2 (ja) | 2011-07-20 |
Family
ID=36425044
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006114589A Active JP4727491B2 (ja) | 2005-05-31 | 2006-04-18 | 分岐予測コントロール |
Country Status (4)
Country | Link |
---|---|
US (1) | US7725695B2 (ja) |
JP (1) | JP4727491B2 (ja) |
CN (1) | CN100530081C (ja) |
GB (1) | GB2426842B (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8521996B2 (en) * | 2009-02-12 | 2013-08-27 | Via Technologies, Inc. | Pipelined microprocessor with fast non-selective correct conditional branch instruction resolution |
US8131984B2 (en) * | 2009-02-12 | 2012-03-06 | Via Technologies, Inc. | Pipelined microprocessor with fast conditional branch instructions based on static serializing instruction state |
US9891922B2 (en) | 2012-06-15 | 2018-02-13 | International Business Machines Corporation | Selectively blocking branch prediction for a predetermined number of instructions |
US20140115257A1 (en) * | 2012-10-22 | 2014-04-24 | Advanced Micro Devices, Inc. | Prefetching using branch information from an instruction cache |
GB2506462B (en) * | 2013-03-13 | 2014-08-13 | Imagination Tech Ltd | Indirect branch prediction |
US9639370B1 (en) * | 2015-12-15 | 2017-05-02 | International Business Machines Corporation | Software instructed dynamic branch history pattern adjustment |
US10423510B2 (en) * | 2017-10-04 | 2019-09-24 | Arm Limited | Apparatus and method for predicting a redundancy period |
US11822923B1 (en) * | 2018-06-26 | 2023-11-21 | Advanced Micro Devices, Inc. | Performing store-to-load forwarding of a return address for a return instruction |
US11513801B2 (en) * | 2018-09-10 | 2022-11-29 | Advanced Micro Devices, Inc. | Controlling accesses to a branch prediction unit for sequences of fetch groups |
US20210149676A1 (en) * | 2019-11-14 | 2021-05-20 | Higon Austin R&D Center Corporation | Branch Prediction Method, Branch Prediction Unit and Processor Core |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08320788A (ja) * | 1995-05-24 | 1996-12-03 | Mitsubishi Electric Corp | パイプライン方式プロセッサ |
US20020073301A1 (en) * | 2000-12-07 | 2002-06-13 | International Business Machines Corporation | Hardware for use with compiler generated branch information |
US20040003218A1 (en) * | 2002-06-28 | 2004-01-01 | Fujitsu Limited | Branch prediction apparatus and branch prediction method |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2603626B2 (ja) * | 1987-01-16 | 1997-04-23 | 三菱電機株式会社 | データ処理装置 |
US5228131A (en) | 1988-02-24 | 1993-07-13 | Mitsubishi Denki Kabushiki Kaisha | Data processor with selectively enabled and disabled branch prediction operation |
US5333283A (en) | 1991-10-29 | 1994-07-26 | International Business Machines Corporation | Case block table for predicting the outcome of blocks of conditional branches having a common operand |
US5608886A (en) * | 1994-08-31 | 1997-03-04 | Exponential Technology, Inc. | Block-based branch prediction using a target finder array storing target sub-addresses |
US5638525A (en) * | 1995-02-10 | 1997-06-10 | Intel Corporation | Processor capable of executing programs that contain RISC and CISC instructions |
US5721893A (en) | 1996-05-14 | 1998-02-24 | Hewlett-Packard Company | Exploiting untagged branch prediction cache by relocating branches |
US6282663B1 (en) * | 1997-01-22 | 2001-08-28 | Intel Corporation | Method and apparatus for performing power management by suppressing the speculative execution of instructions within a pipelined microprocessor |
US6601161B2 (en) * | 1998-12-30 | 2003-07-29 | Intel Corporation | Method and system for branch target prediction using path information |
US6859875B1 (en) | 2000-06-12 | 2005-02-22 | Freescale Semiconductor, Inc. | Processor having selective branch prediction |
US6823447B2 (en) * | 2001-03-01 | 2004-11-23 | International Business Machines Corporation | Software hint to improve the branch target prediction accuracy |
US7000095B2 (en) | 2002-09-06 | 2006-02-14 | Mips Technologies, Inc. | Method and apparatus for clearing hazards using jump instructions |
US7595752B2 (en) * | 2002-10-02 | 2009-09-29 | Global Locate, Inc. | Method and apparatus for enhanced autonomous GPS |
JP2005078234A (ja) * | 2003-08-29 | 2005-03-24 | Renesas Technology Corp | 情報処理装置 |
US20050216713A1 (en) * | 2004-03-25 | 2005-09-29 | International Business Machines Corporation | Instruction text controlled selectively stated branches for prediction via a branch target buffer |
-
2005
- 2005-05-31 US US11/139,984 patent/US7725695B2/en active Active
-
2006
- 2006-03-31 GB GB0606560A patent/GB2426842B/en active Active
- 2006-04-18 JP JP2006114589A patent/JP4727491B2/ja active Active
- 2006-05-30 CN CNB200610091510XA patent/CN100530081C/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08320788A (ja) * | 1995-05-24 | 1996-12-03 | Mitsubishi Electric Corp | パイプライン方式プロセッサ |
US5740418A (en) * | 1995-05-24 | 1998-04-14 | Mitsubishi Denki Kabushiki Kaisha | Pipelined processor carrying out branch prediction by BTB |
US20020073301A1 (en) * | 2000-12-07 | 2002-06-13 | International Business Machines Corporation | Hardware for use with compiler generated branch information |
US20040003218A1 (en) * | 2002-06-28 | 2004-01-01 | Fujitsu Limited | Branch prediction apparatus and branch prediction method |
JP2004038323A (ja) * | 2002-06-28 | 2004-02-05 | Fujitsu Ltd | 分岐予測装置および分岐予測方法 |
Also Published As
Publication number | Publication date |
---|---|
GB2426842B (en) | 2009-07-29 |
CN1873611A (zh) | 2006-12-06 |
GB2426842A (en) | 2006-12-06 |
GB0606560D0 (en) | 2006-05-10 |
US7725695B2 (en) | 2010-05-25 |
US20060271770A1 (en) | 2006-11-30 |
CN100530081C (zh) | 2009-08-19 |
JP2006338656A (ja) | 2006-12-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4727491B2 (ja) | 分岐予測コントロール | |
EP3306466B1 (en) | An instruction sequence buffer to store branches having reliably predictable instruction sequences | |
TWI386850B (zh) | 用於主動式分支目標位址快取記憶體管理之方法以及裝置 | |
EP0938044B1 (en) | Method and apparatus for reducing interference in a branch history table of a microprocessor | |
CN101815984B (zh) | 错误的推测性更新的链接栈修复 | |
KR970029034A (ko) | 프로세서내 인스트럭션 실행 방법 및 시스템과 데이타 처리 시스템 | |
JP5579694B2 (ja) | 復帰スタックを管理する方法および装置 | |
WO2019236294A1 (en) | Storing incidental branch predictions to reduce latency of misprediction recovery | |
EP3887942B1 (en) | Loop exit predictor | |
US20040117606A1 (en) | Method and apparatus for dynamically conditioning statically produced load speculation and prefetches using runtime information | |
JP5154763B2 (ja) | 複数の命令セットデータ処理システム内の条件付分岐命令エンコーディング | |
JP4213181B2 (ja) | 分岐予測装置、その方法、及びプロセサ | |
US8521999B2 (en) | Executing touchBHT instruction to pre-fetch information to prediction mechanism for branch with taken history | |
US7747845B2 (en) | State machine based filtering of non-dominant branches to use a modified gshare scheme | |
US10108419B2 (en) | Dependency-prediction of instructions | |
US20030204705A1 (en) | Prediction of branch instructions in a data processing apparatus | |
US7130991B1 (en) | Method and apparatus for loop detection utilizing multiple loop counters and a branch promotion scheme | |
CN113076090B (zh) | 一种面向边信道安全防护的循环语句执行方法及装置 | |
JP4728877B2 (ja) | マイクロプロセッサおよびパイプライン制御方法 | |
US11334495B2 (en) | Cache eviction | |
US20060112262A1 (en) | Branch prediction of unconditionally executed branch instructions | |
JP4113227B2 (ja) | 分岐予測機構を有する情報処理装置 | |
JP2006004234A (ja) | マイクロプロセッサにおける命令実行制御方式 | |
JP2014059665A (ja) | マイクロコンピュータ及びマイクロコンピュータにおける命令処理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080724 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100331 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20100331 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20100406 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100518 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100818 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101116 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110127 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110405 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110413 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4727491 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140422 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |