JP4725799B2 - Image forming apparatus - Google Patents

Image forming apparatus Download PDF

Info

Publication number
JP4725799B2
JP4725799B2 JP2006218431A JP2006218431A JP4725799B2 JP 4725799 B2 JP4725799 B2 JP 4725799B2 JP 2006218431 A JP2006218431 A JP 2006218431A JP 2006218431 A JP2006218431 A JP 2006218431A JP 4725799 B2 JP4725799 B2 JP 4725799B2
Authority
JP
Japan
Prior art keywords
image
image data
memory
module
size
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006218431A
Other languages
Japanese (ja)
Other versions
JP2008042848A (en
Inventor
徳明 土屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Fujifilm Business Innovation Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd, Fujifilm Business Innovation Corp filed Critical Fuji Xerox Co Ltd
Priority to JP2006218431A priority Critical patent/JP4725799B2/en
Publication of JP2008042848A publication Critical patent/JP2008042848A/en
Application granted granted Critical
Publication of JP4725799B2 publication Critical patent/JP4725799B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Storing Facsimile Image Data (AREA)
  • Control Or Security For Electrophotography (AREA)

Description

本発明は、例えばスキャンされた画像を処理して印刷する画像形成装置に係り、特に、画像処理回路を大型化することなくA3サイズに対応する技術に関する。   The present invention relates to an image forming apparatus that processes and prints a scanned image, for example, and particularly relates to a technique that supports A3 size without increasing the size of an image processing circuit.

複写機などによるスキャンデータの画像処理においては、一般に、ラインメモリを用いて入力速度と同じ速度で処理する方式がある。この方式では、入力補正、解像度変換、フィルタ、スクリーンといった処理を行う画像処理回路内におけるモジュールは、それぞれに装備されたラインメモリに逐一格納される数行分のスキャンデータを参照しながら処理を行う。このような処理方式では、高速であるが上記のように必要モジュール分のラインメモリを持つ必要があるため、画像処理回路が大きくなるという問題がある。これに対して、例えば特許文献1には、一旦画像メモリに1ページ分格納し、そこから画像データを読み出しながら処理する方式が提案されている。この方式では、ラインメモリを持たなくてよいため、画像処理回路を小型化することができるという利点がある。   In image processing of scan data by a copying machine or the like, there is generally a method of processing at the same speed as the input speed using a line memory. In this method, modules in the image processing circuit that perform processing such as input correction, resolution conversion, filter, and screen perform processing while referring to scan data for several lines stored in the line memory provided in each module. . Although such a processing method is high-speed, it is necessary to have a line memory for the necessary modules as described above, and there is a problem that the image processing circuit becomes large. On the other hand, for example, Patent Document 1 proposes a method in which one page is temporarily stored in an image memory and processed while reading out image data therefrom. This method has an advantage that the image processing circuit can be miniaturized because it is not necessary to have a line memory.

特開2004−220584(要約書)JP2004-220584 (abstract)

しかしながら、特許文献1に記載された技術では、画像メモリからスキャンデータを逐一読み出して処理を行うため処理が低速になるとともに、画像メモリのサイズが大きくなるという問題がある。また、複写機では、低速機はA4サイズ限定タイプが主流であるが、高速機はA3サイズ対応がほとんどである。一方、画像処理は、ラインメモリを用いた高速処理が要求されるため、一般にASIC等の画像処理LSIに集積化されて実装される。このため、高速機用に画像処理LSIを設計する場合には、A3サイズ対応のラインメモリを実装する必要があり、そのような画像処理LSIをA4サイズ用の装置に適用する場合、オーバースペックとなって製造コストが割高になるという問題があった。   However, the technique described in Patent Document 1 has a problem that the scan data is read and processed one by one from the image memory, so that the processing becomes slow and the size of the image memory increases. In the copying machine, the low-speed machine is mainly the A4 size limited type, but the high-speed machine is mostly compatible with the A3 size. On the other hand, since image processing requires high-speed processing using a line memory, it is generally integrated and mounted on an image processing LSI such as an ASIC. For this reason, when designing an image processing LSI for a high-speed machine, it is necessary to mount a line memory corresponding to A3 size. When such an image processing LSI is applied to an A4 size apparatus, overspec and As a result, there was a problem that the manufacturing cost was high.

よって、本発明は、A4サイズ対応のラインメモリを持ちながらA3サイズにも対応することができ、しかも高速処理が可能な画像形成装置を提供することを目的としている。   Accordingly, an object of the present invention is to provide an image forming apparatus capable of supporting A3 size while having a line memory corresponding to A4 size and capable of high-speed processing.

本発明の画像処装置は、第1の画像データを処理する画像処理回路と、この画像処理回路で処理された画像データを格納するとともに画像出力部へ出力する画像メモリとを備え、前記画像処理回路は、入力された第1の画像データを処理する複数のモジュールと、各モジュールに接続され前記第1の画像データのサイズに適合するラインメモリとを備え、前記複数のモジュールは、入力された前記第1の画像データを前記ラインメモリに格納して所定の処理を行うと共に、前記ラインメモリのサイズを超える第2の画像データが入力されたときに、前記サイズを超えた分の画像データを画像メモリ使用領域として前記画像メモリに格納し、前記複数のモジュールにおける前記第2の画像データの取り扱いにおいて、前記第2の画像データは、前記ラインメモリに格納されるデータと前記画像メモリに格納されるデータとに分割され、前記複数のモジュールには、第1のモジュールと第2のモジュールとが含まれ、前記第1のモジュールにおける前記画像メモリに割り当てられた前記第2の画像データの分割された領域と、前記第2のモジュールにおける前記画像メモリに割り当てられた前記第2の画像データの分割された領域とが重複しないことを特徴としている。 An image processing apparatus according to the present invention includes : an image processing circuit that processes first image data; and an image memory that stores image data processed by the image processing circuit and outputs the image data to an image output unit. circuit includes a plurality of modules for processing the first image data inputted, is connected to each module and a compatible line memory to the size of the first image data, the plurality of modules has been entered The first image data is stored in the line memory to perform a predetermined process, and when second image data exceeding the size of the line memory is input, image data corresponding to the size exceeding the size is stored. stored in the picture image memory as an image memory used area, in the second handle of the image data in the plurality of modules, the second image data, Divided into data stored in the line memory and data stored in the image memory, and the plurality of modules include a first module and a second module, and the first module includes the first module and the second module. The divided area of the second image data allocated to the image memory does not overlap the divided area of the second image data allocated to the image memory in the second module. It is said.

上記構成の画像形成装置においては、ラインメモリのサイズを超える第2の画像データが入力されたときに、サイズを超えた分の画像データを画像メモリ使用領域として画像メモリに格納するから、各モジュールは、ラインメモリと画像メモリとにより第2の画像データの全体を参照しながら処理を行うことができる。したがって、例えばA4サイズ対応の画像処理LSIを実装した場合であっても、A3サイズの画像形成を行うことができ経済的である。また、画像メモリに格納するのは、サイズを超えた分の画像データだけであるから、画像メモリの容量を大きくする必要がなく、しかも画像メモリへのアクセスタイムが短くて済む。   In the image forming apparatus having the above configuration, when the second image data exceeding the size of the line memory is input, the image data corresponding to the size exceeding the size is stored in the image memory as an image memory use area. Can be processed by referring to the entire second image data by the line memory and the image memory. Therefore, for example, even when an A4 size compatible image processing LSI is mounted, A3 size image formation can be performed, which is economical. Further, since only the image data exceeding the size is stored in the image memory, it is not necessary to increase the capacity of the image memory, and the access time to the image memory can be shortened.

本発明では、モジュールは、第2の画像データのうちラインメモリに格納されたラインメモリ使用領域と画像メモリ使用領域とを参照して第2の画像データの処理を行う。また、第2の画像データは、その1ライン中のほぼ同位置の画素がそれぞれのモジュールで処理される。このため、第2の画像データの画像メモリ使用領域を全てのモジュールが一斉に画像メモリへ転送しようとすると、転送帯域が確保できない場合がある。そこで、第2の画像データにラインメモリ使用領域と画像メモリ使用領域とを設定するに当たっては、以下のようにするのが好適である。   In the present invention, the module refers to the line memory use area and the image memory use area stored in the line memory in the second image data, and processes the second image data. In the second image data, pixels at substantially the same position in one line are processed by the respective modules. For this reason, if all modules try to transfer the image memory use area of the second image data to the image memory at the same time, the transfer band may not be secured. Therefore, in setting the line memory use area and the image memory use area in the second image data, it is preferable to do the following.

すなわち、第2の画像データをそのラインに沿って所定のモジュールの数で分割し、各モジュールにおける画像メモリ使用領域の位置が互いに重複しないようにする。このようにすることで、各モジュールから画像メモリへのアクセスが重ならず、これによって、画像メモリの転送帯域を確保して高速化に対応することができる。   That is, the second image data is divided by a predetermined number of modules along the line so that the positions of the image memory use areas in each module do not overlap each other. By doing so, the access to the image memory from each module does not overlap, thereby ensuring the transfer bandwidth of the image memory and supporting high speed.

また、上記以外の方法として、第2の画像データをそのラインに沿って色の数で分割し、各色における画像メモリ使用領域の位置が互いに重複しないようにすることができる。カラーコピーでは、モジュールは入力した画像データを各色毎に同時に処理する。たとえば、スキャナから入力されたスキャンデータは、入力補正のモジュールによってR、G、Bのデータに変換され、それ以降は各色毎に処理される。そこで、第2の画像データをそのラインに沿って3分割し、例えばRは先頭、Gは後端、Bは中央というように画像メモリ使用領域を設定する。これにより、全てのモジュールは、Rの処理の最初の段階で画像メモリにアクセスし、Bの処理の半ばで画像メモリにアクセスし、Gの処理の最後で画像メモリにアクセスする。   As another method, the second image data can be divided by the number of colors along the line so that the positions of the image memory use areas in the respective colors do not overlap each other. In color copying, the module processes input image data for each color simultaneously. For example, scan data input from a scanner is converted into R, G, and B data by an input correction module, and the subsequent processing is performed for each color. Therefore, the second image data is divided into three along the line, and for example, an image memory use area is set such that R is the head, G is the rear end, and B is the center. Thus, all modules access the image memory at the first stage of the R process, access the image memory at the middle of the B process, and access the image memory at the end of the G process.

第2の画像データの分割は、上記のような方法以外に任意の方法で行うことができる。たとえば、モノクロのコピーを行う場合には、使わないモジュールがでてくるので、分割数を変更することができる。   The division of the second image data can be performed by any method other than the method described above. For example, when performing monochrome copying, modules that are not used appear, so the number of divisions can be changed.

なお、本発明では、ラインメモリのサイズは例えばA4といった規格に合致させる必要はなく、任意に設定可能である。画像メモリへアクセスするための転送帯域と転送速度が確保できるのであれば、たとえば、ラインメモリのサイズをA4の半分のサイズとし、足りない分は画像メモリで補うなど任意に設定することができる。また、本発明は、複写機のみならずプリンタやファクシミリ機に適用しても同等の効果を得ることができる。   In the present invention, the size of the line memory does not need to conform to a standard such as A4, and can be arbitrarily set. If the transfer bandwidth and transfer speed for accessing the image memory can be ensured, for example, the size of the line memory can be set to half the size of A4, and the missing amount can be arbitrarily set by compensating with the image memory. Further, the present invention can obtain the same effect when applied not only to a copying machine but also to a printer or a facsimile machine.

本発明によれば、ラインメモリのサイズを超える第2の画像データが入力されたときに、サイズを超えた分の画像データを画像メモリ使用領域として画像メモリに格納するから、各モジュールは、ラインメモリと画像メモリとにより第2の画像データの全体を参照しながら処理を行うことができる。したがって、小さなサイズ対応の画像処理LSIを実装して大きなサイズの画像形成を行うことができ経済的である。また、画像メモリに格納するのは、サイズを超えた分の画像データだけであるから、画像メモリの容量を大きくする必要がなく、しかも画像メモリへのアクセスタイムが短くて済む等の効果が得られる。   According to the present invention, when the second image data exceeding the size of the line memory is input, the image data corresponding to the size exceeding the size is stored in the image memory as the image memory use area. Processing can be performed while referring to the entire second image data by the memory and the image memory. Therefore, it is economical that a large size image can be formed by mounting an image processing LSI corresponding to a small size. In addition, since only the image data exceeding the size is stored in the image memory, there is no need to increase the capacity of the image memory, and the access time to the image memory can be shortened. It is done.

以下、図面を参照して本発明の一実施形態を説明する。図1は、本発明の一実施形態のプリンタの制御ブロック図である。図1において符号1はプリンタの全体を制御する制御部、2は画像形成のためのASICである。ASICは、Application Integrated Circuitの略であり、ある特定の用途のために設計、製造された集積回路である。ASIC2には、画像入力部3からスキャンデータが入力される。また、ASIC2には、形成した画像のデータを一旦格納するバッファとしての画像メモリ4が接続され、格納された画像データは、画像出力部5に出力され、図示しないエンジンにより印刷が行われる。   Hereinafter, an embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a control block diagram of a printer according to an embodiment of the present invention. In FIG. 1, reference numeral 1 denotes a control unit that controls the entire printer, and 2 denotes an ASIC for image formation. ASIC is an abbreviation for Application Integrated Circuit, and is an integrated circuit designed and manufactured for a specific application. Scan data is input from the image input unit 3 to the ASIC 2. The ASIC 2 is connected to an image memory 4 serving as a buffer for temporarily storing the formed image data. The stored image data is output to the image output unit 5 and printed by an engine (not shown).

図1の中段にASIC2を詳細に示している。ASIC2には、左から順番に、入力補正部20、色空間変換部21、解像度変換部22、フィルタ23、色空間変換部24、スクリーン処理部25の各モジュールが設けられている。これらモジュールのうち、色空間変換部21,24以外には、A4サイズのラインメモリ26が設けられている。入力補正部20には、スキャナからスキャンデータが入力され、入力補正部20は、このスキャンデータをR、G、Bに変換する。色空間変換部21は、R、G、BをL、a、bに変換するとともに、それらの中間色を入れる変換を行う。解像度変換モジュール22は、画像の拡大・縮小を行う。フィルタ23は、ノイズを除去するとともに、色を滑らかにしたり、文字のエッジを立てたりする。色空間変換部24は、R、G、Bの画像をY、M、C、Kに変換する。スクリーン処理部25は、画像の補整を行う。   The ASIC 2 is shown in detail in the middle of FIG. The ASIC 2 includes modules of an input correction unit 20, a color space conversion unit 21, a resolution conversion unit 22, a filter 23, a color space conversion unit 24, and a screen processing unit 25 in order from the left. Among these modules, an A4 size line memory 26 is provided in addition to the color space conversion units 21 and 24. The input correction unit 20 receives scan data from the scanner, and the input correction unit 20 converts the scan data into R, G, and B. The color space conversion unit 21 converts R, G, and B into L, a, and b, and converts them into intermediate colors. The resolution conversion module 22 enlarges / reduces the image. The filter 23 removes noise, smoothes colors, and raises the edges of characters. The color space conversion unit 24 converts R, G, and B images into Y, M, C, and K. The screen processing unit 25 performs image correction.

図1の下段は、ラインメモリ26を有する各モジュールの構成を示している。各モジュールは、制御部30を備え、制御部30はラインメモリ26とDMAC(Dynamic Memory Access Controller)31を備えている。ラインメモリ26はA4用であり、コスト低減が図られている。DMAC31は、画像メモリ4に画像データを転送し、転送した画像データの読み出しを行う。制御部30は、画像処理回路32を具備しており、上流側から転送される画像データに所定の処理を行う。   The lower part of FIG. 1 shows the configuration of each module having the line memory 26. Each module includes a control unit 30, and the control unit 30 includes a line memory 26 and a DMAC (Dynamic Memory Access Controller) 31. The line memory 26 is for A4, and the cost is reduced. The DMAC 31 transfers the image data to the image memory 4 and reads the transferred image data. The control unit 30 includes an image processing circuit 32 and performs predetermined processing on the image data transferred from the upstream side.

画像入力部3から入力された画像データは、ASIC2内で入力補正→色空間変換→解像度変換→フィルタ→色空間変換→スクリーンの画像処理をリアルタイムに実施後、画像メモリ4に格納され、画像出力部5に出力されて印刷が行われる。この場合、画像データはラインメモリ26に格納され、各モジュールは格納された画像データを参照しながら処理を行う。   The image data input from the image input unit 3 is input-corrected in the ASIC 2 → color space conversion → resolution conversion → filter → color space conversion → screen image processing in real time, and then stored in the image memory 4 for image output. The data is output to the unit 5 and printed. In this case, the image data is stored in the line memory 26, and each module performs processing while referring to the stored image data.

ここで、A3サイズの画像データの処理を図2を参照して説明する。図2に示すように、A4サイズは1ラインで5000画素であるのに対して、A3サイズは7500画素である。本実施形態では、A4用のラインメモリを使用しているため、ラインメモリ26のみでは、A3サイズの画像データを処理することができない。そこで、本実施形態では、ラインメモリ26に入りきらない分を画像メモリ4に格納する。   Here, processing of A3 size image data will be described with reference to FIG. As shown in FIG. 2, the A4 size is 5000 pixels per line, whereas the A3 size is 7500 pixels. In this embodiment, since the A4 line memory is used, the A3 size image data cannot be processed only by the line memory 26. Therefore, in the present embodiment, the amount that cannot fit in the line memory 26 is stored in the image memory 4.

図2に示すように、入力補正部20では、A3の画像データのうち先頭の1/3(2500画素)を画像メモリ4に格納し、残り(5000画素)をラインメモリ26に格納する。解像度変換部22では、後ろの1/3を画像メモリ4に格納し、残りをラインメモリ26に格納する。フィルタ23およびスクリーン処理部25では、中央の1/3を画像メモリ4に格納し、残りをラインメモリ26に格納する。このような割り振りにより、画像メモリ4を使用しているモジュールが、入力補正部20→解像度変換部22→フィルタ23およびスクリーン処理部25と変化する。したがって、各モジュールから画像メモリ4へのアクセスが重ならず、これによって、画像メモリ4の転送帯域を確保して高速化に対応することができる。   As shown in FIG. 2, the input correction unit 20 stores the first 1/3 (2500 pixels) of the A3 image data in the image memory 4 and the remaining (5000 pixels) in the line memory 26. In the resolution conversion unit 22, the rear 1/3 is stored in the image memory 4 and the rest is stored in the line memory 26. In the filter 23 and the screen processing unit 25, the central 3 is stored in the image memory 4 and the rest is stored in the line memory 26. As a result of such allocation, the module using the image memory 4 changes from the input correction unit 20 to the resolution conversion unit 22 to the filter 23 and the screen processing unit 25. Accordingly, accesses from the modules to the image memory 4 do not overlap, and this makes it possible to secure the transfer bandwidth of the image memory 4 and cope with higher speed.

図3は、A3の画像データを色で分割した例を示すものである。入力補正部20では画像データがR、G、Bの画像データに変換され、Rの画像データの先頭の1/3を画像メモリ4に格納し、残りをラインメモリ26に格納する。また、Bの画像データの後ろの1/3を画像メモリ4に格納し、残りをラインメモリ26に格納する。さらに、Gの画像データの中央の1/3を画像メモリ4に格納し、残りをラインメモリ26に格納する。このような割り振りにより、画像メモリ4を使用している色が、R→B→Gと変化する。なお、色空間変換部21では、R、G、BをL、a、bに変換するので、同様にそれらの色でA3の画像データを分割すればよい。   FIG. 3 shows an example in which the image data A3 is divided by color. In the input correction unit 20, the image data is converted into R, G, B image data, the first 1/3 of the R image data is stored in the image memory 4, and the rest is stored in the line memory 26. Further, the last 1/3 of the B image data is stored in the image memory 4, and the rest is stored in the line memory 26. Further, the central 1/3 of the G image data is stored in the image memory 4, and the rest is stored in the line memory 26. By such allocation, the color using the image memory 4 changes from R → B → G. Since the color space conversion unit 21 converts R, G, and B into L, a, and b, the image data of A3 may be similarly divided with these colors.

本発明の一実施形態の画像形成装置の制御ブロック図である。FIG. 3 is a control block diagram of the image forming apparatus according to the embodiment of the present invention. メモリの使用状態の一例を示す図である。It is a figure which shows an example of the use condition of a memory. メモリの使用状態の他の例を示す図である。It is a figure which shows the other example of the use condition of a memory.

符号の説明Explanation of symbols

2 ASIC
4 画像メモリ
20 入力補正部
21 色空間変換部
22 解像度変換部
23 フィルタ
24 色空間変換部
25 スクリーン処理部
26 ラインメモリ
30 制御部
31 DMAC
32 が図処理回路
2 ASIC
4 Image memory 20 Input correction unit 21 Color space conversion unit 22 Resolution conversion unit 23 Filter 24 Color space conversion unit 25 Screen processing unit 26 Line memory 30 Control unit 31 DMAC
32 is a diagram processing circuit

Claims (4)

第1の画像データを処理する画像処理回路と、
この画像処理回路で処理された画像データを格納するとともに画像出力部へ出力する画像メモリと
を備え、
前記画像処理回路は、入力された第1の画像データを処理する複数のモジュールと、各モジュールに接続され前記第1の画像データのサイズに適合するラインメモリとを備え、
前記複数のモジュールは、入力された前記第1の画像データを前記ラインメモリに格納して所定の処理を行うと共に、前記ラインメモリのサイズを超える第2の画像データが入力されたときに、前記サイズを超えた分の画像データを画像メモリ使用領域として前記画像メモリに格納し、
前記複数のモジュールにおける前記第2の画像データの取り扱いにおいて、前記第2の画像データは、前記ラインメモリに格納されるデータと前記画像メモリに格納されるデータとに分割され、
前記複数のモジュールには、第1のモジュールと第2のモジュールとが含まれ、
前記第1のモジュールにおける前記画像メモリに割り当てられた前記第2の画像データの分割された領域と、前記第2のモジュールにおける前記画像メモリに割り当てられた前記第2の画像データの分割された領域とが重複しないことを特徴とする画像形成装置。
An image processing circuit for processing the first image data;
An image memory that stores image data processed by the image processing circuit and outputs the image data to an image output unit;
The image processing circuit includes a plurality of modules for processing input first image data, and a line memory connected to each module and adapted to the size of the first image data,
The plurality of modules store the input first image data in the line memory to perform a predetermined process, and when the second image data exceeding the size of the line memory is input, stored in the picture image memory minute image data exceeding the size as the image memory use area,
In handling the second image data in the plurality of modules, the second image data is divided into data stored in the line memory and data stored in the image memory,
The plurality of modules includes a first module and a second module;
The divided area of the second image data allocated to the image memory in the first module, and the divided area of the second image data allocated to the image memory in the second module And an image forming apparatus characterized by not overlapping .
前記モジュールは、前記第2の画像データのうち前記ラインメモリに格納されたラインメモリ使用領域と前記画像メモリ使用領域とを参照して前記第2の画像データの処理を行うことを特徴とする請求項1に記載の画像形成装置。   The module performs processing of the second image data with reference to a line memory use area stored in the line memory and the image memory use area of the second image data. Item 2. The image forming apparatus according to Item 1. 前記第2の画像データは、その1ライン中のほぼ同位置の画素がそれぞれの前記モジュールで処理されることを特徴とする請求項1または2に記載の画像形成装置。   3. The image forming apparatus according to claim 1, wherein the second image data is obtained by processing pixels at substantially the same position in one line in each of the modules. 4. 前記モジュールは、入力した画像データを各色毎に同時に処理し、
前記第2の画像データから前記画像メモリ使用領域を設定するに当たり、前記第2の画像データをそのラインに沿って前記色の数で分割し、各色における前記画像メモリ使用領域の位置が互いに重複しないことを特徴とする請求項3に記載の画像形成装置。
The module simultaneously processes the input image data for each color,
In setting the image memory use area from the second image data, the second image data is divided along the line by the number of colors, and the positions of the image memory use areas in the respective colors do not overlap each other. The image forming apparatus according to claim 3.
JP2006218431A 2006-08-10 2006-08-10 Image forming apparatus Expired - Fee Related JP4725799B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006218431A JP4725799B2 (en) 2006-08-10 2006-08-10 Image forming apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006218431A JP4725799B2 (en) 2006-08-10 2006-08-10 Image forming apparatus

Publications (2)

Publication Number Publication Date
JP2008042848A JP2008042848A (en) 2008-02-21
JP4725799B2 true JP4725799B2 (en) 2011-07-13

Family

ID=39177324

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006218431A Expired - Fee Related JP4725799B2 (en) 2006-08-10 2006-08-10 Image forming apparatus

Country Status (1)

Country Link
JP (1) JP4725799B2 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002252749A (en) * 2001-02-26 2002-09-06 Mega Chips Corp Image processing unit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002252749A (en) * 2001-02-26 2002-09-06 Mega Chips Corp Image processing unit

Also Published As

Publication number Publication date
JP2008042848A (en) 2008-02-21

Similar Documents

Publication Publication Date Title
US9531911B2 (en) Data processing apparatus, data processing method and storage medium for storing image data
EP2362632A2 (en) Image processing apparatus and image processing method
US9569703B2 (en) Data transfer apparatus and method thereof
JP6251029B2 (en) Control device, image processing device, control method, and program
JP2009296352A (en) Image processor, method for processing image and image forming device
JP4725799B2 (en) Image forming apparatus
JP4295808B2 (en) Composite image processing circuit
JP6463437B2 (en) Image processing apparatus, control method therefor, and program
JP5567790B2 (en) Image processing apparatus, control method therefor, and program
JP3899038B2 (en) Image processing device
JP5754972B2 (en) Image processing apparatus and image processing method
JP5065307B2 (en) Image processing apparatus and control method thereof
JP6808712B2 (en) Image processing device, its control method, and program
JP6225202B2 (en) Image processing apparatus, control method therefor, and program
JP4316476B2 (en) Image processing apparatus and image forming apparatus
JP5885780B2 (en) Image processing apparatus, control method therefor, and program
JP4222303B2 (en) Image forming apparatus
JP6209086B2 (en) Image processing apparatus and image processing method
JP2024087384A (en) Image Processing Module
JP3785295B2 (en) Image processing device
JP2006092506A (en) Image processor
JP2010141488A (en) Image processing controller, and printing device
JP2011049893A (en) Image processor and image forming apparatus
JP2006048655A (en) Image-processing circuit, electronic apparatus, and method for processing image
JP2009194423A (en) Image processing apparatus and control method thereof, and asic device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101227

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110317

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110330

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140422

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees