JP4725749B2 - Power MOSFET drive circuit - Google Patents

Power MOSFET drive circuit Download PDF

Info

Publication number
JP4725749B2
JP4725749B2 JP2007308304A JP2007308304A JP4725749B2 JP 4725749 B2 JP4725749 B2 JP 4725749B2 JP 2007308304 A JP2007308304 A JP 2007308304A JP 2007308304 A JP2007308304 A JP 2007308304A JP 4725749 B2 JP4725749 B2 JP 4725749B2
Authority
JP
Japan
Prior art keywords
terminal
power mosfet
mosfet
output winding
driving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007308304A
Other languages
Japanese (ja)
Other versions
JP2009136044A (en
Inventor
研 松浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2007308304A priority Critical patent/JP4725749B2/en
Publication of JP2009136044A publication Critical patent/JP2009136044A/en
Application granted granted Critical
Publication of JP4725749B2 publication Critical patent/JP4725749B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Description

本発明は、ＤＣ−ＤＣコンバータなどのスイッチング電源装置に使用されるパワーＭＯＳＦＥＴ駆動回路に関する。   The present invention relates to a power MOSFET drive circuit used in a switching power supply device such as a DC-DC converter.

スイッチング電源装置には、種々の方式が存在する。そのうちの１つとして、電力変換用変圧器の入力巻線を通して供給される直流電圧を、スイッチング回路のパワースイッチング素子によってスイッチングし、得られた電圧を、電力変換用変圧器の出力巻線に接続された出力整流回路及び出力平滑回路によって任意の直流出力電圧に変換する方式が知られている。パワースイッチング素子は、例えば、直列接続された２個のパワーＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）からなり、こららのパワーＭＯＳＦＥＴのゲート端子にパワーＭＯＳＦＥＴ駆動回路から駆動信号を供給して、交互にオンオフすることによりスイッチング動作が実現される。   There are various types of switching power supply devices. As one of them, the DC voltage supplied through the input winding of the power conversion transformer is switched by the power switching element of the switching circuit, and the obtained voltage is connected to the output winding of the power conversion transformer. There is known a method of converting to an arbitrary DC output voltage by the output rectifier circuit and the output smoothing circuit. The power switching element is composed of, for example, two power MOSFETs (Metal-Oxide-Semiconductor Field-Effect Transistors) connected in series, and a drive signal is supplied from the power MOSFET drive circuit to the gate terminals of these power MOSFETs. The switching operation is realized by alternately turning on and off.

このようなパワーＭＯＳＦＥＴ駆動回路としては、例えば特許文献１には、ドライブトランスを励磁したときに、ドライブトランスの１次側巻線と２次側巻線に電流が同時に流れることによって上記のパワーＭＯＳＦＥＴのゲート−ソース間の入力容量を充電するフォワード式回路が開示されている。この駆動方式では、充電時にドライブトランスの１次側回路と２次側回路に高い電流が流れるため、これらの抵抗成分によって発生する電力損失が大きいことが問題となる。   As such a power MOSFET drive circuit, for example, in Patent Document 1, when a drive transformer is excited, current flows through the primary winding and the secondary winding of the drive transformer at the same time. A forward circuit for charging the input capacitance between the gate and the source is disclosed. In this driving method, since a high current flows through the primary side circuit and the secondary side circuit of the drive transformer during charging, there is a problem that the power loss generated by these resistance components is large.

また、ドライブトランスをフォワード動作させるためには、励磁電流を小さくする必要があるから、励磁インダクタンスを大きくする必要がある。しかし、励磁インダクタンスを大きくするとコア断面積が増してドライブトランスが大型化するという問題がある。この問題は、プリント基板の配線によってドライブトランスの巻線を形成する場合、プリント基板層数の制約から巻数が１〜５ターン程度に限られるので、特に深刻である。
特表２００４−５３６５４３号公報 Further, in order to drive the drive transformer forward, it is necessary to reduce the exciting current, and therefore it is necessary to increase the exciting inductance. However, when the excitation inductance is increased, there is a problem that the core sectional area increases and the drive transformer becomes larger. This problem is particularly serious when the winding of the drive transformer is formed by the wiring of the printed circuit board because the number of turns is limited to about 1 to 5 turns due to restrictions on the number of printed circuit board layers.
JP-T-2004-536543

本発明の課題は、電力損失を抑制した小型のパワーＭＯＳＦＥＴ駆動回路を提供することである。   The subject of this invention is providing the small power MOSFET drive circuit which suppressed the power loss.

上述した課題を解決するため、本発明に係るパワーＭＯＳＦＥＴ駆動回路は、第１〜第３の態様を有する。   In order to solve the above-described problem, a power MOSFET drive circuit according to the present invention has first to third aspects.

まず、第１の態様のパワーＭＯＳＦＥＴ駆動回路は、スイッチ駆動部と、スイッチ制御部とを含み、互いに接続された第１及び第２パワーＭＯＳＦＥＴを交互にオンオフする。   First, the power MOSFET drive circuit of the first aspect includes a switch drive unit and a switch control unit, and alternately turns on and off the first and second power MOSFETs connected to each other.

前記スイッチ駆動部は、トランスと、スイッチ部と、第１充電部と、第２充電部とを含む。前記トランスは、入力巻線と第１出力巻線と第２出力巻線とを含む。前記スイッチ部は、前記入力巻線の両端に接続されフルブリッジ回路を構成する４つのＭＯＳＦＥＴを含み、前記４つのＭＯＳＦＥＴのうち２つずつを組として、各組ごとにオンオフされることにより前記入力巻線に双方向に励磁電流を流し、もしくは、遮断する。   The switch driving unit includes a transformer, a switch unit, a first charging unit, and a second charging unit. The transformer includes an input winding, a first output winding, and a second output winding. The switch unit includes four MOSFETs connected to both ends of the input winding to form a full bridge circuit, and two of the four MOSFETs are grouped and turned on and off for each group. Exciting current is passed through the winding in both directions or cut off.

前記第１充電部は、第１ダイオードと第１駆動用Ｐ型ＭＯＳＦＥＴとを含む。前記第１ダイオードは、アノード端子が、前記第１出力巻線の第１端子に、カソード端子が、前記第１パワーＭＯＳＦＥＴのゲート端子にそれぞれ接続されている。   The first charging unit includes a first diode and a first driving P-type MOSFET. The first diode has an anode terminal connected to the first terminal of the first output winding, and a cathode terminal connected to the gate terminal of the first power MOSFET.

前記第１駆動用Ｐ型ＭＯＳＦＥＴは、ソース端子が前記第１パワーＭＯＳＦＥＴのゲート端子に、ドレイン端子が前記第１パワーＭＯＳＦＥＴのソース端子及び前記第１出力巻線の第２端子に、ゲート端子が前記第１出力巻線の前記第１端子にそれぞれ接続されている。   The first driving P-type MOSFET has a source terminal connected to the gate terminal of the first power MOSFET, a drain terminal connected to the source terminal of the first power MOSFET and the second terminal of the first output winding, and a gate terminal Each of the first output windings is connected to the first terminal.

前記第１充電部は、前記第１出力巻線に一定方向の誘導電圧が発生したときに前記第１駆動用Ｐ型ＭＯＳＦＥＴがオフされて前記第１パワーＭＯＳＦＥＴの入力容量を充電させ、一方、前記第１出力巻線に前記一定方向とは反対方向の誘導電圧が発生したときに前記第１駆動用Ｐ型ＭＯＳＦＥＴがオンされて前記入力容量に充電された電荷を放電させる。   The first charging unit is configured to charge the input capacitance of the first power MOSFET by turning off the first driving P-type MOSFET when an induced voltage in a certain direction is generated in the first output winding. When an induced voltage in a direction opposite to the predetermined direction is generated in the first output winding, the first driving P-type MOSFET is turned on to discharge the charge charged in the input capacitor.

前記第２充電部は、第２ダイオードと第２駆動用Ｐ型ＭＯＳＦＥＴとを含み、前記入力巻線に対する極性が前記第１充電部とは反対極性となるように前記第２出力巻線と接続されている。前記第２ダイオードは、アノード端子が、前記第２出力巻線の第１端子に、カソード端子が、前記第２パワーＭＯＳＦＥＴのゲート端子にそれぞれ接続されている。   The second charging unit includes a second diode and a second driving P-type MOSFET, and is connected to the second output winding such that the polarity with respect to the input winding is opposite to that of the first charging unit. Has been. The second diode has an anode terminal connected to the first terminal of the second output winding, and a cathode terminal connected to the gate terminal of the second power MOSFET.

前記第２駆動用Ｐ型ＭＯＳＦＥＴは、ソース端子が前記第２パワーＭＯＳＦＥＴのゲート端子に、ドレイン端子が前記第２パワーＭＯＳＦＥＴのソース端子及び前記第２出力巻線の第２端子に、ゲート端子が前記第２出力巻線の前記第１端子にそれぞれ接続されている。   The second driving P-type MOSFET has a source terminal at the gate terminal of the second power MOSFET, a drain terminal at the source terminal of the second power MOSFET and the second terminal of the second output winding, and a gate terminal Each of the second output windings is connected to the first terminal.

前記第２充電部は、前記第２出力巻線に一定方向の誘導電圧が発生したときに前記第２駆動用Ｐ型ＭＯＳＦＥＴがオフされて前記第２パワーＭＯＳＦＥＴの入力容量を充電させ、一方、前記第２出力巻線に前記一定方向とは反対方向の誘導電圧が発生したときに前記第２駆動用Ｐ型ＭＯＳＦＥＴがオンされて前記入力容量に充電された電荷を放電させる。   The second charging unit is configured to charge the input capacitance of the second power MOSFET by turning off the second driving P-type MOSFET when an induced voltage in a certain direction is generated in the second output winding, When an induced voltage in a direction opposite to the predetermined direction is generated in the second output winding, the second driving P-type MOSFET is turned on to discharge the charge charged in the input capacitor.

前記スイッチ制御部は、前記４つのＭＯＳＦＥＴの各ゲート端子と接続され、前記励磁電流の導通方向が周期的に交互になるように、前記４つのＭＯＳＦＥＴを、前記組ごとに、周期的に交互にオンする制御信号を前記４つのＭＯＳＦＥＴに供給する。   The switch control unit is connected to each gate terminal of the four MOSFETs, and the four MOSFETs are alternately alternately arranged for each set so that the conduction direction of the excitation current is periodically alternated. A control signal to be turned on is supplied to the four MOSFETs.

これまで述べた構成は従来技術に見られるが、本発明の特徴的部分は、次に述べるスイッチ制御部の制御方式にある。すなわち、前記スイッチ制御部は、前記組のうちの一方のオン期間と他方のオン期間の間に前記４つのＭＯＳＦＥＴを全てオフにするデッドタイムを前記制御信号に設けて、このデッドタイム内に、前記励磁電流の遮断により発生した前記一定方向の誘導電圧によって、前記第１パワーＭＯＳＦＥＴ又は前記第２パワーＭＯＳＦＥＴの前記入力容量の充電を完了させ、前記第１及び第２パワーＭＯＳＦＥＴを交互にオンオフさせる。   The configuration described so far can be found in the prior art, but the characteristic part of the present invention resides in the control method of the switch control unit described below. That is, the switch control unit provides a dead time in the control signal to turn off all the four MOSFETs between one on period and the other on period of the set, and within the dead time, The charging of the input capacitance of the first power MOSFET or the second power MOSFET is completed by the induced voltage in the fixed direction generated by the interruption of the exciting current, and the first and second power MOSFETs are alternately turned on and off. .

上述したように、前記デッドタイム内に、前記第１パワーＭＯＳＦＥＴ又は前記第２パワーＭＯＳＦＥＴの前記入力容量の充電を完了させることで、前記入力巻線に励磁電流を流しても第１ダイオード又は第２ダイオードに順方向バイアスがかかることはなく、上述した特許文献１に開示されているようなフォワード動作を防止することができる。同時に、第１パワーＭＯＳＦＥＴ又は第２パワーＭＯＳＦＥＴの入力容量の充電に、前記励磁電流の遮断により発生した誘導電圧、すなわちフライバック電圧を利用しているため、２次側の前記第１及び第２出力巻線と前記第１及び第２充電部に流れる電流の大きさを小さくできる。一方、オン期間中の前記励磁電流を増加させる動作、前記デッドタイム期間中に励磁電流の遮断により発生した前記一定方向の電圧によって、前記第１パワーＭＯＳＦＥＴ又は第２パワーＭＯＳＦＥＴの入力容量を充電する動作において、電流が流れる回路のインピーダンスのうち、前記入力巻線と前記第１及び第２出力巻線のインダクタンス成分に印加される電圧が大きく、巻線抵抗、前記スイッチ部、前記第１及び第２充電部などの抵抗成分に印加される電圧が小さくなるため、発生する電力損失を低く抑えることができる。   As described above, by completing the charging of the input capacitance of the first power MOSFET or the second power MOSFET within the dead time, the first diode or the second diode can be supplied even if an excitation current is passed through the input winding. The forward bias is not applied to the two diodes, and the forward operation as disclosed in Patent Document 1 described above can be prevented. At the same time, since the induced voltage generated by the interruption of the exciting current, that is, the flyback voltage is used to charge the input capacitance of the first power MOSFET or the second power MOSFET, the first and second on the secondary side are used. The magnitude of the current flowing through the output winding and the first and second charging units can be reduced. On the other hand, the input capacitance of the first power MOSFET or the second power MOSFET is charged by the operation of increasing the excitation current during the ON period and the voltage in the fixed direction generated by the interruption of the excitation current during the dead time period. In operation, a voltage applied to inductance components of the input winding and the first and second output windings is large among impedances of a circuit through which a current flows, winding resistance, the switch unit, the first and second 2 Since the voltage applied to the resistance component such as the charging unit is small, the generated power loss can be suppressed low.

また、前記トランスの前記第１及び第２出力巻線にはフライバック動作によって誘導電流を流すようにしたから、前記トランスの励磁インダクタンスを小さくすることができる。よって、コア断面積は小さくて済み、前記トランスを小型化できる。   In addition, since the induced current flows through the first and second output windings of the transformer by flyback operation, the exciting inductance of the transformer can be reduced. Therefore, the core cross-sectional area is small and the transformer can be miniaturized.

次に、第２の態様のパワーＭＯＳＦＥＴ駆動回路は、第１の態様と同様に、スイッチ駆動部と、スイッチ制御部とを含むが、とりわけ、ソース端子で互いに接続された第１及び第２パワーＭＯＳＦＥＴを交互にオンオフする。第２の態様のパワーＭＯＳＦＥＴ駆動回路は、第１の態様に比して、前記トランスと前記第１及び第２充電部の構成において差異を有する。すなわち、前記トランスは、入力巻線と出力巻線とを含む。   Next, the power MOSFET drive circuit of the second mode includes a switch drive unit and a switch control unit, as in the first mode, but in particular, the first and second powers connected to each other at the source terminal. The MOSFET is turned on and off alternately. The power MOSFET drive circuit according to the second aspect is different from the first aspect in the configurations of the transformer and the first and second charging units. That is, the transformer includes an input winding and an output winding.

また、前記第１充電部は、第１ダイオードと、第２ダイオードと、第１駆動用Ｐ型ＭＯＳＦＥＴとを含む。前記第１ダイオードは、アノード端子が、前記出力巻線の第１端子に、カソード端子が、前記第１パワーＭＯＳＦＥＴのゲート端子にそれぞれ接続されている。前記第２ダイオードは、アノード端子が、前記第１パワーＭＯＳＦＥＴのソース端子に、カソード端子が、前記出力巻線の第２端子にそれぞれ接続されている。   The first charging unit includes a first diode, a second diode, and a first driving P-type MOSFET. The first diode has an anode terminal connected to the first terminal of the output winding, and a cathode terminal connected to the gate terminal of the first power MOSFET. The second diode has an anode terminal connected to the source terminal of the first power MOSFET and a cathode terminal connected to the second terminal of the output winding.

前記第１駆動用Ｐ型ＭＯＳＦＥＴは、ソース端子が前記第１パワーＭＯＳＦＥＴのゲート端子に、ドレイン端子が前記第１パワーＭＯＳＦＥＴのソース端子に、ゲート端子が前記出力巻線の前記第１端子にそれぞれ接続されている。   The first driving P-type MOSFET has a source terminal connected to the gate terminal of the first power MOSFET, a drain terminal connected to the source terminal of the first power MOSFET, and a gate terminal connected to the first terminal of the output winding. It is connected.

前記第１充電部は、前記出力巻線に一定方向の誘導電圧が発生したときに前記第１駆動用Ｐ型ＭＯＳＦＥＴがオフされて前記第１パワーＭＯＳＦＥＴの入力容量を充電させ、一方、前記出力巻線に前記一定方向とは反対方向の誘導電圧が発生したときに前記第１駆動用Ｐ型ＭＯＳＦＥＴがオンされて前記入力容量に充電された電荷を放電させる。   The first charging unit is configured to charge the input capacitance of the first power MOSFET by turning off the first driving P-type MOSFET when an induced voltage in a certain direction is generated in the output winding. When an induced voltage in a direction opposite to the predetermined direction is generated in the winding, the first driving P-type MOSFET is turned on to discharge the charge charged in the input capacitor.

一方、前記第２充電部は、第３ダイオードと、第４ダイオードと、第２駆動用Ｐ型ＭＯＳＦＥＴとを含む。前記第３ダイオードは、アノード端子が、前記出力巻線の第２端子に、カソード端子が、前記第２パワーＭＯＳＦＥＴのゲート端子にそれぞれ接続されている。前記第４ダイオードは、アノード端子が、前記第２パワーＭＯＳＦＥＴのソース端子に、カソード端子が、前記出力巻線の第１端子にそれぞれ接続されている。   Meanwhile, the second charging unit includes a third diode, a fourth diode, and a second driving P-type MOSFET. The third diode has an anode terminal connected to the second terminal of the output winding, and a cathode terminal connected to the gate terminal of the second power MOSFET. The fourth diode has an anode terminal connected to the source terminal of the second power MOSFET and a cathode terminal connected to the first terminal of the output winding.

前記第２駆動用Ｐ型ＭＯＳＦＥＴは、ソース端子が前記第２パワーＭＯＳＦＥＴのゲート端子に、ドレイン端子が前記第２パワーＭＯＳＦＥＴのソース端子に、ゲート端子が前記出力巻線の前記第２端子にそれぞれ接続されている。   The second driving P-type MOSFET has a source terminal connected to the gate terminal of the second power MOSFET, a drain terminal connected to the source terminal of the second power MOSFET, and a gate terminal connected to the second terminal of the output winding. It is connected.

前記第２充電部は、前記出力巻線に一定方向の誘導電圧が発生したときに前記第２駆動用Ｐ型ＭＯＳＦＥＴがオフされて前記第２パワーＭＯＳＦＥＴの入力容量を充電させ、一方、前記出力巻線に前記一定方向とは反対方向の誘導電圧が発生したときに前記第２駆動用Ｐ型ＭＯＳＦＥＴがオンされて前記入力容量に充電された電荷を放電させる。   The second charging unit is configured to charge the input capacitance of the second power MOSFET by turning off the second driving P-type MOSFET when an induced voltage in a certain direction is generated in the output winding. When an induced voltage in a direction opposite to the predetermined direction is generated in the winding, the second driving P-type MOSFET is turned on to discharge the charge charged in the input capacitor.

この構成によれば、本発明の特徴的部分である前記スイッチ制御部の構成が共通であることから、第１の態様と同じ作用効果が得られる。   According to this configuration, since the configuration of the switch control unit, which is a characteristic part of the present invention, is common, the same effect as the first aspect can be obtained.

最後に、第３の態様のパワーＭＯＳＦＥＴ駆動回路は、第１の態様と第２の実施形態の構成を併せ持つ。すなわち、このパワーＭＯＳＦＥＴ駆動回路は、スイッチ駆動部と、スイッチ制御部とを含み、互いに接続された第１及び第２パワーＭＯＳＦＥＴを交互にオンオフするとともに、ソース端子で互いに接続された第３及び第４パワーＭＯＳＦＥＴを交互にオンオフする。スイッチ制御部は、第１及び第２の実施形態と同一の構成である。   Finally, the power MOSFET drive circuit of the third aspect has the configurations of the first aspect and the second embodiment. In other words, the power MOSFET drive circuit includes a switch drive unit and a switch control unit, and alternately turns on and off the first and second power MOSFETs connected to each other and connects the third and second power MOSFETs connected to each other at the source terminal. The four power MOSFETs are alternately turned on and off. The switch control unit has the same configuration as in the first and second embodiments.

前記スイッチ駆動部は、トランスと、スイッチ部と、第１充電部と、第２充電部と、第３充電部と、第４充電部とを含む。トランスは、入力巻線と第１出力巻線と第２出力巻線と第３出力巻線とを含む。スイッチ部は、第１及び第２の実施形態と同一の構成である。第１及び第２充電部は、第１の態様の前記第１及び第２充電部と同一の構成であり、また、第３及び第４充電部は、第２の態様の前記第１及び第２充電部と同一の構成である。   The switch driving unit includes a transformer, a switch unit, a first charging unit, a second charging unit, a third charging unit, and a fourth charging unit. The transformer includes an input winding, a first output winding, a second output winding, and a third output winding. The switch unit has the same configuration as in the first and second embodiments. The first and second charging units have the same configuration as the first and second charging units of the first aspect, and the third and fourth charging units are the first and second charging units of the second aspect. It is the same structure as 2 charging parts.

この構成によれば、本発明の特徴的部分である前記スイッチ制御部の構成が共通であることから、第１及び第２の態様と同じ作用効果が得られる。   According to this structure, since the structure of the said switch control part which is the characteristic part of this invention is common, the same effect as the 1st and 2nd aspect is acquired.

以上述べたように、本発明によれば、電力損失を抑制した小型のパワーＭＯＳＦＥＴ駆動回路を提供することができる。   As described above, according to the present invention, it is possible to provide a small power MOSFET drive circuit in which power loss is suppressed.

＜１＞第１の態様に係るパワーＭＯＳＦＥＴ駆動回路のハーフブリッジ型スイッチング回路への適用例
図１は、２次側にフルブリッジ型の同期整流平滑回路を有し、かつ、第１の態様に係るパワーＭＯＳＦＥＴ駆動回路を１次側のハーフブリッジ型スイッチング回路を構成するパワーＭＯＳＦＥＴに適用したスイッチング電源装置の回路図である。スイッチング電源装置は、ＤＣ−ＤＣ変換部１と、スイッチ駆動部２と、スイッチ制御部３とを含み、このうち、第１の態様に係るパワーＭＯＳＦＥＴ駆動回路は、スイッチ駆動部２と、スイッチ制御部３とを含む。 <1> Application Example of Power MOSFET Drive Circuit According to First Aspect to Half Bridge Type Switching Circuit FIG. 1 has a full bridge type synchronous rectification smoothing circuit on the secondary side, and It is a circuit diagram of the switching power supply device which applied the power MOSFET drive circuit which concerns to the power MOSFET which comprises the half bridge type switching circuit of a primary side. The switching power supply device includes a DC-DC converter 1, a switch driver 2, and a switch controller 3. Of these, the power MOSFET drive circuit according to the first aspect includes the switch driver 2, the switch control, and the switch controller 2. Part 3.

ＤＣ−ＤＣ変換部１は、ドレイン端子とソース端子とで互いに直列接続された第１及び第２パワーＭＯＳＦＥＴ１１，１２を含み、第１及び第２パワーＭＯＳＦＥＴ１１，１２で直流入力電圧Ｖｉｎをスイッチングして得られた電圧を整流及び平滑して出力する。ＤＣ−ＤＣ変換部１は、さらに、端子Ｔ１１及び端子Ｔ１２と、端子Ｔ１３及び端子Ｔ１４と、コンデンサＣ１１，Ｃ１２と、電力変換用トランスＴ１と、第１〜第４整流用パワーＭＯＳＦＥＴ１７，１８，１９，１０と、平滑コンデンサＣ１３と、チョークコイルＬ１３とを含む。   The DC-DC converter 1 includes first and second power MOSFETs 11 and 12 connected in series with each other at a drain terminal and a source terminal. The DC input voltage Vin is switched by the first and second power MOSFETs 11 and 12. The obtained voltage is rectified and smoothed and output. The DC-DC converter 1 further includes a terminal T11 and a terminal T12, a terminal T13 and a terminal T14, capacitors C11 and C12, a power conversion transformer T1, and first to fourth rectifying power MOSFETs 17, 18, and 19. , 10, a smoothing capacitor C13, and a choke coil L13.

直流入力電圧Ｖｉｎは、端子Ｔ１１及び端子Ｔ１２を介してＤＣ−ＤＣ変換部１に入力される。また、ＤＣ−ＤＣ変換部１は、端子Ｔ１３及び端子Ｔ１４を介して、変換で得た電圧Ｖｏｕｔを外部に出力する。これらの端子としては、金属端子に限定されず、電気的に接続可能な手段であればパッドなどの他の手段を適宜用いることができる。   The DC input voltage Vin is input to the DC-DC converter 1 via the terminal T11 and the terminal T12. Further, the DC-DC converter 1 outputs the voltage Vout obtained by the conversion to the outside via the terminal T13 and the terminal T14. These terminals are not limited to metal terminals, and other means such as a pad can be used as appropriate as long as they can be electrically connected.

コンデンサＣ１１，Ｃ１２は、直列接続され、両端が端子Ｔ１１及び端子Ｔ１２に接続される。コンデンサＣ１１，Ｃ１２は、互いの接続点に直流入力電圧Ｖｉｎの分圧した電圧を出力する。   The capacitors C11 and C12 are connected in series, and both ends are connected to the terminal T11 and the terminal T12. Capacitors C11 and C12 output a voltage obtained by dividing the DC input voltage Vin at a connection point between them.

第１及び第２パワーＭＯＳＦＥＴ１１，１２は、コンデンサＣ１１，Ｃ１２に対して並列に接続される。第１及び第２パワーＭＯＳＦＥＴ１１，１２は、パワーＭＯＳＦＥＴ駆動回路により交互にオンオフされる。電力変換用トランスＴ１は、入力巻線Ｌ１１と、出力巻線Ｌ１２とを含む。入力巻線Ｌ１１は、コンデンサＣ１１，Ｃ１２の接続点と、第１及び第２パワーＭＯＳＦＥＴ１１，１２との間に接続され、第１及び第２パワーＭＯＳＦＥＴ１１，１２オンオフによって両方向に電流が流され、出力巻線Ｌ１２に誘導電圧を発生させる。   The first and second power MOSFETs 11 and 12 are connected in parallel to the capacitors C11 and C12. The first and second power MOSFETs 11 and 12 are alternately turned on and off by the power MOSFET drive circuit. The power conversion transformer T1 includes an input winding L11 and an output winding L12. The input winding L11 is connected between the connection point of the capacitors C11 and C12 and the first and second power MOSFETs 11 and 12, and the current flows in both directions by turning on and off the first and second power MOSFETs 11 and 12, and the output An induced voltage is generated in the winding L12.

第１〜第４整流用パワーＭＯＳＦＥＴ１７，１８，１９，１０と平滑コンデンサＣ１３とチョークコイルＬ１３は同期整流平滑回路を構成する。第１〜第４整流用パワーＭＯＳＦＥＴ１７，１８，１９，１０は、出力巻線Ｌ１２と接続されてフルブリッジ回路を構成し、これと直列になるようにチョークコイルＬ１３が接続されており、さらに、これらと並列になるように平滑コンデンサＣ１３が接続されている。   The first to fourth rectification power MOSFETs 17, 18, 19, and 10, the smoothing capacitor C13, and the choke coil L13 constitute a synchronous rectification smoothing circuit. The first to fourth rectifying power MOSFETs 17, 18, 19, and 10 are connected to the output winding L12 to form a full bridge circuit, and a choke coil L13 is connected in series therewith, A smoothing capacitor C13 is connected in parallel with these.

第１〜第４整流用パワーＭＯＳＦＥＴ１７，１８，１９，１０は、それぞれ第１〜第４整流制御部２３，２４，２５，２６と接続され、第１及び第４整流用パワーＭＯＳＦＥＴ１７，１０と第２及び第３整流用パワーＭＯＳＦＥＴ１８，１９をそれぞれ組として、組ごとにオンオフされる。これにより、出力巻線Ｌ１２に両方向に発生する誘導電圧が整流され、整流された電圧は、平滑コンデンサＣ１３とチョークコイルＬ１３により平滑されてＴ１３端子及びＴ１４端子を介して電圧Ｖｏｕｔとして出力される。   The first to fourth rectification power MOSFETs 17, 18, 19, and 10 are connected to the first to fourth rectification control units 23, 24, 25, and 26, respectively, and the first and fourth rectification power MOSFETs 17 and 10, and Each of the second and third rectifying power MOSFETs 18 and 19 is turned on and off as a set. As a result, the induced voltage generated in both directions in the output winding L12 is rectified, and the rectified voltage is smoothed by the smoothing capacitor C13 and the choke coil L13 and output as the voltage Vout through the T13 terminal and the T14 terminal.

スイッチ駆動部２は、駆動トランスＴ２と、スイッチ部４と、第１充電部２１と、第２充電部２２と、第１〜第４整流制御部２３，２４，２５，２６とを含む。   The switch drive unit 2 includes a drive transformer T2, a switch unit 4, a first charging unit 21, a second charging unit 22, and first to fourth rectification control units 23, 24, 25, and 26.

駆動トランスＴ２は、入力巻線Ｌ２１と第１〜第５出力巻線Ｌ２３，Ｌ２２，Ｌ２４，Ｌ２５，Ｌ２６とを含む。入力巻線Ｌ２１と第１出力巻線Ｌ２３は、スイッチ部４と第１充電部２１とを電磁的に結合する。一方、入力巻線Ｌ２１と第２出力巻線Ｌ２２は、スイッチ部４と第２充電部２２とを電磁的に結合する。   The drive transformer T2 includes an input winding L21 and first to fifth output windings L23, L22, L24, L25, and L26. The input winding L21 and the first output winding L23 electromagnetically couple the switch unit 4 and the first charging unit 21. On the other hand, the input winding L <b> 21 and the second output winding L <b> 22 electromagnetically couple the switch unit 4 and the second charging unit 22.

また、入力巻線Ｌ２１と第３出力巻線Ｌ２３は、スイッチ部４と第１整流制御部２３とを電磁的に結合する。一方、入力巻線Ｌ２１と第４出力巻線Ｌ２４は、スイッチ部４と第２整流制御部２４とを電磁的に結合する。さらに、入力巻線Ｌ２１と第５出力巻線Ｌ２６は、スイッチ部４と第３及び第４整流制御部２５，２６とを電磁的に結合する。   The input winding L21 and the third output winding L23 electromagnetically couple the switch unit 4 and the first rectification control unit 23. On the other hand, the input winding L21 and the fourth output winding L24 electromagnetically couple the switch unit 4 and the second rectification control unit 24. Furthermore, the input winding L21 and the fifth output winding L26 electromagnetically couple the switch unit 4 to the third and fourth rectification control units 25 and 26.

スイッチ部４は、入力巻線Ｌ２１の両端に接続され、フルブリッジ回路を構成する４つのＭＯＳＦＥＴ４１〜４４を含み、これら４つのＭＯＳＦＥＴ４１〜４４のうち２つずつを組として、各組ごとにオンオフされることにより前記入力巻線に双方向に励磁電流を流し、もしくは、遮断する。具体的には、ＭＯＳＦＥＴ４１とＭＯＳＦＥＴ４４が一方の組を構成し、ＭＯＳＦＥＴ４２とＭＯＳＦＥＴ４３とが他方の組を構成する。   The switch unit 4 includes four MOSFETs 41 to 44 that are connected to both ends of the input winding L21 and constitute a full bridge circuit. Two of the four MOSFETs 41 to 44 are used as a set, and the switch unit 4 is turned on / off for each set. As a result, an exciting current is allowed to flow bidirectionally through the input winding or cut off. Specifically, the MOSFET 41 and the MOSFET 44 constitute one set, and the MOSFET 42 and the MOSFET 43 constitute the other set.

これらのＭＯＳＦＥＴ４１〜４４のそれぞれは、ボディダイオードを含んでいる。なお、ＭＯＳＦＥＴ４１〜４４は、ボディダイオードに電流が流れたあと、ターンオンするゼロ電圧スイッチングしているため、ターンオン損失を抑制できる。   Each of these MOSFETs 41 to 44 includes a body diode. The MOSFETs 41 to 44 are capable of suppressing turn-on loss because they are zero-voltage switched to turn on after a current flows through the body diode.

具体的な回路構成は、ＭＯＳＦＥＴ４１とＭＯＳＦＥＴ４２、ＭＯＳＦＥＴ４３とＭＯＳＦＥＴ４４がそれぞれドレイン端子−ソース端子間で直列接続され、各々の接続点に入力巻線Ｌ２１の両端が接続されている。また、ＭＯＳＦＥＴ４１とＭＯＳＦＥＴ４３のドレイン端子は端子Ｔ２１に、一方、ＭＯＳＦＥＴ４２とＭＯＳＦＥＴ４４のソース端子は端子Ｔ２２に接続されている。端子Ｔ４１と端子Ｔ４２は、それぞれ外部の直流電源の正極と負極に接続され、直流電圧Ｖｃｃが印加される。ＭＯＳＦＥＴ４１〜４４の各ゲート端子は、スイッチ制御部３と接続される。   Specifically, the MOSFET 41 and the MOSFET 42, the MOSFET 43 and the MOSFET 44 are connected in series between the drain terminal and the source terminal, respectively, and both ends of the input winding L21 are connected to each connection point. The drain terminals of the MOSFET 41 and the MOSFET 43 are connected to the terminal T21, while the source terminals of the MOSFET 42 and the MOSFET 44 are connected to the terminal T22. Terminals T41 and T42 are connected to the positive electrode and the negative electrode of an external DC power supply, respectively, and are applied with a DC voltage Vcc. Each gate terminal of the MOSFETs 41 to 44 is connected to the switch control unit 3.

第１充電部２１は、第１パワーＭＯＳＦＥＴ１１の入力容量を充電するもので、第１ダイオードＤ２１と第１駆動用Ｐ型ＭＯＳＦＥＴ２１０とを含む。第１ダイオードＤ２１は、アノード端子が、第１出力巻線Ｌ２３の第１端子（図１中、極性符号の反対側の端子）に、カソード端子が、第１パワーＭＯＳＦＥＴ１１のゲート端子にそれぞれ接続されている。   The first charging unit 21 charges the input capacitance of the first power MOSFET 11, and includes a first diode D21 and a first driving P-type MOSFET 210. The first diode D21 has an anode terminal connected to the first terminal of the first output winding L23 (a terminal opposite to the polarity sign in FIG. 1), and a cathode terminal connected to the gate terminal of the first power MOSFET 11. ing.

また、第１駆動用Ｐ型ＭＯＳＦＥＴ２１０は、ソース端子が第１パワーＭＯＳＦＥＴ１１のゲート端子に、ドレイン端子が第１パワーＭＯＳＦＥＴ１１のソース端子及び第１出力巻線Ｌ２３の第２端子（図１中、極性符号側の端子）に、ゲート端子が第１出力巻線Ｌ２３の第１端子にそれぞれ接続されている。   In the first driving P-type MOSFET 210, the source terminal is the gate terminal of the first power MOSFET 11, the drain terminal is the source terminal of the first power MOSFET 11 and the second terminal of the first output winding L23 (in FIG. The gate terminal is connected to the first terminal of the first output winding L23.

第１充電部２１は、第１出力巻線Ｌ２３に一定方向の誘導電圧が発生したときに第１駆動用Ｐ型ＭＯＳＦＥＴ２１０がオフされて第１パワーＭＯＳＦＥＴ１１の入力容量を充電させ、一方、第１出力巻線Ｌ２３に前記の一定方向とは反対方向の誘導電圧が発生したときに第１駆動用Ｐ型ＭＯＳＦＥＴ２１０がオンされて前記の入力容量に充電された電荷を放電させる。なお、第１駆動用Ｐ型ＭＯＳＦＥＴ２１０は、第１出力巻線Ｌ２３に発生する誘導電圧ＶＳ１と、第１パワーＭＯＳＦＥＴ１１のゲート−ドレイン端子間電圧ＶＧ１との電位差に応じてオンオフされる。   The first charging unit 21 charges the input capacitance of the first power MOSFET 11 by turning off the first driving P-type MOSFET 210 when an induced voltage in a certain direction is generated in the first output winding L23, When an induced voltage in a direction opposite to the predetermined direction is generated in the output winding L23, the first driving P-type MOSFET 210 is turned on to discharge the charge charged in the input capacitance. The first driving P-type MOSFET 210 is turned on / off according to the potential difference between the induced voltage VS1 generated in the first output winding L23 and the gate-drain terminal voltage VG1 of the first power MOSFET 11.

一方、第２充電部２２は、第２パワーＭＯＳＦＥＴ１２の入力容量を充電するもので、第２ダイオードＤ２２と第２駆動用Ｐ型ＭＯＳＦＥＴ２２０とを含み、入力巻線Ｌ２１に対する極性が第１充電部２１とは反対極性となるように第２出力巻線Ｌ２２と接続されている。第２ダイオードＤ２２は、アノード端子が、第２出力巻線Ｌ２２の第１端子（図１中、極性符号側の端子）に、カソード端子が、第２パワーＭＯＳＦＥＴ１２のゲート端子にそれぞれ接続されている。   On the other hand, the second charging unit 22 charges the input capacitance of the second power MOSFET 12 and includes a second diode D22 and a second driving P-type MOSFET 220, and the polarity with respect to the input winding L21 is the first charging unit 21. Is connected to the second output winding L22 so as to have the opposite polarity. The second diode D22 has an anode terminal connected to the first terminal (a terminal on the polarity sign side in FIG. 1) of the second output winding L22, and a cathode terminal connected to the gate terminal of the second power MOSFET 12. .

また、第２駆動用Ｐ型ＭＯＳＦＥＴ２２０は、ソース端子が第２パワーＭＯＳＦＥＴ１２のゲート端子に、ドレイン端子が第２パワーＭＯＳＦＥＴ１２のソース端子及び第２出力巻線Ｌ２２の第２端子（図１中、極性符号の反対側の端子）に、ゲート端子が第２出力巻線Ｌ２２の第１端子にそれぞれ接続されている。   In the second driving P-type MOSFET 220, the source terminal is the gate terminal of the second power MOSFET 12, the drain terminal is the source terminal of the second power MOSFET 12, and the second terminal of the second output winding L22 (in FIG. The gate terminal is connected to the first terminal of the second output winding L22.

第２充電部２２は、第２出力巻線Ｌ２２に一定方向の誘導電圧が発生したときに第２駆動用Ｐ型ＭＯＳＦＥＴ２２０がオフされて第２パワーＭＯＳＦＥＴ１２の入力容量を充電させ、一方、第２出力巻線Ｌ２２に前記の一定方向とは反対方向の誘導電圧が発生したときに第２駆動用Ｐ型ＭＯＳＦＥＴ２２０がオンされて前記の入力容量に充電された電荷を放電させる。なお、第２駆動用Ｐ型ＭＯＳＦＥＴ２２０は、第２出力巻線Ｌ２２に発生する誘導電圧ＶＳ２と、第２パワーＭＯＳＦＥＴ１２のゲート−ドレイン端子間電圧ＶＧ２との電位差に応じてオンオフされる。   The second charging unit 22 turns off the second driving P-type MOSFET 220 to charge the input capacitance of the second power MOSFET 12 when an induced voltage in a certain direction is generated in the second output winding L22. When an induced voltage in a direction opposite to the predetermined direction is generated in the output winding L22, the second driving P-type MOSFET 220 is turned on to discharge the charge charged in the input capacitance. The second driving P-type MOSFET 220 is turned on / off according to the potential difference between the induced voltage VS2 generated in the second output winding L22 and the gate-drain terminal voltage VG2 of the second power MOSFET 12.

このような回路構成によれば、第１及び第２出力巻線Ｌ２３，Ｌ２２に発生する誘導電圧ＶＳ１，ＶＳ２の方向は、第１及び第２ダイオードＤ２１，Ｄ２２に対して相対的に反対となる。このため、第１及び第２駆動用Ｐ型ＭＯＳＦＥＴ２１０，２２０は、一方がオンのとき、他方がオフとなる。さらに、第１及び第２パワーＭＯＳＦＥＴ１１，１２は、一方が充電状態でオンのとき、他方が放電状態でオフとなる。したがって、入力巻線Ｌ２１に流す励磁電流の導通方向を交互にすれば、第１及び第２パワーＭＯＳＦＥＴ１１，１２は交互にオンオフされる。   According to such a circuit configuration, the directions of the induced voltages VS1 and VS2 generated in the first and second output windings L23 and L22 are relatively opposite to the first and second diodes D21 and D22. . Therefore, when one of the first and second driving P-type MOSFETs 210 and 220 is on, the other is off. Further, when one of the first and second power MOSFETs 11 and 12 is turned on in a charged state, the other is turned off in a discharged state. Therefore, if the conduction direction of the excitation current flowing through the input winding L21 is alternated, the first and second power MOSFETs 11 and 12 are alternately turned on and off.

また、第１整流制御部２３は、入力側が第３出力巻線Ｌ２４の両端と接続され、出力側が第１整流用パワーＭＯＳＦＥＴ１７のゲート端子並びにソース端子と接続されている。第１整流制御部２３は、第３出力巻線Ｌ２４に発生した誘導電圧によって、第１及び第２パワーＭＯＳＦＥＴ１１，１２のオンオフ動作と同期するように、第１整流用パワーＭＯＳＦＥＴ１７をオンオフ制御する。   The first rectification control unit 23 has an input side connected to both ends of the third output winding L24, and an output side connected to the gate terminal and the source terminal of the first rectification power MOSFET 17. The first rectification control unit 23 performs on / off control of the first rectification power MOSFET 17 so as to synchronize with the on / off operation of the first and second power MOSFETs 11 and 12 by the induced voltage generated in the third output winding L24.

第２整流制御部２４は、入力側が第４出力巻線Ｌ２５の両端と接続され、出力側が第２整流用パワーＭＯＳＦＥＴ１８のゲート端子並びにソース端子と接続されている。第２整流制御部２４は、第４出力巻線Ｌ２５に発生した誘導電圧によって、第１及び第２パワーＭＯＳＦＥＴ１１，１２のオンオフ動作と同期するように、第２整流用パワーＭＯＳＦＥＴ１８をオンオフ制御する。   The second rectification control unit 24 has an input side connected to both ends of the fourth output winding L25, and an output side connected to the gate terminal and the source terminal of the second rectification power MOSFET 18. The second rectification control unit 24 performs on / off control of the second rectification power MOSFET 18 so as to synchronize with the on / off operation of the first and second power MOSFETs 11 and 12 by the induced voltage generated in the fourth output winding L25.

第３及び第４整流制御部２５，２６は、入力側が第５出力巻線Ｌ２６の両端とそれぞれ接続されて、出力側がそれぞれ第３及び第４整流用パワーＭＯＳＦＥＴ１９，１０のゲート端子並びにソース端子と接続されている。第３及び第４整流制御部２５，２６は、第５出力巻線Ｌ２６に発生した誘導電圧によって、第１及び第２パワーＭＯＳＦＥＴ１１，１２のオンオフ動作と同期するように、それぞれ第３及び第４整流用パワーＭＯＳＦＥＴ１９，１０をオンオフ制御する。   The third and fourth rectification control units 25 and 26 have input sides connected to both ends of the fifth output winding L26, respectively, and output sides connected to gate terminals and source terminals of the third and fourth rectification power MOSFETs 19 and 10, respectively. It is connected. The third and fourth rectification control units 25 and 26 are configured to synchronize with the on / off operation of the first and second power MOSFETs 11 and 12 by the induced voltage generated in the fifth output winding L26, respectively. The rectifying power MOSFETs 19 and 10 are on / off controlled.

また、スイッチ制御部３は、４つのＭＯＳＦＥＴ４１〜４４の各ゲート端子と接続され、励磁電流の導通方向が周期的に交互になるように、４つのＭＯＳＦＥＴ４１〜４４を、組ごとに、周期的に交互にオンする制御信号を４つのＭＯＳＦＥＴ４１〜４４に供給する。   In addition, the switch control unit 3 is connected to the gate terminals of the four MOSFETs 41 to 44, and the four MOSFETs 41 to 44 are periodically arranged for each group so that the conduction direction of the excitation current is alternately alternated. Control signals that turn on alternately are supplied to the four MOSFETs 41 to 44.

具体的には、スイッチ制御部３は、制御信号Ｓ１〜Ｓ４によりＭＯＳＦＥＴ４１〜４４をそれぞれオンオフする。これにより、何れの組がオンになっているかに応じて、入力巻線Ｌ２１に流れる励磁電流の方向が決定される。また、ＭＯＳＦＥＴ４１〜４４が全てオフのとき、入力巻線Ｌ２１の励磁電流は遮断される。   Specifically, the switch control unit 3 turns on and off the MOSFETs 41 to 44 by the control signals S1 to S4, respectively. Thereby, the direction of the exciting current flowing in the input winding L21 is determined according to which set is turned on. When all of the MOSFETs 41 to 44 are off, the exciting current of the input winding L21 is cut off.

これまで述べた構成は従来技術に見られるが、本発明の特徴的部分は、次に述べるスイッチ制御部３の制御方式にある。すなわち、スイッチ制御部３は、組のうちの一方のオン期間と他方のオン期間の間に４つのＭＯＳＦＥＴ４１〜４４を全てオフにするデッドタイムを制御信号Ｓ１〜Ｓ４に設けて、このデッドタイム内に、励磁電流の遮断により発生した一定方向の誘導電圧によって、第１パワーＭＯＳＦＥＴ１１又は第２パワーＭＯＳＦＥＴ１２の入力容量の充電を完了させ、第１及び第２パワーＭＯＳＦＥＴ１１，１２を交互にオンオフさせる。   The configuration described so far can be found in the prior art, but the characteristic part of the present invention resides in the control method of the switch control unit 3 described below. That is, the switch control unit 3 provides the control signals S1 to S4 with a dead time for turning off all the four MOSFETs 41 to 44 between one on period and the other on period of the set. In addition, the charging of the input capacitance of the first power MOSFET 11 or the second power MOSFET 12 is completed by the induced voltage in a certain direction generated by the interruption of the excitation current, and the first and second power MOSFETs 11 and 12 are alternately turned on and off.

図２及び図３を用いてスイッチ制御部３による制御と作用効果について具体的に説明する。図２と図３は、ともに本発明に係るスイッチング電源装置の制御方式を示す波形図であるが、図２には図１中の電流ＩＳ１及びＩＳ２が示され、一方、図３には図１中の電圧ＶＳ１及びＶＳ２が示されているという違いがある。   The control by the switch control part 3 and an effect are demonstrated concretely using FIG.2 and FIG.3. 2 and 3 are both waveform diagrams showing the control method of the switching power supply according to the present invention. FIG. 2 shows the currents IS1 and IS2 in FIG. 1, whereas FIG. There is a difference that medium voltages VS1 and VS2 are shown.

図中、制御信号Ｓ１〜Ｓ４は、図１に記した矢印の符号と対応しており、スイッチ制御部３からＭＯＳＦＥＴ４１〜４４の各ゲート端子に出力される各制御信号を表している。制御信号Ｓ１〜Ｓ４が高電位にあるときには、ＭＯＳＦＥＴ４１〜４４はオンとなり、一方、低電位にあるときにはＭＯＳＦＥＴ４１〜４４はオフとなる。スイッチ制御部３は、制御信号Ｓ１及びＳ４を同時に、また、制御信号Ｓ２及びＳ３を同時に、それぞれ周期Ｔで制御する。これらの制御期間の間には上記のデッドタイムが設けられている。なお、上部に記した符号ｔ１〜ｔ１０は、説明の便宜をはかるために付した時刻であり、ｔ１時は、スイッチング電源装置を起動した直後の時刻を表すものとする。ここで、ｔ３時〜ｔ５時と、ｔ６時〜ｔ８時と、ｔ９時〜ｔ１０時とがデッドタイムとなる。   In the figure, control signals S1 to S4 correspond to the symbols of the arrows shown in FIG. 1 and represent the control signals output from the switch control unit 3 to the gate terminals of the MOSFETs 41 to 44, respectively. When the control signals S1 to S4 are at a high potential, the MOSFETs 41 to 44 are turned on. On the other hand, when the control signals S1 to S4 are at a low potential, the MOSFETs 41 to 44 are turned off. The switch control unit 3 controls the control signals S1 and S4 simultaneously and the control signals S2 and S3 simultaneously with the period T. The dead time is provided between these control periods. Reference numerals t1 to t10 described above are times given for convenience of explanation, and t1 represents a time immediately after starting the switching power supply device. Here, the dead times are from t3 to t5, from t6 to t8, and from t9 to t10.

また、図中、電流ＩＰ，ＩＳ１，ＩＳ２と、電圧ＶＳ１，ＶＳ２，ＶＧ１，ＶＧ２とは、図１に記した矢印の符号と、極性を含めて対応している。すなわち、電流ＩＰは、入力巻線Ｌ２１に図中下方向に流れる励磁電流の大きさを表している。電流ＩＳ１は、第１パワーＭＯＳＦＥＴ１１のゲート端子に向かって流れる誘導電流の大きさを表しており、一方、電流ＩＳ２は、第２パワーＭＯＳＦＥＴ１２のゲート端子に向かう方向とは反対方向に流れる誘導電流の大きさを表している。   In the figure, the currents IP, IS1, IS2 and the voltages VS1, VS2, VG1, VG2 correspond to the arrows shown in FIG. That is, the current IP represents the magnitude of the exciting current flowing in the input winding L21 in the downward direction in the figure. The current IS1 represents the magnitude of the induced current flowing toward the gate terminal of the first power MOSFET 11, while the current IS2 is the induced current flowing in the direction opposite to the direction toward the gate terminal of the second power MOSFET 12. Represents size.

また、電圧ＶＳ１は、第１出力巻線Ｌ２３に下方向に発生する誘導電圧の大きさを表し、一方、電圧ＶＳ２は、第２出力巻線Ｌ２２に上方向に発生する誘導電圧の大きさを表す。電圧ＶＧ１及びＶＧ２は、第１及び第２パワーＭＯＳＦＥＴ１１，１２のゲート端子とソース端子の間の電圧の大きさを表している。ここで、電圧ＶＧ１及びＶＧ２は、ソース端子の電位を基準にして表されている。   The voltage VS1 represents the magnitude of the induced voltage generated downward in the first output winding L23, while the voltage VS2 represents the magnitude of the induced voltage generated upward in the second output winding L22. To express. The voltages VG1 and VG2 represent the magnitude of the voltage between the gate terminal and the source terminal of the first and second power MOSFETs 11 and 12. Here, the voltages VG1 and VG2 are expressed with reference to the potential of the source terminal.

ｔ１時において、制御信号Ｓ２及びＳ３が高電位になると、入力巻線Ｌ２１にＶｃｃ（Ｖ）の電圧が印加され、電圧ＶＳ１が（＋）Ｖｃｃ（Ｖ）となり、一方、電圧ＶＧ１は初期状態の０（Ｖ）であるから、第１ダイオードＤ２１に対して順方向の電圧が印加される。よって、１次側の入力巻線Ｌ２１と２次側の第１出力巻線Ｌ２３は、電流が流れることが可能な状態となり、フォワード動作が行なわれ、電流ＩＰと電流ＩＳ１は、同時にインパルス的に増加する。   When the control signals S2 and S3 become high potential at time t1, the voltage Vcc (V) is applied to the input winding L21 and the voltage VS1 becomes (+) Vcc (V), while the voltage VG1 is in the initial state. Since the voltage is 0 (V), a forward voltage is applied to the first diode D21. Therefore, the primary-side input winding L21 and the secondary-side first output winding L23 are in a state in which a current can flow, and a forward operation is performed. The current IP and the current IS1 are simultaneously impulsed. To increase.

また、第１駆動用Ｐ型ＭＯＳＦＥＴ２１０は、第１ダイオードＤ２１がオンであるため、ゲート−ソース端子間電圧がほぼ０（Ｖ）となりオフされる。よって、電流ＩＳ１により第１パワーＭＯＳＦＥＴ１１の入力容量が充電され、電圧ＶＧ１は正方向に増加して、第１パワーＭＯＳＦＥＴ１１はオンされる。   Further, since the first diode D21 is on, the first driving P-type MOSFET 210 is turned off because the voltage between the gate and the source terminal is almost 0 (V). Therefore, the input capacitance of the first power MOSFET 11 is charged by the current IS1, the voltage VG1 increases in the positive direction, and the first power MOSFET 11 is turned on.

一方、第２充電部２２では、電圧ＶＳ２が（−）Ｖｃｃ（Ｖ）となり、電圧ＶＧ２は初期状態の０（Ｖ）であるから、第２ダイオードＤ２２に対して逆方向の電圧が印加される。よって、電流ＩＳ２は０（Ａ）である。また、第２駆動用Ｐ型ＭＯＳＦＥＴ２２０は、ゲート−ソース端子間に（−）Ｖｃｃ（Ｖ）の電圧が印加されるのでオンされる。したがって、第２パワーＭＯＳＦＥＴ１２もオフ状態を維持する。   On the other hand, in the second charging unit 22, the voltage VS <b> 2 becomes (−) Vcc (V) and the voltage VG <b> 2 is 0 (V) in the initial state, so a reverse voltage is applied to the second diode D <b> 22. . Therefore, the current IS2 is 0 (A). The second driving P-type MOSFET 220 is turned on because a voltage of (−) Vcc (V) is applied between the gate and source terminals. Therefore, the second power MOSFET 12 is also kept off.

ｔ２時において、電圧ＶＧ１及び電圧ＶＳ１が（＋）Ｖｃｃ（Ｖ）まで増加すると、第１ダイオードＤ２１はオフ状態となり充電動作は停止する。その後、ｔ３時まで制御信号Ｓ２及びＳ３は高電位のままであり、入力巻線Ｌ２１にＶｃｃ（Ｖ）の電圧が印加されるため、電流ＩＰは負方向へ増加し続けるから、電圧ＶＧ１は（＋）Ｖｃｃ（Ｖ）を維持する。   When the voltage VG1 and the voltage VS1 increase to (+) Vcc (V) at t2, the first diode D21 is turned off and the charging operation is stopped. Thereafter, the control signals S2 and S3 remain at a high potential until time t3, and since the voltage Vcc (V) is applied to the input winding L21, the current IP continues to increase in the negative direction. +) Maintain Vcc (V).

ｔ３時において、制御信号Ｓ２及びＳ３が低電位になると電流ＩＰは０（Ａ）となり、フライバック動作によって電圧ＶＳ２は正方向に増加する。一方、電圧ＶＧ２は０（Ｖ）であるから、第２ダイオードＤ２２に対して順方向の電圧が印加される。このため、電流ＩＳ２は、電流ＩＰが転流して直前の電流ＩＰと同じ電流値となる。また、第２駆動用Ｐ型ＭＯＳＦＥＴ２２０は、第２ダイオードＤ２２がオンであるため、ゲート−ソース端子間電圧がほぼ０（Ｖ）となりオフされる。よって、電流ＩＳ２により第２パワーＭＯＳＦＥＴ１２の入力容量が充電され、電圧ＶＧ２は（＋）Ｖｃｃ（Ｖ）まで増加して、第２パワーＭＯＳＦＥＴ１２はオンされる。   At time t3, when the control signals S2 and S3 become low potential, the current IP becomes 0 (A), and the voltage VS2 increases in the positive direction by the flyback operation. On the other hand, since the voltage VG2 is 0 (V), a forward voltage is applied to the second diode D22. For this reason, the current IS2 has the same current value as the current IP just before the current IP commutates. Further, since the second diode D22 is on, the second driving P-type MOSFET 220 is turned off because the voltage between the gate and the source terminal is almost 0 (V). Therefore, the input capacitance of the second power MOSFET 12 is charged by the current IS2, the voltage VG2 increases to (+) Vcc (V), and the second power MOSFET 12 is turned on.

一方、第１充電部２１では、フライバック動作によって電圧ＶＳ１が負方向に増加し、電圧ＶＧ１は（＋）Ｖｃｃ（Ｖ）のままである。よって、第１ダイオードＤ２１に逆方向の電圧が印加されるから、電流ＩＳ１は０（Ａ）のままである。また、第１駆動用Ｐ型ＭＯＳＦＥＴ２１０は、ゲート−ソース端子間に（−）Ｖｃｃ（Ｖ）の電圧が印加されるのでオンされる。このため、第１パワーＭＯＳＦＥＴ１１の入力容量に充電された電荷が放電されるとともに、第１パワーＭＯＳＦＥＴ１１はオフされる。   On the other hand, in the first charging unit 21, the voltage VS1 increases in the negative direction due to the flyback operation, and the voltage VG1 remains (+) Vcc (V). Therefore, since a reverse voltage is applied to the first diode D21, the current IS1 remains 0 (A). The first driving P-type MOSFET 210 is turned on because a voltage of (−) Vcc (V) is applied between the gate and source terminals. For this reason, the charge charged in the input capacitance of the first power MOSFET 11 is discharged, and the first power MOSFET 11 is turned off.

ｔ４時において、電圧ＶＧ２及び電圧ＶＳ２が（＋）Ｖｃｃ（Ｖ）まで増加すると、第２ダイオードＤ２２はオフ状態となり充電動作は停止する。このとき、電流ＩＳ２は急激に減少して０（Ａ）になり、フライバック動作によって、電流ＩＰが負方向に微小に増加する。その後、電流ＩＰは、直流入力電圧Ｖｃｃ（Ｖ）によりＭＯＳＦＥＴ４１〜４４のボディダイオードを通して端子Ｔ４１，４２に接続された外部の直流電源に回生されるため、徐々に減少する。   When the voltage VG2 and the voltage VS2 increase to (+) Vcc (V) at t4, the second diode D22 is turned off and the charging operation is stopped. At this time, the current IS2 rapidly decreases to 0 (A), and the current IP slightly increases in the negative direction by the flyback operation. Thereafter, the current IP is regenerated to the external DC power source connected to the terminals T41 and 42 through the body diodes of the MOSFETs 41 to 44 by the DC input voltage Vcc (V), and therefore gradually decreases.

ｔ５時において、制御信号Ｓ１及びＳ４は高電位になる。このとき、電流ＩＰは負方向に流れているが、入力巻線Ｌ２１にＶｃｃ（Ｖ）の電圧がかかっているため、導通方向が正方向に反転し、ｔ６時になるまで線形的に変化し続ける。よって、電圧ＶＳ２は（＋）Ｖｃｃ（Ｖ）を維持する。一方、第２パワーＭＯＳＦＥＴ１２の入力容量の充電はデッドタイム内に完了しているから、電圧ＶＧ２は（＋）Ｖｃｃ（Ｖ）を維持する。よって、第２ダイオードＤ２２は、順方向にバイアスされることなくオフ状態のままであり、フォワード動作が発生して電流ＩＳ２が増加することはない。   At t5, the control signals S1 and S4 are at a high potential. At this time, the current IP flows in the negative direction, but since the voltage Vcc (V) is applied to the input winding L21, the conduction direction is reversed in the positive direction and continues to change linearly until t6 o'clock. . Therefore, the voltage VS2 maintains (+) Vcc (V). On the other hand, since the charging of the input capacitance of the second power MOSFET 12 is completed within the dead time, the voltage VG2 maintains (+) Vcc (V). Therefore, the second diode D22 remains off without being forward biased, and the forward operation does not occur and the current IS2 does not increase.

ｔ６時において、制御信号Ｓ１及びＳ４が低電位になると電流ＩＰは０（Ａ）となり、フライバック動作によって電圧ＶＳ１は正方向に増加する。一方、電圧ＶＧ１は０であるから、第１ダイオードＤ２１に対して順方向の電圧が印加される。このため、ＩＳ１は、電流ＩＰが転流して直前の電流ＩＰと同じ電流値になる。また、第１駆動用Ｐ型ＭＯＳＦＥＴ２１０は、第１ダイオードＤ２１がオンであるため、ゲート−ソース端子間電圧がほぼ０（Ｖ）となりオフされる。よって、電流ＩＳ１により第１パワーＭＯＳＦＥＴ１１の入力容量が充電され、電圧ＶＧ１は（＋）Ｖｃｃ（Ｖ）まで増加して、第１パワーＭＯＳＦＥＴ１１はオンされる。   At time t6, when the control signals S1 and S4 become low potential, the current IP becomes 0 (A), and the voltage VS1 increases in the positive direction by the flyback operation. On the other hand, since the voltage VG1 is 0, a forward voltage is applied to the first diode D21. For this reason, the current IP has the same current value as the current IP just before the current IP commutates. Further, since the first diode D21 is on, the first driving P-type MOSFET 210 is turned off because the voltage between the gate and the source terminal is almost 0 (V). Therefore, the input capacitance of the first power MOSFET 11 is charged by the current IS1, the voltage VG1 increases to (+) Vcc (V), and the first power MOSFET 11 is turned on.

一方、第２充電部２２では、フライバック動作によって電圧ＶＳ２が負方向に増加し、電圧ＶＧ２は（＋）Ｖｃｃ（Ｖ）のままである。よって、第２ダイオードＤ２２に逆方向の電圧が印加され、電流ＩＳ２は０（Ａ）のままである。また、第２駆動用Ｐ型ＭＯＳＦＥＴ２２０は、ゲート−ソース端子間に（−）Ｖｃｃ（Ｖ）の電圧が印加されるのでオンされる。このため、第２パワーＭＯＳＦＥＴ１２の入力容量に充電された電荷が放電されるとともに、第２パワーＭＯＳＦＥＴ１２はオフされる。   On the other hand, in the second charging unit 22, the voltage VS2 increases in the negative direction due to the flyback operation, and the voltage VG2 remains (+) Vcc (V). Therefore, a reverse voltage is applied to the second diode D22, and the current IS2 remains 0 (A). The second driving P-type MOSFET 220 is turned on because a voltage of (−) Vcc (V) is applied between the gate and source terminals. For this reason, the charge charged in the input capacitance of the second power MOSFET 12 is discharged, and the second power MOSFET 12 is turned off.

ｔ７時において、電圧ＶＧ１及び電圧ＶＳ１が（＋）Ｖｃｃ（Ｖ）まで増加すると、第１ダイオードＤ２１はオフ状態となり充電動作は停止する。このとき、電流ＩＳ１は急激に減少して０（Ａ）になり、フライバック動作によって、電流ＩＰが負方向に微小に増加する。その後、電流ＩＰは、直流入力電圧ＶｃｃによりＭＯＳＦＥＴ４１〜４４のボディダイオードを通して端子Ｔ４１，４２に接続された外部の直流電源に回生されるため、徐々に減少する。   At time t7, when the voltage VG1 and the voltage VS1 increase to (+) Vcc (V), the first diode D21 is turned off and the charging operation is stopped. At this time, the current IS1 rapidly decreases to 0 (A), and the current IP slightly increases in the negative direction by the flyback operation. Thereafter, the current IP is regenerated to the external DC power source connected to the terminals T41 and 42 through the body diodes of the MOSFETs 41 to 44 by the DC input voltage Vcc, and therefore gradually decreases.

ｔ８時において、制御信号Ｓ２及びＳ３は高電位になる。このとき、電流ＩＰは正方向に流れているが、入力巻線Ｌ２１にＶｃｃ（Ｖ）の電圧がかかっているため、導通方向が負方向に反転し、ｔ９時になるまで線形的に変化し続ける。よって、電圧ＶＳ１は（＋）Ｖｃｃ（Ｖ）を維持する。一方、第１パワーＭＯＳＦＥＴ１１の入力容量の充電はデッドタイム内に完了しているから、電圧ＶＧ１は（＋）Ｖｃｃ（Ｖ）を維持する。よって、第１ダイオードＤ２１は、順方向にバイアスされることなくオフ状態のままであり、フォワード動作が発生して電流ＩＳ１が増加することはない。   At time t8, the control signals S2 and S3 become high potential. At this time, the current IP flows in the positive direction, but since the voltage Vcc (V) is applied to the input winding L21, the conduction direction is reversed in the negative direction and continues to change linearly until t9 o'clock. . Therefore, the voltage VS1 maintains (+) Vcc (V). On the other hand, since the charging of the input capacitance of the first power MOSFET 11 is completed within the dead time, the voltage VG1 maintains (+) Vcc (V). Therefore, the first diode D21 remains off without being forward biased, and the forward operation does not occur and the current IS1 does not increase.

ｔ９時において、制御信号Ｓ２及びＳ３が低電位になると電流ＩＰは０（Ａ）となり、フライバック動作によって電圧ＶＳ２は正方向に増加する。一方、電圧ＶＧ２は０（Ｖ）であるから、第２ダイオードＤ２２に対して順方向の電圧が印加される。このため、電流ＩＳ２は、電流ＩＰが転流して直前の電流ＩＰと同じ電流値となる。また、第２駆動用Ｐ型ＭＯＳＦＥＴ２２０は、第２ダイオードＤ２２がオンであるため、ゲート−ソース端子間電圧がほぼ０（Ｖ）となりオフされる。よって、電流ＩＳ２により第２パワーＭＯＳＦＥＴ１２の入力容量が充電され、電圧ＶＧ２は（＋）Ｖｃｃ（Ｖ）まで増加して、第２パワーＭＯＳＦＥＴ１２はオンされる。   At time t9, when the control signals S2 and S3 become low potential, the current IP becomes 0 (A), and the voltage VS2 increases in the positive direction by the flyback operation. On the other hand, since the voltage VG2 is 0 (V), a forward voltage is applied to the second diode D22. For this reason, the current IS2 has the same current value as the current IP just before the current IP commutates. Further, since the second diode D22 is on, the second driving P-type MOSFET 220 is turned off because the voltage between the gate and the source terminal is almost 0 (V). Therefore, the input capacitance of the second power MOSFET 12 is charged by the current IS2, the voltage VG2 increases to (+) Vcc (V), and the second power MOSFET 12 is turned on.

一方、第１充電部２１では、フライバック動作によって電圧ＶＳ１が負方向に増加し、電圧ＶＧ１は（＋）Ｖｃｃ（Ｖ）のままである。よって、第１ダイオードＤ２１に逆方向の電圧が印加されるから、電流ＩＳ１は０（Ａ）のままである。また、第１駆動用Ｐ型ＭＯＳＦＥＴ２１０は、ゲート−ソース端子間に（−）Ｖｃｃ（Ｖ）の電圧が印加されるのでオンされる。このため、第１パワーＭＯＳＦＥＴ１１の入力容量に充電された電荷が放電されるとともに、第１パワーＭＯＳＦＥＴ１１はオフされる。   On the other hand, in the first charging unit 21, the voltage VS1 increases in the negative direction due to the flyback operation, and the voltage VG1 remains (+) Vcc (V). Therefore, since a reverse voltage is applied to the first diode D21, the current IS1 remains 0 (A). The first driving P-type MOSFET 210 is turned on because a voltage of (−) Vcc (V) is applied between the gate and source terminals. For this reason, the charge charged in the input capacitance of the first power MOSFET 11 is discharged, and the first power MOSFET 11 is turned off.

ｔ１０時において、電圧ＶＧ２及び電圧ＶＳ２が（＋）Ｖｃｃ（Ｖ）まで増加すると、第２ダイオードＤ２２はオフ状態となり充電動作は停止する。このとき、電流ＩＳ２は急激に減少して０（Ａ）になり、フライバック動作によって、電流ＩＰが負方向に微小に増加する。その後、電流ＩＰは、直流入力電圧ＶｃｃによりＭＯＳＦＥＴ４１〜４４のボディダイオードを通して端子Ｔ４１，４２に接続された外部の直流電源に回生されるため、徐々に減少する。   When the voltage VG2 and the voltage VS2 increase to (+) Vcc (V) at time t10, the second diode D22 is turned off and the charging operation is stopped. At this time, the current IS2 rapidly decreases to 0 (A), and the current IP slightly increases in the negative direction by the flyback operation. Thereafter, the current IP is regenerated to the external DC power source connected to the terminals T41 and 42 through the body diodes of the MOSFETs 41 to 44 by the DC input voltage Vcc, and therefore gradually decreases.

以後は、ｔ５〜ｔ１０時の動作が繰り返し行われる。図２及び図３では、スイッチング電源装置の起動直後の過渡状態を含めて表しているために、電流ＩＰ，ＩＳ１，ＩＳ２のピーク値にばらつきがあるが、所定時間が経過して定常状態になると、ばらつきは見られなくなる。   Thereafter, the operation from t5 to t10 is repeatedly performed. 2 and 3, since the transient state immediately after the switching power supply device is activated is shown, there are variations in the peak values of the currents IP, IS1 and IS2, but when a predetermined time elapses, the steady state is reached. , Variation will not be seen.

このように、デッドタイム内に、第１パワーＭＯＳＦＥＴ１１又は第２パワーＭＯＳＦＥＴ１２の入力容量の充電を完了させることで、第１ダイオードＤ２１又は第２ダイオードＤ２２に順方向バイアスがかかることはなく、上述した特許文献１に開示されているようなフォワード動作を防止することができる。同時に、第１パワーＭＯＳＦＥＴ１１又は第２パワーＭＯＳＦＥＴ１２の入力容量の充電に、励磁電流の遮断により発生した誘導電圧、すなわちフライバック電圧を利用しているため、２次側の第１及び第２出力巻線Ｌ２３，Ｌ２２と第１及び第２充電部２１，２２に流れる電流の大きさを小さくできる。一方、ｔ２〜ｔ３時とｔ５〜ｔ６時とｔ８〜ｔ９時のオン期間中の励磁電流を増加させる動作、ｔ３〜ｔ５時とｔ６〜ｔ８時のデッドタイム期間中に励磁電流の遮断により発生した前記一定方向の電圧によって、第１パワーＭＯＳＦＥＴ１１又は第２パワーＭＯＳＦＥＴ１２の入力容量を充電する動作において、電流が流れる回路のインピーダンスのうち、入力巻線Ｌ２１と第１及び第２出力巻線Ｌ２２，Ｌ２３のインダクタンス成分に印加される電圧が大きく、巻線抵抗、スイッチ部４、第１及び第２充電部２１，２２などの抵抗成分に印加される電圧が小さくなるため、発生する電力損失を低く抑えることができる。   Thus, the forward bias is not applied to the first diode D21 or the second diode D22 by completing the charging of the input capacitance of the first power MOSFET 11 or the second power MOSFET 12 within the dead time. The forward operation as disclosed in Patent Document 1 can be prevented. At the same time, since the induced voltage generated by the interruption of the excitation current, that is, the flyback voltage is used for charging the input capacitance of the first power MOSFET 11 or the second power MOSFET 12, the first and second output windings on the secondary side are used. The magnitude of the current flowing through the lines L23 and L22 and the first and second charging units 21 and 22 can be reduced. On the other hand, the operation was performed by increasing the excitation current during the on period from t2 to t3, from t5 to t6, and from t8 to t9, and by the interruption of the excitation current during the dead time period from t3 to t5 and from t6 to t8. In the operation of charging the input capacitance of the first power MOSFET 11 or the second power MOSFET 12 with the voltage in a certain direction, the input winding L21 and the first and second output windings L22, L23 out of the impedance of the circuit through which the current flows. Since the voltage applied to the inductance component is large and the voltage applied to the resistance component such as the winding resistance, the switch unit 4, the first and second charging units 21 and 22 is small, the generated power loss is kept low. be able to.

また、トランスＴ２の第１及び第２出力巻線Ｌ２３，Ｌ２２にはフライバック動作によって誘導電流を流すようにしたから、トランスＴ２の励磁インダクタンスを小さくすることができる。よって、コア断面積は小さくて済み、トランスＴ２を小型化できる。   In addition, since the induced current flows through the first and second output windings L23 and L22 of the transformer T2 by the flyback operation, the exciting inductance of the transformer T2 can be reduced. Therefore, the core cross-sectional area is small and the transformer T2 can be downsized.

次に、図２を用いて、本実施形態に適する駆動トランスＴ２の励磁インダクタンスＬｍについて説明する。   Next, the excitation inductance Lm of the drive transformer T2 suitable for this embodiment will be described with reference to FIG.

第１及び第２パワーＭＯＳＦＥＴ１１，１２の入力容量をＣとしたとき、電流ＩＳ１又はＩＳ２により入力容量に充電される電荷量Ｑは以下の式（１）を満たさなければいけない。
Ｑ＝Ｃ・Ｖｃｃ≦∫ＩＳ１・ｄｔ （１）
なお、電流ＩＳ１とＩＳ２の波形は同じパタンであるから、ここでは電流ＩＳ１についてのみ示している。 When the input capacitance of the first and second power MOSFETs 11 and 12 is C, the amount of charge Q charged to the input capacitance by the current IS1 or IS2 must satisfy the following formula (1).
Q = C · Vcc ≦ ∫IS1 · dt (1)
Since the waveforms of the currents IS1 and IS2 have the same pattern, only the current IS1 is shown here.

式（１）の∫ＩＳ・１ｄｔは第１パワーＭＯＳＦＥＴ１１の入力容量の充電に必要な電流の合計なので、図中の電流ＩＳ１の斜線部分の面積と等しく、さらに、これは電流ＩＰの斜線部分の面積と等しい。また、図中、電流ＩＰの波形上に示した点Ｐ０〜Ｐ３のうち、点Ｐ０及びＰ３は各々正負のピーク値を示すから点Ｐ０と点Ｐ３の時間間隔は周期Ｔの半分であり、さらに点Ｐ０と点Ｐ２の時間間隔は周期Ｔの４分の１である。ここで、点Ｐ１と点Ｐ２の時間間隔を０に近似し、電流ＩＰのピーク電流値をＩＰｍａｘとすると、以下の式（２）が得られる。
∫ＩＳ１・ｄｔ＝０．５・（Ｔ／４）・ＩＰｍａｘ （２） Since ∫IS · 1dt in the equation (1) is the total current required for charging the input capacitance of the first power MOSFET 11, it is equal to the area of the shaded portion of the current IS1 in the figure. Equal to the area. In the figure, among the points P0 to P3 shown on the waveform of the current IP, the points P0 and P3 show positive and negative peak values, respectively, so the time interval between the points P0 and P3 is half of the period T. The time interval between the points P0 and P2 is a quarter of the period T. Here, when the time interval between the points P1 and P2 is approximated to 0 and the peak current value of the current IP is IPmax, the following equation (2) is obtained.
∫IS1 · dt = 0.5 · (T / 4) · IPmax (2)

一方、駆動トランスＴ２の励磁インダクタンスＬｍには振幅Ｖｃｃの矩形波電圧が印加されるため、以下の式（３）が得られる。
Ｖｃｃ＝Ｌｍ・（ΔＩＳ１／Δｔ）＝Ｌｍ・{ＩＰｍａｘ／（Ｔ／４）｝ （３） On the other hand, since a rectangular wave voltage with an amplitude Vcc is applied to the excitation inductance Lm of the drive transformer T2, the following equation (3) is obtained.
Vcc = Lm · (ΔIS1 / Δt) = Lm · {IPmax / (T / 4)} (3)

したがって、式（１）に式（２）及び（３）を代入すると、以下の式（４）が得られる。
Ｌｍ≦（１／３２）・Ｔ２／Ｃ （４）
よって、駆動トランスＴ２は、励磁インダクタンスＬｍが式（４）を満たすように選択されるのが望ましい。 Therefore, substituting Equations (2) and (3) into Equation (1) yields the following Equation (4).
Lm ≦ (1/32) · T 2 / C (4)
Therefore, it is desirable that the drive transformer T2 be selected so that the excitation inductance Lm satisfies the formula (4).

さらに望ましくは、式（４）の範囲内でパワーＭＯＳＦＥＴ駆動回路の電力損失を最小にする励磁インダクタンスＬｍを選択する必要がある。すなわち、励磁インダクタンスＬｍを小さくすると励磁電流が大きくなり、スイッチ駆動部２に流れる電流の実効値が増えて、スイッチ駆動部２の損失が増加するが、電圧ＶＧ１及びＶＧ２の立ち上がりが急峻になるから第１及び第２パワーＭＯＳＦＥＴ１１，１２のスイッチング損失は減少する。このため、式（４）の範囲内で、スイッチ駆動部２の損失と第１及び第２パワーＭＯＳＦＥＴ１１，１２のスイッチング損失の合計が最小となるように、励磁インダクタンスＬｍの値を選択する必要がある。なお、励磁インダクタンスＬｍを選択するのではなく、式（４）を満たすように周期Ｔを定めることもできる。   More preferably, it is necessary to select the excitation inductance Lm that minimizes the power loss of the power MOSFET drive circuit within the range of the equation (4). That is, when the excitation inductance Lm is reduced, the excitation current increases, the effective value of the current flowing through the switch drive unit 2 increases, and the loss of the switch drive unit 2 increases, but the rise of the voltages VG1 and VG2 becomes steep. The switching loss of the first and second power MOSFETs 11 and 12 is reduced. Therefore, it is necessary to select the value of the excitation inductance Lm so that the sum of the loss of the switch drive unit 2 and the switching loss of the first and second power MOSFETs 11 and 12 is minimized within the range of the equation (4). is there. Instead of selecting the excitation inductance Lm, the period T can also be determined so as to satisfy Equation (4).

図４に、励磁インダクタンスＬｍ＝２・（１／３２）・Ｔ２／Ｃとした場合の図２相当の波形図を示す。第１及び第２パワーＭＯＳＦＥＴ１１，１２は、まずフライバック動作によって電流ＩＳから転流した電流ＩＳ１及びＩＳ２により充電され、次にフォワード動作によってインパルス的に発生する電流ＩＳ１及びＩＳ２によって充電されることにより、電圧ＶＧ１及びＶＧ２がそれぞれ段階的に増加していることがわかる。このようなフライバック動作とフォワード動作の複合動作を行なう場合、フライバック動作によって発生する電流ＩＳ１及びＩＳ２が大きいから、電圧ＶＧ１及びＶＧ２は、図中のＱ１及びＱ２に示すような中間電位まで緩やかに上昇してしまう。このため、第１及び第２パワーＭＯＳＦＥＴ１１，１２では電圧ＶＧ１及びＶＧ２が高電位とも低電位とも認識されない状態が比較的長く継続して、異常な動作が引き起こされてしまう可能性が高い。 FIG. 4 shows a waveform diagram corresponding to FIG. 2 when the excitation inductance Lm = 2 · (1/32) · T 2 / C. The first and second power MOSFETs 11 and 12 are first charged by the currents IS1 and IS2 commutated from the current IS by the flyback operation, and then charged by the currents IS1 and IS2 generated in an impulse manner by the forward operation. It can be seen that the voltages VG1 and VG2 increase in stages. When such a combined operation of the flyback operation and the forward operation is performed, the currents IS1 and IS2 generated by the flyback operation are large, so that the voltages VG1 and VG2 are gradually reduced to an intermediate potential as indicated by Q1 and Q2 in the figure. Will rise. For this reason, in the first and second power MOSFETs 11 and 12, the state where the voltages VG1 and VG2 are not recognized as the high potential and the low potential continues for a relatively long time, and there is a high possibility that an abnormal operation is caused.

一方、図５に、励磁インダクタンスＬｍ＝５・（１／３２）・Ｔ２／Ｃとした場合の図２相当の波形図を示す。第１及び第２パワーＭＯＳＦＥＴ１１，１２は、ほとんどフォワード動作によってインパルス的に発生する電流ＩＳ１及びＩＳ２のみによって充電され、電圧ＶＧ１及びＶＧ２がそれぞれ増加していることがわかる。この場合、フライバック動作によって発生する電流ＩＳ１及びＩＳ２は微小であるから、電圧ＶＧ１及びＶＧ２では、フライバック動作時、図中のＱ３及びＱ４に示すように低電位と認識される程度の微小な電圧しか発生しないため正常なフォワード動作が行なわれる。 On the other hand, FIG. 5 shows a waveform diagram corresponding to FIG. 2 when the excitation inductance Lm = 5 · (1/32) · T 2 / C. It can be seen that the first and second power MOSFETs 11 and 12 are charged only by the currents IS1 and IS2 generated almost in an impulse manner by the forward operation, and the voltages VG1 and VG2 increase, respectively. In this case, since the currents IS1 and IS2 generated by the flyback operation are very small, the voltages VG1 and VG2 are small enough to be recognized as low potentials as indicated by Q3 and Q4 in the figure during the flyback operation. Since only a voltage is generated, a normal forward operation is performed.

このように、励磁インダクタンスＬｍの値を式（４）の範囲外で選択する場合、正常なフォワード動作を実現するためには、図５のケースのように励磁インダクタンスＬｍをかなり大きい値に設定する必要がある。しかし、上述したように大きな励磁インダクタンスＬｍはトランスＴ２の大型化を招く。したがって、本発明のように、フライバック動作のみで動作するパワーＭＯＳＦＥＴ駆動回路を採用することで、トランスＴ２の小型化を図ることができる。   As described above, when the value of the excitation inductance Lm is selected outside the range of the expression (4), in order to realize a normal forward operation, the excitation inductance Lm is set to a considerably large value as in the case of FIG. There is a need. However, as described above, the large exciting inductance Lm leads to an increase in the size of the transformer T2. Therefore, the transformer T2 can be reduced in size by adopting the power MOSFET drive circuit that operates only by the flyback operation as in the present invention.

次に、図６及び図７を用いて本実施形態の変形例について説明する。図６及び図７は、この実施形態に係る制御方式を示す波形図である。図６には図１中の電流ＩＳ１及びＩＳ２が示され、一方、図７には図１中の電圧ＶＳ１及びＶＳ２が示されているという違いがある。本実施形態では、先の実施形態と回路は同一であるが、スイッチ制御部３の制御方式が若干異なる。   Next, a modified example of the present embodiment will be described with reference to FIGS. 6 and 7 are waveform diagrams showing a control method according to this embodiment. FIG. 6 shows the currents IS1 and IS2 in FIG. 1, while FIG. 7 shows the difference that the voltages VS1 and VS2 in FIG. 1 are shown. In this embodiment, the circuit is the same as that of the previous embodiment, but the control method of the switch control unit 3 is slightly different.

スイッチ制御部３は、入力巻線Ｌ２１に流れる励磁電流の遮断時、組を構成する２つのＭＯＳＦＥＴ４１，４４、もしくはＭＯＳＦＥＴ４２，４３をオフするタイミングを一定時間ずらす。これによって、オフされている第１駆動用Ｐ型ＭＯＳＦＥＴ２１０又は第２駆動用Ｐ型ＭＯＳＦＥＴ２２０の何れかをオンさせるとともに、入力巻線Ｌ２１と、２つのＭＯＳＦＥＴ４１〜４４のうち他方に先立ってオフされたＭＯＳＦＥＴ４１〜４４のボディダイオードとを通る電流値ＩＰｍａｘのループ電流を上記の一定時間だけ発生させて、第１又は第２パワーＭＯＳＦＥＴ１１，１２の何れか一方の放電動作の完了後に他方の充電動作を開始させる。   When the excitation current flowing through the input winding L21 is cut off, the switch control unit 3 shifts the timing for turning off the two MOSFETs 41 and 44 or the MOSFETs 42 and 43 constituting the set by a predetermined time. As a result, either the first driving P-type MOSFET 210 or the second driving P-type MOSFET 220 that is turned off is turned on, and the input winding L21 and the two MOSFETs 41 to 44 are turned off prior to the other. A loop current having a current value IPmax passing through the body diodes of the MOSFETs 41 to 44 is generated for the predetermined time, and the charging operation of the other one is started after the discharging operation of one of the first or second power MOSFETs 11 and 12 is completed. Let

具体的には、スイッチ制御部３は、制御信号Ｓ１及びＳ４を低電位にするときには制御信号Ｓ４を低電位にするタイミングを遅らせ、一方、制御信号Ｓ２及びＳ３を低電位にするときには制御信号Ｓ３を低電位にするタイミングを遅らせる。以下、先の実施形態との差異に重点を置いて、図中に示すｔ１時〜ｔ７時における各動作を説明する。なお、図６及び図７は定常状態における波形を示している。   Specifically, the switch control unit 3 delays the timing when the control signal S4 is set to a low potential when the control signals S1 and S4 are set at a low potential, and the control signal S3 when the control signals S2 and S3 are set at a low potential. Delay the timing to set the low potential. In the following, each operation from time t1 to time t7 shown in the figure will be described with emphasis on the difference from the previous embodiment. 6 and 7 show waveforms in a steady state.

ｔ１時において、制御信号Ｓ２及びＳ３が高電位になると、ボディダイオードを流れていた電流ＩＰが、ＭＯＳＦＥＴ４２，４３を流れ出す。このとき、入力巻線Ｌ２１には電圧Ｖｃｃ（Ｖ）が印加されているので、電流ＩＰは、ピーク電流値ＩＰｍａｘ（Ａ）になるまで正方向へ増加する。   When the control signals S2 and S3 become high potential at time t1, the current IP that has flowed through the body diode flows out through the MOSFETs 42 and 43. At this time, since the voltage Vcc (V) is applied to the input winding L21, the current IP increases in the positive direction until the peak current value IPmax (A) is reached.

ｔ２時において、制御信号Ｓ２が低電位になると、ＭＯＳＦＥＴ４２はオフされるが、電流ＩＰは、ＭＯＳＦＥＴ４１のボディダイオードと、ＭＯＳＦＥＴ４３とを通るループ電流として流れ続ける。このとき、入力巻線Ｌ２１の両端に電位はともに＋Ｖｃｃ（Ｖ）であるから、端子間電圧は０（Ｖ）であり、上記のループ電流の電流値はピーク電流値ＩＰｍａｘ（Ａ）で一定となる。よって、電圧ＶＳ２も０（Ｖ）となり、第２駆動用Ｐ型ＭＯＳＦＥＴ２２０は、ゲート−ソース端子間に（−）Ｖｃｃ（Ｖ）の電圧が印加されてオン状態になる。このため、第２パワーＭＯＳＦＥＴ１２の入力容量に充電された電荷が放電され、電圧ＶＧ２は０（Ｖ）になる。   At time t2, when the control signal S2 becomes a low potential, the MOSFET 42 is turned off, but the current IP continues to flow as a loop current passing through the body diode of the MOSFET 41 and the MOSFET 43. At this time, since the potentials at both ends of the input winding L21 are both + Vcc (V), the voltage between the terminals is 0 (V), and the current value of the loop current is constant at the peak current value IPmax (A). Become. Therefore, the voltage VS2 is also 0 (V), and the second driving P-type MOSFET 220 is turned on when a voltage of (-) Vcc (V) is applied between the gate and source terminals. For this reason, the electric charge charged in the input capacitance of the second power MOSFET 12 is discharged, and the voltage VG2 becomes 0 (V).

一方、入力巻線Ｌ２１の端子間電圧が０（Ｖ）であるので電圧ＶＳ１も０（Ｖ）となる。このとき、電圧ＶＧ１は０（Ｖ）であるから、第１駆動用Ｐ型ＭＯＳＦＥＴ２１０はオフされる。   On the other hand, since the voltage between the terminals of the input winding L21 is 0 (V), the voltage VS1 is also 0 (V). At this time, since the voltage VG1 is 0 (V), the first driving P-type MOSFET 210 is turned off.

ｔ３時において、制御信号Ｓ３が低電位になると、電流ＩＰが第１出力巻線Ｌ２３に転流し、電流ＩＳ１は、ピーク電流値ＩＰｍａｘ（Ａ）になる。このとき、第１駆動用Ｐ型ＭＯＳＦＥＴ２１０がオフ状態であるから、第１パワーＭＯＳＦＥＴ１１の入力容量が充電され、電圧ＶＧ１はＶｃｃ（Ｖ）となる。   At time t3, when the control signal S3 becomes a low potential, the current IP is commutated to the first output winding L23, and the current IS1 becomes the peak current value IPmax (A). At this time, since the first driving P-type MOSFET 210 is in the OFF state, the input capacitance of the first power MOSFET 11 is charged, and the voltage VG1 becomes Vcc (V).

ｔ４時において、電圧ＶＧ１がＶｃｃ（Ｖ）に達すると、電流ＩＳ１は０（Ａ）となって電流ＩＰに転流し、電流ＩＰは負方向へ増加する。   When the voltage VG1 reaches Vcc (V) at t4, the current IS1 becomes 0 (A) and is commutated to the current IP, and the current IP increases in the negative direction.

ｔ５時において、制御信号Ｓ１及びＳ４が高電位になると、ボディダイオードを流れていた電流ＩＰが、ＭＯＳＦＥＴ４１，４４を流れ出す。このとき、入力巻線Ｌ２１には電圧Ｖｃｃ（Ｖ）が印加されているので、電流ＩＰは、ピーク電流値ＩＰｍａｘ（Ａ）になるまで負方向へ増加する。   At time t5, when the control signals S1 and S4 are at a high potential, the current IP flowing through the body diode flows out through the MOSFETs 41 and 44. At this time, since the voltage Vcc (V) is applied to the input winding L21, the current IP increases in the negative direction until reaching the peak current value IPmax (A).

ｔ６時において、制御信号Ｓ１が低電位になると、ＭＯＳＦＥＴ４１はオフされるが、電流ＩＰは、ＭＯＳＦＥＴ４２のボディダイオードと、ＭＯＳＦＥＴ４４とを通るループ電流として流れ続ける。このとき、入力巻線Ｌ２１の両端に電位はともに０（Ｖ）であるから、端子間電圧は０（Ｖ）であり、上記のループ電流の電流値はピーク電流値ＩＰｍａｘで一定となる。よって、電圧ＶＳ１も０（Ｖ）となり、第１駆動用Ｐ型ＭＯＳＦＥＴ２１０は、ゲート−ソース端子間に（−）Ｖｃｃ（Ｖ）の電圧が印加されてオン状態になる。このため、第１パワーＭＯＳＦＥＴ１１の入力容量に充電された電荷が放電され、電圧ＶＧ１は０（Ｖ）になる。   When the control signal S1 becomes a low potential at t6, the MOSFET 41 is turned off, but the current IP continues to flow as a loop current passing through the body diode of the MOSFET 42 and the MOSFET 44. At this time, since the potentials at both ends of the input winding L21 are both 0 (V), the voltage between the terminals is 0 (V), and the current value of the loop current is constant at the peak current value IPmax. Therefore, the voltage VS1 is also 0 (V), and the first driving P-type MOSFET 210 is turned on when a voltage of (-) Vcc (V) is applied between the gate and source terminals. For this reason, the electric charge charged in the input capacitance of the first power MOSFET 11 is discharged, and the voltage VG1 becomes 0 (V).

一方、入力巻線Ｌ２１の端子間電圧が０（Ｖ）であるので電圧ＶＳ２も０（Ｖ）となる。このとき、電圧ＶＧ２は０（Ｖ）であるから、第２駆動用Ｐ型ＭＯＳＦＥＴ２２０はオフされる。   On the other hand, since the voltage between the terminals of the input winding L21 is 0 (V), the voltage VS2 is also 0 (V). At this time, since the voltage VG2 is 0 (V), the second driving P-type MOSFET 220 is turned off.

ｔ７時において、制御信号Ｓ４が低電位になると、電流ＩＰが第２出力巻線Ｌ２２に転流し、電流ＩＳ２は、ピーク電流値ＩＰｍａｘ（Ａ）になる。このとき、第２駆動用Ｐ型ＭＯＳＦＥＴ２２０がオフ状態であるから、第２パワーＭＯＳＦＥＴ１２の入力容量が充電され、電圧ＶＧ２はＶｃｃ（Ｖ）となる。   At time t7, when the control signal S4 becomes a low potential, the current IP is commutated to the second output winding L22, and the current IS2 becomes the peak current value IPmax (A). At this time, since the second driving P-type MOSFET 220 is in the OFF state, the input capacitance of the second power MOSFET 12 is charged, and the voltage VG2 becomes Vcc (V).

このような制御方式によれば、制御信号Ｓ１，Ｓ４又は制御信号Ｓ２，Ｓ３を低電位にする時間差分だけのループ電流を発生させて第１及び第２パワーＭＯＳＦＥＴ１１，１２の何れか一方の充電開始のタイミングを遅らせるから、第１及び第２パワーＭＯＳＦＥＴ１１，１２の放電動作と充電動作のタイミングが互いに重複せず、第１及び第２パワーＭＯＳＦＥＴ１１，１２が同時にオンになることがない。よって、第１及び第２パワーＭＯＳＦＥＴ１１，１２に直流入力電圧Ｖｉｎによる貫通電流が流れるのを回避することができる。これにより、スイッチング電源装置の効率を向上するとともに、第１及び第２パワーＭＯＳＦＥＴ１１，１２の寿命も改善することができる。   According to such a control method, the control signal S1, S4 or the control signal S2, S3 is caused to generate a loop current corresponding to a time difference to make the potential low, and either one of the first and second power MOSFETs 11 and 12 is charged. Since the start timing is delayed, the timings of the discharge operation and the charge operation of the first and second power MOSFETs 11 and 12 do not overlap each other, and the first and second power MOSFETs 11 and 12 are not simultaneously turned on. Therefore, it is possible to avoid a through current due to the DC input voltage Vin flowing in the first and second power MOSFETs 11 and 12. Thereby, the efficiency of the switching power supply device can be improved and the lifetimes of the first and second power MOSFETs 11 and 12 can be improved.

＜２＞第１の態様に係るパワーＭＯＳＦＥＴ駆動回路の同期整流平滑回路（ハイサイド）への適用例
上述した第１の態様に係るパワーＭＯＳＦＥＴ駆動回路は、図１に示した同期整流平滑回路を構成する第１及び第２整流用パワーＭＯＳＦＥＴ１７，１８にも適用できる。図８は、図１に示した第１及び第２整流制御部２３，２４にのみ、上述した第１及び第２充電部２１，２２と同じ回路構成を適用した実施形態の回路図である。なお、共通する構成部分の符号は同一のものを付し、また、同一の作用効果を奏する構成部分については説明を省略する。 <2> Application Example of Power MOSFET Drive Circuit According to First Aspect to Synchronous Rectification Smoothing Circuit (High Side) The power MOSFET drive circuit according to the first aspect described above includes the synchronous rectification smoothing circuit shown in FIG. The present invention can also be applied to the first and second rectifying power MOSFETs 17 and 18 that are configured. FIG. 8 is a circuit diagram of an embodiment in which the same circuit configuration as that of the first and second charging units 21 and 22 described above is applied only to the first and second rectification control units 23 and 24 shown in FIG. In addition, the code | symbol of a common component part attaches | subjects the same thing, and abbreviate | omits description about the component part which show | plays the same effect.

第１整流制御部２３は、第１整流用パワーＭＯＳＦＥＴ１７の入力容量を充電するもので、第３ダイオードＤ２３と第３駆動用Ｐ型ＭＯＳＦＥＴ２３０とを含む。一方、第２整流制御部２４は、第２整流用パワーＭＯＳＦＥＴ１８の入力容量を充電するもので、第４ダイオードＤ２４と第４駆動用Ｐ型ＭＯＳＦＥＴ２４０とを含む。第１及び第２整流制御部２３，２４は、それぞれ入力側が第３及び第４出力巻線Ｌ２４，Ｌ２５の両端と接続され、出力側が第１及び第２整流用パワーＭＯＳＦＥＴ１７，１８のゲート端子並びにソース端子と接続されている。   The first rectification control unit 23 charges the input capacitance of the first rectification power MOSFET 17 and includes a third diode D23 and a third drive P-type MOSFET 230. On the other hand, the second rectification control unit 24 charges the input capacitance of the second rectification power MOSFET 18, and includes a fourth diode D24 and a fourth drive P-type MOSFET 240. The first and second rectification control units 23 and 24 have input sides connected to both ends of the third and fourth output windings L24 and L25, respectively, and output sides connected to gate terminals of the first and second rectification power MOSFETs 17 and 18, and Connected to the source terminal.

この構成によれば、図８に示す電圧ＶＳ３及びＶＳ４と電流ＩＳ３及びＩＳ４は、図２又は図３に示す電圧ＶＳ１及びＶＳ２と電流ＩＳ１及びＩＳ２と同様に振る舞う。したがって、図８に示す電圧ＶＧ３及びＶＧ４も図２又は図３に示す電圧ＶＧ１及びＶＧ２と同様に振る舞い、先の実施形態と同様の効果が得られる。このように、第１の態様に係るパワーＭＯＳＦＥＴ駆動回路は、同期整流平滑回路のハイサイドを構成するパワーＭＯＳＦＥＴの駆動にも適用できる。   According to this configuration, the voltages VS3 and VS4 and the currents IS3 and IS4 shown in FIG. 8 behave similarly to the voltages VS1 and VS2 and the currents IS1 and IS2 shown in FIG. Therefore, the voltages VG3 and VG4 shown in FIG. 8 behave in the same manner as the voltages VG1 and VG2 shown in FIG. 2 or FIG. 3, and the same effect as in the previous embodiment can be obtained. Thus, the power MOSFET drive circuit according to the first aspect can also be applied to drive the power MOSFET that constitutes the high side of the synchronous rectification smoothing circuit.

＜３＞第２の態様に係るパワーＭＯＳＦＥＴ駆動回路の同期整流平滑回路（ローサイド）への適用例
次に、ソース端子で互いに接続された第３及び第４整流用パワーＭＯＳＦＥＴ１９，１０（図１参照）を交互にオンオフするパワーＭＯＳＦＥＴ駆動回路について説明する。図９は、図１に示した同期整流平滑回路を構成する第３及び第４整流用パワーＭＯＳＦＥＴ１９，１０に、第２の態様に係るパワーＭＯＳＦＥＴ駆動回路を適用した実施形態の回路図である。なお、共通する構成部分の符号は同一のものを付し、また、同一の作用効果を奏する構成部分については説明を省略する。このパワーＭＯＳＦＥＴ駆動回路は、第１の態様に比して、第３及び第４整流制御部２５，２６の回路構成と、第３及び第４整流制御部２５，２６の入力側が共通の出力巻線に接続されている点に差異を有する。 <3> Application Example of Power MOSFET Drive Circuit According to Second Aspect to Synchronous Rectification Smoothing Circuit (Low Side) Next, third and fourth rectification power MOSFETs 19 and 10 connected to each other at a source terminal (see FIG. 1) ) Will be described alternately. FIG. 9 is a circuit diagram of an embodiment in which the power MOSFET drive circuit according to the second mode is applied to the third and fourth rectification power MOSFETs 19 and 10 constituting the synchronous rectification smoothing circuit shown in FIG. In addition, the code | symbol of a common component part attaches | subjects the same thing, and abbreviate | omits description about the component part which show | plays the same effect. In this power MOSFET drive circuit, the circuit configuration of the third and fourth rectification control units 25 and 26 and the input side of the third and fourth rectification control units 25 and 26 are the same as in the first mode. There is a difference in that it is connected to the line.

すなわち、第３整流制御部２５は、第５ダイオードＤ２５１と、第６ダイオードＤ２５２と、第５駆動用Ｐ型ＭＯＳＦＥＴ２５０とを含む。第５ダイオードＤ２５１は、アノード端子が、第５出力巻線Ｌ２６の第１端子（図９中、極性符号側の端子）に、カソード端子が、第３整流用パワーＭＯＳＦＥＴ１９のゲート端子にそれぞれ接続されている。第６ダイオードＤ２５２は、アノード端子が、第３整流用パワーＭＯＳＦＥＴ１９のソース端子に、カソード端子が、第５出力巻線Ｌ２６の第２端子（図９中、極性符号の反対側の端子）にそれぞれ接続されている。   That is, the third rectification control unit 25 includes a fifth diode D251, a sixth diode D252, and a fifth driving P-type MOSFET 250. The fifth diode D251 has an anode terminal connected to the first terminal of the fifth output winding L26 (terminal on the polarity sign side in FIG. 9) and a cathode terminal connected to the gate terminal of the third rectifying power MOSFET 19. ing. The sixth diode D252 has an anode terminal connected to the source terminal of the third rectifying power MOSFET 19 and a cathode terminal connected to the second terminal of the fifth output winding L26 (the terminal on the opposite side of the polarity sign in FIG. 9). It is connected.

第５駆動用Ｐ型ＭＯＳＦＥＴ２５０は、ソース端子が第３整流用パワーＭＯＳＦＥＴ１９のゲート端子に、ドレイン端子が第３整流用パワーＭＯＳＦＥＴ１９のソース端子に、ゲート端子が第５出力巻線Ｌ２６の第１端子にそれぞれ接続されている。   In the fifth driving P-type MOSFET 250, the source terminal is the gate terminal of the third rectifying power MOSFET 19, the drain terminal is the source terminal of the third rectifying power MOSFET 19, and the gate terminal is the first terminal of the fifth output winding L26. Are connected to each.

第３整流制御部２５は、第５出力巻線Ｌ２６に一定方向の誘導電圧が発生したときに第５駆動用Ｐ型ＭＯＳＦＥＴ２５０がオフされて第３整流用パワーＭＯＳＦＥＴ１９の入力容量を充電させ、一方、第５出力巻線Ｌ２６に前記一定方向とは反対方向の誘導電圧が発生したときに第５駆動用Ｐ型ＭＯＳＦＥＴ２５０がオンされて前記入力容量に充電された電荷を放電させる。   The third rectification control unit 25 turns off the fifth driving P-type MOSFET 250 to charge the input capacitance of the third rectification power MOSFET 19 when an induced voltage in a certain direction is generated in the fifth output winding L26. When the induced voltage in the direction opposite to the predetermined direction is generated in the fifth output winding L26, the fifth driving P-type MOSFET 250 is turned on to discharge the charge charged in the input capacitor.

一方、第４整流制御部２６は、第７ダイオードＤ２６１と、第８ダイオードＤ２６２と、第６駆動用Ｐ型ＭＯＳＦＥＴ２６０とを含む。第７ダイオードＤ２６１は、アノード端子が、第５出力巻線Ｌ２６の第２端子に、カソード端子が、第４整流用パワーＭＯＳＦＥＴ１０のゲート端子にそれぞれ接続されている。第８ダイオードＤ２６２は、アノード端子が、第４整流用パワーＭＯＳＦＥＴ１０のソース端子に、カソード端子が、第５出力巻線Ｌ２６の第１端子にそれぞれ接続されている。   On the other hand, the fourth rectification control unit 26 includes a seventh diode D261, an eighth diode D262, and a sixth driving P-type MOSFET 260. The seventh diode D261 has an anode terminal connected to the second terminal of the fifth output winding L26, and a cathode terminal connected to the gate terminal of the fourth rectifying power MOSFET 10. The eighth diode D262 has an anode terminal connected to the source terminal of the fourth rectifying power MOSFET 10 and a cathode terminal connected to the first terminal of the fifth output winding L26.

第６駆動用Ｐ型ＭＯＳＦＥＴ２６０は、ソース端子が第４整流用パワーＭＯＳＦＥＴ１０のゲート端子に、ドレイン端子が第４整流用パワーＭＯＳＦＥＴ１０のソース端子に、ゲート端子が第５出力巻線Ｌ２６の第２端子にそれぞれ接続されている。   In the sixth driving P-type MOSFET 260, the source terminal is the gate terminal of the fourth rectifying power MOSFET 10, the drain terminal is the source terminal of the fourth rectifying power MOSFET 10, and the gate terminal is the second terminal of the fifth output winding L26. Are connected to each.

第４整流制御部２６は、第５出力巻線Ｌ２６に一定方向の誘導電圧が発生したときに第６駆動用Ｐ型ＭＯＳＦＥＴ２６０がオフされて第４整流用パワーＭＯＳＦＥＴ１０の入力容量を充電させ、一方、第５出力巻線Ｌ２６に前記一定方向とは反対方向の誘導電圧が発生したときに第６駆動用Ｐ型ＭＯＳＦＥＴ２６０がオンされて前記入力容量に充電された電荷を放電させる。   The fourth rectification control unit 26 turns off the sixth driving P-type MOSFET 260 to charge the input capacitance of the fourth rectification power MOSFET 10 when an induced voltage in a certain direction is generated in the fifth output winding L26. When the induced voltage in the direction opposite to the predetermined direction is generated in the fifth output winding L26, the sixth driving P-type MOSFET 260 is turned on to discharge the charge charged in the input capacitor.

このような回路構成によれば、第３及び第４整流制御部２５，２６は、入力巻線Ｌ２１に対する極性が互いに反対になるように第５出力巻線Ｌ２６に各々接続されているから、第５出力巻線Ｌ２６に発生する誘導電圧ＶＳ５の方向に応じて、図９に示す電流ＩＳ５及びＩＳ６は双方向に流れ、かつ、互いに反対方向となる。また、本発明の特徴的部分であるスイッチ制御部３の構成は、第１の態様と共通である。   According to such a circuit configuration, the third and fourth rectification control units 25 and 26 are connected to the fifth output winding L26 so that the polarities with respect to the input winding L21 are opposite to each other. Depending on the direction of the induced voltage VS5 generated in the five-output winding L26, the currents IS5 and IS6 shown in FIG. 9 flow in both directions and are in opposite directions. Further, the configuration of the switch control unit 3 which is a characteristic part of the present invention is the same as that of the first mode.

これにより、図９に示す電圧ＶＳ５は、図３に示す電圧ＶＳ１と同様に、また、電流ＩＳ５及びＩＳ６は、図２に示す電流ＩＳ１及びＩＳ２と同様に振る舞う。したがって、図９に示す電圧ＶＧ５及びＶＧ６も図２又は図３に示す電圧ＶＧ１及びＶＧ２と同様に振る舞い、第３及び第４整流用パワーＭＯＳＦＥＴ１９，１０は交互にオンオフされ、第１の態様と同様の効果が得られる。このように、第２の態様に係るパワーＭＯＳＦＥＴ駆動回路は、同期整流平滑回路のローサイドを構成するパワーＭＯＳＦＥＴの駆動にも適用できる。   Accordingly, voltage VS5 shown in FIG. 9 behaves in the same manner as voltage VS1 shown in FIG. 3, and currents IS5 and IS6 behave in the same manner as currents IS1 and IS2 shown in FIG. Accordingly, the voltages VG5 and VG6 shown in FIG. 9 also behave in the same manner as the voltages VG1 and VG2 shown in FIG. 2 or FIG. 3, and the third and fourth rectifying power MOSFETs 19 and 10 are alternately turned on and off, as in the first mode. The effect is obtained. As described above, the power MOSFET drive circuit according to the second aspect can also be applied to drive the power MOSFET constituting the low side of the synchronous rectification smoothing circuit.

＜４＞第３の態様に係るパワーＭＯＳＦＥＴ駆動回路のハーフブリッジ型スイッチング回路及び同期整流平滑回路への適用例
次に、これまで述べた第１の態様と第２の態様の構成を併用したパワーＭＯＳＦＥＴ駆動回路について説明する。図８に示した第３及び第４整流制御部２５，２６に、図９に示した第３及び第４整流制御部２５，２６を適用すると、スイッチ制御部３の構成は共通であるから、第１及び第２の態様と同様の効果を奏し、好適に、第１及び第２整流用パワーＭＯＳＦＥＴ１７，１８を交互にオンオフさせるとともに、第３及び第４整流用パワーＭＯＳＦＥＴ１９，１０を交互にオンオフさせる。 <4> Application Example of Power MOSFET Drive Circuit According to Third Aspect to Half-Bridge Type Switching Circuit and Synchronous Rectification Smoothing Circuit Next, power combining the configurations of the first aspect and the second aspect described so far A MOSFET drive circuit will be described. When the third and fourth rectification control units 25 and 26 shown in FIG. 9 are applied to the third and fourth rectification control units 25 and 26 shown in FIG. 8, the configuration of the switch control unit 3 is common. The same effects as those of the first and second modes are achieved, and the first and second rectifying power MOSFETs 17 and 18 are preferably turned on and off alternately, and the third and fourth rectifying power MOSFETs 19 and 10 are alternately turned on and off. Let

また、図１に示した第１及び第２充電部２１，２２に、図９に示した第３及び第４整流制御部２５，２６を適用した場合も同様である。さらに、図１と図８と図９に示したパワーＭＯＳＦＥＴ駆動回路を併用することで、同様の効果を得られることも自明である。このように、第３の態様に係るパワーＭＯＳＦＥＴ駆動回路は、１次側のハーフブリッジ型スイッチング回路を構成するパワーＭＯＳＦＥＴと、２次側のフルブリッジ型同期整流平滑回路を構成するパワーＭＯＳＦＥＴの全て、もしくは一部の駆動に適用できる。   The same applies when the third and fourth rectification control units 25 and 26 shown in FIG. 9 are applied to the first and second charging units 21 and 22 shown in FIG. 1. Further, it is obvious that the same effect can be obtained by using the power MOSFET drive circuit shown in FIGS. 1, 8, and 9 together. As described above, the power MOSFET drive circuit according to the third aspect includes all of the power MOSFETs constituting the primary-side half-bridge switching circuit and the power MOSFETs constituting the secondary-side full-bridge synchronous rectification smoothing circuit. Or, it can be applied to a part of driving.

＜５＞第１の態様に係るパワーＭＯＳＦＥＴ駆動回路のハーフブリッジ型スイッチング回路への適用例
以降、他方式のスイッチング電源回路における実施例を順次、説明する。図１０は、２次側に非同期型の整流回路を有し、かつ、第１の態様のパワーＭＯＳＦＥＴ駆動回路を１次側のハーフブリッジ型スイッチング回路を構成する第１及び第２パワーＭＯＳＦＥＴ１１，１２に適用した実施形態の回路図である。なお、共通する構成部分の符号は同一のものを付し、また、同一の作用効果を奏する構成部分については説明を省略する。 <5> Application Example of Power MOSFET Drive Circuit According to First Mode to Half-Bridge Type Switching Circuit Hereinafter, embodiments in other types of switching power supply circuits will be described sequentially. FIG. 10 shows first and second power MOSFETs 11 and 12 having an asynchronous rectifier circuit on the secondary side, and the power MOSFET drive circuit of the first aspect constituting a half-bridge switching circuit on the primary side. It is a circuit diagram of an embodiment applied to. In addition, the code | symbol of a common component part attaches | subjects the same thing, and abbreviate | omits description about the component part which show | plays the same effect.

ＤＣ−ＤＣ変換部１は、ドレイン端子とソース端子とで互いに直列接続された第１及び第２パワーＭＯＳＦＥＴ１１，１２を含み、第１及び第２パワーＭＯＳＦＥＴ１１，１２で直流入力電圧Ｖｉｎをスイッチングして得られた電圧を整流及び平滑して出力する。ＤＣ−ＤＣ変換部１は、さらに、端子Ｔ１１及び端子Ｔ１２と、端子Ｔ１３及び端子Ｔ１４と、コンデンサＣ１１，Ｃ１２と、電力変換用トランスＴ１と、整流ダイオードＤ１１，Ｄ１２と、平滑コンデンサＣ１３と、チョークコイルＬ１３とを含む。   The DC-DC converter 1 includes first and second power MOSFETs 11 and 12 connected in series with each other at a drain terminal and a source terminal. The DC input voltage Vin is switched by the first and second power MOSFETs 11 and 12. The obtained voltage is rectified and smoothed and output. The DC-DC converter 1 further includes a terminal T11 and a terminal T12, a terminal T13 and a terminal T14, capacitors C11 and C12, a power conversion transformer T1, rectifier diodes D11 and D12, a smoothing capacitor C13, and a choke. Including a coil L13.

電力変換用トランスＴ１は、入力巻線Ｌ１１と、出力巻線Ｌ１４とを含む。入力巻線Ｌ１１は、コンデンサＣ１１，Ｃ１２の接続点と、第１及び第２パワーＭＯＳＦＥＴ１１，１２との間に接続されている。従って、第１及び第２パワーＭＯＳＦＥＴ１１，１２の周期的なオンオフ動作によって、入力巻線Ｌ１１に流れる電流が、周期的に方向を変え、出力巻線Ｌ１２にその電流方向に対応する誘導電圧を発生させる。出力巻線Ｌ１４は、センタータップを含んでいる。   The power conversion transformer T1 includes an input winding L11 and an output winding L14. The input winding L11 is connected between the connection point of the capacitors C11 and C12 and the first and second power MOSFETs 11 and 12. Therefore, by periodically turning on and off the first and second power MOSFETs 11 and 12, the current flowing in the input winding L11 periodically changes direction, and an induced voltage corresponding to the current direction is generated in the output winding L12. Let The output winding L14 includes a center tap.

整流ダイオードＤ１１，Ｄ１２と平滑コンデンサＣ１３とチョークコイルＬ１３は、出力整流平滑回路を構成し、出力巻線Ｌ１４の両端とセンタータップとの間に接続される。出力巻線Ｌ１４の両端は、それぞれ整流ダイオードＤ１１，Ｄ１２を介して接続され、その接続点がチョークコイルＬ１３と平滑コンデンサＣ１３とを介してセンタータップに接続される。平滑コンデンサＣ１３の両端は、Ｔ１３端子及びＴ１４端子にそれぞれ接続される。   The rectifier diodes D11 and D12, the smoothing capacitor C13, and the choke coil L13 constitute an output rectification smoothing circuit, and are connected between both ends of the output winding L14 and the center tap. Both ends of the output winding L14 are connected via rectifier diodes D11 and D12, respectively, and the connection point is connected to the center tap via a choke coil L13 and a smoothing capacitor C13. Both ends of the smoothing capacitor C13 are connected to the T13 terminal and the T14 terminal, respectively.

上記構成において、第１パワーＭＯＳＦＥＴ１１がオンになっている間に、出力巻線Ｌ１４に発生した誘導電圧は整流ダイオードＤ１１によって整流される。一方、第２パワーＭＯＳＦＥＴ１２がオンになっている間に、出力巻線Ｌ１４に発生した誘導電圧は整流ダイオードＤ１２によって整流される。整流された電圧は、平滑コンデンサＣ１３とチョークコイルＬ１３により平滑されてＴ１３端子及びＴ１４端子を介して出力される。   In the above configuration, the induced voltage generated in the output winding L14 is rectified by the rectifier diode D11 while the first power MOSFET 11 is on. On the other hand, the induced voltage generated in the output winding L14 is rectified by the rectifier diode D12 while the second power MOSFET 12 is on. The rectified voltage is smoothed by the smoothing capacitor C13 and the choke coil L13 and output through the T13 terminal and the T14 terminal.

また、第１及び第２パワーＭＯＳＦＥＴ１１，１２は、図１に示した回路図と同様、第１及び第２充電部２１，２２と接続されている。   The first and second power MOSFETs 11 and 12 are connected to the first and second charging units 21 and 22 as in the circuit diagram shown in FIG.

この構成によれば、図１０に示す電圧ＶＳ２１及びＶＳ２２と電流ＩＳ２１及びＩＳ２２は、図２又は図３に示す電圧ＶＳ１及びＶＳ２と電流ＩＳ１及びＩＳ２と同様に振る舞う。したがって、図１０に示す電圧ＶＧ１１及びＶＧ１２も図２又は図３に示す電圧ＶＧ１及びＶＧ２と同様に振る舞い、先の実施形態と同様の効果が得られる。このように、第１の態様に係るパワーＭＯＳＦＥＴ駆動回路は、２次側に非同期整流平滑回路を有したハーフブリッジ型スイッチング回路を構成するパワーＭＯＳＦＥＴの駆動にも適用できる。   According to this configuration, the voltages VS21 and VS22 and the currents IS21 and IS22 shown in FIG. 10 behave similarly to the voltages VS1 and VS2 and the currents IS1 and IS2 shown in FIG. Therefore, the voltages VG11 and VG12 shown in FIG. 10 also behave in the same manner as the voltages VG1 and VG2 shown in FIG. 2 or FIG. 3, and the same effect as in the previous embodiment can be obtained. As described above, the power MOSFET drive circuit according to the first aspect can also be applied to drive a power MOSFET that constitutes a half-bridge switching circuit having an asynchronous rectifying and smoothing circuit on the secondary side.

＜６＞第１の態様に係るパワーＭＯＳＦＥＴ駆動回路のフルブリッジ型スイッチング回路（ハイサイド）への適用例
図１１は、出力巻線がセンタータップ型の同期整流平滑回路を構成する第１及び第２整流用パワーＭＯＳＦＥＴ１０１，１０２を有し、かつ、第１の態様のパワーＭＯＳＦＥＴ駆動回路を１次側のフルブリッジ型スイッチング回路を構成する第１〜第４パワーＭＯＳＦＥＴ１３〜１６のうちのハイサイドに適用した実施形態の回路図である。なお、共通する構成部分の符号は同一のものを付し、また、同一の作用効果を奏する構成部分については説明を省略する。 <6> Application Example of Power MOSFET Drive Circuit According to First Aspect to Full Bridge Type Switching Circuit (High Side) FIG. 11 shows the first and second examples in which the output winding constitutes a center tap type synchronous rectification smoothing circuit. The power MOSFET drive circuit according to the first mode is provided on the high side of the first to fourth power MOSFETs 13 to 16 constituting the primary full-bridge switching circuit. It is a circuit diagram of an applied embodiment. In addition, the code | symbol of a common component part attaches | subjects the same thing, and abbreviate | omits description about the component part which show | plays the same effect.

ＤＣ−ＤＣ変換部１は、第１〜第４パワーＭＯＳＦＥＴ１３〜１６を含み、第１及び第４パワーＭＯＳＦＥＴ１３，１６と第２及び第３パワーＭＯＳＦＥＴ１４，１５とがそれぞれ組として交互にオンオフされる。ＤＣ−ＤＣ変換部１は、直流入力電圧Ｖｉｎをスイッチングして得られた電圧を整流及び平滑して出力する。ＤＣ−ＤＣ変換部１は、さらに、端子Ｔ１１及び端子Ｔ１２と、端子Ｔ１３及び端子Ｔ１４と、電力変換用トランスＴ１と、第１及び第２整流用パワーＭＯＳＦＥＴ１０１，１０２と、平滑コンデンサＣ１３と、チョークコイルＬ１３とを含む。   The DC-DC converter 1 includes first to fourth power MOSFETs 13 to 16, and the first and fourth power MOSFETs 13 and 16 and the second and third power MOSFETs 14 and 15 are alternately turned on and off as a set. The DC-DC converter 1 rectifies and smoothes a voltage obtained by switching the DC input voltage Vin and outputs the voltage. The DC-DC converter 1 further includes a terminal T11 and a terminal T12, a terminal T13 and a terminal T14, a power conversion transformer T1, first and second rectifying power MOSFETs 101 and 102, a smoothing capacitor C13, and a choke. Including a coil L13.

電力変換用トランスＴ１は、入力巻線Ｌ１１と、出力巻線Ｌ１５とを含む。入力巻線Ｌ１１は、第１及び第３パワーＭＯＳＦＥＴ１３，１５の接続点と、第２及び第４パワーＭＯＳＦＥＴ１４，１６の接続点との間に接続されている。従って、第１〜第４パワーＭＯＳＦＥＴ１３〜１６の組ごとの周期的なオンオフ動作によって、入力巻線Ｌ１１に流れる電流が、周期的に方向を変え、出力巻線Ｌ１５にその電流方向に対応する誘導電圧を発生させる。出力巻線Ｌ１５は、センタータップを含んでいる。   The power conversion transformer T1 includes an input winding L11 and an output winding L15. The input winding L11 is connected between the connection point of the first and third power MOSFETs 13 and 15 and the connection point of the second and fourth power MOSFETs 14 and 16. Therefore, the current flowing in the input winding L11 periodically changes direction by the periodic on / off operation for each set of the first to fourth power MOSFETs 13 to 16, and the output winding L15 has an induction corresponding to the current direction. Generate voltage. The output winding L15 includes a center tap.

第１及び第２整流用パワーＭＯＳＦＥＴ１０１，１０２と平滑コンデンサＣ１３とチョークコイルＬ１３は、出力整流平滑回路を構成する。   The first and second rectifying power MOSFETs 101 and 102, the smoothing capacitor C13, and the choke coil L13 constitute an output rectifying and smoothing circuit.

出力巻線Ｌ１５の両端には、第１及び第２整流用パワーＭＯＳＦＥＴ１０１，１０２のドレイン端子がそれぞれ接続され、一方、センタータップはチョークコイルＬ１３を介して端子Ｔ１３と接続される。第１及び第２整流用パワーＭＯＳＦＥＴ１０１，１０２のソース端子は互いに接続され、さらに端子Ｔ１４に接続されている。平滑コンデンサＣ１３の両端は、Ｔ１３端子及びＴ１４端子にそれぞれ接続される。Ｔ１３端子及びＴ１４端子には、変換して得られた電圧Ｖｏｕｔが出力される。   The drain terminals of the first and second rectifying power MOSFETs 101 and 102 are connected to both ends of the output winding L15, respectively, while the center tap is connected to the terminal T13 via the choke coil L13. The source terminals of the first and second rectifying power MOSFETs 101 and 102 are connected to each other and further connected to a terminal T14. Both ends of the smoothing capacitor C13 are connected to the T13 terminal and the T14 terminal, respectively. The voltage Vout obtained by the conversion is output to the T13 terminal and the T14 terminal.

また、第１及び第２パワーＭＯＳＦＥＴ１３，１４は、図１に示した回路図と同様、第１及び第２充電部２１，２２と各々接続されてオンオフ制御され、第３及び第４パワーＭＯＳＦＥＴ１５，１６は、第３及び第４充電部２７，２８と各々接続されてオンオフ制御される。さらに、第１及び第２整流用パワーＭＯＳＦＥＴ１０１，１０２は、第１及び第２整流制御部２９，３０と各々接続されてオンオフ制御される。   Similarly to the circuit diagram shown in FIG. 1, the first and second power MOSFETs 13 and 14 are connected to the first and second charging units 21 and 22, respectively, and are controlled to be turned on / off, and the third and fourth power MOSFETs 15, 16 is connected to the third and fourth charging units 27 and 28, respectively, and is on / off controlled. Further, the first and second rectification power MOSFETs 101 and 102 are connected to the first and second rectification control units 29 and 30, respectively, and are on / off controlled.

第１及び第２充電部２１，２２は、先の実施形態と同一の回路構成を有しているから、第１及び第２パワーＭＯＳＦＥＴ１３，１４のゲート−ソース端子間電圧ＶＧ２１及びＶＧ２２は、図２又は図３に示す電圧ＶＧ１及びＶＧ２とそれぞれ同様に振る舞い、先の実施形態と同様の効果が得られる。このように、第１の態様に係るパワーＭＯＳＦＥＴ駆動回路は、フルブリッジ型スイッチング回路のハイサイドを構成するパワーＭＯＳＦＥＴの駆動にも適用できる。   Since the first and second charging units 21 and 22 have the same circuit configuration as in the previous embodiment, the gate-source terminal voltages VG21 and VG22 of the first and second power MOSFETs 13 and 14 are 2 or the voltages VG1 and VG2 shown in FIG. 3, respectively, and the same effect as the previous embodiment can be obtained. Thus, the power MOSFET drive circuit according to the first aspect can also be applied to drive the power MOSFET constituting the high side of the full bridge type switching circuit.

＜７＞第２の態様に係るパワーＭＯＳＦＥＴ駆動回路のフルブリッジ型スイッチング回路（ローサイド）への適用例
図１２は、出力巻線がセンタータップ型の同期整流平滑回路を構成する第１及び第２整流用パワーＭＯＳＦＥＴ１０１，１０２を有し、かつ、第２の態様のパワーＭＯＳＦＥＴ駆動回路を１次側のフルブリッジ型スイッチング回路を構成する第１〜第４パワーＭＯＳＦＥＴ１３〜１６のうちのローサイドに適用した実施形態の回路図である。なお、共通する構成部分の符号は同一のものを付し、また、同一の作用効果を奏する構成部分については説明を省略する。 <7> Application Example of Power MOSFET Drive Circuit According to Second Aspect to Full Bridge Type Switching Circuit (Low Side) FIG. 12 shows first and second output windings constituting a center tap type synchronous rectification smoothing circuit. The power MOSFET drive circuit having the rectifying power MOSFETs 101 and 102 and the second mode power MOSFET drive circuit is applied to the low side of the first to fourth power MOSFETs 13 to 16 constituting the primary-side full-bridge switching circuit. It is a circuit diagram of an embodiment. In addition, the code | symbol of a common component part attaches | subjects the same thing, and abbreviate | omits description about the component part which show | plays the same effect.

第３充電部２７は、第３パワーＭＯＳＦＥＴ１５の入力容量を充電するもので、第３ダイオードＤ２７１と、第４ダイオードＤ２７２と、第３駆動用Ｐ型ＭＯＳＦＥＴ２７０とを含む。一方、第４充電部２８は、第４パワーＭＯＳＦＥＴ１６の入力容量を充電するもので、第５ダイオードＤ２５１と、第６ダイオードＤ２５２と、第４駆動用Ｐ型ＭＯＳＦＥＴ２５０とを含む。第３及び第４充電部２７，２８は、それぞれ入力側が第３出力巻線Ｌ２７の両端と接続され、出力側が第３及び第４パワーＭＯＳＦＥＴ１５，１６のゲート端子並びにソース端子と接続されている。   The third charging unit 27 charges the input capacitance of the third power MOSFET 15 and includes a third diode D271, a fourth diode D272, and a third driving P-type MOSFET 270. On the other hand, the fourth charging unit 28 charges the input capacitance of the fourth power MOSFET 16 and includes a fifth diode D251, a sixth diode D252, and a fourth driving P-type MOSFET 250. The third and fourth charging units 27 and 28 have input sides connected to both ends of the third output winding L27, and output sides connected to gate terminals and source terminals of the third and fourth power MOSFETs 15 and 16, respectively.

第３及び第４充電部２７，２８は、先の実施形態と同一の回路構成を有しているから、第３及び第４パワーＭＯＳＦＥＴ１５，１６のゲート−ソース端子間電圧ＶＧ２３及びＶＧ２４は、図２又は図３に示す電圧ＶＧ１及びＶＧ２とそれぞれ同様に振る舞い、先の実施形態と同様の効果が得られる。このように、本発明に係るパワーＭＯＳＦＥＴ駆動回路は、フルブリッジ型スイッチング回路のローサイドを構成するパワーＭＯＳＦＥＴの駆動にも適用できる。   Since the third and fourth charging units 27 and 28 have the same circuit configuration as the previous embodiment, the gate-source terminal voltages VG23 and VG24 of the third and fourth power MOSFETs 15 and 16 are 2 or the voltages VG1 and VG2 shown in FIG. 3, respectively, and the same effect as the previous embodiment can be obtained. Thus, the power MOSFET drive circuit according to the present invention can also be applied to drive the power MOSFET constituting the low side of the full bridge type switching circuit.

＜８＞第２の態様に係るパワーＭＯＳＦＥＴ駆動回路の出力巻線がセンタータップ型の同期整流平滑回路への適用例
図１３は、１次側にフルブリッジ型スイッチング回路を構成する第１〜第４パワーＭＯＳＦＥＴ１３〜１６を有し、かつ、第１の態様に係るパワーＭＯＳＦＥＴ駆動回路を、出力巻線がセンタータップ型の同期整流平滑回路を構成する第１及び第２整流用パワーＭＯＳＦＥＴ１０１，１０２に適用した実施形態の回路図である。なお、共通する構成部分の符号は同一のものを付し、また、同一の作用効果を奏する構成部分については説明を省略する。 <8> Application Example to Synchronous Rectification Smoothing Circuit in which Output Winding of Power MOSFET Drive Circuit According to Second Aspect is Center Tap Type FIG. The power MOSFET drive circuit according to the first aspect having four power MOSFETs 13 to 16 is replaced with first and second rectification power MOSFETs 101 and 102 whose output windings constitute a center tap type synchronous rectification smoothing circuit. It is a circuit diagram of an applied embodiment. In addition, the code | symbol of a common component part attaches | subjects the same thing, and abbreviate | omits description about the component part which show | plays the same effect.

第１整流制御部２９は、第１整流用パワーＭＯＳＦＥＴ１０１の入力容量を充電するもので、第７ダイオードＤ２９１と、第８ダイオードＤ２９２と、第５駆動用Ｐ型ＭＯＳＦＥＴ２９０とを含む。一方、第２整流制御部３０は、第２整流用パワーＭＯＳＦＥＴ１０２の入力容量を充電するもので、第９ダイオードＤ２０１と、第１０ダイオードＤ２０２と、第６駆動用Ｐ型ＭＯＳＦＥＴ２００とを含む。第１及び第２整流制御部２９，３０は、それぞれ入力側が出力巻線Ｌ２８の両端と接続され、出力側が第１及び第２整流用パワーＭＯＳＦＥＴ１０１，１０２のゲート端子並びにソース端子と接続されている。   The first rectification control unit 29 charges the input capacitance of the first rectification power MOSFET 101, and includes a seventh diode D291, an eighth diode D292, and a fifth driving P-type MOSFET 290. On the other hand, the second rectification control unit 30 charges the input capacitance of the second rectification power MOSFET 102, and includes a ninth diode D201, a tenth diode D202, and a sixth driving P-type MOSFET 200. The first and second rectification control units 29 and 30 each have an input side connected to both ends of the output winding L28, and an output side connected to the gate terminals and source terminals of the first and second rectification power MOSFETs 101 and 102. .

第１及び第２整流制御部２９，３０は、先の実施形態と同一の回路構成を有しているから、第１及び第２整流用パワーＭＯＳＦＥＴ１０１，１０２のゲート−ソース端子間電圧ＶＧ２５及びＶＧ２６は、図２又は図３に示す電圧ＶＧ１及びＶＧ２とそれぞれ同様に振る舞い、先の実施形態と同様の効果が得られる。このように、本発明に係るパワーＭＯＳＦＥＴ駆動回路は、出力巻線がセンタータップ型の同期整流平滑回路を構成するパワーＭＯＳＦＥＴの駆動にも適用できる。   Since the first and second rectification control units 29 and 30 have the same circuit configuration as in the previous embodiment, the gate-source terminal voltages VG25 and VG26 of the first and second rectification power MOSFETs 101 and 102 are the same. Behave in the same manner as the voltages VG1 and VG2 shown in FIG. 2 or FIG. 3, respectively, and the same effect as in the previous embodiment can be obtained. Thus, the power MOSFET drive circuit according to the present invention can also be applied to drive a power MOSFET whose output winding constitutes a center tap type synchronous rectification smoothing circuit.

＜９＞第３の態様に係るパワーＭＯＳＦＥＴ駆動回路のフルブリッジ型スイッチング回路及び出力巻線がセンタータップ型の同期整流平滑回路への適用例
これまで述べたことから、図１１と図１２に示すパワーＭＯＳＦＥＴ駆動回路を併用して第３の態様に係るパワーＭＯＳＦＥＴ駆動回路を適用すれば、先の実施形態と同様の効果が得られ、好適に、第１及び第２パワーＭＯＳＦＥＴ１３，１４をオンオフさせるとともに、第３及び第４パワーＭＯＳＦＥＴ１５，１６をオンオフさせることができるのは自明である。さらに、図１１と図１２、あるいは、図１１と図１２と図１３に示すパワーＭＯＳＦＥＴ駆動回路を併用しても、やはり同様の効果が得られる。このように、本発明に係るパワーＭＯＳＦＥＴ駆動回路は、１次側のフルブリッジ型スイッチング回路を構成するパワーＭＯＳＦＥＴと、出力巻線がセンタータップ型の同期整流平滑回路を構成するパワーＭＯＳＦＥＴの全部、もしくは一部の駆動に適用できる。 <9> Application Example of Power MOSFET Drive Circuit According to Third Aspect to Synchronous Rectification Smoothing Circuit with Full Bridge Type Switching Circuit and Center Winding Type Output Winding As shown above, FIG. 11 and FIG. If the power MOSFET drive circuit according to the third aspect is applied in combination with the power MOSFET drive circuit, the same effect as in the previous embodiment can be obtained, and the first and second power MOSFETs 13 and 14 are preferably turned on and off. In addition, it is obvious that the third and fourth power MOSFETs 15 and 16 can be turned on and off. Further, even when the power MOSFET driving circuits shown in FIGS. 11 and 12 or FIGS. 11, 12 and 13 are used together, the same effect can be obtained. As described above, the power MOSFET drive circuit according to the present invention includes all of the power MOSFETs constituting the primary-side full-bridge switching circuit and the power MOSFETs whose output windings constitute the center tap type synchronous rectification smoothing circuit, Or it is applicable to a part of drive.

なお、本発明に係るパワーＭＯＳＦＥＴ駆動回路に含まれる各回路素子の数量及び接続形態などの構成は、上述した実施形態に限定されるものではなく、本発明の技術的思想の範囲内において設計に応じ適宜決定すべきものである。   The configuration of the circuit elements included in the power MOSFET drive circuit according to the present invention, such as the number and connection form, is not limited to the above-described embodiment, but can be designed within the scope of the technical idea of the present invention. It should be decided accordingly.

以上、好ましい実施例を参照して本発明の内容を具体的に説明したが、本発明の基本的技術思想及び教示に基づいて、当業者であれば、種々の変形態様を採り得ることは自明である。   Although the contents of the present invention have been specifically described above with reference to the preferred embodiments, it is obvious that those skilled in the art can take various modifications based on the basic technical idea and teachings of the present invention. It is.

２次側にフルブリッジ型の同期整流平滑回路を有し、かつ、本発明に係るパワーＭＯＳＦＥＴ駆動回路を１次側のハーフブリッジ型スイッチング回路を構成するパワーＭＯＳＦＥＴに適用したスイッチング電源装置の回路図である。Circuit diagram of a switching power supply apparatus having a full-bridge type synchronous rectifying and smoothing circuit on the secondary side and applying the power MOSFET driving circuit according to the present invention to a power MOSFET constituting the primary side half-bridge type switching circuit It is. 本発明に係るスイッチング電源装置の制御方式を示す波形図（ＩＳ１，ＩＳ２を含む）である。It is a wave form diagram (including IS1 and IS2) which shows the control system of the switching power supply concerning the present invention. 本発明に係るスイッチング電源装置の制御方式を示す波形図（ＶＳ１，ＶＳ２を含む）である。It is a wave form diagram (VS1 and VS2 are included) which shows the control system of the switching power supply device which concerns on this invention. 励磁インダクタンスＬｍ＝２・（１／３２）・Ｔ２／Ｃとした場合の図２相当の波形図である。FIG. 3 is a waveform diagram corresponding to FIG. 2 when excitation inductance Lm = 2 · (1/32) · T 2 / C. 励磁インダクタンスＬｍ＝５・（１／３２）・Ｔ２／Ｃとした場合の図２相当の波形図である。FIG. 3 is a waveform diagram corresponding to FIG. 2 when excitation inductance Lm = 5 · (1/32) · T 2 / C. 本発明に係るスイッチング電源装置の他の実施形態に係る制御方式を示す波形図（ＩＳ１，ＩＳ２を含む）である。It is a wave form diagram (including IS1 and IS2) which shows the control system concerning other embodiments of the switching power supply concerning the present invention. 本発明に係るスイッチング電源装置の他の実施形態に係る制御方式を示す波形図（ＶＳ１，ＶＳ２を含む）である。It is a wave form diagram (VS1 and VS2 are included) which shows the control system which concerns on other embodiment of the switching power supply device which concerns on this invention. １次側にハーフブリッジ型スイッチング回路を有し、かつ、本発明に係るパワーＭＯＳＦＥＴ駆動回路を２次側のフルブリッジ型の同期整流平滑回路を構成するパワーＭＯＳＦＥＴのハイサイドに適用したスイッチング電源装置の回路図である。A switching power supply apparatus having a half-bridge type switching circuit on the primary side and applying the power MOSFET driving circuit according to the present invention to the high side of a power MOSFET constituting a secondary-side full-bridge type synchronous rectification smoothing circuit FIG. １次側にハーフブリッジ型スイッチング回路を有し、かつ、本発明に係るパワーＭＯＳＦＥＴ駆動回路を２次側のフルブリッジ型の同期整流平滑回路を構成するパワーＭＯＳＦＥＴのローサイドに適用したスイッチング電源装置の回路図である。A switching power supply device having a half-bridge type switching circuit on the primary side and applying the power MOSFET driving circuit according to the present invention to the low side of the power MOSFET constituting the secondary-side full-bridge type synchronous rectification smoothing circuit It is a circuit diagram. ２次側に非同期型の整流回路を有し、かつ、本発明に係るパワーＭＯＳＦＥＴ駆動回路を１次側のハーフブリッジ型スイッチング回路を構成する第１及び第２パワーＭＯＳＦＥＴに適用した実施形態の回路図である。Circuit of an embodiment having an asynchronous rectifier circuit on the secondary side and applying the power MOSFET drive circuit according to the present invention to the first and second power MOSFETs constituting the primary half-bridge switching circuit FIG. 出力巻線がセンタータップ型の同期整流平滑回路を構成する第１及び第２整流用パワーＭＯＳＦＥＴを有し、かつ、本発明に係るパワーＭＯＳＦＥＴ駆動回路を１次側のフルブリッジ型スイッチング回路を構成する第１〜第４パワーＭＯＳＦＥＴのうちのハイサイドに適用した実施形態の回路図である。The output winding has first and second rectifying power MOSFETs constituting a center tap type synchronous rectifying and smoothing circuit, and the power MOSFET driving circuit according to the present invention constitutes a primary full-bridge switching circuit. It is a circuit diagram of an embodiment applied to the high side of the first to fourth power MOSFETs. 出力巻線がセンタータップ型の同期整流平滑回路を構成する第１及び第２整流用パワーＭＯＳＦＥＴを有し、かつ、本発明に係るパワーＭＯＳＦＥＴ駆動回路を１次側のフルブリッジ型スイッチング回路を構成する第１〜第４パワーＭＯＳＦＥＴのうちのローサイドに適用した実施形態の回路図である。The output winding has first and second rectifying power MOSFETs constituting a center tap type synchronous rectifying and smoothing circuit, and the power MOSFET driving circuit according to the present invention constitutes a primary full-bridge switching circuit. It is a circuit diagram of an embodiment applied to the low side of the first to fourth power MOSFETs. １次側にフルブリッジ型スイッチング回路を構成する第１〜第４パワーＭＯＳＦＥＴを有し、かつ、本発明に係るパワーＭＯＳＦＥＴ駆動回路を、出力巻線がセンタータップ型の同期整流平滑回路を構成する第１及び第２整流用パワーＭＯＳＦＥＴに適用した実施形態の回路図である。The primary side has first to fourth power MOSFETs constituting a full bridge type switching circuit, and the power MOSFET driving circuit according to the present invention constitutes a center tap type synchronous rectification smoothing circuit. It is a circuit diagram of an embodiment applied to the first and second rectifying power MOSFETs.

符号の説明Explanation of symbols

１ ＤＣ−ＤＣ変換部
１１ 第１パワーＭＯＳＦＥＴ
１２ 第２パワーＭＯＳＦＥＴ
１７〜１８ 第１〜第４整流用パワーＭＯＳＦＥＴ
２ スイッチ駆動部
２１ 第１充電部
Ｄ２１ 第１ダイオード
２１０ 第１駆動用Ｐ型ＭＯＳＦＥＴ
２２ 第２充電部
Ｄ２２ 第２ダイオード
２２０ 第２駆動用Ｐ型ＭＯＳＦＥＴ
２３〜２６ 第１〜第４整流制御部
３ スイッチ制御部
４ スイッチ部
４１〜４４ ＭＯＳＦＥＴ
Ｔ１ 電力変換用トランス
Ｔ２ 駆動トランス
Ｌ２１ 入力巻線
Ｌ２３ 第１出力巻線
Ｌ２２ 第２出力巻線 1 DC-DC converter 11 First power MOSFET
12 Second power MOSFET
17-18 First to fourth rectifying power MOSFETs
2 switch driving unit 21 first charging unit D21 first diode 210 first driving P-type MOSFET
22 2nd charging part D22 2nd diode 220 P-type MOSFET for 2nd drive
23-26 1st-4th commutation control part 3 Switch control part 4 Switch part 41-44 MOSFET
T1 Power conversion transformer T2 Drive transformer L21 Input winding L23 First output winding L22 Second output winding

Claims (6)

スイッチ駆動部と、スイッチ制御部とを含み、
互いに接続された第１及び第２パワーＭＯＳＦＥＴを交互にオンオフするパワーＭＯＳＦＥＴ駆動回路であって、
前記スイッチ駆動部は、トランスと、スイッチ部と、第１充電部と、第２充電部とを含み、
前記トランスは、入力巻線と第１出力巻線と第２出力巻線とを含み、
前記スイッチ部は、前記入力巻線の両端に接続されフルブリッジ回路を構成する４つのＭＯＳＦＥＴを含み、前記４つのＭＯＳＦＥＴのうち２つずつを組として、各組ごとにオンオフされることにより前記入力巻線に双方向に励磁電流を流し、もしくは、遮断し、
前記第１充電部は、第１ダイオードと第１駆動用Ｐ型ＭＯＳＦＥＴとを含み、
前記第１ダイオードは、アノード端子が、前記第１出力巻線の第１端子に、カソード端子が、前記第１パワーＭＯＳＦＥＴのゲート端子にそれぞれ接続されており、
前記第１駆動用Ｐ型ＭＯＳＦＥＴは、
ソース端子が前記第１パワーＭＯＳＦＥＴのゲート端子に、ドレイン端子が前記第１パワーＭＯＳＦＥＴのソース端子及び前記第１出力巻線の第２端子に、ゲート端子が前記第１出力巻線の前記第１端子にそれぞれ接続されており、
前記第１出力巻線に一定方向の誘導電圧が発生したときに前記第１駆動用Ｐ型ＭＯＳＦＥＴがオフされて前記第１パワーＭＯＳＦＥＴの入力容量を充電させ、一方、前記第１出力巻線に前記一定方向とは反対方向の誘導電圧が発生したときに前記第１駆動用Ｐ型ＭＯＳＦＥＴがオンされて前記入力容量に充電された電荷を放電させ、
前記第２充電部は、第２ダイオードと第２駆動用Ｐ型ＭＯＳＦＥＴとを含み、前記入力巻線に対する極性が前記第１充電部とは反対極性となるように前記第２出力巻線と接続され、
前記第２ダイオードは、アノード端子が、前記第２出力巻線の第１端子に、カソード端子が、前記第２パワーＭＯＳＦＥＴのゲート端子にそれぞれ接続されており、
前記第２駆動用Ｐ型ＭＯＳＦＥＴは、
ソース端子が前記第２パワーＭＯＳＦＥＴのゲート端子に、ドレイン端子が前記第２パワーＭＯＳＦＥＴのソース端子及び前記第２出力巻線の第２端子に、ゲート端子が前記第２出力巻線の前記第１端子にそれぞれ接続されており、
前記第２出力巻線に一定方向の誘導電圧が発生したときに前記第２駆動用Ｐ型ＭＯＳＦＥＴがオフされて前記第２パワーＭＯＳＦＥＴの入力容量を充電させ、一方、前記第２出力巻線に前記一定方向とは反対方向の誘導電圧が発生したときに前記第２駆動用Ｐ型ＭＯＳＦＥＴがオンされて前記入力容量に充電された電荷を放電させ、
前記スイッチ制御部は、
前記４つのＭＯＳＦＥＴの各ゲート端子と接続され、前記励磁電流の導通方向が周期的に交互になるように、前記４つのＭＯＳＦＥＴを、前記組ごとに、周期的に交互にオンする制御信号を前記４つのＭＯＳＦＥＴに供給し、
前記組のうちの一方のオン期間と他方のオン期間の間に前記４つのＭＯＳＦＥＴを全てオフにするデッドタイムを前記制御信号に設けて、このデッドタイム内に、前記励磁電流の遮断により発生した前記一定方向の誘導電圧によって、前記第１パワーＭＯＳＦＥＴ又は前記第２パワーＭＯＳＦＥＴの前記入力容量の充電を完了させ、前記第１及び第２パワーＭＯＳＦＥＴを交互にオンオフさせる、
パワーＭＯＳＦＥＴ駆動回路。 Including a switch drive unit and a switch control unit,
A power MOSFET driving circuit for alternately turning on and off first and second power MOSFETs connected to each other,
The switch driving unit includes a transformer, a switch unit, a first charging unit, and a second charging unit,
The transformer includes an input winding, a first output winding, and a second output winding,
The switch unit includes four MOSFETs connected to both ends of the input winding to form a full bridge circuit, and two of the four MOSFETs are grouped and turned on and off for each group. An exciting current is passed or cut off in both directions in the winding,
The first charging unit includes a first diode and a first driving P-type MOSFET,
The first diode has an anode terminal connected to the first terminal of the first output winding, and a cathode terminal connected to the gate terminal of the first power MOSFET,
The first driving P-type MOSFET is:
The source terminal is the gate terminal of the first power MOSFET, the drain terminal is the source terminal of the first power MOSFET and the second terminal of the first output winding, and the gate terminal is the first of the first output winding. Each connected to a terminal,
When an induced voltage in a certain direction is generated in the first output winding, the first driving P-type MOSFET is turned off to charge the input capacitance of the first power MOSFET, while the first output winding When an induced voltage in a direction opposite to the certain direction is generated, the first driving P-type MOSFET is turned on to discharge the charge charged in the input capacitor,
The second charging unit includes a second diode and a second driving P-type MOSFET, and is connected to the second output winding such that the polarity with respect to the input winding is opposite to that of the first charging unit. And
The second diode has an anode terminal connected to the first terminal of the second output winding, and a cathode terminal connected to the gate terminal of the second power MOSFET,
The second driving P-type MOSFET is:
The source terminal is the gate terminal of the second power MOSFET, the drain terminal is the source terminal of the second power MOSFET and the second terminal of the second output winding, and the gate terminal is the first of the second output winding. Each connected to a terminal,
When an induced voltage in a certain direction is generated in the second output winding, the second driving P-type MOSFET is turned off to charge the input capacitance of the second power MOSFET, while the second output winding When an induced voltage in a direction opposite to the constant direction is generated, the second driving P-type MOSFET is turned on to discharge the charge charged in the input capacitor,
The switch control unit
A control signal that is connected to each of the gate terminals of the four MOSFETs and periodically turns on the four MOSFETs alternately for each set so that the conduction direction of the excitation current is periodically alternated. To 4 MOSFETs,
A dead time for turning off all of the four MOSFETs is provided in the control signal between one on period and the other on period of the set, and the dead time is generated by the interruption of the excitation current. The charging of the input capacitance of the first power MOSFET or the second power MOSFET is completed by the induced voltage in the certain direction, and the first and second power MOSFETs are alternately turned on and off.
Power MOSFET drive circuit. スイッチ駆動部と、スイッチ制御部とを含み、
ソース端子で互いに接続された第１及び第２パワーＭＯＳＦＥＴを交互にオンオフするパワーＭＯＳＦＥＴ駆動回路であって、
前記スイッチ駆動部は、トランスと、スイッチ部と、第１充電部と、第２充電部とを含み、
前記トランスは、入力巻線と出力巻線とを含み、
前記スイッチ部は、前記入力巻線の両端に接続されフルブリッジ回路を構成する４つのＭＯＳＦＥＴを含み、前記４つのＭＯＳＦＥＴのうち２つずつを組として、各組ごとにオンオフされることにより前記入力巻線に双方向に励磁電流を流し、もしくは、遮断し、
前記第１充電部は、第１ダイオードと、第２ダイオードと、第１駆動用Ｐ型ＭＯＳＦＥＴとを含み、
前記第１ダイオードは、アノード端子が、前記出力巻線の第１端子に、カソード端子が、前記第１パワーＭＯＳＦＥＴのゲート端子にそれぞれ接続されており、
前記第２ダイオードは、アノード端子が、前記第１パワーＭＯＳＦＥＴのソース端子に、カソード端子が、前記出力巻線の第２端子にそれぞれ接続されており、
前記第１駆動用Ｐ型ＭＯＳＦＥＴは、
ソース端子が前記第１パワーＭＯＳＦＥＴのゲート端子に、ドレイン端子が前記第１パワーＭＯＳＦＥＴのソース端子に、ゲート端子が前記出力巻線の前記第１端子にそれぞれ接続されており、
前記出力巻線に一定方向の誘導電圧が発生したときに前記第１駆動用Ｐ型ＭＯＳＦＥＴがオフされて前記第１パワーＭＯＳＦＥＴの入力容量を充電させ、一方、前記出力巻線に前記一定方向とは反対方向の誘導電圧が発生したときに前記第１駆動用Ｐ型ＭＯＳＦＥＴがオンされて前記入力容量に充電された電荷を放電させ、
前記第２充電部は、第３ダイオードと、第４ダイオードと、第２駆動用Ｐ型ＭＯＳＦＥＴとを含み、
前記第３ダイオードは、アノード端子が、前記出力巻線の第２端子に、カソード端子が、前記第２パワーＭＯＳＦＥＴのゲート端子にそれぞれ接続されており、
前記第４ダイオードは、アノード端子が、前記第２パワーＭＯＳＦＥＴのソース端子に、カソード端子が、前記出力巻線の第１端子にそれぞれ接続されており、
前記第２駆動用Ｐ型ＭＯＳＦＥＴは、
ソース端子が前記第２パワーＭＯＳＦＥＴのゲート端子に、ドレイン端子が前記第２パワーＭＯＳＦＥＴのソース端子に、ゲート端子が前記出力巻線の前記第２端子にそれぞれ接続されており、
前記出力巻線に一定方向の誘導電圧が発生したときに前記第２駆動用Ｐ型ＭＯＳＦＥＴがオフされて前記第２パワーＭＯＳＦＥＴの入力容量を充電させ、一方、前記出力巻線に前記一定方向とは反対方向の誘導電圧が発生したときに前記第２駆動用Ｐ型ＭＯＳＦＥＴがオンされて前記入力容量に充電された電荷を放電させ、
前記スイッチ制御部は、
前記４つのＭＯＳＦＥＴの各ゲート端子と接続され、前記励磁電流の導通方向が周期的に交互になるように、前記４つのＭＯＳＦＥＴを、前記組ごとに、周期的に交互にオンする制御信号を前記４つのＭＯＳＦＥＴに供給し、
前記組のうちの一方のオン期間と他方のオン期間の間に前記４つのＭＯＳＦＥＴを全てオフにするデッドタイムを前記制御信号に設けて、このデッドタイム内に、前記励磁電流の遮断により発生した前記一定方向の誘導電圧によって前記第１パワーＭＯＳＦＥＴ又は前記第２パワーＭＯＳＦＥＴの前記入力容量の充電を完了させ、前記第１及び第２パワーＭＯＳＦＥＴを交互にオンオフさせる、
パワーＭＯＳＦＥＴ駆動回路。 Including a switch drive unit and a switch control unit,
A power MOSFET drive circuit for alternately turning on and off first and second power MOSFETs connected to each other at a source terminal,
The switch driving unit includes a transformer, a switch unit, a first charging unit, and a second charging unit,
The transformer includes an input winding and an output winding,
The switch unit includes four MOSFETs connected to both ends of the input winding to form a full bridge circuit, and two of the four MOSFETs are grouped and turned on and off for each group. An exciting current is passed or cut off in both directions in the winding,
The first charging unit includes a first diode, a second diode, and a first driving P-type MOSFET,
The first diode has an anode terminal connected to the first terminal of the output winding, and a cathode terminal connected to the gate terminal of the first power MOSFET,
The second diode has an anode terminal connected to the source terminal of the first power MOSFET and a cathode terminal connected to the second terminal of the output winding,
The first driving P-type MOSFET is:
A source terminal connected to the gate terminal of the first power MOSFET, a drain terminal connected to the source terminal of the first power MOSFET, and a gate terminal connected to the first terminal of the output winding;
When an induced voltage in a certain direction is generated in the output winding, the first driving P-type MOSFET is turned off to charge the input capacitance of the first power MOSFET, while the output winding has the constant direction. When the induced voltage in the opposite direction is generated, the first driving P-type MOSFET is turned on to discharge the charge charged in the input capacitor,
The second charging unit includes a third diode, a fourth diode, and a second driving P-type MOSFET,
The third diode has an anode terminal connected to the second terminal of the output winding, and a cathode terminal connected to the gate terminal of the second power MOSFET,
The fourth diode has an anode terminal connected to the source terminal of the second power MOSFET and a cathode terminal connected to the first terminal of the output winding,
The second driving P-type MOSFET is:
A source terminal connected to the gate terminal of the second power MOSFET, a drain terminal connected to the source terminal of the second power MOSFET, and a gate terminal connected to the second terminal of the output winding;
When an induced voltage in a certain direction is generated in the output winding, the second driving P-type MOSFET is turned off to charge the input capacitance of the second power MOSFET, while the output winding has the constant direction. When the induced voltage in the opposite direction is generated, the second driving P-type MOSFET is turned on to discharge the charge charged in the input capacitor,
The switch control unit
A control signal that is connected to each of the gate terminals of the four MOSFETs and periodically turns on the four MOSFETs alternately for each set so that the conduction direction of the excitation current is periodically alternated. To 4 MOSFETs,
A dead time for turning off all of the four MOSFETs is provided in the control signal between one on period and the other on period of the set, and the dead time is generated by the interruption of the excitation current. Charging the input capacitance of the first power MOSFET or the second power MOSFET with the induced voltage in a certain direction, and alternately turning on and off the first and second power MOSFETs;
Power MOSFET drive circuit. スイッチ駆動部と、スイッチ制御部とを含み、
互いに接続された第１及び第２パワーＭＯＳＦＥＴを交互にオンオフするとともに、ソース端子で互いに接続された第３及び第４パワーＭＯＳＦＥＴを交互にオンオフするパワーＭＯＳＦＥＴ駆動回路であって、
前記スイッチ駆動部は、トランスと、スイッチ部と、第１充電部と、第２充電部と、第３充電部と、第４充電部とを含み、
前記トランスは、入力巻線と第１出力巻線と第２出力巻線と第３出力巻線とを含み、
前記スイッチ部は、前記入力巻線の両端に接続されフルブリッジ回路を構成する４つのＭＯＳＦＥＴを含み、前記４つのＭＯＳＦＥＴのうち２つずつを組として、各組ごとにオンオフされることにより前記入力巻線に双方向に励磁電流を流し、もしくは、遮断し、
前記第１充電部は、第１ダイオードと第１駆動用Ｐ型ＭＯＳＦＥＴとを含み、
前記第１ダイオードは、アノード端子が、前記第１出力巻線の第１端子に、カソード端子が、前記第１パワーＭＯＳＦＥＴのゲート端子にそれぞれ接続されており、
前記第１駆動用Ｐ型ＭＯＳＦＥＴは、
ソース端子が前記第１パワーＭＯＳＦＥＴのゲート端子に、ドレイン端子が前記第１パワーＭＯＳＦＥＴのソース端子及び前記第１出力巻線の第２端子に、ゲート端子が前記第１出力巻線の前記第１端子にそれぞれ接続されており、
前記第１出力巻線に一定方向の誘導電圧が発生したときに前記第１駆動用Ｐ型ＭＯＳＦＥＴがオフされて前記第１パワーＭＯＳＦＥＴの入力容量を充電させ、一方、前記第１出力巻線に前記一定方向とは反対方向の誘導電圧が発生したときに前記第１駆動用Ｐ型ＭＯＳＦＥＴがオンされて前記入力容量に充電された電荷を放電させ、
前記第２充電部は、第２ダイオードと第２駆動用Ｐ型ＭＯＳＦＥＴとを含み、前記入力巻線に対する極性が前記第１充電部とは反対極性となるように前記第２出力巻線と接続され、
前記第２ダイオードは、アノード端子が、前記第２出力巻線の第１端子に、カソード端子が、前記第２パワーＭＯＳＦＥＴのゲート端子にそれぞれ接続されており、
前記第２駆動用Ｐ型ＭＯＳＦＥＴは、
ソース端子が前記第２パワーＭＯＳＦＥＴのゲート端子に、ドレイン端子が前記第２パワーＭＯＳＦＥＴのソース端子及び前記第２出力巻線の第２端子に、ゲート端子が前記第２出力巻線の前記第１端子にそれぞれ接続されており、
前記励磁電流の遮断により前記第２出力巻線に一定方向の誘導電圧が発生したときに前記第２駆動用Ｐ型ＭＯＳＦＥＴがオフされて前記第２パワーＭＯＳＦＥＴの入力容量を充電させ、一方、前記第２出力巻線に前記一定方向とは反対方向の誘導電圧が発生したときに前記第２駆動用Ｐ型ＭＯＳＦＥＴがオンされて前記入力容量に充電された電荷を放電させ、
前記第３充電部は、第３ダイオードと、第４ダイオードと、第３駆動用Ｐ型ＭＯＳＦＥＴとを含み、
前記第３ダイオードは、アノード端子が、前記第３出力巻線の第１端子に、カソード端子が、前記第３パワーＭＯＳＦＥＴのゲート端子にそれぞれ接続されており、
前記第４ダイオードは、アノード端子が、前記第３パワーＭＯＳＦＥＴのソース端子に、カソード端子が、前記第３出力巻線の第２端子にそれぞれ接続されており、
前記第３駆動用Ｐ型ＭＯＳＦＥＴは、
ソース端子が前記第３パワーＭＯＳＦＥＴのゲート端子に、ドレイン端子が前記第３パワーＭＯＳＦＥＴのソース端子に、ゲート端子が前記第３出力巻線の前記第１端子にそれぞれ接続されており、
前記第３出力巻線に一定方向の誘導電圧が発生したときに前記第３駆動用Ｐ型ＭＯＳＦＥＴがオフされて前記第３パワーＭＯＳＦＥＴの入力容量を充電させ、一方、前記第３出力巻線に前記一定方向とは反対方向の誘導電圧が発生したときに前記第３駆動用Ｐ型ＭＯＳＦＥＴがオンされて前記入力容量に充電された電荷を放電させ、
前記第４充電部は、第５ダイオードと、第６ダイオードと、第４駆動用Ｐ型ＭＯＳＦＥＴとを含み、
前記第５ダイオードは、アノード端子が、前記第３出力巻線の前記第２端子に、カソード端子が、前記第４パワーＭＯＳＦＥＴのゲート端子にそれぞれ接続されており、
前記第６ダイオードは、アノード端子が、前記第４パワーＭＯＳＦＥＴのソース端子に、カソード端子が、前記第３出力巻線の前記第１端子にそれぞれ接続されており、
前記第４駆動用Ｐ型ＭＯＳＦＥＴは、
ソース端子が前記第４パワーＭＯＳＦＥＴのゲート端子に、ドレイン端子が前記第４パワーＭＯＳＦＥＴのソース端子に、ゲート端子が前記第３出力巻線の前記第２端子にそれぞれ接続されており、
前記第３出力巻線に一定方向の誘導電圧が発生したときに前記第４駆動用Ｐ型ＭＯＳＦＥＴがオフされて前記第４パワーＭＯＳＦＥＴの入力容量を充電させ、一方、前記第３出力巻線に前記一定方向とは反対方向の誘導電圧が発生したときに前記第４駆動用Ｐ型ＭＯＳＦＥＴがオンされて前記入力容量に充電された電荷を放電させ、
前記スイッチ制御部は、
前記４つのＭＯＳＦＥＴの各ゲート端子と接続され、前記励磁電流の導通方向が周期的に交互になるように、前記４つのＭＯＳＦＥＴを、前記組ごとに、周期的に交互にオンする制御信号を前記４つのＭＯＳＦＥＴに供給し、
前記組のうちの一方のオン期間と他方のオン期間の間に前記４つのＭＯＳＦＥＴを全てオフにするデッドタイムを前記制御信号に設けて、このデッドタイム内に、前記励磁電流の遮断により前記第１又は第２出力巻線に発生した前記一定方向の誘導電圧によって前記第１パワーＭＯＳＦＥＴ又は前記第２パワーＭＯＳＦＥＴの前記入力容量の充電を完了させるとともに、前記第３出力巻線に発生した前記一定方向の誘導電圧によって前記第３パワーＭＯＳＦＥＴ又は前記第４パワーＭＯＳＦＥＴの前記入力容量の充電を完了させ、前記第１及び第２パワーＭＯＳＦＥＴを交互にオンオフさせるとともに、前記第３及び第４パワーＭＯＳＦＥＴを交互にオンオフさせる、
パワーＭＯＳＦＥＴ駆動回路。 Including a switch drive unit and a switch control unit,
A power MOSFET drive circuit that alternately turns on and off first and second power MOSFETs connected to each other and alternately turns on and off third and fourth power MOSFETs connected to each other at a source terminal,
The switch driving unit includes a transformer, a switch unit, a first charging unit, a second charging unit, a third charging unit, and a fourth charging unit,
The transformer includes an input winding, a first output winding, a second output winding, and a third output winding,
The switch unit includes four MOSFETs connected to both ends of the input winding to form a full bridge circuit, and two of the four MOSFETs are grouped and turned on and off for each group. An exciting current is passed or cut off in both directions in the winding,
The first charging unit includes a first diode and a first driving P-type MOSFET,
The first diode has an anode terminal connected to the first terminal of the first output winding, and a cathode terminal connected to the gate terminal of the first power MOSFET,
The first driving P-type MOSFET is:
The source terminal is the gate terminal of the first power MOSFET, the drain terminal is the source terminal of the first power MOSFET and the second terminal of the first output winding, and the gate terminal is the first of the first output winding. Each connected to a terminal,
When an induced voltage in a certain direction is generated in the first output winding, the first driving P-type MOSFET is turned off to charge the input capacitance of the first power MOSFET, while the first output winding When an induced voltage in a direction opposite to the certain direction is generated, the first driving P-type MOSFET is turned on to discharge the charge charged in the input capacitor,
The second charging unit includes a second diode and a second driving P-type MOSFET, and is connected to the second output winding such that the polarity with respect to the input winding is opposite to that of the first charging unit. And
The second diode has an anode terminal connected to the first terminal of the second output winding, and a cathode terminal connected to the gate terminal of the second power MOSFET,
The second driving P-type MOSFET is:
The source terminal is the gate terminal of the second power MOSFET, the drain terminal is the source terminal of the second power MOSFET and the second terminal of the second output winding, and the gate terminal is the first of the second output winding. Each connected to a terminal,
When an induced voltage in a certain direction is generated in the second output winding due to interruption of the excitation current, the second driving P-type MOSFET is turned off to charge the input capacitance of the second power MOSFET, The second driving P-type MOSFET is turned on when an induced voltage in a direction opposite to the predetermined direction is generated in the second output winding, and the charge charged in the input capacitor is discharged;
The third charging unit includes a third diode, a fourth diode, and a third driving P-type MOSFET,
The third diode has an anode terminal connected to the first terminal of the third output winding, and a cathode terminal connected to the gate terminal of the third power MOSFET,
The fourth diode has an anode terminal connected to the source terminal of the third power MOSFET and a cathode terminal connected to the second terminal of the third output winding,
The third driving P-type MOSFET is:
A source terminal connected to the gate terminal of the third power MOSFET, a drain terminal connected to the source terminal of the third power MOSFET, and a gate terminal connected to the first terminal of the third output winding;
When an induced voltage in a certain direction is generated in the third output winding, the third driving P-type MOSFET is turned off to charge the input capacitance of the third power MOSFET, while the third output winding When an induced voltage in a direction opposite to the certain direction is generated, the third driving P-type MOSFET is turned on to discharge the charge charged in the input capacitor,
The fourth charging unit includes a fifth diode, a sixth diode, and a fourth driving P-type MOSFET,
The fifth diode has an anode terminal connected to the second terminal of the third output winding, and a cathode terminal connected to the gate terminal of the fourth power MOSFET,
The sixth diode has an anode terminal connected to a source terminal of the fourth power MOSFET and a cathode terminal connected to the first terminal of the third output winding,
The fourth driving P-type MOSFET is:
A source terminal connected to the gate terminal of the fourth power MOSFET, a drain terminal connected to the source terminal of the fourth power MOSFET, and a gate terminal connected to the second terminal of the third output winding;
When an induced voltage in a certain direction is generated in the third output winding, the fourth driving P-type MOSFET is turned off to charge the input capacitance of the fourth power MOSFET, while the third output winding When an induced voltage in a direction opposite to the certain direction is generated, the fourth driving P-type MOSFET is turned on to discharge the charge charged in the input capacitor,
The switch control unit
A control signal that is connected to each of the gate terminals of the four MOSFETs and periodically turns on the four MOSFETs alternately for each set so that the conduction direction of the excitation current is periodically alternated. To 4 MOSFETs,
A dead time for turning off all of the four MOSFETs is provided in the control signal between one on period and the other on period of the set, and the first current is cut off during the dead time by cutting off the excitation current. The charging of the input capacitance of the first power MOSFET or the second power MOSFET is completed by the induced voltage in the fixed direction generated in the first or second output winding, and the constant generated in the third output winding. The charging of the input capacitance of the third power MOSFET or the fourth power MOSFET is completed by the induced voltage in the direction, the first and second power MOSFETs are alternately turned on and off, and the third and fourth power MOSFETs are turned on. Alternately turn on and off,
Power MOSFET drive circuit. 請求項１乃至３の何れかに記載されたパワーＭＯＳＦＥＴ駆動回路であって、
前記スイッチ制御部は、前記励磁電流の遮断時、前記組を構成する２つのＭＯＳＦＥＴをオフするタイミングを一定時間ずらすことによって、オフされている前記第１駆動用Ｐ型ＭＯＳＦＥＴ又は前記第２駆動用Ｐ型ＭＯＳＦＥＴの何れかをオンさせるとともに、前記入力巻線と、前記２つのＭＯＳＦＥＴのうち他方に先立ってオフされたＭＯＳＦＥＴのボディダイオードとを通るループ電流を前記一定時間だけ発生させて、前記第１又は第２パワーＭＯＳＦＥＴの何れか一方の放電動作の完了後に他方の充電動作を開始させる、
パワーＭＯＳＦＥＴ駆動回路。 A power MOSFET driving circuit according to any one of claims 1 to 3,
The switch control unit shifts the timing of turning off the two MOSFETs constituting the set by a certain time when the excitation current is cut off, thereby turning off the first driving P-type MOSFET or the second driving One of the P-type MOSFETs is turned on, and a loop current passing through the input winding and the body diode of the MOSFET that has been turned off prior to the other of the two MOSFETs is generated for a certain period of time. Starting the charging operation of the other after completion of the discharging operation of one of the first and second power MOSFETs;
Power MOSFET drive circuit. 請求項３に記載されたパワーＭＯＳＦＥＴ駆動回路であって、
前記スイッチ制御部は、前記励磁電流の遮断時、前記組を構成する２つのＭＯＳＦＥＴをオフするタイミングを一定時間ずらすことによって、オフされている前記第３駆動用Ｐ型ＭＯＳＦＥＴ又は前記第４駆動用Ｐ型ＭＯＳＦＥＴの何れかをオンさせるとともに、前記入力巻線と、前記２つのＭＯＳＦＥＴのうち他方に先立ってオフされたＭＯＳＦＥＴのボディダイオードとを通るループ電流を前記一定時間だけ発生させて、前記第３又は第４パワーＭＯＳＦＥＴの何れか一方の放電動作の完了後に他方の充電動作を開始させる、
パワーＭＯＳＦＥＴ駆動回路。 A power MOSFET drive circuit according to claim 3,
The switch control unit shifts the timing of turning off the two MOSFETs constituting the set by a predetermined time when the exciting current is cut off, thereby turning off the third driving P-type MOSFET or the fourth driving One of the P-type MOSFETs is turned on, and a loop current passing through the input winding and the body diode of the MOSFET that has been turned off prior to the other of the two MOSFETs is generated for a certain period of time. Starting the other charging operation after the completion of the discharging operation of one of the third and fourth power MOSFETs;
Power MOSFET drive circuit. 請求項１乃至５の何れかに記載されたパワーＭＯＳＦＥＴ駆動回路であって、
前記トランスの励磁インダクタンスＬｍは、前記第１及び第２パワーＭＯＳＦＥＴのスイッチング周期をＴとし、前記第１及び第２パワーＭＯＳＦＥＴの入力容量をＣとしたとき、下記の式、
Ｌｍ≦（１／３２）・Ｔ２／Ｃ
に従う、
パワーＭＯＳＦＥＴ駆動回路。
A power MOSFET drive circuit according to any one of claims 1 to 5,
When the switching inductance of the first and second power MOSFETs is T and the input capacitance of the first and second power MOSFETs is C, the excitation inductance Lm of the transformer is
Lm ≦ (1/32) · T 2 / C
According to the
Power MOSFET drive circuit.
JP2007308304A 2007-11-29 2007-11-29 Power MOSFET drive circuit Expired - Fee Related JP4725749B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007308304A JP4725749B2 (en) 2007-11-29 2007-11-29 Power MOSFET drive circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007308304A JP4725749B2 (en) 2007-11-29 2007-11-29 Power MOSFET drive circuit

Publications (2)

Publication Number Publication Date
JP2009136044A JP2009136044A (en) 2009-06-18
JP4725749B2 true JP4725749B2 (en) 2011-07-13

Family

ID=40867397

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007308304A Expired - Fee Related JP4725749B2 (en) 2007-11-29 2007-11-29 Power MOSFET drive circuit

Country Status (1)

Country Link
JP (1) JP4725749B2 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001190061A (en) * 1999-12-28 2001-07-10 Japan Storage Battery Co Ltd Switching element driving circuit for inverter
JP4213565B2 (en) * 2003-11-14 2009-01-21 株式会社日本自動車部品総合研究所 Pulse transformer type gate drive circuit

Also Published As

Publication number Publication date
JP2009136044A (en) 2009-06-18

Similar Documents

Publication Publication Date Title
JP5556859B2 (en) Current resonance type DCDC converter
JP2795217B2 (en) Synchronous rectification type converter
JP4701749B2 (en) DC converter
US7339799B2 (en) Switching power supply
EP2421137B1 (en) Switching power supply unit
US9124190B2 (en) Isolated switched mode power supply
JP5494154B2 (en) Isolated switching power supply
US7304868B2 (en) DC converter
JP4632023B2 (en) Power converter
US7196913B2 (en) DC conversion apparatus
US8724345B2 (en) Self power source apparatus
JP4543174B2 (en) Tap inductor step-down converter
US20060279968A1 (en) DC/AC converter circuit and DC/AC conversion method
JP4619769B2 (en) Power supply
US20080278971A1 (en) Forward-forward converter
KR100774145B1 (en) Power converter having a self driven synchronous rectifier
KR102413600B1 (en) Non-Isolation, high??voltage-output DC-DC converter using self-driven synchronous switch
JP4725749B2 (en) Power MOSFET drive circuit
JP2006191706A (en) Dc converter
JPH1118426A (en) Switching power supply circuit
JP2988405B2 (en) Switching power supply circuit
US11929682B2 (en) ZVS assist snubber for switching converter
JP4503431B2 (en) Switching power supply
JPH07337006A (en) Synchronous rectifier circuit
JP4486458B2 (en) Isolated DC-DC converter

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110309

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110316

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110329

R150 Certificate of patent or registration of utility model

Ref document number: 4725749

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140422

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees