JP4719569B2 - パターン検査方法および検査装置 - Google Patents

パターン検査方法および検査装置 Download PDF

Info

Publication number
JP4719569B2
JP4719569B2 JP2005372669A JP2005372669A JP4719569B2 JP 4719569 B2 JP4719569 B2 JP 4719569B2 JP 2005372669 A JP2005372669 A JP 2005372669A JP 2005372669 A JP2005372669 A JP 2005372669A JP 4719569 B2 JP4719569 B2 JP 4719569B2
Authority
JP
Japan
Prior art keywords
voltage
sample
inspection
image
electron beam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005372669A
Other languages
English (en)
Other versions
JP2006208367A (ja
Inventor
真理 野副
泰範 後藤
朝暉 程
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi High Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Technologies Corp filed Critical Hitachi High Technologies Corp
Priority to JP2005372669A priority Critical patent/JP4719569B2/ja
Publication of JP2006208367A publication Critical patent/JP2006208367A/ja
Application granted granted Critical
Publication of JP4719569B2 publication Critical patent/JP4719569B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Analysing Materials By The Use Of Radiation (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

本発明は半導体装置、フォトマスク、液晶装置等の微細なパターンの検査技術に関し、特に、半導体装置製造の製造工程の途中におけるウエハ上でフローティングされている回路パターンを、電子線を利用して検査する検査技術に関する。
微細な回路パターンを有する半導体装置、フォトマスク、液晶装置等の検査技術は、製造歩留まりの向上などのために非常に重要な技術である。以下、かかる技術の概要について半導体ウエハの検査技術を例に説明する。
半導体装置や液晶表示装置(以下、半導体装置と称する。)は、半導体ウエハ上に、主としてフォトマスクに形成されたパターンをリソグラフィー処理およびエッチング処理により転写する工程を繰り返すことにより製造される。半導体装置の製造過程において、リソグラフィー処理やエッチング処理その他各種加工処理の良否、異物発生等は、半導体装置の歩留まりに大きく影響を及ぼすため、異常や不良発生を早期にあるいは事前に検知して製造プロセスへフィードバックすることが重要であり、そのために、製造過程の半導体ウエハ上のパターンを検査する方法が従来から行われている。
半導体ウエハ上のパターンに存在する欠陥を検査する方法としては、半導体ウエハに白色光を照射し、光学画像を用いて複数のLSIにおける同種の回路パターンを比較する欠陥検査装置が提案され実用化されている。例えば光学画像を用いた検査方法では、に記載されているように、基板上の光学照明された領域を時間遅延積分センサで結像し、その画像と予め入力されている設計情報とを比較することにより欠陥を検出する方式が開示されている(特許文献1)。
また、レーザ光を照射して、回折光又は散乱光を検出し、規則正しい回路パターンからの回折光と不規則な形状の異物或いは欠陥部からの散乱光を弁別して異物又は欠陥のみを検出する検査方法が特許文献2に開示されている。
さらに、回路パターンの微細化や回路パターン形状の複雑化、材料の多様化に伴い、光学画像による欠陥検出が困難になってきたため、光学画像よりも分解能の高い電子線画像を用いて回路パターンを比較検査する方法も提案されてきた。電子線を用いたパターンの比較検査装置として、非特許文献1、非特許文献2、特許文献3から5までに、通常の走査型電子顕微鏡(SEM)の100倍以上(10nA以上)の電子線電流をもった電子線を導電性基板(X線マスク等)に照射し、発生する二次電子・反射電子・透過電子のいずれかを検出し、その信号から形成された画像を、隣接する同等のパターンと比較検査することにより欠陥を自動検出する方法が開示されている。
以下、このような検査方法を電子線式検査方法と称する。電子線式検査方法においては、光学式外観検査あるいはレーザ式検査よりも高分解能な画像が得られることから、微細な回路パターン上の微小異物や欠陥の検出が可能である。それに加えて、電子線照射による帯電の影響で表面の電位の差が二次電子放出効率に反映する電位コントラストにより、表面や下層で発生した回路パターンの導通・非導通、配線やトランジスタのショート等の電気的欠陥を検出することも可能である。電位コントラストと、これを利用した技術については、「電子、イオンビームハンドブック」(日刊工業新聞社)pp622-623に記載されている。
半導体装置をはじめとする各種微細な回路パターンに対して光学式外観検査や光学式検査方式、さらに電子線式検査を適用し、異物やパターン形状不良のような欠陥の他に、各種トランジスタ等のオープン・ショートといった電気的欠陥や孔パターンの導通不良等、表面形状だけでは検出あるいは判別できない各種欠陥を検出することが可能になった。
特開平3-167456号公報。 特開平9-138198号公報。 特開平5-258703号公報。 米国特許第5502306号公報。 特開平10-234543号公報。 J. Vac. Sci. Tech. B, Vol. 9, No.6, pp. 3005 - 3009(1991)。 J. Vac. Sci. Tech. B, Vol. 10, No.6, pp. 2804 - 2808(1992)。
上記従来の電子線式検査においては、検査中に電子ビームを照射して発生する二次電子あるいは反射電子を検出して信号化して検査を行うため、検査中に電子ビームを照射し続けることになる。そのため、被検査ウエハ表面が絶縁材料であり帯電の影響を受けやすい場合、あるいは、被検査ウエハに基板からフローティングした構造が形成されており帯電が蓄積しやすい場合は、検査過程における帯電により電子が絶縁材料などに蓄積し、表面の帯電電位が初期状態から変化してしまう。帯電電位が変化すると、電子ビームの焦点位置や照射位置が変化してしまうため、電子線画像の倍率が正確でなくなり、また、位置ドリフト、焦点ずれが生じ、検査中に取得している電子線画像の画質変化してしまうため、検査の初期と同じ感度や精度で検査を継続することが困難となる。
かかる帯電電位の変化に対して、帯電電位に応じて照射条件を連動させれば、同じ画質の画像を取得することが可能となるが、そのためには被検査ウエハの帯電電位を検査中にリアルタイムで測定する必要がある。従って、電子線画像のみに基づいて帯電電位をリアルタイムに測定することは困難である。また、検査中に画質が変化した場合に、その都度焦点と位置とを補正することにより、同じ画質の画像を取得することが可能であるが、頻繁に検査を中断して焦点と位置合わせとを被検査ウエハに対して行うことは、検査時間が長くなるため、検査の高速化が困難となり、製造コストが高くなってしまう。
また、検査条件を設定する際に、帯電電位の変化が少ない条件を設定することにより、安定した画像で半導体装置を検査することが可能になるが、設定した条件で長時間検査を実施し画像のドリフト有無を確認して最適な検査条件を求める方法を用いるため、最適な条件が決定するまでに膨大な時間を要していた。
さらに、従来の電子線式検査においては、検査中に電子ビームを照射して発生する二次電子あるいは反射電子を検出して信号化して検査を行うため、検査中に電子ビームを照射し続けることになる。そのため、被検査対象であるウエハ表面が絶縁材料であり帯電の影響を受けやすいもの、あるいは、被検査対象であるウエハが基板からフローティングしている構造であって帯電が蓄積しやすいものにおいては、検査中に帯電が蓄積し、電子線画像の画質が安定しないという問題があった。この問題点に対して、上記従来技術においては、検査中に帯電を変化させずに画像を取得する方法についての言及がない。
本発明の目的は、基板からフローティングされた構造のように帯電の影響を受けやすく帯電が蓄積しやすい被検査ウエハに対して、検査中における帯電の影響を低減することができる半導体装置等のパターンの検査技術を提供することにある。
本発明のパターン検査装置は、パターンが形成された試料表面に電子線を照射する手段と、該試料から発生する信号を検出する手段と、検出手段により検出された信号を画像化する手段から成るパターンの検査装置であって、試料電位、あるいは試料より前記電子線を照射する側に設けた電極の電位を変化させる手段と、該試料電位あるいは前記電極電位を変化させて各電位における電子線画像を取得する手段と、該電子線画像のコントラストあるいは明るさの情報を数値化して表示する手段を備えたものである。この試料電位あるいは電極の電位を所定の範囲で任意に設定できるようにした。該電位を、被検査試料の表面帯電電位が正から負になる範囲で設定し、各電位における電子線画像を複数箇所取得し画像情報を数値化して表示する手段を設けた。
また、本発明のパターン検査方法においては、パターンが形成された試料表面に電子線を照射し走査する工程と、電子線により該試料から二次的に発生する信号を検出する工程と、検出された信号を画像化して表示する工程と、被検査試料に対して試料電位あるいは試料の前記電子線を照射する側の電極の電位を変化させ、各電位における電子線画像を取得する工程と、取得された画像のコントラストあるいは明るさ情報を数値化して表示する工程と、から成るようにしたものである。また、試料上部の電極電位を変化させた際の電子線画像の情報から、明るさが減少する変化点を検査条件として選択し表示あるいは設定するようにしたものである。さらに、試料電位を広範囲に粗く数段階に変化させて電子線画像を取得し、該取得画像の情報から明るさが減少する変化点を求めた後に、該変化点の付近で細かく複数点電位を変化させて電子線画像を取得し、再取得した画像情報から再度変化点を求めることにより、高効率且つ高精度に最適な条件を設定できるようにしたものである。
以上で述べた技術により、半導体装置をはじめとする微細な回路パターンを有する試料(基板)において、特に基板表面が絶縁膜又は基板からフローティングして回路パターンを形成されている被検査ウエハの場合に、基板から引き戻される電子数と基板に戻る電子数と均衡を保ついわゆる平衡状態が保持されるように基板電位又は帯電を制限する電極の電位(基板より電子線を照射する電子線源側に設けたいわゆる帯電制限電極の電位)を求め、この電位を設定することで、試料への帯電の影響を低減することができる。
本発明によれば、帯電の影響を受けやすい被検査ウエハについても、安定した検査を実現するための最適な検査条件を簡易且つ高精度に設定することが可能になる。その結果、これまで欠陥位置を特定することが困難であった配線テストパターンに対して欠陥の高感度検査を実施することが可能になる。
また、最適な検査条件を設定するにあたり、オペレータの習熟や経験によって感度や設定時間がばらついていたのに対して、本発明によりばらつきなく短時間で設定することが可能になる。従って、オペレータが要する時間を節約することができるとともに、製品の待ち時間が大幅に短縮され、不良発生を検知するためのTATを短縮することが可能となる。このように半導体装置の配線工程を高感度・高精度に検査する技術を提供することにより、製造過程において重要である配線工程の不良内容を早期に検知でき、且つ対策を実施するために必要な欠陥位置やサイズの情報を検査と同時に取得できるため、対策までのTATが短縮でき、結果として半導体の歩留まり向上や生産性を高めることに寄与できる。
以下、本発明の実施の形態によるパターンの検査技術について、半導体装置の回路パターンの検査を例にして、図面を参照しながら詳細に説明する。
まず、本発明の実施の形態について説明する前に、本発明に係る半導体装置の検査技術の原理について詳細に説明を行う。特に、基板からフローティングされた構造を有する回路パターン等のパターンについて、電子線を用いて欠陥の有無を検査する技術であって、ウエハ上に形成された半導体装置の回路パターンを検査する例にして説明を行う。
図1は、本発明の実施の形態による回路パターン検査装置の構成例を示す図である。本実施の形態による回路パターン検査装置は、大別して、電子光学系と、ウェハを載せたり移動させたりするステージ機構系と、ウェハをローディングするウェハ搬送系と、装置(チャンバー内)を高真空状態にする真空排気系と、各部を制御する制御系と、観察した画像の処理を行う画像処理系と、ユーザが操作を行うための操作系と、により構成されている。図1の構成の詳細については後述する。
被検査ウエハの構造例について図2から図6までを参照しつつ説明を行う。尚、本実施の形態においては、被検査ウエハとして基板上にメタル配線のテストパターンを形成したウエハを用いている。
図2は、配線テストパターンの全体構成例を示す図である。図2に示すように、テストパターン2は多数のブロック2-1の集合として構成されている。テストパターン2の両端から配線2-2が延びており、配線2-2の一端は信号測定用パッド2-3に接続されている。
図3は、代表的な配線の構成例を示す図である。図3に示すように、一本の長い配線で構成されるパターンや、図4に示すような櫛歯パターンが交互に交差したパターン、図5に示すような2層の孤立した配線を層間のビアでつなげたコンタクトチェーンなどがある。これらのいずれの配線テストパターンも、Si基板とは絶縁膜により絶縁されており、いわゆるフローティング構造を形成している。
図6に、図5に示すコンタクトチェーンの斜視図である。図6に示すように、Si基板6-4の上に層間絶縁膜6-3が形成されており、その上部にコンタクトチェーンのパターン6-1が形成されている。図6には片側のみ記載可能に構成しているが、パターンの両端には信号測定用のパッド6-2が配置されている。
このようなパターンにおいて、例えば導通用のビアに非道通欠陥6-5が存在すると、パッド6-2の両端にプローブをあてて電気特性を測定した場合に欠陥がない場合と抵抗値が変わる。この抵抗値をチェックすることにより、不良の有無を検査することができる。同様の測定を行う。図3のパターンでは断線が発生すると正常なパターンと比較して抵抗が高くなる。また、図4のパターンでは2つの櫛歯パターンは絶縁されているため、ショート不良が発生した場合に抵抗値が低くなる。
図7は、測定を実施した例を示す図である。本実施例では、コンタクトチェーンの測定事例を示している。正常なパターンは10Ωのオーダーであり、10Ω以上の抵抗値が不良として表示されている。このように、抵抗を測定することにより、欠陥発生の有無は検知できるが(図では灰色で塗りつぶされた箇所が不良発生パターンの位置を示す。)、テストパターンのどこに欠陥が発生したのかを知ることはできない。そのため、不良の内容や発生原因を突き止めるのが難しく、不良の対策をたてるまでに時間を要してしまうという問題があり、不良発生箇所を特定する検査方法が必要である。
以下に、不良個所も特定できる技術について説明する。図1の検査装置で検査を行うことにより、電位コントラストにより欠陥発生箇所を特定することができる。図8から図10までは、図1の装置により測定した電子線画像であって、欠陥が発生した場合の電子線画像を示す図である。図3の測定パターンの場合は、配線に沿って電子ビームを照射することにより、断線部8-1を境にして配線の両端で帯電の電位が変わる。この変化を観測した電子線画像は、電位コントラスト像として図8に示すようになる。この電位コントラスト像に基づいて欠陥8-1の位置を推定することができる。
図4に示すパターンの場合は、配線同士がショートしても電位は変化しないため、電位コントラストとして欠陥の明るさは変わらないが、ショート不良は配線間に発生するため、図9に示すように配線間のコントラストの変化(9-1,9-2)により欠陥部9-1の位置を推定できる。
図5に示すパターンの場合は、コンタクトチェーンが繋がっている方向に沿って電子ビームを照射することにより、図3の場合と同様に電位コントラストとして欠陥部10-1が顕在化され、図10に示すようになる。このように、電子線画像により欠陥部を顕在化することができるが、ウエハ全面を検査する場合には、図11に矢印と大きな丸内に示すジグザグの矢印とで示すように電子ビームを連続して照射するため、ウエハの表面に帯電が蓄積され、図12に示すように検査開始時点とは帯電状態が変化してしまう場合がある。
図12は、帯電電位の経時変化を模式的に示す図であり、横軸が時間、縦軸が帯電電位を示す図である。初期の画像12-1と帯電が蓄積された状態の画像12-2とでは合焦点条件が異なるため、欠陥の見え方も変わってしまい検出感度が低下することがわかる。発明者は、帯電状態が変化しない照射条件で検査を行うことにより上記帯電電位の経時変化に関する問題点を解決できると考えた。
再び図1を参照しつつ、本実施の形態による半導体装置の検査装置について詳細に説明する。図1に示すように、電子光学系は、電子銃1-1と、引き出し電極1-2, 1-5と、コンデンサレンズ1-14と、ブランキング偏向器1-29と、絞り1-8と、偏向器1-15および1-11と、対物レンズ1-16と、帯電制御電極1-17と、ExB偏向器1-9と、反射板1-27と、検出器1-25と、帯電制御電極1-17に対して可変電圧を印加することができる帯電制御電極用電源1-24と、を有している。引き出し電極1-2, 1-5には引き出し電極用電源1-3, 1-6から電圧が供給される。絞り1-8の汚れ防止、長寿命化の目的で絞りのヒータ1-10が設けられている。ブランキング偏向器1-29にはブランキング信号発生部1-30から信号が送られて電子線1-4が偏向され、絞り1-8の開口部を通過しないようにすることによって、ウエハ1-12に電子線1-4が照射されないようにする。
ステージ機構系は、XYステージ1-18と、絶縁層1-20と、ウエハ1-12を載置するためのホルダ1-19と、ホルダ1-19およびウエハ(基板)1-12にゼロまたは負の電圧を印加することができるリターディング電源1-13と、を有している。XYステージ1-18には、レーザ測長による位置検出器が取り付けられている。
制御系は、信号検出系制御部1-23と、ビーム偏向補正制御部1-40と、電子光学系制御部1-42と、機構・ステージ制御部1-43と、を有している。電子線1-4がウエハ1-12に照射されることによってウエハから発生した信号が反射板1-27に衝突して二次信号1-28が発生する。これを検出器1-25で検出し、検出信号増幅器1-31で増幅し、A/D変換器1-32でアナログ信号からディジタル信号へ変換され、画像処理系1-26の信号処理部1-33へ送信される。信号検出系制御部1-23は、クロック周波数を発生し検出タイミングを変えることができる。ビーム偏向補正制御部1-40は、偏向器1-15と1-11に印加する電圧を制御して電子線1-4の偏向量、偏向速度、偏向方向を制御する。電子光学系制御部1-42は、引き出し電極1-2, 1-5、コンデンサレンズ1-14、ブランキング信号発生部1-30を制御し、特に、コンデンサレンズ1-14の電流値を調整して電子線1-4の電流を制御する。画像処理系1-26は、信号処理部1-33と、第一の画像メモリ1-34と、第二の画像メモリ1-35と、比較演算部1-36と、欠陥判定部1-37と、リターディング電圧制御部1-41とを有している。操作系は、操作画面および操作部1-38と、画像・検査データ保存部1-44と、を有している。
この装置において、ウエハ1-12の上部(電子銃1-1側)に設けられた帯電制御電極1-17への印加電圧を帯電制御電極用電源1-21により変化させることにより、ウエハ1-12に電子線が照射されることにより発生した二次電子のうち検出器まで到達する電子の量を調整することができる。
次に、上記の点に関して帯電状態が変化しない照射条件を設定するための処理の流れについて図13から図15までを参照して説明する。適宜、図1も参照して説明を行う。
まず処理を開始し、被検査ウエハ1-12を装置内にロードする(ステップ13-1)。次に、被検査ウエハ1-12の回路パターンのレイアウトを設定する(ステップ13-2)。このレイアウト設定ステップは、新規の製品である場合に設定するものであり、既に同じレイアウトの製品データが設定されている場合には、設定済みの製品データを選択すれば自動的にレイアウトデータが呼び出されるようになっている。次いで、被検査ウエハ1-12の画像を取得しアライメントを実施する(ステップ13-3)。これにより、ウエハ1-12の回転情報や位置情報を取得し、電子ビーム走査の偏向制御にフィードバックし、被検査領域に正確にビームを照射するとともに、隣接画像を比較する時の倍率を補正する。次いで、電子ビーム照射条件を設定する(ステップ13-4)。
検査対象がフローティング配線パターンの場合は、入射する電子の量と発生する二次電子の量がほぼ同一になるような条件に設定すると、電子ビームを照射し続けても帯電は変動しない。そのため、ウエハ上部の帯電制御電極1-17への帯電制御電極用電源1-21による印加電圧をふって、発生した二次電子のうち検出器1-25まで到達する電子の量を調整する。帯電制御電極1-17への印加電圧により形成される障壁電位が、被検査ウエハ1-12の電位よりも高い場合には、二次電子は積極的に上部へ引き上げられるため、被検査ウエハ1-12のフローティングパターンは正に帯電する。帯電制御電極1-17への印加電圧を低くしていき、障壁電位がウエハ1-12の電位と同等あるいはそれより低くなると、二次電子の一部がウエハ1-12表面に引き戻されるようになる。さらに、印加電圧を低くすると、ウエハ1-12表面に引き戻される電子の割合が増大し、引き戻された電子によりウエハ1-12表面は負に帯電する。この場合、発生した二次電子のうちの多数がウエハ1-12表面側に引き戻されるため、検出器1-25に到達する電子数は減少し画像が暗くなる。このような関係があるため、検出器1-25に到達する二次電子の数、すなわち画像の明るさを測定することにより、ウエハ1-12表面の電位状態を知ることができる。
図14は、電極電位と電子線画像の明るさとの関係を示す図である。上述のように、ウエハ1-12上部の帯電制御電極用電源1-21の電極電位を低くしていくと、画像の明るさが低下してくることがわかる。画像の明るさが一定の領域は正帯電の状態であり、暗くなる領域は負帯電の状態である。従って、明るさの変化点が正帯電の状態と負帯電の状態との境目、すなわち正帯電と負帯電とが切り替わる点であり、帯電が弱い状態であるといえる。この変化点を検査条件として設定することにより、帯電量を抑制し安定したウエハの検査を行うことができる。図14に示す例では、印加電圧V1近傍が変化点であると推定される。大まかには、印加電圧V1の近傍の破線で囲まれた領域の電圧範囲内に含まれる。
さらに高精度に変化点を求めるには、図15に示すように、V1の近傍の破線で囲まれた領域について電位を細かく変化させて電子線画像を取得し、明るさ信号の対応を取ることにより、短時間・高効率・高精度に最適な条件を求めることができる(図15のV2)。ここでは、正帯電領域(高電圧領域)の場合の画像評価値(平均の明るさ:画像評価値がフラットな領域における値)を100%とした場合に、例えば90%の値をとる印加電圧値をV2とする等の処理を行う。
例えば、照射条件の設定手順は、図13に示すように、1)帯電制御電極の印加電圧をふって例えば5点について画像を取得し、2)画像の評価値算出し、3)電極印加電圧と評価値との対応を表示し、4)評価値が減少し始める点を測定し、5)この点の近傍で印加電圧を細かくふって例えば5点について画像を取得し、6)画像の評価値を算出し、7)電極印加電圧と評価値との対応を表示し、8)評価値が減少しはじめる点を測定し、9)帯電制御電極への印加電圧V2を決定する、処理を行う。
このようにして、設定すべき照射条件を求めた後に、セル・ダイ検査領域(ウエハ検査領域)を設定し(ステップ13-5)、明るさやコントラストを最適に設定し(ステップ13-6)、その後、画像処理条件や閾値を設定して(ステップ13-7)試しの検査を実行する(ステップ13-8)。この際、まず検査中の位置や焦点のドリフト有無を確認し(ステップ13-9)、ドリフトが発生していなければ(はい)、誤検出の有無を確認し(ステップ13-10)、必要に応じて続けて検査を実行し(ステップ13-11)、レシピ(得られた設定条件)をメモリ(画像・検査データ保存部1-44)に保存し(ステップ13-13)、検査工程を終了する。もし、ドリフトが発生した場合は、照射条件出しステップ13-4に戻り、再度確認し新たに求めた最適条件を設定する。また、ステップ13-11において誤検出を発生している場合には、画像処理条件・閾値設定ステップ(ステップ13-7)に戻り、パラメータを変更する。
従来は、照射の最適な条件を求める方法がなかったため、テストランのあとの確認により照射条件を決定していた。従って、ドリフトが発生するたびに調整を繰返し、レシピ設定に膨大な時間を要していた。本実施の形態による検査技術を用いることにより、図16に示すように、照射条件を設定し検査を実行すると、検査初期の画像16-1と検査が進んだ状態での画像16-2との間の変化を少なくすることができ、同等の感度で検査を継続して実行できるようになる。
これまでに説明した検査技術により、帯電の影響を受けやすい被検査ウエハにおいても安定した検査を継続して実施することができる最適な検査条件を、簡易かつ高精度に求め、設定することが可能になる。その結果、これまで欠陥位置を特定することが困難であったフローティング構造を含む配線テストパターンに対して欠陥の高感度検査を実施することが可能になる。また、今までは、最適な検査条件を設定するにあたり、オペレータの習熟や経験によって感度や設定時間がばらついていたのに対して、本実施の形態による技術を用いると、最適条件を短時間で設定することが可能になる。従って、オペレータが要する時間を節約することができるとともに、次の製造工程に移るまでの待ち時間が大幅に短縮され、不良発生を検知するためのTATを短縮することが可能となる。
以上に説明したように、本実施の形態による検査技術によれば、半導体装置の配線工程を高感度・高精度に検査することができるため、半導体装置の製造過程において重要である配線工程の不良の内容を早期に検知することができ、かつ、その対策を実行するために必要な情報である欠陥位置や欠陥サイズの情報を検査とほぼ同時に取得することができるため、対策までのTATが短縮でき、結果として半導体の歩留まり向上や生産性の向上に寄与する。
以上、本発明の代表的な装置の構成および、検査方法について、具体的な検査のフローおよび各部の作用、検査条件を決定するためのフロー、そして、検査および検査条件設定の操作方法の実施例について説明してきたが、本発明の範囲を逸脱しない範囲で請求項目に掲げた複数の特徴を組み合わせた検査方法および検査装置についても可能である。
尚、本実施の形態による半導体検査装置においては、ウエハ上部に配置されている帯電制御電極に電圧を印加してウエハへの帯電量を調整する例について説明したが、ウエハ側の電位を変化させ上記と同様に電子線画像を取得することで、適正な条件を求めるようにしても良い。
以上に説明したように、本実施の形態による半導体装置の検査技術によれば、被検査ウエハが、特に帯電の影響を受けやすい場合においても、安定した検査を継続的に行うことができる最適な検査条件を、簡易かつ、高精度に設定することが可能になる。その結果、これまで欠陥位置を特定することが困難であった配線テストパターンについても欠陥の高感度検査を行うことが可能になる。また、最適な検査条件を設定するにあたり、オペレータの習熟や経験によって感度や設定時間がばらついていたのに対して、本発明によりばらつきがなく短時間で設定することが可能になる。
本発明は、半導体装置の検査技術及び検査装置として利用できる。
本発明の実施の形態による半導体装置の検査装置の一構成例を示す図である。 配線テストパターンの一例を示す図である。 断線を検査するための配線テストパターンの一例を示す図である。 ショートを検査するための配線テストパターンの一例を示す図である。 導通不良を検査するための配線テストパターンの一例を示す図である。 導通不良を検査するための配線テストパターンの構造を示す斜視図である。 配線テストパターンにより不良の有無を検査した結果を示す図である。 断線が発生した場合のパターンのコントラストを示す図である。 ショートが発生した場合のパターンのコントラストを示す図である。 導通不良が発生した場合のパターンのコントラストを示す図である。 検査時の電子ビームの走査方法を示す図である。 検査時の帯電の変化とこれに伴う画像の変化を示す図である。 検査条件を設定するためのフローを示す図である。 電極電位を変化させた際の電子線画像信号の対応を示す図である。 電極電位を変化させた際の電子線画像信号の対応を示す図である。 最適条件を設定した後における検査時の帯電の変化とこれに伴う画像の変化を示す図である。
符号の説明
1-1・・・電子源、1-2、1-5・・・引き出し電極、1-3、1-6・・・電子源および引き出し電極への印加電圧、1-4・・・電子線、1-8・・・絞り、1-9・・・ExB偏向器、1-11、1-15・・・偏向器、1-12・・・被検査ウエハ、1-13・・・リターディング電源、1-14・・・コンデンサレンズ、1-16・・・対物レンズ、1-17・・・帯電制御電極、1-18・・・ステージ、1-19・・・ホルダ、1-22・・・二次電子、1-25・・・検出器、1-27・・・反射板、1-31・・・アンプ、1-32・・・AD変換器、1-33・・・信号処理部、1-34・・・第一の画像メモリ、1-35・・・第二の画像メモリ、1-36・・・比較演算部、1-37・・・欠陥判定部、1-44・・・検査結果および画像保存、1-39・・・制御部、1-38・・・操作部、6-1・・・配線テストパターン、6-2・・・信号測定用パッド、6-3・・・層間絶縁膜、6-4・・・基板、6-5・・・非導通欠陥部、11-1・・・被検査ウエハ、11-2・・・被検査上検査対象回路パターン、11-3・・・電子ビーム走査、12-1、16-1・・・検査開始時の電子線画像、12-2、16-2・・・検査進行中の電子線画像。

Claims (9)

  1. パターンが形成された試料を検査する検査装置において、
    電子源で発生した電子線を対物レンズにより集束して前記試料に照射することにより得られる二次電子又は反射電子起因の信号を検出する電子光学系と、
    前記試料に対してゼロ又は負の電圧を印加するリターディング電源と、
    前記対物レンズと試料の間に配置される帯電制御電極と、
    当該帯電制御電極へ可変電圧を印加する帯電制御電極用電源と、
    前記検出された信号に基づいて前記パターンの電子線画像を形成する画像処理系を備え、
    前記帯電制御電極又は前記試料に対して印加する電圧を変化させて得られる画像から当該画像の明るさ又はコントラストの変化する電圧を求め、
    当該明るさ又はコントラストの変化する電圧を基準として前記帯電制御電極への印加電圧又は前記試料に対して印加する電圧を定めることを特徴とする検査装置。
  2. 前記明るさ又はコントラストと、明るさ又はコントラストと対応する前記電圧のそれぞれを表示させる表示手段を有する請求項1に記載検査装置。
  3. 請求項1に記載の検査装置において、
    前記帯電制御電極又は前記試料に対して印加する電圧を変化させる際に、前記試料が正帯電から負帯電となるよう前記電圧の範囲を設定することを特徴とする検査装置。
  4. パターンが形成された試料を検査する検査装置において、
    電子源で発生した電子線を対物レンズにより集束して前記試料に照射することにより得られる二次電子又は反射電子起因の信号を検出する電子光学系と、
    電子光学系により検出された信号に基づいて前記パターンの電子線画像を形成する画像化手段と、
    試料側の電又は試料の前記電子源側に設けられた電極の電の少なくともいずれか一方を変化させる電調整手段と、を有し、
    該電調整手段により調整された複数の電において前記画像化手段により形成された前記電子線画像を取得し、該電子線画像の明るさ又はコントラストが減少し始める電を前記電調整手段が印加する電として設定することを特徴とす検査装置。
  5. 請求項4に記載の検査装置において、
    前記電調整手段により試料の電あるいは試料上部の電極電を変化させる場合に、前記試料が正帯電から負帯電となるよう前記電圧の範囲を設定することを特徴とす検査装置。
  6. パターンが形成された被検査試料表面に電子線を照射し走査する手段と、当該走査により前記試料から二次的に発生する信号を検出する手段と、前記被検査試料の上方に配置された帯電制御電極と、検出された信号を画像化して表示する手段とを備える装置を用いて実行される検査方法であって、
    前記帯電制御電極に印加する電圧を変化させ、各電における電子線画像を取得し、
    前記電圧と前記電子線画像の明るさ又はコントラストとの関係から、前記明るさ又はコントラストが変化する電圧を求め、
    当該明るさ又はコントラストが変化する電圧を基準として前記帯電制御電極に印加する電圧を定め、
    当該定めた電圧条件で前記信号を検出して画像化し、検査を行うことを特徴とす検査方法。
  7. パターンが形成された被検査試料表面に電子線を照射し走査する手段と、当該走査により前記試料から二次的に発生する信号を検出する手段と、前記被検査試料にゼロ又は負の電圧を印加する手段と、検出された信号を画像化して表示する手段とを備える装置を用いて実行される検査方法であって、
    前記被検査試料に印加する電圧を変化させ、各電における電子線画像を取得し、
    前記電圧と前記電子線画像の明るさ又はコントラストとの関係から、前記明るさ又はコントラストが変化する電圧を求め、
    当該明るさ又はコントラストが変化する電圧を基準として前記被検査試料に対して印加する電圧を定め、
    当該定めた電圧条件で前記信号を検出して画像化し、検査を行うことを特徴とす検査方法
  8. 請求項6又は7に記載の検査方法において、
    前記電圧を変化させる際に
    前記電圧を広範囲に数段階に変化させて前記電子線画像を取得する工程と、
    取得された該電子線画像の明るさ又はコントラストが減少する変化点を求める工程と、
    該変化点の付近でさらに細かく前記電を変化させて前記電子線画像を再取得する工程と、
    該再取得した画像情報から再度変化点を求める工程とを実行する検査方法。
  9. 請求項6又は7に記載の検査方法において、
    前記電圧を変化させる際に、前記被検査試料正帯電条件側から負帯電条件になる順に前記電を変化させることを特徴とす検査方法。
JP2005372669A 2004-12-27 2005-12-26 パターン検査方法および検査装置 Expired - Fee Related JP4719569B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005372669A JP4719569B2 (ja) 2004-12-27 2005-12-26 パターン検査方法および検査装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004377778 2004-12-27
JP2004377778 2004-12-27
JP2005372669A JP4719569B2 (ja) 2004-12-27 2005-12-26 パターン検査方法および検査装置

Publications (2)

Publication Number Publication Date
JP2006208367A JP2006208367A (ja) 2006-08-10
JP4719569B2 true JP4719569B2 (ja) 2011-07-06

Family

ID=36965364

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005372669A Expired - Fee Related JP4719569B2 (ja) 2004-12-27 2005-12-26 パターン検査方法および検査装置

Country Status (1)

Country Link
JP (1) JP4719569B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10629546B2 (en) 2018-01-29 2020-04-21 Samsung Electronics Co., Ltd. Semiconductor device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002313862A (ja) * 2001-04-13 2002-10-25 Mitsubishi Electric Corp 半導体装置の検査方法および検査装置
JP2002353279A (ja) * 2001-05-25 2002-12-06 Hitachi Ltd 回路パターン検査方法とその装置
JP2003173756A (ja) * 2001-12-05 2003-06-20 Ebara Corp 電子線装置及び該装置を用いたデバイス製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09320505A (ja) * 1996-03-29 1997-12-12 Hitachi Ltd 電子線式検査方法及びその装置並びに半導体の製造方法及びその製造ライン
JP2004239877A (ja) * 2003-02-10 2004-08-26 Renesas Technology Corp 回路パターンの検査方法および半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002313862A (ja) * 2001-04-13 2002-10-25 Mitsubishi Electric Corp 半導体装置の検査方法および検査装置
JP2002353279A (ja) * 2001-05-25 2002-12-06 Hitachi Ltd 回路パターン検査方法とその装置
JP2003173756A (ja) * 2001-12-05 2003-06-20 Ebara Corp 電子線装置及び該装置を用いたデバイス製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10629546B2 (en) 2018-01-29 2020-04-21 Samsung Electronics Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
JP2006208367A (ja) 2006-08-10

Similar Documents

Publication Publication Date Title
US7394070B2 (en) Method and apparatus for inspecting patterns
JP4248382B2 (ja) 荷電粒子ビームによる検査方法および検査装置
JP3973372B2 (ja) 荷電粒子線を用いた基板検査装置および基板検査方法
JP4528014B2 (ja) 試料検査方法
JP5164317B2 (ja) 電子線による検査・計測方法および検査・計測装置
JP4828162B2 (ja) 電子顕微鏡応用装置および試料検査方法
JP2003151483A (ja) 荷電粒子線を用いた回路パターン用基板検査装置および基板検査方法
US8421008B2 (en) Pattern check device and pattern check method
US8134697B2 (en) Inspection apparatus for inspecting patterns of substrate
JP2005164451A5 (ja)
JPH09320505A (ja) 電子線式検査方法及びその装置並びに半導体の製造方法及びその製造ライン
JP2003100823A (ja) 荷電粒子ビームを用いた検査方法およびそれを用いた検査装置
JP2007281136A (ja) 半導体基板および基板検査方法
JP4606443B2 (ja) 荷電粒子線を用いた回路パターン用基板検査方法および基板検査装置
JP2010206013A (ja) 半導体基板の検査方法および検査装置
JP4728361B2 (ja) 荷電粒子線を用いた基板検査装置および基板検査方法
JP4719569B2 (ja) パターン検査方法および検査装置
JP4972472B2 (ja) 半導体検査装置
US7560693B2 (en) Electron-beam size measuring apparatus and size measuring method with electron beams
JP4147233B2 (ja) 電子線装置
JP2007128738A (ja) 帯電制御装置及び帯電制御装置を備えた荷電粒子線応用装置
JP4484860B2 (ja) パターン欠陥検査方法
JP6230831B2 (ja) 荷電粒子線装置および画像取得方法
JP2002270655A (ja) 半導体装置の製造方法
KR100807254B1 (ko) 결함 검사 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101001

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110329

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110404

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140408

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees