JP4715985B2 - Switching power supply - Google Patents

Switching power supply Download PDF

Info

Publication number
JP4715985B2
JP4715985B2 JP2001166533A JP2001166533A JP4715985B2 JP 4715985 B2 JP4715985 B2 JP 4715985B2 JP 2001166533 A JP2001166533 A JP 2001166533A JP 2001166533 A JP2001166533 A JP 2001166533A JP 4715985 B2 JP4715985 B2 JP 4715985B2
Authority
JP
Japan
Prior art keywords
switching element
voltage
circuit
fet
transformer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001166533A
Other languages
Japanese (ja)
Other versions
JP2002369538A (en
Inventor
隆一 古越
瑞木 宇津野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2001166533A priority Critical patent/JP4715985B2/en
Publication of JP2002369538A publication Critical patent/JP2002369538A/en
Application granted granted Critical
Publication of JP4715985B2 publication Critical patent/JP4715985B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明はスイッチング電源装置、特に少ない部品点数で入力力率を向上できるスイッチング電源装置に属する。
【0002】
【従来の技術】
従来から一般的に広く使用されているフライバック方式のスイッチング電源装置を図5に示す。図5に示すスイッチング電源装置は、交流電源(1)の交流電圧VACを直流電圧VDCに変換する整流回路としての整流ブリッジ回路(2)と、整流ブリッジ回路(2)に接続された入力平滑コンデンサ(3)と、1次巻線(4a)及び2次巻線(4b)を有するトランス(4)と、主スイッチング素子としてのMOS-FET(MOS型電界効果トランジスタ)(5)と、整流ダイオード(6)及び平滑コンデンサ(7)を有する整流平滑回路(8)と、整流平滑回路(8)の出力電圧VOを検出する電圧検出回路(9)と、電圧検出回路(9)の検出信号によりMOS-FET(5)をオン・オフ制御する制御回路(10)とを備えている。トランス(4)の1次巻線(4a)及びMOS-FET(5)は入力平滑コンデンサ(3)に対して直列に接続される。整流平滑回路(8)は、トランス(4)の2次巻線(4b)に接続され、電圧VOの直流電力を発生する。制御回路(10)は、トランス(4)のリセット期間の終了後にMOS-FET(5)をオン状態にし、電圧検出回路(9)の検出信号の電圧レベルが出力電圧VOの目標値を規定する基準電圧のレベルを超えたときにMOS-FET(5)をオフ状態にすることにより、整流平滑回路(8)から出力される直流出力電圧VOのレベルを一定に保持する。
【0003】
図5に示すスイッチング電源装置の動作は以下の通りである。交流電源(1)から図6(A)に示す交流電圧VACが整流ブリッジ回路(2)に印加されると、整流ブリッジ回路(2)の出力端子から図6(B)の破線に示す全波整流電圧VDCが発生する。整流ブリッジ回路(2)の全波整流電圧VDCは、入力平滑コンデンサ(3)により平滑化され、その両端の電圧VC1が図6(B)の実線に示すようになる。ここで、期間t1では入力平滑コンデンサ(3)の電圧VC1が整流ブリッジ回路(2)から出力される全波整流電圧VDCよりも低いため、整流ブリッジ回路(2)から入力平滑コンデンサ(3)に図6(C)に示す充電電流IC1が流れる。逆に、期間t2では入力平滑コンデンサ(3)の電圧VC1が整流ブリッジ回路(2)から出力される全波整流電圧VDCよりも高くなるため、入力平滑コンデンサ(3)には充電電流IC1が流れず、入力平滑コンデンサ(3)からトランス(4)の1次巻線(4a)及びMOS-FET(5)に放電電流が流れる。したがって、交流電源(1)と整流ブリッジ回路(2)との間に流れる交流電流IACは図6(D)に示すように交流電圧VACの最大値近傍のみに流れる。
【0004】
図7(E)に示すように、制御回路(10)からMOS-FET(5)のゲート端子に高い電圧(H)レベルの制御パルス信号VGが付与され、MOS-FET(5)がオン状態になると、入力平滑コンデンサ(3)からトランス(4)の1次巻線(4a)及びMOS-FET(5)を介して電流が流れ、トランス(4)にエネルギが蓄積される。これにより、図7(C)に示すようにMOS-FET(5)のドレイン−ソース端子間の電圧VQ1が0[V]まで急速に降下すると共にドレイン電流IQ1が図7(D)に示すように直線的に上昇する。このとき、整流平滑回路(8)を構成する整流ダイオード(6)に逆方向の電圧が印加されて非導通状態となるから、トランス(4)の2次巻線(4b)へのエネルギの伝達は行なわれない。
【0005】
次に、制御回路(10)からMOS-FET(5)のゲート端子に付与される制御パルス信号VGが図7(E)に示すように高い電圧(H)レベルから低い電圧(L)レベルとなり、MOS-FET(5)がオン状態からオフ状態になると、図7(C)に示すようにMOS-FET(5)のドレイン−ソース端子間の電圧VQ1が入力平滑コンデンサ(3)の電圧VC1の最大値まで急速に上昇すると共にドレイン電流IQ1が図7(D)に示すようにゼロとなる。これにより、トランス(4)の2次巻線(4b)から整流平滑回路(8)の整流ダイオード(6)に順方向の電圧が印加されて導通状態となるので、トランス(4)に蓄積されたエネルギが2次巻線(4b)から整流平滑回路(8)に供給され、トランス(4)がリセットされる。このとき、トランス(4)の1次巻線(4a)に発生する逆起電力によりフライバック電圧が発生する。そして、トランス(4)のリセット期間が終了すると、制御回路(10)からMOS-FET(5)のゲート端子に高い電圧(H)レベルの制御パルス信号VGが付与され、MOS-FET(3)が再びオン状態となる。なお、図7(A)及び(B)はそれぞれ交流電源(1)の交流電圧VAC及び交流電流IACを示す。
【0006】
【発明が解決しようとする課題】
図5に示す従来のスイッチング電源装置では、図6(C)に示すように入力平滑コンデンサ(3)の電圧VC1が整流ブリッジ回路(2)から出力される全波整流電圧VDCよりも低い期間t1のみに入力平滑コンデンサ(3)への充電電流IC1が流れる。したがって、図6(A)に示す交流電源(1)の交流電圧VACに対して交流電流IACが図6(D)に示すように交流電圧VACの最大値近傍にしか流れず、導通角が狭くなるため、入力力率が0.5〜0.6程度と低い欠点があった。この欠点を解消するために、整流ブリッジ回路(2)と入力平滑コンデンサ(3)との間に昇圧チョッパ回路等を挿入して入力力率を1.0に向上したPFCコンバータ等が提案されているが、昇圧チョッパ回路のスイッチング制御を行なう回路を別個に設ける必要があり、部品点数が増加して回路構成が複雑になる問題点があった。
【0007】
そこで、本発明では少ない部品点数で入力力率を向上できるスイッチング電源装置を提供することを目的とする。
【0008】
【課題を解決するための手段】
本発明によるスイッチング電源装置は、交流電源(1)の交流電力を直流電力に変換する整流回路(2)と、整流回路(2)に接続された入力平滑コンデンサ(3)と、入力平滑コンデンサ(3)に対して直列に接続されたトランス(4)の1次巻線(4a)及び主スイッチング素子(5)と、トランス(4)の2次巻線(4b)に接続され且つ直流出力(VO)を発生する整流平滑回路(8)と、主スイッチング素子(5)をオン・オフ制御する制御回路(10)とを備えている。制御回路(10)は、トランス(4)のリセット期間の終了後に主スイッチング素子(5)をオン状態にし、整流平滑回路(8)の出力電圧(VO)のレベルが基準電圧のレベルを超えたときに主スイッチング素子(5)をオフ状態にする。本発明のスイッチング電源装置では、整流回路(2)と入力平滑コンデンサ(3)との間に接続されたリアクトル(第1のエネルギ蓄積手段)(11)と、トランス(4)の1次巻線(4a)と並列に接続された帰還コンデンサ(第2のエネルギ蓄積手段)(12)と、帰還コンデンサ(12)と直列に接続された補助スイッチング素子(13)とを備え、主スイッチング素子(5)がオフ状態のときにトランス(4)の1次巻線(4a)に発生する逆起電力により帰還コンデンサ(12)が充電され、主スイッチング素子(5)がオンした後に補助スイッチング素子(13)がオン状態となり、リアクトル(11)と帰還コンデンサ(12)と整流回路(2)との閉回路が形成される。制御回路(10)は、主スイッチング素子(5)がオン後の所定の遅延時間(tD)が経過した後に補助スイッチング素子(13)にオン信号を付与し、且つ主スイッチング素子(5)をオフすると共に、補助スイッチング素子(13)もオフする。補助スイッチング素子(13)のオン期間は、主スイッチング素子(5)のオン期間より短くなり、過電流時又は軽負荷時に主スイッチング素子(5)のオン期間が遅延時間(tD)よりも短くなると、補助スイッチング素子(13)がオンしない。
【0009】
主スイッチング素子(5)のオフ期間中は、トランス(4)の1次巻線(4a)に発生する逆起電力により第2のエネルギ蓄積手段(12)が充電される。続いて、主スイッチング素子(5)をオンした後に補助スイッチング素子(13)をオン状態にすると、第1のエネルギ蓄積手段(11)と第2のエネルギ蓄積手段(12)と整流回路(2)との閉回路が形成されるので、第2のエネルギ蓄積手段(12)の充電電圧と整流回路(2)の出力電圧との和電圧が第1のエネルギ蓄積手段(11)に印加され、エネルギが蓄積される。次に、主スイッチング素子(5)がオフ状態になると、第1のエネルギ蓄積手段(11)に蓄積されたエネルギが放出され、入力平滑コンデンサ(3)を充電する電流が流れる。これにより、入力電圧が入力平滑コンデンサ(3)の電圧より小さい場合でも入力電流が流れて導通角が広がるので、2つのエネルギ蓄積手段と1つのスイッチング素子を追加する程度の少ない部品点数で入力力率を向上することができる。
【0010】
本発明では、第1のエネルギ蓄積手段は、リアクトル(11)であり、第2のエネルギ蓄積手段は、コンデンサ(12)である。また、リアクトル(11)と入力平滑コンデンサ(3)との間に整流素子(14)が接続されている。また、主スイッチング素子(5)がオンしてから遅延時間(tD)が経過した後に補助スイッチング素子(13)をオン状態にすることにより、補助スイッチング素子(13)のオン期間が主スイッチング素子(5)のオン期間よりも短くなるので、過電流時又は軽負荷時等で主スイッチング素子(5)のオン期間が遅延時間(tD)より短くなると、補助スイッチング素子(13)がオンしないため、昇圧動作が行なわれず、入力平滑コンデンサ(3)の電圧の異常な上昇を防止することができる。更に、補助スイッチング素子(13)の両主端子間に整流素子(13a)を接続してもよい。
【0011】
【発明の実施の形態】
以下、本発明によるスイッチング電源装置の一実施の形態を図1〜図4に基づいて説明する。但し、これらの図面では図5〜図7と実質的に同一の箇所には同一の符号を付し、その説明を省略する。
本実施の形態のスイッチング電源装置は、図1に示すように、整流ブリッジ回路(2)と入力平滑コンデンサ(3)との間に接続された第1のエネルギ蓄積手段としての昇圧リアクトル(11)と、トランス(4)の1次巻線(4a)と並列に接続された第2のエネルギ蓄積手段としての帰還コンデンサ(12)と、帰還コンデンサ(12)と直列に接続された補助スイッチング素子としての昇圧用MOS-FET(13)と、昇圧リアクトル(11)と入力平滑コンデンサ(3)との間に接続された整流素子としてのダイオード(14)とを備えている。昇圧用MOS-FET(13)内のドレイン−ソース間には破線で示す寄生ダイオード(13a)が形成されている。制御回路(10)は、MOS-FET(5)のゲート端子に高い電圧(H)レベルの制御パルス信号VG1を付与してから遅延時間tDが経過した後、昇圧用MOS-FET(13)のゲート端子に高い電圧(H)レベルの制御パルス信号VG2を付与する。したがって、昇圧用MOS-FET(13)のオン期間はMOS-FET(5)のオン期間よりも短くなる。その他の構成は、図5に示す従来のスイッチング電源装置と略同様である。
【0012】
図1に示す構成において、交流電源(1)から整流ブリッジ回路(2)に図2(A)に示す交流電圧VACが印加されると、整流ブリッジ回路(2)の出力端子から図2(C)及び図3(A)に示す全波整流電圧VDCが発生する。図4(E)及び(D)に示すように、制御回路(10)からMOS-FET(5)及び昇圧用MOS-FET(13)の各ゲート端子に付与される制御パルス信号VG1,VG2が共に低い電圧(L)レベルでオフ状態のときは、MOS-FET(5)及び昇圧用MOS-FET(13)のオン期間中に昇圧リアクトル(11)に蓄積されたエネルギが放出され、ダイオード(14)を介して入力平滑コンデンサ(3)に充電電流が流れる。このため、図4(B)及び(A)にそれぞれ示すように昇圧リアクトル(11)及びダイオード(14)の電流IL1,ID1が直線的に減少して行くと共に、昇圧リアクトル(11)とダイオード(14)との接続点の電圧V1が図3(C)に示すように入力平滑コンデンサ(3)の電圧VC1に略等しい値に固定される。したがって、昇圧リアクトル(11)の両端の電圧VL1は図3(B)に示すように電圧V1と全波整流電圧VDCとの差電圧となる。また、MOS-FET(5)がオフしたときにトランス(4)の1次巻線(4a)に発生するフライバック電圧によりダイオード(14)及び寄生ダイオード(13a)を介して帰還コンデンサ(12)が充電されるので、図3(D)に示すように帰還コンデンサ(12)と昇圧用MOS-FET(13)のドレイン端子との接続点の電圧V2は図3(C)に示す昇圧リアクトル(11)とダイオード(14)との接続点の電圧V1よりも高くなる。このとき、MOS-FET(5)のドレイン−ソース端子間の電圧VQ1は図3(E)に示すように入力平滑コンデンサ(3)の電圧VC1の最大値に略等しい値を保持し、ドレイン電流IQ1は図4(C)に示すようにゼロであるから、トランス(4)の2次巻線(4b)から整流平滑回路(8)の整流ダイオード(6)に順方向の電圧が印加されて導通状態となり、MOS-FET(5)のオン期間中にトランス(4)に蓄積されたエネルギが2次巻線(4b)から整流平滑回路(8)に供給される。
【0013】
図4(E)に示すように、制御回路(10)からMOS-FET(5)のゲート端子に高い電圧(H)レベルの制御パルス信号VG1が付与され、MOS-FET(5)がオン状態になると、入力平滑コンデンサ(3)からトランス(4)の1次巻線(4a)及びMOS-FET(5)を介して電流が流れ、トランス(4)にエネルギが蓄積される。これにより、図3(E)に示すようにMOS-FET(5)のドレイン−ソース端子間の電圧VQ1が0[V]まで急速に降下して昇圧用MOS-FET(13)のソース端子の電圧が接地電位まで低下すると共に、MOS-FET(5)のドレイン電流IQ1が図4(C)に示すように直線的に上昇する。このとき、整流平滑回路(8)を構成する整流ダイオード(6)に逆方向の電圧が印加されて非導通状態となるから、トランス(4)の2次巻線(4b)へのエネルギの伝達は行なわれない。MOS-FET(5)がオンしてから遅延時間tDが経過すると、図4(D)に示すように制御回路(10)から昇圧用MOS-FET(13)のゲート端子に高い電圧(H)レベルの制御パルス信号VG2が付与され、昇圧用MOS-FET(13)がオン状態となる。このとき、昇圧リアクトル(11)と帰還コンデンサ(12)と整流ブリッジ回路(2)との閉回路が形成されるので、帰還コンデンサ(12)の充電電圧VC2と整流ブリッジ回路(2)の全波整流電圧VDCとの和電圧が昇圧リアクトル(11)に印加されてエネルギが蓄積され、図4(B)に示すように昇圧リアクトル(11)に流れる電流IL1が直線的に上昇する。
【0014】
次に、図4(E)及び(D)に示すように制御回路(10)からMOS-FET(5)及び昇圧用MOS-FET(13)の各ゲート端子に低い電圧(L)レベルの制御パルス信号VG1,VG2が付与されて共にオフ状態になると、昇圧リアクトル(11)に蓄積されたエネルギが放出され、ダイオード(14)を介して入力平滑コンデンサ(3)に充電電流が流れる。このため、図4(B)及び(A)にそれぞれ示すように昇圧リアクトル(11)及びダイオード(14)の電流IL1,ID1が直線的に減少して行くと共に、昇圧リアクトル(11)とダイオード(14)との接続点の電圧V1が図3(C)に示すように入力平滑コンデンサ(3)の電圧VC1に略等しい値に固定される。また、トランス(4)の1次巻線(4a)に発生するフライバック電圧によりダイオード(14)及び寄生ダイオード(13a)を介して帰還コンデンサ(12)が充電され、図3(D)に示すように帰還コンデンサ(12)と昇圧用MOS-FET(13)のドレイン端子との接続点の電圧V2が図3(C)に示す昇圧リアクトル(11)とダイオード(14)との接続点の電圧V1よりも高くなる。このとき、MOS-FET(5)のドレイン−ソース端子間の電圧VQ1は図3(E)に示すように0[V]から入力平滑コンデンサ(3)の電圧VC1の最大値に略等しい値まで急速に上昇し、MOS-FET(5)に流れるドレイン電流IQ1は図4(C)に示すようにゼロとなるから、トランス(4)の2次巻線(4b)から整流平滑回路(8)の整流ダイオード(6)に順方向の電圧が印加されて導通状態となり、トランス(4)に蓄積されたエネルギが2次巻線(4b)から整流平滑回路(8)に供給される。以上の動作が繰り返されることにより、整流ブリッジ回路(2)から入力平滑コンデンサ(3)に流れる電流の平均値が正弦波状となるので、図2(B)に示すように交流電源(1)と整流ブリッジ回路(2)との間に流れる交流電流IACが図2(A)に示す交流電圧VACと同位相の正弦波となる。
【0015】
本実施の形態では、MOS-FET(5)のオフ期間中はトランス(4)の1次巻線(4a)に発生するフライバック電圧によりダイオード(14)及び寄生ダイオード(13a)を介して帰還コンデンサ(12)が充電される。続いて、MOS-FET(5)をオンしてから遅延時間tDが経過した後に昇圧用MOS-FET(13)をオン状態にすると、昇圧リアクトル(11)と帰還コンデンサ(12)と整流ブリッジ回路(2)との閉回路が形成されるので、帰還コンデンサ(12)の充電電圧VC2と整流ブリッジ回路(2)の全波整流電圧VDCとの和電圧が昇圧リアクトル(11)に印加され、エネルギが蓄積される。次に、MOS-FET(5)がオフ状態になると、昇圧リアクトル(11)に蓄積されたエネルギが放出され、入力平滑コンデンサ(3)を充電する電流が流れる。これにより、整流ブリッジ回路(2)の全波整流電圧VDCが入力平滑コンデンサ(3)の電圧VC1より小さい場合でも入力電流が流れて正弦波状となり、入力電流の導通角が広がるので、昇圧リアクトル(11)及び帰還コンデンサ(12)の2つのエネルギ蓄積手段と昇圧用MOS-FET(13)を追加する程度の少ない部品点数で入力力率を1.0に向上することができる。また、MOS-FET(5)がオンしてから遅延時間tDが経過した後に昇圧用MOS-FET(13)をオン状態にすることにより、昇圧用MOS-FET(13)のオン期間がMOS-FET(5)のオン期間よりも短くなるので、過電流時又は軽負荷時等でMOS-FET(5)のオン期間が遅延時間tDより短くなると、昇圧用MOS-FET(13)がオンしないため昇圧動作が行なわれず、入力平滑コンデンサ(3)の電圧の異常な上昇を防止することができる。
【0016】
本発明の実施態様は前記の実施の形態に限定されず、種々の変更が可能である。例えば、上記の実施形態での帰還コンデンサ(12)と昇圧用MOS-FET(13)の接続順序を入れ替えてもよい。また、上記の実施形態では第1のエネルギ蓄積手段及び第2のエネルギ蓄積手段としてそれぞれリアクトル及びコンデンサを使用した形態を示したが、リアクトル以外の誘導性素子及びコンデンサ以外の容量性素子を使用してもよい。更に、上記の実施形態ではスイッチング素子としてMOS-FETを使用した形態を示したが、バイポーラトランジスタ、IGBT(絶縁ゲート型バイポーラトランジスタ)、J-FET(接合型電界効果トランジスタ)又はサイリスタ等もスイッチング素子として使用することが可能である。特に、補助スイッチング素子として寄生ダイオードを内蔵しないバイポーラトランジスタを使用する場合はコレクタ−エミッタ端子間にダイオード等の整流素子を接続すればよい。
【0017】
【発明の効果】
本発明によれば、従来のPFCコンバータ方式のように昇圧チョッパ回路のスイッチング制御を行なう回路を別個に設ける必要がなく、2つのエネルギ蓄積手段と1つのスイッチング素子を追加する程度の少ない部品点数で入力力率を向上することができる。また、主スイッチング素子及び補助スイッチング素子のスイッチング周波数が同一であるから、従来のように主スイッチング素子及び昇圧チョッパ回路のスイッチング周波数の相違による相互干渉が発生せず、ビートやうなり音を防止することが可能である。更に、補助スイッチング素子のオン期間を主スイッチング素子のオン期間よりも短くした場合は、過電流時又は軽負荷時等における入力平滑コンデンサの電圧の異常な上昇を防止することが可能となる。
【図面の簡単な説明】
【図1】 本発明によるスイッチング電源装置の一実施の形態を示す電気回路図
【図2】 図1の交流電源の電圧及び電流並びに整流ブリッジ回路の出力電圧を示す波形図
【図3】 図1の各部の電圧を示す波形図
【図4】 図1の各部の電流及び各スイッチング素子の制御信号を示す波形図
【図5】 従来のスイッチング電源装置を示す電気回路図
【図6】 図5の交流電源及び整流ブリッジ回路の電圧及び電流を示す波形図
【図7】 図5の各部の電圧及び電流を示す波形図
【符号の説明】
(1)・・交流電源、 (2)・・整流ブリッジ回路(整流回路)、 (3)・・入力平滑コンデンサ、 (4)・・トランス、 (4a)・・1次巻線、 (4b)・・2次巻線、 (5)・・MOS-FET(主スイッチング素子)、 (6)・・整流ダイオード、 (7)・・平滑コンデンサ、 (8)・・整流平滑回路、 (9)・・電圧検出回路、 (10)・・制御回路、 (11)・・昇圧リアクトル(第1のエネルギ蓄積手段)、 (12)・・帰還コンデンサ(第2のエネルギ蓄積手段)、 (13)・・昇圧用MOS-FET(補助スイッチング素子)、 (13a)・・寄生ダイオード(整流素子)、 (14)・・ダイオード(整流素子)
[0001]
BACKGROUND OF THE INVENTION
The present invention belongs to a switching power supply, and more particularly to a switching power supply capable of improving an input power factor with a small number of components.
[0002]
[Prior art]
FIG. 5 shows a flyback switching power supply device that has been widely used in the past. The switching power supply device shown in FIG. 5 has a rectifier bridge circuit (2) as a rectifier circuit that converts the AC voltage VAC of the AC power supply (1) into a DC voltage VDC , and an input connected to the rectifier bridge circuit (2). A smoothing capacitor (3), a transformer (4) having a primary winding (4a) and a secondary winding (4b), a MOS-FET (MOS field effect transistor) (5) as a main switching element, A rectifying / smoothing circuit (8) having a rectifying diode (6) and a smoothing capacitor (7), a voltage detecting circuit (9) for detecting an output voltage V O of the rectifying / smoothing circuit (8), and a voltage detecting circuit (9) And a control circuit (10) for controlling on / off of the MOS-FET (5) by a detection signal. The primary winding (4a) of the transformer (4) and the MOS-FET (5) are connected in series with the input smoothing capacitor (3). The rectifying / smoothing circuit (8) is connected to the secondary winding (4b) of the transformer (4) and generates DC power of voltage V O. Control circuit (10), defines the target value of the voltage level output voltage V O of the detection signal of the MOS-FET (5) is in the ON state after the end of the reset period, the voltage detection circuit (9) of the transformer (4) The level of the DC output voltage V O output from the rectifying and smoothing circuit (8) is kept constant by turning off the MOS-FET (5) when the level of the reference voltage to be exceeded is exceeded.
[0003]
The operation of the switching power supply device shown in FIG. 5 is as follows. When the AC voltage V AC shown from the AC power source (1) in FIG. 6 (A) is applied to the rectifier bridge circuit (2), all the output terminals of the rectifier bridge circuit (2) shown by the broken line shown in FIG. 6 (B) A wave rectified voltage V DC is generated. The full-wave rectified voltage V DC of the rectifier bridge circuit (2) is smoothed by the input smoothing capacitor (3), and the voltage V C1 at both ends thereof is as shown by the solid line in FIG. Here, in the period t 1 , the voltage V C1 of the input smoothing capacitor (3) is lower than the full-wave rectified voltage V DC output from the rectifying bridge circuit (2). The charging current I C1 shown in FIG. Conversely, the voltage V C1 of the period t 2 in the input smoothing capacitor (3) is higher than the full-wave rectified voltage V DC output from the rectifier bridge circuit (2), the input smoothing capacitor (3) charging current I C1 does not flow, and a discharge current flows from the input smoothing capacitor (3) to the primary winding (4a) of the transformer (4) and the MOS-FET (5). Therefore, the AC current I AC flowing between the AC power source (1) and the rectifying bridge circuit (2) flows only in the vicinity of the maximum value of the AC voltage V AC as shown in FIG. 6 (D).
[0004]
As shown in FIG. 7 (E), a high voltage (H) level control pulse signal V G is applied from the control circuit (10) to the gate terminal of the MOS-FET (5), and the MOS-FET (5) is turned on. In this state, current flows from the input smoothing capacitor (3) through the primary winding (4a) of the transformer (4) and the MOS-FET (5), and energy is stored in the transformer (4). As a result, as shown in FIG. 7C, the voltage V Q1 between the drain and source terminals of the MOS-FET 5 drops rapidly to 0 [V], and the drain current I Q1 is changed to FIG. It rises linearly as shown. At this time, since a reverse voltage is applied to the rectifying diode (6) constituting the rectifying / smoothing circuit (8) and the rectifying diode (6) becomes non-conductive, energy is transferred to the secondary winding (4b) of the transformer (4). Is not done.
[0005]
Next, the control pulse signal V G applied from the control circuit (10) to the gate terminal of the MOS-FET (5) is changed from a high voltage (H) level to a low voltage (L) level as shown in FIG. When the MOS-FET (5) changes from the on state to the off state, the voltage V Q1 between the drain and source terminals of the MOS-FET (5) is applied to the input smoothing capacitor (3) as shown in FIG. As the voltage V C1 rises rapidly to the maximum value, the drain current I Q1 becomes zero as shown in FIG. As a result, a forward voltage is applied from the secondary winding (4b) of the transformer (4) to the rectifying diode (6) of the rectifying / smoothing circuit (8) and becomes conductive. The supplied energy is supplied from the secondary winding (4b) to the rectifying / smoothing circuit (8), and the transformer (4) is reset. At this time, a flyback voltage is generated by the back electromotive force generated in the primary winding (4a) of the transformer (4). When the reset period of the transformer (4) ends, a high voltage (H) level control pulse signal V G is applied from the control circuit (10) to the gate terminal of the MOS-FET (5), and the MOS-FET (3 ) Is turned on again. 7A and 7B show the AC voltage V AC and the AC current I AC of the AC power source (1), respectively.
[0006]
[Problems to be solved by the invention]
In the conventional switching power supply shown in FIG. 5, the voltage V C1 of the input smoothing capacitor (3) is lower than the full-wave rectified voltage V DC output from the rectifier bridge circuit (2) as shown in FIG. 6 (C). The charging current I C1 flows to the input smoothing capacitor (3) only during the period t 1 . Therefore, the AC current I AC flows only near the maximum value of the AC voltage V AC as shown in FIG. 6D with respect to the AC voltage V AC of the AC power source (1) shown in FIG. Since the angle is narrow, the input power factor has a low drawback of about 0.5 to 0.6. In order to eliminate this drawback, a PFC converter or the like has been proposed in which a boost chopper circuit or the like is inserted between the rectifier bridge circuit (2) and the input smoothing capacitor (3) to improve the input power factor to 1.0. However, it is necessary to separately provide a circuit for performing switching control of the boost chopper circuit, and there is a problem that the number of parts increases and the circuit configuration becomes complicated.
[0007]
Accordingly, an object of the present invention is to provide a switching power supply apparatus that can improve the input power factor with a small number of parts.
[0008]
[Means for Solving the Problems]
A switching power supply according to the present invention includes a rectifier circuit (2) that converts AC power of an AC power supply (1) into DC power, an input smoothing capacitor (3) connected to the rectifier circuit (2), and an input smoothing capacitor ( 3) The primary winding (4a) and main switching element (5) of the transformer (4) connected in series to the secondary winding (4b) of the transformer (4) and the DC output ( A rectifying / smoothing circuit (8) for generating V O ) and a control circuit (10) for controlling on / off of the main switching element (5) are provided. The control circuit (10) turns on the main switching element (5) after the reset period of the transformer (4) ends, and the level of the output voltage (V O ) of the rectifying / smoothing circuit (8) exceeds the level of the reference voltage. The main switching element (5) is turned off. In the switching power supply device of the present invention, the reactor (first energy storage means) (11) connected between the rectifier circuit (2) and the input smoothing capacitor (3), and the primary winding of the transformer (4) A feedback capacitor (second energy storage means) (12) connected in parallel with (4a), and an auxiliary switching element (13) connected in series with the feedback capacitor (12). ) Is turned off, the feedback capacitor (12) is charged by the back electromotive force generated in the primary winding (4a) of the transformer (4), and the auxiliary switching element (13) is turned on after the main switching element (5) is turned on. ) Is turned on, and a closed circuit of the reactor (11), the feedback capacitor (12), and the rectifier circuit (2) is formed. The control circuit (10) gives an ON signal to the auxiliary switching element (13) after a predetermined delay time (t D ) after the main switching element (5) is turned on, and the main switching element (5) While turning off, the auxiliary switching element (13) is also turned off. The on-period of the auxiliary switching element (13) is shorter than the on-period of the main switching element (5), and the on-period of the main switching element (5) is shorter than the delay time (t D ) during overcurrent or light load. Then, the auxiliary switching element (13) does not turn on.
[0009]
During the OFF period of the main switching element (5), the second energy storage means (12) is charged by the back electromotive force generated in the primary winding (4a) of the transformer (4). Subsequently, when the auxiliary switching element (13) is turned on after the main switching element (5) is turned on, the first energy storage means (11), the second energy storage means (12), and the rectifier circuit (2) Therefore, the sum voltage of the charging voltage of the second energy storage means (12) and the output voltage of the rectifier circuit (2) is applied to the first energy storage means (11), Is accumulated. Next, when the main switching element (5) is turned off, the energy stored in the first energy storage means (11) is released, and a current for charging the input smoothing capacitor (3) flows. As a result, even when the input voltage is smaller than the voltage of the input smoothing capacitor (3), the input current flows and the conduction angle is widened. Therefore, the input force can be reduced with a small number of components that requires the addition of two energy storage means and one switching element. The rate can be improved.
[0010]
In the present invention, the first energy storage means is the reactor (11), and the second energy storage means is the capacitor (12). A rectifying element (14) is connected between the reactor (11) and the input smoothing capacitor (3). Further, by turning on the auxiliary switching element (13) after the delay time (t D ) has elapsed since the main switching element (5) was turned on, the on period of the auxiliary switching element (13) is changed to the main switching element (13). Since it is shorter than the ON period of (5), the auxiliary switching element (13) will not turn ON if the ON period of the main switching element (5) becomes shorter than the delay time (t D ) due to overcurrent or light load. Therefore, the boosting operation is not performed, and an abnormal increase in the voltage of the input smoothing capacitor (3) can be prevented. Further, a rectifying element (13a) may be connected between both main terminals of the auxiliary switching element (13).
[0011]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment of a switching power supply according to the present invention will be described with reference to FIGS. However, in these drawings, substantially the same parts as in FIGS. 5 to 7 are denoted by the same reference numerals, and description thereof is omitted.
As shown in FIG. 1, the switching power supply according to the present embodiment includes a boost reactor (11) as a first energy storage means connected between a rectifier bridge circuit (2) and an input smoothing capacitor (3). A feedback capacitor (12) as a second energy storage means connected in parallel with the primary winding (4a) of the transformer (4), and an auxiliary switching element connected in series with the feedback capacitor (12). And a step-up MOS-FET (13) and a diode (14) as a rectifier connected between the step-up reactor (11) and the input smoothing capacitor (3). A parasitic diode (13a) indicated by a broken line is formed between the drain and source in the boosting MOS-FET (13). After the delay time t D has elapsed since the high voltage (H) level control pulse signal V G1 has been applied to the gate terminal of the MOS-FET (5), the control circuit (10) boosts the MOS-FET (13 ) Is applied with a high voltage (H) level control pulse signal V G2 . Therefore, the ON period of the boosting MOS-FET (13) is shorter than the ON period of the MOS-FET (5). Other configurations are substantially the same as those of the conventional switching power supply device shown in FIG.
[0012]
In the configuration shown in FIG. 1, the AC voltage V AC shown in FIG. 2 (A) is applied from the AC power supply (1) to the rectifier bridge circuit (2), FIG from the output terminal of the rectifier bridge circuit (2) 2 ( C) and the full-wave rectified voltage V DC shown in FIG. As shown in FIGS. 4E and 4D, control pulse signals V G1 , V G provided to the gate terminals of the MOS-FET 5 and the boosting MOS-FET 13 from the control circuit 10. When both G2 are in the off state at a low voltage (L) level, the energy stored in the boost reactor (11) is released during the ON period of the MOS-FET (5) and the boost MOS-FET (13), A charging current flows to the input smoothing capacitor (3) through the diode (14). Therefore, as shown in FIGS. 4B and 4A, the currents I L1 and I D1 of the boost reactor (11) and the diode (14) decrease linearly, and the boost reactor (11) and The voltage V 1 at the connection point with the diode 14 is fixed to a value substantially equal to the voltage V C1 of the input smoothing capacitor 3 as shown in FIG. Therefore, the voltage V L1 across the boost reactor (11) is the difference voltage between the voltage V 1 and the full-wave rectified voltage V DC as shown in FIG. Also, the feedback capacitor (12) through the diode (14) and the parasitic diode (13a) is generated by the flyback voltage generated in the primary winding (4a) of the transformer (4) when the MOS-FET (5) is turned off. As shown in FIG. 3 (D), the voltage V 2 at the connection point between the feedback capacitor (12) and the drain terminal of the boosting MOS-FET (13) is the boosting reactor shown in FIG. 3 (C). It becomes higher than the voltage V 1 at the connection point between (11) and the diode (14). At this time, the voltage V Q1 between the drain and source terminals of the MOS-FET (5) holds a value substantially equal to the maximum value of the voltage V C1 of the input smoothing capacitor (3) as shown in FIG. Since the drain current I Q1 is zero as shown in FIG. 4C, a forward voltage is applied from the secondary winding (4b) of the transformer (4) to the rectifying diode (6) of the rectifying and smoothing circuit (8). When applied, the conductive state is established, and the energy stored in the transformer (4) during the ON period of the MOS-FET (5) is supplied from the secondary winding (4b) to the rectifying and smoothing circuit (8).
[0013]
As shown in FIG. 4 (E), a high voltage (H) level control pulse signal V G1 is applied from the control circuit (10) to the gate terminal of the MOS-FET (5), and the MOS-FET (5) is turned on. In this state, current flows from the input smoothing capacitor (3) through the primary winding (4a) of the transformer (4) and the MOS-FET (5), and energy is stored in the transformer (4). As a result, as shown in FIG. 3 (E), the voltage V Q1 between the drain and source terminals of the MOS-FET (5) rapidly drops to 0 [V] and the source terminal of the boosting MOS-FET (13). with voltage drops to ground potential, the drain current I Q1 of the MOS-FET (5) rises linearly as shown in FIG. 4 (C). At this time, since a reverse voltage is applied to the rectifying diode (6) constituting the rectifying / smoothing circuit (8) and the rectifying diode (6) becomes non-conductive, energy is transferred to the secondary winding (4b) of the transformer (4). Is not done. When the delay time t D elapses after the MOS-FET (5) is turned on, a high voltage (H) is applied from the control circuit (10) to the gate terminal of the boosting MOS-FET (13) as shown in FIG. ) Level control pulse signal V G2 is applied, and the boosting MOS-FET 13 is turned on. At this time, a closed circuit of the boost reactor (11), the feedback capacitor (12), and the rectifier bridge circuit (2) is formed, so that the charging voltage V C2 of the feedback capacitor (12) and all of the rectifier bridge circuit (2) are formed. The sum voltage with the wave rectified voltage V DC is applied to the boost reactor (11) to accumulate energy, and the current I L1 flowing through the boost reactor (11) rises linearly as shown in FIG. 4 (B).
[0014]
Next, as shown in FIGS. 4E and 4D, a low voltage (L) level is controlled from the control circuit (10) to the gate terminals of the MOS-FET (5) and the boosting MOS-FET (13). When the pulse signals V G1 and V G2 are applied and both are turned off, the energy accumulated in the boost reactor (11) is released, and a charging current flows to the input smoothing capacitor (3) via the diode (14). Therefore, as shown in FIGS. 4B and 4A, the currents I L1 and I D1 of the boost reactor (11) and the diode (14) decrease linearly, and the boost reactor (11) and The voltage V 1 at the connection point with the diode 14 is fixed to a value substantially equal to the voltage V C1 of the input smoothing capacitor 3 as shown in FIG. In addition, the feedback capacitor (12) is charged through the diode (14) and the parasitic diode (13a) by the flyback voltage generated in the primary winding (4a) of the transformer (4), as shown in FIG. Thus, the voltage V 2 at the connection point between the feedback capacitor (12) and the drain terminal of the boosting MOS-FET (13) is equal to the connection point between the boosting reactor (11) and the diode (14) shown in FIG. It becomes higher than the voltage V 1 . At this time, the voltage V Q1 between the drain and source terminals of the MOS-FET (5) is substantially equal to the maximum value of the voltage V C1 of the input smoothing capacitor (3) from 0 [V] as shown in FIG. rapidly rises to a value, since the drain current I Q1 flowing through the MOS-FET (5) becomes zero as shown in FIG. 4 (C), the rectification smoothing circuit from the secondary winding of the transformer (4) (4b) A forward voltage is applied to the rectifier diode (6) in (8) to turn on, and the energy stored in the transformer (4) is supplied from the secondary winding (4b) to the rectifying and smoothing circuit (8). . By repeating the above operation, the average value of the current flowing from the rectifier bridge circuit (2) to the input smoothing capacitor (3) becomes a sine wave shape. Therefore, as shown in FIG. The alternating current I AC flowing between the rectifying bridge circuit (2) becomes a sine wave having the same phase as the alternating voltage V AC shown in FIG.
[0015]
In this embodiment, during the off-period of the MOS-FET (5), feedback is performed via the diode (14) and the parasitic diode (13a) by the flyback voltage generated in the primary winding (4a) of the transformer (4). The capacitor (12) is charged. Subsequently, when the boosting MOS-FET (13) on state after MOS-FET (5) delay time from the on-t D has elapsed, the step-up reactor (11) and the feedback capacitor (12) rectifier bridge Since a closed circuit with the circuit (2) is formed, the sum voltage of the charging voltage V C2 of the feedback capacitor (12) and the full-wave rectified voltage V DC of the rectifier bridge circuit (2) is applied to the boost reactor (11). And energy is stored. Next, when the MOS-FET (5) is turned off, the energy stored in the boost reactor (11) is released, and a current for charging the input smoothing capacitor (3) flows. As a result, even when the full-wave rectified voltage V DC of the rectifier bridge circuit (2) is smaller than the voltage V C1 of the input smoothing capacitor (3), the input current flows and becomes a sine wave, and the conduction angle of the input current is widened. The input power factor can be improved to 1.0 with a small number of components such as the addition of the two energy storage means of the reactor (11) and the feedback capacitor (12) and the boosting MOS-FET (13). Further, by turning on state boosting MOS-FET (13) after the MOS-FET (5) has passed the delay time t D from ON, the ON period of the boosting MOS-FET (13) is MOS since shorter than the on period of -FET (5), is the oN period of the MOS-FET (5) with overcurrent or light load or the like is shorter than the delay time t D, boosting MOS-FET (13) Since it is not turned on, the boosting operation is not performed, and an abnormal increase in the voltage of the input smoothing capacitor (3) can be prevented.
[0016]
Embodiments of the present invention are not limited to the above-described embodiments, and various modifications can be made. For example, the connection order of the feedback capacitor (12) and the boosting MOS-FET (13) in the above embodiment may be switched. In the above-described embodiment, the reactor and the capacitor are used as the first energy storage unit and the second energy storage unit, respectively. However, an inductive element other than the reactor and a capacitive element other than the capacitor are used. May be. Further, in the above embodiment, a mode in which a MOS-FET is used as a switching element has been shown. However, a bipolar transistor, IGBT (insulated gate bipolar transistor), J-FET (junction field effect transistor) or thyristor can also be used as a switching element. It can be used as In particular, when a bipolar transistor that does not incorporate a parasitic diode is used as the auxiliary switching element, a rectifying element such as a diode may be connected between the collector and emitter terminals.
[0017]
【The invention's effect】
According to the present invention, there is no need to separately provide a circuit for performing switching control of the boost chopper circuit as in the conventional PFC converter system, and the number of components is small enough to add two energy storage means and one switching element. The input power factor can be improved. In addition, since the switching frequency of the main switching element and the auxiliary switching element is the same, mutual interference due to the difference in switching frequency between the main switching element and the boost chopper circuit does not occur as in the conventional case, and beats and beat sounds are prevented. Is possible. Furthermore, when the ON period of the auxiliary switching element is made shorter than the ON period of the main switching element, it is possible to prevent an abnormal increase in the voltage of the input smoothing capacitor at the time of overcurrent or light load.
[Brief description of the drawings]
FIG. 1 is an electric circuit diagram showing an embodiment of a switching power supply device according to the present invention. FIG. 2 is a waveform diagram showing the voltage and current of the AC power source of FIG. 1 and the output voltage of a rectifier bridge circuit. FIG. 4 is a waveform diagram showing the current of each part of FIG. 1 and the control signal of each switching element. FIG. 5 is an electric circuit diagram showing a conventional switching power supply apparatus. Waveform diagram showing voltage and current of AC power supply and rectifier bridge circuit [FIG. 7] Waveform diagram showing voltage and current of each part of FIG.
(1) ・ ・ AC power supply, (2) ・ Rectifier bridge circuit (rectifier circuit), (3) ・ Input smoothing capacitor, (4) ・ Transformer, (4a) ・ ・ Primary winding, (4b)・ ・ Secondary winding, (5) ・ ・ MOS-FET (main switching element), (6) ・ ・ Rectifier diode, (7) ・ ・ Smoothing capacitor, (8) ・ ・ Rectifying and smoothing circuit, (9) ・· Voltage detection circuit, (10) · · Control circuit, (11) · · Boost reactor (first energy storage means), (12) · · Feedback capacitor (second energy storage means), (13) · · MOS-FET for boosting (auxiliary switching element), (13a) ... Parasitic diode (rectifier), (14) Diode (rectifier)

Claims (1)

交流電源の交流電力を直流電力に変換する整流回路と、該整流回路に接続された入力平滑コンデンサと、該入力平滑コンデンサに対して直列に接続されたトランスの1次巻線及び主スイッチング素子と、前記トランスの2次巻線に接続され且つ直流出力を発生する整流平滑回路と、前記主スイッチング素子をオン・オフ制御する制御回路とを備え、前記制御回路は、前記トランスのリセット期間の終了後に前記主スイッチング素子をオン状態にし、前記整流平滑回路の出力電圧のレベルが基準電圧のレベルを超えたときに前記主スイッチング素子をオフ状態にするスイッチング電源装置において、
前記整流回路と前記入力平滑コンデンサとの間に接続されたリアクトルと、前記トランスの1次巻線と並列に接続された帰還コンデンサと、該帰還コンデンサと直列に接続された補助スイッチング素子とを備え、
前記主スイッチング素子がオフ状態のとき、前記トランスの1次巻線に発生する逆起電力により前記帰還コンデンサが充電され、
前記主スイッチング素子がオンした後に前記補助スイッチング素子がオン状態となり、前記リアクトルと前記帰還コンデンサと前記整流回路との閉回路が形成され、
前記制御回路は、前記主スイッチング素子のオン後遅延時間が経過した後に前記補助スイッチング素子にオン信号を付与し、且つ前記主スイッチング素子をオフにすると共に、前記補助スイッチング素子もオフにし、
前記補助スイッチング素子のオン期間は、前記主スイッチング素子のオン期間より短くなり、
過電流時又は軽負荷時に前記主スイッチング素子のオン期間が前記遅延時間よりも短くなると、前記補助スイッチング素子がオンしないことを特徴とするスイッチング電源装置。
A rectifier circuit that converts AC power of an AC power source into DC power; an input smoothing capacitor connected to the rectifier circuit; a primary winding of a transformer and a main switching element connected in series to the input smoothing capacitor; A rectifying / smoothing circuit connected to the secondary winding of the transformer and generating a DC output; and a control circuit for controlling on / off of the main switching element, the control circuit ending the reset period of the transformer In the switching power supply apparatus that turns on the main switching element later and turns off the main switching element when the output voltage level of the rectifying and smoothing circuit exceeds the reference voltage level,
A reactor connected between the rectifier circuit and the input smoothing capacitor; a feedback capacitor connected in parallel with the primary winding of the transformer; and an auxiliary switching element connected in series with the feedback capacitor. ,
When the main switching element is in an off state, the feedback capacitor is charged by the back electromotive force generated in the primary winding of the transformer,
The auxiliary switching element is turned on after the main switching element is turned on, and a closed circuit of the reactor, the feedback capacitor, and the rectifier circuit is formed,
The control circuit gives an on signal to the auxiliary switching element after a delay time after the main switching element is turned on, and turns off the main switching element, and also turns off the auxiliary switching element,
The on-period of the auxiliary switching element is shorter than the on-period of the main switching element,
The switching power supply device, wherein the auxiliary switching element is not turned on when an on period of the main switching element becomes shorter than the delay time at the time of overcurrent or light load.
JP2001166533A 2001-06-01 2001-06-01 Switching power supply Expired - Fee Related JP4715985B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001166533A JP4715985B2 (en) 2001-06-01 2001-06-01 Switching power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001166533A JP4715985B2 (en) 2001-06-01 2001-06-01 Switching power supply

Publications (2)

Publication Number Publication Date
JP2002369538A JP2002369538A (en) 2002-12-20
JP4715985B2 true JP4715985B2 (en) 2011-07-06

Family

ID=19009060

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001166533A Expired - Fee Related JP4715985B2 (en) 2001-06-01 2001-06-01 Switching power supply

Country Status (1)

Country Link
JP (1) JP4715985B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100823922B1 (en) 2006-03-14 2008-04-22 엘지전자 주식회사 Apparatus and method for supplying dc power source
CN100438286C (en) * 2006-06-09 2008-11-26 燕山大学 Dual-tube dual-forward-excitation boosting type single-stage power factor correction circuit
CN108365765A (en) * 2018-03-30 2018-08-03 上海理工大学 A kind of multiple-channel output single-end flyback switching power supply

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06261544A (en) * 1993-03-05 1994-09-16 Sony Corp Switching power source circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06261544A (en) * 1993-03-05 1994-09-16 Sony Corp Switching power source circuit

Also Published As

Publication number Publication date
JP2002369538A (en) 2002-12-20

Similar Documents

Publication Publication Date Title
CN109713918B (en) Bridgeless AC-DC converter with power factor correction and method thereof
JP4010060B2 (en) Boost converter device
JP5472712B2 (en) Controller and method used in power factor correction converter
US6344986B1 (en) Topology and control method for power factor correction
JP3475943B2 (en) Switching power supply
JP3987949B2 (en) AC / DC converter circuit
US20090231889A1 (en) Method and apparatus for ac to dc power conversion with reduced harmonic current
JPH07177745A (en) Switching regulator
JP5007966B2 (en) AC-DC converter
US20230299665A1 (en) Power converting device
JP4715985B2 (en) Switching power supply
TW200807849A (en) Forward power converters and controllers
JPH0833341A (en) Power factor improving switching power supply circuit
JP2001286130A (en) Power-factor improving circuit
JPH0646535A (en) Charger
JP2001095256A (en) Power supply circuit
US11258353B2 (en) Power converter
JP7109688B2 (en) power converter
JPH1141930A (en) Filter circuit
JPH07312871A (en) D.c. power supply
JP4306234B2 (en) Switching power supply
JPH09215327A (en) Switching power source apparatus
JP2001028877A (en) Switching power supply
JP2021058064A (en) Rectification voltage smoothing circuit, ac-dc conversion circuit and power conversion circuit
KR20200078110A (en) Bipolar pulse power supply circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080512

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110203

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110302

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110315

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140408

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees