JP4715537B2

JP4715537B2 - 漏電遮断器

Info

Publication number: JP4715537B2
Application number: JP2006037352A
Authority: JP
Inventors: 高裕工藤; 康弘高橋
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2006-02-15
Filing date: 2006-02-15
Publication date: 2011-07-06
Anticipated expiration: 2026-02-15
Also published as: JP2007220382A

Description

この発明は、配電系統に発生する漏電を検出して漏電事故を未然に防ぐ漏電遮断器、特に漏電引外し機能の動作確認を行うテスト回路を備えた漏電遮断器に関する。

周知のように、漏電遮断器には漏電引外し機能の動作確認を行うテスト回路を備えており（例えば、特許文献１参照）、その従来の構成回路図を図４に示す。

図４において、1は３相交流電路、２は交流電路１を開閉する主回路開閉接点、３は交流電路１を一次巻線として交流電路の漏電電流を検出する零相変流器、４は零相変流器３の漏電電流検出巻線（二次巻線）３ａの出力電流から交流電路１の漏電発生有無を判別し、漏電発生が検知された際にトリップ信号を出力する漏電検出回路、５は漏電検出回路４の出力信号によって開閉接点２を開極させるトリップコイル（引外し手段）、６は漏電引外し機能の動作チェックを行うテスト回路、７は交流電源、８は交流電路１に接続した負荷、９は交流電路１の相間電圧を整流して漏電検出回路４に給電する電源回路である。

ここで、前記テスト回路６は該回路に流すテスト電流の大きさを調整する限流抵抗６ａと、押し釦式のテストスイッチ６ｂからなり、零相変流器３の二次側に巻回した漏電電流検出巻線３ａと電磁的に結合されたテスト巻線３ｂを介して交流電路１の２相間に接続されている。また、漏電検出回路４は３相交流電路１の２相間に接続した電源回路（整流回路）９を介して電源を供給するようにしている。

上記の構成で、交流電路1の負荷側等に漏電（地絡事故，漏れ電流）が生じて零相変流器３の一次側電路に不平衡電流が流れると、漏電電流が零相変流器３により検出され、その二次出力が漏電電流検出巻線３ａから漏電検出回路４に入力される。そして漏電検出回路４で検出された漏電電流が予め設定された閾値（定格感度電流に対応する閾値）を越えると、漏電検出回路４は出力信号を発生してトリップコイル５に与え、これを基にトリップコイル５が開閉機構を引外して主回路開閉接点２を開極し、交流電路1を遮断して負荷８等を漏電から保護することは周知の通りである。

また、漏電遮断機能の動作テストを行う場合には、主回路開閉接点２がＯＮの状態でテスト回路６の押し釦式テストスイッチ６ｂをＯＮ操作し、交流電路１から限流抵抗６ａを介して零相変流器３に巻装したテスト巻線３ｂに漏電を模擬するテスト電流（模擬漏電電流）Ｉｔを供給する。これにより交流電路１に漏電電流が流れた場合と同様に零相変流器３に二次出力が発生して、漏電電流検出巻線３ａから漏電検出回路４に出力電流Ｉｓを与え、これを基に漏電検出回路４はトリップ信号を出力し、主回路開閉接点２を引外して交流電路１を遮断させる。このテストにより、零相変流器３、漏電検出回路４，およびトリップコイル５を含む引外し機構の機能が正常に動作するか否かをチェックできる。

一方、上記の漏電遮断器にはさらに高度な保護機能が求められる傾向にあり、国際規格（ＩＥＣ）では漏電遮断器に欠相保護対応の機能が要求されている。かかる点、図４に示した従来構成の漏電遮断器では、３相交流電路１が定常状態であれば漏電遮断テストが正常に行えるが、テスト時に３相交流電路１のうちのテスト回路６，漏電検出回路４が接続されている相が欠相している場合、あるいは定格感度電流以下の低レベルな逆位相の漏れ電流が生じている場合には漏電テストが正常に行えないといった問題がある。

そこで、発明者等はその対策として、テスト回路，漏電検出回路の電源に３相交流電路の全相から給電を受ける電源回路を採用するとともに、さらにテスト回路には商用周波数と異なる周波数のテスト電流を得る発振回路を設け、交流電路に欠相，定格感度電流以下の漏電電流が生じている場合でも漏電テストが適正に行えるようにした漏電遮断器を特願２００５−１２１０５２号として先に提案しており、次にその回路構成，機能を図５，図６で説明する。

すなわち、図５，図６に示す回路構成では、電源回路９が交流電路１の全相に接続した３相全波整流回路９ａ，定電圧電源回路９ｂ，平滑用コンデンサ（コンデンサ）９ｃからなり、この電源回路９を通じて漏電検出回路４，テスト回路６に給電するようにしている。また、テスト回路６は押し釦式のテストスイッチ６ａと発振回路６ｂを組み合わせ、テスト動作時には発振回路６ｂにて商用周波数（５０Ｈｚあるいは６０Ｈｚ）と異なる周波数帯域のテスト電流Ｉｔを生成し、これを零相変流器３のテスト巻線３ｂに供給してテストを行うようにしている。

上記構成の電源回路９，テスト回路６を採用することにより、３相交流電路１の１相が欠相した場合、また交流電路１に定格感度電流以下の微小な漏電電流が生じている状態でも、漏電テストを正常に行うことができる。
特開２００３−４５３１２号公報（図１）

上記提案になる漏電遮断器（図５，図６）は、図４に示した従来構成の漏電遮断器と比べて漏電テスト動作に対する信頼性が向上するものの、なお実用面では次記のような解決すべき課題が残る。

すなわち、一般の漏電遮断器にはユーザーサイドでの保護目的，配電系統の保護接地抵抗などに応じて定格感度電流を選択設定できるように、零相変流器３の二次出力回路に接続した検出抵抗値を定格感度電流の設定に応じて切り換えるようにした感度設定部を備えている。

ところで、上記漏電遮断器のテスト動作時には、テスト回路６を通じて零相変流器３の二次側で設定した感度設定（一般に最小感度電流と最大感度電流の間には１０倍程度の差がある）に対応した大きさのテスト電流をテスト巻線６ｂに供給する必要があるが、図５，図６に示した回路構成ではテスト電流Ｉｔが電源回路９の供給電力容量によって略一定に制限されており、このために零相変流器３の二次側で設定した漏電検出感度を例えば最低感度に設定した状態で漏電テストを行った場合に、零相変流器３の二次側から漏電検出回路４に供給する出力電流Ｉｓが小さすぎて漏電検出回路４で設定した閾値を超えずに漏電テスト機能が正常に動作しないといった問題が起こり得る。

また、前記の電源回路について、従来の回路では外部から侵入するサージなどによる誤動作，回路素子の破壊を防ぐための手段として、その入力側にバリスタなどのサージアブソーバを設けてサージ耐量を高めるようにしているが、例えば１０００Ｖクラスのバリスタを各相の電源線に設けると、その占有スペースが大きくなって漏電遮断器が大形化するほか、部品コストも増加するといった問題がある。

本発明は上記の点に鑑みなされたものであり、その目的は図５，図６で述べた先記提案の回路構成を基本として、その零相変流器の二次側出力回路，および電源回路を改良することにより、前記課題を解決して漏電テストの信頼性向上、並びに構成部品の小形，低コスト化を図った漏電遮断器を提供することにある。

上記目的を達成するために、本発明によれば、多相交流電路を開閉する開閉接点と、交流電路の漏電電流を検出する零相変流器と、該零相変流器の二次出力から前記交流電路の漏電有無を判定し、漏電が発生した場合に信号を出力する漏電検出回路と、この漏電検出回路の出力信号を受けて前記開閉接点を開極させる引外し手段と、テストスイッチのＯＮ操作により零相変流器に巻回したテスト巻線に模擬漏電電流を供給するテスト回路と、交流電路から漏電検出回路，テスト回路へ電力を供給する電源回路を備えた漏電遮断器で、前記電源回路が交流電路の全相を整流して直流に変換する定電圧電源回路であり、かつ該電源回路を電源とするテスト回路には前記模擬漏電電流の周波数を商用周波数と異なる周波数に設定する発振回路を備えたものにおいて、
零相変流器の二次側と漏電検出回路との間に、漏電検出感度を選択設定する漏電感度設定器、および前記電源回路を電源としてテストスイッチのＯＮ操作時に零相変流器から漏電検出回路に供給する二次出力電流を前記漏電感度設定器の設定に対応した増幅度で制御する増幅手段を設けるものとし（請求項１）、ここで前記の増幅手段，電源回路は、具体的に次記のような態様で構成するものとする。
（１）前記の増幅手段は、ＯＰアンプを増幅素子として、その増幅度を漏電感度設定器の設定に対応して可変調整する増幅度設定手段を組み合わせた増幅器とする（請求項２）。
（２）また、前記ＯＰアンプに受動フィルタ素子を付加してノイズカット用のアクティブ・フィルタを構成する（請求項３）。
（３）さらに、前記の電源回路に対するサージ耐量の向上させるために、交流電路と電源回路を接続する電源線の全相にサージ減衰用の入力抵抗を接続し（請求項４）、前記入力抵抗と電源回路の平滑用コンデンサとの積である時定数を０．００１以上に設定する（請求項５）。

上記の構成によれば、次記の効果を奏する。すなわち、
（１）零相変流器の二次出力側に、漏電検出感度を選択設定する漏電感度設定器、および前記電源回路を電源としてテストスイッチのＯＮ操作時に零相変流器から漏電検出回路に供給する二次出力電流を前記漏電感度設定器の設定に対応した増幅度で可変制御する増幅手段を設けたことにより、漏電遮断器の漏電検出感度を例えば最も低い感度を選択して使用している場合でも、漏電テスト時には零相変流器の二次出力が前記の感度設定に対応した増幅度に増幅されて後段の漏電検出回路に入力し、その閾値を超えて漏電検出回路からトリップ信号を出力することができる。これにより、ユーザーサイドで選択した定格感度電流の選択に関係なく、漏電遮断器のテストが正常に行えて信頼性が向上する。
（２）ここで、前記増幅手段はＯＰアンプを増幅素子とした増幅器とし、かつＯＰアンプに受動フィルタ素子を付加してアクティブ・フィルタ（ローパスフィルタ）を構成することにより、回路の能動素子に発生したノイズがＯＰアンプの出力に重畳されるのを抑制し、回路に追加装備した増幅手段が漏電検出機能に及ぼす影響を防止して高い信頼性を確保できる。
（３）また、電源回路のサージ低減対策として、交流電路と電源回路を接続する電源線の全相にサージ減衰用の入力抵抗を接続し、電源回路の整流回路の後段に接続した平滑用のコンデンサとの組み合わせでサージフィルタを構成することにより、小形，安価な構成部品を用いて侵入サージを効果的に減衰させることができ、かつ前記入力抵抗と平滑用コンデンサとの時定数を０．００１以上に設定することで実用的にも信頼性の高いサージ耐量を確保できる。

以下、本発明の実施の形態を図示の実施例に基づいて説明する。なお、実施例の図中で図４，図５に対応する部材には同じ符号を付してその説明は省略する。

まず、本発明の第１の実施例に係わる漏電遮断器の回路を図１，図２に示す。なお、図１は漏電遮断器の主要回路図、図２は図１における零相変流器の二次出力側に設けた増幅手段の回路図である。

すなわち、図示実施例の回路構成では零相変流器３の二次側出力回路にＯＰアンプを増幅素子とした増幅手段１０，感度設定器１１，増幅度設定器１２を新たに追加装備し、漏電テストを行う際には増幅手段１０の増幅度（ゲイン）を感度設定器１１（漏電遮断器の定格感度電流を選択設定する）で選択した感度設定に対応する増幅度に可変調整した上で、テストスイッチ６ａのＯＮ操作時に零相変流器３の漏電検出巻線３ａより出力する出力電流Ｉｓを後記のＯＰアンプを経て後段の漏電検出回路４に供給するようにしている。

ここで、前記の増幅手段１０は、ＯＰアンプ１０ａを増幅素子とし、これに抵抗Ｒ１〜Ｒ６，およびコンデンサＣ１を外付けしてアクティブ・フィルタ（ローパスフィルタ）を組んだ非反転増幅器にアナログスイッチ１０ｂを組み合わせ、テスト時に後記の増幅設定器から出力する制御信号に対応して切換動作するアナログスイッチ１０ｂが入力抵抗Ｒ２〜Ｒ５を選択し、これを基に増幅度を決めるようにしている。また、テスト電流の周波数よりも高周波帯域のノイズがＯＰアンプ１０ａの出力に重畳されるのを防ぐために、ＯＰアンプ１０ａの帰還回路に接続したコンデンサＣ１，抵抗Ｒ１のパラメータを適宜に設定するものとする。

一方、感度設定器１１は切換スイッチ１１ａの各接点に抵抗値の異なる抵抗１１ｂを接続し、切換スイッチ１１ａで選択した抵抗１１ｂを零相変流器３の二次出力側に接続した検出抵抗１３と組み合わせて漏電遮断器の漏電検出感度を切り換える。また、増幅設定器１２は切換スイッチ１２ａに抵抗Ｒ７〜Ｒ９，コンデンサＣ２〜Ｃ４を組み合わせ、その出力信号を前記アナログスイッチ１０ｂの制御信号ポートに入力するようにしたもので、その切換スイッチ１２ａを感度設定器１１の切換スイッチ１１ａと機械的に連繋して２回路４接点スイッチを構成している。

また、増幅手段１０のアナログスイッチ１０ｂ，増幅度設定器１２とテスト回路６に配したテストスイッチ６ａの出力端との間を配線で結び、テストスイッチ６ａのＯＮ操作時にアナログスイッチ１０ｂをアクティブ状態にするとともに、増幅度設定器１２を電源に接続するようにしている。

一方、図示実施例の電源回路９（図１参照）では、サージ耐量を高める手段として交流電路１の各相に入力抵抗１４を接続し、この入力抵抗１４と電源回路９の平滑用コンデンサ９ｃとで電源ラインのサージフィルタを構成している。また、このサージフィルタで十分なサージ減衰効果を確保するには、入力抵抗１４に数十ＫΩの抵抗を使用し、該入力抵抗１４とコンデンサ９ｃとの時定数が０．００１以上となるように設定するのがよい。

次に、前記の回路構成による漏電テスト時の基本動作について説明する。
（１）テストスイッチＯＦＦ時：
この状態では、発振回路６ｂは停止しており、増幅手段１０のアナログスイッチ１０ｂは非アクティブでその各接点がＯＦＦ，増幅度設定器１２は電源ＯＦＦであり、ＯＰアンプ１０ａはバッフアとして機能している。
（２）テストスイッチＯＮ時：
テストスイッチ６ａをＯＮ操作すると、発振回路６ｂを介して零相変流器３のテスト巻線３ｂに商用周波数と異なる周波数のテスト電流Ｉｔを供給するとともに、増幅手段１０のアナログスイッチ１０ｂがアクティブ状態，増幅度設定器１２の電源がＯＮとなる。また、増幅度設定器１２の切換スイッチ１２ａは感度設定器１１の切換スイッチ１１ａに連係しており、感度設定器１１での感度設定に対応して増幅度設定器１２から出力する制御信号が増幅手段１０のアナログスイッチ１０ｂの制御信号ポートに入力するとともに、この信号に応じてアナログスイッチ１０ｂの各接点がＯＮ，ＯＦＦし、このＯＮ，ＯＦＦパターンに対応してＯＰアンプ１０ａの入力抵抗Ｒ２〜Ｒ５が選択される。なお、抵抗Ｒ７〜Ｒ９でプルアップされたアナログスイッチ１０ｂの制御信号ポートは、選択されたポートがＬレベル、それ以外はＨレベルとなる。これによりＯＰアンプは、アナログスイッチ１０ｂの接点ＯＮ，ＯＦＦパターンに対応してＲ２〜Ｒ５の中から選択された抵抗（Ｒｘとする）にＲ６を加えた等価抵抗と抵抗Ｒ１（帰還抵抗）との比に応じて増幅度Ａ（Ａ＝１＋Ｒ１／（Ｒｘ＋Ｒ６））が可変調整されることになる。

つまり、漏電テスト時には、テスト電流Ｉｔによる零相変流器３の二次出力が、感度設定器１１での感度設定に応じた増幅度に増幅されて後段の漏電検出回路４に入力されることになる。したがって、漏電遮断器の漏電検出感度を例えば最も低い感度を選択して使用している場合でも、テスト時には漏電検出回路４に入力する零相変流器３の二次出力電流Ｉｓが漏電検出回路であらかじめ設定した閾値を超える値になるよう増幅されるので、引外し装置（図４のトリップコイル５）にトリップ信号を出力して適正にテストを行うことができる。また、増幅手段のＯＰアンプにアクティブ・フィルタの機能を持たせたことで、回路中の能動素子に生じたノイズがＯＰアンプの出力に重畳するのを防止して高い漏電検出特性を維持できる。

さらに、漏電遮断器に前記の電源回路９（図１参照）を組み合わせることで、３相交流電路１に欠相、低レベルの漏れ電流が生じている状態で行うテスト動作の信頼性が向上し、さらに高いサージ耐量も確保できる。

次に、先記した実施例１と回路構成が異なる第２の実施例を図３で説明する。

すなわち、この実施例では増幅手段１０が、ＯＰアンプ１０ａを反転増幅器として使用し、これに抵抗Ｒ１〜Ｒ３およびコンデンサＣを外付けしてノイズをカットするアクティブ・フィルタ（多重帰還型ローパスフィルタ）を構成し、さらに反転端子側には前記抵抗Ｒ１と並列に増幅度調整用の抵抗Ｒ４〜Ｒ６，および感度設定器１１での感度設定に対応して抵抗Ｒ４〜Ｒ６のいずれかを選択するアナログスイッチ１０ｂを組み合わせた構成になる。

次に、前記の回路構成による漏電テスト時の動作について説明する。
（１）テストスイッチＯＦＦ時：
この状態では、発振回路６ｂは停止しており、増幅手段１０のアナログスイッチ１０ｂは非アクティブで、入力抵抗Ｒ４〜Ｒ６が回路に接続されてなく、増幅器の増幅度（電圧利得）ＡはＡ＝Ｒ２／Ｒ１である。
（２）テストスイッチＯＮ時：
テストスイッチ６ａをＯＮ操作すると、発振回路６ｂを介して零相変流器３のテスト巻線３ｂにテスト電流Ｉｔを供給するとともに、増幅手段１０のアナログスイッチ１０ｂがアクティブとなり、同時に漏電感度設定器１１での感度設定に対応して入力抵抗Ｒ４〜Ｒ６から選択された抵抗が抵抗Ｒ１と並列に接続される。これにより、選択された抵抗をＲｘとして増幅器（ＯＰアンプ）の増幅度Ａ（フィルタ回路の通過ゲイン）はＡ＝Ｒ２×（Ｒ１＋Ｒｘ）／Ｒ１×Ｒｘとなる。ここで、前記抵抗Ｒ４〜Ｒ６を漏電感度の設定に対応して適宜に決めておくことにより、漏電遮断器の漏電検出感度を例えば最も低い感度を選択している使用状態でも、テスト時に漏電検出回路４に入力する零相変流器３の二次出力電流Ｉｓが漏電検出回路であらかじめ設定した閾値を超える値に増幅され、これにより引外し装置（図４のトリップコイル５）にトリップ信号を出力して適正にテストを行うことができる。また、ＯＰアンプの増幅回路でアクティブ・ローパスフィルタの機能を持たせたことにより、実施例１と同様に増幅手段１０の能動素子に生じたノイズ（商用周波数よりも高域）がＯＰアンプ１０ａの出力に重畳して後段の漏電検出回路４に入力するのを防止できる。

本発明の実施例１に係わる漏電遮断器の主要部の構成回路図図１における増幅手段および感度設定器，増幅度設定器の詳細な回路図本発明の実施例２に係わる漏電遮断器の増幅手段および感度設定器，増幅度設定器の詳細な回路図従来における漏電遮断器のブロック回路図本発明の先行出願に係わる漏電遮断器のブロック回路図図５における電源回路，テスト回路の詳細な回路図

符号の説明

１交流電路
２主回路開閉接点
３零相変流器
３ａ漏電検出巻線
３ｂテスト巻線
４漏電検出回路
５トリップコイル（引外し装置）
６テスト回路
６ａテストスイッチ
６ｂ発振回路
９電源回路
９ａ３相全波整流回路
９ｃ平滑用コンデンサ
１０増幅手段
１０ａＯＰアンプ
１０ｂアナログスイッチ
１１感度設定器
１２増幅度設定器
１４電源回路の入力抵抗

Claims

多相交流電路を開閉する開閉接点と、交流電路の漏電電流を検出する零相変流器と、該零相変流器の二次出力から前記交流電路の漏電有無を判定し、漏電が発生した場合に信号を出力する漏電検出回路と、この漏電検出回路の出力信号を受けて前記開閉接点を開極させる引外し手段と、テストスイッチのＯＮ操作により零相変流器に巻回したテスト巻線に模擬漏電電流を供給するテスト回路と、交流電路から漏電検出回路，テスト回路へ電力を供給する電源回路を備えた漏電遮断器であって、前記電源回路が交流電路の全相を整流して直流に変換する定電圧電源回路で、かつ該電源回路を電源とするテスト回路には前記模擬漏電電流の周波数を商用周波数と異なる周波数に設定する発振回路を備えたものにおいて、
零相変流器の二次側と漏電検出回路との間に、漏電検出感度を選択設定する漏電感度設定器、および前記電源回路を電源としてテストスイッチのＯＮ操作時に零相変流器から漏電検出回路に供給する二次出力電流を前記漏電感度設定器の設定に対応した増幅度で制御する増幅手段を設けたことを特徴とする漏電遮断器。
請求項１に記載の漏電遮断器において、増幅手段が、ＯＰアンプを増幅素子として、その増幅度を漏電感度設定器の設定に対応して可変調整する増幅度設定手段を組み合わせた構成の増幅器になることを特徴とする漏電遮断器。
請求項２に記載の漏電遮断器において、ＯＰアンプに受動フィルタ素子を付加してノイズカット用のアクティブフィルタを構成したことを特徴とする漏電遮断器。
請求項１に記載の漏電遮断器において、交流電路と電源回路を接続する電源線の全相にサージ減衰用の入力抵抗を接続し、かつ電源回路が平滑用の静電容量を備えていることを特徴とする漏電遮断器。
請求項４に記載の漏電遮断器において、電源線に接続した入力抵抗と電源回路の平滑用静電容量との積である時定数が０．００１以上であることを特徴とする漏電遮断器。