JP4710591B2 - Discharge lamp lighting device and image display device - Google Patents

Discharge lamp lighting device and image display device Download PDF

Info

Publication number
JP4710591B2
JP4710591B2 JP2005368955A JP2005368955A JP4710591B2 JP 4710591 B2 JP4710591 B2 JP 4710591B2 JP 2005368955 A JP2005368955 A JP 2005368955A JP 2005368955 A JP2005368955 A JP 2005368955A JP 4710591 B2 JP4710591 B2 JP 4710591B2
Authority
JP
Japan
Prior art keywords
discharge lamp
voltage
circuit
switching element
lighting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005368955A
Other languages
Japanese (ja)
Other versions
JP2007173022A (en
Inventor
洋史 小西
淳一 上仮屋
成乃亮 小原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Electric Works Co Ltd
Original Assignee
Panasonic Corp
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Works Ltd filed Critical Panasonic Corp
Priority to JP2005368955A priority Critical patent/JP4710591B2/en
Publication of JP2007173022A publication Critical patent/JP2007173022A/en
Application granted granted Critical
Publication of JP4710591B2 publication Critical patent/JP4710591B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps

Landscapes

  • Circuit Arrangements For Discharge Lamps (AREA)

Description

本発明はスイッチング回路の出力により放電灯を点灯させる放電灯点灯装置及びこれを用いた画像表示装置に関するものである。   The present invention relates to a discharge lamp lighting device for lighting a discharge lamp by an output of a switching circuit, and an image display device using the same.

一般に高圧放電灯、特に水銀灯やメタルハライドランプの管電圧は、始動直後は低く、その後、ランプ内温度の上昇に従って、管電圧が上昇しながら安定するという固有の時間的変化特性がある。また、プロジェクタ、リアプロジェクションテレビなどに使用する超高圧ショートアーク放電灯は、さらに安定した後の管電圧が使用中の電極磨耗により大きく変動するという特徴がある。   In general, the tube voltage of a high-pressure discharge lamp, particularly a mercury lamp or a metal halide lamp is low immediately after start-up, and thereafter has an inherent time change characteristic that the tube voltage increases and stabilizes as the lamp internal temperature increases. In addition, the ultra-high pressure short arc discharge lamp used for projectors, rear projection televisions, and the like has a feature that the tube voltage after being further stabilized greatly fluctuates due to electrode wear during use.

この種の放電灯の点灯装置の一例として、図5に示す構成のものがある。直流電源1は、例えば昇圧チョッパ回路よりなる安定化直流電圧源である。負荷である放電灯3へ供給される電力は、スイッチング素子Q1のオン/オフにより制御する。制御回路6内の検出回路4は、回生ダイオードD1の電圧Vrを監視することにより、スイッチング素子Q1の電圧を間接的に監視している。   As an example of this type of discharge lamp lighting device, there is a configuration shown in FIG. The DC power source 1 is a stabilized DC voltage source made up of, for example, a boost chopper circuit. The electric power supplied to the discharge lamp 3 as a load is controlled by turning on / off the switching element Q1. The detection circuit 4 in the control circuit 6 monitors the voltage of the switching element Q1 indirectly by monitoring the voltage Vr of the regenerative diode D1.

図5の回路動作を説明する。制御回路6内の駆動回路5によりスイッチング素子Q1がオンし、スイッチング素子Q1→インダクタL1→コンデンサC1(および放電灯3)→抵抗R1の経路を流れる電流が増加すると、制御回路6内の比較器52は、+入力端子の検出電圧が−入力端子の基準電圧に達した時点で出力をオフし、Dフリップフロップ53のリセット端子RstにHigh信号を与えるので、Dフリップフロップ53の出力QはLowになり、スイッチング素子Q1はオフする。   The circuit operation of FIG. 5 will be described. When the switching element Q1 is turned on by the drive circuit 5 in the control circuit 6 and the current flowing through the path of the switching element Q1 → the inductor L1 → the capacitor C1 (and the discharge lamp 3) → the resistor R1 increases, the comparator in the control circuit 6 52, the output is turned off when the detected voltage at the + input terminal reaches the reference voltage at the −input terminal, and a High signal is given to the reset terminal Rst of the D flip-flop 53. Therefore, the output Q of the D flip-flop 53 is Low. The switching element Q1 is turned off.

スイッチング素子Q1がオフすると、スイッチング素子Q1→インダクタL1のルートに流れていた電流は、ダイオードD1→インダクタL1のルートに転流し、スイッチング素子Q1がオンしている間にインダクタL1に蓄えたエネルギーの放出を終えた時点で、ダイオードD1はオフする。ダイオードD1がオフすると、コンデンサC1からインダクタL1を通じ、ダイオードD1の接合容量に充電するから、ダイオードD1の逆方向電圧Vrが上昇し、検出回路4の比較器42の−入力端子の電圧が+入力端子の比較基準値と等しくなると、検出回路4の出力はオンし、Dフリップフロップ53のクロック入力端子CLKにダウンエッジ信号を与え、Dフリップフロップ53はデータ入力端子DのHighを出力Qに出力し、スイッチング素子Q1をオン駆動する。以下、このサイクルを繰り返すことによりスイッチング素子Q1はオン/オフし、負荷電力を安定制御する。   When the switching element Q1 is turned off, the current flowing in the route from the switching element Q1 to the inductor L1 is commutated to the route from the diode D1 to the inductor L1, and the energy stored in the inductor L1 while the switching element Q1 is turned on. When the discharge is completed, the diode D1 is turned off. When the diode D1 is turned off, the junction capacitance of the diode D1 is charged from the capacitor C1 through the inductor L1, so that the reverse voltage Vr of the diode D1 rises, and the voltage at the −input terminal of the comparator 42 of the detection circuit 4 becomes + input. When it becomes equal to the comparison reference value of the terminal, the output of the detection circuit 4 is turned on, a down edge signal is given to the clock input terminal CLK of the D flip-flop 53, and the D flip-flop 53 outputs High of the data input terminal D to the output Q. Then, the switching element Q1 is turned on. Thereafter, by repeating this cycle, the switching element Q1 is turned on / off, and the load power is stably controlled.

なお、放電灯点灯装置の電子安定器に用いるスイッチング回路において、スイッチング素子のオフ時電圧が略最小電圧になったことを検出してスイッチング素子をオンさせる技術は特許文献1に開示されている。
特許第3430629号公報
Note that, in a switching circuit used for an electronic ballast of a discharge lamp lighting device, a technique for detecting the fact that the switching element's off-time voltage has become a substantially minimum voltage and turning on the switching element is disclosed in Patent Document 1.
Japanese Patent No. 3430629

図5の従来例において、制御回路6がスイッチング素子Q1の次のオンを指示しない時のダイオードD1の逆方向電圧Vr(=Vin−VQ1)を図6に示す。tonの期間ではスイッチング素子Q1を介してインダクタL1に電流が流れる。toffの期間ではダイオードD1を介してインダクタL1のエネルギーが放出される。ダイオードD1に流れる電流が無くなり、スイッチング素子Q1、ダイオードD1ともにオフすると、スイッチング素子Q1、ダイオードD1の容量成分により、ダイオードD1の逆方向電圧Vrは振動しながら負荷電圧Vlaへと収束する。 FIG. 6 shows the reverse voltage Vr (= Vin−V Q1 ) of the diode D1 when the control circuit 6 does not instruct the next ON of the switching element Q1 in the conventional example of FIG. During the ton period, a current flows through the inductor L1 via the switching element Q1. During the toff period, the energy of the inductor L1 is released through the diode D1. When the current flowing through the diode D1 disappears and both the switching element Q1 and the diode D1 are turned off, the reverse voltage Vr of the diode D1 converges to the load voltage Vla while oscillating due to the capacitance components of the switching element Q1 and the diode D1.

Vr=Vla・〔1−exp(−αt)・{cosβt+(α/β)・sinβt}〕 …(1)式
ただし、
α=R/2L
β=√(4L/C−R2 )/2L
2 ≪4L/C
Vr = Vla · [1-exp (−αt) · {cosβt + (α / β) · sinβt}] (1) where
α = R / 2L
β = √ (4L / C−R 2 ) / 2L
R 2 ≪4L / C

上式において、RはインダクタL1の内部抵抗及びコンデンサC1、スイッチング素子Q1、ダイオードD1の内部抵抗その他の内部抵抗並びに銅箔抵抗などである。LはインダクタL1の内部誘導成分及びコンデンサC1、スイッチング素子Q1、ダイオードD1、銅箔等の誘導成分である。Cはスイッチング素子Q1、ダイオードD1の容量成分並びに図示しないが雑音対策などでスイッチング素子Q1又はダイオードD1に並列配置するスナバ回路の容量成分である。なお、負荷電圧Vlaは連続スイッチングする周期の時間オーダーでは一定であると見なせるものとする。   In the above equation, R is the internal resistance of the inductor L1, the capacitor C1, the switching element Q1, the internal resistance of the diode D1, other internal resistances, and the copper foil resistance. L is an inductive component of the inductor L1 and an inductive component such as the capacitor C1, the switching element Q1, the diode D1, and the copper foil. C is a capacitance component of the switching element Q1 and the diode D1, and a capacitance component of a snubber circuit that is arranged in parallel to the switching element Q1 or the diode D1 (not shown) to prevent noise. It is assumed that the load voltage Vla can be regarded as constant in the time order of the period of continuous switching.

収束時減衰率は抵抗成分により変わるので、振動ループに流れる電流、周波数によって変化し、特にインダクタL1の設計に依存する。振動の中心Vrcは以下となる。
Vrc≒Vla{1−exp(−t・R/2L)}
Since the attenuation factor at the time of convergence varies depending on the resistance component, it varies depending on the current and frequency flowing in the vibration loop, and particularly depends on the design of the inductor L1. The center of vibration Vrc is as follows.
Vrc≈Vla {1-exp (−t · R / 2L)}

振動電圧Vrのピークは、負荷電圧Vlaに応じて増減し、例えば図6に示すように、負荷電圧VlaがVlaA(大)の時には、振動電圧Vrのピークは高く(スイッチング素子Q1の電圧は低く)、逆に負荷電圧VlaがVlaB(小)の時には、振動電圧Vrのピークは低く(スイッチング素子Q1の電圧は高く)なる。   The peak of the oscillating voltage Vr increases or decreases according to the load voltage Vla. For example, as shown in FIG. 6, when the load voltage Vla is VlaA (large), the peak of the oscillating voltage Vr is high (the voltage of the switching element Q1 is low). Conversely, when the load voltage Vla is VlaB (small), the peak of the oscillating voltage Vr is low (the voltage of the switching element Q1 is high).

減衰振動周期Tは、T=2π・2L/√(4L/C−R2 )≒2π√(L・C)となる。よって、減衰振動周期Tが小さく、且つR/Lが小さいと、Vrのピークは大きく、スイッチング素子Q1のピーク電圧は低くなる。 The damped oscillation period T is T = 2π · 2L / √ (4L / C−R 2 ) ≈2π√ (L · C). Therefore, when the damped oscillation period T is small and R / L is small, the peak of Vr is large and the peak voltage of the switching element Q1 is low.

スイッチング素子Q1のターンオンタイミングによりスイッチングロスは異なり、ターンオン直前のスイッチング素子Q1の電圧が小であれば、スイッチング素子Q1のターンオン時のスイッチングロスは小さい。   The switching loss varies depending on the turn-on timing of the switching element Q1, and if the voltage of the switching element Q1 immediately before the turn-on is small, the switching loss when the switching element Q1 is turned on is small.

従来は、出力が小さい場合はスイッチングロスの絶対値は小さいので、図5の検出回路4における比較器42の比較基準値は略0Vに設定することが多かった。しかし、出力を大きくとり、スイッチング素子Q1のスイッチングロスが大きい場合には、その低減を図る必要がある。このような場合、従来は図5の例で示す検出回路4の比較基準値を0Vよりも大きい固定値に設定し、ターンオンを遅らせることにより、スイッチング素子Q1のスイッチングロスの低減を図っていた。   Conventionally, since the absolute value of the switching loss is small when the output is small, the comparison reference value of the comparator 42 in the detection circuit 4 of FIG. 5 is often set to approximately 0V. However, if the output is increased and the switching loss of the switching element Q1 is large, it is necessary to reduce it. In such a case, conventionally, the comparison reference value of the detection circuit 4 shown in the example of FIG. 5 is set to a fixed value larger than 0 V, and the turn-on is delayed to reduce the switching loss of the switching element Q1.

しかし、図6に示すように、検出回路4の比較基準値を大きくすると、次のスイッチング素子Q1のターンオンを指示できない場合が生じ得るので、比較基準値は負荷電圧が最小であるVlaBの時の閾値Vb以下に設定する必要がある。   However, as shown in FIG. 6, if the comparison reference value of the detection circuit 4 is increased, there is a possibility that the next switching element Q1 cannot be turned on. Therefore, the comparison reference value is the value at the time of VlaB where the load voltage is minimum. It is necessary to set the threshold value Vb or less.

比較基準値として図6の閾値Vbを設定した時、負荷電圧が低いVlaBのとき、ターンオン・タイミングはbであり、スイッチングロスは小さいが、負荷電圧が高いVlaAの場合のターンオンタイミングはaとなるので、本来設定したいタイミングcからずれることになり、その結果、スイッチング素子Q1のスイッチングロスは大きくなる。   When the threshold value Vb of FIG. 6 is set as the comparison reference value, the turn-on timing is b when the load voltage is low VlaB, the switching loss is small, but the turn-on timing when the load voltage is high VlaA is a. Therefore, it deviates from the timing c originally desired to be set, and as a result, the switching loss of the switching element Q1 increases.

本発明はこのような問題を解決しようとするものであり、管温度の上昇や電極の磨耗により管電圧が変動する放電灯をスイッチング回路の出力により点灯せしめる放電灯点灯装置において、負荷電圧が高い場合でも低い場合でもスイッチング素子のスイッチングロスを低減可能とすることを目的とする。   The present invention is intended to solve such a problem, and in a discharge lamp lighting device for lighting a discharge lamp whose tube voltage fluctuates due to a rise in tube temperature or electrode wear by the output of a switching circuit, the load voltage is high. It is an object to make it possible to reduce the switching loss of the switching element even when the case is low.

本発明によれば、上記の課題を解決するために、図1に示すように、直流電源1と負荷である放電灯3との間に接続されて、放電灯3に供給する電力を調整するスイッチング回路2と;スイッチング回路2を構成するスイッチング素子Q1のオフ時電圧を監視し、オフ時電圧が略最小電圧になったことを検出する検出回路4と;この検出回路4の検出信号を受けて前記スイッチング素子Q1をオンさせる駆動回路5とを備える放電灯点灯装置であって、前記検出回路4は、スイッチング回路2内に設けた検出点の電圧Vrが比較基準値以上となったときに検出信号を出力する比較手段(比較器42)と、放電灯3に供給される負荷電圧Vlaを検出して負荷電圧Vlaが増大するにつれて前記比較基準値を高く設定する比較基準値設定手段(演算回路41)とを有することを特徴とするものである。   According to the present invention, in order to solve the above-described problem, as shown in FIG. 1, the power supplied to the discharge lamp 3 is adjusted by being connected between the DC power supply 1 and the discharge lamp 3 as a load. A switching circuit 2; a detection circuit 4 for monitoring the off-time voltage of the switching element Q1 constituting the switching circuit 2 and detecting that the off-time voltage has become a substantially minimum voltage; and receiving a detection signal of the detection circuit 4 And a driving circuit 5 for turning on the switching element Q1, wherein the detection circuit 4 detects when the voltage Vr at the detection point provided in the switching circuit 2 is equal to or higher than a comparison reference value. Comparison means for outputting a detection signal (comparator 42) and comparison reference value setting means for detecting the load voltage Vla supplied to the discharge lamp 3 and setting the comparison reference value higher as the load voltage Vla increases ( It is characterized in that it has a calculation circuit 41) and.

本発明によれば、負荷電圧が高い場合でも低い場合でもスイッチング素子のオフ時電圧が略最小電圧となったタイミングでスイッチング素子をオンさせることができるから、スイッチングロスを確実に低減でき、様々な要因によって管電圧が変動する放電灯を常に効率良く点灯させることができる。   According to the present invention, even when the load voltage is high or low, the switching element can be turned on at the timing when the switching-off voltage of the switching element becomes substantially the minimum voltage. A discharge lamp whose tube voltage varies depending on the factor can always be lit efficiently.

(実施の形態1)
図1は本発明の実施の形態1の回路図である。以下、その回路構成について説明する。直流電源1は、例えば昇圧チョッパ回路よりなる直流安定化電源回路であり、商用交流電圧を安定した直流電圧Vinに変換して出力する。直流電源1の負出力端子は接地されており、正出力端子はスイッチング素子Q1の一端に接続されている。スイッチング素子Q1は、例えばパワーMOSFETよりなり、制御回路6の出力により高周波でオン/オフされる。スイッチング素子Q1の他端には、チョッパー用のインダクタL1の一端とダイオードD1のカソードが接続されている。インダクタL1の他端には、平滑用のコンデンサC1の正極が接続されている。平滑用のコンデンサC1の負極はダイオードD1のアノードに接続されている。ダイオードD1のアノードは、チョッパ電流検出用の低抵抗R1を介して直流電源1の負出力端子に接続されている。平滑用のコンデンサC1の両端には、負荷である放電灯3が接続されている。放電灯3は、例えば水銀灯やメタルハライドランプなどの高輝度高圧放電灯(HIDランプ)である。スイッチング素子Q1、ダイオードD1、インダクタL1よりなるスイッチング回路2は、入力直流電圧Vinを任意の負荷電圧Vlaに降圧して出力する降圧チョッパ回路を構成している。負荷電圧Vlaは制御回路6により検出されており、その検出電圧に応じて最適な電力が放電灯3に供給されるように、スイッチング素子Q1のオン期間が制御される。
(Embodiment 1)
FIG. 1 is a circuit diagram of Embodiment 1 of the present invention. Hereinafter, the circuit configuration will be described. The DC power supply 1 is a DC stabilized power supply circuit made up of, for example, a step-up chopper circuit, which converts a commercial AC voltage into a stable DC voltage Vin and outputs it. The negative output terminal of the DC power supply 1 is grounded, and the positive output terminal is connected to one end of the switching element Q1. The switching element Q1 is made of a power MOSFET, for example, and is turned on / off at a high frequency by the output of the control circuit 6. One end of a chopper inductor L1 and the cathode of a diode D1 are connected to the other end of the switching element Q1. The other end of the inductor L1 is connected to the positive electrode of the smoothing capacitor C1. The negative electrode of the smoothing capacitor C1 is connected to the anode of the diode D1. The anode of the diode D1 is connected to the negative output terminal of the DC power supply 1 through the low resistance R1 for detecting the chopper current. A discharge lamp 3 as a load is connected to both ends of the smoothing capacitor C1. The discharge lamp 3 is a high-intensity high-pressure discharge lamp (HID lamp) such as a mercury lamp or a metal halide lamp. The switching circuit 2 including the switching element Q1, the diode D1, and the inductor L1 constitutes a step-down chopper circuit that steps down the input DC voltage Vin to an arbitrary load voltage Vla and outputs it. The load voltage Vla is detected by the control circuit 6, and the ON period of the switching element Q1 is controlled so that optimum power is supplied to the discharge lamp 3 according to the detected voltage.

次に、制御回路6の構成について説明する。制御回路6は、検出回路4と駆動回路5を有している。検出回路4と駆動回路5には制御用電源Eから直流低電圧が供給されている。この直流低電圧は、トーテムポール接続されたバイポーラトランジスタQ2,Q3の直列回路に印加されている。トランジスタQ3の両端には、カップリングコンデンサC2を介して駆動トランスT1の1次巻線が接続されている。駆動トランスT1の2次巻線は抵抗R2を介してスイッチング素子Q1の制御端子に接続されている。トランジスタQ2,Q3の制御端子は抵抗R3を介してDフリップフロップ53のQ出力端子に接続されている。Dフリップフロップ53のQ出力端子がHighレベルになると、トランジスタQ2がオン、トランジスタQ3がオフとなり、スイッチング回路2のスイッチング素子Q1はオン状態となる。また、Dフリップフロップ53のQ出力端子がLowレベルになると、トランジスタQ2がオフとなり、カップリングコンデンサC2を電源として、トランジスタQ3がオンとなり、スイッチング回路2のスイッチング素子Q1はオフ状態となる。   Next, the configuration of the control circuit 6 will be described. The control circuit 6 has a detection circuit 4 and a drive circuit 5. A low DC voltage is supplied from the control power source E to the detection circuit 4 and the drive circuit 5. This DC low voltage is applied to a series circuit of bipolar transistors Q2 and Q3 connected in a totem pole connection. The primary winding of the driving transformer T1 is connected to both ends of the transistor Q3 via a coupling capacitor C2. The secondary winding of the drive transformer T1 is connected to the control terminal of the switching element Q1 via the resistor R2. The control terminals of the transistors Q2 and Q3 are connected to the Q output terminal of the D flip-flop 53 via the resistor R3. When the Q output terminal of the D flip-flop 53 becomes high level, the transistor Q2 is turned on, the transistor Q3 is turned off, and the switching element Q1 of the switching circuit 2 is turned on. Further, when the Q output terminal of the D flip-flop 53 becomes low level, the transistor Q2 is turned off, the transistor Q3 is turned on using the coupling capacitor C2 as a power source, and the switching element Q1 of the switching circuit 2 is turned off.

Dフリップフロップ53の電源端子Vddとグランド端子Vssは、制御用電源Eの正極と負極にそれぞれ接続されている。Dフリップフロップ53のデータ入力端子Dは、制御用電源Eのレベルに接続されており、クロック入力端子CLKに立下りトリガ(ダウンエッジ信号)が入力されると、Q出力端子がHighレベルとなる。また、リセット入力端子RstがHighレベルになると、Q出力端子はLowレベルとなる。リセット入力端子Rstには、オン時間決定用の比較器52の出力端子が接続されており、この出力端子は抵抗R4により制御用電源Eのレベルにプルアップされている。比較器52の+入力端子には、チョッパ電流検出用の抵抗R1の検出電圧が入力されており、−入力端子には演算回路51から出力される目標電圧が入力されている。演算回路51は放電灯3に供給される負荷電圧Vlaを検出し、その負荷電圧Vlaに応じて最適のランプ電力が供給されるように、チョッパ電流の目標ピーク電流値に応じた電圧を比較器52の−入力端子に供給する。チョッパ用のスイッチング素子Q1がオンすると、直流電源1→スイッチング素子Q1→インダクタL1→平滑用のコンデンサC1(及び放電灯3)→電流検出用の抵抗R1の経路で漸増電流が流れる。これにより抵抗R1の検出電圧は増大して行き、比較器52の+入力端子の検出電圧が−入力端子の目標電圧に達すると、比較器52の出力はオフ(高インピーダンス状態)となり、抵抗R4によりプルアップされるので、Dフリップフロップ53のリセット入力端子RstがHighレベルとなり、Q出力端子はLowレベルとなる。これによりスイッチング素子Q1はオフ状態となる。   The power supply terminal Vdd and the ground terminal Vss of the D flip-flop 53 are connected to the positive electrode and the negative electrode of the control power supply E, respectively. The data input terminal D of the D flip-flop 53 is connected to the level of the control power supply E, and when a falling trigger (down edge signal) is input to the clock input terminal CLK, the Q output terminal becomes High level. . Further, when the reset input terminal Rst becomes High level, the Q output terminal becomes Low level. The reset input terminal Rst is connected to the output terminal of the comparator 52 for determining the ON time, and this output terminal is pulled up to the level of the control power supply E by the resistor R4. The detection voltage of the resistor R1 for detecting the chopper current is input to the + input terminal of the comparator 52, and the target voltage output from the arithmetic circuit 51 is input to the − input terminal. The arithmetic circuit 51 detects the load voltage Vla supplied to the discharge lamp 3, and compares the voltage according to the target peak current value of the chopper current so that the optimum lamp power is supplied according to the load voltage Vla. 52 to the negative input terminal. When the chopper switching element Q1 is turned on, a gradually increasing current flows through a path of the DC power source 1 → the switching element Q1 → the inductor L1 → the smoothing capacitor C1 (and the discharge lamp 3) → the current detection resistor R1. As a result, the detection voltage of the resistor R1 increases, and when the detection voltage at the + input terminal of the comparator 52 reaches the target voltage at the −input terminal, the output of the comparator 52 is turned off (high impedance state), and the resistance R4 Therefore, the reset input terminal Rst of the D flip-flop 53 becomes high level, and the Q output terminal becomes low level. As a result, the switching element Q1 is turned off.

次に、スイッチング素子Q1のオフ時電圧の監視について説明する。検出回路4は、スイッチング回路2を構成するスイッチング素子Q1のオフ時電圧を監視しており、オフ時電圧が略最小電圧になったことを検出すると、駆動回路5にスイッチング素子Q1を再びオンさせるための検出信号を出力する。図1の回路では、チョッパの回生電流通電用のダイオードD1のカソードの電位Vrを検出することで、実質的にスイッチング素子Q1の両端電圧VQ1(=Vin−Vr)を監視している。この検出回路4は、スイッチング回路2内に設けた検出点の電圧(ダイオードD1のカソードの電位Vr)が比較基準値以上となったときに、立下りトリガ(ダウンエッジ信号)を出力する比較器42を有している。この比較器42は、オープンコレクタもしくはオープンドレイン出力のコンパレータよりなり、出力端子を抵抗R5により制御用電源Eのレベル(Highレベル)にプルアップされている。比較器42の−入力端子には、抵抗Rxを介してダイオードD1のカソードの電位Vrに応じた電圧が印加されており、+入力端子には基準電圧として演算回路41の出力電圧が印加されている。演算回路41は、放電灯3に供給される負荷電圧Vlaを検出して負荷電圧Vlaが増大するにつれて、比較器42の+入力端子の基準電圧を高く設定する回路である。演算回路41の最も単純な回路例としては、負荷電圧Vlaを抵抗分圧回路により分圧した電圧を基準電圧として比較器42の+入力端子に供給するものであっても良い。比較器42の−入力端子の検出電圧が+入力電圧の基準電圧を越えると、比較器42の出力はオン(グランドと短絡)となり、立下りトリガ(ダウンエッジ信号)を駆動回路5に与える。 Next, monitoring of the off-time voltage of the switching element Q1 will be described. The detection circuit 4 monitors the off-time voltage of the switching element Q1 constituting the switching circuit 2. When the detection circuit 4 detects that the off-time voltage has become a substantially minimum voltage, the detection circuit 4 causes the drive circuit 5 to turn on the switching element Q1 again. The detection signal for output is output. In the circuit of FIG. 1, the voltage V Q1 (= Vin−Vr) across the switching element Q1 is substantially monitored by detecting the potential Vr of the cathode of the diode D1 for energizing the regenerative current of the chopper. The detection circuit 4 is a comparator that outputs a falling trigger (down edge signal) when the voltage at the detection point (the potential Vr of the cathode of the diode D1) provided in the switching circuit 2 is equal to or higher than a comparison reference value. 42. The comparator 42 comprises an open collector or open drain output comparator, and its output terminal is pulled up to the level of the control power supply E (High level) by a resistor R5. A voltage according to the potential Vr of the cathode of the diode D1 is applied to the negative input terminal of the comparator 42 via the resistor Rx, and the output voltage of the arithmetic circuit 41 is applied as a reference voltage to the positive input terminal. Yes. The arithmetic circuit 41 is a circuit that detects the load voltage Vla supplied to the discharge lamp 3 and sets the reference voltage of the + input terminal of the comparator 42 higher as the load voltage Vla increases. As the simplest circuit example of the arithmetic circuit 41, a voltage obtained by dividing the load voltage Vla by a resistance voltage dividing circuit may be supplied to the + input terminal of the comparator 42 as a reference voltage. When the detection voltage of the negative input terminal of the comparator 42 exceeds the reference voltage of the positive input voltage, the output of the comparator 42 is turned on (short-circuited with the ground), and a falling trigger (down edge signal) is given to the drive circuit 5.

駆動回路5のDフリップフロップ53では、データ入力端子Dが制御用電源Eのレベル(Highレベル)に接続されているので、クロック入力端子CLKに立下りトリガ(ダウンエッジ信号)が入力されると、Q出力端子がHighレベルとなる。これにより、スイッチング素子Q1は再びオン状態となる。(なお、一定時間以上待っても検出回路4からダウンエッジ信号が得られない場合や電源投入直後の発振開始時には演算回路51などからDフリップフロップ53のセット入力端子SetにHighレベルの信号を与えて、強制的にスイッチング素子Q1をオンさせるようにしても良い。)   In the D flip-flop 53 of the drive circuit 5, since the data input terminal D is connected to the level (High level) of the control power supply E, when a falling trigger (down edge signal) is input to the clock input terminal CLK. , Q output terminal becomes High level. As a result, the switching element Q1 is turned on again. (Note that a high-level signal is applied to the set input terminal Set of the D flip-flop 53 from the arithmetic circuit 51 or the like when a down edge signal cannot be obtained from the detection circuit 4 even after waiting for a certain period of time or when oscillation starts immediately after power-on. The switching element Q1 may be forcibly turned on.)

図2は本実施の形態1の動作波形図である。本実施の形態1によれば、負荷電圧Vlaの増大に従い、検出回路4の判定基準値を閾値1,2,3,…,xのように変更するものであり、演算回路41は、負荷電圧Vlaを測定し、図2に示すように、負荷電圧Vlaに従った適切な閾値電圧を出力し、それを検出回路4のスイッチング素子Q1のターンオンタイミング判断基準値とする。この閾値電圧は、負荷電圧Vlaに略比例するので、簡易的には負荷電圧の分圧(比例値)でもよいが、より正確には、上述の抵抗成分による減衰を加味するのが良い。プロジェクタ、リアプロジェクションテレビなどでは、安定した光出力を得るために、一定電力を負荷に供給するように制御しているので、負荷電圧Vlaが小(電流大)であれば比例値よりも低く、負荷電圧Vlaが大(電流小)であれば比例値よりも高くするのが好ましい。電流通電による発熱や、周波数変化による抵抗成分の変化は把握しづらく、実際には、インダクタL1の設計後、動作波形から閾値を設定するのが最適である。   FIG. 2 is an operation waveform diagram of the first embodiment. According to the first embodiment, the determination reference value of the detection circuit 4 is changed to threshold values 1, 2, 3,..., X as the load voltage Vla increases, and the arithmetic circuit 41 As shown in FIG. 2, Vla is measured, and an appropriate threshold voltage according to the load voltage Vla is output, which is used as a turn-on timing determination reference value for the switching element Q1 of the detection circuit 4. Since this threshold voltage is approximately proportional to the load voltage Vla, it may be simply a divided voltage (proportional value) of the load voltage, but more accurately, it is preferable to take into account the attenuation due to the above-described resistance component. In projectors, rear projection televisions, and the like, in order to obtain a stable light output, control is performed so that constant power is supplied to the load. Therefore, if the load voltage Vla is small (large current), it is lower than the proportional value. If the load voltage Vla is large (small current), it is preferable to make it higher than the proportional value. It is difficult to grasp the heat generation due to current conduction and the change of the resistance component due to the frequency change. In practice, it is optimal to set the threshold value from the operation waveform after designing the inductor L1.

以上のように、本実施の形態1によれば、負荷電圧が変動しても適切なターンオン・タイミングを失することがなく、負荷電圧が高い場合でも低い場合でもスイッチング素子のオフ時電圧が略最小電圧となったタイミングでスイッチング素子をオンさせることができるから、スイッチングロスを確実に低減でき、管温度の上昇や電極の磨耗により管電圧が変動する放電灯を常に効率良く点灯させることができる。   As described above, according to the first embodiment, an appropriate turn-on timing is not lost even when the load voltage fluctuates, and the off-time voltage of the switching element is substantially the same regardless of whether the load voltage is high or low. Since the switching element can be turned on at the timing when the minimum voltage is reached, switching loss can be reliably reduced, and a discharge lamp whose tube voltage fluctuates due to a rise in tube temperature or electrode wear can always be lit efficiently. .

なお、電力制御を行う演算回路51をマイクロコンピュータで構成することが多いので、演算回路41はその一部を利用すれば部品点数も増えず好適である。さらに、前述したように、動作時の部品(特にインダクタL1)の温度や周波数により減衰特性に関与する抵抗成分は変化するので、検出回路4の最適な比較基準値と負荷電圧Vlaの関係は必ずしも直線的にはならず、マイクロコンピュータを用いて高次関数の演算式やメモリ上のテーブルデータで設定するように構成すれば、回路は複雑にならず、低コストでスイッチングロスを最小化できる。   Since the arithmetic circuit 51 that performs power control is often configured by a microcomputer, it is preferable that a part of the arithmetic circuit 41 is used without increasing the number of parts. Furthermore, as described above, since the resistance component involved in the attenuation characteristic varies depending on the temperature and frequency of the component (particularly the inductor L1) during operation, the relationship between the optimum comparison reference value of the detection circuit 4 and the load voltage Vla is not necessarily limited. If it is configured not to be linear but to be set by a high-order function arithmetic expression or table data on a memory using a microcomputer, the circuit is not complicated and the switching loss can be minimized at a low cost.

(実施の形態2)
図3は本発明の実施の形態2の回路図である。本実施の形態2では、入力直流電圧Vinにより振動電圧Vrのピーク値が変動する分も含めて、検出回路4のスイッチング素子Q1のターンオンタイミングを判定するための比較基準値を設定する。このように構成すれば、入力直流電圧Vinが変動する場合においてもスイッチングロスを低減できる。入力直流電圧Vinの変化時の前記減衰率は、例えば周波数はf=(Vin−Vla)・Vla2 /(2×L1×P×Vin)であり、入力直流電圧Vinに従って一意的に大きくはならず、減衰を決める抵抗値についても同様である。したがって、入力直流電圧Vinに応じて変化させる比較基準値を設定する場合についても、実施の形態1と同様に、実際にインダクタL1を設計した後、動作波形から設定するのが最適である。具体的には、入力直流電圧Vinと負荷電圧Vlaに応じた最適な比較基準値を動作波形から求めて、マイクロコンピュータのメモリ上のテーブルデータとして設定しておいて、テーブルを参照することで最適な比較基準値を出力するように構成すれば良い。あるいは、テーブルデータに相当する演算式をあらかじめ作成しておいて、入力直流電圧Vinと負荷電圧Vlaに応じてマイクロコンピュータにより演算された比較基準値を出力するように構成すれば良い。
(Embodiment 2)
FIG. 3 is a circuit diagram of the second embodiment of the present invention. In the second embodiment, a comparison reference value for determining the turn-on timing of the switching element Q1 of the detection circuit 4 is set including the amount that the peak value of the oscillating voltage Vr varies with the input DC voltage Vin. With this configuration, the switching loss can be reduced even when the input DC voltage Vin varies. For example, the frequency is f = (Vin−Vla) · Vla 2 / (2 × L1 × P × Vin), and the attenuation rate when the input DC voltage Vin changes is uniquely increased according to the input DC voltage Vin. The same applies to the resistance value that determines the attenuation. Therefore, when setting the comparison reference value to be changed according to the input DC voltage Vin, it is optimal to set it from the operation waveform after actually designing the inductor L1 as in the first embodiment. Specifically, the optimum comparison reference value according to the input DC voltage Vin and the load voltage Vla is obtained from the operation waveform, set as table data on the microcomputer memory, and optimum by referring to the table. A simple comparison reference value may be output. Alternatively, an arithmetic expression corresponding to the table data is created in advance, and a comparison reference value calculated by the microcomputer according to the input DC voltage Vin and the load voltage Vla may be output.

前述の説明は、スイッチング回路2が降圧チョッパ回路の構成である場合について説明したが、入力電圧変動幅など設計条件によっては、降圧チョッパ回路でなく、昇圧チョッパ回路や昇降圧チョッパ回路を用いる場合もある。そのような場合にも、本発明を適用できることは言うまでもない。   In the above description, the switching circuit 2 is configured as a step-down chopper circuit. However, depending on design conditions such as the input voltage fluctuation range, a step-up chopper circuit or a step-up / step-down chopper circuit may be used instead of the step-down chopper circuit. is there. Needless to say, the present invention can be applied to such a case.

(実施の形態3)
上述の各実施の形態の放電灯点灯装置は、プロジェクタやリアプロジェクションテレビのような画像表示装置の光源となる放電灯の点灯に用いられる。ここでは、プロジェクタに実装する場合を例示する。図4は画像表示装置30の内部構成を示す概略構成図である。図中、31は投光窓、32は電源部、33a,33b,33cは冷却用ファン、34は外部信号入力部、35は光学系、36はメイン制御基板、40は放電灯点灯装置、3は放電灯である。破線で示した枠内にメイン制御基板36が実装されている。光学系35の途中には、放電灯3からの光を透過または反射する画像表示手段(透過型液晶表示板または反射型画像表示素子)が設けられており、この画像表示手段を介する透過光または反射光をスクリーンに投射するように光学系35が設計されている。このように、放電灯点灯装置40は放電灯3と共に画像表示装置30の内部に実装されているが、本発明の放電灯点灯装置40を採用することにより、従来よりもスイッチングロスを低減できるので、大きな放熱(冷却)効果を求める必要がなく、冷却用ファンの静音化や装置の小型化、低価格化などが実現できる。
(Embodiment 3)
The discharge lamp lighting device of each of the above-described embodiments is used for lighting a discharge lamp serving as a light source of an image display device such as a projector or a rear projection television. Here, the case where it mounts in a projector is illustrated. FIG. 4 is a schematic configuration diagram showing the internal configuration of the image display device 30. In the figure, 31 is a projection window, 32 is a power supply unit, 33a, 33b and 33c are cooling fans, 34 is an external signal input unit, 35 is an optical system, 36 is a main control board, 40 is a discharge lamp lighting device, 3 Is a discharge lamp. A main control board 36 is mounted in a frame indicated by a broken line. In the middle of the optical system 35, image display means (a transmissive liquid crystal display panel or a reflective image display element) that transmits or reflects light from the discharge lamp 3 is provided. The optical system 35 is designed to project the reflected light onto the screen. As described above, the discharge lamp lighting device 40 is mounted inside the image display device 30 together with the discharge lamp 3. However, by adopting the discharge lamp lighting device 40 of the present invention, the switching loss can be reduced as compared with the conventional case. Therefore, it is not necessary to obtain a large heat dissipation (cooling) effect, and the cooling fan can be made quieter, the device can be made smaller, and the price can be reduced.

本発明の実施の形態1の放電灯点灯装置の回路図である。It is a circuit diagram of the discharge lamp lighting device of Embodiment 1 of the present invention. 本発明の実施の形態1の動作波形図である。It is an operation | movement waveform diagram of Embodiment 1 of this invention. 本発明の実施の形態2の放電灯点灯装置の回路図である。It is a circuit diagram of the discharge lamp lighting device of Embodiment 2 of the present invention. 本発明の実施の形態3に係る画像表示装置の内部構成を示す概略構成図である。It is a schematic block diagram which shows the internal structure of the image display apparatus which concerns on Embodiment 3 of this invention. 従来の放電灯点灯装置の回路図である。It is a circuit diagram of the conventional discharge lamp lighting device. 従来の放電灯点灯装置の動作波形図である。It is an operation | movement waveform diagram of the conventional discharge lamp lighting device.

符号の説明Explanation of symbols

1 直流電源
2 スイッチング回路
3 放電灯
4 検出回路
41 演算回路(比較基準値設定手段)
42 比較器
5 駆動回路
Q1 スイッチング素子
1 DC power supply 2 Switching circuit 3 Discharge lamp 4 Detection circuit 41 Arithmetic circuit (comparison reference value setting means)
42 Comparator 5 Drive circuit Q1 Switching element

Claims (3)

直流電源と負荷である放電灯との間に接続されて、放電灯に供給する電力を調整するスイッチング回路と;
スイッチング回路を構成するスイッチング素子のオフ時電圧を監視し、オフ時電圧が略最小電圧になったことを検出する検出回路と;
この検出回路の検出信号を受けて前記スイッチング素子をオンさせる駆動回路とを備える放電灯点灯装置であって、
前記検出回路は、
スイッチング回路内に設けた検出点の電圧が比較基準値以上となったときに検出信号を出力する比較手段と、
放電灯に供給される負荷電圧を検出して負荷電圧が増大するにつれて前記比較基準値を高く設定する比較基準値設定手段とを有することを特徴とする放電灯点灯装置。
A switching circuit connected between a DC power source and a discharge lamp as a load for adjusting power supplied to the discharge lamp;
A detection circuit that monitors the off-time voltage of the switching elements constituting the switching circuit and detects that the off-time voltage has become a substantially minimum voltage;
A discharge lamp lighting device comprising a drive circuit that receives the detection signal of the detection circuit and turns on the switching element,
The detection circuit includes:
Comparison means for outputting a detection signal when the voltage at the detection point provided in the switching circuit is equal to or higher than a comparison reference value;
A discharge lamp lighting device comprising: a comparison reference value setting means for detecting a load voltage supplied to the discharge lamp and setting the comparison reference value higher as the load voltage increases.
前記比較基準値設定手段は、直流電源からの入力直流電圧に応じて比較基準値の増減量を調整されることを特徴とする請求項1記載の放電灯点灯装置。 2. The discharge lamp lighting device according to claim 1, wherein the comparison reference value setting means adjusts an increase / decrease amount of the comparison reference value according to an input DC voltage from a DC power source. 請求項1又は2の放電灯点灯装置と、該放電灯点灯装置により点灯される放電灯と、この放電灯からの光を透過または反射する画像表示手段と、画像表示手段を介する透過光または反射光をスクリーンに投射する光学系を備えたことを特徴とする画像表示装置。 3. A discharge lamp lighting device according to claim 1; a discharge lamp that is lit by the discharge lamp lighting device; an image display means that transmits or reflects light from the discharge lamp; and transmitted light or reflection that passes through the image display means. An image display device comprising an optical system for projecting light onto a screen.
JP2005368955A 2005-12-22 2005-12-22 Discharge lamp lighting device and image display device Active JP4710591B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005368955A JP4710591B2 (en) 2005-12-22 2005-12-22 Discharge lamp lighting device and image display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005368955A JP4710591B2 (en) 2005-12-22 2005-12-22 Discharge lamp lighting device and image display device

Publications (2)

Publication Number Publication Date
JP2007173022A JP2007173022A (en) 2007-07-05
JP4710591B2 true JP4710591B2 (en) 2011-06-29

Family

ID=38299300

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005368955A Active JP4710591B2 (en) 2005-12-22 2005-12-22 Discharge lamp lighting device and image display device

Country Status (1)

Country Link
JP (1) JP4710591B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5580605B2 (en) * 2010-01-12 2014-08-27 株式会社アイ・ライティング・システム High pressure discharge lamp lighting device
JP6331023B2 (en) * 2014-09-24 2018-05-30 東芝ライテック株式会社 Lighting device and lighting device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10283997A (en) * 1997-03-31 1998-10-23 Toshiba Lighting & Technol Corp Dc discharge lamp, lighting system, and image projecting device
JP2002209377A (en) * 2001-01-12 2002-07-26 Auto Network Gijutsu Kenkyusho:Kk Dc-dc converter circuit
JP2003133095A (en) * 2001-10-30 2003-05-09 Mitsubishi Electric Corp Discharge lamp lighting device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10283997A (en) * 1997-03-31 1998-10-23 Toshiba Lighting & Technol Corp Dc discharge lamp, lighting system, and image projecting device
JP2002209377A (en) * 2001-01-12 2002-07-26 Auto Network Gijutsu Kenkyusho:Kk Dc-dc converter circuit
JP2003133095A (en) * 2001-10-30 2003-05-09 Mitsubishi Electric Corp Discharge lamp lighting device

Also Published As

Publication number Publication date
JP2007173022A (en) 2007-07-05

Similar Documents

Publication Publication Date Title
JP5013108B2 (en) Discharge lamp lighting device, control method therefor, and projector
JP4873371B2 (en) High pressure discharge lamp lighting device, projector and lighting method of high pressure discharge lamp
US7943890B2 (en) Discharge lamp lighting device and image display device with switching frequency
JP4971782B2 (en) Discharge lamp lighting device and image display device
JP4182081B2 (en) Discharge lamp driving device
JP2006024511A (en) Discharge lamp lighting device
JP4702038B2 (en) High intensity discharge lamp lighting device and projector
JP4710591B2 (en) Discharge lamp lighting device and image display device
JP4710590B2 (en) Discharge lamp lighting device and image display device
JP4175349B2 (en) Discharge lamp lighting device and projector
JP4155249B2 (en) Electrodeless discharge lamp lighting device and lighting device
JP6244806B2 (en) Discharge lamp lighting device, discharge lamp lighting method, and projector
JP4775003B2 (en) Discharge lamp lighting device and image display device
JP4514118B2 (en) Piezoelectric transformer driving circuit and cold-cathode tube lighting device having the same
JP5537118B2 (en) High pressure discharge lamp lighting device and image display device using the same
JP4186789B2 (en) Electrodeless discharge lamp lighting device
JPH1126181A (en) Cold-cathode tube lighting device
JP4678425B2 (en) Discharge lamp lighting device
JP2005135641A (en) Electrodeless discharge lamp lighting device
JP4802581B2 (en) Discharge lamp lighting device and image display device
JP2007173025A (en) High-pressure discharge lamp lighting device and image display device
JP2011090107A (en) Image display device and image display method
JP2006012628A (en) Electrodeless discharge lamp lighting device and electrodeless discharge lamp device
JP2008288111A (en) Discharge lamp lighting device, illumination device, and liquid crystal display
JPH11204286A (en) Discharge lamp lighting device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080825

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110307

R150 Certificate of patent or registration of utility model

Ref document number: 4710591

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150