JP4707966B2 - Large video display device - Google Patents
Large video display device Download PDFInfo
- Publication number
- JP4707966B2 JP4707966B2 JP2004137056A JP2004137056A JP4707966B2 JP 4707966 B2 JP4707966 B2 JP 4707966B2 JP 2004137056 A JP2004137056 A JP 2004137056A JP 2004137056 A JP2004137056 A JP 2004137056A JP 4707966 B2 JP4707966 B2 JP 4707966B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- display
- display unit
- control device
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000011159 matrix material Substances 0.000 claims description 8
- 238000000034 method Methods 0.000 description 45
- 238000001514 detection method Methods 0.000 description 16
- 238000010586 diagram Methods 0.000 description 14
- 230000005540 biological transmission Effects 0.000 description 13
- 238000012423 maintenance Methods 0.000 description 10
- 238000009434 installation Methods 0.000 description 5
Images
Landscapes
- Controls And Circuits For Display Device (AREA)
Description
本発明は、大型映像表示装置に係る発明であって、特に、表示ユニットがマトリクス状に配置された大型映像表示装置に関するものである。 The present invention relates to a large video display device, and more particularly to a large video display device in which display units are arranged in a matrix.
近年、屋外などに大型映像表示装置が設けられる場合がある。この大型映像表示装置は、少なくとも１つの映像表示装置を含む表示ユニットがマトリクス状に配列されることにより構成されている。そして、この大型映像表示装置に映像表示させるためには、表示ユニットのそれぞれに予めアドレスを設定しておき、当該アドレスが付された映像データを個々の表示ユニットが表示する必要があった。 In recent years, a large-sized video display device may be provided outdoors. This large video display device is configured by arranging display units including at least one video display device in a matrix. In order to display an image on the large-sized image display device, it is necessary to set an address in advance for each display unit and display the image data to which the address is attached.
例えば、従来の大型映像表示装置として、特許文献１に示されている。
For example,
従来の大型映像表示装置では、個々の表示ユニットに予めアドレスが設定されているため、表示ユニットをマトリクス状に配置する際に、この設定したアドレス通りに配置する必要があり、設置作業の効率が低下する問題があった。また、個々の表示ユニットには行と列とを示すアドレスのみを設定するので、個々の表示ユニットが同じ表示ライン数を有している必要があった。 In the conventional large-sized video display device, since addresses are set in advance for individual display units, when the display units are arranged in a matrix, it is necessary to arrange the display units in accordance with the set addresses, which improves the efficiency of installation work. There was a problem of lowering. Further, since only addresses indicating rows and columns are set for each display unit, each display unit needs to have the same number of display lines.
個々の表示ユニットが同じ表示ライン数である場合、表示ユニットの大きさを変えることができないため大型映像表示装置のレイアウトに制限が課せられる問題があった。例えば、あるスペースに大型映像表示装置を設置する場合、表示ユニットの大きさが変更できないと、表示ユニットの大きさ以下の部分には表示ユニットを設置できず、映像を表示させることができない問題があった。 When each display unit has the same number of display lines, the size of the display unit cannot be changed, and there is a problem that a restriction is imposed on the layout of the large-sized video display device. For example, when a large video display device is installed in a certain space, if the size of the display unit cannot be changed, the display unit cannot be installed in a portion below the size of the display unit, and the video cannot be displayed. there were.
そこで、本発明は、設置後であっても各表示ユニットのアドレスを自動で設定することができる手段を備える大型映像表示装置を提供することを目的とする。また、個々の表示ユニットの表示ライン数が異なる構成とすることが可能な大型映像表示装置を提供することを目的とする。 Therefore, an object of the present invention is to provide a large-sized video display device having means capable of automatically setting the address of each display unit even after installation. It is another object of the present invention to provide a large-sized video display device that can have a configuration in which the number of display lines of individual display units is different.
本発明に係る解決手段は、少なくとも１つの映像表示装置と、映像表示装置を制御する制御装置とを備え、マトリクス状に配置された表示ユニットと、表示ユニットの列毎に列アドレスを設定する列アドレス設定手段と、同列に位置し隣接する表示ユニットの制御装置間でアドレスデータを送受信し、隣接する一方の前記表示ユニットの前記制御装置から受信したアドレスデータを当該表示ユニットの行アドレスとして設定し、受信したアドレスデータに”１”を追加して、隣接する他方の表示ユニットの制御装置に送信する行アドレス設定手段と、同列に位置し隣接する表示ユニットの制御装置間で、１つの表示ユニットの総表示ライン数を１つの映像表示装置の表示ライン数で除算した値について現在の表示ユニットまでの総和を取った値であるラインアドレスを送受信し、受信したラインアドレスに１つの映像表示装置の表示ライン数を掛けた値を、当該大型映像表示装置の１画面における表示ユニット各々の先頭に位置する表示ラインのアドレスである表示ユニットのスタートラインアドレスとして設定するスタートラインアドレス設定手段と、を備え、制御装置は、隣接する表示ユニットの制御装置から受信されるアドレスデータ及びラインアドレスの代わりに行アドレス及びスタートラインアドレスの設定に用いられる行アドレス及びラインアドレスを表示ユニットの単位で個別に設定可能な手段をさらに備える。 The solving means according to the present invention comprises at least one video display device and a control device for controlling the video display device, a display unit arranged in a matrix, and a column for setting a column address for each column of the display unit. Address data is transmitted and received between the address setting means and the control device of the adjacent display unit located in the same column, and the address data received from the control device of one of the adjacent display units is set as the row address of the display unit. , by adding "1" to the received address data, a row address setting means for transmitting to the control device of the other display units adjacent, located on the same level between the control unit of the adjacent display units, one display unit For the value obtained by dividing the total number of display lines by the number of display lines of one video display device , the total to the current display unit was taken. And receive line address is a value, a value obtained by multiplying the number of display lines of one of the video display device to the received line address, the address of the display lines at the head of the display unit each in one screen of the large-sized image display device And a start line address setting means for setting as a start line address of the display unit, and the control device replaces the address data and the line address received from the control device of the adjacent display unit with a row address and a start line address. And a means for individually setting a row address and a line address used for the setting of each display unit.
本発明に記載の大型映像表示装置は、制御装置間でアドレスデータを送受信することにより表示ユニットの行アドレスを設定するので、大型映像表示装置を設置後に自動で行列のアドレスを設定することができ、設置効率等を大幅に改善することができる。また、制御装置が、アドレスデータ及びラインデータを個別に設定可能な手段を備えているので、障害物等が原因で自動アドレスデータの送受信が分断されている場合であっても、行アドレス及びスタートラインアドレスを自動で設定することができる。
Since the large-sized video display device according to the present invention sets the row address of the display unit by transmitting and receiving address data between the control devices, the matrix address can be automatically set after the large-sized video display device is installed. Installation efficiency can be greatly improved. In addition, since the control device is provided with means capable of individually setting address data and line data, even if transmission / reception of automatic address data is interrupted due to obstacles, etc., the row address and start Line address can be set automatically.
（実施の形態１）
図１に、本実施の形態に係る大型映像表示装置のブロック図を示す。図１に示す大型映像表示装置では、少なくとも１台の映像表示装置１と、これらを制御する制御装置２とを備える表示ユニット１０がマトリクス状に配置されている。なお、図１では、４行２列の表示ユニット１０が図示されているが、本発明に係る大型映像表示装置はこれに制限されない。
(Embodiment 1)
FIG. 1 shows a block diagram of a large video display apparatus according to the present embodiment. In the large-sized video display device shown in FIG. 1,
また、図１に示す表示ユニット１０では、最下段に位置する表示ユニット１０以外は３台の映像表示装置１が内蔵されており、１台の映像表示装置１が６４ライン表示であるため、１つの表示ユニット１０には１９２ライン表示することができる。なお、図１の最下段に位置する表示ユニット１０には、２台の映像表示装置１が内蔵されており、当該表示ユニット１０は１２８ライン表示することができる。
Further, in the
図１に示す表示ユニット１０には、映像表示装置１を制御するための制御装置２がそれぞれ設けられている。この制御装置２は、列毎に中継分配装置３と接続され、中継分配装置３には、メンテナンス装置４と映像信号供給装置５が接続されている。
The
メンテナンス装置４は、図２に示すデータフォーマットの制御データ４０を生成して、制御装置２を制御している。ここで、制御データ４０には、宛先アドレス４１と制御信号４２とを含んでいる。そして、宛先アドレス４１には、行アドレス４３と列アドレス４４と含まれ、制御信号４２には、コマンド４５、パラメータ４６、パディング４７が含まれている。コマンド４５は、制御の種類を識別するための情報であり、パラメータ４６は、コマンド４５に関連する情報である。パディング４７は、制御データ４０の長さを調整するためのフィールドである。
The
また、図３に、映像データ５０のデータフォーマットを示す。映像データ５０は、宛先アドレス５１と映像信号５２とを含み、宛先アドレス５１は、行アドレス５３と列アドレス５４を含んでいる。映像信号供給装置５は、表示ユニット１０の映像表示装置１に表示する映像信号５２を生成している。そして、中継分配装置３では、映像信号供給装置５で生成された映像信号５２に宛先アドレス５１を付加して映像データ５０として各表示ユニット１０に伝送している。
FIG. 3 shows the data format of the
中継分配装置３から伝送される制御データ４０及び映像データ５０は、データ伝送ケーブル６を介して各表示ユニット１０の制御装置２に伝送される。なお、中継分配装置３と映像信号供給装置５との間は、映像データ伝送ケーブル７で接続され、中継分配装置３とメンテナンス装置４との間は、制御データ伝送ケーブル８で接続されている。
制御装置２では、伝送された制御データ４０及び映像データ５０から宛名アドレス４１２，５１を読み出す。ここで、本実施の形態に係る大型映像表示装置では、表示ユニット１０のそれぞれに行アドレスと列アドレスが設定されている。例えば、図１に示す大型映像表示装置では、左側の列に図示されている表示ユニット１０のそれぞれには、”２”の列アドレスが設定され、当該表示ユニット１０の上段から順に”０”〜”３”の行アドレスが設定されている。
In the
そして、制御データ４０及び映像データ５０の宛名アドレス４１，５１には、図２及び図３で示すように行アドレス４３，５３と列アドレス４４，５４が格納されている。そのため、制御装置２で宛名アドレス４１，５１を読み出すことにより、どの表示ユニット１０に伝送された制御データ４０又は映像データ５０なのかを判断することができる。つまり、表示ユニット１０に設定されている行アドレス及び列アドレスと、伝送されてきた行アドレス４３，５３及び列アドレス４４，５４とが一致する場合に、制御データ４０の制御信号４２に基づき表示ユニット１０を制御したり、映像データ５０の映像信号５２を映像表示装置１に表示したりする。
In the
上記で説明したように、個々の表示ユニット１０には行アドレス及び列アドレスが設定されているが、本実施の形態に係る大型映像表示装置では、この行アドレス及び列アドレスを予め設定しておく必要はなく、自動で設定することができる。具体的に説明すると、表示ユニット１０の列アドレスは、中継分配装置３の同一ポートに接続される表示ユニット１０に対して同じ列アドレスが設定される。つまり、同一のデータ伝送ケーブル６に繋がれた表示ユニット１０には、中継分配装置３のポート毎に予め決められた列アドレスが設定される。なお、本実施の形態では、表示ユニット１０（制御装置２），中継分配装置３及びデータ伝送ケーブル６が列アドレス設定手段を構成する。
As described above, the row address and the column address are set in each
そして、表示ユニット１０の行アドレスは、同列に位置し隣接する表示ユニット１０の制御装置２間で自動アドレスデータを送受信することによりアドレスが設定される。本実施の形態では、表示ユニット１０（制御装置２）及び自動アドレスケーブル９が行アドレス設定手段を構成する。そして、当該自動アドレスケーブル９を用いて、同列に位置し隣接する制御装置２の間で、自動アドレスデータの送受信を行っている。なお、本実施の形態では、制御装置２の間を有線の自動アドレスケーブル９で接続しているが、本発明はこれに限られず、赤外線等の無線により行っても良い。
The row address of the
図１に示す大型映像表示装置では、左側の列に位置する最上段の表示ユニット１０及び制御装置２を表示ユニット１０ａ及び制御装置２ａと表記し、下段に行くに従い表示ユニット１０ｂ及び制御装置２ｂ，表示ユニット１０ｃ及び制御装置２ｃ，表示ユニット１０ｄ及び制御装置２ｄと表記する。そして、制御装置２ａと制御装置２ｂとを繋ぐ自動アドレスケーブル９を自動アドレスケーブル９ａと表記し、以下自動アドレスケーブル９ｂ，自動アドレスケーブル９ｃと表記する。
In the large-sized video display device shown in FIG. 1, the
次に、図４に、本実施の形態に係る制御装置２ｂのブロック図を示す。図４に示す制御装置２ｂには、マイクロコントローラ１１が設けられており、このマイクロコントローラ１１が映像表示装置１の制御、制御データ４０及び映像データ５０の処理等を行っている。さらに、マイクロコントローラ１１は、自動アドレスケーブル９ａから受信した自動アドレスデータに基づいて、表示ユニット１０の行アドレスを設定した後、自動アドレスケーブル９ｂから更新した自動アドレスデータを送信する。
Next, FIG. 4 shows a block diagram of the
図４に示す抵抗１２は、自動アドレスデータを受信するための自動アドレスケーブル９が接続されていない場合に、マイクロコントローラ１１への入力電圧レベルを確定するためのプルダウン抵抗である。
The
次に、図５に、制御装置２の間で送受信される自動アドレスデータを示す。図５に示す自動アドレスデータは、スタートビット３０（ＳＴＡ），行アドレス３１（Ｇ０〜Ｇ７），パリティビット３２（ＰＲＴ），ストップビット３３（ＳＴＰ）を含んでいる。ここで、スタートビット３０は、自動アドレスデータの開始を示すスタートフラグであり、ストップビット３３は、自動アドレスデータの終了を示すストップフラグである。また、パリティビット３２は、行アドレス３１のパリティである。以下、行アドレス３１は、Ｇ［７．．０］３１とも表記される。なお、Ｇ［７．．０］の［７．．０］は、行アドレスが０ビットから７ビットの計８ビットから構成されていることを示す。また、図５のＬＳＢは、least significant bitを、ＭＳＢは、most significant bitをそれぞれ表している。
Next, FIG. 5 shows automatic address data transmitted and received between the
上記で示した自動アドレスデータを用いて、表示ユニット１０の行アドレスが設定される動作について以下に説明する。まず、図６に、本実施の形態に係る大型映像表示装置で行われる自動アドレス処理のフロー図を示す。図６に示す自動アドレス処理開始（ステップ６１）では、まず、メンテナンス装置４が自動アドレス処理開始のコマンド４３を含む制御データ４０を全ての制御装置２に伝送する。
An operation for setting the row address of the
なお、コマンド４５を制御装置２に伝送する場合、制御データ４０の行アドレス４３のビットを全て”１”に設定することで、同一列内全ての制御装置２に伝送できるブロードキャストを使用しても良い。また、制御データ４０の列アドレス４４のビットを全て”１”に設定することで、中継分配装置３における全てのポートに制御データ４０を伝送できる。さらに、制御データ４０の行アドレス４３及び列アドレス４４のビットを全て”１”に設定することで、全ての制御装置２に制御データ４０を伝送することができる。これを利用して、全ての制御装置２に自動アドレス処理開始のコマンド４５を伝送することができる。
Note that when the
自動アドレス処理開始（ステップ６１）では、次に、中継分配装置３のポート毎に設定された列アドレスが制御装置２に伝送され、同一列の表示ユニット１０の列アドレスが設定される。なお、表示ユニット１０の列アドレスは、制御装置２で保持される。
At the start of automatic address processing (step 61), the column address set for each port of the
自動アドレス処理開始（ステップ６１）後にタイマセット（ステップ６２）が行われる。本実施の形態に係る自動アドレス処理は、一定の期間経過後に処理を終了するように設定されているため、処理開始後にタイマをセットする必要がある。次に、タイムアウトの検出処理（ステップ６３）では、タイマセット（ステップ６２）により開始された処理時間が所定の時間を経過したか否かを判定している。 A timer is set (step 62) after the start of automatic address processing (step 61). Since the automatic address processing according to the present embodiment is set to end the processing after a certain period of time has elapsed, it is necessary to set a timer after the processing starts. Next, in the time-out detection process (step 63), it is determined whether or not the processing time started by the timer set (step 62) has passed a predetermined time.
タイムアウトの検出処理（ステップ６３）でタイマが所定の時間を経過していない場合、自動アドレス入力値リード（ステップ６４）の処理を行う。自動アドレス入力値リード（ステップ６４）では、受信した自動アドレスデータから行アドレス３１（Ｇ［７．．０］３１）を読み出している。なお、図１に示す制御装置２ａのように、受信側に他に制御装置２がない場合は、Ｇ［７．．０］３１が”［００００００００］”であるとして処理される。ここで、Ｇ［７．．０］３１は、”［００００００００］”と表記されているが、以下、同様の表記については簡易的に”０”と十進数表記する場合もある。
If the predetermined time has not elapsed in the timeout detection process (step 63), the automatic address input value read process (step 64) is performed. In the automatic address input value read (step 64), the row address 31 (G [7..0] 31) is read from the received automatic address data. In the case where there is no
具体的には、入力値のレベル判定（ステップ６５）で読み出されたＧ［７．．０］３１が全てＬｏｗレベルの場合、又は自動アドレスデータが受信できずＧ［７．．０］３１が読み出されなかった場合、ステップ６６の処理が行われＧ［７．．０］３１＝”０”と設定される。
Specifically, G [7. . 0] 31 are all at the Low level, or automatic address data cannot be received and G [7. . 0] 31 is not read, the process of
ステップ６５で、自動アドレスデータが受信できＧ［７．．０］３１が全てＬｏｗレベルでないと判断された場合は、ステップ６７においてＧ［７．．０］３１＝Ｇ［７．．０］３１＋”１”の処理が行われ、Ｇ［７．．０］３１が更新される。さらに、更新されたＧ［７．．０］３１を含む自動アドレスデータを下段に位置する制御装置２に送信する。
In
ステップ６４〜ステップ６７の処理を繰り返し行った後、タイムアウトの検出処理（ステップ６３）で所定の時間経過したと判断された場合、ステップ６８で各制御装置２において読み出したＧ［７．．０］３１の値を表示ユニット１０の行アドレスとして設定する。ステップ６８の処理により自動アドレス処理は終了（ステップ６９）する。
After repeating the processing of
上記のステップ６１〜ステップ６９までの処理により、同一列に位置する表示ユニット１０の制御装置２に行アドレスを設定することができる。つまり、ステップ６１〜ステップ６９までの処理では、受信したＧ［７．．０］３１を自制御装置２の行アドレスとして設定し、受信したＧ［７．．０］３１に”１”加えて更新したＧ［７．．０］３１を下段の制御装置２に送信することで、全ての制御装置２に自動的に行アドレスを設定している。
By the processing from
図１に基づいて説明すると、まず、最上段の制御装置２ａは、自動アドレスデータが受信されないので、ステップ６６の処理によりＧ［７．．０］３１は”０”となり、制御装置２ａに設定される行アドレスは０となる。なお、制御装置２ａの列アドレスは”２”であるため、制御装置２ａのアドレスは［行，列］＝［０，２］となる。次に、制御装置２ａは、Ｇ［７．．０］３１に”１”を加え更新したＧ［７．．０］３１＝”１”を含む自動アドレスデータを制御装置２ｂに送信する（ステップ６７）。
Referring to FIG. 1, first, the uppermost control device 2 a does not receive automatic address data, so G [7. . 0] 31 is “0”, and the row address set in the control device 2a is 0. Since the column address of the control device 2a is “2”, the address of the control device 2a is [row, column] = [0, 2]. Next, the control device 2a performs G [7. . 0] 31 is updated by adding “1” to G [7. . 0] The automatic address data including 31 = "1" is transmitted to the
制御装置２ｂは、受信した自動アドレスデータからＧ［７．．０］３１＝”１”を読み出し（ステップ６４）、制御装置２ｂの行アドレスを１に設定する（ステップ６８）。なお、制御装置２ｂのアドレスは［行，列］＝［１，２］となる。そして、制御装置２ｂは、Ｇ［７．．０］３１に”１”を加え更新したＧ［７．．０］３１＝”２”を含む自動アドレスデータを制御装置２ｃに送信する（ステップ６７）。
The
制御装置２ｃ、制御装置２ｄにおいても同様の処理がなされ、制御装置２ｃのアドレスは［行，列］＝［２，２］、制御装置２ｄのアドレスは［行，列］＝［３，２］と設定される。上記の処理を行うことで、表示ユニット１０（制御装置２）のそれぞれに行アドレス及び列アドレスを自動で設定することができる。
The same processing is performed in the
表示ユニット１０のそれぞれに行アドレスが設定されれば、１つの表示ユニット１０に表示される表示ライン数が固定されているので、各表示ユニット１０のスタートラインアドレスは、行アドレスに表示ライン数を掛けた値とすることができる。ここで、表示ユニット１０のスタートラインアドレスとは、大型映像表示装置の１画面とした場合の各表示ユニット１０の先頭に位置する表示ラインのアドレスをいう。
If a row address is set for each
具体的に、図１では、表示ユニット１０ａのスタートラインアドレスは”０”、表示ユニット１０ｂのスタートラインアドレスは”１９２”、表示ユニット１０ｃのスタートラインアドレスは”３８４”、表示ユニット１０ｄのスタートラインアドレスは”５７６”に設定されている。例えば、表示ユニット１０ｃは、表示ライン数が”１９２”で、行アドレスが”３”であるため、スタートラインアドレスが３×１９２＝”３８４”となる。
Specifically, in FIG. 1, the start line address of the
なお、本実施の形態に係る大型映像表示装置では、最下段の表示ユニット１０ｄについては、表示ライン数を他の表示ユニット１０ａ，１０ｂ，１０ｃと異なるように設定することが可能である。これは、最下段の表示ユニット１０ｄより下段には、スタートラインアドレスを設定する必要がないためである。
In the large-sized video display device according to the present embodiment, the number of display lines can be set to be different from that of the
以上のように、本実施の形態に係る大型映像表示装置では、隣接する一方の表示ユニット１０の制御装置２から受信した自動アドレスデータを当該表示ユニット１０の行アドレスとして設定し、制御装置２において受信した自動アドレスデータに”１”を追加して、隣接する他方の表示ユニット１０の制御装置２に送信することで同列に位置し隣接する表示ユニット１０の行アドレスを自動で設定しているので、予め行アドレスを設定しておく必要はなく、表示ユニット１０の設置の手間を大幅に減らすことが可能となる。
As described above, in the large-sized video display device according to the present embodiment, the automatic address data received from the
（実施の形態２）
実施の形態１では、各制御装置２が制御する表示ライン数が固定の場合について述べた（但し、例外的に最下段の表示ユニット１０については、表示ライン数は他の表示ユニット１０と異なっても良い。）。
(Embodiment 2)
In the first embodiment, the case where the number of display lines controlled by each
しかし、設置する場所などの条件によっては、大型映像表示装置の中段に位置する表示ユニット１０についても、他の表示ユニット１０の表示ライン数と異なるように構成する必要がある。この場合に、各表示ユニット１０のスタートラインアドレスは、行アドレスから自動的に導き出すことができなくなる。
However, depending on conditions such as the installation location, the
そこで、本実施の形態では、自動アドレスデータにＧ［７．．０］３１とともにラインアドレス３４を設け、制御装置２間で送受信することで各表示ユニット１０のスタートラインアドレスを設定する。なお、以下、ラインアドレス３４は、Ｌ［７．．０］３４とも表記される。自動アドレスデータによって、各表示ユニット１０のスタートラインアドレスを設定することで、制限がなくなり各表示ユニット１０の表示ライン数を可変にすることが可能となる。
Therefore, in the present embodiment, G [7. . 0] 31 and a
図７に、本実施の形態に係る大型映像表示装置のブロック図を示す。図７に示す大型映像表示装置では、少なくとも１台の映像表示装置１とこれらを制御する制御装置２とを備える表示ユニット１０がマトリクス状に配置されている。なお、図７でも、４行２列の表示ユニット１０が図示されているが、本発明に係る大型映像表示装置はこれに制限されない。
FIG. 7 shows a block diagram of a large-sized video display device according to this embodiment. In the large-sized video display device shown in FIG. 7,
図７に示す表示ユニット１０では、２段の表示ユニット１０ｂに２台の映像表示装置１が内蔵されている以外は、表示ユニット１０ａ，１０ｃ，１０ｄには３台の映像表示装置１がそれぞれ内蔵されている。ここで、１台の映像表示装置１には６４ライン表示でき、そのため、表示ユニット１０ａ，１０ｃ，１０ｄは１９２ライン表示、表示ユニット１０ｂは１２８ライン表示することができる。
In the
図７に示す表示ユニット１０には、映像表示装置１を制御するための制御装置２がそれぞれ設けられている。なお、実施の形態１と同様に、表示ユニット１０ａに設けられている制御装置２を制御装置２ａと表記し、同様に表示ユニット１０ｂの制御装置２ｂ、表示ユニット１０ｃの制御装置２ｃ、表示ユニット１０ｄの制御装置２ｄと表記する。
The
これらの制御装置２は、列毎に中継分配装置３と接続され、中継分配装置３には、メンテナンス装置４と映像信号供給装置５が接続されている。メンテナンス装置４は、実施の形態１と同様、図２に示すデータフォーマットの制御データ４０を生成して、制御装置２を制御している。また、映像信号供給装置５は、表示ユニット１０の映像表示装置１に表示する映像信号５２を生成している。中継分配装置３から伝送された制御データ４０及び映像データ５０は、データ伝送ケーブル６を介して各表示ユニット１０の制御装置２に伝送される。
These
上記で説明したように、本実施の形態では、制御装置２間で自動アドレスデータを送受信することで、各表示ユニット１０の行アドレス及びスタートラインアドレスを設定している。本実施の形態に係る大型映像表示装置では、同列に位置し隣接する制御装置２の間に自動アドレスケーブル９が設けられ、この自動アドレスケーブル９を用いて自動アドレスデータが送受信される。
As described above, in the present embodiment, the row address and the start line address of each
次に、図８に、制御装置２の間で送受信される自動アドレスデータを示す。図８に示す自動アドレスデータは、スタートビット３０（ＳＴＡ），行アドレス３１（Ｇ０〜Ｇ７），ラインアドレス３４（Ｌ０〜Ｌ７），パリティビット３２（ＰＲＴ），ストップビット３３（ＳＴＰ）を含んでいる。ここで、スタートビット３０，行アドレス３１，パリティビット３２，ストップビット３３は、実施の形態１と同じである。ラインアドレス３４は、０ビットから７ビットの計８ビットから構成されている。以下、ラインアドレス３４は、Ｌ［７．．０］３４とも表記される。
Next, FIG. 8 shows automatic address data transmitted and received between the
上記で示した自動アドレスデータを用いて、表示ユニット１０の行アドレス及びスタートラインアドレスを設定する動作について以下に説明する。まず、図９に、本実施の形態に係る大型映像表示装置で行われる自動アドレス処理のフロー図を示す。図９に示す自動アドレス処理開始（ステップ７１）では、まず、メンテナンス装置４が自動アドレス処理開始のコマンド４５を含む制御データ４０を全ての制御装置２に伝送する。
An operation for setting the row address and the start line address of the
自動アドレス処理開始（ステップ７１）では、次に、中継分配装置３の各ポートに設定された列アドレスが制御装置２に伝送され、同一列の表示ユニット１０の列アドレスが設定される。なお、表示ユニット１０の列アドレスは、制御装置２で保持される。
At the start of automatic address processing (step 71), next, the column address set for each port of the
自動アドレス処理開始（ステップ７１）後にタイマセット（ステップ７２）が行われる。本実施の形態に係る自動アドレス処理は、一定の期間経過後に処理を終了するように設定されているため、処理開始後にタイマをセットする必要がある。次に、タイムアウトの検出処理（ステップ７３）では、タイマセット（ステップ７２）により開始された処理時間が所定の時間を経過したか否かを判定している。 A timer is set (step 72) after the start of automatic address processing (step 71). Since the automatic address processing according to the present embodiment is set to end the processing after a certain period of time has elapsed, it is necessary to set a timer after the processing starts. Next, in the time-out detection process (step 73), it is determined whether or not the processing time started by the timer set (step 72) has passed a predetermined time.
タイムアウトの検出処理（ステップ７３）でタイマが所定の時間を経過していない場合、自動アドレス入力値リード（ステップ７４）の処理を行う。自動アドレス入力値リード（ステップ７４）では、受信した自動アドレスデータから行アドレス３１（Ｇ［７．．０］３１）とラインアドレス３４（Ｌ［７．．０］３４）を読み出している。本実施の形態では、Ｌ［７．．０］３４として送受信される値は、本来のスタートラインアドレスを映像表示装置１の表示ライン数である６４で除算した値である、例えば、本来のスタートラインアドレスが”１９２”の場合、Ｌ［７．．０］３４は１９２÷６４＝”３”と表記される。
If the predetermined time has not elapsed in the timeout detection process (step 73), the automatic address input value read process (step 74) is performed. In the automatic address input value read (step 74), the row address 31 (G [7..0] 31) and the line address 34 (L [7..0] 34) are read from the received automatic address data. In this embodiment, L [7. . 0] 34 is a value obtained by dividing the original start line address by 64, which is the number of display lines of the
なお、図７に示す制御装置２ａのように、受信側に他に制御装置２がない場合は、Ｇ［７．．０］３１及びＬ［７．．０］３４が”［００００００００］”であるとして受信処理される。ここで、Ｇ［７．．０］３１及びＬ［７．．０］３４は、”［００００００００］”と表記されているが、以下、同様の表記については簡易的に”０”と十進数表記する場合もある。
When there is no
具体的には、入力値のレベル判定（ステップ７５）で読み出されたＧ［７．．０］３１及びＬ［７．．０］３４が全てＬｏｗレベルの場合、又は自動アドレスデータが受信できずＧ［７．．０］３１及びＬ［７．．０］３４が読み出されなかった場合、ステップ７６の処理が行われＧ［７．．０］３１＝”０”及びＬ［７．．０］３４＝”０”と設定される。
Specifically, G [7. . 0] 31 and L [7. . 0] 34 are all at the Low level, or automatic address data cannot be received and G [7. . 0] 31 and L [7. . 0] 34 is not read, the process of
ステップ７５で、自動アドレスデータが受信できＧ［７．．０］３１及びＬ［７．．０］３４が全てＬｏｗレベルでないと判断された場合は、ステップ７７においてＧ［７．．０］３１＝Ｇ［７．．０］３１＋”１”の処理とＬ［７．．０］３４の更新が行われる。
In
Ｌ［７．．０］３４の更新は、受信したＬ［７．．０］３４に自表示ユニット１０の表示ライン数を６４で除算した値が追加される。自表示ユニット１０の表示ライン数をＬＩＮと表記すると、更新したＬ［７．．０］３４は、Ｌ［７．．０］３４＝Ｌ［７．．０］３４＋ＬＩＮ／６４となる。ここで、自表示ユニット１０の表示ライン数ＬＩＮは、制御装置２内のメモリに予め保持されデータを読み出して使用される。更新されたＧ［７．．０］３１及びＬ［７．．０］３４を含む自動アドレスデータは、下段に位置する制御装置２に送信される。
L [7. . 0] 34 is updated by the received L [7. . 0] 34 is added with a value obtained by dividing the number of display lines of the self-
ステップ７４〜ステップ７７の処理を繰り返し行った後、タイムアウトの検出処理（ステップ７３）で所定の時間経過したと判断された場合、ステップ７８で各制御装置２において読み出したＧ［７．．０］３１を表示ユニット１０の行アドレスとして設定する。そして、各制御装置２で読み出したＬ［７．．０］３４に６４を掛けた値を、自表示ユニット１０のスタートラインアドレスとして設定する。ステップ７８の処理により自動アドレス処理は終了（ステップ７９）する。上記のステップ７１〜ステップ７９までの処理により、同一列に位置する表示ユニット１０の制御装置２に行アドレス及びスタートラインアドレスを設定することができる。
After repeating the processing of
図７に基づいて説明すると、まず、最上段の制御装置２ａは、自動アドレスデータが受信されないので、Ｇ［７．．０］３１及びＬ［７．．０］３４はともに”０”となり、制御装置２ａに設定される行アドレス及びスタートラインアドレスは”０”となる（ステップ７６）。なお、制御装置２ａの列アドレスは”２”であるため、制御装置２ａのアドレスは［行，列］＝［０，２］となる。次に、制御装置２ａは、Ｇ［７．．０］３１に”１”を加えたＧ［７．．０］３１＝”１”を含んだ自動アドレスデータを制御装置２ｂに送信する。
Referring to FIG. 7, first, the uppermost control device 2a does not receive automatic address data, so G [7. . 0] 31 and L [7. . 0] 34 is both “0”, and the row address and start line address set in the control device 2a are “0” (step 76). Since the column address of the control device 2a is “2”, the address of the control device 2a is [row, column] = [0, 2]. Next, the control device 2a performs G [7. . 0] 31 plus “1” G [7. . 0] The automatic address data including 31 = "1" is transmitted to the
そして、制御装置２ａは、Ｌ［７．．０］３４に自表示ユニット１０の表示ライン数ＬＩＮ＝”１９２”を６４で除算した”３”を加えたＬ［７．．０］３４＝”３”を含んだ自動アドレスデータを制御装置２ｂに送信する。なお、自表示ユニット１０の表示ライン数ＬＩＮ＝”１９２”は制御装置２ａのメモリに予め保持されている。
And the control apparatus 2a is L [7. . 0] 34 plus “3” obtained by dividing the number of display lines LIN = “192” of the self-
制御装置２ｂは、受信した自動アドレスデータからＧ［７．．０］３１＝”１”を読み出し（ステップ７４）、制御装置２ｂの行アドレスを”１”に設定する（ステップ７８）。なお、制御装置２ｂのアドレスは［行，列］＝［１，２］となる。そして、制御装置２ｂは、受信した自動アドレスデータからＬ［７．．０］３４＝”３”を読み出し（ステップ７４）、Ｌ［７．．０］３４＝”３”に６４を掛けた”１９２”を制御装置２ｂのスタートラインアドレスとして設定する（ステップ７８）。
The
制御装置２ｂは、Ｇ［７．．０］３１に”１”を加えたＧ［７．．０］３１＝”２”を含んだ自動アドレスデータを制御装置２ｃに送信する（ステップ７７）。また、制御装置２ｂは、Ｌ［７．．０］３４に自表示ユニット１０の表示ライン数ＬＩＮ＝”１２８”を６４で除算した”２”を加えたＬ［７．．０］３４＝”５”を含んだ自動アドレスデータを制御装置２ｃに送信する（ステップ７７）。
The
制御装置２ｃ、制御装置２ｄにおいても同様の処理がなされ、制御装置２ｃのアドレスは［行，列］＝［２，２］，スタートラインアドレスは”３２０”、制御装置２ｄのアドレスは［行，列］＝［３，２］，スタートラインアドレスは”５１２”と設定される。上記の処理を行うことで、表示ユニット１０（制御装置２）のそれぞれに行アドレス，列アドレス及びスタートラインアドレスを自動で設定することができる。
The same processing is performed in the
なお、本実施の形態に係る制御装置２では、メモリ内に表示ユニット１０の表示ライン数ＬＩＮを保持しているが、本発明では、メモリ内に保持するデータは表示ライン数ＬＩＮに限られず、表示ユニット１０に内蔵している映像表示装置１の数であっても良い。但し、制御装置２のメモリ内に映像表示装置１の数を保持する場合は、ステップ７７において映像表示装置１の数を６４で除算する必要はなく、Ｌ［７．．０］３４に加えるだけで良い。
In the
以上のように、本実施の形態に係る大型映像表示装置では、制御装置２間でラインデータ３４を送受信し、上段に隣接する表示ユニット１０の制御装置２から受信したラインデータ３４を表示ユニット１０のスタートラインアドレスとして設定し、受信したラインデータ３４に当該表示ユニット１０の表示ライン数を追加して、下段に隣接する表示ユニット１０の制御装置２に送信するので、行アドレス，列アドレス及びスタートラインアドレスを自動で設定することができ、表示ユニット１０の表示ライン数を可変にすることができる。
As described above, in the large-sized video display device according to the present embodiment, the
（実施の形態３）
実施の形態１又は実施の形態２では、列方向の表示ユニット１０に内蔵される制御装置２の全てが自動アドレスケーブル９で接続されている構成であった。しかし、大型映像表示装置を設置する場所によっては、大型映像表示装置の中央部に大きな障害物があり、当該障害物を挟む表示ユニットに内蔵される制御装置間を自動アドレスケーブルで接続できない場合があった。そこで、本実施の形態では、障害物等により全ての制御装置が自動アドレスケーブルで接続できない場合であっても、行アドレス，列アドレス及びスタートラインアドレスを自動で設定することができる大型映像表示装置を提供する。
(Embodiment 3)
In the first embodiment or the second embodiment, all of the
図１０に、本実施の形態に係る大型映像表示装置のブロック図を示す。図１０に示す大型映像表示装置は、基本的に実施の形態２で示した図７と同じ構成であるが、表示ユニット１０ｂと表示ユニット１０ｃとの間に障害物５６があり、自動アドレスケーブル９ｂで接続できない点が異なる。さらに、図１０に示す大型映像表示装置では、上段の表示ユニット１０ａ，１０ｂと下段の表示ユニット１０ｃ，１０ｄとで別々の中央分配装置３に接続される構成である。
FIG. 10 shows a block diagram of a large-sized video display device according to this embodiment. The large-sized video display device shown in FIG. 10 has basically the same configuration as FIG. 7 shown in the second embodiment, but there is an
図１０に示す大型映像表示装置では、表示ユニット１０ｂと表示ユニット１０ｃとの間で自動アドレスデータを送受信することができないため、Ｇ［７．．０］３１やＬ［７．．０］３４の情報を引き継ぐことができない。そこで、本実施の形態では、制御装置２にＧ［７．．０］３１及びＬ［７．．０］３４を個別に設定できるスイッチが設けられている。これにより、Ｇ［７．．０］３１やＬ［７．．０］３４の情報を引き継ぐことができない制御装置２に、予めＧ［７．．０］３１及びＬ［７．．０］３４を設定することができる。
In the large-sized video display device shown in FIG. 10, automatic address data cannot be transmitted and received between the
図１１に、本実施の形態に係る制御装置２のブロック図を示す。図１１に示す制御装置２は、実施の形態１で示した図４の制御装置２と基本的に同じ構成であるが、Ｇ［７．．０］３１を設定するためのロータリースイッチ２１，２２とＬ［７．．０］３４を設定するためのロータリースイッチ２３，２４とが設けられている点が異なる。なお、ロータリースイッチ２１，２３はＧ［７．．０］３１及びＬ［７．．０］３４のそれぞれの上位４ビットを設定し、ロータリースイッチ２２，２４はＧ［７．．０］３１及びＬ［７．．０］３４のそれぞれの下位４ビットを設定する。
FIG. 11 shows a block diagram of the
図１１に示す制御装置２では、外部に設定装置２７が図示されている。この設定装置２７は、ロータリースイッチ２１，２２，２３，２４に代えて、Ｇ［７．．０］３１及びＬ［７．．０］３４を設定する装置である。この設定装置２７が直接マイクロコントローラ１１に接続されることにより、Ｇ［７．．０］３１及びＬ［７．．０］３４を設定することができる。
In the
図１１に示す制御装置２を用いて、表示ユニット１０の行アドレス及びスタートラインアドレスが設定される動作について以下に説明する。まず、図１２に、本実施の形態に係る大型映像表示装置で行われる自動アドレス処理のフロー図を示す。図１２に示す自動アドレス処理開始（ステップ８１）では、まず、メンテナンス装置４が自動アドレス処理開始のコマンド４５を含む制御データ４０を全ての制御装置２に伝送する。
The operation of setting the row address and the start line address of the
自動アドレス処理開始（ステップ８１）では、次に、それぞれの中継分配装置３の各ポートに予め設定された列アドレスが制御装置２に伝送され、同一列の表示ユニット１０の列アドレスが設定される。なお、表示ユニット１０の列アドレスは、制御装置２で保持される。
At the start of automatic address processing (step 81), next, the column address preset in each port of each
自動アドレス処理開始（ステップ８１）後にタイマセット（ステップ８２）が行われる。本実施の形態に係る自動アドレス処理は、一定の期間経過後に処理を終了するように設定されているため、処理開始後にタイマをセットする必要がある。次に、ステップ９０で制御装置２にＬ［７．．０］３４が設定されているか否かの判断を行う。図１０に示す大型映像表示装置の例では、表示ユニット１０ａにはＬ［７．．０］３４は設定されていないが、障害物５６直下の表示ユニット１０ｃにはＬ［７．．０］３４が設定されている。
A timer is set (step 82) after the start of automatic address processing (step 81). Since the automatic address processing according to the present embodiment is set to end the processing after a certain period of time has elapsed, it is necessary to set a timer after the processing starts. Next, at
そのため、表示ユニット１０ａの場合は、ステップ８３に進み、表示ユニット１０ｃの場合は、ステップ９３に進む。ステップ８３及びステップ９３はともにタイムアウトの検出処理であり、タイマセット（ステップ８２）により開始された処理時間が所定の時間を経過したか否かを判定している。
Therefore, in the case of the
Ｌ［７．．０］３４が設定されておらず、タイムアウトの検出処理（ステップ８３）でタイマが所定の時間を経過していない場合、自動アドレス入力値リード（ステップ８４）の処理を行う。自動アドレス入力値リード（ステップ８４）では、受信した自動アドレスデータから行アドレス３１（Ｇ［７．．０］３１）とラインアドレス３４（Ｌ［７．．０］３４）を読み出している。本実施の形態では、Ｌ［７．．０］３４として送受信される値は、本来のスタートラインアドレスを映像表示装置１の表示ライン数である６４で除算した値である。なお、図１０に示す制御装置２ａのように、受信側に他に制御装置２がない場合は、Ｇ［７．．０］３１及びＬ［７．．０］３４が”０”であるとして受信処理される。
L [7. . [0] 34 is not set, and when the predetermined time has not elapsed in the timeout detection process (step 83), the automatic address input value read process (step 84) is performed. In the automatic address input value read (step 84), the row address 31 (G [7..0] 31) and the line address 34 (L [7..0] 34) are read from the received automatic address data. In this embodiment, L [7. . The value transmitted and received as 0] 34 is a value obtained by dividing the original start line address by 64, which is the number of display lines of the
具体的には、入力値のレベル判定（ステップ８５）で読み出されたＧ［７．．０］３１及びＬ［７．．０］３４が全てＬｏｗレベルの場合、又は自動アドレスデータが受信できずＧ［７．．０］３１及びＬ［７．．０］３４が読み出されなかった場合、ステップ８６の処理が行われＧ［７．．０］３１＝”０”及びＬ［７．．０］３４＝”０”と設定される。
Specifically, G [7. . 0] 31 and L [7. . 0] 34 are all at the Low level, or automatic address data cannot be received and G [7. . 0] 31 and L [7. . 0] 34 is not read, the process of
ステップ８５で、自動アドレスデータが受信できＧ［７．．０］３１及びＬ［７．．０］３４が全てＬｏｗレベルでないと判断された場合は、ステップ８７においてＧ［７．．０］３１＝Ｇ［７．．０］３１＋”１”の処理とＬ［７．．０］３４の更新が行われる。
In
Ｌ［７．．０］３４の更新は、受信したＬ［７．．０］３４に自表示ユニット１０の表示ライン数を６４で除算した値が追加される。更新したＬ［７．．０］３４は、Ｌ［７．．０］３４＝Ｌ［７．．０］３４＋ＬＩＮ／６４となる。ここで、自表示ユニット１０の表示ライン数ＬＩＮは、制御装置２内のメモリに予め保持されデータを読み出して使用される。更新されたＧ［７．．０］３１及びＬ［７．．０］３４を含む自動アドレスデータは、下段に位置する制御装置２に送信される。
L [7. . 0] 34 is updated by the received L [7. . 0] 34 is added with a value obtained by dividing the number of display lines of the self-
ステップ８４〜ステップ８７の処理を繰り返し行った後、タイムアウトの検出処理（ステップ８３）で所定の時間経過したと判断された場合、ステップ８８で各制御装置２において読み出したＧ［７．．０］３１を表示ユニット１０の行アドレスとして設定する。そして、各制御装置２で読み出したＬ［７．．０］３４に６４を掛けた値を、自表示ユニット１０のスタートラインアドレスとして設定する。ステップ８８の処理により自動アドレス処理は終了（ステップ８９）する。
After repeating the processing of
一方、Ｌ［７．．０］３４が設定されており、タイムアウトの検出処理（ステップ９３）でタイマが所定の時間を経過していない場合、ステップ９７の処理を行う。ステップ９７では、制御装置２に設定されているＧ［７．．０］３１に”１”を追加する処理とＬ［７．．０］３４の更新が行われる。
On the other hand, L [7. . 0] 34 is set, and if the predetermined time has not elapsed in the timeout detection process (step 93), the process of
Ｌ［７．．０］３４の更新は、制御装置２に設定されているＬ［７．．０］３４に自表示ユニット１０の表示ライン数ＬＩＮを６４で除算した値が追加される。つまり、更新したＬ［７．．０］３４は、Ｌ［７．．０］３４＝Ｌ［７．．０］３４＋ＬＩＮ／６４となる。更新されたＧ［７．．０］３１及びＬ［７．．０］３４を含む自動アドレスデータは、下段に位置する制御装置２に送信される。
L [7. . 0] 34 is updated by the L [7. . 0] 34 is added with a value obtained by dividing the number of display lines LIN of the self-
タイムアウトの検出処理（ステップ９３）で所定の時間経過したと判断された場合、ステップ９８において、制御装置２に設定されたＧ［７．．０］３１を表示ユニット１０の行アドレスとして設定する。そして、制御装置２に設定されたＬ［７．．０］３４に６４を掛けた値を、自表示ユニット１０のスタートラインアドレスとして設定する。ステップ９８の処理により自動アドレス処理は終了（ステップ９９）する。上記のステップ８１〜ステップ９９までの処理により、障害物等が原因で自動アドレスデータの送受信が分断されている場合でも、同一列に位置する表示ユニット１０の制御装置２に行アドレス及びスタートラインアドレスを設定することができる。
If it is determined in the time-out detection process (step 93) that a predetermined time has elapsed, in step 98, the G [7. . 0] 31 is set as the row address of the
図１０に示す表示ユニット１０ｃに基づいてステップ９０〜ステップ９９について説明する。まず、制御装置２ｃには、予めＧ［７．．０］３１＝”２”及びＬ［７．．０］３４＝”５”が設定されているので、制御装置２ｃのアドレスは［行，列］＝［２，２］となり、スタートラインアドレスはＬ［７．．０］３４に６４掛けた”３２０”となる。
そして、制御装置２ｃは、Ｇ［７．．０］３１に”１”を加えたＧ［７．．０］３１＝”３”を含んだ自動アドレスデータを制御装置２ｄに送信する。また、制御装置２ｃは、Ｌ［７．．０］３４に自表示ユニット１０の表示ライン数ＬＩＮ＝”１９２”を６４で除算した”３”を加えたＬ［７．．０］３４＝”８”を含んだ自動アドレスデータを制御装置２ｄに送信する。
And the
以上のように、本実施の形態に係る大型映像表示装置では、制御装置２が、Ｇ［７．．０］３１（アドレスデータ）及びＬ［７．．０］３４（ラインデータ）を個別に設定可能な手段を備えているので、障害物等が原因で自動アドレスデータの送受信が分断されている場合であっても、行アドレス，列アドレス及びスタートラインアドレスを自動で設定することができる。
As described above, in the large-sized video display device according to the present embodiment, the
（実施の形態４）
実施の形態１又は実施の形態２では、表示ユニット１０を隙間なくタイリングすることで、大型映像表示装置を構成している。しかし、近年、大型映像表示装置を利用した多彩なディスプレイが考えられ、例えば、大型映像表示装置の映像とポスターや壁面の模様とを組み合わせて１つのディスプレイとして構成する場合などがある。この場合、大型映像表示装置には、ポスターや壁面の模様の部分に映像表示装置１を設けない非表示部分を構成する必要がある。
(Embodiment 4)
In the first embodiment or the second embodiment, the large-sized image display device is configured by tiling the
但し、大型映像表示装置では、映像表示装置１を設けない非表示部分にも仮想的に表示ラインを割り当てる。これにより、大型映像表示装置に表示する映像を作成する際に、ポスターや壁面の模様を取り込んで作成することが可能となるメリットである。また、当該作成した映像を直接、大型映像表示装置に送信して表示させることができるメリットがあるからである。
However, in a large video display device, a display line is virtually allocated to a non-display portion where the
そこで、本実施の形態では、表示領域中に非表示部分があり、且つ、当該非表示部分に表示ラインを割り当てられている大型映像表示装置を提供する。 Therefore, in this embodiment, there is provided a large video display device in which there is a non-display portion in the display area and a display line is assigned to the non-display portion.
図１３に、本実施の形態に係る大型映像表示装置のブロック図を示す。図１３に示す大型映像表示装置は、基本的に実施の形態２で示した図７と同じ構成であるが、表示ユニット１０ａの構成が異なる。
FIG. 13 is a block diagram of a large-sized video display device according to this embodiment. The large-sized video display device shown in FIG. 13 has basically the same configuration as that of FIG. 7 shown in the second embodiment, but the configuration of the
図１３に示す表示ユニット１０ａは、１台の映像表示装置１と、制御装置２ａで構成されている。しかし、表示ユニット１０ａと表示ユニット１０ｂとの間には、映像表示装置１の２台分の非表示部分５８が設けられており、この非表示部分５８にも表示ラインが割り当てられている。そのため、表示ユニット１０ｂのスタートラインアドレスは、”６４”ではなく”１９２”となる。
The
しかし、制御装置２ａが、実施の形態２で説明した方法で自動アドレスデータを送信すると、自動アドレスデータに含まれるＬ［７．．０］３４は”１”となり、表示ユニット１０ｂのスタートラインアドレスが”６４”と設定されることになる。Ｌ［７．．０］３４＝”１”となるのは、Ｌ［７．．０］３４＝”０”に、表示ユニット１０ａの表示ライン数ＬＩＮ＝”６４”を６４で除算した”１”を加える処理が行われるためである。
However, when the control device 2a transmits automatic address data by the method described in the second embodiment, L [7. . 0] 34 becomes “1”, and the start line address of the
そこで、本実施の形態では、表示ユニット１０に非表示部分５８が存在する場合、非表示部分５８を含めた表示ライン数を仮想ライン数として、制御装置２に予め設定できるように構成している。つまり、制御装置２ａでは、映像表示装置１の表示ライン数”６４”と非表示部分５８のライン数”１２８”との計１９２を仮想ライン数として予め設定されている。なお、本実施の形態に係る制御装置２では、仮想ライン数を６４で除算した値が予め設定されることになる。
Therefore, in the present embodiment, when the
図１４に、本実施の形態に係る制御装置２のブロック図を示す。図１４に示す制御装置２は、実施の形態３で示した図１１の制御装置２と基本的に同じ構成であるが、仮想ライン数を設定するためのロータリースイッチ２５，２６とが設けられている点が異なる。なお、ロータリースイッチ２５は、仮想ライン数の上位４ビットを設定し、ロータリースイッチ２６は、仮想ライン数の下位４ビットを設定する。
FIG. 14 is a block diagram of the
図１４に示す制御装置２では、外部に設定装置２７が図示されている。この設定装置２７は、ロータリースイッチ２１〜２６に代えて、Ｇ［７．．０］３１，Ｌ［７．．０］３４及び仮想ライン数を設定する装置である。この設定装置２７が直接マイクロコントローラ１１に接続されることにより、Ｇ［７．．０］３１，Ｌ［７．．０］３４及び仮想ライン数を設定できる。
In the
図１４に示す制御装置２を用いて、表示ユニット１０の行アドレス及びスタートラインアドレスが設定される動作について以下に説明する。まず、図１５に、本実施の形態に係る大型映像表示装置で行われる自動アドレス処理のフロー図を示す。図１５に示す自動アドレス処理開始（ステップ１０１）では、まず、メンテナンス装置４が自動アドレス処理開始のコマンド４５を含む制御データ４０を全ての制御装置２に伝送する。
The operation of setting the row address and the start line address of the
自動アドレス処理開始（ステップ１０１）では、次に、中継分配装置３の各ポートに予め設定された列アドレスが制御装置２に伝送され、同一列の表示ユニット１０の列アドレスが設定される。なお、表示ユニット１０の列アドレスは、制御装置２で保持される。
At the start of automatic address processing (step 101), next, the column address set in advance for each port of the
自動アドレス処理開始（ステップ１０１）後にタイマセット（ステップ１０２）が行われる。本実施の形態に係る自動アドレス処理は、一定の期間経過後に処理を終了するように設定されているため、処理開始後にタイマをセットする必要がある。次に、ステップ１１０で制御装置２に仮想ライン数が設定されているか否かの判断を行う。図１３に示す大型映像表示装置の例では、表示ユニット１０ａには仮想ライン数が設定されているが、他の表示ユニット１０ｂ，１０ｃ，１０ｄには仮想ライン数は設定されていない。
A timer is set (step 102) after the start of automatic address processing (step 101). Since the automatic address processing according to the present embodiment is set to end the processing after a certain period of time has elapsed, it is necessary to set a timer after the processing starts. Next, in
そのため、表示ユニット１０ｂ，１０ｃ，１０ｄの場合は、ステップ１０３に進み、表示ユニット１０ａの場合は、ステップ１１３に進む。ステップ１０３及びステップ１１３は、ともにタイムアウトの検出処理であり、タイマセット（ステップ１０２）により開始された処理時間が所定の時間を経過したか否かを判定している。
Therefore, in the case of the
仮想ライン数が設定されておらず、タイムアウトの検出処理（ステップ１０３）でタイマが所定の時間を経過していない場合、自動アドレス入力値リード（ステップ１０４）の処理を行う。自動アドレス入力値リード（ステップ１０４）では、受信した自動アドレスデータから行アドレス３１（Ｇ［７．．０］３１）とラインアドレス３４（Ｌ［７．．０］３４）を読み出している。本実施の形態では、Ｌ［７．．０］３４として送受信される値は、本来のスタートラインアドレスを映像表示装置１の表示ライン数である６４で除算した値である。なお、図１３に示す制御装置２ａのように、受信側に他に制御装置２がない場合は、Ｇ［７．．０］３１及びＬ［７．．０］３４が”０”であるとして受信処理される。
If the number of virtual lines is not set and the timer has not passed the predetermined time in the timeout detection process (step 103), the automatic address input value read process (step 104) is performed. In the automatic address input value read (step 104), the row address 31 (G [7..0] 31) and the line address 34 (L [7..0] 34) are read from the received automatic address data. In this embodiment, L [7. . The value transmitted and received as 0] 34 is a value obtained by dividing the original start line address by 64, which is the number of display lines of the
具体的には、入力値のレベル判定（ステップ１０５）で読み出されたＧ［７．．０］３１及びＬ［７．．０］３４が全てＬｏｗレベルの場合、又は自動アドレスデータが受信できずＧ［７．．０］３１及びＬ［７．．０］３４が読み出されなかった場合、ステップ１０６の処理が行われＧ［７．．０］３１＝”０”及びＬ［７．．０］３４＝”０”と設定される。 Specifically, G [7. . 0] 31 and L [7. . 0] 34 are all at the Low level, or automatic address data cannot be received and G [7. . 0] 31 and L [7. . 0] 34 is not read, the process of step 106 is performed and G [7. . 0] 31 = "0" and L [7. . 0] 34 = “0” is set.
ステップ１０５で、自動アドレスデータが受信できＧ［７．．０］３１及びＬ［７．．０］３４が全てＬｏｗレベルでないと判断された場合は、ステップ１０７においてＧ［７．．０］３１＝Ｇ［７．．０］３１＋”１”の処理とＬ［７．．０］３４の更新が行われる。
In
Ｌ［７．．０］３４の更新は、受信したＬ［７．．０］３４に自表示ユニット１０の表示ライン数を６４で除算した値が追加される。更新したＬ［７．．０］３４は、Ｌ［７．．０］３４＝Ｌ［７．．０］３４＋ＬＩＮ／６４となる。ここで、自表示ユニット１０の表示ライン数ＬＩＮは、制御装置２内のメモリに予め保持されデータを読み出して使用される。更新されたＧ［７．．０］３１及びＬ［７．．０］３４を含む自動アドレスデータは、下段に位置する制御装置２に送信される。
L [7. . 0] 34 is updated by the received L [7. . 0] 34 is added with a value obtained by dividing the number of display lines of the self-
ステップ１０４〜ステップ１０７の処理を繰り返し行った後、タイムアウトの検出処理（ステップ１０３）で所定の時間経過したと判断された場合、ステップ１０８で各制御装置２において読み出したＧ［７．．０］３１を表示ユニット１０の行アドレスとして設定する。そして、各制御装置２で読み出したＬ［７．．０］３４に６４を掛けた値を、自表示ユニット１０のスタートラインアドレスとして設定する。ステップ１０８の処理により自動アドレス処理は終了（ステップ１０９）する。
After repeating the processing of
一方、仮想ライン数が設定されており、タイムアウトの検出処理（ステップ１１３）でタイマが所定の時間を経過していない場合、ステップ１１７の処理を行う。ステップ１１７では、制御装置２に設定されているＧ［７．．０］３１に”１”を追加する処理とＬ［７．．０］３４の更新が行われる。
On the other hand, if the number of virtual lines is set and the timer has not passed the predetermined time in the timeout detection process (step 113), the process of
Ｌ［７．．０］３４の更新は、制御装置２で設定又は受信したＬ［７．．０］３４に自表示ユニット１０の表示ライン数ＬＩＮに代えて仮想ライン数を６４で除算した値が追加される。つまり、更新したＬ［７．．０］３４は、Ｌ［７．．０］３４＝Ｌ［７．．０］３４＋仮想ライン数／６４となる。更新されたＧ［７．．０］３１及びＬ［７．．０］３４を含む自動アドレスデータは、下段に位置する制御装置２に送信される。
L [7. . 0] 34 is updated by L [7. . 0] 34, a value obtained by dividing the number of virtual lines by 64 instead of the number of display lines LIN of the self-
タイムアウトの検出処理（ステップ１１３）で所定の時間経過したと判断された場合、ステップ１１８に制御装置２設定されたＧ［７．．０］３１を表示ユニット１０の行アドレスとして設定する。そして、制御装置２で設定又は受信したＬ［７．．０］３４に６４を掛けた値を、自表示ユニット１０のスタートラインアドレスとして設定する。ステップ１１８の処理により自動アドレス処理は終了（ステップ１１９）する。上記のステップ１０１〜ステップ１１９までの処理により、非表示部分５８を有する大型映像表示装置であっても、同一列に位置する表示ユニット１０の制御装置２に行アドレス及びスタートラインアドレスを設定することができる。
If it is determined in the time-out detection process (step 113) that a predetermined time has elapsed, G [7. . 0] 31 is set as the row address of the
図１３に示す表示ユニット１０ａに基づいてステップ１１０〜ステップ１１９について説明する。まず、制御装置２ａは、ロータリースイッチ２１〜２６等により、予めＧ［７．．０］３１＝”０”、Ｌ［７．．０］３４＝”０”及び仮想ライン数＝”３”（１９２÷６４）と設定されいる。
そして、制御装置２ｃは、Ｇ［７．．０］３１に”１”を加えたＧ［７．．０］３１＝”２”を含んだ自動アドレスデータを制御装置２ｄに送信する。また、制御装置２ｃは、Ｌ［７．．０］３４に仮想ライン数”３”を加えたＬ［７．．０］３４＝”３”を含んだ自動アドレスデータを制御装置２ｄに送信する。
And the
なお、本実施の形態では、映像表示装置１の表示ライン数と非表示部分５８のライン数との合計を仮想ライン数として予め設定しているが、本発明はこれに限られず、非表示部分５８のライン数のみを予め設定しても良い。但し、この場合、Ｌ［７．．０］３４を更新する際に、映像表示装置１の表示ライン数と非表示部分５８のライン数との合計を演算して仮想ライン数を算出する必要がある。
In the present embodiment, the total of the number of display lines of the
以上のように、本実施の形態に係る大型映像表示装置では、受信したＬ［７．．０］３４に当該表示ユニット１０の表示ライン数ＬＩＮに代えて仮想ライン数を追加して、下段に隣接する表示ユニット１０の制御装置２に送信するので、表示領域に非表示部分５８が存在するような不連続な大型映像表示装置を構成することができる。
As described above, in the large video display apparatus according to the present embodiment, the received L [7. . 0] 34, the number of virtual lines is added in place of the display line number LIN of the
なお、実施の形態１乃至実施の形態４は、列と行とを入れ換えた構成であっても適用することが可能である。これにより、さらに大型映像表示装置の設置の自由度が高まることになる。
Note that
１ 映像表示装置、２ 制御装置、３ 中継分配装置、４ メンテナンス装置、５ 映像信号供給装置、６ データ伝送ケーブル、７ 映像データ伝送ケーブル、８ 制御データ伝送ケーブル、９ 自動アドレスケーブル、１０ 表示ユニット、１１ マイクロコントローラ、１２ 抵抗、２１，２２，２３，２４ ロータリースイッチ、３０ スタートビット、３１ 行アドレス、３２ パリティビット、３３ ストップビット、４０ 制御データ、４１ 宛先アドレス、４２ 制御信号、４３ 行アドレス、４４ 列アドレス、４５ コマンド、４６ パラメータ、４７ パディング、５０ 映像データ、５１ 宛先アドレス、５２ 映像信号、５３ 行アドレス、５４ 列アドレス、５６ 障害物、５８ 非表示部分。
1 video display device, 2 control device, 3 relay distribution device, 4 maintenance device, 5 video signal supply device, 6 data transmission cable, 7 video data transmission cable, 8 control data transmission cable, 9 automatic address cable, 10 display unit, 11 Microcontroller, 12 Resistor, 21, 22, 23, 24 Rotary switch, 30 Start bit, 31 row address, 32 Parity bit, 33 Stop bit, 40 Control data, 41 Destination address, 42 Control signal, 43 Row address, 44 Column address, 45 command, 46 parameter, 47 padding, 50 video data, 51 destination address, 52 video signal, 53 row address, 54 column address, 56 obstacle, 58 non-display part.
Claims (2)
前記表示ユニットの列毎に列アドレスを設定する列アドレス設定手段と、
同列に位置し隣接する前記表示ユニットの前記制御装置間でアドレスデータを送受信し、隣接する一方の前記表示ユニットの前記制御装置から受信した前記アドレスデータを当該前記表示ユニットの行アドレスとして設定し、受信した前記アドレスデータに”１”を追加して、隣接する他方の前記表示ユニットの前記制御装置に送信する行アドレス設定手段と、
同列に位置し隣接する前記表示ユニットの前記制御装置間で、１つの前記表示ユニットの総表示ライン数を１つの前記映像表示装置の表示ライン数で除算した値について現在の前記表示ユニットまでの総和を取った値であるラインアドレスを送受信し、受信した前記ラインアドレスに１つの前記映像表示装置の表示ライン数を掛けた値を、当該大型映像表示装置の１画面における前記表示ユニット各々の先頭に位置する表示ラインのアドレスである前記表示ユニットのスタートラインアドレスとして設定するスタートラインアドレス設定手段と、を備え、
前記制御装置は、隣接する前記表示ユニットの前記制御装置から受信される前記アドレスデータ及び前記ラインアドレスの代わりに前記行アドレス及び前記スタートラインアドレスの設定に用いられる前記行アドレス及び前記ラインアドレスを前記表示ユニットの単位で個別に設定可能な手段をさらに備える、大型映像表示装置。 A display unit arranged in a matrix, comprising at least one video display device and a control device for controlling the video display device;
Column address setting means for setting a column address for each column of the display unit;
Address data is transmitted and received between the control devices of the adjacent display units located in the same column, and the address data received from the control device of one of the adjacent display units is set as a row address of the display unit, A row address setting means for adding “1” to the received address data and transmitting the address data to the control device of the other adjacent display unit;
Between the control devices of the display units located adjacent to each other in the same row, the total sum up to the current display unit with respect to a value obtained by dividing the total number of display lines of one display unit by the number of display lines of one video display device and receive line address is a value obtained by taking a value obtained by multiplying the number of display lines of one of said video display device to the line address received, the beginning of the display unit each in one screen of the large-sized image display device A start line address setting means for setting as a start line address of the display unit which is an address of a display line located,
The control device uses the row address and the line address used for setting the row address and the start line address instead of the address data and the line address received from the control device of the adjacent display unit. A large-sized video display device further comprising means that can be individually set in units of display units.
前記制御装置は、前記映像表示装置の表示ライン数と前記映像表示装置が設けられない非表示部分に仮想的に割り当てられた表示ライン数との合計である仮想ライン数を前記表示ユニットの単位で個別に設定可能な手段をさらに備え、
前記スタートラインアドレス設定手段は、前記制御装置において受信した前記ラインアドレスに、当該前記表示ユニットの表示ライン数に代えて、前記仮想ライン数を前記映像表示装置の表示ライン数で除算した値を追加することで更新した前記ラインアドレスを、隣接する一方の前記表示ユニットの前記制御装置に送信することを特徴とする、大型映像表示装置。 The large-sized video display device according to claim 1,
The control device, in units of the display units, calculates the number of virtual lines that is the sum of the number of display lines of the video display device and the number of display lines virtually allocated to a non-display portion where the video display device is not provided. It is further equipped with individually configurable means
The start line address setting means adds a value obtained by dividing the number of virtual lines by the number of display lines of the video display device, instead of the number of display lines of the display unit, to the line address received by the control device. The large line display device , wherein the updated line address is transmitted to the control device of one of the adjacent display units.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004137056A JP4707966B2 (en) | 2004-05-06 | 2004-05-06 | Large video display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004137056A JP4707966B2 (en) | 2004-05-06 | 2004-05-06 | Large video display device |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011004975A Division JP2011103006A (en) | 2011-01-13 | 2011-01-13 | Large video display apparatus |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005321427A JP2005321427A (en) | 2005-11-17 |
| JP4707966B2 true JP4707966B2 (en) | 2011-06-22 |
Family
ID=35468793
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004137056A Expired - Lifetime JP4707966B2 (en) | 2004-05-06 | 2004-05-06 | Large video display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4707966B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011103006A (en) * | 2011-01-13 | 2011-05-26 | Mitsubishi Electric Corp | Large video display apparatus |
| US9590192B2 (en) | 2014-03-21 | 2017-03-07 | Kyungpook National University Industry-Academic Cooperation Foundation | Transistor and method for manufacturing the same |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5030477B2 (en) * | 2006-06-01 | 2012-09-19 | 三菱電機株式会社 | Large video equipment |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000020042A (en) * | 1998-07-01 | 2000-01-21 | Nec Corp | Video display system |
| JP2001166759A (en) * | 1999-11-30 | 2001-06-22 | Internatl Business Mach Corp <Ibm> | Host device, image display device, image display system, image display method, panel attribute reading method, and image display control method |
| JP2002207471A (en) * | 2001-10-02 | 2002-07-26 | Canon Inc | Display control system and repeater device therefor |
| JP2003044028A (en) * | 2001-07-30 | 2003-02-14 | Nec Corp | Display device and display setting method |
| JP2003280624A (en) * | 2002-03-27 | 2003-10-02 | Sony Corp | Multidisplay device, image display device, image displaying method and computer program |
| JP2004102027A (en) * | 2002-09-11 | 2004-04-02 | Nec Mitsubishi Denki Visual Systems Kk | Image display system |
| JP2004341188A (en) * | 2003-05-15 | 2004-12-02 | Nec Plasma Display Corp | Multiscreen display device |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60254226A (en) * | 1984-05-31 | 1985-12-14 | Nippon Board Computer Kk | Multi-crt picture display method |
| JPS62163481A (en) * | 1986-01-13 | 1987-07-20 | Sony Corp | Multidisplay device for video tex |
| JPH0888820A (en) * | 1994-09-20 | 1996-04-02 | Fujitsu General Ltd | Multi-panel display system |
| JP3339284B2 (en) * | 1996-01-29 | 2002-10-28 | 三菱電機株式会社 | Large screen display method |
-
2004
- 2004-05-06 JP JP2004137056A patent/JP4707966B2/en not_active Expired - Lifetime
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000020042A (en) * | 1998-07-01 | 2000-01-21 | Nec Corp | Video display system |
| JP2001166759A (en) * | 1999-11-30 | 2001-06-22 | Internatl Business Mach Corp <Ibm> | Host device, image display device, image display system, image display method, panel attribute reading method, and image display control method |
| JP2003044028A (en) * | 2001-07-30 | 2003-02-14 | Nec Corp | Display device and display setting method |
| JP2002207471A (en) * | 2001-10-02 | 2002-07-26 | Canon Inc | Display control system and repeater device therefor |
| JP2003280624A (en) * | 2002-03-27 | 2003-10-02 | Sony Corp | Multidisplay device, image display device, image displaying method and computer program |
| JP2004102027A (en) * | 2002-09-11 | 2004-04-02 | Nec Mitsubishi Denki Visual Systems Kk | Image display system |
| JP2004341188A (en) * | 2003-05-15 | 2004-12-02 | Nec Plasma Display Corp | Multiscreen display device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011103006A (en) * | 2011-01-13 | 2011-05-26 | Mitsubishi Electric Corp | Large video display apparatus |
| US9590192B2 (en) | 2014-03-21 | 2017-03-07 | Kyungpook National University Industry-Academic Cooperation Foundation | Transistor and method for manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005321427A (en) | 2005-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2693424B1 (en) | Display apparatus, control method thereof and display system | |
| JP2003280624A (en) | Multidisplay device, image display device, image displaying method and computer program | |
| KR20070090150A (en) | Fractional video touch panels | |
| JP2009505127A (en) | Display system, module and method | |
| JPH0888820A (en) | Multi-panel display system | |
| JP6284402B2 (en) | Control system and control method | |
| JP2001024685A5 (en) | Control system and control device | |
| JP4707966B2 (en) | Large video display device | |
| JP2011103006A (en) | Large video display apparatus | |
| JP4327622B2 (en) | ENVIRONMENT CONTROL METHOD AND ENVIRONMENT CONTROL DEVICE | |
| JP2005031640A (en) | Graphics controller enabling flexible access to graphics display device by host | |
| JP2018066831A (en) | Video display system and control method therefor | |
| JP5575262B2 (en) | Drawing apparatus, drawing method and program | |
| JP2005158560A (en) | Electric appliance control system | |
| JP2881461B2 (en) | Operation controller for air conditioner | |
| JP4089894B2 (en) | Fire alarm system | |
| JP2003322389A (en) | Outdoor unit and air-conditioning system | |
| JP2005327025A (en) | Output control system, output controller and host controller | |
| JP2002251683A (en) | Alarm display device and alarm display system | |
| JPS59141894A (en) | Home controller | |
| JP4972493B2 (en) | COMMUNICATION COMMAND OPTIMIZATION METHOD, PROGRAM, AND PROGRAMMABLE DISPLAY | |
| JP2005324644A (en) | Input control system, input controller and host controller | |
| JPH0830430A (en) | Display device | |
| JP5363366B2 (en) | Display system, input / output device, and display device | |
| JP5575261B2 (en) | Drawing apparatus, drawing method and program |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060705 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091113 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091222 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100218 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100608 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100702 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101124 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110113 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110315 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110316 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4707966 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |