JP4704543B2 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP4704543B2 JP4704543B2 JP2000142852A JP2000142852A JP4704543B2 JP 4704543 B2 JP4704543 B2 JP 4704543B2 JP 2000142852 A JP2000142852 A JP 2000142852A JP 2000142852 A JP2000142852 A JP 2000142852A JP 4704543 B2 JP4704543 B2 JP 4704543B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- antenna
- dielectric film
- semiconductor
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Details Of Aerials (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関し、特に信号伝送を無線で行うことができる半導体装置及びその製造方法に関する。
【0002】
【従来の技術】
従来の半導体装置では、複数の機能素子(能動素子、受動素子)間や、特定の機能を有する機能ブロック間の信号伝送は、金属膜を加工して半導体基板上に形成された配線金属を通じて行われていた。また、複数の半導体装置を実装基板に実装する場合も、半導体装置間の信号伝送は、実装基板上に金属膜を加工して形成された配線金属を通じて行われていた。
【0003】
しかしながらこのような配線金属は、配線間や半導体基板との間に容量を持ち、また配線の導電率が有限であるため、いわゆる配線遅延が生じてしまう。たとえば、クロック周波数が1GHzを越えるようなマイクロプロセッサでは、クロック信号を配線金属内を伝送させると、配線遅延のためにタイミングがずれてしまうという問題が発生する。特に、高いデバイス性能と、素子の微細化にともなう動作周波数の高周波数化が要求される場合には、この配線遅延は非常に大きな問題となっている。
【0004】
このような配線遅延の問題を解消するため、信号伝送をマイクロストリップ線路やコプレーナ線路などの伝送線路によって行なう方法も試みられており、5GHz程度のクロック信号まで対応できるという報告もある。しかし伝送線路は、接地に使う配線層と伝送線が対になった構造が必要で、他の配線との干渉を減らすために配線を近づけられず、多層に形成する必要があり、かつ占有面積が大きくなるという欠点があった。更に周波数が上がると、損失を減らすため厚い配線金属と誘電体層が必要となり、ますます面積を必要とし、デバイスの高密度化の妨げとなっていた。
【0005】
また、半導体装置の集積化が進み、機能が増すに伴い、伝送量と伝送スピードが飛躍的に増加し、並列でデータを伝送するためには、配線数が飛躍的に増え、配線の多層化がますます必要となり、半導体装置のコストを上昇させる要因となっている。
【0006】
そのため配線金属をなくして、信号伝送に電磁波や光を用いる方法も提案されている。しかし従来提案されている方法は、伝送媒体として空気を用いる方法であり、実装時に電磁波や光が通り抜けられる空間を、チップ上に確保する必要があった。しかしこのような構造では、通常の半導体装置のモールドパッケージに入れることはできない。また、電磁波の場合は、半導体チップの大きさに比べて、電磁波の波長が長く、半導体チップ内に多数のアンテナを集積してチップ内のデータ伝送に用いるには、チップ面積の増加が大きすぎるという問題があった。また光を用いる方法においても、光送受信部を同一チップ内に多数設け、その光の通過パスを確保することは、それによるチップ面積の増加が大きすぎるという問題があった。
【0007】
【発明が解決しようとする課題】
このように伝送線路を用いる方法は、伝送線路の面積が大きくなるという問題があった。また電磁波や光を実用的な大きさで空気を媒体として信号伝送する方法は、送受信するアンテナや光送受信部を形成するのが困難であるという問題があった。本発明はこれらの問題を解消し、配線遅延を起こさず、実装の制限を受けない電磁波による信号伝送を行うことができる半導体装置及びその製造方法を提供することを目的とする。
【0008】
【課題を解決するための手段】
上記目的を達成するため、請求項1に係る本発明の半導体装置は、半導体基板上に、機能素子あるいは複数の機能素子を含む機能ブロックと、該機能素子あるいは該機能ブロックの上面に形成され、電磁波の伝送媒体となる誘電体と、該誘電体内に配置され、前記機能素子あるいは前記機能ブロックの配線金属に接続したアンテナとを備え、情報を重畳した電磁波を前記アンテナで送信あるいは受信することにより、前記機能素子あるいは前記機能ブロックの信号伝送を行うことを特徴とするものである。
【0012】
【発明の実施の形態】
以下、第1の発明の半導体装置について説明する。図1は、無線により信号伝送を行なう構成とした本発明の半導体装置の概念図である。種々の機能を持つ機能ブロック1が半導体チップ2上に複数個形成され、半導体チップ2上には、誘電体膜3が形成されている。各機能ブロック1の配線金属あるいは電極(図示せず)上には、誘電体膜3中に延出するように単一のあるいは複数の金属柱が形成され、この金属柱がアンテナ4として機能する。各機能ブロック1には、アンテナ4につながる電磁波の送信部あるいは受信部、又は送受信部が形成されており、情報を重畳した電磁波の送受信によって、各機能ブロック間の信号伝送を行なう構成となっている。
【0013】
ここで信号伝送には、誘電体膜3内を伝搬する電磁波が用いられている。そのため、伝送速度はその誘電体膜によって決まる光の速度となり、従来の配線金属を用いた時のようなCR時定数で決まる、時間遅れは原理的に生じないことになる。したがって、数GHz以上のデジタル回路のクロック信号を送受信する半導体装置に適用すれば、複数の機能ブロック1間でタイミングのズレがほとんどなくなり、効果が大きい。
【0014】
伝送される信号は、周波数多重方式、時間多重方式、スペクトラム拡散変調・復調方式などの通信方式を用いて、多重化して送受信することができる。これにより、複数の機能ブロック間に同一のアンテナでデータ送信を行うことができ、アンテナの数を減らすことができる。また、機能ブロック間で送受信する通信方式を個別に選択することも可能であり、クロストークの問題が生じることもない。
【0015】
電磁波の伝送媒体となる誘電体膜は、アルミナ等のセラミック、有機膜などの比誘電率の高い材料を選択することによって、伝送する電磁波の波長を短くすることができ、従来問題となっていた波長が長すぎて、十分な長さのアンテナを確保できず、十分な信号強度が得られないといって、送受信の困難さを減ずることができると同時に、半導体装置外への電磁波の漏洩を防ぐことができる。
【0016】
誘電体膜として比誘電率=10の材料を選択した場合、誘電体内の電磁波の波長が1/10となる。クロック信号の周波数を10GHzとした場合、空気中での波長は3cmであるが、誘電体膜での波長は3mmとなり、半導体集積チップ上に形成可能な寸法となる。また、占有面積が増大することもなく、効果が大きい。
【0017】
なお、図1は概念図を示すものであり、その構造に限定されることはなく、種々変更可能である。たとえば、機能ブロック1間の信号伝送に限定されることはなく、個別の機能素子と機能素子の間の信号伝送や機能素子と機能ブロックとの間の信号伝送であっても良い。またこれらの機能素子、機能ブロックが、同一の半導体チップ上に形成されている必要もなく、別個の半導体チップ上に形成された機能素子、機能ブロックであっても良い。
【0018】
本発明の半導体装置は、全ての信号伝送をアンテナにより行う必要はなく、一部の信号伝送は従来の配線金属で行なう構成であっても良いことはいうまでもない。また、図1に示すように、ボンディングパッド5を設けることで、通常の半導体装置同様、たとえばリードフレームにワイヤボンディングされ、樹脂封止することができる。
【0019】
次に第2の発明の半導体装置の製造方法について説明する。まず、半導体ウエハ6上に半導体装置を形成する場合について説明する。複数の機能ブロック1が形成され、機能ブロック内あるいはアンテナによる信号伝送を行わない部分を接続する配線金属7が形成された半導体ウエハ6を用意する。この半導体ウエハ6は、最上層の配線金属7は層間絶縁膜8で被覆されており、後工程でアンテナが接続する部分の層間絶縁膜8は除去されている(図2)。
【0020】
次に、全面に誘電体膜3を形成する(図3)。ここで、アンテナ形成領域の誘電体膜3の厚さが、少なくともアンテナの長さに相当する厚さとなるように、誘電体膜3の形成厚さが設定される。誘電体膜の形成は、塗布法、ゾルゲルの塗布と焼結により形成する方法、化学的気相成長法等を用いることができる。誘電体膜3を通常のホトリソグラフ法によりエッチング除去し、アンテナを形成する領域に、アンテナの形状となるように孔9を形成する(図4)。
【0021】
孔9内をアンテナとなる金属膜10で充填する。孔内に金属を充填する方法は、全面に金属膜をスパッタ法により形成した後、メッキ法で孔内に金属を充填させる方法や、蒸着法、スパッタ法、化学的メッキ法等を組合せて行うこともできる(図5)。
【0022】
次にケミカルメカニカルポリッシング(CMP)法を用いて、誘電体膜3上の金属膜10を除去し、誘電体膜3中に延出する金属柱形状のアンテナ4を形成する(図6)。最後に、誘電体膜3、アンテナ4上に別の誘電体膜11を積層形成し、半導体装置を完成する(図7)。
【0023】
このように本発明の製造方法は、通常の半導体装置の製造工程により、簡便に形成することができる。なお、図1に概念図として示した半導体装置では、半導体チップ周辺にボンディングパッドが配置された構造となっているが、このような半導体装置を形成する場合には、上記製造工程に加え、ボンディングパッド周辺の別の誘電体膜11と誘電体膜3を取り除く工程が必要となる。
【0024】
次に、半導体ウエハを半導体チップに分割し、実装基板上に実装した後、アンテナを形成する製造方法について説明する。実装基板12上に半導体チップ2が複数個実装されている。上記実施の形態同様、半導体チップ2は、複数の機能ブロック1が形成され、機能ブロック内あるいはアンテナによる信号伝送を行わない部分を接続する配線金属7が形成されている。最上層は層間絶縁膜8で被覆されており、後工程でアンテナが接続する部分の層間絶縁膜8は除去されている(図8)。
【0025】
次に、全面に誘電体膜3を形成する(図9)。ここで、アンテナ形成領域の誘電体膜3の厚さが、少なくともアンテナの長さに相当する厚さとなるように、誘電体膜3の形成厚さが設定される。誘電体膜の形成は、塗布法、ゾルゲルの塗布と焼結により形成する方法、化学的気相成長等を用いることができる。誘電体膜3を通常のホトリソグラフ法によりエッチング除去し、アンテナを形成する領域に、アンテナの形状となるように孔9を形成する(図10)。
【0026】
孔9内をアンテナとなる金属膜10で充填する。金属膜10を充填する方法は、全面に金属膜をスパッタ法により形成した後、メッキ法で孔内に金属を充填させる方法や、蒸着法、スパッタ法、化学的メッキ法等を組合せて行うこともできる(図11)。
【0027】
次にCMP法を用いて、誘電体膜3上の金属膜10を除去し、誘電体膜3中に延出する金属柱形状のアンテナ4を形成する(図12)。最後に、誘電体膜3、アンテナ4上に別の誘電体膜11を積層形成し、半導体装置を完成する(図13)。
【0028】
このように本発明の製造方法は、通常の半導体装置の製造工程により、簡便に形成することができる。なお、図1に概念図として示した半導体装置では、半導体チップ周辺にボンディングパッドが配置された構造となっている。このような半導体装置を形成する場合には、上記製造工程に加え、ボンディングパッド周辺の別の誘電体膜11と誘電体膜3を取り除く工程が必要となる。
【0029】
このように、複数の半導体チップを実装基板に実装させた後であっても、半導体チップ上にアンテナや誘電体膜を形成することができるので、同一のプロセスにより形成することが困難な半導体チップについても、本発明の製造方法を適用することができ、利点が大きい。
【0030】
【発明の効果】
以上説明したように本発明の半導体装置は、電磁波により信号の送受信を行なう構成とすることによって、配線遅延をなくすことが可能となった。また従来配線が占有していた面積を少なくすることができ、チップコストの削減を図ることができた。
【0031】
また、誘電体を電磁波の伝送媒体とすることによって、伝送波長を比誘電率に反比例して短くすることができ、通常の半導体装置に適用可能な構造を提供することができた。
【0032】
本発明の半導体装置では、数GHz以上の信号伝送が可能となり、高性能の電子デバイスやその応用機器などを提供できるという利点がある。
【0033】
伝送信号は、周波数多重方式、時間多重方式、スペクトラム拡散変調・復調方式などを選択することによって、クロストークを防止することができる。
【0034】
本発明の製造方法は、通常の半導体装置の製造工程のみで構成されており、簡便に本発明の半導体装置を製造することが可能である。
【0035】
また本発明の製造方法は、半導体チップを実装基板に実装した後であっても、簡便に本発明の半導体装置を製造することが可能であり、同一のプロセスで形成することが困難な半導体チップについても、適用することが可能である。
【図面の簡単な説明】
【図1】本発明の半導体装置の概念図である。
【図2】本発明の半導体装置に製造方法を説明する図である。
【図3】本発明の半導体装置に製造方法を説明する図である。
【図4】本発明の半導体装置に製造方法を説明する図である。
【図5】本発明の半導体装置に製造方法を説明する図である。
【図6】本発明の半導体装置の製造方法を説明する図である。
【図7】本発明の半導体装置の製造方法を説明する図である。
【図8】本発明の別の半導体装置の製造方法を説明する図である。
【図9】本発明の別の半導体装置の製造方法を説明する図である。
【図10】本発明の別の半導体装置の製造方法を説明する図である。
【図11】本発明の別の半導体装置の製造方法を説明する図である。
【図12】本発明の別の半導体装置の製造方法を説明する図である。
【図13】本発明の別の半導体装置の製造方法を説明する図である。
【符号の説明】
1 機能ブロック
2 半導体チップ
3 誘電体膜
4 アンテナ
5 ボンディングパッド
6 半導体ウエハ
7 配線金属
8 層間絶縁膜
9 孔
10 金属膜
11 別の誘電体膜
12 実装基板[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device and a manufacturing method thereof, and more particularly to a semiconductor device capable of performing signal transmission wirelessly and a manufacturing method thereof.
[0002]
[Prior art]
In conventional semiconductor devices, signal transmission between a plurality of functional elements (active elements, passive elements) and between functional blocks having a specific function is performed through a wiring metal formed on a semiconductor substrate by processing a metal film. It was broken. In addition, when a plurality of semiconductor devices are mounted on a mounting substrate, signal transmission between the semiconductor devices is performed through a wiring metal formed by processing a metal film on the mounting substrate.
[0003]
However, such a wiring metal has a capacitance between the wirings and the semiconductor substrate, and the wiring conductivity is finite, so that a so-called wiring delay occurs. For example, in a microprocessor whose clock frequency exceeds 1 GHz, there is a problem that timing is shifted due to wiring delay when a clock signal is transmitted through the wiring metal. In particular, when a high device performance and a high operating frequency due to the miniaturization of elements are required, this wiring delay is a very big problem.
[0004]
In order to solve such a wiring delay problem, a method of performing signal transmission using a transmission line such as a microstrip line or a coplanar line has been attempted, and there is a report that it can cope with a clock signal of about 5 GHz. However, the transmission line requires a structure in which the wiring layer used for grounding and the transmission line are paired, the wiring cannot be brought close to reduce interference with other wiring, and it is necessary to form multiple layers, and the occupied area There is a drawback that becomes larger. As the frequency further increased, thicker wiring metal and dielectric layers were required to reduce losses, requiring more and more area and hindering higher device density.
[0005]
In addition, as the integration of semiconductor devices progresses and functions increase, the amount of transmission and the transmission speed increase dramatically. To transmit data in parallel, the number of wires increases dramatically and the number of layers increases. This is an increasingly necessary factor that increases the cost of semiconductor devices.
[0006]
Therefore, a method has been proposed in which the wiring metal is eliminated and electromagnetic waves or light is used for signal transmission. However, the conventionally proposed method uses air as a transmission medium, and it is necessary to secure a space on the chip through which electromagnetic waves and light can pass. However, such a structure cannot be put in a mold package of a normal semiconductor device. Also, in the case of electromagnetic waves, the wavelength of the electromagnetic waves is longer than the size of the semiconductor chip, and the increase in the chip area is too large to integrate many antennas in the semiconductor chip and use them for data transmission within the chip. There was a problem. Also in the method using light, providing a large number of optical transmission / reception units in the same chip and securing the light passing path has a problem that the increase of the chip area is too large.
[0007]
[Problems to be solved by the invention]
Thus, the method using the transmission line has a problem that the area of the transmission line becomes large. Further, the method of transmitting electromagnetic waves and light with a practical size using air as a medium has a problem that it is difficult to form an antenna for transmitting and receiving and an optical transmitting and receiving unit. An object of the present invention is to solve these problems, and to provide a semiconductor device capable of performing signal transmission by electromagnetic waves that does not cause wiring delay and is not subject to mounting restrictions, and a method for manufacturing the same.
[0008]
[Means for Solving the Problems]
To achieve the above object, a semiconductor device of the present invention according to
[0012]
DETAILED DESCRIPTION OF THE INVENTION
The semiconductor device of the first invention will be described below. FIG. 1 is a conceptual diagram of a semiconductor device of the present invention configured to wirelessly transmit signals. A plurality of
[0013]
Here, electromagnetic waves propagating in the
[0014]
Signals to be transmitted can be multiplexed and transmitted / received using a communication method such as a frequency multiplexing method, a time multiplexing method, or a spread spectrum modulation / demodulation method. Thereby, data transmission can be performed with the same antenna between a plurality of functional blocks, and the number of antennas can be reduced. In addition, it is possible to individually select a communication method for transmission / reception between functional blocks, and the problem of crosstalk does not occur.
[0015]
The dielectric film as an electromagnetic wave transmission medium has been a problem in the past because the wavelength of the electromagnetic wave to be transmitted can be shortened by selecting a material having a high relative dielectric constant, such as a ceramic such as alumina or an organic film. If the wavelength is too long, an antenna with a sufficient length cannot be secured, and sufficient signal strength cannot be obtained, reducing the difficulty of transmission and reception, and at the same time, leakage of electromagnetic waves to the outside of the semiconductor device Can be prevented.
[0016]
When a material having a relative dielectric constant = 10 is selected as the dielectric film, the wavelength of the electromagnetic wave in the dielectric becomes 1/10. When the frequency of the clock signal is 10 GHz, the wavelength in the air is 3 cm, but the wavelength in the dielectric film is 3 mm, which is a dimension that can be formed on the semiconductor integrated chip. In addition, the occupied area does not increase and the effect is great.
[0017]
FIG. 1 shows a conceptual diagram, and is not limited to the structure, and can be variously changed. For example, it is not limited to signal transmission between the
[0018]
In the semiconductor device of the present invention, it is not necessary to perform all signal transmission by an antenna, and it goes without saying that a part of signal transmission may be performed by a conventional wiring metal. Also, as shown in FIG. 1, by providing the
[0019]
Next, a method for manufacturing a semiconductor device according to the second invention will be described. First, a case where a semiconductor device is formed on the
[0020]
Next, the
[0021]
The inside of the
[0022]
Next, using a chemical mechanical polishing (CMP) method, the metal film 10 on the
[0023]
Thus, the manufacturing method of the present invention can be easily formed by a normal manufacturing process of a semiconductor device. The semiconductor device shown as a conceptual diagram in FIG. 1 has a structure in which bonding pads are arranged around the semiconductor chip. When such a semiconductor device is formed, in addition to the above manufacturing process, bonding is performed. A step of removing another dielectric film 11 and
[0024]
Next, a manufacturing method for forming an antenna after dividing a semiconductor wafer into semiconductor chips and mounting the semiconductor wafer on a mounting substrate will be described. A plurality of
[0025]
Next, the
[0026]
The inside of the
[0027]
Next, the metal film 10 on the
[0028]
Thus, the manufacturing method of the present invention can be easily formed by a normal manufacturing process of a semiconductor device. Note that the semiconductor device shown as a conceptual diagram in FIG. 1 has a structure in which bonding pads are arranged around the semiconductor chip. In forming such a semiconductor device, in addition to the above manufacturing process, a process of removing another dielectric film 11 and
[0029]
As described above, even after a plurality of semiconductor chips are mounted on the mounting substrate, an antenna or a dielectric film can be formed on the semiconductor chip, so that it is difficult to form by the same process. Also, the manufacturing method of the present invention can be applied, and there is a great advantage.
[0030]
【The invention's effect】
As described above, the semiconductor device of the present invention can eliminate wiring delay by adopting a configuration in which signals are transmitted and received by electromagnetic waves. Further, the area occupied by the conventional wiring can be reduced, and the chip cost can be reduced.
[0031]
Further, by using a dielectric as an electromagnetic wave transmission medium, the transmission wavelength can be shortened in inverse proportion to the dielectric constant, and a structure applicable to a normal semiconductor device can be provided.
[0032]
In the semiconductor device of the present invention, signal transmission of several GHz or more is possible, and there is an advantage that a high-performance electronic device and its application equipment can be provided.
[0033]
For transmission signals, crosstalk can be prevented by selecting a frequency multiplexing method, a time multiplexing method, a spread spectrum modulation / demodulation method, or the like.
[0034]
The manufacturing method of the present invention comprises only a normal semiconductor device manufacturing process, and the semiconductor device of the present invention can be easily manufactured.
[0035]
In addition, the manufacturing method of the present invention can easily manufacture the semiconductor device of the present invention even after the semiconductor chip is mounted on the mounting substrate, and is difficult to form in the same process. It is also possible to apply to.
[Brief description of the drawings]
FIG. 1 is a conceptual diagram of a semiconductor device of the present invention.
FIG. 2 is a diagram illustrating a method for manufacturing a semiconductor device of the present invention.
FIG. 3 is a diagram illustrating a method for manufacturing the semiconductor device of the present invention.
FIG. 4 is a diagram illustrating a method for manufacturing the semiconductor device of the present invention.
FIG. 5 is a diagram illustrating a method for manufacturing the semiconductor device of the present invention.
FIG. 6 is a diagram illustrating a method for manufacturing a semiconductor device of the present invention.
FIG. 7 is a diagram illustrating a method for manufacturing a semiconductor device of the present invention.
FIG. 8 is a diagram illustrating another method for manufacturing a semiconductor device of the present invention.
FIG. 9 is a diagram illustrating another method for manufacturing a semiconductor device of the present invention.
FIG. 10 is a diagram illustrating another method for manufacturing a semiconductor device of the present invention.
FIG. 11 is a drawing for explaining another method for manufacturing a semiconductor device of the present invention.
FIG. 12 is a diagram illustrating another method for manufacturing a semiconductor device of the present invention.
FIG. 13 is a drawing for explaining another method for manufacturing a semiconductor device of the present invention.
[Explanation of symbols]
DESCRIPTION OF
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000142852A JP4704543B2 (en) | 2000-05-16 | 2000-05-16 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000142852A JP4704543B2 (en) | 2000-05-16 | 2000-05-16 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001326328A JP2001326328A (en) | 2001-11-22 |
JP4704543B2 true JP4704543B2 (en) | 2011-06-15 |
Family
ID=18649753
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000142852A Expired - Fee Related JP4704543B2 (en) | 2000-05-16 | 2000-05-16 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4704543B2 (en) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004327568A (en) * | 2003-04-23 | 2004-11-18 | Japan Science & Technology Agency | Semiconductor device |
US7590397B2 (en) | 2003-09-10 | 2009-09-15 | Sony Corporation | Signal processing apparatus and signal processing method, program, and recording medium |
JP4406403B2 (en) | 2004-01-28 | 2010-01-27 | パナソニック株式会社 | Module and mounting structure using the same |
JP4652861B2 (en) | 2005-03-23 | 2011-03-16 | 三菱電機株式会社 | Semiconductor device |
US9577322B2 (en) | 2008-10-21 | 2017-02-21 | Nxp B.V. | Wireless interconnect for an integrated circuit |
KR20140115231A (en) * | 2013-03-20 | 2014-09-30 | 삼성전자주식회사 | Antenna, user terminal apparatus, and method of controlling antenna |
JP6171905B2 (en) * | 2013-12-09 | 2017-08-02 | 富士通株式会社 | Semiconductor device |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0677709A (en) * | 1992-08-28 | 1994-03-18 | Nissan Motor Co Ltd | Semiconductor millimeter wave device |
JPH10256478A (en) * | 1997-03-11 | 1998-09-25 | Toshiba Corp | Semiconductor integrated circuit device |
JPH10303367A (en) * | 1997-04-30 | 1998-11-13 | Nec Corp | Semiconductor integrated circuit device and clock signal supplying method |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11191707A (en) * | 1997-12-25 | 1999-07-13 | Kyocera Corp | Planar array antenna |
JP2000124406A (en) * | 1998-10-16 | 2000-04-28 | Synthesis Corp | Integrated circuit data communicating device, integrated circuit chip and integrated circuit using the same |
-
2000
- 2000-05-16 JP JP2000142852A patent/JP4704543B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0677709A (en) * | 1992-08-28 | 1994-03-18 | Nissan Motor Co Ltd | Semiconductor millimeter wave device |
JPH10256478A (en) * | 1997-03-11 | 1998-09-25 | Toshiba Corp | Semiconductor integrated circuit device |
JPH10303367A (en) * | 1997-04-30 | 1998-11-13 | Nec Corp | Semiconductor integrated circuit device and clock signal supplying method |
Also Published As
Publication number | Publication date |
---|---|
JP2001326328A (en) | 2001-11-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107786183B (en) | Embedded RF filter package structure and method of manufacturing the same | |
US7400222B2 (en) | Grooved coaxial-type transmission line, manufacturing method and packaging method thereof | |
EP2315364B1 (en) | Signal transmission through LC resonant circuits | |
US7945231B2 (en) | Semiconductor device for an ultra wideband standard for ultra-high-frequency communication, and method for producing the same | |
US20080142941A1 (en) | 3d electronic packaging structure with enhanced grounding performance and embedded antenna | |
US20030122246A1 (en) | Integrated chip package structure using silicon substrate and method of manufacturing the same | |
US20040046254A1 (en) | Integrated chip package structure using metal substrate and method of manufacturing the same | |
US20070296065A1 (en) | 3D electronic packaging structure having a conductive support substrate | |
EP3808698B1 (en) | Chip packaging method and chip packaging structure | |
WO2019225698A1 (en) | Circuit board | |
JP4704543B2 (en) | Semiconductor device | |
JP2005102098A (en) | High-frequency module and radio communication device using the same | |
JP4527570B2 (en) | High frequency module and wireless communication apparatus equipped with the same | |
JP4253741B2 (en) | Duplexer | |
WO2014013831A1 (en) | Module and module manufacturing method | |
JP7316399B2 (en) | Packaging structure with antenna and manufacturing method thereof | |
TW200403885A (en) | Semiconductor module structure incorporating antenna | |
JP3081786B2 (en) | High frequency semiconductor device | |
JPH0951206A (en) | Branching filter and its manufacture | |
KR20050065861A (en) | Wireless transceiver module for ultra wide-band | |
JP7383215B2 (en) | circuit board | |
KR100583239B1 (en) | Transmitter/receiver module of communication | |
CN118074660B (en) | Wafer level package structure | |
KR100811783B1 (en) | Antenna switch using low temperature co-fired ceramic | |
KR100577079B1 (en) | The integrated module and fabricating method using aligning, stacking and cutting different kind substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070207 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080708 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101102 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101217 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110222 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110310 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4704543 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |