JP4701771B2 - DC / DC converter - Google Patents
DC / DC converter Download PDFInfo
- Publication number
- JP4701771B2 JP4701771B2 JP2005083854A JP2005083854A JP4701771B2 JP 4701771 B2 JP4701771 B2 JP 4701771B2 JP 2005083854 A JP2005083854 A JP 2005083854A JP 2005083854 A JP2005083854 A JP 2005083854A JP 4701771 B2 JP4701771 B2 JP 4701771B2
- Authority
- JP
- Japan
- Prior art keywords
- converter
- voltage
- transformer
- snubber
- semiconductor switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
この発明は、変圧器によりその入出力が絶縁されたDC/DC(直流/直流)コンバータ、特に変圧器二次側の整流回路にクランプスナバを用いたDC/DCコンバータの起動方式に関する。 The present invention relates to a DC / DC (direct current / direct current) converter whose input and output are insulated by a transformer, and more particularly, to a DC / DC converter starting method using a clamp snubber in a rectifier circuit on the secondary side of the transformer.
図4に、例えば特許文献1に開示されたDC/DCコンバータの例を示す。
図4において、2はDC/ACコンバータ(直流/交流変換器)であり、その入力には直流電源1が、その出力には変圧器5の1次巻線6が接続される。DC/AC変換器2はU相レグ(アーム)3およびV相レグ4で構成されるインバータであり、U相レグ3は半導体スイッチ3a,3b、また、V相レグ4は半導体スイッチ4a,4bから構成される。これらの半導体スイッチ3a,3b,4a,4bはそれぞれ、制御装置26から出力されるゲート信号に基きオン,オフ動作する。このスイッチング動作により、直流電力を交流電力に変換し1次巻線6に交流電圧を印加する。
FIG. 4 shows an example of a DC / DC converter disclosed in Patent Document 1, for example.
In FIG. 4,
変圧器5の2次巻線7,8にはそれぞれ全波整流回路11,12が接続され、DC/AC変換器2により変換された交流電力を、直流電力に変換する。そして、全波整流回路11と12の間に接続された平滑インダクタンス13と、第1全波整流回路11の正側と第2全波整流回路12の負側との間に接続された平滑コンデンサ22により、電力リプルを除去し、直流負荷23に直流電力を供給する。また、負荷の電圧V0を電圧検出器24により検出し、制御装置26内の直流電圧制御部27は負荷の電圧V0を規定電圧にさせるゲート信号を出力する。
Full-
14,18は第1スナバ回路,第2スナバ回路である。スナバ回路は全波整流回路11,12を構成しているダイオードの転流時に、変圧器5の漏れインダクタンス9,10に蓄えられたエネルギーを吸収するものであり、それぞれスナバコンデンサ15,19、スナバ抵抗16,20、スナバダイオード17,21から構成される。
Reference numerals 14 and 18 denote a first snubber circuit and a second snubber circuit. The snubber circuit absorbs the energy stored in the
第1スナバ回路14は、第1スナバコンデンサ15と第1スナバダイオード17との直列回路を第1全波整流回路11の正極と負極間に接続し、この第1スナバコンデンサ15と第1スナバダイオード17との結合点と、平滑コンデンサ22の負側とを第1スナバ抵抗16で接続することで、第1スナバコンデンサ15の電圧を平滑コンデンサ22の電圧にクランプするものである。このような作用は第2スナバ回路18についても同様で、第2スナバコンデンサ19の電圧を平滑コンデンサ22の電圧にクランプする。
このように、スナバコンデンサ電圧を平滑コンデンサ電圧にクランプすることで、スナバコンデンサの充放電を抑制し、スナバ回路の損失を低減している。
The first snubber circuit 14 connects a series circuit of a first snubber capacitor 15 and a first snubber diode 17 between the positive electrode and the negative electrode of the first full-wave rectifier circuit 11, and the first snubber capacitor 15 and the first snubber diode. 17 is connected to the negative side of the smoothing capacitor 22 by the first snubber resistor 16, whereby the voltage of the first snubber capacitor 15 is clamped to the voltage of the smoothing capacitor 22. Such an action is the same for the second snubber circuit 18, and the voltage of the second snubber capacitor 19 is clamped to the voltage of the smoothing capacitor 22.
Thus, by clamping the snubber capacitor voltage to the smoothing capacitor voltage, charging / discharging of the snubber capacitor is suppressed and the loss of the snubber circuit is reduced.
ところで、上記のような従来方式においては、スナバコンデンサのクランプ電圧、すなわち平滑コンデンサ電圧Voを全波整流回路の出力電圧Vsc1,Vsc2よりも高くする必要がある。すなわち、起動時などで、平滑コンデンサ電圧Voが全波整流回路の出力電圧Vsc1,Vsc2の直流電圧よりも低い場合は、その電位差によって第1,第2スナバコンデンサおよび平滑コンデンサに過大な電流が流れるが、この突入電流は変圧器の漏れインダクタンスでは抑制できず、最悪の場合、この電流により装置が破壊するおそれがあるからである。 By the way, in the conventional method as described above, it is necessary to make the clamp voltage of the snubber capacitor, that is, the smoothing capacitor voltage Vo higher than the output voltages Vsc1 and Vsc2 of the full-wave rectifier circuit. That is, when the smoothing capacitor voltage Vo is lower than the DC voltage of the output voltages Vsc1 and Vsc2 of the full-wave rectifier circuit at the time of starting up, an excessive current flows through the first and second snubber capacitors and the smoothing capacitor due to the potential difference. However, this inrush current cannot be suppressed by the leakage inductance of the transformer, and in the worst case, the device may be destroyed by this current.
そこで、初期起動時における過電流の抑制方法として、ソフトスタートがある。これは、DC/ACコンバータの半導体素子のオン期間を、徐々に定格まで上昇させる方法であるが、出力を上昇させる速度によっては、スナバコンデンサへの突入電流を抑制できず、装置を破壊するおそれがある。
という問題がある。
したがって、この発明の課題は、上記のような突入電流を抑制し、装置の破壊を防止することにある。
Thus, there is a soft start as a method of suppressing overcurrent at the initial startup. This is a method of gradually increasing the ON period of the semiconductor element of the DC / AC converter to the rated value. However, depending on the speed at which the output is increased, the inrush current to the snubber capacitor cannot be suppressed and the device may be destroyed. There is.
There is a problem.
Accordingly, an object of the present invention is to suppress the inrush current as described above and prevent the destruction of the device.
このような課題を解決するため、請求項1の発明では、初期起動時に、変圧器1次側のDC/ACコンバータを構成する半導体スイッチに、入力電圧Viと半導体スイッチの最大電流値Imaxなどで決まるオン期間のゲート信号を与えることで、起動時の電流を制限することを特徴とする。
また、請求項2の発明では、初期起動時に、DC/ACコンバータを構成する半導体スイッチに、入力電圧Viと出力電圧Voと半導体スイッチの最大電流値Imaxなどで決まるオン期間のゲート信号を与えることで、起動時の電流を制限する。
In order to solve such a problem, according to the first aspect of the present invention, at the initial start-up, the semiconductor switch constituting the DC / AC converter on the primary side of the transformer is supplied with the input voltage Vi and the maximum current value Imax of the semiconductor switch. By providing a gate signal with a determined ON period, the current at startup is limited.
Further, in the invention of
この発明によれば、DC/DCコンバータで変圧器2次側にクランプスナバ回路を使用した場合でも、初期起動時に、入力電圧Viと半導体スイッチの最大電流値Imaxなどで決まるオン期間でオンさせるか、または入力電圧Viと出力電圧Voと半導体スイッチの最大電流値Imaxなどで決まるオン期間させることで、変圧器2次側のスナバコンデンサおよび平滑コンデンサへの突入電流を抑制でき、装置を破壊させることなく起動することができ、信頼性を向上させることができる。 According to the present invention, even when using the clamp snubber circuit the transformer secondary side DC / DC converter, on initial startup, at the input voltage Vi and the maximum current value on period determined by such Imax semiconductor switch either by, or that is the maximum current value on period determined by such Imax between the input voltage Vi output voltage Vo and the semiconductor switches, it is possible to suppress the inrush current to the snubber capacitor and the smoothing capacitor of the transformer secondary side, the device It can be started without being destroyed, and reliability can be improved.
図1はこの発明の原理を示す回路構成図で、図4の従来例と異なるのは制御装置26の代わりに制御装置28を用いる点である。以下、その相違点を主として説明する。
図1では、制御装置28は直流電圧制御部27と切換スイッチ30とから構成される。この切換スイッチ30は、出力電圧検出値Voおよび基準電圧に基き、以下のように出力を決定する。
FIG. 1 is a circuit configuration diagram showing the principle of the present invention. The difference from the conventional example of FIG. 4 is that a control device 28 is used instead of the control device 26. Hereinafter, the difference will be mainly described.
In FIG. 1, the control device 28 includes a DC voltage control unit 27 and a changeover switch 30. The changeover switch 30 determines the output based on the output voltage detection value Vo and the reference voltage as follows.
すなわち、起動時に出力電圧検出値Voと基準電圧を比較し、Vo<基準電圧の場合には、DC/AC変換器2の半導体素子のゲート信号として、スイッチングに必要な上昇時間以下の最小パルス指令値t1を選択し、変圧器2次側のスナバコンデンサおよび平滑コンデンサの初期充電を行なう。
そして、Voが基準電圧に達し起動が完了したら、直流電圧制御部27により決定されるゲート信号を選択する。
That is, the output voltage detection value Vo is compared with the reference voltage at the time of start-up, and if Vo <reference voltage, the minimum pulse command less than the rise time required for switching is used as the gate signal of the semiconductor element of the DC /
When Vo reaches the reference voltage and startup is completed, the gate signal determined by the DC voltage control unit 27 is selected.
図2はこの発明の実施の形態を示す要部回路図である。
これまでのものとの相違点は、比較器25、直流電圧制御部27、切換スイッチ30および起動パルス幅演算部32等からなる制御装置40を用いる点にある。以下、その相違点を主として説明する。
起動時に出力電圧検出値Voと基準電圧を比較器25で比較し、Vo<基準電圧の場合には、DC/AC変換器2の半導体素子のゲート信号として、起動パルス幅演算部32で決定したゲート信号t2を選択する。
Figure 2 is a circuit diagram showing an essential portion of a form of implementation of the present invention.
The difference from the above is that a control device 40 including a comparator 25, a DC voltage control unit 27, a changeover switch 30, a start pulse width calculation unit 32, and the like is used. Hereinafter, the difference will be mainly described.
The output voltage detection value Vo and the reference voltage are compared by the comparator 25 at the time of start-up. When Vo <reference voltage, the start pulse width calculation unit 32 determines the gate signal of the semiconductor element of the DC /
上記ゲート信号t2は、例えば変圧器,配線のインダクタンスをL、半導体素子の最大電流をImax、入力電圧検出値をViとして、次の(1)式のように決定する。
t2=L・Imax/Vi…(1)
そして、起動パルス幅t2のゲート信号により、変圧器2次側のスナバコンデンサおよび平滑コンデンサの初期充電を行なう。その後、Voが基準電圧に達し起動が完了したら、直流電圧制御部27により決定されるゲート信号を選択する。
The gate signal t2 is determined by the following equation (1), for example, assuming that the inductance of the transformer and wiring is L, the maximum current of the semiconductor element is Imax, and the input voltage detection value is Vi.
t2 = L · Imax / Vi (1)
Then, the initial charging of the snubber capacitor and the smoothing capacitor on the secondary side of the transformer is performed by the gate signal having the starting pulse width t2. Thereafter, when Vo reaches the reference voltage and the start-up is completed, a gate signal determined by the DC voltage control unit 27 is selected.
図3はこの発明の別の実施の形態を示す要部回路図である。
これまでのものとの相違点は、比較器25、直流電圧制御部27、切換スイッチ30および起動パルス幅演算部33等からなる制御装置50を用いる点にある。以下、その相違点を主として説明する。
起動時に出力電圧検出値Voと基準電圧を比較器25で比較し、Vo<基準電圧の場合には、DC/AC変換器2の半導体素子のゲート信号として、起動パルス幅演算部33で決定したゲート信号t3を選択する。
FIG. 3 is a main circuit diagram showing another embodiment of the present invention.
The difference from the conventional one is that a control device 50 including a comparator 25, a DC voltage control unit 27, a changeover switch 30, a start pulse width calculation unit 33, and the like is used. Hereinafter, the difference will be mainly described.
The output voltage detection value Vo and the reference voltage are compared by the comparator 25 at the time of start-up. When Vo <reference voltage, the start pulse width calculation unit 33 determines the gate signal of the semiconductor element of the DC /
上記ゲート信号t3は、例えば変圧器,配線のインダクタンスをL、半導体素子の最大電流をImax、入力電圧検出値をVi、nを変圧比(変圧器5の1次側巻数/2次側巻数)、出力電圧検出値をVoとして、次の(2)式のように決定する。
t3=L・Imax/(Vi−nVo)…(2)
このようにすれば、起動パルス幅t3を出力電圧Voの上昇に合わせて広げることができるので、変圧器2次側のスナバコンデンサおよび平滑コンデンサの充電時間を短くすることが可能となる。その後、Voが基準電圧に達し起動が完了したら、直流電圧制御部27により決定されるゲート信号を選択する。
The gate signal t3 is, for example, a transformer, the inductance of the wiring is L, the maximum current of the semiconductor element is Imax, the input voltage detection value is Vi, and n is the transformation ratio (primary winding number / secondary winding number of the transformer 5). The output voltage detection value is set as Vo and is determined as in the following equation (2).
t3 = L · Imax / (Vi−nVo) (2)
In this way, since the starting pulse width t3 can be increased in accordance with the increase in the output voltage Vo, the charging time for the snubber capacitor and the smoothing capacitor on the secondary side of the transformer can be shortened. Thereafter, when Vo reaches the reference voltage and the start-up is completed, a gate signal determined by the DC voltage control unit 27 is selected.
1…直流電源、2…DC/AC(直流/交流)変換器、5…変圧器、6…1次巻線、7,8…2次巻線、9,10…漏れインダクタンス、11,12…全波整流回路、13…平滑リアクトル、14,18…スナバ回路、22…平滑コンデンサ、23…直流負荷、24…電圧検出器、25…比較器、27…直流電圧制御部、28,40,50…制御装置、30…切換スイッチ、31…入力電圧検出器、32,33…起動パルス幅演算部。 DESCRIPTION OF SYMBOLS 1 ... DC power supply, 2 ... DC / AC (DC / AC) converter, 5 ... Transformer, 6 ... Primary winding, 7, 8 ... Secondary winding, 9, 10 ... Leakage inductance, 11, 12 ... Full wave rectifier circuit, 13 ... smoothing reactor, 14, 18 ... snubber circuit, 22 ... smoothing capacitor, 23 ... DC load, 24 ... voltage detector, 25 ... comparator, 27 ... DC voltage controller, 28, 40, 50 ... Control device, 30 ... Changeover switch, 31 ... Input voltage detector, 32, 33 ... Starting pulse width calculator.
Claims (2)
初期起動時には、前記DC/ACコンバータを構成する半導体スイッチに対し、少なくとも入力電圧と半導体スイッチの最大電流とで決まるオン期間のゲート信号を与えることにより、起動時の電流を制限することを特徴とするDC/DCコンバータ。 A DC / AC converter mainly composed of a semiconductor switch and having an input connected to a DC power supply is connected to the primary side of the transformer, and at least a rectifier circuit including a clamp snubber circuit is provided on the secondary side of the transformer. In a DC / DC converter having
At the time of initial start-up, the current at start-up is limited by giving a gate signal of an ON period determined by at least the input voltage and the maximum current of the semiconductor switch to the semiconductor switch constituting the DC / AC converter. DC / DC converter.
初期起動時には、前記DC/ACコンバータを構成する半導体スイッチに対し、少なくとも入力電圧と出力電圧と半導体スイッチの最大電流とで決まるオン期間のゲート信号を与えることより、起動時の電流を制限することを特徴とするDC/DCコンバータ。 A DC / AC converter mainly composed of a semiconductor switch and having an input connected to a DC power supply is connected to the primary side of the transformer. In a DC / DC converter having
At the time of initial startup, the current at startup is limited by giving a gate signal of an on period determined by at least the input voltage, the output voltage, and the maximum current of the semiconductor switch to the semiconductor switch constituting the DC / AC converter. DC / DC converter characterized by the above.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005083854A JP4701771B2 (en) | 2005-03-23 | 2005-03-23 | DC / DC converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005083854A JP4701771B2 (en) | 2005-03-23 | 2005-03-23 | DC / DC converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006271076A JP2006271076A (en) | 2006-10-05 |
JP4701771B2 true JP4701771B2 (en) | 2011-06-15 |
Family
ID=37206447
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005083854A Expired - Fee Related JP4701771B2 (en) | 2005-03-23 | 2005-03-23 | DC / DC converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4701771B2 (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02231963A (en) * | 1989-03-02 | 1990-09-13 | Fuji Electric Co Ltd | Control method for inverter |
JPH09294373A (en) * | 1996-04-25 | 1997-11-11 | Fuji Electric Co Ltd | Snubber circuit of insulation type ac/dc conversion device |
-
2005
- 2005-03-23 JP JP2005083854A patent/JP4701771B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02231963A (en) * | 1989-03-02 | 1990-09-13 | Fuji Electric Co Ltd | Control method for inverter |
JPH09294373A (en) * | 1996-04-25 | 1997-11-11 | Fuji Electric Co Ltd | Snubber circuit of insulation type ac/dc conversion device |
Also Published As
Publication number | Publication date |
---|---|
JP2006271076A (en) | 2006-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5125607B2 (en) | Power converter | |
JP4752484B2 (en) | DC-DC converter | |
KR0133163B1 (en) | Arc welder | |
JP6070853B2 (en) | Insulated gate semiconductor device | |
US8787055B2 (en) | Inverter device | |
JP7026898B2 (en) | Inverter circuit, X-ray irradiation device | |
JP2002233150A (en) | Resonance-type dc-to-dc converter | |
JP5516055B2 (en) | Power converter | |
JP6552774B1 (en) | Power converter | |
JP6112747B2 (en) | Power supply | |
JP4701771B2 (en) | DC / DC converter | |
JP2005348567A (en) | Dc-dc converter | |
JP2006246625A (en) | Switching power supply circuit | |
JP2008289217A (en) | Power converter | |
JPWO2007116481A1 (en) | Power supply | |
JP2022176587A (en) | Power supply circuit, control method and program | |
JP2005130562A (en) | Power converter | |
JP2011091927A (en) | Ac-dc converter | |
JP4096696B2 (en) | Rectifier | |
JP2016127677A (en) | Power converter | |
JP2619165B2 (en) | Power converter | |
JP2016111729A (en) | Inverter device | |
JPWO2007116444A1 (en) | Power supply device and power supply control method | |
WO2022168635A1 (en) | Power conversion system and control method | |
JP6602509B1 (en) | Power converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080116 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100903 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101012 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110208 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110221 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4701771 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140318 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |