JP4700934B2 - スピンフィルタ及びスピン状態分離方法 - Google Patents

スピンフィルタ及びスピン状態分離方法 Download PDF

Info

Publication number
JP4700934B2
JP4700934B2 JP2004207692A JP2004207692A JP4700934B2 JP 4700934 B2 JP4700934 B2 JP 4700934B2 JP 2004207692 A JP2004207692 A JP 2004207692A JP 2004207692 A JP2004207692 A JP 2004207692A JP 4700934 B2 JP4700934 B2 JP 4700934B2
Authority
JP
Japan
Prior art keywords
spin
factor
semiconductor channel
magnetic field
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004207692A
Other languages
English (en)
Other versions
JP2006032570A (ja
Inventor
淳作 新田
達志 赤崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2004207692A priority Critical patent/JP4700934B2/ja
Publication of JP2006032570A publication Critical patent/JP2006032570A/ja
Application granted granted Critical
Publication of JP4700934B2 publication Critical patent/JP4700934B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Hall/Mr Elements (AREA)

Description

本発明は、半導体中を伝搬するキャリアのスピン状態を分離するスピンフィルタおよびスピン状態分離方法に関する。
従来の半導体デバイスにおいては、電子の有する電荷のみを用いてきた。電子は電荷とともにスピンの自由度を有すが、これまで、電子のもつスピンの性質を積極的に用いたデバイスはなかった。最近、半導体デバイスは、微細化の限界に到達しつつあり、電子の有する「電荷」と「スピン」を同時に利用することにより、従来にない機能を有する新しいデバイスを標榜したスピントロニクスの分野が注目されるようになってきた。半導体中でスピンデバイスを実現するには、(1)スピン偏極したキャリアの生成、(2)スピンの輸送、記憶、演算操作、(2)最終的なスピン状態の検出、という操作手法を確立する必要がある。
このうち、半導体中にスピン偏極した電子を生成する最も確立された技術として、円偏光した光により価電子帯から伝導体にスピン偏極した電子を励起する方法がある。しかしながら、この方法の場合、選択則による制限により100%スピン偏極した電子を得るのは不可能であり、電子とともに正孔が対となって生成されるため、電子−正孔再結合によりスピンの緩和時間を充分長くすることができないという問題があった。
また、強磁性体電極から半導体へのスピン注入は、金属と半導体のコンダクタンスの違いから半導体中で大きなスピン偏極度を得るのは困難であることが理論的に指摘されている。このようなコンダクタンスの違いを克服する方法として、強磁性体と半導体の間にトンネルバリアを挿入する方法が提案されているが、現在のところ依然大きなスピン偏極度は得られていない。
最近、III族を一部Mnで置換したIII-V族希薄磁性半導体が合成できるようになってきたが、これに関しても、キャリアはp型で、スピン軌道相互作用の影響を受けスピン緩和が早く、また、強磁性転位温度(キュリー温度Tc)が室温以下(Tc=110K)であるという問題がある。
このような状況の中、スピン偏極した電子の生成と輸送、スピン状態の検出という観点から、Stern−Gerlach効果(以下、SG効果と呼ぶ)を用いた不均一磁場によるスピンフィルタが提案されている(例えば、非特許文献1参照。)
図8は、SG効果を概念的に示す図である。Stern−Gerlach(1922)は、スピン1/2を持った銀(Ag)の原子をオーブン炉からスリットを介して取り出し、この不均一な磁場勾配を通過させる実験を行うことにより、上向きおよび下向きスピンをそれぞれ有する原子e1およびe2を空間的に分離することに成功した。
尚、非特許文献1においては、このSG効果を用いて、GaAs(ガリウムヒ素)の一次元または二次元電子ガスと不均一磁場を組み合わせたスピンフィルタが提案されている。
J. Wroebel, T. Dietl, K. Fronc, A. Lusakowski, M. Czeczott, G. Grabecki, R. Hey, and K. H. Ploog, Physica E 10, 91 (2001).
しかしながら、上述したSG効果を用いたスピンフィルタは、半導体チャネルでの電子速度が速く、不均一磁場を通過する相互作用時間が短くなるため上向き、下向きスピンの充分な偏向角度が得られないため、実現するのは不可能であった。
また、磁性体を用いた不均一磁場は、二次元電子ガスに垂直な成分をゼロにすることは困難であり、この磁場の垂直成分は電子に対するローレンツ力として作用するため、スピン上向き、下向きにかかわらず、一定方向に軌道を曲げる効果として働き、SG効果によるキャリアスピンの空間分離を防げるという問題点があった。
元々、SG効果の実験は、上述したように電荷ゼロでスピン1/2を持った銀の原子が用いて行われたため、電荷を持った原子あるいは電子のSG効果については、ローレンツ力を受けることからSG効果の検証は困難であることが、予言されてきた。その理由は、ローレンツ力によりスピンの偏向角度に不確定性が生じることによる。その理由は次の通りである。電磁気学によれば、磁場Bは、磁荷が存在しないため▽・B=0を満たす。
Figure 0004700934
ここで、簡単のため、図8の座標系において、∂B/∂x=0を仮定すると、y軸方向の磁場勾配∂By/∂yがゼロでなければ、キャリアの伝搬方向に垂直なz軸方向にもゼロでない磁場勾配∂Bz/∂z=−(∂By/∂y)が存在する(この場合、z方向の磁場成分の大きさ|∂Bz/∂z|は最大となる)。
このz軸方向の磁場勾配∂Bz/∂zの存在により、z軸方向に分布した電子は、異なった力を受け、スピン偏向角度に不確定性ΔφSGが生じることになる。即ち、電荷を持ったキャリアは、ローレンツ力を受けるため、スピン偏向角度に不確定性が生じ、この偏向角度の広がりがSG効果観測の本質的な問題点であることが指摘されている。
本発明は、上記の問題を解決するためになされたものであり、不均一磁場やを用いなくても、半導体中を伝搬するキャリアの異なるスピン状態を分離するのに充分なスピンの偏向角度を得ることができるスピンフィルタおよびスピン状態分離方法を提供することを目的とする。
上記目的を達成するため、請求項1記載の本発明は、半導体中を伝搬するキャリアのスピン状態毎にキャリアを分離するスピンフィルタであって、前記キャリアが伝搬する方向に対して垂直な方向に均一磁場を印加する均一磁場印加手段と、前記キャリアを閉じこめて、前記キャリアを伝搬する、次式
Figure 0004700934
(ここで、Eは伝導帯のバンド端からのエネルギーでフェルミエネルギー、E はエネルギーギャップ、g は自由電子のg−因子、Δ so は価電子帯のスピン軌道相互作用による分離エネルギー、2p cv /m は伝導帯と価電子帯のバンド間マトリクスエレメントである)で与えられるg−因子の小さな材料にg−因子の大きな材料を挿入した半導体チャネルと、前記半導体チャネルにゲート電圧を印加する電圧印加手段と、を有し、前記半導体チャネルにかかる有効なゲート電圧を印加された磁場方向と同一方向に空間勾配をもたせて非一様とすることによって、前記半導体チャネルのg−因子を、印加された磁場方向と同一方向に空間勾配をもたせて非一様となるように制御することを特徴とする。
請求項2記載の本発明は、請求項1記載の発明において、前記スピンフィルタは、前記半導体チャネル上に厚さの異なるゲート絶縁層を挿入し、前記半導体チャネルのg−因子に空間勾配をもたせることを特徴とする。
請求項3記載の本発明は、請求項1記載の発明において、前記ゲート電圧印加手段は、印加する電圧が異なる複数のゲート電極を備え、前記半導体チャネルのg−因子に空間勾配をもたせることを特徴とする。
請求項4記載の本発明は、請求項1乃至3のいずれか1項に記載の発明において、前記半導体チャネルは、弾性散乱体が導入されていることを特徴とする。
請求項5記載の本発明は、請求項1乃至4のいずれか1項に記載の発明において、磁性材料を用いたスピン検出用の電極を出力側に有することを特徴とする。
請求項6記載の本発明は、請求項1乃至5のいずれか1項に記載の発明において、磁性材料を用いたスピン注入用の電極を入力側に有することを特徴とする。
請求項7記載の本発明は、半導体中を伝搬するキャリアのスピン状態毎にキャリアを分離するスピン状態分離方法であって、前記キャリアを閉じこめて、前記キャリアを伝搬させる、次式
Figure 0004700934
(ここで、Eは伝導帯のバンド端からのエネルギーでフェルミエネルギー、E はエネルギーギャップ、g は自由電子のg−因子、Δ so は価電子帯のスピン軌道相互作用による分離エネルギー、2p cv /m は伝導帯と価電子帯のバンド間マトリクスエレメントである)で与えられるg−因子の小さな材料にg−因子の大きな材料を挿入した半導体チャネルに、前記キャリアが伝搬する方向に対して垂直な方向に均一磁場を印加し、前記半導体チャネルにゲート電圧を印加し、前記半導体チャネルにかかる有効なゲート電圧を印加された磁場方向と同一方向に空間勾配をもたせて非一様とすることによって、前記半導体チャネルのg−因子を、印加された磁場方向と同一方向に空間勾配をもたせて非一様となるように制御することを特徴とする。
請求項8記載の本発明は、請求項7記載の発明において、前記半導体チャネルを備えるスピンフィルタは、前記半導体チャネル上に厚さの異なるゲート絶縁層を挿入し、前記半導体チャネルのg−因子に空間勾配をもたせることを特徴とする。
請求項9記載の本発明は、請求項7記載の発明において、前記ゲート電圧を印加するゲート電圧印加手段は、印加する電圧が異なる複数のゲート電極を備え、前記半導体チャネルのg−因子に空間勾配をもたせることを特徴とする。
請求項10記載の本発明は、請求項7乃至9のいずれか1項に記載の発明において、前記半導体チャネルは、弾性散乱体が導入されていることを特徴とする。
請求項11記載の本発明は、請求項7乃至10のいずれか1項に記載の発明において、磁性材料を用いた電極を出力側に備えて、前記キャリアのスピン状態を検出することを特徴とする。
請求項12記載の本発明は、請求項7乃至11のいずれか1項に記載の発明において、磁性材料を用いた電極を入力側に備えて、スピン偏極したキャリアを注入することを特徴とする。
本発明によれば、半導体チャネルのg−因子をゲート電圧により制御可能であるので、g−因子の空間的勾配を利用して、Stern-Gerlach効果を半導体中で実現することができる。
この結果、不均一磁場を用いることなく、半導体中を伝搬するキャリアの異なるスピン状態を分離するのに充分なスピンの偏向角度を得ることができる。
以下、本発明の実施の形態を図面を用いて説明する。
<基本的事項>
まず、本発明を実施する上での前提となる基本的事項について説明する。以下に説明する基本的事項は、本発明の全ての実施形態に共通である。
g−因子は半導体のバンド構造と電子のエネルギーに依存し、次式で与えられている(A. A. Kiselev, E. L. Ivchenko, and U. Rossler, Phys. Rev. B58, 16353(1998)を参照)。
Figure 0004700934
ここで、Eは伝導帯のバンド端からのエネルギーでフェルミエネルギーに対応する。またEgはエネルギーギャップ、goは自由電子のg−因子、Δsoは、価電子帯のスピン軌道相互作用による分離エネルギー、2p2 cv/moは伝導帯と価電子帯のバンド間マトリクスエレメントである。したがって、g−因子は物質固有のパラメータと言える。しかしながら最近、半導体のヘテロ構造を用いて、電子波動関数の異なった物質間の存在確率の割合をゲート電圧によって変えることにより、g−因子の値をゲート電圧によって制御可能であることが実験的に検証されている(G.Salis, Y. Kato, K. Ensslin, D. C. Driscoll, A. C. Gossard, and D. D. Awschalom, Nature 414, 619(2001)、H. W. Jiang and E. Yablonovitch, Phys. Rev. B64, R041307(2001)、J. Nitta, Y. Lin, T. Akazaki, and T. Koga, Appl. Phys. Lett. 83,4565(2003)を参照)。
図1は、InAsをInGaAsチャネルに挿入した半導体ヘテロ構造においてコインシデンス法によって求めたg−因子のゲート電圧依存性を示している。図1(a)は、半導体の各レイヤーを示しており、図1(b)は、図1(a)に示す半導体の厚さ方向に対するポテンシャルエネルギー及び電子の存在確立を示している。図1(a)及び図1(b)より、電子はInAsチャネルに局在していることがわかる。また、図1(c)によれば、ゲート電圧Vgを増加するにつれ有効g−因子gは減少し、約4から3程度まで変化することが確認できる。これは、ゲート電圧を増加することにより、もともとg−因子の大きなInAsチャネルに存在していた電子波動関数の存在確率〈ΦInAs〉が減少するとともに、g−因子の小さなInGaAs中に存在する割合〈ΦInGaAs〉が増えることによって、全体のg−因子がゲート電圧によって変化したものである。即ち、
total(E)=gInAs(E)〈ΦInAs〉+gInGaAs(E)〈ΦInGaAs〉 (2)

である。この結果は、半導体のヘテロ構造をうまく設計することにより、波動関数の染み出し効果をゲート電圧によって制御することによりg−因子を電気的に制御することが可能であることを示している。また、この結果は一様な磁場が印加された系において、ゲート電圧によってg−因子に空間的な勾配をつければ、Zeeman効果によるスピン分離エネルギーgμBBが空間的に変化することになる。ここで、gはg−因子、μBはボーア磁子、Bは磁場である。本発明は、このスピン分離エネルギーの空間勾配を利用し、SG効果によりスピンフィルタを構成したものである。磁場は半導体二次元電子ガスに平行な、均一な磁場を印加すればよい。したがって、本発明においては、図8に示すz軸方向の磁場成分は常にゼロとすることが可能であり、ローレンツ力によるキャリアの軌道を曲げる効果を排除できるという特徴がある。
ここで、図8に示すSG効果について説明する。Zeeman効果による、ハミルトニアンは、磁場B中において次式で与えられる。
z=sgμBB (3)
ここで、スピンs=±1/2、gはg−因子、μBはボーア磁子、Bが磁場を表す。このZeemanエネルギーの空間変化は、ポテンシャルの空間変化に対応し電子スピンに対する力を及ぼす。例えば、図8に示す磁場Bのy軸成分に空間的勾配を与えると
Figure 0004700934
の力を受けるが、y軸方向に対し上向き、下向きスピンはそれぞれ反対方向に力を受け、スピンがこの空間的な磁場勾配の中を伝搬する際、分離が生じる。このSG効果によるスピンの偏向角度φSGは以下のように与えられる。
Figure 0004700934
ここで、Δtは、電子スピンが不均一磁場中を伝搬する時間に対応し、y軸方向に運動量Δpyの変化を生じることに対応している。pは電子スピンのx軸方向の運動量成分、F・Δtは電子スピンがy軸方向に受ける力積である。
本発明の要点は、ゲート電圧によって制御可能なg−因子に空間的な勾配をもたせ、スピン上向き下向きのエネルギー差Δ=±(1/2)gμBBに空間勾配をもたせることによりスピン上向きキャリアと下向きキャリアに逆向きの力を与え、空間分離させるスピンフィルタを構成することにある。これは、上述したSG効果と対比させて考えると、磁場Bの空間勾配の代わりに、g−因子の空間的勾配によりスピン分離エネルギーに空間勾配をもたせたスピンフィルタ機能を実現することに対応する。この場合においては、磁場Bの空間勾配が存在しないため、二次元電子化ガスに垂直なz軸方向の磁場をゼロにし、SG効果の妨げとなるローレンツ効果を排除できる。
上述したように、従来の強磁性体が作る磁場勾配を用いたスピンフィルタでは、電子がスピンとともに電荷をもっていることから、二次元電子ガス平面(x−y平面)に垂直な磁場成分によりローレンツ力の影響を受け電子スピンの軌道が曲げられる効果を無視できず、スピンフィルタを構成することが困難であった。
これに対して、本発明では、ゲート電圧によって制御可能なg−因子の空間勾配によって形成されるスピンが感じるポテンシャルの勾配をもちいるため、不均一磁場は一切必要としない。したがって、ローレンツ力により電子軌道が曲がる効果は全く無視できるものである。SG効果との類推により、g−因子に空間的勾配g(y)を与えると、上向き、下向きスピンは、それぞれ反対方向に力を受け、次式のように表せる。
Figure 0004700934
SG効果と同様にスピンの空間的分離が可能となる。このSG効果に起因したスピンの偏向角度φSGは、
Figure 0004700934
で与えられる。ここで、Δt=L/v、p=mである。尚、Lは半導体チャネルの長さ、vはフェルミ速度、mは電子の有効質量である。InAsの伝導帯端でのg−因子は−15、In0.53Ga0.47Asのg−因子は−4であるが、InとGaの組成比を連続的に変化させたチャネルを形成することにより、ゲート電圧によるg−因子の変化分として|Δg|=10程度まで期待できる。
また、最近では、極めてキャリア濃度の低い二次元電子ガスを形成することが可能になってきており、1×1010cm-2以下の低濃度が実現されている(Y.Hirayama, K. Muraki, and T. Saku, Appl. Phys. Lett. 72,1745(1998)参照。)。
このような低濃度キャリアによりフェルミ速度vFを小さくすることが可能である。例えば、チャネルの幅Wを1μm、スピン軌道相互作用がy軸方向に空間変化している領域をL=3μm、キャリア濃度をns=1×1010cm-2、有効質量m=0.03とすると、フェルミ速度はvF=96700m/secとなる。均一な外部磁場By=1Tを印加するとして、上の式に代入すると充分な偏向角度φSG=28.5[deg]が得られる。また、g−因子の空間変化する領域Lを長くすることにより、スピンの偏向角度をさらに大きくすることが可能となる。例えば、L=10μmにするとφSG=61.2degとなり充分なスピンの偏向角度が得られる。
<スピンフィルタの装置構成>
図2は、上述した基本的事項のもとに構成されたスピンフィルタ1の機能構成の概略を示すブロック図である。図2に示すスピンフィルタ1は、キャリアを閉じこめて、伝搬する半導体チャネル2、半導体チャネルに対して均一な磁場を印加する均一磁場印加部3、半導体チャネル2にゲート電圧を印加するゲート電圧印加部4、印加されたゲート電圧により半導体チャネル2のg因子の空間勾配を生成するg因子空間勾配生成部5を備えている。
半導体チャネル2は、キャリアの一つの空間次元方向に対する可動領域が他の二つの空間次元方向に対する可動領域に比べて無視できる程度に小さい二次元的な領域を有しており、キャリアはこの領域中で二次元電子ガスとして振舞う(以後、この二次元領域を「二次元電子ガスチャネル」と呼ぶ)。この二次元電子ガスチャネルは、例えば半導体量子井戸構造を形成することによってキャリアを二次元領域に閉じ込めている。このように空間一次元方向に幅の狭い半導体量子井戸構造は、よく知られているように、例えば具体的には、GaAsの薄膜の両面をAl0.3Ga0.7Asで挟んで積層したり、In0.53Ga0.47As薄膜の両面をInPで挟んで積層したりして構成することができる。
均一磁場印加部3は、例えば、例えば一又は複数の強磁性体を用いて構成される。
ゲート電圧印加部4は、ゲート電極下の半導体チャネル2に有効なゲート電圧を印加するものである。尚、ゲート電極は、トップゲート、バックゲートのいずれであってもよいし、トップゲート及びバックゲートの2つのゲート電極を備えるものであってもよい。
g因子空間勾配生成部5は、本発明の特徴的な部位であり、具体的には、後述するように各態様が考えられる。以下、具体的なスピンフィルタの構成について説明する。
図3(a)は、本発明の一実施例に係るスピンフィルタ10をz軸方向から見た概略図であり(上面図)、図3(b)は、図3(a)のA−B断面図である。
図3(b)に示すように、スピンフィルタ10は、y軸方向に厚さの異なったゲート絶縁層12を挿入することにより、二次元電子ガスチャネル14にかかる有効なゲート電圧の勾配が生じるため、ゲート電極11の下にある二次元電子ガスチャネル14のg−因子はy軸方向に空間的に勾配を生じるようになっている。従って、この空間を電子スピンがx軸方向に伝搬する間に、スピン上向きキャリアと下向きキャリアは逆方向に力を受け、スピンは空間的に分離する。例えば、ゲート電極11で覆われた後方にY型の分岐を設けておけば、端子T1には上向きスピン、端子T2には下向きスピンが流れ込む。尚、図3においては、磁場Bはy軸方向に均一に印加されている。
ここで、図3に示すように二次元電子ガスチャネル14の長さをL、幅をWとすると、Y型分岐で100%スピン偏極した電子を分離するための条件は、
tanφSG>W/L
である。例えば、L=2μmとすると、Wを1μm以下に充分細くすることは可能であり、一例として、φSG=22degであればW=0.8μmで上の条件は満たさせる。
尚、スピン検出手段の構成は、上述したY型の分岐に限定されるものではなく、分離したスピン状態を図3のy軸方向に沿って測定することができるものであれば如何なる構成であってもよい。また、ゲート絶縁層12は、必ずしも絶縁体である必要はなく、半導体であってもよいものである。
図4は、本発明の一実施例に係るスピンフィルタ20をz軸方向から見た概略図である。スピンフィルタ10においては、y軸方向に厚さの異なったゲート絶縁層12を挿入することにより、g−因子に空間的な勾配を持たせていたものを、スピンフィルタ20においては、y軸方向に複数の異なるゲート電圧を有するゲート電極21i(i=a,b,…,n;図4においては3つ)を備えることにより、g−因子に空間的な勾配を持たせるようにしたものである。それ以外の構成については、スピンフィルタ10と同様である。尚、本実施例以降においては、実施例1と異なる構成及び機能のみ説明し、その他の構成及び機能に関しては同一部分には同一符号を付して説明を省略する。
図5は、本発明の一実施例に係るスピンフィルタ30をz軸方向から見た概略図である。スピンフィルタ30は、スピンフィルタ10又は20の二次元電子ガスチャネル14にアンチ・ドットや人工的な不純物を導入し、キャリアである電子スピンの伝搬をドリフト速度に減速し、スピンの緩和長を長く保つようにしたものである。
ここで、半導体チャネル2にアンチ・ドットや人工的な不純物を導入する意義について説明する。
一般的に、g−因子の大きい系では、スピン軌道相互作用も強くなり、スピン緩和によりスピンの情報が長距離に渡って保持されないことが予言されている。しかしながら、最近のMonte Carloシミュレーションの手法をもちいた、スピン軌道相互作用のある2次元電子ガス系でスピンの緩和時間の計算によれば、アンチ・ドットなど人工的な弾性散乱体を導入することにより、電子の運動量緩和時間の1000倍以上までスピン緩和時間が長くなることが示されている。この結果は、スピン緩和機構がD’yakonov−Perel’機構に起因する場合、散乱によりスピンの歳差運動が抑えられ、緩和時間が長くなることに起因する。InGaAs系二次元電子ガスにおいては、スピン緩和にD‘yakonov−Perel’機構が重要な役割を果たしていることを確認しており、チャネルに、人工的なアンチ・ドットや不純物散乱体を導入することによりスピン緩和を長くすることが可能となる(T.Koga, J. Nitta, T. Akazaki, and H. Takayanagi, Phys. Rev. Lett. 89,46801(2002)参照)。
この場合、散乱体により電子スピンは、ドリフト速度vdで非一様g−因子領域を伝搬することになる。すると非一様g−因子領域における滞在時間Δtが長くなり、大きな偏向角度φSGを得ることができる。また、有効的なx軸方向の運動量も〈px〉=mvとなり、vFをvdで置き換えた偏向角度は次式で与えられる。
Figure 0004700934
これは、式(7)のフェルミ速度vFがドリフト速度vdで置き換わったことになっており、半導体チャネル2を拡散的な系にすることにより、非一様スピン軌道相互作用領域における滞在時間Δtが長くなり、大きな偏向角度φSGを得るには、都合が良いことを示している。ちなみ、不純物散乱により電子移動度μが、μ=10,000cm2/Vs、x方向に電子を加速するための電界E=1V/cmを印加したとするとドリフト速度vd=100m/secとなり、|Δg|=1,By=1mT、L=1μmとしても大きな偏向角度φSG=86.6degが得られる。ドリフト速度によるキャリアの伝搬が支配的になる場合は、印加する一様磁場の大きさは、1mT以下でも充分であることが示される。
図6は、本発明の一実施例に係るスピンフィルタ40をz軸方向から見た概略図である。スピンフィルタ40は、スピンフィルタ10、20又は30の出力側の端子T1及びT2に磁性体電極を用いたもので、各磁性体電極のスピンを逆向きにすることにより、一方の端子のみにキャリアが流れるようにしたものである。例えば、図6においては、端子T1にのみ電流が流れるが、端子T2には電流は流れない。しかし、各磁性体電極に磁場を印加して、それぞれのスピンの向きを反転させると、今度は、端子T2に電流が流れ、端子T1には電流は流れない。
このように、スピンフィルタ40においては、出力側の磁性体電極を制御することで、端子間の電流を制御することが可能となっている。
図7は、本発明の一実施例に係るスピンフィルタ50をz軸方向から見た概略図である。スピンフィルタ50は、スピンフィルタ10、20又は30の入力側の端子T0に磁性体電極を用いたもので、端子T0から注入されたキャリアのスピンの向きにより出力側の端子T1又はT2のいずれか一方の端子のみにキャリアが流れるようにしたものである。例えば、図7においては、端子T1にのみ電流が流れるが、端子T2には電流は流れない。しかし、磁性体電極に磁場を印加して、スピンの向きを反転させると、今度は、端子T2に電流が流れ、端子T1には電流は流れない。
本発明の実施例について説明してきたが、本発明の要旨を逸脱しない範囲において、本発明の実施例に対して種々の変形や変更を施すことができる。例えば、上記実施例においては、y軸方向に厚さの異なったゲート絶縁層12を挿入することにより、又は、y軸方向に複数の異なるゲート電圧を有するゲート電極21iを備えることにより、ゲート電極11の下にある二次元電子ガスチャネル14のg−因子はy軸方向に空間的に勾配を生じるが、g−因子の空間的勾配を生成する方法はこれに限定されず、他の方法であってもよい。例えば、二次元電子ガスチャネル14のy軸方向の厚さを不均一にして、g−因子の空間的勾配を生成してもよいものである。
以上、本発明の実施の形態によれば、半導体チャネルのg−因子をゲート電圧により制御可能であるので、g−因子の空間的勾配を利用して、SG効果を半導体中で実現することができる。
この結果、不均一磁場を用いることなく、半導体中を伝搬するキャリアの異なるスピン状態を分離するのに充分なスピンの偏向角度を得ることができる。
また、半導体チャネルに弾性散乱体を導入することにより、スピンの緩和を充分に長くすることができるので、室温においても動作可能となる。
半導体チャネルのg因子とゲート電圧の関係を示す図である。 本発明の一実施形態に係るスピンフィルタの機能構成を示すブロック図である。 図1のスピンフィルタの具体的な実施例1を示す図である。 図1のスピンフィルタの具体的な実施例2を示す図である。 図1のスピンフィルタの具体的な実施例3を示す図である。 図1のスピンフィルタの具体的な実施例4を示す図である。 図1のスピンフィルタの具体的な実施例5を示す図である。 Stern-Gerlachの実験を概念的に示す説明図である。
符号の説明
1,10,20,30,40,50…スピンフィルタ
2…半導体チャネル
3…均一磁場印加部
4…ゲート電圧印加部
5…g因子空間勾配生成部
11,21i…ゲート電極
12…ゲート絶縁層
14…二次元電子ガスチャネル

Claims (12)

  1. 半導体中を伝搬するキャリアのスピン状態毎にキャリアを分離するスピンフィルタであって、
    前記キャリアが伝搬する方向に対して垂直な方向に均一磁場を印加する均一磁場印加手段と、
    前記キャリアを閉じこめて、前記キャリアを伝搬する、次式
    Figure 0004700934
    (ここで、Eは伝導帯のバンド端からのエネルギーでフェルミエネルギー、E はエネルギーギャップ、g は自由電子のg−因子、Δ so は価電子帯のスピン軌道相互作用による分離エネルギー、2p cv /m は伝導帯と価電子帯のバンド間マトリクスエレメントである)で与えられるg−因子の小さな材料にg−因子の大きな材料を挿入した半導体チャネルと、
    前記半導体チャネルにゲート電圧を印加する電圧印加手段と、を有し、
    前記半導体チャネルにかかる有効なゲート電圧を印加された磁場方向と同一方向に空間勾配をもたせて非一様とすることによって、前記半導体チャネルのg−因子を、印加された磁場方向と同一方向に空間勾配をもたせて非一様となるように制御することを特徴とするスピンフィルタ。
  2. 前記スピンフィルタは、前記半導体チャネル上に厚さの異なるゲート絶縁層を挿入し、前記半導体チャネルのg−因子に空間勾配をもたせることを特徴とする請求項1記載のスピンフィルタ。
  3. 前記ゲート電圧印加手段は、印加する電圧が異なる複数のゲート電極を備え、前記半導体チャネルのg−因子に空間勾配をもたせることを特徴とする請求項1記載のスピンフィルタ。
  4. 前記半導体チャネルは、弾性散乱体が導入されていることを特徴とする請求項1乃至3のいずれか1項に記載のスピンフィルタ。
  5. 磁性材料を用いたスピン検出用の電極を出力側に有することを特徴とする請求項1乃至4のいずれか1項に記載のスピンフィルタ。
  6. 磁性材料を用いたスピン注入用の電極を入力側に有することを特徴とする請求項1乃至5のいずれか1項に記載のスピンフィルタ。
  7. 半導体中を伝搬するキャリアのスピン状態毎にキャリアを分離するスピン状態分離方法であって、
    前記キャリアを閉じこめて、前記キャリアを伝搬させる、次式
    Figure 0004700934
    (ここで、Eは伝導帯のバンド端からのエネルギーでフェルミエネルギー、E はエネルギーギャップ、g は自由電子のg−因子、Δ so は価電子帯のスピン軌道相互作用による分離エネルギー、2p cv /m は伝導帯と価電子帯のバンド間マトリクスエレメントである)で与えられるg−因子の小さな材料にg−因子の大きな材料を挿入した半導体チャネルに、前記キャリアが伝搬する方向に対して垂直な方向に均一磁場を印加し、
    前記半導体チャネルにゲート電圧を印加し、
    前記半導体チャネルにかかる有効なゲート電圧を印加された磁場方向と同一方向に空間勾配をもたせて非一様とすることによって、前記半導体チャネルのg−因子を、印加された磁場方向と同一方向に空間勾配をもたせて非一様となるように制御することを特徴とするスピン状態分離方法。
  8. 前記半導体チャネルを備えるスピンフィルタは、前記半導体チャネル上に厚さの異なるゲート絶縁層を挿入し、前記半導体チャネルのg−因子に空間勾配をもたせることを特徴とする請求項7記載のスピン状態分離方法。
  9. 前記ゲート電圧を印加するゲート電圧印加手段は、印加する電圧が異なる複数のゲート電極を備え、前記半導体チャネルのg−因子に空間勾配をもたせることを特徴とする請求項7記載のスピン状態分離方法。
  10. 前記半導体チャネルは、弾性散乱体が導入されていることを特徴とする請求項7乃至9のいずれか1項に記載のスピン状態分離方法。
  11. 磁性材料を用いた電極を出力側に備えて、前記キャリアのスピン状態を検出することを特徴とする請求項7乃至10のいずれか1項に記載のスピン状態分離方法。
  12. 磁性材料を用いた電極を入力側に備えて、スピン偏極したキャリアを注入することを特徴とする請求項7乃至11のいずれか1項に記載のスピン状態分離方法。
JP2004207692A 2004-07-14 2004-07-14 スピンフィルタ及びスピン状態分離方法 Expired - Fee Related JP4700934B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004207692A JP4700934B2 (ja) 2004-07-14 2004-07-14 スピンフィルタ及びスピン状態分離方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004207692A JP4700934B2 (ja) 2004-07-14 2004-07-14 スピンフィルタ及びスピン状態分離方法

Publications (2)

Publication Number Publication Date
JP2006032570A JP2006032570A (ja) 2006-02-02
JP4700934B2 true JP4700934B2 (ja) 2011-06-15

Family

ID=35898566

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004207692A Expired - Fee Related JP4700934B2 (ja) 2004-07-14 2004-07-14 スピンフィルタ及びスピン状態分離方法

Country Status (1)

Country Link
JP (1) JP4700934B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11402445B2 (en) 2015-10-27 2022-08-02 Hosein Majlesi Electron intrinsic spin analyzer

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4928861B2 (ja) * 2006-08-01 2012-05-09 日本電信電話株式会社 スピンの分離方法、スピンフィルタ、スピントランジスタ
JP5397902B2 (ja) * 2007-03-16 2014-01-22 国立大学法人東北大学 スピン緩和変動方法、スピン流検出方法、及び、スピン緩和を利用したスピントロニクスデバイス
JP5198385B2 (ja) * 2009-08-18 2013-05-15 独立行政法人科学技術振興機構 半導体積層構造
JP5198384B2 (ja) * 2009-08-18 2013-05-15 独立行政法人科学技術振興機構 半導体積層構造
JP2011071395A (ja) * 2009-09-28 2011-04-07 Nippon Telegr & Teleph Corp <Ntt> スピン偏極キャリア生成素子およびスピン偏極キャリアの生成方法
WO2011118374A1 (ja) * 2010-03-25 2011-09-29 日本電気株式会社 熱型センサ及びプラットフォーム
CN103718303B (zh) * 2011-08-22 2015-05-20 独立行政法人科学技术振兴机构 整流装置、晶体管以及整流方法
GB2502312A (en) * 2012-05-24 2013-11-27 Ibm Logic gates using persistent spin helices

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09106913A (ja) * 1995-10-13 1997-04-22 Matsushita Electric Ind Co Ltd 磁電変換素子

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09106913A (ja) * 1995-10-13 1997-04-22 Matsushita Electric Ind Co Ltd 磁電変換素子

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11402445B2 (en) 2015-10-27 2022-08-02 Hosein Majlesi Electron intrinsic spin analyzer

Also Published As

Publication number Publication date
JP2006032570A (ja) 2006-02-02

Similar Documents

Publication Publication Date Title
Koo et al. Rashba effect in functional spintronic devices
Hamaya et al. Spin transport and relaxation in germanium
Dietl et al. Families of magnetic semiconductors—an overview
Ando et al. Mesoscopic physics and electronics
Lv et al. Electric-field control of spin–orbit torques in WS2/permalloy bilayers
Borselli et al. Pauli spin blockade in undoped Si/SiGe two-electron double quantum dots
US20180182954A1 (en) Apparatus for spin injection enhancement and method of making the same
JP4700934B2 (ja) スピンフィルタ及びスピン状態分離方法
Ferry Transport in Semiconductor Mesoscopic Devices
Banerjee et al. Phase asymmetry of Andreev spectra from Cooper-pair momentum
Sun et al. Room temperature ferromagnetism and transport properties in InN/VTe2 van der Waals heterostructures
JP4700933B2 (ja) スピンフィルタ及びスピン状態分離方法
Nualpijit et al. Pure spin-valley currents induced by spin-valley-momentum locked states and perfect optical-switch in WSe2-encapsulated bilayer graphene
Ciorga Electrical spin injection and detection in high mobility 2DEG systems
Majidi et al. Quantum transport of pseudospin-polarized Dirac fermions in gapped graphene nanostructures
Jena Spin scattering by dislocations in III-V semiconductors
Sirohi et al. Enhanced thermoelectric efficiency in armchair silicene nanoribbons decorated by mn
Daqiq Spin-filter devices based on resonant magnetic tunnel junctions
Ekenberg et al. Analysis of electric-field-induced spin splitting in wide modulation-doped quantum wells
Dietl Tailoring spin ordering in magnetic semiconductors
Zeng et al. Spin filtering and spin separating effects in U-shaped topological insulator devices
Borges et al. Comparative study of spin injection into metals and semiconductors
Han et al. Electron and magnon resonant tunneling: materials, physics and devices
Nonoyama et al. Spin-dependent transport in a double barrier structure with a ferromagnetic material emitter
Fujita et al. Achieving highly localized effective magnetic fields with non-uniform Rashba spin-orbit coupling for tunable spin current in metal/semiconductor/metal structures

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060802

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101012

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101119

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110301

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110307

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees