JP4695823B2

JP4695823B2 - Semiconductor device

Info

Publication number: JP4695823B2
Application number: JP2003053750A
Authority: JP
Inventors: 敦渡邊; 泰久石川
Original assignee: Mitsumi Electric Co Ltd
Current assignee: Mitsumi Electric Co Ltd
Priority date: 2003-02-28
Filing date: 2003-02-28
Publication date: 2011-06-08
Anticipated expiration: 2023-02-28
Also published as: JP2004266044A

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置に係り、特に、静電放電保護を行う保護回路を内臓した半導体装置に関する。
【０００２】
近年の高集積化が進んだ半導体装置において、積載される半導体集積回路を構成する素子は微小であり、静電気放電（ＥＳＤ；electrostatic discharge）により、容易に破壊される。このため、半導体集積回路には、外部で発生した静電気放電から内部回路を保護するための静電保護回路が設置されている。
【０００３】
【従来の技術】
前記したような、静電保護回路が設置された半導体装置１００の概略を、以下図１に示す。
【０００４】
図１を参照するに、Ｓｉからなる半導体基板１０１上に形成される半導体装置１００の概略は、当該半導体基板１０１上に内部回路１０２が形成されてなる。
【０００５】
さらに前記半導体基板１０１上には、当該内部回路１０２の電源ラインが接続された電源電圧端子１０３、当該内部回路１０２の接地ラインが接続された接地端子１０４および当該内部回路１０２の信号ライン（Ｉ／Ｏライン）が接続された２つの信号端子１０５が設置されている。
【０００６】
また、前記半導体基板１０１の外縁に沿うように、前記半導体基板１０１の電位を取るための半導体基板１０１と同じ極性の拡散層１０９が形成されている。
【０００７】
前記したように、半導体装置１００においては前記内部回路１０２を保護するために静電保護回路が設置されており、例えば、図中に示すように、前記電源電圧端子１０３に隣接して保護回路１０６、また前記信号端子１０５に隣接して保護回路１０７および１０８が設置されている。前記保護回路１０６〜１０８は例えばダイオードからなり、以下図２に示す等価回路を形成している。ただし図中、先に説明した部分には同一の参照符号を付し、一部説明を省略する。
【０００８】
図２を参照するに、前記内部回路１０２には、電源ラインＬ１、信号ラインＬ２および接地ラインＬ３が接続されている。前記保護回路１０６は、前記電源ラインＬ１と前記接地ラインＬ３の間に、前記保護回路１０７は前記電源ラインＬ１と前記信号ラインＬ２の間に、また前記保護回路１０８は前記信号ラインＬ２と前記接地ラインＬ３の間にそれぞれ設置されている。
【０００９】
前記保護回路１０６〜１０８はそれぞれダイオードからなり、静電気などによって外部端子１０３，１０４，１０５に過大な電圧が加わった場合に、ダイオード１０６，１０７，１０８がオン状態となり接地ＧＮＤに電流を流すことにより、前記内部回路１０２に過電流が流れて当該内部回路１０２が破壊されるのを防止している。また、さらに前記信号ラインＬ２には、抵抗Ｒ１を挿入して、過電流が前記内部回路１０２に流れにくいようにしている。
【００１０】
【特許文献１】
特開２００２−２８９７７９
【００１１】
【発明が解決しようとする課題】
しかし、前記したような静電保護回路を半導体装置に設置する場合、例えば前記保護回路１０６〜１０８などのダイオードなどからなる保護回路を当該半導体装置に組み込むための設置スペースが必要となるために、半導体装置の小型化の上で問題となり、また高集積化の上でも問題となっていた。
【００１２】
さらに、前記したダイオードを用いた保護回路の場合、保護回路のクランプ能力を向上させて回路保護の能力を向上させようとすると、ダイオードを大きくする必要があり、前記した小型化、高集積化が困難になる問題があった。
【００１３】
そこで、本発明では上記の課題を解決した静電保護回路を有する半導体装置を提供することを課題としている。
【００１４】
本発明の具体的課題は、半導体装置の小型化・高集積化を可能とする省スペース型の静電保護回路を有する半導体装置を提供することである。
【００１５】
本発明の別の課題は、半導体素子の内部回路の保護能力を向上させて、静電気放電などの外乱要因の耐性にすぐれた半導体装置を提供することである。
【００１６】
【課題を解決するための手段】
本発明は、上記の課題を、半導体基板上に形成された複数の素子を含む内部回路を保護する静電保護回路を備えた半導体装置であって、前記半導体基板上に、当該半導体基板の外縁に沿うように配置されると共に、前記複数の素子を含む内部回路と、前記半導体基板の端部の角に配設された前記内部回路の端子とを、少なくとも前記角において連続して囲むように形成されたＰ型またはＮ型の極性である第１の不純物拡散層を有し、前記静電保護回路は、前記第１の不純物拡散層と、前記内部回路を連続して囲むように前記第１の不純物拡散層の外側に設けられ、前記第１の不純物拡散層とは異なる極性のＮ型またはＰ型の第２の不純物拡散層とが接することで形成されるＰＮ接合からなる１つのダイオードを含み、該ダイオードは前記端子と前記角で接続されたことを特徴とする半導体装置により、解決する。
【００１７】
本名発明によれば、半導体装置の内部回路を、当該半導体装置の外縁部に沿うように形成したＰＮ接合を含む静電保護回路で保護する構成とした。そのため、従来使用されることがなかった半導体装置外縁部に沿った、前記半導体措置の端部に近い領域を、静電保護回路の配設箇所として有効に利用することが可能となった。
【００１８】
そのため、従来静電保護回路を設置するために確保していた領域が不用となり、半導体装置を小型化することが可能となる。また、従来確保していた領域を内部回路の形成のために利用して集積度を向上させることも可能である。
【００１９】
さらに、前記したように外縁部に沿った端部を利用した静電保護回路を用いたことにより、静電保護回路を形成するＰＮ接合を有するダイオードやトランジスタなど保護回路を形成する素子の面積を増大させることが可能となり、保護回路のインピーダンスを低下させることが容易にできるために、保護回路のクランプ能力が向上して内部回路の保護能力を向上させることができる。
【００２０】
【発明の実施の形態】
次に、本発明による実施の形態を、図面に基づき、以下に説明する。
［第１実施例］
図３（Ａ）〜（Ｃ）は、本発明による静電保護回路を有する半導体装置１０を示した図である。図３（Ａ）は前記半導体装置１０の平面図を、図３（Ｂ）は前記半導体装置１０のＸ部の拡大図を、図３（Ｃ）は図３（Ｂ）に示した拡大図の断面図をそれぞれ示している。
【００２１】
まず、図３（Ａ）を参照するに、半導体装置１０の概略は、例えばＰ型のＳｉ基板１１の上に、例えば、電界効果トランジスタ、バイポーラトランジスタ、メモリセルなどの素子を含む内部回路１２が形成された構造となっている。
【００２２】
前記内部回路１２の電源ラインＬｄ（図４で後述）は、前記半導体基板１１の端部の一角に形成された電源電圧端子１３に接続され、また前記内部回路の接地ラインＬｇ（図４で後述）は同様に前記半導体基板１１の端部の一角に形成された接地端子１４に接続されている。
【００２３】
また、前記内部回路のＩ／Ｏ信号の通信を行う信号ラインＬｓ（図４で後述）が接続された、２つの信号接続端１５が同様に前記半導体基板１１の隅に配設されている。
【００２４】
また、前記半導体基板１１の外縁部に沿うように、前記半導体装置１０の端部には、前記半導体装置１０の外縁に沿うようにして、前記内部回路１２を囲むように、前記電源電圧端子１３に接続された、Ｎ型不純物拡散層からなるＮ型配線層２０が形成されている。さらに前記Ｎ型配線層２０の周囲には、前記接地端子１４に接続された、高濃度Ｐ型不純物拡散層からなるＰ型配線層１９が、同様に前記半導体装置１０の外縁部に前記内部回路１２を囲むように形成されている。
【００２５】
前記したＮ型配線層２０およびＰ型配線層１９の様子を、図３（Ａ）のＸで示した部分を拡大した図３（Ｂ）およびＹ−Ｙ断面図である図３（Ｃ）でみてみると、前記Ｎ型配線層２０を囲むように、前記Ｐ型配線層１９が形成されていることがわかる。
【００２６】
このように、前記Ｎ型配線層２０と前記Ｐ型配線層１９が接するＰＮ接合面を形成することで、当該ＰＮ接合面を含むダイオードが形成される。そのため、前記電源電圧端子１３が接続される前記電源ラインＬｄと、前記接地端子１４が接続される前記接地ラインＬｇの間にダイオードが挿入されることになり、このダイオードが静電保護回路として機能する。
【００２７】
また、前記信号接続端子１５に隣接して、前記信号ラインＬｓと、前記電源ラインＬｄの間に挿入されるダイオードを含む保護素子１７が設置されている。同様に前記信号接続端子１５に隣接して、前記信号ラインＬｓと前記接地ラインＬｇの間に挿入されるダイオードを含む保護素子１８が設置されている。
【００２８】
このような、前記した内部回路１２を含む保護回路の状態を以下図４に等価回路図として示す。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。
【００２９】
図４を参照するに、前記内部回路１２には、前記電源ラインＬｄ、前記接地ラインＬｇおよび信号ラインＬｓが接続されている。前記電源ラインＬｄと前記接地ラインＬｇの間には前記Ｎ型配線層２０と前記Ｐ型配線層１９からなるダイオートを含む保護回路Ｃが挿入されている。
【００３０】
この保護回路Ｃは、例えば静電放電などにより静電気などによってダイオードの降伏電圧を超える電圧が加わった場合に、逆方向に電流が流れることにより、前記内部回路１２に過電流が流れて当該内部回路１２が破壊されるのを防止している。
【００３１】
前術したように、従来素子が形成されることがなかった半導体装置の端部に前記保護回路Ｃを設置したことにより、従来保護回路のために利用されていた半導体１０の領域を有効に利用することが可能になる。たとえば、前記内部回路１２の設置スペースとして利用することにより、前記半導体装置１０の集積度を向上させることが可能となる。また、従来必要とされた保護回路設置領域が不用となるために前記半導体装置１０を小型化することも可能である。
【００３２】
さらに、半導体装置の端部を有効に利用することで、従来用いていたダイオードなどの保護素子に比べて面積が飛躍的に大きい保護素子を形成することができる。
【００３３】
例えば前記Ｎ型配線層２０と前記Ｐ型配線層１９によって形成されるＰＮ接合面を含むダイオードの場合、従来のように電源電圧接続端子に隣接して設置する場合に比べて飛躍的に形成できるダイオードの面積が大きくすることが可能であり、そのため前記保護回路Ｃのインピーダンスを低くすることが可能となる。
【００３４】
そのため、静電放電による前記内部回路１２の保護のためのクランプ能力が向上して内部回路の保護能力を向上させることが可能となる。
【００３５】
また、前記Ｎ型配線層２０の周囲に高濃度であるＰ型不純物拡散層である前記Ｐ型配線層１９を形成しているが、これは形成されるダイオードの降伏電圧を下げるためにこのような構造としている。すなわち、前記保護回路Ｃのダイオードの降伏電圧を下げて、前記内部回路１２の降伏電圧より低い値とすることで、前記内部回路１２を確実に破壊から保護する構造としている。また、必要とされる降伏電圧によって高濃度Ｐ型不純物拡散層は省略することが可能であり、その場合は前記Ｎ型配線層２０と前記半導体基板１１がＰＮ接合面を形成して前記した高濃度Ｐ型不純物拡散層を形成した場合と同様の効果を奏する。
【００３６】
また、このように前記Ｐ型配線層１９の不純物濃度を調整することで、前記内部回路１２の構造、すなわち耐圧能力によって適切な保護回路の降伏電圧に調整することができる。同様に、前記Ｎ型配線層２０の不純物濃度を調整することでも同様な調整を行う事ができる。
【００３７】
さらに、前記保護素子１７からなるダイオードを含む保護回路Ａおよび保護素子１８からなるダイオードを含む保護回路Ｂが、それぞれ前記電源ラインＬｄと前記信号ラインＬｓの間および前記信号ラインＬｓと前記接地ラインＬｇの間にそれぞれ挿入されて、保護回路として前記内部回路１２を保護している。前記信号ラインには抵抗ｒ１が設置されて前記内部回路１２を保護している。
【００３８】
また、このような静電保護回路を有する半導体装置１０は、Ｎ型Ｓｉ基板を用いても同様に形成することが可能である。
［第２実施例］
図５（Ａ）〜（Ｃ）は、前記半導体装置１０の変形例であり、Ｎ型Ｓｉ基板からなる半導体基板１１Ａを用いた場合の静電保護回路を有する半導体装置１０Ａを示したものである。ただし図中、先に説明した部分には同一の参照符号を付し、一部説明を省略する。
【００３９】
まず、図５（Ａ）を参照するに、Ｎ型Ｓｉ基板からなる半導体基板１１Ａの上に前記内部回路１２が形成されており、図４（Ａ）の場合と同様に前記電源電圧端子１３、前記接地端子１４および前記信号端子１５などが形成されている。また、前記保護素子１７、１８が形成されている部分も前記半導体装置１０の場合と同一である。
【００４０】
本実施例の場合は、前記接地端子１４にＰ型不純物拡散層からなるＰ型配線層２２が接続されている。
【００４１】
また、図４（Ｂ）の前記半導体装置１０Ａの拡大図および図４（Ｃ）の断面図に示すように、前記Ｐ型配線層２２の周囲には、高濃度Ｎ型不純物拡散層からなるＮ型配線層２１が形成されている。
【００４２】
このように、半導体基板の極性が異なるため、前記半導体装置１０の場合と比較するとＰ型不純物拡散層で形成される配線層と、Ｎ型不純物拡散層で形成される配線層の位置関係が逆になっている。等価回路としては第１実施例の場合に示した図４と同じになる。
【００４３】
本実施例の場合も、前記した第１実施例の場合と同じように、前記Ｐ型配線層２２とＮ型配線層２１のＰＮ接合面を含むダイオードが、前記電源ラインＬｄおよび前記接地ラインＬｇの間に挿入されて前記保護回路Ｃとして機能する。
【００４４】
そのため、第１実施例の場合と同様な効果がある。すわなち、従来素子が形成されることがなかった半導体装置の端部に前記保護回路Ｃを設置したことにより、前記半導体装置１０Ａの集積度を向上させる、または前記半導体装置１０を小型化することが可能となる。
【００４５】
さらに、面積が大きい保護素子を形成できるため、保護回路のインピーダンスを低くすることが可能となり、内部回路の保護能力を向上させることが可能となる。
【００４６】
また、第１実施例の場合と同様に、前記Ｐ型配線層２２または前記Ｎ型配線層２１の不純物濃度を調整することにより、前記内部回路１２に応じた保護回路の降伏電圧に調整することができる。その場合、必要とされる降伏電圧によって高濃度Ｎ型不純物拡散層は省略することが可能であり、その場合は前記Ｐ型配線層２２と前記半導体基板１１ＡがＰＮ接合面を形成して前記した高濃度Ｎ型不純物拡散層を形成した場合と同様の効果を奏する。
【００４７】
また、前記第１実施例の別の変形例として、図４の等価回路図における保護回路Ａを、前記保護回路Ｃと同様に半導体素子の端部に形成した半導体装置１０Ｂを次に示す。
［第３実施例］
図６（Ａ）〜（Ｃ）は、前記半導体装置１０の変形例であり、図４に示した等価回路図における保護回路Ｂを、前記保護回路Ｃと同様に半導体素子の端部に形成した半導体装置１０Ｂを示したものである。ただし図中、先に説明した部分には同一の参照符号を付し、一部説明を省略する。
【００４８】
図６（Ａ）は前記半導体装置１０Ｂの平面図を、図６（Ｂ）は前記半導体装置１０ＢのＸ部の拡大図を、図６（Ｃ）は図６（Ｂ）に示した拡大図の断面図をそれぞれ示している。
【００４９】
図６（Ａ）を参照するに、前記半導体装置１０の場合と同様に、Ｐ型Ｓｉ基板からなる前記半導体基板１１の外縁部に沿うように、前記半導体装置１０の端部には前記内部回路１２を囲むように前記接地端子１４に接続された、高濃度Ｐ型不純物拡散層からなるＰ型配線層１９が形成されている。
【００５０】
本実施例の場合、前記Ｐ型配線層１９と略平行に、さらに前記Ｐ型配線層１９に覆われるように、前記電源電圧端子１３に接続されるＮ型不純物拡散層からなるＮ型配線層２０ａが、例えば略Ｌ字型に形成されている。
【００５１】
また、図６（Ｂ）に示した、Ｘ部の拡大図および当該拡大図の断面図である図６（Ｃ）に示すように、先にＰ型配線層１９を拡散形成し、その上にＮ型配線層２０ａが拡散形成されている。
【００５２】
このようにして形成された、前記Ｐ型配線層１９と前記Ｎ型配線層２０のＰＮ接合面によって形成されるダイオードを含む回路が、前記した図４における保護回路Ｃとして前記電源ラインＬｄと前記接地ラインＬｇの間に挿入されている。
【００５３】
また、本実施例においてはさらに、図３において前記した保護素子１８に換わる保護素子を以下のように前記半導体装置１０Ｂの端部に設置して、前記した図４の等価回路における保護回路Ｂとしている。
【００５４】
まず、前記Ｐ型配線層１９に囲まれるように、略Ｌ字状にＮ型不純物拡散層からなるＮ型配線層２０ｂを形成して、それを前記信号端子１５に接続する。そのため、前記Ｐ型配線層１９とＮ型配線層２０ｂによってＰＮ接合面を有するダイオードを含む保護素子が形成され、図４の等価回路図における保護素子Ｂとして機能する。
【００５５】
このように、本実施例においては、前記保護回路Ｃに加えて、前記保護回路Ｂも、従来素子や回路が形成されることがなかった半導体装置の端部に設置した。
【００５６】
前記保護回路Ｃに加えて前記保護回路Ｂを、前記半導体装置１０Ｂの端部に、前記内部回路１２を囲むように設置したことにより、従来保護回路のために利用されていた半導体装置の領域をさらに有効に利用することが可能になる。たとえば、前記内部回路１２の設置スペースとして利用することにより、前記半導体装置１０の集積度を向上させることが可能となる。また、従来必要とされた保護回路設置領域が不用となるために前記半導体装置１０Ｂを小型化することも可能である。
【００５７】
さらに、半導体装置の端部を有効に利用することで、従来用いていたダイオードなどの保護素子に比べて面積が飛躍的に大きい保護素子を形成することができる。
【００５８】
例えば前記Ｎ型配線層２０ａと前記Ｐ型配線層１９によって形成されるＰＮ接合面を含むダイオードまたは前記Ｎ型配線層２０ｂと前記Ｐ型配線層１９を含むダイオードの場合、従来のように電源電圧接続端子や信号端子に隣接して設置する場合に比べて飛躍的に形成できるダイオードの面積が大きくすることが可能であり、そのため前記保護回路Ｃおよび前記保護回路Ｂのインピーダンスを低くすることが可能となる。
【００５９】
そのため、静電放電による前記内部回路１２の保護のためのクランプ能力が向上して内部回路の保護能力を向上させることが可能となる。
【００６０】
また、前記Ｎ型配線層２０ａおよび前記Ｎ型配線層２０ｂの周囲に高濃度であるＰ型不純物拡散層である前記Ｐ型配線層１９を形成しているが、これは形成されるダイオードの降伏電圧を下げるためにこのような構造としている。すなわち、前記保護回路Ｃおよび前記保護回路Ｂのダイオードの降伏電圧を下げて、前記内部回路１２の降伏電圧より低い値とすることで、前記内部回路１２を確実に破壊から保護する構造としている。また、必要とされる降伏電圧によって高濃度Ｐ型不純物拡散層は省略することが可能であり、その場合は前記Ｎ型配線層２０と前記半導体基板１１がＰＮ接合面を形成して前記した高濃度Ｐ型不純物拡散層を形成した場合と同様の効果を奏する。
【００６１】
また、このように前記Ｎ型配線層１９の不純物濃度を調整することで、前記内部回路１２の構造、すなわち耐圧能力によって適切な保護回路の降伏電圧に調整することができる。同様に、前記Ｐ型配線層２０ａ、２０ｂの不純物濃度を調整することで同様な調整を行う事ができる。
【００６２】
また、このような静電保護回路を有する半導体装置１０Ｂは、Ｎ型Ｓｉ基板を用いても同様に形成することが可能である。
［第４実施例］
図７（Ａ）〜（Ｃ）は、前記半導体装置１０Ｂの変形例であり、Ｎ型Ｓｉ基板を用いて形成した、半導体装置１０Ｃの例である。ただし図中、先に説明した部分には同一の参照符号を付し、一部説明を省略する。
【００６３】
図７（Ａ）は前記半導体装置１０Ｃの平面図を、図７（Ｂ）は前記半導体装置１０ＣのＸ部の拡大図を、図７（Ｃ）は図７（Ｂ）に示した拡大図の断面図をそれぞれ示している。
【００６４】
図７（Ａ）を参照するに、Ｎ型Ｓｉ基板からなる前記半導体基板１１Ａの外縁部に沿うように、前記半導体装置１０Ｃの端部には前記内部回路１２を囲むように前記電源電圧端子１３に接続された、高濃度Ｎ型不純物拡散層からなるＮ型配線層２１が形成されている。
【００６５】
本実施例の場合、前記Ｎ型配線層２１と略平行に、さらに前記Ｎ型配線層２１に覆われるように、前記接地端子１４に接続されるＰ型不純物拡散層からなるＰ型配線層２２ａが、例えば略Ｌ字型に形成されている。
【００６６】
また、図７（Ｂ）に示した、Ｘ部の拡大図および当該拡大図の断面図である図７（Ｃ）に示すように、前記Ｐ型配線層２２ａを覆うように、前記Ｎ型配線層２１が形成されている様子がわかる。
【００６７】
このようにして形成された、前記Ｎ型配線層２１とＰ型配線層２２ａのＰＮ接合面によって形成されるダイオードを含む回路が、前記した図２における保護回路Ｃとして前記電源ラインＬｄと前記接地ラインＬｇの間に挿入されている。
【００６８】
また、本実施例においてはさらに、図６において前記した保護素子１７に換わる保護素子を以下のように前記半導体装置１０Ｃの端部に設置して、前記した図４の等価回路における保護回路Ａとしている。
【００６９】
まず、前記Ｎ型配線層２１に囲まれるように、略Ｌ字状にＮ型不純物拡散層からなるＰ型配線層２２ｂを形成して、それを前記信号端子１５に接続する。そのため、前記Ｎ型配線層２１とＰ型配線層２２ｂによってＰＮ接合面を有するダイオードを含む保護素子が形成され、前記した図４の等価回路図における保護回路Ａとして機能する。
【００７０】
このように、本実施例においては、前記保護回路Ｃに加えて前記保護回路Ａも、従来素子や回路が形成されることがなかった半導体装置の端部に設置した。
【００７１】
前記保護回路Ｃに加えて前記保護回路Ａを、前記半導体装置１０Ｂの端部に前記内部回路１２を囲むように設置したことにより、従来保護回路のために利用されていた半導体装置の領域をさらに有効に利用することが可能になる。たとえば、前記内部回路１２の設置スペースとして利用することにより、前記半導体装置１０の集積度を向上させることが可能となる。また、従来必要とされた保護回路設置領域が不用となるために前記半導体装置１０Ｃを小型化することも可能である。
【００７２】
さらに、半導体装置の端部を有効に利用することで、従来用いていたダイオードなどの保護素子に比べて面積が大きい保護素子を形成することができる。
【００７３】
例えば前記Ｐ型配線層２２ａと前記Ｎ型配線層２１によって形成されるＰＮ接合面を含むダイオードまたは前記Ｐ型配線層２２ｂと前記Ｎ型配線層２１を含むダイオードの場合、従来のように電源電圧接続端子または信号端子に隣接して設置する場合に比べてダイオードの面積が大きくでき、そのため前記保護回路Ｃおよび前記保護回路Ａのインピーダンスを低くすることが可能となる。
【００７４】
そのため、静電放電による前記内部回路１２の保護のためのクランプ能力が向上して内部回路の保護能力を向上させることが可能となる。
【００７５】
また、前記Ｐ型配線層２２ａおよび前記Ｐ型配線層２２ｂの周囲に高濃度であるＮ型不純物拡散層である前記Ｎ型配線層２１を形成しているが、これは形成されるダイオードの降伏電圧を下げるためにこのような構造としている。すなわち、前記保護回路Ｃおよび前記保護回路Ａのダイオードの降伏電圧を下げて、前記内部回路１２の降伏電圧より低い値とすることで、前記内部回路１２を確実に破壊から保護する構造としている。また、必要とされる降伏電圧によって高濃度Ｎ型不純物拡散層は省略することが可能であり、その場合は前記Ｐ型配線層２２ａおよび２２ｂと前記半導体基板１１ＡがＰＮ接合面を形成して前記した高濃度Ｎ型不純物拡散層を形成した場合と同様の効果を奏する。
【００７６】
また、このように前記Ｎ型配線層２１の不純物濃度を調整することで、前記内部回路１２の構造、すなわち耐圧能力によって適切な保護回路の降伏電圧に調整することができる。同様に、前記Ｐ型配線層２２ａ、２２ｂの不純物濃度を調整することでも同様な調整を行う事ができる。
［第５実施例］
また、さらに前記した図３における半導体装置１０において、保護素子１７および１８の双方を、半導体装置の端部に形成した半導体装置１０Ｄの例を次に、図８（Ａ）〜（Ｅ）に示す。
【００７７】
図８（Ａ）は前記半導体装置１０Ｄの平面図を、図８（Ｂ）、（Ｄ）は前記半導体装置１０ＤのＸ部、Ｙ部のそれぞれの拡大図を、図８（Ｃ）、（Ｅ）は図８（Ｂ）、（Ｄ）に示した拡大図のそれぞれの断面図を示している。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。
【００７８】
まず、図８（Ａ）を参照するに、本実施例の場合は、半導体装置１０Ｄの端部に前記内部回路１２を囲むように、例えば略コの字状に高濃度のＰ型不純物拡散層からなる、前記接地端子１４に接続されたＰ型配線層２３が形成されている。これは、後述するＮ型不純物拡散層からなる配線層とＰＮ接合を形成して前記内部回路１２の保護素子とするためである。
【００７９】
前記Ｐ型配線層２３に略平行に、前記Ｐ型配線層２３に覆われるように前記電源電圧端子１３に接続されたＮ型不純物拡散層からなるＮ型配線層２４ａが略Ｌ字状に形成されている。
【００８０】
また、図８（Ｂ）に示した、Ｘ部の拡大図および当該拡大図の断面図である図８（Ｃ）に示すように、前記Ｎ配線２４ａを覆うように、前記Ｐ配線２３が形成されている様子がわかる。
【００８１】
このようにして形成された、前記Ｐ型配線層２３とＮ型配線層２４ａのＰＮ接合面によって形成されるダイオードを含む回路が、前記した図４における保護回路Ｃとして前記電源ラインＬｄと前記接地ラインＬｇの間に挿入されている。
【００８２】
また、図３において前記した保護素子１８に換わる保護素子を以下のように前記半導体装置１０Ｄの端部に設置して、前記した図４の等価回路における保護回路Ｂとしている。
【００８３】
まず、前記Ｐ型配線層２３に囲まれるように、Ｎ型不純物拡散層からなるＮ型配線層２４ｂを形成して、それを前記信号端子１５に接続する。そのため、前記Ｐ型配線層２３とＮ型配線層２４ｂによってＰＮ接合面を有するダイオードを含む保護素子が形成され、前記した図４の等価回路図における保護回路Ｂとして機能する。
【００８４】
また、さらに本実施例においては、図３において前記した保護素子１７に換わる保護素子を後述するように前記半導体装置１０Ｄの端部に設置して、前記した図４の等価回路における保護回路Ａとしている。
【００８５】
まず、前記半導体１０Ｄの端部に高濃度のＮ型不純物拡散層からなる前記電源電圧端子１３に接続された、Ｎ型配線層２５が形成されている。そこに、前記Ｎ型配線層２５に覆われるように、前記信号端子１５に接続されたＰ型不純物拡散層からなるＰ型配線層２６が形成されている。
【００８６】
また、図８（Ｄ）に示した、Ｘ’部の拡大図および当該拡大図の断面図である図８（Ｅ）に示すように、前記Ｐ型配線層２６を覆うように、前記Ｎ型配線層２５が形成されている様子がわかる。
【００８７】
このように、前記Ｎ型配線層２５に覆われるように、Ｐ型不純物拡散層からなるＰ型配線層２６を形成して、それが前記信号端子１５に接続されているために、前記Ｎ型配線層２５とＰ型配線層２６によって形成されるＰＮ接合面を有するダイオードを含む保護素子が、前記した図４の等価回路図における保護回路Ａとして機能している。
【００８８】
このように、本実施例においては、前記保護回路Ｃに加えて前記保護回路Ｂおよび前記保護回路Ａを、従来素子や回路が形成されることがなかった半導体装置の端部に設置した。
【００８９】
前記保護回路Ｃ、前記保護回路Ｂさらに前記保護回路Ａを、前記半導体装置１０Ｄの端部に前記内部回路１２を囲むように設置したことにより、従来保護回路のために利用されていた半導体装置の領域をさらに有効に利用することが可能になる。たとえば、前記内部回路１２の設置スペースとして利用することにより、前記半導体装置１０Ｄの集積度を向上させることが可能となる。また、従来必要とされた保護回路設置領域が不用となるために前記半導体装置１０Ｄを小型化することも可能である。
【００９０】
さらに、半導体装置の端部を有効に利用することで、従来用いていたダイオードなどの保護素子に比べて面積が大きい保護素子を形成することができる。
【００９１】
例えば前記Ｎ型配線層２４ａと前記Ｐ型配線層２３、前記Ｎ型配線層２４ｂと前記Ｐ型配線層２３および前記Ｐ型配線層２６と前記Ｎ型配線層２５によって形成されるＰＮ接合を含むダイオードの場合、従来のように電源接続端子、接地端子および信号端子に隣接して設置する場合に比べてダイオードの面積が大きくでき、そのため前記保護回路Ｃ、前記保護回路Ｂおよび保護回路Ａのインピーダンスを低くすることが可能となる。
【００９２】
そのため、静電放電による前記内部回路１２の保護のためのクランプ能力が向上して内部回路の保護能力を向上させることが可能となる。
【００９３】
また、前記Ｎ型配線層２４ａおよび前記Ｎ型配線層２４ｂの周囲に高濃度であるＰ型不純物拡散層である前記Ｐ型配線層２３を形成しているが、これは形成されるダイオードの降伏電圧を下げるためにこのような構造としている。すなわち、前記保護回路Ｃおよび前記保護回路Ｂのダイオードの降伏電圧を下げて、前記内部回路１２の降伏電圧より低い値とすることで、前記内部回路１２を確実に破壊から保護する構造としている。また、必要とされる降伏電圧によって高濃度Ｐ型不純物拡散層は省略することが可能であり、その場合は前記Ｎ型配線層２４ａ、２４ｂと前記半導体基板１１がＰＮ接合面を形成して前記した高濃度Ｐ型不純物拡散層を形成した場合と同様の効果を奏する。
【００９４】
同様に、前記Ｐ型配線層２６の周囲に高濃度であるＮ型不純物拡散層２５を形成しているが、これは形成されるダイオードの降伏電圧を下げるためにこのような構造としている。すなわたい、前記保護回路Ａのダイオードの降伏電圧を下げて、前記内部回路１２の降伏電圧より低い値とすることで、前記内部回路１２を確実に破壊から保護する構造としている。
【００９５】
また、このように前記Ｐ型配線層２３または前記Ｎ型配線層２５の不純物濃度を調整することで、前記内部回路１２の構造、すなわち耐圧能力によって適切な保護回路の降伏電圧に調整することができる。同様に、前記Ｎ型配線層２４ａ、２４ｂおよび前記Ｐ型配線層２６の不純物濃度を調整することでも同様な調整を行う事ができる。
【００９６】
また、このような静電保護回路を有する半導体装置１０Ｄは、Ｎ型Ｓｉ基板を用いても同様に形成することが可能である。
［第６実施例］
図９（Ａ）〜（Ｅ）は、前記した半導体装置１０Ｄと同様に、前記保護素子１７および１８の双方を、半導体装置の端部に形成した場合で、半導体基板にＮ型Ｓｉ基板を用いた例を示す。
【００９７】
図９（Ａ）は前記半導体装置１０Ｅの平面図を、図９（Ｂ）、（Ｄ）は前記半導体装置１０ＥのＸ部、Ｙ部のそれぞれの拡大図を、図９（Ｃ）、（Ｅ）は図９（Ｂ）、（Ｄ）に示した拡大図のそれぞれの断面図を示している。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。
【００９８】
まず、図９（Ａ）を参照するに、本実施例の場合は、半導体装置１０Ｅの端部に前記内部回路１２を囲むように、例えば略コの字状に高濃度のＮ型不純物拡散層からなる、電源電圧端子１３と接続されたＮ型配線層２７が形成されている。これは、後述するＰ型不純物拡散層からなる配線層とＰＮ接合を形成して前記内部回路１２の保護素子とするためである。
【００９９】
前記Ｎ型配線層２７に略平行に、前記Ｎ型配線層２７に覆われるように前記接地端子１３に接続されたＰ型不純物拡散層からなるＰ型配線層２８ａが略Ｌ字状に形成されている。
【０１００】
また、図９（Ｂ）に示した、Ｘ部の拡大図および当該拡大図の断面図である図９（Ｃ）に示すように、前記Ｐ配線２８ａを覆うように、前記Ｎ配線２７が形成されている様子がわかる。
【０１０１】
このようにして形成された、前記Ｎ型配線層２７と前記Ｐ型配線層２８ａのＰＮ接合面によって形成されるダイオードを含む回路が、前記した図４における保護回路Ｃとして前記電源ラインＬｄと前記接地ラインＬｇの間に挿入されている。
【０１０２】
また、図３において前記した保護素子１７に換わる保護素子を以下のように前記半導体装置１０Ｅの端部に設置して、前記した図４の等価回路における保護回路Ａとしている。
【０１０３】
まず、前記Ｎ型配線層２７に囲まれるように、Ｐ型不純物拡散層からなるＰ型配線層２８ｂを形成して、それを前記信号端子１５に接続する。そのため、前記Ｎ型配線層２７とＰ型配線層２８ｂによってＰＮ接合面を有するダイオードを含む保護素子が形成され、前記した図４の等価回路図における保護回路Ａとして機能する。
【０１０４】
また、さらに本実施例においては、図３において前記した保護素子１８に換わる保護素子を後述するように前記半導体装置１０Ｅの端部に設置して、前記した図４の等価回路における保護回路Ｂとしている。
【０１０５】
まず、前記半導体１０Ｅの端部に高濃度のＰ型不純物拡散層からなる前記接地端子１４に接続された、Ｐ型配線層３０が形成されている。そこに、前記Ｐ型配線層３０に覆われるように、前記信号端子１５に接続されたＮ型不純物拡散層からなるＮ型配線層３１が形成されている。
【０１０６】
また、図９（Ｄ）に示した、Ｙ部の拡大図および当該拡大図の断面図である図９（Ｅ）に示すように、前記Ｎ型配線層３１を覆うように、前記Ｐ型配線層３０が形成されている様子がわかる。
【０１０７】
このように、前記Ｐ型配線層３０に覆われるように、Ｎ型不純物拡散層からなるＮ型配線層３１を形成して、それが前記信号端子１５に接続されているために、前記Ｐ型配線層３０とＮ型配線層３１によって形成されるＰＮ接合面を有するダイオードを含む保護素子が、前記した図４の等価回路図における保護回路Ｂとして機能する。
【０１０８】
このように、本実施例においては、前記保護回路Ｃに加えて前記保護回路Ａおよび前記保護回路Ｂを、従来素子や回路が形成されることがなかった半導体装置の端部に設置した。
【０１０９】
前記保護回路Ｃ、前記保護回路Ｂさらに前記保護回路Ａを、前記半導体装置１０Ｅの端部に前記内部回路１２を囲むように設置したことにより、従来保護回路のために利用されていた半導体装置の領域をさらに有効に利用することが可能になる。たとえば、前記内部回路１２の設置スペースとして利用することにより、前記半導体装置１０Ｅの集積度を向上させることが可能となる。また、従来必要とされた保護回路設置領域が不用となるために前記半導体装置１０Ｅを小型化することも可能である。
【０１１０】
さらに、半導体装置の端部を有効に利用することで、従来用いていたダイオードなどの保護素子に比べて面積が大きい保護素子を形成することができる。
【０１１１】
例えば前記Ｐ型配線層２８ａと前記Ｎ型配線層２７、前記Ｐ型配線層２８ｂと前記Ｎ型配線層２７および前記Ｎ型配線層３１と前記Ｐ型配線層３０によって形成されるＰＮ接合を含むダイオードの場合、従来のように電源接続端子、接地端子および信号端子に隣接して設置する場合に比べてダイオードの面積が大きくすることが可能となり、そのため前記保護回路Ｃ、前記保護回路Ａおよび保護回路Ｂのインピーダンスを低くすることが可能となる。
【０１１２】
そのため、静電放電による前記内部回路１２の保護のためのクランプ能力が向上して内部回路の保護能力を向上させることが可能となる。
【０１１３】
また、前記Ｐ型配線層２８ａおよび前記Ｐ型配線層２８ｂの周囲に高濃度であるＮ型不純物拡散層である前記Ｎ型配線層２７を形成しているが、これは形成されるダイオードの降伏電圧を下げるためにこのような構造としている。すなわち、前記保護回路Ｃおよび前記保護回路Ａのダイオードの降伏電圧を下げて、前記内部回路１２の降伏電圧より低い値とすることで、前記内部回路１２を確実に破壊から保護する構造としている。また、必要とされる降伏電圧によって高濃度Ｎ型不純物拡散層は省略することが可能であり、その場合は前記Ｐ型配線層２８ａ、２８ｂと前記半導体基板１１がＰＮ接合面を形成して前記した高濃度Ｎ型不純物拡散層を形成した場合と同様の効果を奏する。
【０１１４】
同様に、前記Ｎ型配線層３１の周囲に高濃度であるＰ型不純物拡散層３０を形成しているが、これは形成されるダイオードの降伏電圧を下げるためにこのような構造としている。すなわち、前記保護回路Ｂのダイオードの降伏電圧を下げて、前記内部回路１２の降伏電圧より低い値とすることで、前記内部回路１２を確実に破壊から保護する構造としている。
【０１１５】
また、このように前記Ｎ型配線層２７または前記Ｐ型配線層３０の不純物濃度を調整することで、前記内部回路１２の構造、すなわち耐圧能力によって適切な保護回路の降伏電圧に調整することができる。同様に、前記Ｐ型配線層２８ａ、２８ｂおよび前記Ｎ型配線層３１の不純物濃度を調整することでも同様な調整を行う事ができる。
［第７実施例］
また、前記したように半導体装置の端部に内部回路を囲むようにＰＮ接合を含む保護素子を形成する方法を記述したが、さらに以下に示すように様々な変形、変更が可能である。
【０１１６】
図１０（Ａ）〜（Ｂ）は、前記半導体基板１１の端部にＰＮ接合を含む保護素子を形成する別の方法を示したものである。図１０（Ａ）は平面図を、図１０（Ｂ）は、Ｙ−Ｙ断面での断面図を示す。
【０１１７】
図１０（Ａ）を参照するに、内部回路が形成された半導体基板１１上に内部回路を囲むように当該内部回路を保護する保護素子が形成されている。この場合、高純度Ｐ型不純物拡散層からなるＰ型配線層３２が形成され、さらに前記Ｐ型配線層３２上に、Ｎ型不純物拡散層からなるＮ型配線層３３が形成されている。
【０１１８】
また、さらに前記Ｐ型配線層３２に略平行に高純度Ｎ型不純物拡散層からなるＮ型配線層３４を形成し、さらに前記Ｎ型配線層３４上にＰ型不純物拡散層からなるＰ型配線層３５を形成する。
【０１１９】
このようにＰＮ接合を有するダイオードを含む保護素子を、半導体装置の端部に平行に複数形成することができる。この場合も前記したように、保護素子の形成領域を節約することが可能であり、さらにダイオードの面積を大きくして保護素子の内部回路保護能力を向上させることが可能となる。
【０１２０】
このように半導体装置端部に任意にＰＮ接合を含む保護素子を形成することが可能であり、様々な変形・変更が可能となる。
［第８実施例］
また、前記した保護素子はＰＮ接合を含むダイオードを用いた例を示したが、次に示すように、さらに不純物拡散領域とＰＮ接合面を追加してＰＮＰ構造、もしくはＮＰＮ構造として半導体装置端部にバイポーラトランジスタを形成して内部回路の保護素子とすることが可能である。
【０１２１】
図１１（Ａ）〜（Ｂ）は、前記半導体基板１１の端部にバイポーラトランジスタを形成した例であり、図１１（Ａ）は平面図を、図１１（Ｂ）はＹ―Ｙ断面での断面図をそれぞれ示す。
【０１２２】
半導体基板１１の端部に、Ｎ型不純物拡散層からなるＮ型配線層３６を形成し、図１１（Ｂ）に示すように、前記Ｎ型配線層３６に囲まれるようにＰ型不純物拡散層からなるＰ型配線層３７を形成する。
【０１２３】
さらに前記Ｐ型配線層３７に囲まれるようにＮ型不純物拡散層からなるＮ型配線層３８を形成し、ＮＰＮ構造を形成してバイポーラトランジスタを形成する。
【０１２４】
このようにして形成したバイポーラトランジスタを、内部回路の保護回路として用いて保護回路を有する半導体装置を形成することができる。
【０１２５】
この場合、実施例１〜７に記載した効果と同様の効果が得られることに加えて、さらにトランジスタを用いているためにインピーダンスを下げることが容易である。すなわち、保護回路のクランプ能力が高く、大電流に耐える、内部回路の保護能力に優れた保護回路を形成することが可能である。
［第９実施例］
前記したように、トランジスタを用いて形成した保護回路を有する半導体装置の等価回路図を図１２に示す。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。
【０１２６】
図４における保護回路Ａ、ＢおよびＣが、バイポーラトランジスタからなる保護回路Ｔａ、ＴｂおよびＴｃに置き換えられている。この場合、前記したように、ダイオードを用いた場合にくらべて保護回路のインピーダンスをさらに低下させることが可能であり、保護回路の能力を向上させることが可能となる。
［第１０実施例］
また、さらに図１３に前記したバイポーラトランジスタと、ダイオードを組み合わせた保護回路を有する等価回路図を示す。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。
【０１２７】
この場合、前記した図１２における回路にさらにダイオードからなる保護回路Ａ〜Ｃを追加して、トランジスタとダイオードの双方による保護回路を形成している。これは電流の立ち上がりに対して高速に対応できるダイオードと、ダイオードに比較して低インピーダンス化が可能なトランジスタを組み合わせることにより、大電流に対して迅速にかつクランプ能力が高い回路保護機能を有するという効果がある。
［第１１実施例］
また、前記した図１３の場合に加えて、図１４に示すようにさらに抵抗Ｒ２および抵抗Ｒ３を負荷して、内部回路の保護を図ることが可能である。この場合さらに内部回路の保護能力が高くなる。
【０１２８】
以上、本発明を好ましい実施例について説明したが、本発明は上記の特定の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
【０１２９】
例えば、半導体装置端部に前記したＰＮ接合、およびトランジスタを任意に配置し、必要に応じて個数を増減するなどして組み合わせることでさらに電流の立ち上がりに対して迅速でクランプ能力の高い保護回路を形成することが可能である。
【０１３０】
【発明の効果】
本名発明によれば、半導体装置の内部回路を、当該半導体装置の外縁部に沿うように形成したＰＮ接合を含む静電保護回路で保護する構成とした。そのため、従来使用されることがなかった半導体装置外縁部に沿った、前記半導体措置の端部に近い領域を、静電保護回路の配設箇所として有効に利用することが可能となった。
【０１３１】
そのため、従来静電保護回路を設置するために確保していた領域が不用となり、半導体装置を小型化することが可能となる。また、従来確保していた領域を内部回路の形成のために利用して集積度を向上させることも可能となった。
【０１３２】
また、前記したように外縁部に沿った端部を利用した静電保護回路を用いたことにより、静電保護回路を形成するＰＮ接合を有するダイオードやトランジスタなど保護回路を形成する素子の面積を増大させることが可能となり、保護回路のインピーダンスを低下させることが容易にできるために、保護回路のクランプ能力が向上して内部回路の保護能力を向上させることが可能となった。
【図面の簡単な説明】
【図１】静電保護回路を有する従来の半導体装置の概略図である。
【図２】静電保護回路を有する従来の半導体装置の等価回路を示す図である。
【図３】（Ａ）〜（Ｃ）は、本発明による静電保護回路を有する半導体装置の概略図（その１）である。
【図４】本発明による静電保護回路を有する半導体装置の等価回路を示す図（その１）である。
【図５】（Ａ）〜（Ｃ）は、本発明による静電保護回路を有する半導体装置の概略図（その２）である。
【図６】（Ａ）〜（Ｃ）は、本発明による静電保護回路を有する半導体装置の概略図（その３）である。
【図７】（Ａ）〜（Ｃ）は、本発明による静電保護回路を有する半導体装置の概略図（その４）である。
【図８】（Ａ）〜（Ｅ）は、本発明による静電保護回路を有する半導体装置の概略図（その５）である。
【図９】（Ａ）〜（Ｅ）は、本発明による静電保護回路を有する半導体装置の概略図（その５）である。
【図１０】（Ａ）〜（Ｂ）は、本発明による静電保護回路を有する半導体装置の保護回路の形成方法を示す図（その１）である。
【図１１】（Ａ）〜（Ｂ）は、本発明による静電保護回路を有する半導体装置の保護回路の形成方法を示す図（その２）である。
【図１２】本発明による静電保護回路を有する半導体装置の等価回路を示す図（その２）である。
【図１３】本発明による静電保護回路を有する半導体装置の等価回路を示す図（その３）である。
【図１４】本発明による静電保護回路を有する半導体装置の等価回路を示す図（その４）である。
【符号の説明】
１０，１０Ａ，１０Ｂ，１０Ｃ，１０Ｄ，１０Ｅ，１００半導体装置
１１，１０１半導体基板
１２，１０２内部回路
１３，１０３電源電圧端子
１４．１０４接地端子
１５，１０５信号端子
１７，１８，１０６，１０７，１０８保護素子
１０９電位配線
１９，２０，２０ａ，２０ｂ，２１，２２、２２ａ，２２ｂ，２３，２４ａ，２４ｂ，２７，２８ａ，２８ｂ，３０，３１,３２,３３，３４，３５，３６，３７，３８配線層
Ｒ１，ｒ１，ｒ２，ｒ３抵抗
Ａ，Ｂ，Ｃ，Ｔａ，Ｔｂ，Ｔｃ保護回路[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device, and more particularly to a semiconductor device incorporating a protection circuit that performs electrostatic discharge protection.
[0002]
In a semiconductor device that has been highly integrated in recent years, elements included in a stacked semiconductor integrated circuit are very small and can be easily destroyed by electrostatic discharge (ESD). For this reason, the semiconductor integrated circuit is provided with an electrostatic protection circuit for protecting the internal circuit from electrostatic discharge generated outside.
[0003]
[Prior art]
An outline of the semiconductor device 100 provided with the electrostatic protection circuit as described above is shown in FIG.
[0004]
Referring to FIG. 1, the outline of a semiconductor device 100 formed on a semiconductor substrate 101 made of Si includes an internal circuit 102 formed on the semiconductor substrate 101.
[0005]
Further, on the semiconductor substrate 101, a power supply voltage terminal 103 to which a power supply line of the internal circuit 102 is connected, a ground terminal 104 to which a ground line of the internal circuit 102 is connected, and a signal line (I / I of the internal circuit 102). Two signal terminals 105 to which an O line is connected are provided.
[0006]
A diffusion layer 109 having the same polarity as that of the semiconductor substrate 101 for taking the potential of the semiconductor substrate 101 is formed along the outer edge of the semiconductor substrate 101.
[0007]
As described above, the semiconductor device 100 is provided with an electrostatic protection circuit for protecting the internal circuit 102. For example, as shown in the drawing, the protection circuit 106 is adjacent to the power supply voltage terminal 103. Further, protection circuits 107 and 108 are provided adjacent to the signal terminal 105. The protection circuits 106 to 108 are formed of diodes, for example, and form an equivalent circuit shown in FIG. However, in the figure, the same reference numerals are given to the parts described above, and a part of the description will be omitted.
[0008]
Referring to FIG. 2, the internal circuit 102 is connected to a power supply line L1, a signal line L2, and a ground line L3. The protection circuit 106 is between the power line L1 and the ground line L3, the protection circuit 107 is between the power line L1 and the signal line L2, and the protection circuit 108 is between the signal line L2 and the ground. Each is installed between the lines L3.
[0009]
Each of the protection circuits 106 to 108 is formed of a diode. When an excessive voltage is applied to the external terminals 103, 104, and 105 due to static electricity or the like, the diodes 106, 107, and 108 are turned on and a current flows to the ground GND. The internal circuit 102 is prevented from being destroyed by an overcurrent flowing through the internal circuit 102. Further, a resistor R1 is inserted into the signal line L2, so that an overcurrent hardly flows to the internal circuit 102.
[0010]
[Patent Document 1]
JP 2002-28979
[0011]
[Problems to be solved by the invention]
However, when the electrostatic protection circuit as described above is installed in a semiconductor device, for example, an installation space for incorporating a protection circuit made of a diode such as the protection circuits 106 to 108 into the semiconductor device is required. This has been a problem in miniaturization of semiconductor devices, and has also been a problem in high integration.
[0012]
Furthermore, in the case of the protection circuit using the diode described above, if the clamping capability of the protection circuit is improved to improve the circuit protection capability, the diode needs to be enlarged, and the above-described downsizing and high integration are achieved. There was a problem that became difficult.
[0013]
Accordingly, an object of the present invention is to provide a semiconductor device having an electrostatic protection circuit that solves the above problems.
[0014]
A specific object of the present invention is to provide a semiconductor device having a space-saving electrostatic protection circuit that enables the semiconductor device to be miniaturized and highly integrated.
[0015]
Another object of the present invention is to provide a semiconductor device that improves the protection capability of an internal circuit of a semiconductor element and is excellent in resistance to disturbance factors such as electrostatic discharge.
[0016]
[Means for Solving the Problems]
The present invention provides a semiconductor device including an electrostatic protection circuit for protecting an internal circuit including a plurality of elements formed on a semiconductor substrate, wherein the outer edge of the semiconductor substrate is provided on the semiconductor substrate. And an internal circuit including the plurality of elements And terminals of the internal circuit disposed at corners of the end of the semiconductor substrate, The Continuously in at least the corners A first impurity diffusion layer having a P-type or N-type polarity formed so as to surround; and the electrostatic protection circuit continuously surrounds the first impurity diffusion layer and the internal circuit. And a PN junction formed by contacting an N-type or P-type second impurity diffusion layer having a polarity different from that of the first impurity diffusion layer. Includes one diode The diode is connected to the terminal at the corner. This is solved by a semiconductor device characterized by the above.
[0017]
According to the present invention, the internal circuit of the semiconductor device is protected by the electrostatic protection circuit including the PN junction formed along the outer edge portion of the semiconductor device. Therefore, it has become possible to effectively use the region near the end of the semiconductor device along the outer edge of the semiconductor device that has not been used in the past, as the location where the electrostatic protection circuit is disposed.
[0018]
Therefore, the area that has been secured for installing the electrostatic protection circuit in the related art becomes unnecessary, and the semiconductor device can be miniaturized. It is also possible to improve the degree of integration by utilizing the area secured in the past for forming the internal circuit.
[0019]
Furthermore, as described above, by using the electrostatic protection circuit using the end along the outer edge, the area of the element forming the protection circuit such as a diode or transistor having a PN junction forming the electrostatic protection circuit can be reduced. Since it is possible to increase the impedance and easily reduce the impedance of the protection circuit, the clamping capability of the protection circuit can be improved and the protection capability of the internal circuit can be improved.
[0020]
DETAILED DESCRIPTION OF THE INVENTION
Next, embodiments of the present invention will be described below with reference to the drawings.
[First embodiment]
3A to 3C are diagrams showing a semiconductor device 10 having an electrostatic protection circuit according to the present invention. 3A is a plan view of the semiconductor device 10, FIG. 3B is an enlarged view of a portion X of the semiconductor device 10, and FIG. 3C is an enlarged view of FIG. 3B. Cross-sectional views are shown respectively.
[0021]
First, referring to FIG. 3A, an outline of the semiconductor device 10 includes an internal circuit 12 including elements such as a field effect transistor, a bipolar transistor, and a memory cell on a P-type Si substrate 11, for example. It has a formed structure.
[0022]
A power line Ld (described later in FIG. 4) of the internal circuit 12 is connected to a power supply voltage terminal 13 formed at one corner of the end of the semiconductor substrate 11, and a ground line Lg (described later in FIG. 4) of the internal circuit. ) Is similarly connected to a ground terminal 14 formed at one corner of the end of the semiconductor substrate 11.
[0023]
Further, two signal connection ends 15 to which signal lines Ls (described later in FIG. 4) for communicating I / O signals of the internal circuit are connected are similarly arranged at the corners of the semiconductor substrate 11.
[0024]
Further, the power supply voltage terminal 13 is disposed at the end of the semiconductor device 10 along the outer edge of the semiconductor substrate 11 so as to surround the internal circuit 12 along the outer edge of the semiconductor device 10. An N-type wiring layer 20 made of an N-type impurity diffusion layer connected to is formed. Further, around the N-type wiring layer 20, a P-type wiring layer 19 made of a high-concentration P-type impurity diffusion layer connected to the ground terminal 14 is similarly provided on the outer edge of the semiconductor device 10. 12 is formed so as to surround 12.
[0025]
The state of the N-type wiring layer 20 and the P-type wiring layer 19 is shown in FIG. 3B in which the portion indicated by X in FIG. 3A is enlarged and FIG. 3C which is a YY sectional view. When it sees, it turns out that the said P-type wiring layer 19 is formed so that the said N-type wiring layer 20 may be enclosed.
[0026]
Thus, by forming a PN junction surface where the N-type wiring layer 20 and the P-type wiring layer 19 are in contact, a diode including the PN junction surface is formed. Therefore, a diode is inserted between the power supply line Ld to which the power supply voltage terminal 13 is connected and the ground line Lg to which the ground terminal 14 is connected, and this diode functions as an electrostatic protection circuit. To do.
[0027]
Further, a protection element 17 including a diode inserted between the signal line Ls and the power supply line Ld is provided adjacent to the signal connection terminal 15. Similarly, a protection element 18 including a diode inserted between the signal line Ls and the ground line Lg is installed adjacent to the signal connection terminal 15.
[0028]
The state of such a protection circuit including the internal circuit 12 is shown as an equivalent circuit diagram in FIG. However, in the figure, the same reference numerals are given to the parts described above, and the description will be omitted.
[0029]
Referring to FIG. 4, the internal circuit 12 is connected to the power supply line Ld, the ground line Lg, and the signal line Ls. A protection circuit C including a die auto composed of the N-type wiring layer 20 and the P-type wiring layer 19 is inserted between the power supply line Ld and the ground line Lg.
[0030]
For example, when a voltage exceeding the breakdown voltage of the diode is applied due to static electricity or the like due to electrostatic discharge or the like, this protection circuit C causes an overcurrent to flow through the internal circuit 12 due to a current flowing in the reverse direction. 12 is prevented from being destroyed.
[0031]
As previously described, by installing the protection circuit C at the end of the semiconductor device in which no conventional element has been formed, the area of the semiconductor 10 used for the conventional protection circuit is effectively utilized. It becomes possible to do. For example, it is possible to improve the degree of integration of the semiconductor device 10 by using it as an installation space for the internal circuit 12. Further, since the protection circuit installation area that has been conventionally required is not required, the semiconductor device 10 can be downsized.
[0032]
Furthermore, by effectively utilizing the end portion of the semiconductor device, a protection element having a significantly larger area than that of a protection element such as a conventionally used diode can be formed.
[0033]
For example, in the case of a diode including a PN junction surface formed by the N-type wiring layer 20 and the P-type wiring layer 19, it can be formed dramatically compared to the case where it is installed adjacent to the power supply voltage connection terminal as in the prior art. The area of the diode can be increased, so that the impedance of the protection circuit C can be reduced.
[0034]
For this reason, the clamping ability for protecting the internal circuit 12 by electrostatic discharge is improved, and the protection ability of the internal circuit can be improved.
[0035]
Further, the P-type wiring layer 19 which is a high-concentration P-type impurity diffusion layer is formed around the N-type wiring layer 20, and this is done in order to lower the breakdown voltage of the diode formed. It has a simple structure. That is, the breakdown voltage of the diode of the protection circuit C is lowered to a value lower than the breakdown voltage of the internal circuit 12, so that the internal circuit 12 is reliably protected from destruction. Further, the high concentration P-type impurity diffusion layer can be omitted depending on the required breakdown voltage. In this case, the N-type wiring layer 20 and the semiconductor substrate 11 form a PN junction surface, and the above-described high The same effects as when the concentration P-type impurity diffusion layer is formed can be obtained.
[0036]
Further, by adjusting the impurity concentration of the P-type wiring layer 19 in this way, the breakdown voltage of the appropriate protection circuit can be adjusted by the structure of the internal circuit 12, that is, the withstand voltage capability. Similarly, the same adjustment can be performed by adjusting the impurity concentration of the N-type wiring layer 20.
[0037]
Further, a protection circuit A including a diode including the protection element 17 and a protection circuit B including a diode including the protection element 18 are respectively provided between the power supply line Ld and the signal line Ls, and between the signal line Ls and the ground line Lg. The internal circuit 12 is protected as a protection circuit. The signal line is provided with a resistor r1 to protect the internal circuit 12.
[0038]
Further, the semiconductor device 10 having such an electrostatic protection circuit can be similarly formed even when an N-type Si substrate is used.
[Second Embodiment]
5A to 5C show a modification of the semiconductor device 10 and shows a semiconductor device 10A having an electrostatic protection circuit when a semiconductor substrate 11A made of an N-type Si substrate is used. . However, in the figure, the same reference numerals are given to the parts described above, and a part of the description will be omitted.
[0039]
First, referring to FIG. 5A, the internal circuit 12 is formed on a semiconductor substrate 11A made of an N-type Si substrate, and the power supply voltage terminal 13, The ground terminal 14 and the signal terminal 15 are formed. Further, the portion where the protective elements 17 and 18 are formed is the same as that of the semiconductor device 10.
[0040]
In this embodiment, a P-type wiring layer 22 made of a P-type impurity diffusion layer is connected to the ground terminal 14.
[0041]
Further, as shown in the enlarged view of the semiconductor device 10A in FIG. 4B and the cross-sectional view in FIG. 4C, the N-type impurity diffusion layer composed of a high concentration N-type impurity diffusion layer is formed around the P-type wiring layer 22. A mold wiring layer 21 is formed.
[0042]
Thus, since the polarities of the semiconductor substrates are different, the positional relationship between the wiring layer formed of the P-type impurity diffusion layer and the wiring layer formed of the N-type impurity diffusion layer is reversed as compared with the case of the semiconductor device 10. It has become. The equivalent circuit is the same as that shown in FIG. 4 in the case of the first embodiment.
[0043]
Also in this embodiment, as in the case of the first embodiment described above, the diode including the PN junction surface of the P-type wiring layer 22 and the N-type wiring layer 21 is connected to the power supply line Ld and the ground line Lg. And function as the protection circuit C.
[0044]
Therefore, there are the same effects as in the case of the first embodiment. That is, by providing the protection circuit C at the end of the semiconductor device in which no conventional element has been formed, the degree of integration of the semiconductor device 10A is improved, or the semiconductor device 10 is downsized. It becomes possible.
[0045]
Furthermore, since a protection element having a large area can be formed, the impedance of the protection circuit can be lowered, and the protection capability of the internal circuit can be improved.
[0046]
Further, as in the case of the first embodiment, the breakdown voltage of the protection circuit corresponding to the internal circuit 12 is adjusted by adjusting the impurity concentration of the P-type wiring layer 22 or the N-type wiring layer 21. Can do. In that case, the high-concentration N-type impurity diffusion layer can be omitted depending on the required breakdown voltage. In this case, the P-type wiring layer 22 and the semiconductor substrate 11A form a PN junction surface, and are described above. The same effect as when the high concentration N-type impurity diffusion layer is formed can be obtained.
[0047]
As another modification of the first embodiment, a semiconductor device 10B in which the protection circuit A in the equivalent circuit diagram of FIG.
[Third embodiment]
6A to 6C are modifications of the semiconductor device 10, and the protection circuit B in the equivalent circuit diagram shown in FIG. 4 is formed at the end of the semiconductor element in the same manner as the protection circuit C. The semiconductor device 10B is shown. However, in the figure, the same reference numerals are given to the parts described above, and a part of the description will be omitted.
[0048]
6A is a plan view of the semiconductor device 10B, FIG. 6B is an enlarged view of a portion X of the semiconductor device 10B, and FIG. 6C is an enlarged view of FIG. 6B. Cross-sectional views are shown respectively.
[0049]
Referring to FIG. 6A, as in the case of the semiconductor device 10, the internal circuit is disposed at the end of the semiconductor device 10 along the outer edge of the semiconductor substrate 11 made of a P-type Si substrate. A P-type wiring layer 19 composed of a high-concentration P-type impurity diffusion layer connected to the ground terminal 14 is formed so as to surround 12.
[0050]
In the case of this embodiment, an N-type wiring layer composed of an N-type impurity diffusion layer connected to the power supply voltage terminal 13 so as to be covered by the P-type wiring layer 19 substantially in parallel with the P-type wiring layer 19. 20a is formed in a substantially L shape, for example.
[0051]
Further, as shown in FIG. 6B, which is an enlarged view of the X portion shown in FIG. 6B and a cross-sectional view of the enlarged view, a P-type wiring layer 19 is first diffused and formed thereon. An N-type wiring layer 20a is formed by diffusion.
[0052]
A circuit including the diode formed by the PN junction surface of the P-type wiring layer 19 and the N-type wiring layer 20 formed in this way is the protection circuit C in FIG. It is inserted between the ground lines Lg.
[0053]
Further, in the present embodiment, a protective element in place of the protective element 18 shown in FIG. 3 is installed at the end of the semiconductor device 10B as follows to provide the protective circuit B in the equivalent circuit of FIG. Yes.
[0054]
First, an N-type wiring layer 20 b made of an N-type impurity diffusion layer is formed in a substantially L shape so as to be surrounded by the P-type wiring layer 19, and is connected to the signal terminal 15. Therefore, a protective element including a diode having a PN junction surface is formed by the P-type wiring layer 19 and the N-type wiring layer 20b, and functions as the protective element B in the equivalent circuit diagram of FIG.
[0055]
As described above, in this embodiment, in addition to the protection circuit C, the protection circuit B is also installed at the end of the semiconductor device in which no conventional element or circuit has been formed.
[0056]
In addition to the protection circuit C, the protection circuit B is disposed at the end of the semiconductor device 10B so as to surround the internal circuit 12, thereby reducing the area of the semiconductor device that has been used for the protection circuit in the past. Further, it can be used effectively. For example, it is possible to improve the degree of integration of the semiconductor device 10 by using it as an installation space for the internal circuit 12. Further, since the protection circuit installation area which has been conventionally required is not required, the semiconductor device 10B can be downsized.
[0057]
Furthermore, by effectively utilizing the end portion of the semiconductor device, a protection element having a significantly larger area than that of a protection element such as a conventionally used diode can be formed.
[0058]
For example, in the case of a diode including a PN junction formed by the N-type wiring layer 20a and the P-type wiring layer 19 or a diode including the N-type wiring layer 20b and the P-type wiring layer 19, the power supply voltage is conventionally used. Compared with the case where it is installed adjacent to the connection terminal or signal terminal, the area of the diode that can be formed dramatically can be increased, so that the impedance of the protection circuit C and the protection circuit B can be reduced. It becomes.
[0059]
For this reason, the clamping ability for protecting the internal circuit 12 by electrostatic discharge is improved, and the protection ability of the internal circuit can be improved.
[0060]
Further, the P-type wiring layer 19 which is a high-concentration P-type impurity diffusion layer is formed around the N-type wiring layer 20a and the N-type wiring layer 20b. This is a breakdown of the diode formed. This structure is used to lower the voltage. That is, the breakdown voltage of the diodes of the protection circuit C and the protection circuit B is lowered to a value lower than the breakdown voltage of the internal circuit 12, thereby ensuring that the internal circuit 12 is protected from destruction. Further, the high concentration P-type impurity diffusion layer can be omitted depending on the required breakdown voltage. In this case, the N-type wiring layer 20 and the semiconductor substrate 11 form a PN junction surface, and the above-described high The same effects as when the concentration P-type impurity diffusion layer is formed can be obtained.
[0061]
Further, by adjusting the impurity concentration of the N-type wiring layer 19 in this way, it is possible to adjust the breakdown voltage of an appropriate protection circuit according to the structure of the internal circuit 12, that is, the withstand voltage capability. Similarly, the same adjustment can be performed by adjusting the impurity concentration of the P-type wiring layers 20a and 20b.
[0062]
Further, the semiconductor device 10B having such an electrostatic protection circuit can be similarly formed even if an N-type Si substrate is used.
[Fourth embodiment]
FIGS. 7A to 7C are modifications of the semiconductor device 10B, which are examples of the semiconductor device 10C formed using an N-type Si substrate. However, in the figure, the same reference numerals are given to the parts described above, and a part of the description will be omitted.
[0063]
7A is a plan view of the semiconductor device 10C, FIG. 7B is an enlarged view of a portion X of the semiconductor device 10C, and FIG. 7C is an enlarged view of FIG. 7B. Cross-sectional views are shown respectively.
[0064]
Referring to FIG. 7A, the power supply voltage terminal 13 is disposed at the end of the semiconductor device 10C so as to surround the internal circuit 12 along the outer edge of the semiconductor substrate 11A made of an N-type Si substrate. N-type wiring layer 21 made of a high-concentration N-type impurity diffusion layer connected to is formed.
[0065]
In the case of the present embodiment, a P-type wiring layer 22 a made of a P-type impurity diffusion layer connected to the ground terminal 14 so as to be covered with the N-type wiring layer 21 substantially in parallel with the N-type wiring layer 21. However, it is formed in a substantially L-shape, for example.
[0066]
In addition, as shown in FIG. 7C, which is an enlarged view of the X portion shown in FIG. 7B and a sectional view of the enlarged view, the N-type wiring is covered so as to cover the P-type wiring layer 22a. It can be seen that the layer 21 is formed.
[0067]
A circuit including the diode formed by the PN junction surface of the N-type wiring layer 21 and the P-type wiring layer 22a formed in this way is the protection circuit C in FIG. It is inserted between the lines Lg.
[0068]
Further, in this embodiment, a protective element in place of the protective element 17 shown in FIG. 6 is installed at the end of the semiconductor device 10C as follows to provide the protective circuit A in the equivalent circuit of FIG. Yes.
[0069]
First, a P-type wiring layer 22 b made of an N-type impurity diffusion layer is formed in a substantially L shape so as to be surrounded by the N-type wiring layer 21, and is connected to the signal terminal 15. Therefore, a protective element including a diode having a PN junction surface is formed by the N-type wiring layer 21 and the P-type wiring layer 22b, and functions as the protective circuit A in the above-described equivalent circuit diagram of FIG.
[0070]
As described above, in this embodiment, in addition to the protection circuit C, the protection circuit A is also installed at the end of the semiconductor device in which no conventional element or circuit has been formed.
[0071]
In addition to the protection circuit C, the protection circuit A is disposed at the end of the semiconductor device 10B so as to surround the internal circuit 12, thereby further increasing the area of the semiconductor device conventionally used for the protection circuit. It can be used effectively. For example, it is possible to improve the degree of integration of the semiconductor device 10 by using it as an installation space for the internal circuit 12. Further, since the protection circuit installation area that has been conventionally required is not required, the semiconductor device 10C can be downsized.
[0072]
Furthermore, by effectively using the end portion of the semiconductor device, a protection element having a larger area than a conventionally used protection element such as a diode can be formed.
[0073]
For example, in the case of a diode including a PN junction surface formed by the P-type wiring layer 22a and the N-type wiring layer 21 or a diode including the P-type wiring layer 22b and the N-type wiring layer 21, a power supply voltage is conventionally used. The area of the diode can be increased as compared with the case where it is installed adjacent to the connection terminal or the signal terminal, so that the impedance of the protection circuit C and the protection circuit A can be lowered.
[0074]
For this reason, the clamping ability for protecting the internal circuit 12 by electrostatic discharge is improved, and the protection ability of the internal circuit can be improved.
[0075]
Further, the N-type wiring layer 21 which is an N-type impurity diffusion layer having a high concentration is formed around the P-type wiring layer 22a and the P-type wiring layer 22b. This is a breakdown of the diode formed. This structure is used to lower the voltage. That is, the breakdown voltage of the diodes of the protection circuit C and the protection circuit A is lowered to a value lower than the breakdown voltage of the internal circuit 12, so that the internal circuit 12 is reliably protected from destruction. Further, the high-concentration N-type impurity diffusion layer can be omitted depending on the required breakdown voltage. In this case, the P-type wiring layers 22a and 22b and the semiconductor substrate 11A form a PN junction surface and The same effect as that obtained when the high concentration N-type impurity diffusion layer is formed can be obtained.
[0076]
Further, by adjusting the impurity concentration of the N-type wiring layer 21 in this way, it is possible to adjust the breakdown voltage of an appropriate protection circuit according to the structure of the internal circuit 12, that is, the withstand voltage capability. Similarly, the same adjustment can be performed by adjusting the impurity concentration of the P-type wiring layers 22a and 22b.
[Fifth embodiment]
Further, in the semiconductor device 10 in FIG. 3 described above, an example of the semiconductor device 10D in which both the protective elements 17 and 18 are formed at the end portions of the semiconductor device is shown in FIGS. 8A to 8E. .
[0077]
8A is a plan view of the semiconductor device 10D, FIGS. 8B and 8D are enlarged views of the X and Y parts of the semiconductor device 10D, and FIGS. 8C and 8E. ) Shows cross-sectional views of the enlarged views shown in FIGS. 8B and 8D, respectively. However, in the figure, the same reference numerals are given to the parts described above, and the description will be omitted.
[0078]
First, referring to FIG. 8A, in the case of the present embodiment, a high-concentration P-type impurity diffusion layer is formed in, for example, a substantially U shape so as to surround the internal circuit 12 at the end of the semiconductor device 10D. A P-type wiring layer 23 connected to the ground terminal 14 is formed. This is because a protective layer of the internal circuit 12 is formed by forming a PN junction with a wiring layer made of an N-type impurity diffusion layer, which will be described later.
[0079]
An N-type wiring layer 24 a made of an N-type impurity diffusion layer connected to the power supply voltage terminal 13 so as to be covered with the P-type wiring layer 23 is formed substantially in an L shape substantially parallel to the P-type wiring layer 23. Has been.
[0080]
Further, as shown in FIG. 8B, which is an enlarged view of the X portion and a cross-sectional view of the enlarged view, the P wiring 23 is formed so as to cover the N wiring 24a. You can see what is being done.
[0081]
A circuit including a diode formed by the PN junction surface of the P-type wiring layer 23 and the N-type wiring layer 24a formed in this way is used as the protection circuit C in FIG. It is inserted between the lines Lg.
[0082]
Further, a protection element in place of the protection element 18 in FIG. 3 is installed at the end of the semiconductor device 10D as follows to form the protection circuit B in the equivalent circuit of FIG.
[0083]
First, an N-type wiring layer 24 b made of an N-type impurity diffusion layer is formed so as to be surrounded by the P-type wiring layer 23 and connected to the signal terminal 15. Therefore, a protection element including a diode having a PN junction surface is formed by the P-type wiring layer 23 and the N-type wiring layer 24b, and functions as the protection circuit B in the equivalent circuit diagram of FIG.
[0084]
Further, in this embodiment, a protective element replacing the protective element 17 in FIG. 3 is installed at the end of the semiconductor device 10D as will be described later, and the protective circuit A in the equivalent circuit of FIG. Yes.
[0085]
First, an N-type wiring layer 25 connected to the power supply voltage terminal 13 made of a high-concentration N-type impurity diffusion layer is formed at the end of the semiconductor 10D. A P-type wiring layer 26 made of a P-type impurity diffusion layer connected to the signal terminal 15 is formed there so as to be covered with the N-type wiring layer 25.
[0086]
Further, as shown in FIG. 8D, which is an enlarged view of the X ′ portion shown in FIG. 8D and a cross-sectional view of the enlarged view, the N-type so as to cover the P-type wiring layer 26. It can be seen that the wiring layer 25 is formed.
[0087]
In this way, the P-type wiring layer 26 made of a P-type impurity diffusion layer is formed so as to be covered with the N-type wiring layer 25 and connected to the signal terminal 15. A protection element including a diode having a PN junction surface formed by the wiring layer 25 and the P-type wiring layer 26 functions as the protection circuit A in the equivalent circuit diagram of FIG.
[0088]
As described above, in this embodiment, in addition to the protection circuit C, the protection circuit B and the protection circuit A are installed at the end of a semiconductor device in which no conventional elements or circuits have been formed.
[0089]
Since the protective circuit C, the protective circuit B, and the protective circuit A are disposed so as to surround the internal circuit 12 at the end of the semiconductor device 10D, a semiconductor device conventionally used for the protective circuit is provided. The area can be used more effectively. For example, it is possible to improve the degree of integration of the semiconductor device 10D by using it as an installation space for the internal circuit 12. In addition, since the protection circuit installation area that has been conventionally required is not required, the semiconductor device 10D can be downsized.
[0090]
Furthermore, by effectively using the end portion of the semiconductor device, a protection element having a larger area than a conventionally used protection element such as a diode can be formed.
[0091]
For example, a PN junction formed by the N-type wiring layer 24 a and the P-type wiring layer 23, the N-type wiring layer 24 b, the P-type wiring layer 23, the P-type wiring layer 26, and the N-type wiring layer 25 is included. In the case of the diode, the area of the diode can be increased compared to the case where the diode is installed adjacent to the power supply connection terminal, the ground terminal, and the signal terminal as in the prior art. Therefore, the impedance of the protection circuit C, the protection circuit B, and the protection circuit A Can be lowered.
[0092]
For this reason, the clamping ability for protecting the internal circuit 12 by electrostatic discharge is improved, and the protection ability of the internal circuit can be improved.
[0093]
Further, the P-type wiring layer 23 which is a high-concentration P-type impurity diffusion layer is formed around the N-type wiring layer 24a and the N-type wiring layer 24b. This is a breakdown of the diode formed. This structure is used to lower the voltage. That is, the breakdown voltage of the diodes of the protection circuit C and the protection circuit B is lowered to a value lower than the breakdown voltage of the internal circuit 12, thereby ensuring that the internal circuit 12 is protected from destruction. Further, the high-concentration P-type impurity diffusion layer can be omitted depending on the required breakdown voltage. In this case, the N-type wiring layers 24a and 24b and the semiconductor substrate 11 form a PN junction surface, and The same effects as those obtained when the high concentration P-type impurity diffusion layer is formed can be obtained.
[0094]
Similarly, a high-concentration N-type impurity diffusion layer 25 is formed around the P-type wiring layer 26, which has such a structure in order to lower the breakdown voltage of the formed diode. In other words, the breakdown voltage of the diode of the protection circuit A is lowered to a value lower than the breakdown voltage of the internal circuit 12, so that the internal circuit 12 is reliably protected from destruction.
[0095]
In addition, by adjusting the impurity concentration of the P-type wiring layer 23 or the N-type wiring layer 25 in this way, the breakdown voltage of an appropriate protection circuit can be adjusted according to the structure of the internal circuit 12, that is, the withstand voltage capability. it can. Similarly, the same adjustment can be performed by adjusting the impurity concentrations of the N-type wiring layers 24 a and 24 b and the P-type wiring layer 26.
[0096]
Further, the semiconductor device 10D having such an electrostatic protection circuit can be similarly formed even if an N-type Si substrate is used.
[Sixth embodiment]
9A to 9E show the case where both of the protective elements 17 and 18 are formed at the end of the semiconductor device as in the semiconductor device 10D described above, and an N-type Si substrate is used as the semiconductor substrate. Here is an example.
[0097]
9A is a plan view of the semiconductor device 10E, FIGS. 9B and 9D are enlarged views of X and Y portions of the semiconductor device 10E, and FIGS. 9C and 9E. ) Shows cross-sectional views of the enlarged views shown in FIGS. 9B and 9D. However, in the figure, the same reference numerals are given to the parts described above, and the description will be omitted.
[0098]
First, referring to FIG. 9A, in the case of the present embodiment, an N-type impurity diffusion layer having a high concentration, for example, in a substantially U shape so as to surround the internal circuit 12 at the end of the semiconductor device 10E. An N-type wiring layer 27 connected to the power supply voltage terminal 13 is formed. This is because a protective layer of the internal circuit 12 is formed by forming a PN junction with a wiring layer made of a P-type impurity diffusion layer, which will be described later.
[0099]
A P-type wiring layer 28 a made of a P-type impurity diffusion layer connected to the ground terminal 13 so as to be covered with the N-type wiring layer 27 is formed in a substantially L shape so as to be substantially parallel to the N-type wiring layer 27. ing.
[0100]
Further, as shown in FIG. 9B, which is an enlarged view of the portion X shown in FIG. 9B and a cross-sectional view of the enlarged view, the N wiring 27 is formed so as to cover the P wiring 28a. You can see what is being done.
[0101]
A circuit including the diode formed by the PN junction surface of the N-type wiring layer 27 and the P-type wiring layer 28a formed as described above is used as the protection circuit C in FIG. It is inserted between the ground lines Lg.
[0102]
Further, a protection element in place of the protection element 17 described above in FIG. 3 is installed at the end of the semiconductor device 10E as described below to form the protection circuit A in the equivalent circuit of FIG.
[0103]
First, a P-type wiring layer 28 b made of a P-type impurity diffusion layer is formed so as to be surrounded by the N-type wiring layer 27 and connected to the signal terminal 15. Therefore, a protection element including a diode having a PN junction surface is formed by the N-type wiring layer 27 and the P-type wiring layer 28b, and functions as the protection circuit A in the above-described equivalent circuit diagram of FIG.
[0104]
Further, in this embodiment, a protective element in place of the protective element 18 shown in FIG. 3 is installed at the end of the semiconductor device 10E as will be described later, and the protective circuit B in the equivalent circuit of FIG. Yes.
[0105]
First, a P-type wiring layer 30 connected to the ground terminal 14 made of a high-concentration P-type impurity diffusion layer is formed at the end of the semiconductor 10E. An N-type wiring layer 31 made of an N-type impurity diffusion layer connected to the signal terminal 15 is formed there so as to be covered with the P-type wiring layer 30.
[0106]
Further, as shown in FIG. 9D, which is an enlarged view of a Y portion and a cross-sectional view of the enlarged view shown in FIG. 9D, the P-type wiring is formed so as to cover the N-type wiring layer 31. It can be seen that the layer 30 is formed.
[0107]
In this way, the N-type wiring layer 31 made of an N-type impurity diffusion layer is formed so as to be covered with the P-type wiring layer 30 and is connected to the signal terminal 15, so that the P-type A protection element including a diode having a PN junction surface formed by the wiring layer 30 and the N-type wiring layer 31 functions as the protection circuit B in the above-described equivalent circuit diagram of FIG.
[0108]
As described above, in this embodiment, in addition to the protection circuit C, the protection circuit A and the protection circuit B are installed at the end of the semiconductor device where no conventional elements or circuits have been formed.
[0109]
Since the protection circuit C, the protection circuit B, and the protection circuit A are disposed so as to surround the internal circuit 12 at the end of the semiconductor device 10E, a semiconductor device conventionally used for the protection circuit is provided. The area can be used more effectively. For example, it is possible to improve the degree of integration of the semiconductor device 10E by using it as an installation space for the internal circuit 12. In addition, since the protection circuit installation area that has been conventionally required is unnecessary, the semiconductor device 10E can be downsized.
[0110]
Furthermore, by effectively using the end portion of the semiconductor device, a protection element having a larger area than a conventionally used protection element such as a diode can be formed.
[0111]
For example, the P-type wiring layer 28 a and the N-type wiring layer 27, the P-type wiring layer 28 b and the N-type wiring layer 27, and the PN junction formed by the N-type wiring layer 31 and the P-type wiring layer 30 are included. In the case of a diode, it is possible to increase the area of the diode as compared with the case where it is installed adjacent to the power supply connection terminal, the ground terminal and the signal terminal as in the prior art. Therefore, the protection circuit C, the protection circuit A and the protection The impedance of the circuit B can be lowered.
[0112]
For this reason, the clamping ability for protecting the internal circuit 12 by electrostatic discharge is improved, and the protection ability of the internal circuit can be improved.
[0113]
The N-type wiring layer 27, which is a high-concentration N-type impurity diffusion layer, is formed around the P-type wiring layer 28a and the P-type wiring layer 28b. This structure is used to lower the voltage. That is, the breakdown voltage of the diodes of the protection circuit C and the protection circuit A is lowered to a value lower than the breakdown voltage of the internal circuit 12, so that the internal circuit 12 is reliably protected from destruction. Further, the high-concentration N-type impurity diffusion layer can be omitted depending on the required breakdown voltage. In this case, the P-type wiring layers 28a and 28b and the semiconductor substrate 11 form a PN junction surface and The same effects as those obtained when the high concentration N-type impurity diffusion layer is formed are obtained.
[0114]
Similarly, a high-concentration P-type impurity diffusion layer 30 is formed around the N-type wiring layer 31. This structure is used to reduce the breakdown voltage of the diode to be formed. That is, the breakdown voltage of the diode of the protection circuit B is lowered to a value lower than the breakdown voltage of the internal circuit 12, so that the internal circuit 12 is reliably protected from destruction.
[0115]
In addition, by adjusting the impurity concentration of the N-type wiring layer 27 or the P-type wiring layer 30 in this way, the breakdown voltage of an appropriate protection circuit can be adjusted according to the structure of the internal circuit 12, that is, the withstand voltage capability. it can. Similarly, the same adjustment can be performed by adjusting the impurity concentrations of the P-type wiring layers 28a and 28b and the N-type wiring layer 31.
[Seventh embodiment]
In addition, as described above, the method of forming the protective element including the PN junction so as to surround the internal circuit at the end of the semiconductor device has been described. However, various modifications and changes can be made as described below.
[0116]
10A to 10B show another method of forming a protective element including a PN junction at the end of the semiconductor substrate 11. 10A is a plan view, and FIG. 10B is a cross-sectional view taken along a YY cross section.
[0117]
Referring to FIG. 10A, a protective element for protecting the internal circuit is formed on the semiconductor substrate 11 on which the internal circuit is formed so as to surround the internal circuit. In this case, a P-type wiring layer 32 made of a high-purity P-type impurity diffusion layer is formed, and an N-type wiring layer 33 made of an N-type impurity diffusion layer is further formed on the P-type wiring layer 32.
[0118]
Further, an N-type wiring layer 34 made of a high-purity N-type impurity diffusion layer is formed substantially parallel to the P-type wiring layer 32, and a P-type wiring made of a P-type impurity diffusion layer is further formed on the N-type wiring layer 34. Layer 35 is formed.
[0119]
In this manner, a plurality of protective elements including a diode having a PN junction can be formed in parallel to the end portion of the semiconductor device. Also in this case, as described above, it is possible to save the formation region of the protection element, and it is possible to increase the area of the diode and improve the internal circuit protection capability of the protection element.
[0120]
As described above, it is possible to arbitrarily form a protective element including a PN junction at the end of the semiconductor device, and various modifications and changes are possible.
[Eighth embodiment]
In addition, an example in which a diode including a PN junction is used as the protective element described above, but as shown below, an impurity diffusion region and a PN junction surface are further added to form a PNP structure or an NPN structure at the end of the semiconductor device. It is possible to form a bipolar transistor as a protective element for an internal circuit.
[0121]
FIGS. 11A to 11B are examples in which a bipolar transistor is formed at the end of the semiconductor substrate 11, FIG. 11A is a plan view, and FIG. 11B is a YY cross section. Cross-sectional views are shown respectively.
[0122]
An N-type wiring layer 36 made of an N-type impurity diffusion layer is formed at the end of the semiconductor substrate 11, and a P-type impurity diffusion layer is surrounded by the N-type wiring layer 36 as shown in FIG. A P-type wiring layer 37 made of is formed.
[0123]
Further, an N-type wiring layer 38 made of an N-type impurity diffusion layer is formed so as to be surrounded by the P-type wiring layer 37, and an NPN structure is formed to form a bipolar transistor.
[0124]
A semiconductor device having a protection circuit can be formed by using the bipolar transistor thus formed as a protection circuit for an internal circuit.
[0125]
In this case, in addition to the same effects as those described in the first to seventh embodiments, it is easy to lower the impedance because a transistor is used. That is, it is possible to form a protection circuit that has a high clamping capability of the protection circuit and can withstand a large current and has an excellent protection capability of the internal circuit.
[Ninth embodiment]
As described above, FIG. 12 shows an equivalent circuit diagram of a semiconductor device having a protection circuit formed using transistors. However, in the figure, the same reference numerals are given to the parts described above, and the description will be omitted.
[0126]
The protection circuits A, B and C in FIG. 4 are replaced with protection circuits Ta, Tb and Tc made of bipolar transistors. In this case, as described above, the impedance of the protection circuit can be further reduced as compared with the case where a diode is used, and the capability of the protection circuit can be improved.
[Tenth embodiment]
Further, FIG. 13 shows an equivalent circuit diagram having a protection circuit in which a bipolar transistor and a diode are combined. However, in the figure, the same reference numerals are given to the parts described above, and the description will be omitted.
[0127]
In this case, protection circuits A to C including diodes are further added to the circuit shown in FIG. 12 to form a protection circuit including both transistors and diodes. This means that it has a circuit protection function that can quickly handle high current and has high clamping capability by combining a diode that can respond to the rise of current at high speed and a transistor that can reduce impedance compared to the diode. effective.
[Eleventh embodiment]
In addition to the case of FIG. 13 described above, it is possible to further protect the internal circuit by loading resistors R2 and R3 as shown in FIG. In this case, the protection capability of the internal circuit is further increased.
[0128]
Although the present invention has been described with reference to the preferred embodiments, the present invention is not limited to the specific embodiments described above, and various modifications and changes can be made within the scope described in the claims.
[0129]
For example, it is possible to provide a protection circuit with a high clamping capability quickly against the rise of current by arbitrarily arranging the PN junction and transistor at the end of the semiconductor device and combining them by increasing or decreasing the number as necessary. It is possible to form.
[0130]
【The invention's effect】
According to the present invention, the internal circuit of the semiconductor device is protected by the electrostatic protection circuit including the PN junction formed along the outer edge portion of the semiconductor device. Therefore, it has become possible to effectively use the region near the end of the semiconductor device along the outer edge of the semiconductor device that has not been used in the past, as the location where the electrostatic protection circuit is disposed.
[0131]
Therefore, the area that has been secured for installing the electrostatic protection circuit in the related art becomes unnecessary, and the semiconductor device can be miniaturized. In addition, it has become possible to improve the degree of integration by utilizing the previously secured area for forming the internal circuit.
[0132]
Further, as described above, by using the electrostatic protection circuit using the end portion along the outer edge portion, the area of the element forming the protection circuit such as a diode or transistor having a PN junction forming the electrostatic protection circuit can be reduced. Since it is possible to increase the impedance of the protection circuit and to easily reduce the impedance of the protection circuit, it is possible to improve the clamping capability of the protection circuit and improve the protection capability of the internal circuit.
[Brief description of the drawings]
FIG. 1 is a schematic view of a conventional semiconductor device having an electrostatic protection circuit.
FIG. 2 is a diagram showing an equivalent circuit of a conventional semiconductor device having an electrostatic protection circuit.
FIGS. 3A to 3C are schematic views (No. 1) of a semiconductor device having an electrostatic protection circuit according to the present invention. FIGS.
FIG. 4 is a diagram (No. 1) showing an equivalent circuit of a semiconductor device having an electrostatic protection circuit according to the present invention;
FIGS. 5A to 5C are schematic views (part 2) of a semiconductor device having an electrostatic protection circuit according to the present invention. FIGS.
6A to 6C are schematic views (No. 3) of a semiconductor device having an electrostatic protection circuit according to the present invention.
7A to 7C are schematic views (part 4) of a semiconductor device having an electrostatic protection circuit according to the present invention.
8A to 8E are schematic views (No. 5) of a semiconductor device having an electrostatic protection circuit according to the present invention.
9A to 9E are schematic views (No. 5) of a semiconductor device having an electrostatic protection circuit according to the present invention.
FIGS. 10A to 10B are views (No. 1) illustrating a method for forming a protection circuit of a semiconductor device having an electrostatic protection circuit according to the present invention. FIGS.
FIGS. 11A to 11B are views (No. 2) illustrating a method for forming a protection circuit of a semiconductor device having an electrostatic protection circuit according to the present invention. FIGS.
FIG. 12 is a diagram (No. 2) showing an equivalent circuit of a semiconductor device having an electrostatic protection circuit according to the present invention;
FIG. 13 is a diagram (No. 3) illustrating an equivalent circuit of a semiconductor device having an electrostatic protection circuit according to the present invention;
FIG. 14 is a diagram (No. 4) illustrating an equivalent circuit of a semiconductor device having an electrostatic protection circuit according to the present invention;
[Explanation of symbols]
10, 10A, 10B, 10C, 10D, 10E, 100 Semiconductor device
11, 101 Semiconductor substrate
12,102 Internal circuit
13,103 Power supply voltage terminal
14.104 Ground terminal
15,105 Signal terminal
17, 18, 106, 107, 108 Protection element
109 Potential wiring
19, 20, 20a, 20b, 21, 22, 22a, 22b, 23, 24a, 24b, 27, 28a, 28b, 30, 31, 32, 33, 34, 35, 36, 37, 38 Wiring layer
R1, r1, r2, r3 resistance
A, B, C, Ta, Tb, Tc protection circuit

Claims

A semiconductor device including an electrostatic protection circuit for protecting an internal circuit including a plurality of elements formed on a semiconductor substrate,
An internal circuit disposed on the semiconductor substrate along the outer edge of the semiconductor substrate, including the plurality of elements, and a terminal of the internal circuit disposed at an end of the semiconductor substrate. A first impurity diffusion layer having a P-type or N-type polarity formed so as to continuously surround at least the corners ;
The electrostatic protection circuit is provided outside the first impurity diffusion layer so as to continuously surround the first impurity diffusion layer and the internal circuit, and has a polarity different from that of the first impurity diffusion layer. only contains one diode comprising a PN junction and the N-type or P-type second impurity diffusion layer is formed by contacting, semiconductors said diode, characterized in that connected in the angle of the terminal apparatus.

2. The semiconductor device according to claim 1, wherein the semiconductor substrate comprises an N-type or P-type Si substrate having a polarity different from that of the first impurity diffusion layer.

3. The semiconductor device according to claim 2, wherein the semiconductor substrate is used as the second impurity diffusion layer.

3. The semiconductor device according to claim 2, wherein the second impurity diffusion layer has the same N-type or P-type polarity as the semiconductor substrate and has an impurity concentration higher than that of the Si substrate.

The second by varying the impurity concentration of the impurity diffusion layer, a semiconductor equipment according to claim 4, characterized in that it possible to adjust the breakdown voltage of the electrostatic protection circuit.

The internal circuit has a power line, a ground line, and a signal line,
The semiconductor device according to claim 1, wherein the electrostatic protection circuit is inserted between the power supply line and the ground line.

7. The semiconductor device according to claim 6, wherein the electrostatic protection circuit is inserted between the power supply line and the signal line.

7. The semiconductor device according to claim 6, wherein the electrostatic protection circuit is inserted between the ground line and the signal line.