JP4693684B2 - 半導体サブモジュール - Google Patents

半導体サブモジュール Download PDF

Info

Publication number
JP4693684B2
JP4693684B2 JP2006100405A JP2006100405A JP4693684B2 JP 4693684 B2 JP4693684 B2 JP 4693684B2 JP 2006100405 A JP2006100405 A JP 2006100405A JP 2006100405 A JP2006100405 A JP 2006100405A JP 4693684 B2 JP4693684 B2 JP 4693684B2
Authority
JP
Japan
Prior art keywords
semiconductor
polymer
substrate
submodule
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006100405A
Other languages
English (en)
Other versions
JP2007273885A (ja
Inventor
博正 田野辺
義久 界
裕平 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2006100405A priority Critical patent/JP4693684B2/ja
Publication of JP2007273885A publication Critical patent/JP2007273885A/ja
Application granted granted Critical
Publication of JP4693684B2 publication Critical patent/JP4693684B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Lasers (AREA)

Description

本発明は一般に、半導体サブモジュールに関し、より詳細には、半導体部品を基板上にフリップチップ実装し、封止したことを特徴とする半導体サブモジュールに関する。
図15に、従来技術による、気密封止半導体サブモジュールを示す。この半導体サブモジュールは、金属箱1408内に光半導体素子1405が配置され、光ファイバ1401と光半導体素子1405とが光学的に結合されるように、レンズ1402、1403、および、アイソレータ1404が配置されている。さらに、外部から侵入する水蒸気からの保護を目的として、半導体光集積回路や光半導体素子を金属箱の内部に実装した後に、レーザ溶接によって金属蓋1407が取り付けられている。モジュール内部は真空に、あるいは窒素ガス充填、あるいは希ガス充填されており、外部と完全に遮断されている。また、電極1406も備えている。
一方、半導体サブモジュールは、金属モジュールを用いることなく、半導体素子を樹脂で覆うという封止手法を採用した構造をとる場合もある(例えば、特許文献1参照)。
また、外部からの水蒸気侵入をあらかじめ考慮し、半導体集積回路や光半導体素子を実装するモジュール内部に吸湿手段としてシリカゲル、活性炭、活性アルミナ、吸水性ポリマーなどを封入した構造をとる場合もある(例えば、特許文献2参照)。
特開平10−126000号公報 特開平7−321251号公報
しかしながら、金属モジュールによる構造は、封止の最適化を目的としているため、他のLSIなどの電子部品と比較してサイズが大きくなってしまい、ボード上への高密度実装が困難である。また、半導体素子が樹脂で覆われている構造では、外部からの水蒸気侵入は原理的に避けられず、特に信頼性を要求される光半導体素子の実装においては、適用先が限定されてしまう。さらに、モジュール内部に吸湿手段を備える構造では、モジュール全体がヒートサイクルを受ける環境下において、一度吸湿手段によって吸収された水蒸気が加熱時において再び放出されてしまい、モジュール内部に滞留してしまう。よって、モジュールの保存時、及び使用時における温度管理が求められる。
本発明は、このような問題を鑑みてなされたものである。その目的とするところは、ボード上への高密度実装が、従来よりも容易であり、水蒸気の侵入を防ぎ、モジュールの保存時、および使用時における温度管理をより容易にすることができる、安価に気密封止が可能な半導体サブモジュールを提供することである。
このような目的を達成するために、請求項1に記載の発明は、半導体サブモジュールであって、ポリマー基板と、前記ポリマー基板上にハンダを用いて実装される少なくとも1つの半導体素子と、前記半導体素子を覆うようにして封止するために、前記ポリマー基板上に配置される少なくとも1つのカバー構造体と、前記ポリマー基板と前記カバー構造体との間に配置されたポリマー中間基板とから構成される半導体サブモジュールであって、前記ポリマー基板は、前記ハンダの融点よりも高い熱変形温度を備え、前記ポリマー中間基板は、前記ハンダの融点よりも低い熱変形温度を備え、複数のポリマー板を組み合わせて構成されており、前記複数のポリマー板のそれぞれを構成する高分子主鎖の配向方向と、前記ポリマー基板を構成する高分子主鎖の配向方向とが、異なるように形成されていることを特徴とする。
請求項2に記載の発明は、請求項1に記載の半導体サブモジュールであって、複数の前記カバー構造体は、複数の前記半導体素子を個別に封止することを特徴とする。
請求項3に記載の発明は、請求項1に記載の半導体サブモジュールであって、複数の前記半導体素子は、少なくとも1つの半導体集積回路素子および少なくとも2つの光半導体素子であって、複数の前記カバー構造体は、前記少なくとも1つの半導体集積回路素子を個別に封止し、かつ、前記少なくとも2つの光半導体素子をまとめて封止することを特徴とする。
請求項4に記載の発明は、請求項1に記載の半導体サブモジュールであって、複数の前記半導体素子は、少なくとも2つの半導体集積回路素子および少なくとも1つの光半導体素子であって、複数の前記カバー構造体は、前記少なくとも2つの半導体集積回路素子をまとめて封止し、かつ、前記少なくとも1つの光半導体素子を個別に封止することを特徴とする。
請求項5に記載の発明は、請求項1に記載の半導体サブモジュールであって、複数の前記半導体素子は、少なくとも1つの半導体集積回路素子および少なくとも1つの光半導体素子であって、1つまたは複数の前記カバー構造体は、前記少なくとも1つの光半導体素子のみを封止することを特徴とする。
請求項に記載の発明は、請求項に記載の半導体サブモジュールであって、前記複数のポリマー板が互いに接合する面は、平面または凸凹面形状であることを特徴とする。
請求項に記載の発明は、請求項1ないし請求項6のいずれかに記載の半導体サブモジュールであって、前記カバー構造体は、耐熱性樹脂、ガラス、セラミックス、またはシリコンから構成されていることを特徴とする。
請求項に記載の発明は、請求項1ないし請求項7のいずれかに記載の半導体サブモジュールであって、前記カバー構造体の、前記ポリマー中間基板と接合する面は、平面または凹凸形状であることを特徴とする。
請求項に記載の発明は、請求項に記載の半導体サブモジュールであって、前記カバー構造体の、前記ポリマー中間基板と接合する面の凸凹形状は、Cr/Au、Al、またはCr/Cuによって構成されていることを特徴とする。
請求項10に記載の発明は、請求項1ないし請求項9のいずれかに記載の半導体サブモジュールであって、前記ポリマー基板および前記ポリマー中間基板は、液晶ポリマーで構成されていることを特徴とする。
請求項11に記載の発明は、請求項1ないし請求項10のいずれかに記載の半導体サブモジュールであって、複数の前記半導体素子は、少なくとも1つの光半導体素子であって、前記少なくとも1つの光半導体素子のうちの少なくとも1つが、面発光レーザ、または半導体基板上にモノリシック集積された面発光レーザアレイであることを特徴とする。
請求項12に記載の発明は、請求項11に記載の半導体サブモジュールであって、前記面発光レーザから出力される光の出射方向は、前記光半導体素子がハンダを用いて実装された面と反対方向であり、前記カバー構造体は、前記面発光レーザのレーザ光波長に対して透明な材料によるレンズ構造を備えていることを特徴とする。
請求項13に記載の発明は、請求項11に記載の半導体サブモジュールであって、前記面発光レーザから出力される光の出射方向は、前記光半導体素子がハンダを用いて実装された面と反対方向であり、前記ポリマー基板は、前記面発光レーザから出力される光を取り出すために光取り出し窓を備え、前記光取り出し窓は、前記光取り出し窓の大きさよりも大きく、前記面発光レーザのレーザ光波長に対して透明な耐熱性樹脂板、ガラス板、またはシリコン板を用いてキャップされることを特徴とする。
請求項14に記載の発明は、請求項13に記載の半導体サブモジュールであって、前記耐熱性樹脂板、ガラス板、またはシリコン板にレンズを備えることを特徴とする。
請求項15に記載の発明は、請求項1ないし請求項14のいずれかに記載の半導体サブモジュールを作成する方法であって、前記方法は、ハンダ融点よりも高い温度の熱変形温度を備えるポリマー基板上に半導体素子をハンダを用いて実装し、前記ハンダ融点よりも低い熱変形温度を備えるポリマー中間基板を、前記半導体素子を取り囲むように前記ポリマー基板上にのせ、前記半導体素子の高さよりも深い窪みを備えるカバー構造体を、前記半導体素子を覆うようにして前記ポリマー中間基板の上にのせ、真空中、窒素雰囲気中、または希ガス雰囲気中において、前記ポリマー中間基板の熱変形温度、または前記熱変形温度よりも高く、かつ前記ハンダ融点よりも低い温度で加熱しつつ、前記カバー構造体の上部から圧力を掛けることにより、前記ポリマー基板と前記カバー構造体を接着し、前記半導体素子を封止することを特徴とする。
以上のように、本発明によれば、ハンダ融点よりも高い熱変形温度を備えるポリマー基板に実装された半導体集積回路素子、光半導体素子を、中央に窪みを備えるカバー構造体を上部から被せることによって気密封止する際において、上記のハンダ融点よりも低い熱変形温度を備えるポリマー中間基板をポリマー基板およびカバー構造体との間に挟み込み、ハンダ融点よりも低くポリマー中間基板の熱変形温度よりも高い温度、あるいはポリマー中間基板の熱変形温度による熱圧着工程により、ポリマー基板とカバー構造体とを接着し、ポリマー基板およびポリマー中間基板を構成するポリマー高分子の配向方向のそれぞれの成す角が0度以上180度未満になるように各基板を配置することによって、安価に気密封止が可能な半導体サブモジュールが提供可能となる。
以下、図面を用いて本発明の実施形態を詳細に説明する。なお、複数の図面において同一の符号は同一のものを示し、その繰り返しの説明は省略する。
図1は、本発明の一実施形態による、半導体サブモジュールの断面図である。この半導体サブモジュール9は、半導体素子10が、ポリマー基板11上にハンダ12を用いて実装されている。さらに、ポリマー基板11上に、半導体素子10を覆うようにしてカバー構造体14が配置され、カバー構造体14とポリマー基板11とが、それらの間に配置されるポリマー中間基板15を挟み込むようにして接着されている。
図2は、本発明で用いるポリマー材料の熱変形温度特性を示す図である。横軸は温度、縦軸は引っ張り弾性変化量である。
信号配線や電源配線を備えるポリマー基板への半導体集積回路素子や光半導体素子の実装は、ハンダ融点Tsでの熱処理を伴うハンダリフロー工程によって行われる。したがって、その工程によってポリマー基板が変形してしまわないように、ポリマー基板には、ハンダ融点Tsよりも高い熱変形温度T1を備えるポリマー材料を用いる。一方、ポリマー基板の上に実装された半導体集積回路素子や光半導体素子を上部から覆うようにキャップさせて気密封止するカバー構造体を、ポリマー基板に対して加熱圧着させるためには、ポリマー中間基板に用いるポリマー材料の熱変形温度T2は、ハンダ融点Tsよりも低くなければならない。このように、それぞれの温度の関係はT2<Ts<T1となる。
本発明ではさらに、ポリマー材料を構成する高分子主鎖の配向方向特性を利用するため、以下の実施形態では液晶ポリマー(LCP)を用いて説明を進める。
(第1の実施形態)
図3は、本発明の一実施形態による半導体サブモジュール製作に関する工程図であり、その断面をもって示す。
ここでは説明を簡単にするため、高さとフットプリントサイズ(チップの実装面積)が同じ半導体集積回路素子22、23および光半導体素子24、25を、それぞれ2つずつポリマー基板20の上に実装するものとする(S101)。さらに、4つのポリマー中間基板41、42、43、44および4つのカバー構造体38を用いて、半導体集積回路素子22、23および光半導体素子24、25 をそれぞれ個別に気密封止するものとする。なお、本実施形態は、本発明を実施するに当たっての構成要素となる半導体集積回路素子等について制限を与えるものではない。
はじめに、ハンダ融点Tsでの熱処理を伴うハンダリフロー工程によって、半導体集積回路素子22、23および光半導体素子24、25を、ポリマー基板20の上にハンダバンプ21を用いて実装する(S102)。このとき、ポリマー基板20の熱変形温度T1は、ハンダ融点Tsよりも高いため、ポリマー基板20が変形することはない。続いて、ハンダ融点Tsよりも低い熱変形温度T2を備えるリング形状のポリマー中間基板41、42、43、44を4枚用意し、半導体集積回路素子22、23および光半導体素子24、25を囲むようにポリマー基板20の上にそれぞれ置く(S103、S104)。さらに、半導体集積回路素子22、23および光半導体素子24、25のチップ高さよりも深い窪みを備え、かつ底面がフラットである4つのカバー構造体を、ポリマー中間基板41、42、43、44の上に置く(S103、S104)。最後に、熱変形温度T2、あるいは熱変形温度T2よりも高く、かつハンダ融点Tsよりも低い温度で加熱しつつカバー構造体38の上部から圧力を掛ける。これにより、加圧および加熱によるアニーリング効果によって、ポリマー中間基板41、42、43、44を構成する高分子がより低いエネルギー状態へと遷移する際に、ポリマー基板20とカバー構造体38が接着する(S105)。以上の工程によって、半導体集積回路素子22、23および光半導体素子24、25が個別に封止された半導体サブモジュール100が完成する。
(第2の実施形態)
図4は、本発明の一実施形態による半導体サブモジュール製作に関する工程図であり、その断面をもって示す。
ここでは説明を簡単にするため、高さとフットプリントサイズが同じ半導体集積回路素子22、23および光半導体素子24、25を、それぞれ2つずつポリマー基板20の上に実装するものとする。さらに、2つのポリマー中間基板41、42ならびにチップの高さよりも深い窪みを備える2つのカバー構造体38を用いて、半導体集積回路素子22、23を個別に気密封止し、1つのポリマー中間基板45ならびにチップの高さよりも深い窪みを備える1つのカバー構造体39を用いて、2つの光半導体素子24、25をまとめて気密封止するものとする。なお、本実施形態は、本発明を実施するに当たっての構成要素となる半導体集積回路素子等について制限を与えるものではない。
はじめに、ハンダ融点Tsでの熱処理を伴うハンダリフロー工程によって、半導体集積回路素子22、23および光半導体素子24、25を、ポリマー基板20の上に実装する。このとき、ポリマー基板の熱変形温度T1はハンダ融点Tsよりも高いため、ポリマー基板20が変形することはない。続いて、ハンダ融点Tsよりも低い熱変形温度T2を備えるリング形状のポリマー中間基板38を、2つの半導体集積回路素子22、23を個別に囲むようにポリマー基板20の上に置く。次いで、ハンダ融点Tsよりも低い熱変形温度T2を備えるリング形状のポリマー中間基板45を、2つの光半導体素子24、25を2つとも囲むようにポリマー基板20の上に置く。続いて、半導体集積回路素子22、23および光半導体素子24、25のチップ高さよりも深い窪みを備え、かつ底面がフラットである3つのカバー構造体38、39を、ポリマー中間基板41、42、45の上に置く。最後に、熱変形温度T2、あるいは熱変形温度T2よりも高く、かつハンダ融点Tsよりも低い温度で加熱しつつ、カバー構造体の上部から圧力を掛ける。これにより、加圧および加熱によるアニーリング効果によって、ポリマー中間基板41、42、45を構成する高分子がより低いエネルギー状態へと遷移する際に、ポリマー基板20とカバー構造体38、39が接着する。以上の工程によって、2つの半導体集積回路素子22、23を個別に気密封止すると共に、2つの光半導体素子24、25を一括気密封止した半導体サブモジュール101が完成する。
(第3の実施形態)
図5は、本発明の一実施例による半導体サブモジュール製作に関する工程図であり、その断面をもって示す。
ここでは説明を簡単にするため、高さとフットプリントサイズが同じ半導体集積回路素子22、23および光半導体素子24、25をそれぞれ2つずつポリマー基板20の上に実装するものとする。さらに、1つのポリマー中間基板46ならびにチップの高さよりも深い窪みを備える1つのカバー構造体40を用いて、2つの半導体集積回路素子22、23をまとめて気密封止し、2つのポリマー中間基板43、44ならびにチップの高さよりも深い窪みを備える2つのカバー構造体38を用いて、光半導体素子24、25を個別に気密封止するものとする。なお、本実施形態は、本発明を実施するに当たっての構成要素となる半導体集積回路素子等について制限を与えるものではない。
はじめに、ハンダ融点Tsでの熱処理を伴うハンダリフロー工程によって、半導体集積回路素子22、23および光半導体素子24、25を、ポリマー基板20の上に実装する。このとき、ポリマー基板20の熱変形温度T1はハンダ融点Tsよりも高いため、ポリマー基板20が変形することはない。続いて、ハンダ融点Tsよりも低い熱変形温度T2を備えるリング形状のポリマー中間基板46を、2つの半導体集積回路素子22、23を囲むようにポリマー基板20の上に置く。さらに、ハンダ融点Tsよりも低い熱変形温度T2を備えるリング形状のポリマー中間基板43、44を、2つの光半導体素子を個別に囲むようにポリマー基板20の上に置く。続いて、半導体集積回路素子22、23および光半導体素子24、25のチップの高さよりも深い窪みを備え、かつ底面がフラットである3つのカバー構造体38、40を、ポリマー中間基板43、44の上に置く。最後に、熱変形温度T2、あるいは該熱変形温度T2よりも高く、かつハンダ融点Tsよりも低い温度で加熱しつつ、カバー構造体38、40の上部から圧力を掛ける。これにより、加圧および加熱によるアニーリング効果によって、ポリマー中間基板43、44を構成する高分子がより低いエネルギー状態へと遷移する際に、ポリマー基板20とカバー構造体38、40が接着する。以上の工程によって、2つの半導体集積回路素子22、23を一括気密封止すると共に、2つの光半導体素子24、25を個別に気密封止した半導体サブモジュール102が完成する。
(第4の実施形態)
図6は、本発明の一実施形態による、光半導体素子のみを気密封止した半導体サブモジュールの断面図である。製作にかかわる工程は、第1の実施形態から第3の実施形態と同様であるため、説明を省略する。
半導体サブモジュールを製作するにあたって、既に個別に封止された状態の半導体集積回路素子26、27を用いる場合がある。この場合、半導体サブモジュール103、104は、半導体集積回路素子26、27を更に気密封止する必要が無くなるため、図6に示すような構造、つまり、光半導体素子24、25のみをカバー構造体によって気密封止した構造をとることができる。
(第5の実施形態)
図7は、第1の実施形態から第4の実施形態に至る実施形態における、ポリマー中間基板の、半導体集積回路素子および光半導体素子が実装されているポリマー基板に対する配置図である。
ポリマー中間基板41、42、43、44を構成する高分子主鎖の配向方向210と、半導体集積回路素子および光半導体素子22、23、24、25が実装されているポリマー基板20を構成する高分子主鎖の配向方向200との成す角が、0度より大きく180度未満になるように、ポリマー中間基板41、42、43、44をポリマー基板20の上に備える。これによって、外部と接するポリマー中間基板41、42、43、44側面からの水蒸気の侵入が、ポリマー中間基板41、42、43、44を構成する高分子主鎖によって妨げられ、気密封止特性が向上した半導体サブモジュールを得ることができる。
(第6の実施形態)
図8は、第1の実施形態から第4の実施形態に至る実施形態における、ポリマー中間基板の、半導体集積回路素子および光半導体素子が実装されているポリマー基板に対する配置図である。
ポリマー中間基板41、42、43、44は、3つの扇形状のポリマー板50を組み合わせて構成されており、扇形状のポリマー板50を構成する高分子主鎖の配向方向210と扇形状のポリマー板外径中央に接する接線方向220との成す角が、0度より大きく180度未満になるように形成される。さらに、扇形状のポリマー板50を構成する高分子主鎖の配向方向210と、半導体集積回路素子および光半導体素子22、23、24、25が実装されているポリマー基板20を構成する高分子主鎖の配向方向200との成す角が0度より大きく180度未満になるように、3つの扇形状のポリマー板50をポリマー基板20の上に備える。これによって、外部と接するポリマー中間基板側面からの水蒸気の侵入がポリマー中間基板を構成する高分子主鎖によって妨げられ、気密封止特性が向上した半導体サブモジュールを得ることができる。
なお、本実施形態では、3つの扇形状のポリマー板を組み合わせてポリマー中間基板を構成したが、3つに限定する意図はなく、少なくとも2つ以上のポリマー板を組み合わせて構成可能であることは言うまでもない。
(第7の実施形態)
図9は、第1の実施形態から第4の実施形態に至る実施形態における、ポリマー中間基板の、半導体集積回路素子および光半導体素子が実装されているポリマー基板に対する配置図である。
このポリマー中間基板は四角の形状を備え、4つの台形形状のポリマー板51を組み合わせて構成されており、台形形状のポリマー板51を構成する高分子主鎖の配向方向210と台形形状のポリマー板底辺230との成す角が0度よりも大きく180度未満になるように形成される。さらに、台形形状のポリマー板51を構成する高分子主鎖の配向方向210とポリマー板を構成する高分子主鎖の配向方向200との成す角が0度より大きく180度未満になるように4つの台形形状のポリマー板51をポリマー基板20の上に備える。これによって、外部と接するポリマー中間基板側面からの水蒸気の侵入がポリマー中間基板を構成する高分子主鎖によって妨げられ、気密封止特性が向上した半導体サブモジュールを得ることができる。
なお、本実施形態では、4つの台形形状のポリマー板を組み合わせてポリマー中間基板を構成したが、4つに限定する意図はなく、少なくとも2つ以上のポリマー板を組み合わせて構成可能であることは言うまでもない。
(第8の実施形態)
図10は第1の実施形態から第4の実施形態に至る実施形態における、ポリマー中間基板の、半導体集積回路素子および光半導体素子 が実装されているポリマー基板に対する配置図である。
このポリマー中間基板は四角の形状を備え、8つの三角形状のポリマー板52と4つの台形形状のポリマー板51とを組み合わせて構成されており、三角形状と台形形状のポリマー板を構成する高分子主鎖の配向方向210と台形形状のポリマー板の底辺240との成す角が0度よりも大きく180度未満になるように形成される。さらに、三角形状と台形形状のポリマー板を構成する高分子主鎖の配向方向210とポリマー基板20を構成する高分子主鎖の配向方向200との成す角が0度よりも大きく180度未満になるように8つの三角形状のポリマー板52および4つの台形形状のポリマー板51をポリマー基板20の上に備える。これによって、外部と接するポリマー中間基板側面からの水蒸気の侵入がポリマー中間基板を構成する高分子主鎖によって妨げられ、気密封止特性が向上した半導体サブモジュールを得ることができる。
なお、本実施形態では、8つの三角形状のポリマー板52と4つの台形形状のポリマー板51とを組み合わせてポリマー中間基板を構成したが、4つに限定する意図はなく、少なくとも2つ以上の三角形状のポリマー板と台形形状のポリマー板とを組み合わせて構成可能であることは言うまでもない。
(第9の実施形態)
図11は、第6の実施形態から第8の実施形態に至る実施形態における、ポリマー中間基板を構成するポリマー板の接合面形状を示す図である。
2つのポリマー板が接する部分の強度を向上させることを目的として、ポリマー板の接合面60は、凹凸面形状で製作されている。これによって、気密封止特性を向上させることが可能であるだけでなく、量産性の向上、および強度特性が向上した半導体サブモジュールを得ることができる。
なお、本実施形態では凹凸形状を鋸刃形状として示しているが、この形状には限定されず、互いの面を噛み合わせることが可能な任意の凹凸形状とすることができることは言うまでもない。
(第10の実施形態)
図12は、第1の実施形態から第9の実施形態に至る実施形態において、ポリマー基板と接するカバー構造体の底面の構造を示した図である。
カバー構造体は、耐熱性かつガスバリア性を備える樹脂、ガラス、セラミックス、またはシリコンから構成されており、フラットな底面に微細な凹凸形状を備えている。さらに、底面にCr/Au、あるいはAl、あるいはCr/Cuを備えることによって、ポリマー中間基板との密着性を向上させている。これによって、外部と接するポリマー中間基板側面からの水蒸気の侵入がポリマー中間基板を構成する高分子主鎖によって妨げられ、気密封止特性が向上した半導体サブモジュールを得ることができる。なお、本実施形態では凹凸形状を鋸刃形状として示しているが、この形状には限定されず、互いの面を噛み合わせることが可能な任意の凹凸形状とすることができることは言うまでもない。
(第11の実施形態)
図13は、第1の実施形態から第10の実施形態に至る全ての実施形態において、光半導体素子24、25のうちの少なくとも1つが面発光レーザ、または半導体基板上にモノリシック集積された面発光レーザアレイである、半導体サブモジュールの断面図である。
光半導体素子24、25を気密封止しているカバー構造体70は、レーザ光の波長に対して透明な材料で形成されている。本実施形態では、レーザ光の出射方向はハンダフリップチップ実装面と反対方向であるが、カバー構造体70がレーザ光の波長に対して透明であるため、レーザ光を取り出すことが可能である。さらに、レーザ光の広がり角を制御するため、マイクロレンズまたはマイクロレンズアレイ300をカバー構造体70に備えている。なお、図13ではマイクロレンズアレイ300がカバー構造体70と一体として形成されているように示しているが、一体として形成されていなくても、個別部品としてそれぞれが互いに接着している構造をとることもできる。
(第12の実施形態)
図14は、第1の実施形態から第10の実施形態に至る全ての実施形態において、光半導体素子24、25のうちの少なくとも1つが面発光レーザ、または半導体基板上にモノリシック集積された面発光レーザアレイである、半導体サブモジュールの断面図である。
本実施形態では、レーザ光の出射方向は、ハンダフリップチップ実装面に向いた方向である。図14では、ポリマー基板20がレーザ光に対して不透明であるため、レーザ光を取り出すための孔が備えられており、さらにポリマー基板20の裏面にレーザ光の波長に対して透明な、耐熱性およびガスバリア性を有する樹脂板、ガラス板、またはシリコン板から構成されているキャップ板80を熱圧着工程によってあらかじめ貼り付けることによって、気密封止特性を損なわない構造を有している。さらに、レーザ光の広がり角を制御するため、マイクロレンズまたはマイクロレンズアレイ400をキャップ板80に備える。なお、図14ではマイクロレンズアレイ400がキャップ板80と一体として形成されているように示しているが、一体として形成されていなくても、個別部品としてそれぞれが互いに接着している構造をとることもできる。
本発明の一実施形態による、半導体サブモジュールの断面図である。 本発明で用いるポリマー材料の熱変形温度特性を示す図である。 本発明の一実施形態による、半導体サブモジュール製作工程図である。 本発明の一実施形態による、半導体サブモジュール製作工程図である。 本発明の一実施形態による、半導体サブモジュール製作工程図である。 本発明の一実施形態による、光半導体素子のみを気密封止した半導体サブモジュールの断面図である。 本発明の一実施形態による、ポリマー中間基板のポリマー基板に対する配置図である。 本発明の一実施形態による、扇形状ポリマー板を組み合わせて形成したポリマー中間基板の、ポリマー基板に対する配置図である。 本発明の一実施形態による、台形形状ポリマー板を組み合わせて形成したポリマー中間基板の、ポリマー基板に対する配置図である。 本発明の一実施形態による、三角形状ポリマー板と台形形状ポリマー板とを組み合わせて形成したポリマー中間基板の、ポリマー基板に対する配置図である。 本発明の一実施形態による、ポリマー中間基板を構成するポリマー板の接合面形状を示す図である。 本発明の一実施形態による、ポリマー中間基板と接するカバー構造体の底面の形状を示す図である。 本発明の一実施形態による、カバー構造体にマイクロレンズまたはマイクロレンズアレイを備えた半導体サブモジュールの断面図である。 本発明の一実施形態による、キャップ板にマイクロレンズまたはマイクロレンズアレイを備えた半導体サブモジュールの断面図である。 従来技術による、気密封止半導体サブモジュールの断面図である。
符号の説明
9 半導体サブモジュール
10 半導体素子
11 ポリマー基板
12 ハンダ
14 カバー構造体
15 ポリマー中間基板

Claims (15)

  1. ポリマー基板と、
    前記ポリマー基板上にハンダを用いて実装される少なくとも1つの半導体素子と、
    前記半導体素子を覆うようにして封止するために、前記ポリマー基板上に配置される少なくとも1つのカバー構造体と、
    前記ポリマー基板と前記カバー構造体との間に配置されたポリマー中間基板と
    から構成される半導体サブモジュールであって、
    前記ポリマー基板は、前記ハンダの融点よりも高い熱変形温度を備え、前記ポリマー中間基板は、前記ハンダの融点よりも低い熱変形温度を備え、複数のポリマー板を組み合わせて構成されており、前記複数のポリマー板のそれぞれを構成する高分子主鎖の配向方向と、前記ポリマー基板を構成する高分子主鎖の配向方向とが、異なるように形成されていることを特徴とする半導体サブモジュール。
  2. 複数の前記カバー構造体は、複数の前記半導体素子を個別に封止することを特徴とする請求項1に記載の半導体サブモジュール。
  3. 複数の前記半導体素子は、少なくとも1つの半導体集積回路素子および少なくとも2つの光半導体素子であって、
    複数の前記カバー構造体は、前記少なくとも1つの半導体集積回路素子を個別に封止し、かつ、前記少なくとも2つの光半導体素子をまとめて封止することを特徴とする請求項1に記載の半導体サブモジュール。
  4. 複数の前記半導体素子は、少なくとも2つの半導体集積回路素子および少なくとも1つの光半導体素子であって、
    複数の前記カバー構造体は、前記少なくとも2つの半導体集積回路素子をまとめて封止し、かつ、前記少なくとも1つの光半導体素子を個別に封止することを特徴とする請求項1に記載の半導体サブモジュール。
  5. 複数の前記半導体素子は、少なくとも1つの半導体集積回路素子および少なくとも1つの光半導体素子であって、
    1つまたは複数の前記カバー構造体は、前記少なくとも1つの光半導体素子のみを封止することを特徴とする請求項1に記載の半導体サブモジュール。
  6. 前記複数のポリマー板が互いに接合する面は、平面または凸凹面形状であることを特徴とする請求項1に記載の半導体サブモジュール。
  7. 前記カバー構造体は、耐熱性樹脂、ガラス、セラミックス、またはシリコンから構成されていることを特徴とする、請求項1ないし請求項のいずれかに記載の半導体サブモジュール。
  8. 前記カバー構造体の、前記ポリマー中間基板と接合する面は、平面または凹凸形状であることを特徴とする請求項1ないし請求項のいずれかに記載の半導体サブモジュール。
  9. 前記カバー構造体の、前記ポリマー中間基板と接合する面の凸凹形状は、Cr/Au、Al、またはCr/Cuによって構成されていることを特徴とする、請求項に記載の半導体サブモジュール。
  10. 前記ポリマー基板および前記ポリマー中間基板は、液晶ポリマーで構成されていることを特徴とする、請求項1ないし請求項のいずれかに記載の半導体サブモジュール。
  11. 複数の前記半導体素子は、少なくとも1つの光半導体素子であって、
    前記少なくとも1つの光半導体素子のうちの少なくとも1つが、面発光レーザ、または半導体基板上にモノリシック集積された面発光レーザアレイであることを特徴とする請求項1ないし請求項10のいずれかに記載の半導体サブモジュール。
  12. 前記面発光レーザから出力される光の出射方向は、前記光半導体素子がハンダを用いて実装された面と反対方向であり、
    前記カバー構造体は、前記面発光レーザのレーザ光波長に対して透明な材料によるレンズ構造を備えていることを特徴とする請求項11に記載の半導体サブモジュール。
  13. 前記面発光レーザから出力される光の出射方向は、前記光半導体素子がハンダを用いて実装された面と反対方向であり、
    前記ポリマー基板は、前記面発光レーザから出力される光を取り出すために光取り出し窓を備え、前記光取り出し窓は、前記光取り出し窓の大きさよりも大きく、前記面発光レーザのレーザ光波長に対して透明な耐熱性樹脂板、ガラス板、またはシリコン板を用いてキャップされることを特徴とする、請求項11に記載の半導体サブモジュール。
  14. 前記耐熱性樹脂板、ガラス板、またはシリコン板にレンズを備えることを特徴とする、請求項13に記載の半導体サブモジュール。
  15. 請求項1ないし請求項14のいずれかに記載の半導体サブモジュールを作成する方法であって、前記方法は、
    ハンダ融点よりも高い温度の熱変形温度を備えるポリマー基板上に半導体素子をハンダを用いて実装し、
    前記ハンダ融点よりも低い熱変形温度を備えるポリマー中間基板を、前記半導体素子を取り囲むように前記ポリマー基板上にのせ、
    前記半導体素子の高さよりも深い窪みを備えるカバー構造体を、前記半導体素子を覆うようにして前記ポリマー中間基板の上にのせ、
    真空中、窒素雰囲気中、または希ガス雰囲気中において、前記ポリマー中間基板の熱変形温度、または前記熱変形温度よりも高く、かつ前記ハンダ融点よりも低い温度で加熱しつつ、前記カバー構造体の上部から圧力を掛けることにより、前記ポリマー基板と前記カバー構造体を接着し、前記半導体素子を封止することを特徴とする方法。
JP2006100405A 2006-03-31 2006-03-31 半導体サブモジュール Expired - Fee Related JP4693684B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006100405A JP4693684B2 (ja) 2006-03-31 2006-03-31 半導体サブモジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006100405A JP4693684B2 (ja) 2006-03-31 2006-03-31 半導体サブモジュール

Publications (2)

Publication Number Publication Date
JP2007273885A JP2007273885A (ja) 2007-10-18
JP4693684B2 true JP4693684B2 (ja) 2011-06-01

Family

ID=38676340

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006100405A Expired - Fee Related JP4693684B2 (ja) 2006-03-31 2006-03-31 半導体サブモジュール

Country Status (1)

Country Link
JP (1) JP4693684B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009130300A (ja) * 2007-11-27 2009-06-11 Panasonic Electric Works Co Ltd 発光装置の製造方法
JP2009160677A (ja) * 2007-12-28 2009-07-23 Yamaha Corp Memsおよびmems製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002518862A (ja) * 1998-06-23 2002-06-25 アメラシア インターナショナル テクノロジー,インコーポレイテッド 電子素子の接着剤プリフォーム蓋を作成する方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002518862A (ja) * 1998-06-23 2002-06-25 アメラシア インターナショナル テクノロジー,インコーポレイテッド 電子素子の接着剤プリフォーム蓋を作成する方法

Also Published As

Publication number Publication date
JP2007273885A (ja) 2007-10-18

Similar Documents

Publication Publication Date Title
KR100681781B1 (ko) 반도체 장치 및 그 제조 방법
JP4793099B2 (ja) 光モジュール
US6571466B1 (en) Flip chip image sensor package fabrication method
US6661084B1 (en) Single level microelectronic device package with an integral window
US6674159B1 (en) Bi-level microelectronic device package with an integral window
JP2021513226A (ja) 部品配置体、パッケージおよびパッケージ配置体、ならびに製造方法
JP2006221171A (ja) 光スキャナパッケージ及びその製造方法
CN103076675B (zh) 包括夹在两个基板之间的光偏转芯片的光偏转装置
US20220329039A1 (en) Micromechanical optical component and manufacturing method
JP2007305736A (ja) 光モジュールの製造方法
US20070262440A1 (en) Sealing structure and method of manufacturing the sealing structure
US7843985B2 (en) Light chip and optical module
JP4807987B2 (ja) 気密封止パッケージおよび光サブモジュール
JP2007049017A (ja) 光電気変換モジュール
JP4693684B2 (ja) 半導体サブモジュール
JP4923712B2 (ja) 光モジュール及びその製造方法
JP2006269783A (ja) 光半導体パッケージ
JP2022543633A (ja) 気密封止ガラスパッケージ
JP2007140179A (ja) 光モジュールおよびその製造方法
JP2008235864A (ja) 電子装置
JP2007142176A (ja) 光モジュールの製造方法
WO2014027476A1 (ja) 半導体デバイス
JP3415468B2 (ja) 光半導体装置
CN113764973A (zh) 激光器及其制备方法
JP5000096B2 (ja) キャップ部材及び光半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100226

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100427

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100513

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100604

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100803

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100906

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110218

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110222

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140304

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees