JP4693684B2 - 半導体サブモジュール - Google Patents
半導体サブモジュール Download PDFInfo
- Publication number
- JP4693684B2 JP4693684B2 JP2006100405A JP2006100405A JP4693684B2 JP 4693684 B2 JP4693684 B2 JP 4693684B2 JP 2006100405 A JP2006100405 A JP 2006100405A JP 2006100405 A JP2006100405 A JP 2006100405A JP 4693684 B2 JP4693684 B2 JP 4693684B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- polymer
- substrate
- submodule
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Lasers (AREA)
Description
信号配線や電源配線を備えるポリマー基板への半導体集積回路素子や光半導体素子の実装は、ハンダ融点Tsでの熱処理を伴うハンダリフロー工程によって行われる。したがって、その工程によってポリマー基板が変形してしまわないように、ポリマー基板には、ハンダ融点Tsよりも高い熱変形温度T1を備えるポリマー材料を用いる。一方、ポリマー基板の上に実装された半導体集積回路素子や光半導体素子を上部から覆うようにキャップさせて気密封止するカバー構造体を、ポリマー基板に対して加熱圧着させるためには、ポリマー中間基板に用いるポリマー材料の熱変形温度T2は、ハンダ融点Tsよりも低くなければならない。このように、それぞれの温度の関係はT2<Ts<T1となる。
図3は、本発明の一実施形態による半導体サブモジュール製作に関する工程図であり、その断面をもって示す。
図4は、本発明の一実施形態による半導体サブモジュール製作に関する工程図であり、その断面をもって示す。
図5は、本発明の一実施例による半導体サブモジュール製作に関する工程図であり、その断面をもって示す。
図6は、本発明の一実施形態による、光半導体素子のみを気密封止した半導体サブモジュールの断面図である。製作にかかわる工程は、第1の実施形態から第3の実施形態と同様であるため、説明を省略する。
図7は、第1の実施形態から第4の実施形態に至る実施形態における、ポリマー中間基板の、半導体集積回路素子および光半導体素子が実装されているポリマー基板に対する配置図である。
図8は、第1の実施形態から第4の実施形態に至る実施形態における、ポリマー中間基板の、半導体集積回路素子および光半導体素子が実装されているポリマー基板に対する配置図である。
図9は、第1の実施形態から第4の実施形態に至る実施形態における、ポリマー中間基板の、半導体集積回路素子および光半導体素子が実装されているポリマー基板に対する配置図である。
図10は第1の実施形態から第4の実施形態に至る実施形態における、ポリマー中間基板の、半導体集積回路素子および光半導体素子 が実装されているポリマー基板に対する配置図である。
図11は、第6の実施形態から第8の実施形態に至る実施形態における、ポリマー中間基板を構成するポリマー板の接合面形状を示す図である。
図12は、第1の実施形態から第9の実施形態に至る実施形態において、ポリマー基板と接するカバー構造体の底面の構造を示した図である。
図13は、第1の実施形態から第10の実施形態に至る全ての実施形態において、光半導体素子24、25のうちの少なくとも1つが面発光レーザ、または半導体基板上にモノリシック集積された面発光レーザアレイである、半導体サブモジュールの断面図である。
図14は、第1の実施形態から第10の実施形態に至る全ての実施形態において、光半導体素子24、25のうちの少なくとも1つが面発光レーザ、または半導体基板上にモノリシック集積された面発光レーザアレイである、半導体サブモジュールの断面図である。
10 半導体素子
11 ポリマー基板
12 ハンダ
14 カバー構造体
15 ポリマー中間基板
Claims (15)
- ポリマー基板と、
前記ポリマー基板上にハンダを用いて実装される少なくとも1つの半導体素子と、
前記半導体素子を覆うようにして封止するために、前記ポリマー基板上に配置される少なくとも1つのカバー構造体と、
前記ポリマー基板と前記カバー構造体との間に配置されたポリマー中間基板と
から構成される半導体サブモジュールであって、
前記ポリマー基板は、前記ハンダの融点よりも高い熱変形温度を備え、前記ポリマー中間基板は、前記ハンダの融点よりも低い熱変形温度を備え、複数のポリマー板を組み合わせて構成されており、前記複数のポリマー板のそれぞれを構成する高分子主鎖の配向方向と、前記ポリマー基板を構成する高分子主鎖の配向方向とが、異なるように形成されていることを特徴とする半導体サブモジュール。 - 複数の前記カバー構造体は、複数の前記半導体素子を個別に封止することを特徴とする請求項1に記載の半導体サブモジュール。
- 複数の前記半導体素子は、少なくとも1つの半導体集積回路素子および少なくとも2つの光半導体素子であって、
複数の前記カバー構造体は、前記少なくとも1つの半導体集積回路素子を個別に封止し、かつ、前記少なくとも2つの光半導体素子をまとめて封止することを特徴とする請求項1に記載の半導体サブモジュール。 - 複数の前記半導体素子は、少なくとも2つの半導体集積回路素子および少なくとも1つの光半導体素子であって、
複数の前記カバー構造体は、前記少なくとも2つの半導体集積回路素子をまとめて封止し、かつ、前記少なくとも1つの光半導体素子を個別に封止することを特徴とする請求項1に記載の半導体サブモジュール。 - 複数の前記半導体素子は、少なくとも1つの半導体集積回路素子および少なくとも1つの光半導体素子であって、
1つまたは複数の前記カバー構造体は、前記少なくとも1つの光半導体素子のみを封止することを特徴とする請求項1に記載の半導体サブモジュール。 - 前記複数のポリマー板が互いに接合する面は、平面または凸凹面形状であることを特徴とする請求項1に記載の半導体サブモジュール。
- 前記カバー構造体は、耐熱性樹脂、ガラス、セラミックス、またはシリコンから構成されていることを特徴とする、請求項1ないし請求項6のいずれかに記載の半導体サブモジュール。
- 前記カバー構造体の、前記ポリマー中間基板と接合する面は、平面または凹凸形状であることを特徴とする請求項1ないし請求項7のいずれかに記載の半導体サブモジュール。
- 前記カバー構造体の、前記ポリマー中間基板と接合する面の凸凹形状は、Cr/Au、Al、またはCr/Cuによって構成されていることを特徴とする、請求項8に記載の半導体サブモジュール。
- 前記ポリマー基板および前記ポリマー中間基板は、液晶ポリマーで構成されていることを特徴とする、請求項1ないし請求項9のいずれかに記載の半導体サブモジュール。
- 複数の前記半導体素子は、少なくとも1つの光半導体素子であって、
前記少なくとも1つの光半導体素子のうちの少なくとも1つが、面発光レーザ、または半導体基板上にモノリシック集積された面発光レーザアレイであることを特徴とする請求項1ないし請求項10のいずれかに記載の半導体サブモジュール。 - 前記面発光レーザから出力される光の出射方向は、前記光半導体素子がハンダを用いて実装された面と反対方向であり、
前記カバー構造体は、前記面発光レーザのレーザ光波長に対して透明な材料によるレンズ構造を備えていることを特徴とする請求項11に記載の半導体サブモジュール。 - 前記面発光レーザから出力される光の出射方向は、前記光半導体素子がハンダを用いて実装された面と反対方向であり、
前記ポリマー基板は、前記面発光レーザから出力される光を取り出すために光取り出し窓を備え、前記光取り出し窓は、前記光取り出し窓の大きさよりも大きく、前記面発光レーザのレーザ光波長に対して透明な耐熱性樹脂板、ガラス板、またはシリコン板を用いてキャップされることを特徴とする、請求項11に記載の半導体サブモジュール。 - 前記耐熱性樹脂板、ガラス板、またはシリコン板にレンズを備えることを特徴とする、請求項13に記載の半導体サブモジュール。
- 請求項1ないし請求項14のいずれかに記載の半導体サブモジュールを作成する方法であって、前記方法は、
ハンダ融点よりも高い温度の熱変形温度を備えるポリマー基板上に半導体素子をハンダを用いて実装し、
前記ハンダ融点よりも低い熱変形温度を備えるポリマー中間基板を、前記半導体素子を取り囲むように前記ポリマー基板上にのせ、
前記半導体素子の高さよりも深い窪みを備えるカバー構造体を、前記半導体素子を覆うようにして前記ポリマー中間基板の上にのせ、
真空中、窒素雰囲気中、または希ガス雰囲気中において、前記ポリマー中間基板の熱変形温度、または前記熱変形温度よりも高く、かつ前記ハンダ融点よりも低い温度で加熱しつつ、前記カバー構造体の上部から圧力を掛けることにより、前記ポリマー基板と前記カバー構造体を接着し、前記半導体素子を封止することを特徴とする方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006100405A JP4693684B2 (ja) | 2006-03-31 | 2006-03-31 | 半導体サブモジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006100405A JP4693684B2 (ja) | 2006-03-31 | 2006-03-31 | 半導体サブモジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007273885A JP2007273885A (ja) | 2007-10-18 |
JP4693684B2 true JP4693684B2 (ja) | 2011-06-01 |
Family
ID=38676340
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006100405A Expired - Fee Related JP4693684B2 (ja) | 2006-03-31 | 2006-03-31 | 半導体サブモジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4693684B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009130300A (ja) * | 2007-11-27 | 2009-06-11 | Panasonic Electric Works Co Ltd | 発光装置の製造方法 |
JP2009160677A (ja) * | 2007-12-28 | 2009-07-23 | Yamaha Corp | Memsおよびmems製造方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002518862A (ja) * | 1998-06-23 | 2002-06-25 | アメラシア インターナショナル テクノロジー,インコーポレイテッド | 電子素子の接着剤プリフォーム蓋を作成する方法 |
-
2006
- 2006-03-31 JP JP2006100405A patent/JP4693684B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002518862A (ja) * | 1998-06-23 | 2002-06-25 | アメラシア インターナショナル テクノロジー,インコーポレイテッド | 電子素子の接着剤プリフォーム蓋を作成する方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2007273885A (ja) | 2007-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100681781B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP4793099B2 (ja) | 光モジュール | |
US6571466B1 (en) | Flip chip image sensor package fabrication method | |
US6661084B1 (en) | Single level microelectronic device package with an integral window | |
US6674159B1 (en) | Bi-level microelectronic device package with an integral window | |
JP2021513226A (ja) | 部品配置体、パッケージおよびパッケージ配置体、ならびに製造方法 | |
JP2006221171A (ja) | 光スキャナパッケージ及びその製造方法 | |
CN103076675B (zh) | 包括夹在两个基板之间的光偏转芯片的光偏转装置 | |
US20220329039A1 (en) | Micromechanical optical component and manufacturing method | |
JP2007305736A (ja) | 光モジュールの製造方法 | |
US20070262440A1 (en) | Sealing structure and method of manufacturing the sealing structure | |
US7843985B2 (en) | Light chip and optical module | |
JP4807987B2 (ja) | 気密封止パッケージおよび光サブモジュール | |
JP2007049017A (ja) | 光電気変換モジュール | |
JP4693684B2 (ja) | 半導体サブモジュール | |
JP4923712B2 (ja) | 光モジュール及びその製造方法 | |
JP2006269783A (ja) | 光半導体パッケージ | |
JP2022543633A (ja) | 気密封止ガラスパッケージ | |
JP2007140179A (ja) | 光モジュールおよびその製造方法 | |
JP2008235864A (ja) | 電子装置 | |
JP2007142176A (ja) | 光モジュールの製造方法 | |
WO2014027476A1 (ja) | 半導体デバイス | |
JP3415468B2 (ja) | 光半導体装置 | |
CN113764973A (zh) | 激光器及其制备方法 | |
JP5000096B2 (ja) | キャップ部材及び光半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080130 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100203 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100226 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100427 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20100513 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100513 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100604 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100803 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20100906 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101126 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110218 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110222 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140304 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |