JP4687864B2 - Solid-state imaging device signal processor - Google Patents
Solid-state imaging device signal processor Download PDFInfo
- Publication number
- JP4687864B2 JP4687864B2 JP2004130223A JP2004130223A JP4687864B2 JP 4687864 B2 JP4687864 B2 JP 4687864B2 JP 2004130223 A JP2004130223 A JP 2004130223A JP 2004130223 A JP2004130223 A JP 2004130223A JP 4687864 B2 JP4687864 B2 JP 4687864B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- video signal
- solid
- imaging device
- state imaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Studio Devices (AREA)
Description
本発明は固体撮像デバイスの信号処理に係わり、特にデジタル化された相関二重サンプリング回路を用いた固体撮像デバイス信号処理装置に関する。 The present invention relates to signal processing of a solid-state imaging device, and more particularly to a solid-state imaging device signal processing apparatus using a digitized correlated double sampling circuit.
一般に固体撮像デバイス（以後、ＣＣＤと記述）を用いたテレビカメラのＣＣＤと相関二重サンプリング回路に関する従来例を図５及び図６に示す。
図５に示す従来例の固体撮像デバイス信号処理装置ブロック図において、ＣＣＤ１にはバイアス電源入力端子１ａにバイアス電源、駆動パルス入力端子１ｂに駆動パルスが供給される。また、タイミング信号発生回路（以後、ＴＳＧと記述）２で生成されたリセットパルス及び読み出しパルスが供給されてＣＣＤ１は周知の如く作動する。
Conventional examples relating to a CCD and a correlated double sampling circuit of a television camera using a solid-state imaging device (hereinafter referred to as CCD) are shown in FIGS.
In the block diagram of the conventional solid-state imaging device signal processing apparatus shown in FIG. 5, the
図６に示す従来例の固体撮像デバイスの出力波形図において、ＣＣＤ１から光電変換され出力されたアナログ出力信号は、図に示すように、リセット期間ｔＲ、フィードスルーの０レベル期間ｔＦ、映像信号期間ｔＳの３つが繰り返す出力信号が得られる。該出力信号のフィードスルーの０レベル期間ｔＦと映像信号期間ｔＳに含まれるリセット電位のゆらぎは互いに相関を持っている。
In the output waveform diagram of the solid-state imaging device of the conventional example shown in FIG. 6, the analog output signal photoelectrically converted from the
これら二つのサンプル値の差を求めてリセットノイズの影響を除くため、ＣＣＤの出力信号を、増幅器３を介して相関二重サンプリング回路４へ供給する。
The CCD output signal is supplied to the correlated double sampling circuit 4 via the
増幅されたＣＣＤの出力信号はフィードスルーＳ／Ｈ（サンプルホールド）４ａ及び映像信号Ｓ／Ｈ４ｂへ入力され、ＴＳＧ２から出力されたフィードスルーサンプルパルスにより所定のタイミングでフィードスルー期間内をサンプルホールドしたフィードスルーレベル信号が差動増幅器４ｃの−端子に加えられる。
The amplified output signal of the CCD is input to the feedthrough S / H (sample hold) 4a and the video signal S / H4b, and is sampled and held in the feedthrough period at a predetermined timing by the feedthrough sample pulse output from the TSG2. A feedthrough level signal is applied to the negative terminal of the
一方、ＴＳＧ２から出力された映像信号サンプルパルスにより所定のタイミングで映像信号期間ｔＳの期間内を映像信号Ｓ／Ｈ４ｂでサンプルホールドした映像信号が差動増幅器４ｃの＋端子へ加えられ、差動増幅器４ｃの出力にはそれぞれに含まれる相関したリセットノイズがうち消されて、差動増幅器４ｃの出力にはリセットノイズが除去されたアナログ映像信号が得られる。
On the other hand, the video signal sampled and held by the video signal S /
差動増幅器４ｃから出力された映像信号は、増幅器５で適正化されてアナログ／デジタル（Ａ／Ｄ）変換回路６へ加えられ、Ａ／Ｄ変換回路６はＴＳＧ２からのＡ／Ｄクロックパルスにしたがってデジタル信号に変換する。
The video signal output from the
前記Ａ／Ｄ変換回路６から出力されたデジタル信号は、ＴＳＧ２から出力されたＤＳＰクロックパルスで作動するデジタル信号処理回路７で、所定の方式に従ったデジタル映像信号に形成されて出力端子８から出力される。
従来例で示した如く、アナログ方式の相関二重サンプリング回路では、各画素ごとにフィードスルーレベルのｔＦ期間をサンプルホールドするフィードスルーＳ／Ｈ回路と、同様に、各画素ごとに映像信号のｔＳ期間をサンプルホールドする映像信号Ｓ／Ｈ回路と、差動増幅器など個別部品で組み立てられたアナログ回路が多用され小型化が困難であった。 As shown in the conventional example, in the analog correlated double sampling circuit, similarly to the feedthrough S / H circuit that samples and holds the tF period of the feedthrough level for each pixel, similarly, the tS of the video signal for each pixel. A video signal S / H circuit that samples and holds the period and an analog circuit assembled by individual components such as a differential amplifier are frequently used, and miniaturization is difficult.
また、Ｓ／Ｈ回路での半導体部品の電極間容量等に起因するドループ等の発生による信号レベルの精度劣化や、回路構成の複雑さから回路雑音も無視できなかった。 In addition, circuit noise cannot be ignored due to signal level accuracy deterioration due to the occurrence of droop or the like caused by the interelectrode capacitance of the semiconductor component in the S / H circuit and the complexity of the circuit configuration.
さらに、相関二重サンプリング回路を利用した、ＣＣＤ特有のキズ補正及びシェーディング補正等複数の機能を付加したデジタル化相関二重サンプリング回路を提供する。 Furthermore, the present invention provides a digitized correlated double sampling circuit using a correlated double sampling circuit to which a plurality of functions such as defect correction and shading correction peculiar to a CCD are added.
本願発明者は、上記に鑑み鋭意研究の結果、次の手段によりこの課題を解決した。
（１）固体撮像デバイスと、該固体撮像デバイスの出力信号を増幅する増幅器と、該増幅器のアナログ出力信号をデジタル信号に変換するＡ／Ｄ変換回路と、該Ａ／Ｄ変換回路のデジタル出力信号のフィードスルー部分と直後の映像信号部分との減算処理により雑音を除去するデジタル化相関二重サンプリング回路を備え、前記デジタル化相関二重サンプリング回路が、前記映像信号部分に任意値の直流信号が加算されてなることを特徴とする固体撮像デバイス信号処理装置。
The inventor of the present application has solved this problem by the following means as a result of intensive studies in view of the above.
(1) A solid-state imaging device, an amplifier that amplifies an output signal of the solid-state imaging device, an A / D conversion circuit that converts an analog output signal of the amplifier into a digital signal, and a digital output signal of the A / D conversion circuit A digitized correlated double sampling circuit that removes noise by subtracting the feedthrough portion of the video signal portion immediately after the feed-through portion, and the digitized correlated double sampling circuit includes a DC signal of an arbitrary value in the video signal portion. A solid-state imaging device signal processing apparatus characterized by being added.
（２）前記映像信号部分に加算された任意値の直流信号が、１フレーム単位で可変制御されてなることを特徴とする前項（１）に記載の固体撮像デバイス信号処理装置。 (2) The solid-state imaging device signal processing apparatus according to (1), wherein an arbitrary value DC signal added to the video signal portion is variably controlled in units of one frame.
（３）前記映像信号部分に加算された任意値の直流信号が、前記映像信号部分ごとに可変制御されてなることを特徴とする前項（１）又は（２）に記載の固体撮像デバイス信号処理装置。 (3) The solid-state imaging device signal processing according to (1) or (2), wherein a DC signal having an arbitrary value added to the video signal portion is variably controlled for each video signal portion. apparatus.
（４）前記デジタル化相関二重サンプリング回路が、前記映像信号部分に加算された任意値の直流信号及び番地を記憶するフレームメモリを備えてなることを特徴とする前項（１）〜（３）のいずれか１項に記載の固体撮像デバイス信号処理装置。 (4) The digitized correlated double sampling circuit includes a frame memory for storing an arbitrary value DC signal added to the video signal portion and an address, (1) to (3) The solid-state imaging device signal processing apparatus according to any one of the above.
（５）前記デジタル化相関二重サンプリング回路が、前記映像信号部分に加算された任意値の直流信号を前記Ａ／Ｄ変換回路の出力後のデジタル信号に加算してなることを特徴とする前項（１）〜（４）のいずれか１項に記載の固体撮像デバイス信号処理装置。 (5) The preceding paragraph, wherein the digitized correlated double sampling circuit adds a DC signal having an arbitrary value added to the video signal portion to the digital signal output from the A / D conversion circuit. The solid-state imaging device signal processing apparatus according to any one of (1) to (4).
（６）前記映像信号部分に加算された任意値の直流信号が、映像信号の黒レベルに相当する直流電位であることを特徴とする前項（１）〜（５）のいずれか１項に記載の固体撮像デバイス信号処理装置。 (6) The arbitrary value direct current signal added to the video signal portion is a direct current potential corresponding to the black level of the video signal. Solid-state imaging device signal processing apparatus.
（７）前記映像信号部分に加算された直流信号の任意値が、映像信号に含まれる雑音の最大値又はそれ以上の直流電位であることを特徴とする前項（１）〜（６）のいずれか１項に記載の固体撮像デバイス信号処理装置。
(7) Any one of (1) to (6) above, wherein the arbitrary value of the DC signal added to the video signal portion is a DC potential equal to or greater than the maximum value of noise included in the video signal. A solid-state imaging device signal processing apparatus according to
本願発明によれば、次のような効果が発揮される。
１．本願発明の請求項１の発明によれば、
前記デジタル化相関二重サンプリング回路が、前記映像信号部分に任意値の直流信号が加算され、前記映像信号部分からフィードスルー部分を減算処理しているので、固体撮像デバイスの光電変換された出力信号において、入射光が無く無信号の場合に、相関二重サンプリングによって映像信号期間が零レベルとなっても、例えば、前記任意値の直流信号として雑音の最大値以上の直流電位を付加することにより、前記映像信号部分に重畳されている相関していない固体撮像デバイスの画素感度不揃いに起因した固定パターン雑音、ショット雑音、増幅器等に起因するその他の雑音など前記デジタル信号処理回路より後段のデジタル信号処理では負の補数信号処理が不要となり、デジタル信号処理が容易になると同時に回路の簡素化を図ることができる。また、本回路以降におけるＡ／Ｄ変換等デジタル信号処理回路での黒つぶれ等の誤作動を防止することが可能となる。
According to the present invention, the following effects are exhibited.
1. According to the invention of
Since the digitized correlated double sampling circuit adds a DC signal of an arbitrary value to the video signal portion and subtracts the feedthrough portion from the video signal portion, the photoelectrically converted output signal of the solid-state imaging device In the case where there is no incident light and no signal, even if the video signal period becomes zero level by correlated double sampling, for example, by adding a DC potential equal to or higher than the maximum noise value as the DC signal of the arbitrary value , A digital signal subsequent to the digital signal processing circuit, such as fixed pattern noise, shot noise, other noise caused by an amplifier, etc. due to non-correlated pixel sensitivity of the uncorrelated solid-state imaging device superimposed on the video signal portion Processing eliminates the need for negative complement signal processing, which facilitates digital signal processing and simplifies the circuit. Can. Further, it is possible to prevent malfunction such as blackout in a digital signal processing circuit such as A / D conversion after this circuit.
また、複数のサンプルホールド回路、増幅器を省略できるため、回路が簡素化され、そのためにサンプルホールド回路のドループ等アナログ回路特有の問題もなく、さらに低雑音化して信号レベルの高精度化と、装置の小型化を図ることができる。 In addition, since a plurality of sample and hold circuits and amplifiers can be omitted, the circuit is simplified. Therefore, there is no problem peculiar to an analog circuit such as a droop of the sample and hold circuit. Can be miniaturized.
２．本願発明の請求項２の発明によれば、
前項の効果に加えて、前記映像信号部分に加算された任意値の直流信号を１フレーム単位で可変制御できるので、３ＣＣＤカメラ等におけるＲ，Ｇ，Ｂ回路それぞれの前記任意の信号レベルを制御することによってＲ，Ｇ，Ｂ信号の黒レベルを合致させることができる。このためＲ，Ｇ，Ｂ回路それぞれに黒レベルを制御する回路を特別に設ける必要が無く回路の簡素化と低コスト化が図れる。
2. According to the invention of
In addition to the effect of the previous item, since an arbitrary value DC signal added to the video signal portion can be variably controlled in units of one frame, the arbitrary signal level of each of the R, G, and B circuits in a 3 CCD camera or the like is controlled. As a result, the black levels of the R, G, and B signals can be matched. Therefore, it is not necessary to provide a special circuit for controlling the black level in each of the R, G, and B circuits, and the circuit can be simplified and the cost can be reduced.
３．本願発明の請求項３の発明によれば、
前項１及び２の効果に加えて、前記映像信号部分に加算された任意値の直流信号を前記映像信号部分ごとに可変制御できるので、固体撮像デバイスの白キズ又は黒キズ等画素欠陥が生じても、画素ごとに前記任意値の直流信号を制御して目立たない傷補正された画面構成とすることができる。このため固体撮像デバイスごとに必要であったそれぞれの画素欠陥補正回路を特別に設ける必要が無く回路の簡素化と低コスト化が図れる。
3. According to the invention of
In addition to the effects of 1 and 2 above, an arbitrary value DC signal added to the video signal portion can be variably controlled for each video signal portion, so that pixel defects such as white scratches or black scratches of the solid-state imaging device occur. In addition, it is possible to control the DC signal of the arbitrary value for each pixel to obtain a conspicuous scratch-corrected screen configuration. Therefore, it is not necessary to provide each pixel defect correction circuit required for each solid-state imaging device, and the circuit can be simplified and the cost can be reduced.
また、特に航空機等を利用した輸送途上で宇宙線のため新たに白キズ又は黒キズ等画素欠陥が発生しても現地で再補正可能であり、固体撮像デバイスの交換・再調整等の作業を省略でき大幅なコストダウンと納期短縮が図れる。 Also, even if new pixel defects such as white or black scratches occur due to cosmic rays during transportation using aircraft, etc., it can be re-corrected locally, and work such as replacement and readjustment of solid-state imaging devices can be performed. It can be omitted, greatly reducing costs and shortening delivery times.
さらに、前記傷補正と同様の方法で、ＣＣＤの固定パターン雑音を補正することも可能である。 Further, the fixed pattern noise of the CCD can be corrected by the same method as the flaw correction.
さらにまた、固体撮像デバイス自身にシェーディングがあっても、画素ごとに前記任意値の直流信号を制御して目立たない画面構成とすることができる。このため固体撮像デバイスごとに必要であったそれぞれのシェーディング補正回路を特別に設ける必要が無く回路の簡素化と低コスト化が図れる。 Furthermore, even when the solid-state imaging device itself has shading, it is possible to control the DC signal of any value for each pixel so that the screen configuration is not noticeable. Therefore, it is not necessary to provide each shading correction circuit required for each solid-state imaging device, and the circuit can be simplified and the cost can be reduced.
４．本願発明の請求項４の発明によれば、
前項１〜３の効果に加えて、前記映像信号部分に加算された任意値の直流信号及び番地を記憶するフレームメモリを備えているので、前記オフセット電位付加、Ｒ，Ｇ，Ｂ回路それぞれの黒レベル補正、固体撮像デバイス自身のシェーディング及び画素欠陥等を補正するための前記任意値の直流信号及び番地をフレームメモリに記憶しておき、前記記憶された任意値の直流信号及び番地をＣＣＤ駆動に同期させて読み出し、前記デジタル化相関二重サンプリング処理によりＲ，Ｇ，Ｂ回路それぞれの黒レベル等を自動補正することができる。
このため、Ｒ，Ｇ，Ｂ回路それぞれに黒レベル等の補正回路を特別に設ける必要が無いため回路の簡素化と低コスト化が図れる。
4). According to the invention of claim 4 of the present invention,
In addition to the
For this reason, it is not necessary to provide a correction circuit such as a black level for each of the R, G, and B circuits, so that the circuit can be simplified and the cost can be reduced.
さらに、固体撮像デバイス自身のシェーディングを補正するための前記任意値の直流信号及び番地をフレームメモリに記憶しておき、前記記憶された任意値の直流信号及び番地をＣＣＤ駆動に同期させて読み出し、前記デジタル化相関二重サンプリング処理によりシェーディングを自動補正し、目立たない画像構成とすることができ、従来、固体撮像デバイスごとに必要であったそれぞれのシェーディング補正回路を特別に設ける必要が無いため回路の簡素化と低コスト化が図れる。 Further, the arbitrary value DC signal and address for correcting the shading of the solid-state imaging device itself are stored in a frame memory, and the stored arbitrary value DC signal and address are read out in synchronization with the CCD drive, The shading correction is automatically corrected by the digitized correlated double sampling processing, so that an inconspicuous image configuration can be obtained, and there is no need to specially provide each shading correction circuit conventionally required for each solid-state imaging device. Simplification and cost reduction.
５．本願発明の請求項５の発明によれば、
前項１〜４の効果に加えて、前記映像信号部分に加算された任意値の直流信号を前記Ａ／Ｄ変換回路の出力後のデジタル信号に加算しているので、前記Ａ／Ｄ変換回路以降におけるデジタル信号処理を誤作動無く、かつ高精度で行われるため、調整回路の簡素化と調整作業の省略化ができコスト低減化が図れる。
5. According to the invention of
In addition to the
６．本願発明の請求項６の発明によれば、
前項１〜５の効果に加えて、前記映像信号部分に加算された任意値の直流信号が、映像信号の黒レベルに相当する直流電位なので、ＣＣＤの遮光されたオプチカルブラック部分の出力信号を検出し、前記映像信号部分に加算する任意値の直流信号を帰還制御することにより、ＣＣＤの動作温度変化による暗電圧の変化を自動補正し、映像信号の黒レベルを安定化することができる。
6). According to the invention of
In addition to the
７．本願発明の請求項７の発明によれば、
前項１〜６の効果に加えて、前記映像信号部分に加算された直流信号の任意値が、映像信号に含まれる雑音の最大値又はこれに近似する直流電位なので、固体撮像デバイスの光電変換された出力信号において、入射光が無く無信号の場合に、相関二重サンプリングによって映像信号期間が零レベルとなっても、例えば、前記任意値の直流信号として雑音の最大値以上の直流電位を付加することにより、前記映像信号部分に重畳されている相関していない固体撮像デバイスの画素感度不揃いに起因した固定パターン雑音、ショット雑音、増幅器等に起因するその他の雑音など、前記デジタル信号処理回路より後段のデジタル信号処理では負の補数信号処理が不要となり、デジタル信号処理が容易になると同時に回路の簡素化を図ることができる。
7). According to the invention of claim 7 of the present invention,
In addition to the
本願発明の固体撮像デバイス信号処理装置の実施の形態を実施例の図に基づいて説明する。尚、図５〜図６に対応する部分には同一符号を付して示す。
図１は本願発明実施例の固体撮像デバイス信号処理装置ブロック図であり、図２は同発明実施例の固体撮像デバイスの出力波形とデジタル化信号波形図、図３は同発明実施例のデジタル化相関二重サンプリングと前記映像信号部に任意値の直流信号を加算する動作説明のための模式図であり、図４は同発明実施例のデジタル化相関二重サンプリングの模式化されたデジタル値による波形図、である。
An embodiment of a solid-state imaging device signal processing apparatus according to the present invention will be described with reference to the drawings of Examples. In addition, the same code | symbol is attached | subjected and shown to the part corresponding to FIGS.
1 is a block diagram of a solid-state imaging device signal processing apparatus according to an embodiment of the present invention, FIG. 2 is an output waveform and digitized signal waveform diagram of the solid-state imaging device according to the embodiment of the present invention, and FIG. FIG. 4 is a schematic diagram for explaining an operation of adding a DC signal of an arbitrary value to the correlated double sampling and the video signal portion, and FIG. 4 is based on a digital value of the digitized correlated double sampling of the embodiment of the present invention. FIG.
図１において、ＣＣＤ（固体撮像デバイス）１と、ＣＣＤ１の出力信号を増幅する増幅器５と、該増幅器５のアナログ出力信号をデジタル信号に変換するＡ／Ｄ変換回路６と、該Ａ／Ｄ変換回路６のデジタル出力信号のフィードスルー部分と直後の映像信号部分との減算処理により雑音を除去するデジタル化相関二重サンプリングを行うデジタル信号処理回路７と、ＣＣＤ１とＡ／Ｄ変換回路６及びデジタル信号処理回路７へ制御パルスを送出するＴＳＧ２で構成されている。
In FIG. 1, a CCD (solid-state imaging device) 1, an
ＣＣＤ１にはバイアス電源入力端子１ａにバイアス電源、駆動パルス入力端子１ｂに駆動パルスが供給される。また、ＴＳＧ２で生成されたリセットパルス及び読み出しパルスが供給されてＣＣＤ１は周知の如く作動する。
The
ＣＣＤ１で光電変換されたアナログ信号は、増幅器５でＡ／Ｄ変換に必要な所定レベルに増幅されてＡ／Ｄ変換回路６へ入力され、ＴＳＧ２で生成されたＡ／Ｄクロックパルスで作動するＡ／Ｄ変換回路６は、前記アナログ信号をデジタル信号に変換し、デジタル信号処理回路７へ供給される。
The analog signal photoelectrically converted by the
前記デジタル信号処理回路７は、前記Ａ／Ｄ変換回路６からのデジタル信号を主として相関二重サンプリング回路を構成する信号処理用ＤＳＰ（デジタル・シグナル・プロセッサ）７ａと、フレームメモリ７ｃと、信号処理用ＤＳＰ７ａとフレームメモリ７ｃ及びＴＳＧ２等を制御するＣＰＵ７ｂとで構成され、ＴＳＧ２から供給されるＤＳＰクロックパルスで作動し、デジタル化された回路による相関二重サンプリング処理を行う。
The digital signal processing circuit 7 includes a signal processing DSP (digital signal processor) 7a, which mainly forms a correlated double sampling circuit, a frame memory 7c, and a signal processing, from the digital signal from the A /
図２において、前記ＣＣＤ１からの出力信号２２は、リセット期間ｔＲ、フィードスルーの０レベル期間ｔＦ、映像信号期間ｔＳの３つの期間２１が１，２〜ｎ番目まで繰り返している。この出力信号２２において、フィードスルーの０レベル期間ｔＦに含まれるリセットノイズと映像信号期間ｔＳに含まれるリセットノイズのリセット電位のゆらぎは互いに相関を持っている。
In FIG. 2, the
アナログ信号である前記ＣＣＤ１の出力信号２２はＡ／Ｄ変換回路へ入力され、２倍のサンプリング周波数でＡ／Ｄクロックパルス２３の立ち上がりｐＦでフィードスルーの０レベル期間ｔＦをリセットし、また、立ち上がりｐＳで映像信号期間ｔＳをリセットしてオーバーサンプリング処理を行いデジタル信号に変換する。
The
このように前記ＣＣＤ１からの出力信号２２のフィードスルーの０レベル期間ｔＦ及び映像信号期間ｔＳをリセットしＡ／Ｄ変換すると、２４に示すようにＦ０、Ｓ０、Ｆ１、Ｓ１、Ｆ２、Ｓ２、〜Ｆｎ、Ｓｎの順次デジタル変換信号２４が得られる。
Thus, when the zero level period tF and the video signal period tS of the feedthrough of the
ここで、前記順次デジタル変換信号２４のフィードスルーの０レベル期間ｔＦと、映像信号期間ｔＳに含まれるリセットノイズは、前述のとおり互いに相関を持っている。
Here, the feedthrough zero level period tF of the sequential
図３のデジタル化相関二重サンプリングと前記映像信号部に任意値の直流信号を加算する動作説明のための模式図において、Ａ／Ｄ変換回路６で２倍のサンプリング周波数でオーバーサンプリング処理されデジタル信号化された出力信号の前記Ｆ０、Ｓ０、Ｆ１、Ｓ１、Ｆ２、Ｓ２〜Ｆｎ＋２、Ｓｎ＋２の順次デジタル変換信号３１（図２の順次デジタル変換信号２４に同じ）の映像信号期間ｔＳの信号Ｓ０、Ｓ１、Ｓ２〜Ｓｎ＋２は、それぞれ加算器３２の端子に加えられる。
3 is a schematic diagram for explaining the operation of adding digitized correlated double sampling and a DC signal having an arbitrary value to the video signal portion. In FIG. 3, the A /
一方、画素ごとに対応し、かつそれぞれ任意値の直流信号レベルに設定されデジタル信号化された任意値の直流信号３５が前記加算器３２の他の端子に加えられ、前記映像信号期間ｔＳの信号Ｓ０、Ｓ１、Ｓ２〜Ｓｎ＋２に加算される。
On the other hand, an arbitrary
また、Ａ／Ｄ変換回路６のデジタル信号化された出力信号の前記順次デジタル変換信号３１におけるフィードスルーの０レベル期間ｔＦの信号Ｆ０、Ｆ１、Ｆ２〜Ｆｎ＋２は、それぞれ減算器３３の端子に加えられ、一方、前記加算器３２から出力された任意値の直流信号が加算された前記Ｓ０、Ｓ１、Ｓ２〜Ｓｎ＋２信号が減算器３３の他の端子に加えられ、その結果、減算器３３の出力には相関二重サンプリング処理された映像信号３４のＶＳ０，ＶＳ１〜ＶＳｎ＋２が得られる。
Further, the signals F0, F1, F2 to Fn + 2 of the feedthrough 0-level period tF in the sequential
サンプリング周波数の２倍のクロックパルスであるＡ／Ｄクロックパルスでオーバーサンプリング処理された前記Ｆ０、Ｆ１、Ｆ２〜Ｆｎ＋２信号及び前記Ｓ０、Ｓ１、Ｓ２〜Ｓｎ＋２信号のそれぞれの順次デジタル変換信号３１は減算器３３で前記相関二重サンプリング処理され、サンプリング周波数でデジタル信号化され、かつ任意値の直流信号が加算された標準方式の映像信号３４が得られる。
The F0, F1, F2-
図４はデジタル化相関二重サンプリングの模式化されたデジタル値による波形図で、ＣＣＤ１が明部を撮像した場合と、暗部を撮像した場合の前記デジタル信号処理回路７におけるデジタル変換値レベルについて説明する。
FIG. 4 is a waveform diagram based on a digital value of the digitized correlated double sampling. The digital conversion value level in the digital signal processing circuit 7 when the
前記ＣＣＤ１の出力信号４０（図２の出力信号２２に相当）は、リセット期間ｔＲ、フィードスルーの０レベル期間ｔＦ、映像信号期間ｔＳの３つの期間で構成されいて、ＣＣＤ１が明部を撮像した場合の期間４６及び暗部を撮像した場合の期間４７において、４８はゼロレベル（０ＬＳＢに相当）、４９はＡ／Ｄ変換回路６の所定の入力レンジに合わせたときのＡ／Ｄ変換時のデジタル信号の上限レベルに相当し、例えば、１０ビットのＡ／Ｄ変換回路の場合は１０２３ＭＳＢとなる。５０はＡ／Ｄ変換レンジを示す。
The
また、４１は明時フィードスルーの０レベルを示し、４２は明時映像信号レベルを示し、４３は明時の映像信号レンジを示している。
４４は暗時フィードスルーの０レベルを示し、４５は暗時映像信号レベルを示している。 Reference numeral 44 indicates the 0 level of dark feedthrough, and 45 indicates the dark video signal level.
前述のとおり、アナログ信号である前記ＣＣＤ１の出力信号４０は、デジタル信号に変換するＡ／Ｄクロックパルス５１の立ち上がりｐＦでフィードスルーの０レベル期間ｔＦをサンプルホールドし、また、立ち上がりｐＳで映像信号期間ｔＳをサンプルホールドする。
As described above, the
Ａ／Ｄクロックパルス５１の立ち上がりｐＦでサンプルホールドされた明時フィードスルーの０レベル期間ｔＦはデジタル化されて５０ＬＳＢのデジタル信号レベル５２を有するデジタル変換値Ｆ１となり、また、立ち上がりｐＳでサンプルホールドされた明時映像信号期間ｔＳはデジタル化されて前記デジタル変換値Ｆ１と相関する雑音（Ｆ１）と、任意値の直流信号のデジタル変換値Ｓ２を含む明時映像信号レベル５３のデジタル変換値Ｓ１となる。５４は明時映像デジタル信号レンジである。
The 0-level period tF of the light feedthrough sampled and held at the rising pF of the A / D clock pulse 51 is digitized to become a digital conversion value F1 having a
同様に、Ａ／Ｄクロックパルス５１の立ち上がりｐＦでサンプルホールドされた暗時フィードスルーの０レベル期間ｔＦはデジタル化されて５０ＬＳＢのデジタル信号レベル５５を有するデジタル変換値Ｆ２となり、また、立ち上がりｐＳでサンプルホールドされた暗時映像信号期間ｔＳはデジタル化されてデジタル変換値Ｆ２と相関する雑音（Ｆ２）と、任意値の直流信号のデジタル変換値Ｓ２を含む暗時映像デジタル信号レベル５６となる。
Similarly, the dark feedthrough zero level period tF sampled and held at the rising pF of the A / D clock pulse 51 is digitized to become a digital conversion value F2 having a
ここで、それぞれのデジタル変換値Ｆ１と（Ｆ１）＋Ｓ１、Ｆ２と（Ｆ２）＋Ｓ２は、図３で説明したように相関二重サンプリング処理され、かつ任意値の直流信号のデジタル変換値Ｓ２が加算された標準方式の映像信号３４のＶＳ０，ＶＳ１〜ＶＳｎ＋２が得られる。
Here, the respective digital conversion values F1 and (F1) + S1, and F2 and (F2) + S2 are subjected to correlated double sampling processing as described with reference to FIG. 3, and the digital conversion value S2 of an arbitrary value DC signal is added. VS0, VS1 to VSn + 2 of the
この結果、前記暗時映像信号レベル５６には任意値の直流信号のデジタル変換値Ｓ２が加算されているため、減算器３３で相関二重サンプリング処理されて暗時映像デジタル信号レベル５６からデジタル変換値（Ｆ２）が減算されても暗時映像信号には前記デジタル変換値Ｓ２が残っているため、デジタル信号の下限レベル５７の０ＬＳＢ以下には雑音が存在しない。
ここで５８はデジタル信号の上限レベル１０２３ＭＳＢであり、５９はデジタル信号の全領域を示す。
As a result, since a digital conversion value S2 of a DC signal having an arbitrary value is added to the dark
Here, 58 represents the
通常、映像信号の雑音成分には、相関していないＣＣＤの画素感度不揃いに起因した固定パターン雑音、ショット雑音、増幅器等に起因するその他の雑音が含まれ、これらの雑音は前記映像信号部分に重畳されているため、これら雑音の負の領域のデジタル信号処理では負の補数信号処理が必要になる。 Normally, the noise component of the video signal includes fixed pattern noise caused by non-correlated CCD pixel sensitivity irregularities, shot noise, other noise caused by amplifier, etc., and these noises are included in the video signal portion. Since they are superimposed, digital signal processing in the negative region of these noises requires negative complement signal processing.
しかし、本願発明では、前記映像信号部分には任意値の直流信号として、例えば、雑音の最大値以上のデジタル変換値が与えられていれば、前記デジタル信号処理回路７より後段のデジタル信号処理では負の補数信号処理が不要であり、デジタル信号処理が容易になると同時に回路の簡素化を図ることができる。 However, in the present invention, if a digital conversion value greater than the maximum value of noise is given to the video signal portion as an arbitrary value DC signal, for example, in the digital signal processing subsequent to the digital signal processing circuit 7 Negative complement signal processing is unnecessary, digital signal processing is facilitated, and at the same time, the circuit can be simplified.
以上のデジタル化相関二重サンプリング処理の他、前記映像信号部分には任意値の直流信号を加算し、前記映像信号部分に加算された任意値の直流信号を１フレーム単位で可変制御できるので、３ＣＣＤカメラ等におけるＲ，Ｇ，Ｂ回路それぞれの前記任意値の直流信号を制御することによってＲ，Ｇ，Ｂ信号の黒レベルを合致させることができる。また、Ｒ，Ｇ，Ｂ信号３チャンネルの黒レベルを同時に制御することもできる。このためＲ，Ｇ，Ｂ回路それぞれに黒レベルを制御する回路を特別に設ける必要が無い。 In addition to the above digitized correlated double sampling processing, an arbitrary value DC signal is added to the video signal portion, and the arbitrary value DC signal added to the video signal portion can be variably controlled in units of one frame. The black levels of the R, G, and B signals can be matched by controlling the DC signals of arbitrary values of the R, G, and B circuits in a 3CCD camera or the like. It is also possible to simultaneously control the black levels of the three R, G and B signal channels. Therefore, there is no need to provide a special circuit for controlling the black level in each of the R, G, and B circuits.
また、前記映像信号部分に加算された任意値の直流信号を前記映像信号部分ごとにレベル制御できるので、図３において、固体撮像デバイスの画素単位の暗電圧（又は暗電流）不揃いに起因する傷現象の補正は、補正しようとする傷暗電圧レベルと傷番地を前記フレームメモリ７ｃ（図１参照）にメモリしておき、これを読み出して前記任意値の直流信号３５を制御し、加算器３２で加算又は減算（負信号を加算）処理すれば、画素ごとに白キズ又は黒キズ等画素欠陥を補正することにより傷の目立たない画面構成とすることができる。このため固体撮像デバイスごとに必要であったそれぞれの画素欠陥補正回路を特別に設ける必要が無い。
Further, since the level of the DC signal having an arbitrary value added to the video signal portion can be controlled for each video signal portion, in FIG. 3, scratches caused by uneven dark voltage (or dark current) in units of pixels of the solid-state imaging device. To correct the phenomenon, the flaw dark voltage level and flaw address to be corrected are stored in the frame memory 7c (see FIG. 1), read out, and the
さらに、前記傷補正と同様の方法で、ＣＣＤ１の固定パターン雑音を補正することもできる。
Furthermore, the fixed pattern noise of the
さらにまた、前記傷補正と同様に、固体撮像デバイス自身のシェーディングレベル及び番地を前記フレームメモリ７ｃ（図１参照）にメモリしておき、これを読み出して前記任意値の直流信号３５を制御し、加算器３２で減算処理（負信号を加算）すれば、シェーディングの無い画像構成とすることができ、従来、固体撮像デバイスごとに必要であったそれぞれのシェーディング補正回路を特別に設ける必要が無い。
Furthermore, like the flaw correction, the shading level and address of the solid-state imaging device itself are stored in the frame memory 7c (see FIG. 1), and this is read out to control the
以上の他に、前記映像信号部分に加算された任意値の直流信号が、映像信号の黒レベルに相当する直流電位なので、ＣＣＤの遮光されたオプチカルブラック部の複数の前記映像信号部分を積算して平均化処理し、前記映像信号部分に加算する任意値の直流信号を前記シェーディング補正と同様に帰還制御することにより、ＣＣＤの動作温度変化による暗電圧（又は暗電流）の変化を自動補正し、映像信号の黒レベルを安定化することができる。 In addition to the above, since the DC signal of an arbitrary value added to the video signal portion is a DC potential corresponding to the black level of the video signal, the plurality of video signal portions of the optical black portion shielded from the CCD are integrated. By performing feedback control of an arbitrary value DC signal that is averaged and added to the video signal portion in the same manner as the shading correction, changes in dark voltage (or dark current) due to changes in the operating temperature of the CCD are automatically corrected. The black level of the video signal can be stabilized.
前記映像信号部分に加算する任意値の直流信号を前記Ａ／Ｄ変換回路６の後段で付加する以外に、Ａ／Ｄ変換回路６を制御して加算してもよく、又は前記増幅器５にアナログ信号として加算してもよい。
In addition to adding a DC signal of an arbitrary value to be added to the video signal portion at a subsequent stage of the A /
本願発明は、相関二重サンプリング回路を単にデジタル化しただけでなく、その機能を利用してＣＣＤカメラに不可欠な複数の補正回路機能を兼用できるため、ＣＣＤカメラのさらなる小型化と、デジタル化による信頼性の向上と高性能化が図れるため、産業上の利用可能性大である。 In the present invention, the correlated double sampling circuit is not only digitized, but also a plurality of correction circuit functions essential to the CCD camera can be used by utilizing the function, thereby further reducing the size and digitizing the CCD camera. Since the reliability and performance can be improved, the industrial applicability is great.
１：固体撮像デバイス（ＣＣＤ） １ａ：バイアス電源入力端子
１ｂ：駆動パルス入力端子 ２：タイミング信号発生回路（ＴＳＧ）
３，５：増幅器 ４：相関二重サンプリング回路
６：Ａ／Ｄ変換回路 ７：デジタル信号処理回路
７ａ：信号処理用ＤＳＰ ７ｂ：ＣＰＵ
７ｃ：フレームメモリ ８：出力端子
２１：３つの期間 ２２：出力信号
２３：Ａ／Ｄクロックパルス ２４、３１：順次デジタル変換信号
３２：加算器 ３３：減算器
３４：相関二重サンプリング処理された映像信号
３５：任意値の直流信号 ４０：出力信号
４１：明時フィードスルーの０レベル ４２：明時映像信号レベル
４３：明時の映像信号レンジ ４４：暗時フィードスルーの０レベル
４５：暗時映像信号レベル ４６：明部を撮像した場合の期間
４７：暗部を撮像した場合の期間 ４８：ゼロレベル
４９：Ａ／Ｄ変換時のデジタル信号の上限レベル
５０：Ａ／Ｄ変換レンジ ５１：Ａ／Ｄクロックパルス
５２，５５：５０ＬＳＢのデジタル信号レベル
５３：明時映像デジタル信号レベル ５４：明時映像デジタル信号レンジ
５６：暗時映像デジタル信号レベル ５７：デジタル信号の下限レベル
５８：デジタル信号の上限レベル ５９：デジタル信号の全領域
ｔＲ：リセット期間 ｔＦ：フィードスルーの０レベル期間
ｔＳ：映像信号期間
Ｆ１，Ｆ２，Ｓ１，Ｓ２：デジタル変換値
1: Solid-state imaging device (CCD) 1a: Bias power
3, 5: Amplifier 4: Correlated double sampling circuit 6: A / D conversion circuit 7: Digital
7c: Frame memory 8: Output terminal 21: Three periods 22: Output signal 23: A /
Claims (7)
前記デジタル化相関二重サンプリング回路が、前記映像信号部分に任意値の直流信号が加算されてなることを特徴とする固体撮像デバイス信号処理装置。 Solid-state imaging device, amplifier for amplifying output signal of solid-state imaging device, A / D conversion circuit for converting analog output signal of amplifier to digital signal, and feedthrough of digital output signal of A / D conversion circuit It has a digitized correlated double sampling circuit that removes noise by subtracting the part and the video signal part immediately after,
The solid-state imaging device signal processing apparatus, wherein the digitized correlated double sampling circuit is obtained by adding a DC signal having an arbitrary value to the video signal portion.
The arbitrary value of the direct-current signal added to the video signal portion is a direct-current potential equal to or greater than the maximum value of noise included in the video signal. Solid-state imaging device signal processing apparatus.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004130223A JP4687864B2 (en) | 2004-04-26 | 2004-04-26 | Solid-state imaging device signal processor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004130223A JP4687864B2 (en) | 2004-04-26 | 2004-04-26 | Solid-state imaging device signal processor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005318007A JP2005318007A (en) | 2005-11-10 |
| JP4687864B2 true JP4687864B2 (en) | 2011-05-25 |
Family
ID=35445033
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004130223A Expired - Fee Related JP4687864B2 (en) | 2004-04-26 | 2004-04-26 | Solid-state imaging device signal processor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4687864B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7948532B2 (en) * | 2006-05-19 | 2011-05-24 | Jai Corporation | Solid-state image-pickup device signal processing apparatus with signal compensation circuit |
Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05344418A (en) * | 1992-06-11 | 1993-12-24 | Toshiba Corp | Clamping circuit for digital camera |
| JPH1198373A (en) * | 1997-09-19 | 1999-04-09 | Fuji Photo Film Co Ltd | Method and device for reading image |
| JP2000125084A (en) * | 1998-10-13 | 2000-04-28 | Fuji Photo Film Co Ltd | Document reader |
| JP2001036811A (en) * | 1999-07-21 | 2001-02-09 | Fuji Photo Film Co Ltd | Image reader and its method |
| JP2001223920A (en) * | 2000-02-10 | 2001-08-17 | Fuji Photo Film Co Ltd | Imaging device and display device |
| JP2002271743A (en) * | 2001-03-07 | 2002-09-20 | Fuji Photo Film Co Ltd | Image recording method for digital camera and digital camera |
| JP2003209731A (en) * | 2002-01-09 | 2003-07-25 | Sony Corp | Image signal processing method and imaging apparatus |
| JP2003219218A (en) * | 2002-01-23 | 2003-07-31 | Fuji Photo Film Co Ltd | Digital camera |
| JP2003244561A (en) * | 2002-02-15 | 2003-08-29 | Canon Inc | Imaging device and imaging method |
| JP2003255428A (en) * | 2002-02-28 | 2003-09-10 | Fuji Photo Film Co Ltd | Camera |
| JP2003348453A (en) * | 2002-05-22 | 2003-12-05 | Mitsubishi Electric Corp | Image signal processing apparatus |
| JP2004007543A (en) * | 2002-04-04 | 2004-01-08 | Sony Corp | Imaging apparatus and imaging method |
| JP2004023193A (en) * | 2002-06-12 | 2004-01-22 | Fuji Photo Film Co Ltd | Digital camera |
-
2004
- 2004-04-26 JP JP2004130223A patent/JP4687864B2/en not_active Expired - Fee Related
Patent Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05344418A (en) * | 1992-06-11 | 1993-12-24 | Toshiba Corp | Clamping circuit for digital camera |
| JPH1198373A (en) * | 1997-09-19 | 1999-04-09 | Fuji Photo Film Co Ltd | Method and device for reading image |
| JP2000125084A (en) * | 1998-10-13 | 2000-04-28 | Fuji Photo Film Co Ltd | Document reader |
| JP2001036811A (en) * | 1999-07-21 | 2001-02-09 | Fuji Photo Film Co Ltd | Image reader and its method |
| JP2001223920A (en) * | 2000-02-10 | 2001-08-17 | Fuji Photo Film Co Ltd | Imaging device and display device |
| JP2002271743A (en) * | 2001-03-07 | 2002-09-20 | Fuji Photo Film Co Ltd | Image recording method for digital camera and digital camera |
| JP2003209731A (en) * | 2002-01-09 | 2003-07-25 | Sony Corp | Image signal processing method and imaging apparatus |
| JP2003219218A (en) * | 2002-01-23 | 2003-07-31 | Fuji Photo Film Co Ltd | Digital camera |
| JP2003244561A (en) * | 2002-02-15 | 2003-08-29 | Canon Inc | Imaging device and imaging method |
| JP2003255428A (en) * | 2002-02-28 | 2003-09-10 | Fuji Photo Film Co Ltd | Camera |
| JP2004007543A (en) * | 2002-04-04 | 2004-01-08 | Sony Corp | Imaging apparatus and imaging method |
| JP2003348453A (en) * | 2002-05-22 | 2003-12-05 | Mitsubishi Electric Corp | Image signal processing apparatus |
| JP2004023193A (en) * | 2002-06-12 | 2004-01-22 | Fuji Photo Film Co Ltd | Digital camera |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005318007A (en) | 2005-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101000627B1 (en) | Method of controlling semiconductor device, signal processing method, semiconductor device, and electronic apparatus | |
| JP4971834B2 (en) | Imaging apparatus and imaging system | |
| US7081921B2 (en) | Method and apparatus for processing front end signal for image sensor | |
| US9544518B2 (en) | Image pickup apparatus and image pickup system with ad converter outputting image data at first resolution in a case where pixel signals are not higher than threshold level and at second resolution in a case where pixel signals are higher than threshold level | |
| JP4396425B2 (en) | Solid-state imaging device and signal processing method | |
| JP4649155B2 (en) | Imaging apparatus and imaging method | |
| JP2008172493A (en) | Method and apparatus for processing front end signal | |
| JP2005223860A (en) | Solid-state image pick-up device, and image input device | |
| US20110074986A1 (en) | Black level adjusting apparatus, method for the same, and solid-state imaging device | |
| JP4931546B2 (en) | Solid-state imaging device and imaging device | |
| JP2008109264A5 (en) | ||
| JP6896788B2 (en) | Imaging equipment, imaging methods, computer programs and storage media | |
| JP4687864B2 (en) | Solid-state imaging device signal processor | |
| JPH06303531A (en) | Picture element defect correcting device for solid-state image pickup element | |
| US7948532B2 (en) | Solid-state image-pickup device signal processing apparatus with signal compensation circuit | |
| US20120038806A1 (en) | Image shooting device | |
| JP2007282204A (en) | Front-end signal processing circuit and imaging device | |
| JP2007104222A (en) | Imaging apparatus and imaging method | |
| JP2010220026A (en) | Television camera | |
| JP2008252420A (en) | Solid-state imaging device and control method thereof | |
| JP2007150644A (en) | Infrared imaging device | |
| JP4936731B2 (en) | Infrared imaging device | |
| KR20070022528A (en) | Apparatus and method for removing noise in CMOS image sensor | |
| JP2005347956A (en) | Imaging apparatus and imaging method | |
| JP2021106375A (en) | Image pick-up device and method for controlling the same, and imaging apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070419 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091023 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091028 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110119 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110201 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4687864 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140225 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |