JP4686270B2 - Multilayer ceramic capacitor - Google Patents

Multilayer ceramic capacitor Download PDF

Info

Publication number
JP4686270B2
JP4686270B2 JP2005187687A JP2005187687A JP4686270B2 JP 4686270 B2 JP4686270 B2 JP 4686270B2 JP 2005187687 A JP2005187687 A JP 2005187687A JP 2005187687 A JP2005187687 A JP 2005187687A JP 4686270 B2 JP4686270 B2 JP 4686270B2
Authority
JP
Japan
Prior art keywords
internal electrode
conductor pattern
electrode layer
multilayer ceramic
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005187687A
Other languages
Japanese (ja)
Other versions
JP2006332572A (en
Inventor
勝義 山口
幸史郎 杉本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2005187687A priority Critical patent/JP4686270B2/en
Publication of JP2006332572A publication Critical patent/JP2006332572A/en
Application granted granted Critical
Publication of JP4686270B2 publication Critical patent/JP4686270B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、積層セラミックコンデンサに関し、特に、導体パターンに卑金属材料を用いる積層セラミックコンデンサに関する。
The present invention relates to a multilayer ceramic con den Sa, particularly, it relates to a multilayer ceramic con den support using a base metal material to the conductor pattern.

近年、積層セラミックコンデンサは、小型高容量化の要求に対して、誘電体層の薄層化とともに内部電極層の薄層化が図られており、例えば内部電極層となる導体パターンを、スパッタや蒸着のような物理的薄膜形成法、あるいは無電解めっきのような化学的薄膜形成法によりフィルム上に形成する方法(例えば、特許文献1)が知られている。また、量産性に適した方法として、ニッケルなどの電解液を用いた電気メッキ法(例えば、特許文献2)により形成される方法が提案されている。   In recent years, in response to the demand for a smaller and higher capacity multilayer ceramic capacitor, the internal electrode layer has been made thinner together with the thinner dielectric layer. For example, a conductive pattern serving as the internal electrode layer can be formed by sputtering or sputtering. A method of forming a film on a film by a physical thin film forming method such as vapor deposition or a chemical thin film forming method such as electroless plating (for example, Patent Document 1) is known. Further, as a method suitable for mass productivity, a method formed by an electroplating method using an electrolytic solution such as nickel (for example, Patent Document 2) has been proposed.

上記した従来の方法によれば、導体パターンの薄層化は容易に行うことができる。しかし、これらの薄膜のうち、特に、電気メッキ法により得られたメッキ膜では、製造工程中に添加した金属添加物である、例えば、硫黄などがNiに殆ど固溶せず、融点が640℃のNi32等の金属間化合物の形でNiの粒界部分に偏析することとなる。 According to the conventional method described above, the conductor pattern can be easily thinned. However, among these thin films, in particular, in a plated film obtained by an electroplating method, a metal additive added during the manufacturing process, for example, sulfur or the like hardly dissolves in Ni, and the melting point is 640 ° C. This is segregated at the grain boundary portion of Ni in the form of an intermetallic compound such as Ni 3 S 2 .

そして、誘電体グリーンシートとの同時焼成において、この低融点の金属間化合物が溶融するため、主成分である卑金属材料の融点が低下し、誘電体層との同時焼成時に導体パターンが不連続化する。   In the simultaneous firing with the dielectric green sheet, this low-melting intermetallic compound melts, so the melting point of the base metal material, which is the main component, is lowered, and the conductor pattern becomes discontinuous during the simultaneous firing with the dielectric layer. To do.

また、上記した従来の方法によれば、導体パターンの薄膜のうち、特に、電気メッキ法により得られたメッキ膜では、誘電体グリーンシートとの同時焼成において、主成分である卑金属材料の融点が低下し、誘電体層との同時焼成時に導体パターンが不連続化する。   In addition, according to the above-described conventional method, among the thin films of the conductor pattern, in particular, in the plated film obtained by the electroplating method, the melting point of the base metal material that is the main component in the simultaneous firing with the dielectric green sheet is And the conductor pattern becomes discontinuous during simultaneous firing with the dielectric layer.

このように導体パターンが不連続化すると、内部電極層の有効面積が低下し、積層セラミックコンデンサとして所望の静電容量が得られないという問題があった。   When the conductor pattern becomes discontinuous in this way, there is a problem that the effective area of the internal electrode layer is reduced and a desired capacitance cannot be obtained as a multilayer ceramic capacitor.

また、内部電極層としてNi金属粉末の導体ペーストを用いた場合においても上記メッキ膜と同じように、導体パターンが不連続化するという問題があった。   Further, even when a Ni metal powder conductor paste is used as the internal electrode layer, there is a problem that the conductor pattern becomes discontinuous as in the case of the plating film.

特開2000−243650号公報JP 2000-243650 A 特開2003−309037号公報JP 2003-309037 A

本発明の主たる課題は、積層セラミックコンデンサにおける内部電極層の有効面積の減少を防止し、所望の静電容量を確保することができるとともに、耐熱衝撃性を向上させることができる積層セラミックコンデンサを提供することである。
The main object of the present invention prevents the reduction of the effective area of the internal electrode layers in a multilayer ceramic capacitor, a desired together with a can be secured capacitance, multilayer ceramic con den service that can be improved thermal shock resistance Is to provide.

本発明の積層セラミックコンデンサは、交互に積層された誘電体層と内部電極層とからなり、該内部電極層は、Ni、Cuまたはこれらの合金からなる主成分と、硫黄、ホウ素および炭素のうちいずれか1種と、Mnとを含有するとともに、前記Mnと、前記硫黄、前記ホウ素および前記炭素のうちいずれか1種との化合物を有する。内部電極層としては、メッキ膜が例示される。
Product layer ceramic capacitor of the present invention is composed of a dielectric layer and internal electrode layers alternately stacked, the internal electrode layers, Ni, and a principal component composed of Cu or an alloy, sulfur, boron and carbon One of them and Mn are contained , and the compound of Mn and any one of sulfur, boron and carbon is included . An example of the internal electrode layer is a plating film .

また、前記内部電極層が、さらにMo、W、CrおよびTiのうちいずれか1種を含有している場合には、上記導体パターンの不連続化抑制の効果がより一層発揮される。
Further, when the internal electrode layer further contains any one of Mo, W, Cr and Ti , the effect of suppressing the discontinuity of the conductor pattern is further exhibited.

本発明によれば、内部電極層が、Ni、Cuである卑金属成分に対して、硫黄、ホウ素および炭素のうちいずれか1種を含有している場合であっても、さらに、Mnを含有し複合化されている。このため、内部電極層内において、例えば、卑金属材料であるNiと、硫黄(S)とが結合するよりも優先してMnとSが結合し、MnSという高融点の金属間化合物が形成され、これにより、卑金属材料の融点の低下を抑え、導体パターンの不連続化を抑制できる。その結果、積層セラミックコンデンサにおける内部電極層の有効面積の減少を防止し、所望の静電容量を確保することができるとともに、誘電体層と内部電極層との接合力を高められることから、耐熱衝撃性を向上させることができる
According to the present invention , even if the internal electrode layer contains any one of sulfur, boron, and carbon with respect to the base metal component that is Ni or Cu, it further contains Mn. It is compounded. Therefore, in the internal electrode layer, for example, a Ni a base metal material, in preference and a sulfur (S) bound bound Mn and S, intermetallic compound having a high melting point that MnS is formed Thereby, the fall of melting | fusing point of a base metal material can be suppressed, and the discontinuity of a conductor pattern can be suppressed. As a result, the effective area of the internal electrode layer in the multilayer ceramic capacitor can be prevented from being reduced, and a desired capacitance can be secured , and the bonding force between the dielectric layer and the internal electrode layer can be increased. Impact properties can be improved .

<第1の実施形態>
図1は、本発明の積層セラミックコンデンサを製造するための工程図である。以下、工程順に説明する。
<First Embodiment>
FIG. 1 is a process diagram for manufacturing the multilayer ceramic capacitor of the present invention. Hereinafter, the description in the order of steps.

(a)工程
まず、基板プレート1上に電気めっき法によってNi、Cuあるいはこれらの合金を主成分とし、周期表における3B〜6B族元素の群から選ばれる少なくとも1種と、Mn、CoおよびFeから選ばれる少なくとも1種と、を含有する複数のメッキ膜導体パターン3aを形成する。
(A) Step First, at least one selected from the group of 3B to 6B elements in the periodic table, Mn, Co and Fe, and Ni, Cu or an alloy thereof as a main component by electroplating on the substrate plate 1 A plurality of plating film conductor patterns 3a containing at least one selected from the above are formed.

本発明にかかるメッキ膜導体パターン3aは、上記のようなメッキ膜以外に、Ni、Cuあるいはこれらの合金を主成分とし、周期表における3B〜6B族元素の群から選ばれる少なくとも1種と、Mn、CoおよびFeから選ばれる少なくとも1種と、周期表の4A〜6A族元素の群から選ばれる少なくとも1種とを含有するものであってもよい。周期表の4A〜6A族元素の群には、Mo、W、Cr、Tiなどが包含される。   The plated film conductor pattern 3a according to the present invention includes, in addition to the plated film as described above, Ni, Cu or an alloy thereof as a main component, and at least one selected from the group of 3B to 6B group elements in the periodic table, You may contain at least 1 sort (s) chosen from Mn, Co, and Fe and at least 1 sort (s) chosen from the group of the 4A-6A group element of a periodic table. The group of 4A-6A group elements in the periodic table includes Mo, W, Cr, Ti and the like.

Mo、W、Cr、Tiのいずれかの元素は、Mn、Co、Feなどの元素に比較して、卑金属原子の拡散係数を下げる、あるいは積層欠陥エネルギーを低下させることが可能になる。そのため、Mo、W、Cr、Tiのいずれかの元素を含有すると、Mn、Co、Feなどの元素とは異なり、体積拡散に基づきメッキ膜のクリープ強度を高めることができる。その結果、例えば、Niが軟化するような焼成の最高温度領域においても導体パターンの不連続化を抑制でき、積層セラミックコンデンサにおける内部電極層の有効面積の減少を防止でき所望の静電容量を確保することができる。これらの元素のうち、Niとの合金が形成しやすいという理由からMoを使用するのが好ましい。
Any element of Mo, W, Cr, and Ti can reduce the diffusion coefficient of base metal atoms or the stacking fault energy as compared with elements such as Mn, Co, and Fe. Therefore, when any element of Mo, W, Cr, and Ti is contained, unlike the elements such as Mn, Co, and Fe, the creep strength of the plating film can be increased based on volume diffusion. As a result, for example, the discontinuity of the conductor pattern can be suppressed even in the highest temperature range of firing where Ni is softened, and the reduction of the effective area of the internal electrode layer in the multilayer ceramic capacitor can be prevented and the desired capacitance can be secured. can do. Of these elements, it is preferable to use Mo because it is easy to form an alloy with Ni.

(b)工程
次に、得られたメッキ膜導体パターン3aを基板プレート1から誘電体グリーンシート3b上に転写してパターンシート3を形成する。誘電体グリーンシート3bを構成する誘電体材料としては、種々の常誘電体材料や強誘電体材料を好適に用いることができるが、高誘電率化を図る上でチタン酸バリウムを主成分とするものが好ましい。また、このような誘電体材料を用いる場合は誘電特性ならびに焼結性の向上を図るために種々の添加剤やガラス成分を含有させることが望ましい。誘電体グリーンシート3bは高容量化という理由から、その厚みが3μm以下、焼成後の誘電体層の厚みとして2μm以下が好ましい。
(B) Step Next, the obtained plated film conductor pattern 3a is transferred from the substrate plate 1 onto the dielectric green sheet 3b to form the pattern sheet 3. As the dielectric material constituting the dielectric green sheet 3b, various paraelectric materials and ferroelectric materials can be suitably used, but barium titanate is a main component for achieving a high dielectric constant. Those are preferred. Further, when such a dielectric material is used, it is desirable to contain various additives and glass components in order to improve dielectric characteristics and sinterability. The dielectric green sheet 3b preferably has a thickness of 3 μm or less and a thickness of the dielectric layer after firing of 2 μm or less for the reason of increasing the capacity.

また、メッキ膜導体パターン3aの周囲には、この導体パターンによる段差を解消するために誘電体グリーンシート3bに含まれる誘電体材料などを主成分としたセラミックパターンを形成することが好ましい。   Further, it is preferable to form a ceramic pattern mainly composed of a dielectric material included in the dielectric green sheet 3b around the plated film conductor pattern 3a in order to eliminate a step due to the conductor pattern.

(c)工程および(d)工程
パターンシート3を複数積層して積層成形体4を形成する。この後、この積層成形体4を図1(c)に一点鎖線で示すように格子状に切断してコンデンサ本体成形体5を形成する((d)工程)。これによって、複数層のメッキ膜導体パターン3aは1層ごとに反対側の端面に露出するように積層されている。得られたコンデンサ本体成形体5を焼成してコンデンサ本体を形成する。
(C) Step and (d) Step A plurality of pattern sheets 3 are laminated to form a laminated molded body 4. Thereafter, the multilayer molded body 4 is cut into a lattice shape as shown by a one-dot chain line in FIG. 1C to form a capacitor body molded body 5 (step (d)). Thus, the plurality of layers of the plating film conductor pattern 3a are laminated so that each layer is exposed on the opposite end face. The obtained capacitor body molded body 5 is fired to form a capacitor body.

次に、本発明にかかるメッキ膜導体パターン3aについて説明する。本発明のメッキ膜導体パターン3aはNi、Cuあるいはこれらの合金を主成分とし、周期表における3B〜6B族元素から選ばれる少なくとも1種と、Mn、Co、Feのうち少なくとも1種とを含有することが重要である。これらNi、Cu金属の中で、チタン酸バリウムなどの強誘電体材料を用いる場合には、誘電体グリーンシート3bとの同時焼成の点で、Niが好ましい。また、ビスマス、スズ、Nbなどを含む低温焼成タイプの常誘電体材料を用いる場合、またはチタン酸バリウムにガラス成分を添加して低温焼成化させた誘電体材料を用いる場合にはCuが好ましい。   Next, the plated film conductor pattern 3a according to the present invention will be described. The plated film conductor pattern 3a of the present invention contains Ni, Cu or an alloy thereof as a main component, and contains at least one selected from Group 3B to 6B elements in the periodic table and at least one selected from Mn, Co, and Fe. It is important to. Among these Ni and Cu metals, when a ferroelectric material such as barium titanate is used, Ni is preferable in terms of simultaneous firing with the dielectric green sheet 3b. Further, Cu is preferable when using a low-temperature firing type paraelectric material containing bismuth, tin, Nb or the like, or when using a dielectric material obtained by adding a glass component to barium titanate and firing at low temperature.

周期表の3B族元素としては、元素記号で表すならばB、Al、Ga、Inが、4B族元素としてはC、Si、Ge、Sn、Pbが、5B族元素としては、P、As、Sb、Biが、6B元素としてはS、Se、Teがそれぞれ例示される。   3B group elements of the periodic table are represented by element symbols such as B, Al, Ga, In, 4B group elements as C, Si, Ge, Sn, Pb, 5B group elements as P, As, Sb, Bi and 6B elements are exemplified by S, Se, and Te, respectively.

3B〜6B族元素としてはめっき浴への溶解が可能であれば、いずれの金属成分でも用いることができるが、誘電体層の誘電特性が低下しにくいという理由から硫黄(S)、ホウ素(B)、リン(P)、炭素(C)のうちいずれか1種であることが望ましく、特に、3B〜6B族元素が添加されても卑金属材料を含むめっき浴のpHやイオン濃度の変動を抑えるという理由から硫黄(S)が特に望ましい。   Any metal component can be used as the 3B-6B group element as long as it can be dissolved in the plating bath. However, sulfur (S), boron (B ), Phosphorus (P), and carbon (C), and it is desirable to suppress fluctuations in pH and ion concentration of the plating bath containing the base metal material even when a group 3B-6B element is added. For this reason, sulfur (S) is particularly desirable.

そして、めっき膜導体パターン3a中における3B〜6B族元素の含有量は5×10-4質量%〜5質量%であることが望ましく、特に、生成する金属間化合物によるめっき膜導体パターン3a自体の溶融を抑え所望の有効面積を確保し高い静電容量が得られるという点で、その含有量は300×10-4質量%〜1質量%の範囲であることがより望ましい。 The content of the group 3B to 6B element in the plating film conductor pattern 3a is preferably 5 × 10 −4 mass% to 5 mass%, and in particular, the plating film conductor pattern 3a itself due to the generated intermetallic compound. The content is more preferably in the range of 300 × 10 −4 mass% to 1 mass% in terms of suppressing melting and securing a desired effective area and obtaining a high capacitance.

また、Mn、Co、Feのうち、より高温の金属間化合物を形成できるという点でMnが望ましい。また、Mn、CoおよびFeから選ばれる少なくとも1種の含有量は、5×10-4質量%〜5質量%、特に、0.03質量%〜1質量%の範囲であることが、上記と同様に、めっき膜導体パターン3a自体の溶融を抑えるという理由からより望ましい。 Further, among Mn, Co and Fe, Mn is desirable in that a higher temperature intermetallic compound can be formed. The content of at least one selected from Mn, Co and Fe is in the range of 5 × 10 −4 mass% to 5 mass%, particularly 0.03 mass% to 1 mass%. Similarly, it is more desirable for the reason of suppressing melting of the plating film conductor pattern 3a itself.

さらに、上記メッキ膜導体パターン中に含まれるMo、WまたはTiの含有量は、メッキ膜の誘電体層との焼結性および焼成収縮や塑性変形を抑制し、内部電極層となったときに焼成収縮が小さく有効面積を大きくでき、静電容量を高くできるという理由から5〜50質量%、好ましくは10〜20質量%であるのがよい。   Further, the content of Mo, W or Ti contained in the plating film conductor pattern is limited when the plating film has a sinterability with the dielectric layer and suppresses firing shrinkage and plastic deformation to become an internal electrode layer. The amount is preferably 5 to 50% by mass, and preferably 10 to 20% by mass because the firing shrinkage is small and the effective area can be increased and the capacitance can be increased.

めっき膜導体パターン中に形成される金属間化合物としては、例えば、硫黄(S)を含有する場合には、めっき膜の主成分であるNi金属との間で、Ni32、Ni76、NiS等の金属間化合物が分散して形成されることもあるが、この場合、内部電極層と誘電体層との界面において、卑金属材料単体に比較して、金属間化合物の方が誘電体層を形成する磁器と化合しやすいことから、内部電極層と誘電体層との接合性を高めることができる。 As an intermetallic compound formed in the plating film conductor pattern, for example, when it contains sulfur (S), Ni 3 S 2 , Ni 7 S between Ni metal which is the main component of the plating film. 6. Intermetallic compounds such as NiS may be formed in a dispersed manner. In this case, the intermetallic compound is more dielectric than the base metal material alone at the interface between the internal electrode layer and the dielectric layer. Since it is easy to combine with the porcelain forming the body layer, the bondability between the internal electrode layer and the dielectric layer can be improved.

これに対して、メッキ膜導体パターン3a中にMn、Co、Feのいずれかを含有しない場合には、メッキ膜導体パターン3aを誘電体グリーンシート3bとともに同時焼成した際に、めっき膜導体パターン3aが収縮し多くの孔が形成され有効面積が小さくなる。   In contrast, when the plating film conductor pattern 3a does not contain any of Mn, Co, and Fe, when the plating film conductor pattern 3a is simultaneously fired together with the dielectric green sheet 3b, the plating film conductor pattern 3a. Shrinks and many holes are formed, reducing the effective area.

また、本発明のような高融点化を図ることのできる卑金属材料を主成分とするメッキ膜導体パターン3aであればメッキ膜導体パターン3aの厚みは薄層化がより容易となり、これによりメッキ導体パターン3aによる段差を小さくすることができる。メッキ膜導体パターン3aの厚みは1μm以下、好ましくは0.8μm以下であるのがよい。一方、内部電極層としての有効面積を確保するという理由から、メッキ膜導体パターン3aの厚みは0.2μm以上であることが望ましい。   In addition, if the plating film conductor pattern 3a is mainly composed of a base metal material capable of achieving a high melting point as in the present invention, the thickness of the plating film conductor pattern 3a can be easily reduced, and thereby the plating conductor The level difference due to the pattern 3a can be reduced. The thickness of the plated film conductor pattern 3a is 1 μm or less, preferably 0.8 μm or less. On the other hand, the thickness of the plated film conductor pattern 3a is preferably 0.2 μm or more for the purpose of securing an effective area as the internal electrode layer.

即ち、本発明の積層セラミックコンデンサは、図2に示すように、直方体状のコンデンサ本体51の両端部に外部電極53が形成され、このコンデンサ本体51は、内部電極層55と誘電体層57とが交互に積層され構成されている。この内部電極層55はコンデンサ本体51の対向する両端面において交互に露出され、外部電極53と交互に電気的に接続されている。   That is, in the multilayer ceramic capacitor of the present invention, as shown in FIG. 2, external electrodes 53 are formed at both ends of a rectangular parallelepiped capacitor body 51. The capacitor body 51 includes an internal electrode layer 55, a dielectric layer 57, Are alternately stacked. The internal electrode layers 55 are alternately exposed at opposite end surfaces of the capacitor body 51 and are electrically connected to the external electrodes 53 alternately.

積層セラミックコンデンサを構成する誘電体層の厚みは高容量化という理由から3μm以下、内部電極層の厚みは1μm以下であり、積層数が100層以上であることが好ましい。本発明の積層セラミックコンデンサは誘電体層57や内部電極層55が薄層化され、特に内部電極層55が誘電体層57へ埋設しにくく両層間の接合力が低下するような薄層、高積層の積層セラミックコンデンサに特に好適である。   The thickness of the dielectric layer constituting the multilayer ceramic capacitor is preferably 3 μm or less, the thickness of the internal electrode layer is 1 μm or less, and the number of layers is preferably 100 or more for the reason of increasing the capacity. In the multilayer ceramic capacitor of the present invention, the dielectric layer 57 and the internal electrode layer 55 are thinned, and the internal electrode layer 55 is difficult to embed in the dielectric layer 57. It is particularly suitable for a laminated multilayer ceramic capacitor.

即ち、本発明の内部電極層は、Ni又はCuあるいはこれらの合金を主成分とし、周期表における3B〜6B族元素の群から選ばれる少なくとも1種と、Mn、Co、Feのうち少なくとも1種とを含有する。あるいは、本発明の内部電極層は、内部電極層がNi又はCuあるいはこれらの合金を主成分とし、周期表における3B〜6B族元素の群から選ばれる少なくとも1種と、Mn、CoおよびFeから選ばれる少なくとも1種と、Mo、W、Cr、Tiなどを包含する周期表の4A〜6A族元素の群から選ばれる少なくとも1種と、を含有する。   That is, the internal electrode layer of the present invention contains Ni or Cu or an alloy thereof as a main component, and at least one selected from the group of 3B to 6B elements in the periodic table and at least one selected from Mn, Co, and Fe. Containing. Alternatively, the internal electrode layer of the present invention is composed of at least one selected from the group of 3B to 6B elements in the periodic table, and Mn, Co and Fe. And at least one selected from at least one selected from the group of 4A-6A group elements of the periodic table including Mo, W, Cr, Ti and the like.

図3は、本発明の積層セラミックコンデンサ内部の誘電体層57と内部電極層55との界面部の模式図である。図3に示すように、誘電体層57と内部電極層55との界面に、Mn−Si−O組成物などのMn化合物70が粒状または層状に形成されているのが好ましい。このことにより本発明の積層セラミックコンデンサでは誘電体層57と内部電極層55との接合力を向上させることができる。これは、誘電体層57の構成成分であるSiと、内部電極層55を形成するメッキ膜中に含まれるMnとが化合した場合に誘電体層57側と内部電極層55側からの構成成分が化合することにより両層間のかすがいの効果(または接合効果)が高まるためである。   FIG. 3 is a schematic view of the interface between the dielectric layer 57 and the internal electrode layer 55 inside the multilayer ceramic capacitor of the present invention. As shown in FIG. 3, it is preferable that a Mn compound 70 such as a Mn—Si—O composition is formed in the form of particles or layers at the interface between the dielectric layer 57 and the internal electrode layer 55. As a result, in the multilayer ceramic capacitor of the present invention, the bonding force between the dielectric layer 57 and the internal electrode layer 55 can be improved. This is because when Si, which is a constituent component of the dielectric layer 57, and Mn contained in the plating film forming the internal electrode layer 55 are combined, the constituent components from the dielectric layer 57 side and the internal electrode layer 55 side are combined. This is because the effect of the fogging between the two layers (or the bonding effect) is increased by combining the two.

なお、本発明に係るMn化合物としては上記のMn−Si−O組成物以外に、誘電体層57を構成する他の金属酸化物とMnとの化合物、あるいはMnOやMnO2などのMn化合物でも誘電体層57と内部電極層55との界面に形成されれば同様の効果を発揮できる。また、Mn化合物が、内部電極成分であるNiを含むMn−Ni−Si−O、Mn−Ni−S−O、Mn−Ni−Si−S−Oであってもよく、さらにはこれらの化合物にMo,W,Cr等を含んでいてもよい。 In addition to the above Mn-Si-O composition as a Mn compound according to the present invention, compounds with other metal oxides and Mn constituting the dielectric layer 57, or even Mn compounds such as MnO and MnO 2 The same effect can be achieved if it is formed at the interface between the dielectric layer 57 and the internal electrode layer 55. Further, the Mn compound may be Mn—Ni—Si—O, Mn—Ni—S—O, or Mn—Ni—Si—S—O containing Ni which is an internal electrode component. Mo, W, Cr, etc. may be included.

また、本発明における導体パターンはメッキ膜に限らず導体ペーストを印刷して形成したものであってもよい。つまり、導体ペーストはメッキ膜と同じ組成の金属粉末を含有する。すなわち、主成分である卑金属成分および該金属に化合する金属成分は、メッキ膜と同じ効果となるという理由からメッキ膜と同じ成分であることが好ましい。主成分金属に化合する金属成分は、上記成分の硫酸塩を用いることが好ましい。硫酸塩であれば、卑金属粉末に添加物成分と同時にS(イオウ)を含ませることができる。   Further, the conductor pattern in the present invention is not limited to a plating film, and may be formed by printing a conductor paste. That is, the conductor paste contains a metal powder having the same composition as the plating film. That is, the base metal component as the main component and the metal component combined with the metal are preferably the same components as the plating film because they have the same effect as the plating film. The metal component that combines with the main component metal is preferably a sulfate of the above component. If it is a sulfate, S (sulfur) can be included in the base metal powder simultaneously with the additive component.

卑金属粉末の平均粒径は100〜400nmであることが望ましく、このような粒径範囲であるとパターンの薄層化という利点がある。   The average particle size of the base metal powder is desirably 100 to 400 nm, and if it is in such a particle size range, there is an advantage that the pattern is thinned.

なお、前記したMn−Si−O組成物などのMn化合物70は、導体ペーストを用いた場合も同じように形成される。   Note that the Mn compound 70 such as the above-described Mn—Si—O composition is formed in the same manner when a conductor paste is used.

<第2の実施形態>
次に、本発明の第2の実施形態を、第1の実施形態と同じ図1および図2に基づいて説明する。
<Second Embodiment>
Next, a second embodiment of the present invention will be described based on FIGS. 1 and 2 which are the same as those of the first embodiment.

(a)工程
まず、基板プレート1上に電気めっき法によって複数のメッキ膜導体パターン3aを形成する。この実施形態では、メッキ膜導体パターン3aがNi又はCuあるいはこれらの合金からなる主成分と、Mn、Co、Fe、Mo、W、CrおよびTiから選ばれる少なくとも1種との合金(金属間化合物を含む)からなるものであることが重要である。これにより、焼成中の導体パターンの収縮を抑制することができ、卑金属を主成分とする導体パターンの不連続化を抑制できる。その結果、積層セラミックコンデンサにおける内部電極層の有効面積の減少を防止し、所望の静電容量を確保することができる。
(A) Process First, the some plating film conductor pattern 3a is formed on the board | substrate plate 1 by the electroplating method. In this embodiment, the plating film conductor pattern 3a is an alloy (intermetallic compound) of a main component made of Ni or Cu or an alloy thereof and at least one selected from Mn, Co, Fe, Mo, W, Cr and Ti . It is important that it consists of (including) . Thereby, shrinkage | contraction of the conductor pattern during baking can be suppressed and the discontinuity of the conductor pattern which has a base metal as a main component can be suppressed. As a result, it is possible to prevent a decrease in the effective area of the internal electrode layer in the multilayer ceramic capacitor and to secure a desired capacitance.

特に、メッキ膜製導体パターン3aでは、メッキ膜内で高融点の金属間化合物を形成しやすいという理由から、Mn、CoおよびFeから選ばれる少なくとも1種の金属成分と、さらにMo、W、CrおよびTiから選ばれる少なくとも1種とを同時に含むことが好ましい。例えば、Niを主成分とするメッキ膜にMo等が固溶することにより焼成における前記卑金属の格子拡散速度を下げることができる。   In particular, in the plated film conductive pattern 3a, at least one metal component selected from Mn, Co and Fe, and further Mo, W, Cr, and the like, because it is easy to form a high melting point intermetallic compound in the plated film. And at least one selected from Ti are preferably contained at the same time. For example, the lattice diffusion rate of the base metal in firing can be lowered by dissolving Mo or the like in a plating film containing Ni as a main component.

つまり、これらMo、W、Cr、Tiのいずれかの元素は、Mn、Co、Feなどの元素に比較して、卑金属原子の拡散係数を下げることおよび積層欠陥エネルギーを低下させることが可能となる。このため、Mn、Co、Feなどの元素で実現できる表面拡散や粒界拡散のような拡散抑制メカニズム以外に、Mo、W、CrまたはTiの添加により卑金属を主成分とするメッキ膜内において格子拡散(体積拡散)を抑制できるようになり、これによりメッキ膜のクリープ強度を高めることができる。その結果、例えばNiが軟化するような焼成の最高温度領域においても導体パターンの不連続化を抑制し、積層セラミックコンデンサにおける内部電極層の有効面積の減少を防止でき、所望の静電容量を確保することができる。上記構成の元素としては、Niとの合金が形成しやすいという理由からMnとMoとの混晶系あるいは合金系がより好ましい。   That is, any of these elements Mo, W, Cr, and Ti can reduce the diffusion coefficient of base metal atoms and the stacking fault energy as compared with elements such as Mn, Co, and Fe. . For this reason, in addition to diffusion suppression mechanisms such as surface diffusion and grain boundary diffusion that can be realized with elements such as Mn, Co, and Fe, the addition of Mo, W, Cr, or Ti can cause lattices in the plating film containing a base metal as a main component. Diffusion (volume diffusion) can be suppressed, whereby the creep strength of the plating film can be increased. As a result, the discontinuity of the conductor pattern can be suppressed even in the highest temperature range of firing where, for example, Ni softens, and the reduction of the effective area of the internal electrode layer in the multilayer ceramic capacitor can be prevented, thereby ensuring the desired capacitance. can do. As the element having the above structure, a mixed crystal system or alloy system of Mn and Mo is more preferable because an alloy with Ni is easily formed.

めっき膜導体パターン3a中における上記Mn、Co、Fe、Mo、W、CrおよびTiからなる群より選ばれる少なくとも1種の金属成分の含有量は3×10-4〜30質量%であることが好ましく、特に、10〜20質量%の範囲であることが金属間化合物によるめっき膜導体パターン3a自体の塑性変形を抑制し、所望の有効面積を確保し、高い静電容量が得られるという点でより望ましい。特に、Mn、Co、Feから選ばれる少なくとも1種の金属成分の含有量が5×10-4〜1質量%、Mo、W、CrおよびTiの群から選ばれる少なくとも1種の金属成分の含有量は5〜30質量%、特に10〜20質量%であるのがより好ましい。Mn、Co、Fe、Mo、W、CrおよびTiから選ばれる少なくとも1種の金属成分を含まず卑金属成分のみの場合には、焼成時の収縮を抑えられず、積層セラミックコンデンサの内部電極層の有効面積を大きくできない。 The content of at least one metal component selected from the group consisting of Mn, Co, Fe, Mo, W, Cr and Ti in the plated film conductor pattern 3a is 3 × 10 −4 to 30% by mass. In particular, in the range of 10 to 20% by mass, it is possible to suppress plastic deformation of the plating film conductor pattern 3a itself due to the intermetallic compound, to secure a desired effective area, and to obtain a high capacitance. More desirable. In particular, the content of at least one metal component selected from Mn, Co and Fe is 5 × 10 −4 to 1% by mass, and the content of at least one metal component selected from the group of Mo, W, Cr and Ti The amount is more preferably 5 to 30% by mass, especially 10 to 20% by mass. In the case where only at least one metal component selected from Mn, Co, Fe, Mo, W, Cr and Ti is contained and only the base metal component is used, shrinkage during firing cannot be suppressed, and the internal electrode layer of the multilayer ceramic capacitor The effective area cannot be increased.

(b)工程
得られたメッキ膜導体パターン3aを誘電体グリーンシート3b上に転写してパターンシート3を形成する。誘電体グリーンシート3bはチタン酸バリウムを主成分とする誘電体材料が高誘電率化のために好ましく、この誘電体材料は誘電特性ならびに焼結性の向上を図るために、種々の添加剤やガラス成分を含有させることが望ましい。誘電体グリーンシート3bの厚みは、高容量化という点で、3μm以下が好ましく、焼成後の誘電体層の厚みとしては2μm以下が好ましい。
(B) Process The obtained plating film conductor pattern 3a is transferred onto the dielectric green sheet 3b to form the pattern sheet 3. For the dielectric green sheet 3b, a dielectric material mainly composed of barium titanate is preferable for increasing the dielectric constant, and this dielectric material is used for various additives and additives in order to improve dielectric properties and sinterability. It is desirable to contain a glass component. The thickness of the dielectric green sheet 3b is preferably 3 μm or less from the viewpoint of increasing the capacity, and the thickness of the dielectric layer after firing is preferably 2 μm or less.

また、本発明ではメッキ膜導体パターン3aの周囲には誘電体グリーンシート3bに含まれる誘電体材料などを主成分としたセラミックパターンを形成することが導体パターンの段差解消のために望ましい。   In the present invention, it is desirable to form a ceramic pattern mainly composed of a dielectric material included in the dielectric green sheet 3b around the plated film conductor pattern 3a in order to eliminate the step difference in the conductor pattern.

(c)工程および(d)工程
パターンシート3を複数積層して積層成形体4を形成し、この後、(d)積層成形体4を図1(c)に一点鎖線で示すように格子状に切断してコンデンサ本体成形体5を形成する((d)工程)。このコンデンサ本体成形体5は、メッキ膜導体パターン3aが1層ごとに反対側の端面に露出するように積層されている。次に、このコンデンサ本体成形体5を焼成してコンデンサ本体を形成する。
(C) Step and (d) Step A plurality of pattern sheets 3 are laminated to form a laminated molded body 4, and then (d) the laminated molded body 4 is formed in a lattice shape as shown by a one-dot chain line in FIG. To form the capacitor body molded body 5 (step (d)). The capacitor body molded body 5 is laminated so that the plated film conductor pattern 3a is exposed on the opposite end face for each layer. Next, this capacitor body molded body 5 is fired to form a capacitor body.

メッキ膜導体パターン3a中にMn、Co、Fe、Mo、W、CrおよびTiから選ばれる少なくとも1種を含有しない場合には、メッキ膜導体パターン3aを誘電体グリーンシート3bとともに同時焼成した際に、めっき膜導体パターン3aが収縮し多くの孔が形成され有効面積が小さくなる。   When the plated film conductor pattern 3a does not contain at least one selected from Mn, Co, Fe, Mo, W, Cr and Ti, the plated film conductor pattern 3a is simultaneously fired together with the dielectric green sheet 3b. The plated film conductor pattern 3a contracts to form a large number of holes, thereby reducing the effective area.

そして、本発明のめっき膜導体パターン中に形成される金属間化合物としては、例えば、めっき膜の主成分であるNi金属との間で、Mn化合物(例えばNi−Mn−Mo)等の金属間化合物が分散して形成されることもあるが、この場合、内部電極層と誘電体層との界面において、卑金属材料単体に比較して、金属間化合物の方が誘電体層を形成する磁器と化合しやすいことから、内部電極層と誘電体層との接合性を高めることができ、誘電体層との界面にこのような金属間化合物の存在によっても内部電極層の有効面積を高めることができる。   And as an intermetallic compound formed in the plating film conductor pattern of this invention, between Ni metals which are the main components of a plating film, for example, between metals, such as a Mn compound (for example, Ni-Mn-Mo) In some cases, the intermetallic compound forms a dielectric layer at the interface between the internal electrode layer and the dielectric layer as compared with the base metal material alone. Since it is easy to combine, the bondability between the internal electrode layer and the dielectric layer can be increased, and the presence of such an intermetallic compound at the interface with the dielectric layer can also increase the effective area of the internal electrode layer. it can.

また、本発明のような元素を含む卑金属材料を主成分とするメッキ膜導体パターン3aであれば、メッキ膜導体パターン3aの厚みは薄層化がより容易となりメッキ導体パターン3aによる段差を小さくすることができる。そして、その厚みは1μm以下、特に0.8μm以下が好ましく、一方、内部電極層としての有効面積を確保するという理由から0.2μm以上であることが望ましい。   Further, in the case of the plated film conductor pattern 3a mainly composed of a base metal material containing an element as in the present invention, the thickness of the plated film conductor pattern 3a can be easily reduced, and the step due to the plated conductor pattern 3a is reduced. be able to. The thickness is preferably 1 μm or less, and particularly preferably 0.8 μm or less. On the other hand, the thickness is preferably 0.2 μm or more for securing an effective area as the internal electrode layer.

即ち、本発明の積層セラミックコンデンサは、図2に示すように、直方体状のコンデンサ本体51の両端部に外部電極53が形成され、このコンデンサ本体51は、内部電極層55と誘電体層57とが交互に積層され構成されている。また、内部電極層55はコンデンサ本体51の対向する両端面において交互に露出され、外部電極53と交互に電気的に接続されている。即ち、本発明の内部電極層は、Ni、Cuまたはこれらの合金からなる主成分と、Mn、Co、Fe、Mo、W、CrおよびTiから選ばれる少なくとも1種とからなるものである。これにより、内部電極層の剛性が高まり焼成中の軟化を低減し塑性変形を抑制でき、内部電極層の有効面積を高めるとともに、誘電体層との接合性を高めることができる。誘電体層の厚みは3μm以下、内部電極層の厚みは1μm以下であるのが小型薄型かつ高容量化の点で好ましい。その他は、第1の実施形態と同じである。 That is, in the multilayer ceramic capacitor of the present invention, as shown in FIG. 2, external electrodes 53 are formed at both ends of a rectangular parallelepiped capacitor body 51. The capacitor body 51 includes an internal electrode layer 55, a dielectric layer 57, Are alternately stacked. Further, the internal electrode layers 55 are alternately exposed on the opposite end surfaces of the capacitor body 51 and are electrically connected to the external electrodes 53 alternately. That is, the internal electrode layer of the present invention comprises a main component made of Ni, Cu or an alloy thereof and at least one selected from Mn, Co, Fe, Mo, W, Cr and Ti. As a result, the rigidity of the internal electrode layer is increased, softening during firing can be reduced and plastic deformation can be suppressed, the effective area of the internal electrode layer can be increased, and the bondability with the dielectric layer can be increased. The thickness of the dielectric layer is preferably 3 μm or less, and the thickness of the internal electrode layer is preferably 1 μm or less from the viewpoint of small size and thinness and high capacity. Others are the same as the first embodiment.

以下、実施例および比較例を挙げて本発明をさらに詳細に説明するが、本発明は、以下の実施例に限定されるものではない。   EXAMPLES Hereinafter, although an Example and a comparative example are given and this invention is demonstrated further in detail, this invention is not limited to a following example.

積層セラミックコンデンサを以下のようにして作製した。先ず、BaTiO3を主成分とする誘電体粉末に有機粘結剤、可塑剤、分散剤、および溶媒を所定量混合し、振動ミルを用いて、粉砕、混練し、スラリーを調製した後、ダイコーターにより、ポリエステルよりなるキャリアフィルム上に厚み2.4μmの誘電体グリーンシートを作製した。 A multilayer ceramic capacitor was produced as follows. First, a predetermined amount of an organic binder, a plasticizer, a dispersant, and a solvent are mixed with a dielectric powder mainly composed of BaTiO 3 , and pulverized and kneaded using a vibration mill to prepare a slurry. A dielectric green sheet having a thickness of 2.4 μm was produced on a carrier film made of polyester.

次に、鏡面加工を施したステンレス板製の基板プレートを用いて、その表面に感光性レジスト樹脂を塗布してレジストパターンを形成した。   Next, a photosensitive resist resin was applied to the surface of the substrate plate made of a stainless steel plate subjected to mirror finishing to form a resist pattern.

その後、電流密度やめっき時間を種々調整して電気めっきを行い、3B〜6B族元素および他の添加元素(Mn等)の含有量が異なる厚み0.3μmのNiめっき膜をステンレス板製の基板プレート上に形成した。この場合、例えば、3B〜6B族元素を含む硫酸イオンをめっき浴中に溶解させ、Mnはスルファミン酸マンガンを溶解させてNiアノードと組み合わせて電気めっきを行った。尚、Co、Feについても同様にめっき浴中に溶解させて用いた。メッキベース浴にはスルファミン酸ニッケル・メッキ浴を用いた。メッキ膜導体パターン中における各金属成分の濃度調整は、メッキ浴中の金属濃度およびメッキ時の電流密度を変えて行った。得られたメッキ膜導体パターン中の添加元素の種類と導体パターン中の含有量を表1に示す。   Thereafter, electroplating is performed by variously adjusting the current density and plating time, and a 0.3 μm thick Ni plating film having a different content of group 3B-6B elements and other additive elements (Mn, etc.) is made of a stainless steel plate. Formed on a plate. In this case, for example, sulfate ions containing 3B-6B group elements were dissolved in a plating bath, and Mn was dissolved in manganese sulfamate and combined with a Ni anode for electroplating. Co and Fe were similarly dissolved in the plating bath and used. A nickel sulfamate plating bath was used as the plating base bath. The concentration of each metal component in the plating film conductor pattern was adjusted by changing the metal concentration in the plating bath and the current density during plating. Table 1 shows the types of additive elements in the obtained plated film conductor pattern and the contents in the conductor pattern.

次に、このNiのメッキ膜導体パターンを誘電体グリーンシート上に載置し、80℃、80kg/cm2の条件で熱圧着転写して、内部電極パターンが転写された誘電体グリーンシートを作製した。 Next, this Ni plated film conductor pattern was placed on a dielectric green sheet and transferred by thermocompression bonding under conditions of 80 ° C. and 80 kg / cm 2 to produce a dielectric green sheet to which the internal electrode pattern was transferred. did.

このメッキ膜導体パターンを転写した誘電体グリーンシートを200枚積層し、温度100℃、圧力200kg/cm2の条件での積層プレスにより積層成形体を作製した。 200 dielectric green sheets to which the plated film conductor pattern was transferred were laminated, and a laminated molded body was produced by a lamination press under the conditions of a temperature of 100 ° C. and a pressure of 200 kg / cm 2 .

この後、この積層成形体を格子状に切断して、コンデンサ本体成形体を得、次にこのコンデンサ本体成形体を非酸化性雰囲気中300℃〜500℃で脱バインダ処理した後、同雰囲気中1300℃で2時間焼成しコンデンサ本体を作製した。   Thereafter, the multilayer molded body is cut into a lattice shape to obtain a capacitor body molded body. Next, the capacitor body molded body is subjected to a binder removal treatment in a non-oxidizing atmosphere at 300 ° C. to 500 ° C., and then in the same atmosphere. The capacitor body was fabricated by firing at 1300 ° C. for 2 hours.

最後に、このようにして得られたコンデンサ本体に対し、内部電極層が露出した各端面にガラス粉末を含んだCuペーストを塗布した後、窒素雰囲気中で焼き付けを行い、さらに、この外部電極の表面にNiメッキ膜およびSnメッキ膜を形成して、内部電極層と電気的に接続された外部電極を有する積層セラミックコンデンサを作製した。   Finally, after applying a Cu paste containing glass powder to each end face where the internal electrode layer is exposed, the capacitor body thus obtained is baked in a nitrogen atmosphere. A Ni plating film and an Sn plating film were formed on the surface to produce a multilayer ceramic capacitor having an external electrode electrically connected to the internal electrode layer.

このようにして得られた積層セラミックコンデンサの外形寸法は、幅1.25mm、長さ2.0mm、厚さ1.25mmであり、内部電極層間に介在する誘電体層の厚みは2μmであった。   The outer dimensions of the multilayer ceramic capacitor thus obtained were 1.25 mm in width, 2.0 mm in length, and 1.25 mm in thickness, and the thickness of the dielectric layer interposed between the internal electrode layers was 2 μm. .

焼成後に、得られた積層セラミックコンデンサについて、各100個の初期の静電容量(C)を測定した。測定は、基準温度25℃で行い、周波数1.0kHz、入力信号レベル0.5Vrmsの条件で測定した。目標とする静電容量値は4.7μF(公差±10%)である。内部電極層中の3B〜6B族元素の含有量はICP−MS(誘電結合プラズマ質量分析)を用いて求めた。また、340℃および400℃ではんだ浴中に上記コンデンサを浸漬して、耐熱衝撃試験を行ない、各温度でのデラミネーションの発生個数を調べた。   After firing, 100 initial capacitances (C) were measured for each of the obtained multilayer ceramic capacitors. The measurement was performed at a reference temperature of 25 ° C. under the conditions of a frequency of 1.0 kHz and an input signal level of 0.5 Vrms. The target capacitance value is 4.7 μF (tolerance ± 10%). The content of Group 3B-6B elements in the internal electrode layer was determined using ICP-MS (Dielectric Coupled Plasma Mass Spectrometry). Further, the capacitor was immersed in a solder bath at 340 ° C. and 400 ° C., a thermal shock test was conducted, and the number of occurrences of delamination at each temperature was examined.

比較として、Niめっき膜中にMnを含んでいないメッキ膜導体パターンを形成して積層セラミックコンデンサを作製し、実施例1と同様の評価を行った。評価結果を表1に示す。

Figure 0004686270
For comparison, a multilayer ceramic capacitor was produced by forming a plated film conductor pattern not containing Mn in the Ni plated film, and the same evaluation as in Example 1 was performed. The evaluation results are shown in Table 1.
Figure 0004686270

表1の結果から明らかなように、めっき膜中に3B〜6B族元素のうちいずれか1種およびMn、Co、Feのいずれかを含有する内部電極パターンを用いて作製した試料では、焼成後静電容量が4.7μF以上を実現できた。特に、Mnを含んだメッキ膜を用いたものは誘電体層と内部電極層との界面にMn−Si化合物が形成されており、耐熱衝撃試験の温度が400℃であってもデラミネーションの発生が見られなかった。   As is apparent from the results in Table 1, in the sample prepared using the internal electrode pattern containing any one of 3B to 6B elements and any of Mn, Co, and Fe in the plating film, Capacitance was 4.7 μF or more. In particular, in the case of using a plating film containing Mn, a Mn-Si compound is formed at the interface between the dielectric layer and the internal electrode layer, and delamination occurs even when the temperature of the thermal shock test is 400 ° C. Was not seen.

一方、Niめっき膜中にMn、Co、Feのいずれかを含んでいないメッキ膜導体パターンを用いた場合には、焼成後の静電容量値が目標を満たすことができなかった。   On the other hand, when a plated film conductor pattern that does not contain any of Mn, Co, and Fe is used in the Ni plated film, the capacitance value after firing could not meet the target.

Niを主成分とし、周期表における3B〜6B族元素の群から選ばれる少なくとも1種と、Mn、Co、Feのうち少なくとも1種と、Mo、W、Cr、Tiなどの4A〜6A族元素の群から選ばれる少なくとも1種とを含有するメッキ膜製導体パターンを作製した以外は、実施例1と同様の製法により積層セラミックコンデンサを作製し(試料No.13〜20)、同様の評価を行った。   At least one selected from the group of 3B-6B elements in the periodic table, at least one selected from the group consisting of Mn, Co, and Fe, and 4A-6A elements such as Mo, W, Cr, Ti A laminated ceramic capacitor was produced by the same production method as in Example 1 except that a plated film conductor pattern containing at least one selected from the group of (Nos. 13 to 20) was prepared, and the same evaluation was performed. went.

一方、メッキ膜製導体パターンとして、Cuを主成分とする場合には、チタン酸バリウムにガラス成分を添加して低温焼成化させた誘電体材料を用いた。また、Cuメッキ膜パターンは、硫酸銅メッキ浴を用いてNiメッキ膜作製と同じく表2に示す添加成分を加え厚み0.3μmのものを作製した(試料No.21および22)。次に、焼成温度を1000℃にした以外はNiメッキ膜と同じ製法により積層セラミックコンデンサを作製し評価した。評価結果を表2に示す。

Figure 0004686270
On the other hand, when the main component is Cu as the plating film conductive pattern, a dielectric material obtained by adding a glass component to barium titanate and firing at low temperature was used. Moreover, the Cu plating film pattern was prepared by adding the additive components shown in Table 2 in the same manner as in the Ni plating film production using a copper sulfate plating bath (Sample Nos. 21 and 22). Next, a multilayer ceramic capacitor was prepared and evaluated by the same manufacturing method as that of the Ni plating film except that the firing temperature was set to 1000 ° C. The evaluation results are shown in Table 2.
Figure 0004686270

表2の結果から明らかなように、本発明にかかるメッキ膜製導体パターンを用いて形成した積層セラミックコンデンサは、いずれも静電容量が目標値の公差内(4.7μF±10%)であり、焼成時の内部電極層の収縮やボイドの発生が抑えられ、有効面積が確保されていることがわかった。   As is clear from the results in Table 2, all of the multilayer ceramic capacitors formed using the plated film conductor pattern according to the present invention have a capacitance within the tolerance of the target value (4.7 μF ± 10%). It was found that shrinkage of the internal electrode layer and generation of voids during firing were suppressed, and an effective area was secured.

積層セラミックコンデンサを以下のようにして作製した。先ず、BaTiO3を主成分とする誘電体粉末に有機粘結剤、可塑剤、分散剤、および溶媒を所定量混合し、振動ミルを用いて、粉砕、混練し、スラリーを調製した後、ダイコーターにより、ポリエステルよりなるキャリアフィルム上に厚み2.4μmの誘電体グリーンシートを作製した。 A multilayer ceramic capacitor was produced as follows. First, a predetermined amount of an organic binder, a plasticizer, a dispersant, and a solvent are mixed with a dielectric powder mainly composed of BaTiO 3 , and pulverized and kneaded using a vibration mill to prepare a slurry. A dielectric green sheet having a thickness of 2.4 μm was produced on a carrier film made of polyester.

次に、鏡面加工を施したステンレス板製の基板プレートを用いて、その表面に感光性レジスト樹脂を塗布してレジストパターンを形成した。   Next, a photosensitive resist resin was applied to the surface of the substrate plate made of a stainless steel plate subjected to mirror finishing to form a resist pattern.

その後、種々、電流密度やめっき時間を調整して電気めっきを行い、厚み0.3μmのNiを主成分とするめっき膜をステンレス板製の基板プレート上に形成した。めっき液はスルファミン酸ニッケル・メッキ浴を用いた。この場合、例えば、Mnは硫酸マンガンをめっき浴中に添加して電気めっきを行った。尚、Co、Feについても同様にめっき浴中に添加して用いた。さらに、Mo、W、Ti、Crについては、モリブデン酸ナトリウム、タングステン酸ナトリウム等をめっき浴中に添加して用いた。メッキ膜導体パターン中における各金属成分の濃度調整は、メッキ浴中の金属濃度およびメッキ時の電流密度を変えて行った。表3に得られた導体パターン中に含有される添加金属とその含有量を示した。   Thereafter, electroplating was performed by variously adjusting the current density and plating time, and a plating film having a thickness of 0.3 μm and containing Ni as a main component was formed on a stainless steel substrate plate. The plating solution used was a nickel sulfamate plating bath. In this case, for example, Mn was subjected to electroplating by adding manganese sulfate to the plating bath. Co and Fe were similarly used by adding them to the plating bath. Further, for Mo, W, Ti, and Cr, sodium molybdate, sodium tungstate, and the like were added to the plating bath. The concentration of each metal component in the plating film conductor pattern was adjusted by changing the metal concentration in the plating bath and the current density during plating. Table 3 shows additive metals contained in the obtained conductor patterns and their contents.

次に、このNiのメッキ膜導体パターンを誘電体グリーンシート上に載置し、80℃、80kg/cm2の条件で熱圧着転写して、内部電極パターンが転写された誘電体グリーンシートを作製した。 Next, this Ni plated film conductor pattern was placed on a dielectric green sheet and transferred by thermocompression bonding under conditions of 80 ° C. and 80 kg / cm 2 to produce a dielectric green sheet to which the internal electrode pattern was transferred. did.

次に、このメッキ膜導体パターンを転写した誘電体グリーンシートを200枚積層し、温度100℃、圧力200kgf/cm2の条件での積層プレスにより積層成形体を作製した。 Next, 200 dielectric green sheets to which the plated film conductor pattern was transferred were laminated, and a laminated molded body was produced by a lamination press under the conditions of a temperature of 100 ° C. and a pressure of 200 kgf / cm 2 .

この後、この積層成形体を格子状に切断して、コンデンサ本体成形体を得、次にこのコンデンサ本体成形体を非酸化性雰囲気中300℃〜500℃で脱脂した後、同雰囲気中1300℃で2時間焼成しコンデンサ本体を作製した。   Thereafter, the multilayer molded body is cut into a lattice shape to obtain a capacitor body molded body. Next, the capacitor body molded body is degreased at 300 ° C. to 500 ° C. in a non-oxidizing atmosphere, and then 1300 ° C. in the same atmosphere. Was fired for 2 hours to produce a capacitor body.

最後に、このようにして得られたコンデンサ本体に対し、内部電極層が露出した各端面にガラス粉末を含んだCuペーストを塗布した後、窒素雰囲気中で焼き付けを行い、さらに、この外部電極の表面にNiメッキ膜およびSnメッキ膜を形成して、内部電極層と電気的に接続された外部電極を有する積層セラミックコンデンサを作製した。   Finally, after applying a Cu paste containing glass powder to each end face where the internal electrode layer is exposed, the capacitor body thus obtained is baked in a nitrogen atmosphere. A Ni plating film and an Sn plating film were formed on the surface to produce a multilayer ceramic capacitor having an external electrode electrically connected to the internal electrode layer.

このようにして得られた積層セラミックコンデンサの外形寸法は、幅1.25mm、長さ2.0mm、厚さ1.25mmであり、内部電極層間に介在する誘電体層の厚みは2μmであった。   The outer dimensions of the multilayer ceramic capacitor thus obtained were 1.25 mm in width, 2.0 mm in length, and 1.25 mm in thickness, and the thickness of the dielectric layer interposed between the internal electrode layers was 2 μm. .

焼成後に、得られた積層セラミックコンデンサについて、各100個の初期の静電容量(C)を測定した。測定は、基準温度25℃で行い、周波数1.0kHz、入力信号レベル0.5Vrmsの条件で測定した。目標とする静電容量値は4.7μF(公差±10%)である。内部電極層中の金属成分の含有量はICP―MS発光分光分析法を用いて求めた。 After firing, 100 initial capacitances (C) were measured for each of the obtained multilayer ceramic capacitors. The measurement was performed at a reference temperature of 25 ° C. under the conditions of a frequency of 1.0 kHz and an input signal level of 0.5 Vrms. The target capacitance value is 4.7 μF ( tolerance ± 10%). The content of the metal component in the internal electrode layer was determined using ICP-MS emission spectroscopy.

比較として、Ni成分のみのメッキ膜導体パターンを形成して積層セラミックコンデンサを作製し、本発明と同様の評価を行った。評価結果を表3に示す。

Figure 0004686270
As a comparison, a multilayer ceramic capacitor was produced by forming a plated film conductor pattern of only the Ni component, and the same evaluation as in the present invention was performed. The evaluation results are shown in Table 3.
Figure 0004686270

表3の結果から明らかなように、めっき膜がNiとMn、Co、Fe、Mo、W、CrおよびTiの群から選ばれる少なくとも1種とからなる内部電極パターンを用いて作製した試料No.24〜35では、焼成後静電容量が4.7μF以上を実現できた。特に、Mnを5×10-4質量%、Moを10質量%としたメッキ膜性内部電極層を有する試料の積層セラミックコンデンサでは、静電容量が5μF以上であった。 As is apparent from the results in Table 3, the sample No. 1 was prepared using an internal electrode pattern in which the plating film was composed of Ni and at least one selected from the group consisting of Mn, Co, Fe, Mo, W, Cr and Ti. In 24 to 35, the capacitance after firing was 4.7 μF or more. In particular, a sample multilayer ceramic capacitor having a plated film-like internal electrode layer in which Mn is 5 × 10 −4 mass% and Mo is 10 mass% has a capacitance of 5 μF or more.

一方、Niめっき膜中にMn、Co、Feのいずれかを含んでいないメッキ膜導体パターンを用いた試料No.23では、焼成後の静電容量値が目標を満たすことができなかった。   On the other hand, Sample No. using a plating film conductor pattern that does not contain any of Mn, Co, and Fe in the Ni plating film. In No. 23, the capacitance value after firing could not meet the target.

導体パターンをメッキ膜のかわりに導体ペーストを用いた積層セラミックコンデンサを以下のようにして作製した。誘電体グリーンシートは実験例1と同じものを用いた。   A multilayer ceramic capacitor using a conductor paste as a conductor pattern instead of a plating film was produced as follows. The same dielectric green sheet as in Experimental Example 1 was used.

導体ペーストは、誘電体グリーンシートに用いたものと同じ誘電体粉末(平均粒径50nm)と、平均粒径が200nmのNi粉末を硫酸マンガン溶液と混合し乾燥させたものを、エチルセルロースとαテルピネオール溶媒と混合して調製した。   The conductive paste is obtained by mixing the same dielectric powder (average particle size 50 nm) as used for the dielectric green sheet and Ni powder having an average particle size of 200 nm with a manganese sulfate solution and drying the mixture. Ethylcellulose and α-terpineol Prepared by mixing with solvent.

次に、この導体ペーストを誘電体グリーンシート上に、実験例1と同じ面積比になるように印刷した。得られた導体パターン中の添加元素の種類と導体パターン中の含有量を表4に示す。   Next, this conductor paste was printed on the dielectric green sheet so as to have the same area ratio as in Experimental Example 1. Table 4 shows the types of additive elements in the obtained conductor pattern and the contents in the conductor pattern.

次に、この印刷導体パターンが形成された誘電体グリーンシートを200枚積層し、温度100℃、圧力200kg/cm2の条件での積層プレスにより積層成形体を作製した。 Next, 200 dielectric green sheets on which this printed conductor pattern was formed were laminated, and a laminated molded body was produced by a laminating press under conditions of a temperature of 100 ° C. and a pressure of 200 kg / cm 2 .

この後、この積層成形体を格子状に切断して、コンデンサ本体成形体を得、次にこのコンデンサ本体成形体を非酸化性雰囲気中300℃〜500℃で脱バイした後、同雰囲気中1300℃で2時間焼成しコンデンサ本体を作製した。   Thereafter, the multilayer molded body is cut into a lattice shape to obtain a capacitor body molded body. Next, the capacitor body molded body is deburied at 300 ° C. to 500 ° C. in a non-oxidizing atmosphere, and then 1300 in the same atmosphere. The capacitor body was fabricated by baking at 2 ° C. for 2 hours.

最後に、このようにして得られたコンデンサ本体に対し、内部電極層が露出した各端面にガラス粉末を含んだCuペーストを塗布した後、窒素雰囲気中で焼き付けを行い、さらに、この外部電極の表面にNiメッキ膜およびSnメッキ膜を形成して、内部電極層と電気的に接続された外部電極を有する積層セラミックコンデンサを作製した。   Finally, after applying a Cu paste containing glass powder to each end face where the internal electrode layer is exposed, the capacitor body thus obtained is baked in a nitrogen atmosphere. A Ni plating film and an Sn plating film were formed on the surface to produce a multilayer ceramic capacitor having an external electrode electrically connected to the internal electrode layer.

このようにして得られた積層セラミックコンデンサの外形寸法は、幅1.25mm、長さ2.0mm、厚さ1.25mmであり、内部電極層間に介在する誘電体層の厚みは2μmであった。導体層厚みは平均で0.3μmであった。   The outer dimensions of the multilayer ceramic capacitor thus obtained were 1.25 mm in width, 2.0 mm in length, and 1.25 mm in thickness, and the thickness of the dielectric layer interposed between the internal electrode layers was 2 μm. . The conductor layer thickness was 0.3 μm on average.

焼成後に、得られた積層セラミックコンデンサについて、内部電極層中の3B〜6B族元素の含有量の測定、静電容量(C)および耐熱衝撃試験は実施例1と同じ条件とした。評価結果を表4に示す。

Figure 0004686270
After firing, the obtained multilayer ceramic capacitor was subjected to the same conditions as in Example 1 for measurement of the content of group 3B-6B elements in the internal electrode layer, capacitance (C), and thermal shock test. The evaluation results are shown in Table 4.
Figure 0004686270

表4の結果から明らかなように、3B〜6B族元素であるS成分およびMn、Co、Feのいずれかを含有する内部電極用導体パターンを用いて作製した試料では、焼成後、静電容量が目標値の公差内(4.7μF±10%)であった。特に、SとMnを含んだ導体膜を用いたものは誘電体層と内部電極層との界面にMn−Si化合物が形成されており、耐熱衝撃試験の温度が400℃であってもデラミネーションの発生が見られなかった。   As is clear from the results in Table 4, in the sample prepared using the internal electrode conductor pattern containing the S component, which is a group 3B-6B element, and any of Mn, Co, and Fe, after firing, the capacitance Was within the tolerance of the target value (4.7 μF ± 10%). In particular, in the case of using a conductor film containing S and Mn, a Mn-Si compound is formed at the interface between the dielectric layer and the internal electrode layer, and delamination is performed even when the temperature of the thermal shock test is 400 ° C. The occurrence of was not seen.

本発明の一実施形態に係る積層セラミックコンデンサを製造するための工程図である。It is process drawing for manufacturing the multilayer ceramic capacitor which concerns on one Embodiment of this invention. 本発明の一実施形態に係る積層セラミックコンデンサを示す概略断面図である。1 is a schematic cross-sectional view showing a multilayer ceramic capacitor according to an embodiment of the present invention. 本発明の積層セラミックコンデンサ内部の誘電体層と内部電極層の界面部の一例を示す模式図である。It is a schematic diagram which shows an example of the interface part of the dielectric material layer and internal electrode layer inside the multilayer ceramic capacitor of this invention.

符号の説明Explanation of symbols

1 基板プレート
3 パターンシート
3a めっき膜導体パターン
3b 誘電体グリーンシート
4 積層成形体
5 コンデンサ本体成形体
51 コンデンサ本体
53 外部電極
55 内部電極層
57 誘電体層
70 Mn化合物
DESCRIPTION OF SYMBOLS 1 Substrate plate 3 Pattern sheet 3a Plating film conductor pattern 3b Dielectric green sheet 4 Laminated molded body 5 Capacitor body molded body 51 Capacitor body 53 External electrode 55 Internal electrode layer 57 Dielectric layer 70 Mn compound

Claims (3)

交互に積層された誘電体層と内部電極層とからなり、内部電極層が、Ni、Cuまたはこれらの合金からなる主成分と、硫黄、ホウ素および炭素のうちいずれか1種と、Mnとを含有するとともに、前記Mnと、前記硫黄、前記ホウ素および前記炭素のうちいずれか1種との化合物を有することを特徴とする積層セラミックコンデンサ。 It is composed of dielectric layers and internal electrode layers that are alternately stacked, and the internal electrode layer includes a main component made of Ni, Cu, or an alloy thereof , any one of sulfur, boron, and carbon, and Mn . as well as containing the Mn and the sulfur, multilayer ceramic capacitors, wherein Rukoto that having a compound of any one of the boron and the carbon. 前記内部電極層がメッキ膜であることを特徴とする請求項記載の積層セラミックコンデンサ。 Multilayer ceramic capacitor according to claim 1, wherein the inner electrode layer is a plating film. 前記内部電極層が、さらにMo、W、CrおよびTiのうちいずれか1種を含有することを特徴とする請求項1または2に記載の積層セラミックコンデンサ。 The internal electrode layer further Mo, W, multilayer ceramic capacitor according to claim 1 or 2, characterized in that it contains any one of Cr and Ti.
JP2005187687A 2004-06-28 2005-06-28 Multilayer ceramic capacitor Active JP4686270B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005187687A JP4686270B2 (en) 2004-06-28 2005-06-28 Multilayer ceramic capacitor

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JP2004189772 2004-06-28
JP2004189772 2004-06-28
JP2004341668 2004-11-26
JP2004341668 2004-11-26
JP2004359851 2004-12-13
JP2004359851 2004-12-13
JP2005127396 2005-04-26
JP2005127396 2005-04-26
JP2005187687A JP4686270B2 (en) 2004-06-28 2005-06-28 Multilayer ceramic capacitor

Publications (2)

Publication Number Publication Date
JP2006332572A JP2006332572A (en) 2006-12-07
JP4686270B2 true JP4686270B2 (en) 2011-05-25

Family

ID=37553904

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005187687A Active JP4686270B2 (en) 2004-06-28 2005-06-28 Multilayer ceramic capacitor

Country Status (1)

Country Link
JP (1) JP4686270B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4840392B2 (en) * 2008-03-31 2011-12-21 Tdk株式会社 Multilayer capacitor
WO2015015865A1 (en) * 2013-07-31 2015-02-05 株式会社村田製作所 Conductive paste, ceramic electronic component, and method for producing ceramic electronic component
KR20190116133A (en) * 2019-07-15 2019-10-14 삼성전기주식회사 Capacitor component

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1121644A (en) * 1997-07-02 1999-01-26 Sumitomo Metal Mining Co Ltd Ni powder, and ni paste using the same
JPH1145617A (en) * 1997-07-28 1999-02-16 Kyocera Corp Conductive paste and multilayer ceramic capacitor
JPH1167588A (en) * 1997-08-18 1999-03-09 Tdk Corp Manufacture of cr compound electronic component
JP2000243644A (en) * 1999-02-19 2000-09-08 Dainippon Printing Co Ltd Manufacture of laminated capacitor
JP2001284162A (en) * 2000-03-31 2001-10-12 Kyocera Corp Conductive paste and laminated electronic component, and their manufacturing method
JP2002060877A (en) * 2000-08-16 2002-02-28 Kawatetsu Mining Co Ltd Ni ALLOY POWDER FOR ELECTRICALLY CONDUCTIVE PASTE
JP2003309037A (en) * 2002-04-15 2003-10-31 Kyocera Corp Multilayered electronic parts and method of manufacturing the same
JP2005129425A (en) * 2003-10-27 2005-05-19 Murata Mfg Co Ltd Conductive paste and laminated ceramic electronic component

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1121644A (en) * 1997-07-02 1999-01-26 Sumitomo Metal Mining Co Ltd Ni powder, and ni paste using the same
JPH1145617A (en) * 1997-07-28 1999-02-16 Kyocera Corp Conductive paste and multilayer ceramic capacitor
JPH1167588A (en) * 1997-08-18 1999-03-09 Tdk Corp Manufacture of cr compound electronic component
JP2000243644A (en) * 1999-02-19 2000-09-08 Dainippon Printing Co Ltd Manufacture of laminated capacitor
JP2001284162A (en) * 2000-03-31 2001-10-12 Kyocera Corp Conductive paste and laminated electronic component, and their manufacturing method
JP2002060877A (en) * 2000-08-16 2002-02-28 Kawatetsu Mining Co Ltd Ni ALLOY POWDER FOR ELECTRICALLY CONDUCTIVE PASTE
JP2003309037A (en) * 2002-04-15 2003-10-31 Kyocera Corp Multilayered electronic parts and method of manufacturing the same
JP2005129425A (en) * 2003-10-27 2005-05-19 Murata Mfg Co Ltd Conductive paste and laminated ceramic electronic component

Also Published As

Publication number Publication date
JP2006332572A (en) 2006-12-07

Similar Documents

Publication Publication Date Title
US7224570B2 (en) Process for preparing multilayer ceramic capacitor and the multilayer ceramic capacitor
US8867190B2 (en) Multilayer ceramic electronic component having an average surface roughness to provide adhesion strength between a dielectric layer and inner electrode and fabrication method thereof
US9076596B2 (en) Laminated ceramic electronic component having a cover layer with dielectric grains and method of fabricating the same
JP4782598B2 (en) Multilayer ceramic capacitor
US9837212B2 (en) Multilayer ceramic capacitor, method of manufacturing the same, and board having the same mounted thereon
US20130258546A1 (en) Multilayer ceramic electronic component and fabrication method thereof
JP3259686B2 (en) Ceramic electronic components
JP6429935B2 (en) Multilayer ceramic electronic component and manufacturing method thereof
KR102217288B1 (en) Multi-layered ceramic electronic component and method for manufacturing the same
WO2006129542A1 (en) Electronic component, and process for producing electronic component
US20130009515A1 (en) Conductive paste composition for internal electrodes and multilayer ceramic electronic component including the same
US20120162855A1 (en) Conductive paste composition for internal electrode, multilayer ceramic capacitor comprising the same and method of manufacturing thereof
US20140022689A1 (en) Multi-layered ceramic electronic component and method of manufacturing the same
US8542477B2 (en) Multilayer ceramic electronic part
US20130009516A1 (en) Conductive paste composition for internal electrodes and multilayer ceramic electronic component including the same
JP2014049435A (en) Conductive paste composition for external electrode, multilayered ceramic electronic component including the same, and manufacturing method thereof
US20140048750A1 (en) Conductive paste composition for internal electrode and multilayered ceramic electronic component containing the same
US8936737B2 (en) Conductive paste for internal electrodes, multilayer ceramic electronic component using the same, and method of manufacturing the same
JP4686270B2 (en) Multilayer ceramic capacitor
US9281121B2 (en) Multilayer ceramic electronic component and manufacturing method thereof
TWI399769B (en) Metal film and manufacturing method thereof, manufacturing method of stacked electronic component, and stacked electronic component
JP2013058722A (en) Conductive paste for external electrode, multilayered ceramic electronic component using the same and fabrication method thereof
JP3934983B2 (en) Multilayer electronic component and manufacturing method thereof
JP2021005703A (en) Multilayer ceramic electronic component
JP4387150B2 (en) Multilayer ceramic electronic component and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080303

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100706

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100903

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110118

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110214

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140218

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4686270

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150