JP4677849B2 - Solder joining method - Google Patents

Solder joining method Download PDF

Info

Publication number
JP4677849B2
JP4677849B2 JP2005228840A JP2005228840A JP4677849B2 JP 4677849 B2 JP4677849 B2 JP 4677849B2 JP 2005228840 A JP2005228840 A JP 2005228840A JP 2005228840 A JP2005228840 A JP 2005228840A JP 4677849 B2 JP4677849 B2 JP 4677849B2
Authority
JP
Japan
Prior art keywords
solder
solder material
wafer
soldering
weight
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005228840A
Other languages
Japanese (ja)
Other versions
JP2007048787A (en
Inventor
一之 蒔田
正樹 一ノ瀬
豪人 渡島
全紀 早乙女
満男 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Systems Co Ltd filed Critical Fuji Electric Systems Co Ltd
Priority to JP2005228840A priority Critical patent/JP4677849B2/en
Publication of JP2007048787A publication Critical patent/JP2007048787A/en
Application granted granted Critical
Publication of JP4677849B2 publication Critical patent/JP4677849B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

この発明は、はんだ接合方法に関し、特に鉛を含まない鉛フリー化はんだ材を用いて半導体ウェハ同士を接合するはんだ接合方法に関する。   The present invention relates to a solder bonding method, and more particularly to a solder bonding method for bonding semiconductor wafers using a lead-free solder material that does not contain lead.

鉛をベースにした錫(Sn)系のはんだ材は、柔らかい鉛を含むため、数〜数十μm程度の厚さの箔化が容易であるという特性を有する。そのため、このはんだ材は、従来より、半導体装置のはんだ付けなどに多用されている。しかし、鉛による環境汚染を抑制するため、2007年には、使用可能なはんだ材は、鉛を含まないはんだ材、すなわち鉛フリー化はんだ材に完全に切り替わると言われており、鉛フリー化はんだ材の開発が進められている。   A tin (Sn) -based solder material based on lead has a characteristic that it can be easily formed into a foil having a thickness of several to several tens of μm because it contains soft lead. For this reason, this solder material has been conventionally used for soldering semiconductor devices. However, in order to suppress environmental pollution due to lead, it is said that in 2007, usable solder materials will be completely switched to lead-free solder materials, that is, lead-free solder materials. Materials are being developed.

一般に、鉛フリー化はんだ材として、Sn−Ag(銀)系はんだ材やSn−Sb(アンチモン)系はんだ材が知られている。これらの鉛フリー化はんだ材を、複数枚の半導体ウェハをはんだ接合して積み重ねたウェハ積層体を作製する際のはんだ材として用いるためには、はんだ材を箔化する必要がある。しかし、これらのはんだ材では、鉛を含まないため、箔化が困難である。そこで、本出願人は、鉛を含まないはんだ材の微粉末原料を薄板状に焼結したものをはんだ材として用いてウェハ同士を接合する方法について、先に出願している(例えば、特許文献1参照。)。ここで用いられるはんだ材は、金属粉末の焼結体である。   In general, Sn-Ag (silver) solder materials and Sn-Sb (antimony) solder materials are known as lead-free solder materials. In order to use these lead-free solder materials as solder materials for producing a wafer laminated body in which a plurality of semiconductor wafers are joined together by soldering, it is necessary to make the solder materials into foil. However, since these solder materials do not contain lead, it is difficult to form a foil. Accordingly, the present applicant has previously filed a method for joining wafers using a solder material that is obtained by sintering a fine powder raw material of a solder material that does not contain lead as a thin plate (for example, a patent document). 1). The solder material used here is a sintered body of metal powder.

また、電子部品同士、または半導体チップとタブを、銅(Cu)や銀の粒子と錫の粒子を含む材料を圧延してできたはんだ箔を用いて接合する方法が提案されている(例えば、特許文献2参照。)。ここで用いられるはんだ箔は、合金化されていない。さらに、本出願人は、ウェハ積層体を作製する際に、ウェハとウェハの間にアルミニウム層、またはアルミニウム層とニッケル層を挟み、加圧状態で加熱することにより、ウェハ同士を接合する方法について、先に出願している(例えば、特許文献3参照。)。   Further, a method has been proposed in which electronic components or semiconductor chips and tabs are joined using a solder foil made by rolling a material containing copper (Cu) or silver particles and tin particles (for example, (See Patent Document 2). The solder foil used here is not alloyed. Further, the present applicant relates to a method for bonding wafers by heating an aluminum layer or an aluminum layer and a nickel layer between wafers and heating in a pressurized state when producing a wafer laminate. Have been filed earlier (see, for example, Patent Document 3).

特開2004−146462号公報JP 2004-146462 A 特開2004−247742号公報JP 2004-247742 A 特開平11−97618号公報Japanese Patent Application Laid-Open No. 11-97618

しかしながら、上記特許文献1または2に開示されたはんだ接合方法は、はんだ材やその原料となる金属を粉末化する工程を必要とするため、はんだ材の製造コストが増大し、好ましくない。はんだ材を粉末化してはんだクリームにする場合も同様である。また、上記特許文献3に開示された接合方法は、箔化された鉛フリー化はんだ材を用いて半導体ウェハ同士を接合する方法ではない。   However, the solder joining method disclosed in Patent Document 1 or 2 requires a step of pulverizing the solder material and the metal that is the raw material thereof, which is not preferable because the manufacturing cost of the solder material increases. The same applies when the solder material is pulverized into a solder cream. Moreover, the joining method disclosed in Patent Document 3 is not a method for joining semiconductor wafers using a lead-free solder material formed into a foil.

また、一般に知られているSn−Ag系はんだ材やSn−Sb系はんだ材では、固相線温度が216〜250℃と低いため、例えばウェハ積層体からチップを切り出し、そのチップに対して260℃で10秒間の加熱を3回繰り返す(はんだ耐熱処理)と、はんだ材が完全に溶融してしまい、チップが曲がってしまう。そのため、その後の半導体装置としての組み立てに支障が生じるという問題点がある。   Further, generally known Sn—Ag solder materials and Sn—Sb solder materials have a solidus temperature as low as 216 to 250 ° C., so that, for example, a chip is cut out from a wafer laminate, and 260 to the chip. If heating at 10 ° C. for 10 seconds is repeated three times (solder heat treatment), the solder material is completely melted and the chip is bent. Therefore, there is a problem that the subsequent assembly as a semiconductor device is hindered.

この発明は、上述した従来技術による問題点を解消するため、薄いシート状の鉛フリー化はんだ材を用いて、従来の鉛を含むはんだ材を用いた場合と同等かそれ以上のはんだ耐熱性を有するようにはんだ接合を行うことができるはんだ接合方法を提供することを目的とする。   In order to eliminate the above-mentioned problems caused by the prior art, the present invention uses a thin sheet-like lead-free solder material and has a solder heat resistance equivalent to or higher than that of a conventional solder material containing lead. It aims at providing the soldering method which can perform soldering so that it may have.

上述した課題を解決し、目的を達成するため、この発明にかかるはんだ接合方法では、錫、銀、銅を主成分として含み、かつ鉛を含まない合金を圧延してなるシート状のはんだ材を用いる。そして、このはんだ材と半導体ウェハを交互に積層し、その状態でウェハ表面に対して垂直な方向から加圧しながら加熱してはんだ材を溶解させる。   In order to solve the above-described problems and achieve the object, in the solder joining method according to the present invention, a sheet-like solder material formed by rolling an alloy containing tin, silver, copper as a main component and not containing lead is used. Use. Then, the solder material and the semiconductor wafer are alternately laminated, and in this state, the solder material is melted by heating while pressing from a direction perpendicular to the wafer surface.

例えば、錫、10重量%以上20重量%以下の銀および3重量%以上5重量%以下の銅を主成分として含み、かつ鉛を含まない合金を圧延してなるシート状のはんだ材を用いる。そして、このはんだ材と半導体ウェハを交互に積層し、その状態でウェハ表面に対して垂直な方向から加圧しながら加熱してはんだ材を溶融させる。   For example, a sheet-like solder material formed by rolling an alloy containing tin, 10 wt% or more and 20 wt% or less silver and 3 wt% or more and 5 wt% or less copper as main components and not containing lead is used. Then, the solder material and the semiconductor wafer are alternately laminated, and in this state, the solder material is melted by heating while pressing from a direction perpendicular to the wafer surface.

その際、溶けたはんだ材中の低融点成分がウェハ同士の接合部から外へ押し出されるように、加圧圧力を1MPa以上10MPa以下、好ましくは3MPa以上7MPa以下に制御するとともに、加熱温度をはんだ材の固相線温度よりも30℃高い温度(以下、はんだ固相線温度+30℃と表記する)以上で、かつはんだ材の液相線温度よりも30℃低い温度(以下、はんだ液相線温度−30℃と表記する)以下に制御する。例えば、250〜330℃に制御する。   At that time, the pressing pressure is controlled to 1 MPa or more and 10 MPa or less, preferably 3 MPa or more and 7 MPa or less, and the heating temperature is set so that the low melting point component in the melted solder material is pushed out from the bonded portion between the wafers. 30 ° C. higher than the solidus temperature of the material (hereinafter referred to as solder solidus temperature + 30 ° C.) or higher and 30 ° C. lower than the liquidus temperature of the solder material (hereinafter referred to as solder liquidus) The temperature is controlled below. For example, the temperature is controlled at 250 to 330 ° C.

そして、溶けたはんだ材を凝固させてウェハ同士を接合する。また、はんだ材を溶融させる際に、はんだ材と半導体ウェハを積層して加圧した状態のものをはんだ付け装置のチャンバー内に入れ、そのチャンバー内を不活性ガス雰囲気に置換した後に例えば4Torr以下の真空雰囲気にするようにしてもよい。この発明によれば、加熱により溶けたはんだ材中の低融点成分がウェハ同士の接合部から外へ押し出されるので、従来の鉛を含むはんだ材を用いた場合と同等かそれ以上のはんだ耐熱性を有するはんだ接合部が得られる。   Then, the melted solder material is solidified to join the wafers together. Further, when the solder material is melted, the solder material and the semiconductor wafer which are stacked and pressed are put into a chamber of a soldering apparatus, and the inside of the chamber is replaced with an inert gas atmosphere, for example, 4 Torr or less. A vacuum atmosphere may be used. According to this invention, since the low melting point component in the solder material melted by heating is pushed out from the joint between the wafers, the solder heat resistance is equal to or higher than that when using a conventional solder material containing lead. A solder joint having the following is obtained.

本発明にかかるはんだ接合方法によれば、薄いシート状の鉛フリー化はんだ材を用いて、従来の鉛を含むはんだ材を用いた場合と同等かそれ以上のはんだ耐熱性を有するようにはんだ接合を行うことができるという効果を奏する。   According to the solder joining method of the present invention, a thin sheet-like lead-free solder material is used so that the solder heat resistance is equal to or higher than that of a conventional solder material containing lead. There is an effect that can be performed.

以下に添付図面を参照して、この発明にかかるはんだ接合方法の好適な実施の形態を詳細に説明する。この発明にかかるはんだ接合方法において用いられる鉛フリー化はんだ材は、錫と銀と銅を主成分とする合金である。銀の含有割合は、10重量%以上20重量%以下、好ましくは20重量%であるのが適当である。銅の含有割合は、3重量%以上5重量%以下、好ましくは5重量%であるのが適当である。残りのすべてまたはほとんどは、錫である。一例としてあげれば、10重量%の銀と5重量%の銅を含むSn−10Ag−5Cuはんだ材や、20重量%の銀と5重量%の銅を含むSn−20Ag−5Cuはんだ材などである。   Exemplary embodiments of a solder joining method according to the present invention will be explained below in detail with reference to the accompanying drawings. The lead-free solder material used in the soldering method according to the present invention is an alloy mainly composed of tin, silver, and copper. The silver content is suitably 10% by weight or more and 20% by weight or less, preferably 20% by weight. The copper content is suitably 3% by weight or more and 5% by weight or less, preferably 5% by weight. All or most of the rest is tin. As an example, there are Sn-10Ag-5Cu solder material containing 10% by weight silver and 5% by weight copper, Sn-20Ag-5Cu solder material containing 20% by weight silver and 5% by weight copper, and the like. .

また、はんだ材は、シート状に圧延されている。その厚さは、特に限定しないが、例えば40μm以上120μm以下である。この厚さの範囲は、複数枚の半導体ウェハをはんだ材を介して接合したウェハ積層体を作製する場合に、ウェハ1枚あたりの厚さと、積層するウェハの枚数と、所定枚数のウェハをはんだ材を介して相互に接合したときの厚さに応じて決まる。また、このはんだ材の形状および大きさは、被接合部材と同じ形状で同じ大きさであるとよい。例えば被接合部材が半導体ウェハである場合には、そのウェハと同じ径の円盤状であるのがよい。   The solder material is rolled into a sheet shape. Although the thickness is not specifically limited, For example, they are 40 micrometers or more and 120 micrometers or less. This range of thicknesses means that when manufacturing a wafer laminate in which a plurality of semiconductor wafers are joined via a solder material, the thickness per wafer, the number of wafers to be laminated, and a predetermined number of wafers are soldered. It depends on the thickness when they are joined to each other via a material. Further, the shape and size of the solder material may be the same shape and the same size as the member to be joined. For example, when the member to be joined is a semiconductor wafer, it is preferable that the member has a disk shape having the same diameter as the wafer.

図1および図2は、本発明にかかるはんだ接合方法によりウェハ積層体を製造するプロセスの概略を説明するための図であり、ウェハ積層体の断面構成を示している。図1に示すように、まず、複数枚のウェハ11と鉛フリー化はんだ材12を交互に積層して、ウェハ−はんだ材積層体10を形成する。   FIG. 1 and FIG. 2 are diagrams for explaining an outline of a process for manufacturing a wafer laminate by the soldering method according to the present invention, and show a cross-sectional configuration of the wafer laminate. As shown in FIG. 1, first, a plurality of wafers 11 and lead-free solder materials 12 are alternately laminated to form a wafer-solder material laminate 10.

ついで、ウェハ−はんだ材積層体10を加圧しながら加熱することにより鉛フリー化はんだ材12を溶融し、図2に示すように、はんだ接合層22を介してウェハ11をはんだ接合してなるウェハ積層体20を得る。このときの接合温度は、はんだ固相線温度+30℃〜はんだ液相線温度−30℃の範囲である。   Next, the lead-free solder material 12 is melted by heating the wafer-solder material laminate 10 under pressure, and the wafer 11 is solder-bonded via the solder bonding layer 22 as shown in FIG. The laminate 20 is obtained. The joining temperature at this time is in the range of the solder solidus temperature + 30 ° C. to the solder liquidus temperature −30 ° C.

これは、ウェハ積層体20からチップを切り出した後に、そのチップの、ウェハ積層方向の両端を支持した状態で、260℃で10秒間の加熱を3回繰り返すはんだ耐熱性試験を行うが、その試験で合格する最低温度が、はんだ固相線温度+30℃であるからである。また、はんだ液相線温度−30℃よりも高い温度では、溶けたはんだの均質化が進むため、加圧により低融点液相のはんだ液が接合部の外に押し出されて接合部のはんだ耐熱性が向上するという効果がなくなるからである。はんだ材の組成によって多少のずれはあるが、具体的には250〜330℃程度である。   This is a solder heat resistance test in which a chip is cut out from the wafer laminated body 20 and then heated at 260 ° C. for 10 seconds three times while supporting both ends of the chip in the wafer lamination direction. This is because the minimum temperature that passes in this case is the solder solidus temperature + 30 ° C. Further, at a temperature higher than the solder liquidus temperature of −30 ° C., the homogenization of the melted solder proceeds, so that the soldering liquid of the low melting point liquid phase is pushed out of the joint by pressurization and the solder heat resistance of the joint is increased. This is because the effect of improving the performance is lost. Although there are some deviations depending on the composition of the solder material, specifically, it is about 250 to 330 ° C.

また、はんだ接合時にウェハ−はんだ材積層体10を加圧する圧力は、1〜10MPaである。その理由は、1MPa以上であればウェハ全体を接合することができることと、10MPaを超えるとウェハが割れやすくなるからである。より確実に高い良品率でウェハ積層体を作製するには、3〜7MPaであるのが好ましい。この加圧、加熱処理によって、はんだ接合層22の耐熱性が向上する。   Moreover, the pressure which pressurizes the wafer-solder material laminated body 10 at the time of solder joining is 1-10 Mpa. The reason is that if the pressure is 1 MPa or more, the entire wafer can be bonded, and if it exceeds 10 MPa, the wafer is easily broken. In order to produce a wafer laminate with a high yield rate more reliably, it is preferably 3 to 7 MPa. By this pressurization and heat treatment, the heat resistance of the solder joint layer 22 is improved.

図2に示すウェハ積層体20を得るにあたっては、例えば図3に示すように、加熱加圧はんだ付け装置160を用いる。この装置の上側プレス体161の上面均一加熱加圧板162と下側プレス体163の下面均一加熱加圧板164との間に、ウェハ−はんだ材積層体10を挟む。そして、プレスアーム165により上側プレス体161を下降させて、ウェハ−はんだ材積層体10を加圧する。この状態で、上下のプレス体161,163にそれぞれ埋め込まれたヒータ166,167により、ウェハ−はんだ材積層体10を加熱する。なお、この加熱は誘導加熱としてもよい。   In obtaining the wafer laminate 20 shown in FIG. 2, for example, as shown in FIG. 3, a heat and pressure soldering apparatus 160 is used. The wafer-solder material laminate 10 is sandwiched between the upper surface uniform heating and pressing plate 162 of the upper press body 161 and the lower surface uniform heating and pressing plate 164 of the lower press body 163 of this apparatus. Then, the upper press body 161 is lowered by the press arm 165 to pressurize the wafer-solder material laminate 10. In this state, the wafer-solder material laminate 10 is heated by the heaters 166 and 167 embedded in the upper and lower press bodies 161 and 163, respectively. This heating may be induction heating.

あるいは、ウェハ−はんだ材積層体10を加圧するために、図4および図5にそれぞれ平面図および側面図を示すように、加圧積層治具170を用いてもよい。この場合、治具170の底板171と天板172との間にウェハ−はんだ材積層体10を挟む。そして、底板171と天板172とをつなぐ柱となる複数本の棒状部材173の頂部のねじ切り部に螺合させたナット174を締めて、ウェハ−はんだ材積層体10を加圧する。   Alternatively, in order to pressurize the wafer-solder material laminate 10, a pressurization laminating jig 170 may be used as shown in a plan view and a side view in FIGS. 4 and 5, respectively. In this case, the wafer-solder material laminate 10 is sandwiched between the bottom plate 171 and the top plate 172 of the jig 170. Then, the nut 174 screwed into the threaded portion at the top of the plurality of rod-like members 173 serving as columns connecting the bottom plate 171 and the top plate 172 is tightened to pressurize the wafer-solder material laminate 10.

上述した加圧積層治具170を用いる場合には、例えば図6に示すように、ベルトコンベア炉190のベルト191上に、ウェハ−はんだ材積層体10を加圧した状態の加圧積層治具170を並べ、それを、回転体192によるベルト191の送りによって、ヒータ193の下を移動させて加熱するようにしてもよい。あるいは、図7に示すように、真空加熱機200を用い、その真空チャンバー201内の試料ステージ202上に、ウェハ−はんだ材積層体10を加圧した状態の加圧積層治具170を置き、イオンポンプ203およびクライオポンプ204によりチャンバー201内を真空引きし、ヒータ205により加熱する。このとき、チャンバー201内にH2やN2などの不活性ガスを導入してもよい。 In the case of using the pressure lamination jig 170 described above, for example, as shown in FIG. 6, the pressure lamination jig in a state where the wafer-solder material laminate 10 is pressurized on the belt 191 of the belt conveyor furnace 190. 170 may be arranged and heated by moving under the heater 193 by feeding the belt 191 by the rotating body 192. Alternatively, as shown in FIG. 7, using a vacuum heater 200, a pressure lamination jig 170 in a state where the wafer-solder material laminate 10 is pressurized is placed on the sample stage 202 in the vacuum chamber 201. The chamber 201 is evacuated by the ion pump 203 and the cryopump 204 and heated by the heater 205. At this time, an inert gas such as H 2 or N 2 may be introduced into the chamber 201.

また、図7に示す真空加熱機200を用いる場合、チャンバー201内にH2やN2などの不活性ガスを導入してチャンバー内雰囲気を不活性ガス雰囲気に置換してから、イオンポンプ203およびクライオポンプ204によりチャンバー201内をTorr以下に真空引きし、その後にヒータ205により加熱するようにしてもよい。このようにすれば、はんだ表面が酸化するのを抑制することができるので、ウェハとはんだの接合性が向上する。また、チャンバー内の真空度が4Torr以下であるので、溶けたはんだ材中の低融点液相のはんだ液を接合部の外へ効率よく押し出すことができる。 When the vacuum heater 200 shown in FIG. 7 is used, an inert gas such as H 2 or N 2 is introduced into the chamber 201 and the atmosphere in the chamber is replaced with an inert gas atmosphere. The chamber 201 may be evacuated to Torr or lower by the cryopump 204 and then heated by the heater 205. In this way, since the solder surface can be prevented from being oxidized, the bondability between the wafer and the solder is improved. Further, since the degree of vacuum in the chamber is 4 Torr or less, the low melting point liquid phase solder liquid in the melted solder material can be efficiently pushed out of the joint.

本発明者らは、種々の組成のはんだ材を用いてその圧延性を調べる試験を行うとともに、図2に示すようなウェハ積層体20を作製し、そこから切り出したチップを用いてはんだ耐熱性を調べる試験を行った。その結果について説明する。はんだ材の組成、固相線温度および液相線温度、並びにウェハ積層体20を作製する際の温度および圧力は、表1に示す通りである。   The present inventors conducted a test for examining the rollability using solder materials of various compositions, produced a wafer laminate 20 as shown in FIG. 2, and used the chips cut out from the wafer laminate 20 for solder heat resistance. A test was conducted to investigate. The result will be described. The composition of the solder material, the solidus temperature and the liquidus temperature, and the temperature and pressure when producing the wafer laminate 20 are as shown in Table 1.

Figure 0004677849
Figure 0004677849

はんだ材の圧延性試験については、各種組成のはんだ合金のインゴットを作製し、各インゴットを直径100mmで厚さ40μmのシート状に圧延できるか否かを調べた。その結果を表1に示す。表1の圧延性の欄で、○印は圧延できたことを表し、×印は圧延できなかったことを表している。表1より、銀の含有割合が5重量%以上20重量%以下であり、かつ銅の含有割合が1重量%以上5重量%以下であれば、圧延性が良好であることがわかる。これらの圧延性が良好であるはんだ材は、従来の鉛をベースにした錫系のはんだ材と同程度か、またはそれ以上の圧延性を有していた。それに対して、銀の含有割合が25重量%または30重量%になると、圧延性が悪化し、所望の大きさおよび厚さに圧延することができなかった。   With respect to the rolling test of the solder material, ingots of solder alloys having various compositions were prepared, and it was examined whether each ingot could be rolled into a sheet having a diameter of 100 mm and a thickness of 40 μm. The results are shown in Table 1. In the column of rollability in Table 1, the symbol “◯” indicates that rolling was possible, and the symbol “x” indicates that rolling was not possible. From Table 1, it can be seen that if the silver content is 5 wt% or more and 20 wt% or less and the copper content is 1 wt% or more and 5 wt% or less, the rollability is good. These solder materials having good rolling properties have the same or higher rolling properties as conventional tin-based solder materials based on lead. On the other hand, when the silver content was 25% by weight or 30% by weight, the rollability deteriorated and could not be rolled to a desired size and thickness.

はんだ耐熱性試験については、圧延性試験で所望のシート状に圧延できたはんだ材を用い、そのはんだ材と20枚のウェハを相互に積層し、種々の温度および圧力の条件ではんだ付けを行った。そして、得られたウェハ積層体をワイヤソーによりおよそ0.5mm角のチップに切断し、図8に示すように、そのチップ31の、ウェハ積層方向の両端を支持部材32で支持した状態で、260℃で10秒間の加熱を3回繰り返した。加熱後、チップ31の中央部における曲がり量xを測定し、xが既定値、例えば50μm以下であるか否かを調べた。その結果を表1に示す。表1のはんだ耐熱性の欄で、○印は、xが50μm以下であったことを表し、×印は、xが50μmよりも大きかったことを表している。   For the solder heat resistance test, the solder material that has been rolled into the desired sheet shape in the rolling property test is used, the solder material and 20 wafers are stacked on top of each other, and soldering is performed under various temperature and pressure conditions. It was. Then, the obtained wafer laminated body was cut into approximately 0.5 mm square chips with a wire saw, and as shown in FIG. Heating at 10 ° C. for 10 seconds was repeated 3 times. After heating, the bending amount x at the center of the chip 31 was measured, and it was examined whether x was a predetermined value, for example, 50 μm or less. The results are shown in Table 1. In the solder heat resistance column of Table 1, a circle indicates that x is 50 μm or less, and a cross indicates that x is greater than 50 μm.

表1より、銀の含有割合が10重量%以上20重量%以下であり、かつ銅の含有割合が3重量%以上5重量%以下であるはんだ材を用いて、はんだ付け温度をはんだ固相線温度+30℃の温度(ここでは、260℃)からはんだ液相線温度−30℃の温度(ここでは、320℃)までの範囲とし、かつはんだ付け圧力を1〜10MPaとすることによって、良好なはんだ耐熱性が得られることがわかる。これらのはんだ耐熱性が良好であるはんだ材は、従来の鉛をベースにした錫系のはんだ材と同程度か、またはそれ以上のはんだ耐熱性を有していた。   From Table 1, using a solder material having a silver content of 10 wt% or more and 20 wt% or less and a copper content of 3 wt% or more and 5 wt% or less, the soldering temperature is set to a solder solid line. It is good by setting it to the range from the temperature + 30 ° C. (here 260 ° C.) to the temperature of the solder liquidus temperature−30 ° C. (here 320 ° C.) and the soldering pressure 1 to 10 MPa. It can be seen that solder heat resistance is obtained. These solder materials having good solder heat resistance have the same or higher solder heat resistance as conventional lead-based tin-based solder materials.

それに対して、圧延性が良好なはんだ材であっても、銀の含有割合が5重量%であるものや、銅の含有割合が1重量%であるものを用いた場合、また、はんだ付け温度がはんだ固相線温度+30℃の温度よりも低かったりはんだ液相線温度−30℃の温度よりも高い場合には、良好なはんだ耐熱性が得られなかった。また、本発明者らが、圧延性に優れたはんだ組成のはんだ材を用いて、耐熱性に優れたはんだ付け条件でもってウェハ積層体を作製し、そこから切り出したチップを用いて半導体装置を組み立てたところ、従来の鉛をベースにした錫系のはんだ材を用いた場合と同等の初期的電気特性と信頼性が得られた。   On the other hand, even when the solder material has good rolling properties, when the silver content is 5% by weight or the copper content is 1% by weight, the soldering temperature When the temperature is lower than the solder solidus temperature + 30 ° C. or higher than the solder liquidus temperature −30 ° C., good solder heat resistance cannot be obtained. In addition, the present inventors manufactured a wafer laminated body with a soldering condition having excellent heat resistance using a solder material having a solder composition having excellent rolling properties, and a semiconductor device using a chip cut out from the wafer laminated body. When assembled, initial electrical characteristics and reliability equivalent to those obtained when a tin-based solder material based on a conventional lead was used were obtained.

以上説明したように、実施の形態によれば、はんだ接合時の加圧圧力と加熱温度を制御することによって、溶けたはんだ材中の低融点成分をウェハ同士の接合部から外へ押し出すことができるので、従来の鉛を含むはんだ材を用いた場合と同等かそれ以上のはんだ耐熱性を有するはんだ接合部が得られるという効果を奏する。また、はんだ合金が圧延性に優れるので、はんだ合金のインゴットを圧延することによってシート状の薄いはんだ材が容易に得られる。   As described above, according to the embodiment, the low-melting-point component in the melted solder material can be pushed out from the bonded portion between the wafers by controlling the pressurizing pressure and the heating temperature at the time of soldering. As a result, it is possible to obtain a solder joint having a solder heat resistance equal to or higher than that of a conventional solder material containing lead. In addition, since the solder alloy is excellent in rollability, a sheet-like thin solder material can be easily obtained by rolling an ingot of the solder alloy.

以上において本発明は、上述した実施の形態に限らず、種々変更可能である。例えば、実施の形態中に記載した含有割合や寸法や温度や圧力などの数値は一例であり、本発明はそれらの値に限定されるものではない。   As described above, the present invention is not limited to the above-described embodiment, and various modifications can be made. For example, the numerical values such as the content ratio, dimensions, temperature, and pressure described in the embodiments are examples, and the present invention is not limited to these values.

以上のように、本発明にかかるはんだ接合方法は、鉛フリー化はんだ材を用いたはんだ接合方法に有用であり、特に、複数枚の半導体ウェハを鉛フリー化はんだ材を用いて接合することによってウェハ積層体を製造する際のはんだ接合方法に適している。   As described above, the solder joining method according to the present invention is useful for a solder joining method using a lead-free solder material, and in particular, by joining a plurality of semiconductor wafers using a lead-free solder material. It is suitable for a solder bonding method when manufacturing a wafer laminate.

本発明にかかるはんだ接合方法を適用して作製されるウェハ積層体の製造段階における構成を示す断面図である。It is sectional drawing which shows the structure in the manufacture stage of the wafer laminated body produced by applying the soldering method concerning this invention. 本発明にかかるはんだ接合方法を適用して作製されるウェハ積層体の製造段階における構成を示す断面図である。It is sectional drawing which shows the structure in the manufacture stage of the wafer laminated body produced by applying the soldering method concerning this invention. 本発明にかかるはんだ接合方法を適用してウェハ積層体を作製する際に用いられる加熱加圧はんだ付け装置を模式的に示す断面図である。It is sectional drawing which shows typically the heat-pressure soldering apparatus used when applying the soldering method concerning this invention and producing a wafer laminated body. 本発明にかかるはんだ接合方法を適用してウェハ積層体を作製する際に用いられる加圧積層治具を模式的に示す平面図である。It is a top view which shows typically the pressurization lamination jig | tool used when producing the wafer laminated body by applying the solder joining method concerning this invention. 図4に示す加圧積層治具の側面図である。It is a side view of the pressurization lamination jig | tool shown in FIG. 本発明にかかるはんだ接合方法を適用してウェハ積層体を作製する際に用いられるベルトコンベア炉を模式的に示す断面図である。It is sectional drawing which shows typically the belt conveyor furnace used when applying the soldering joining method concerning this invention and producing a wafer laminated body. 本発明にかかるはんだ接合方法を適用してウェハ積層体を作製する際に用いられる真空加熱機を模式的に示す断面図である。It is sectional drawing which shows typically the vacuum heater used when applying the soldering method concerning this invention and producing a wafer laminated body. はんだ耐熱性試験について説明するための模式図である。It is a schematic diagram for demonstrating a solder heat resistance test.

符号の説明Explanation of symbols

11 被接合部材
12 鉛フリー化はんだ材
201 真空チャンバー


11 To-be-joined member 12 Lead-free solder material 201 Vacuum chamber


Claims (4)

錫、10重量%以上20重量%以下の銀および3重量%以上5重量%以下の銅を主成分として含み、かつ鉛を含まない合金を圧延してなるシート状のはんだ材と半導体ウェハを交互に積層する第1の工程と、
前記はんだ材と半導体ウェハを積層した状態でウェハ表面に対して垂直な方向から加圧しながら加熱して前記はんだ材を溶融させる第2の工程と、
溶けたはんだ材を凝固させてウェハ同士を接合する第3の工程と、
を含み、
はんだ付け温度を260℃から320℃までの範囲とし、かつはんだ付け圧力を1〜10MPaとすることを特徴とするはんだ接合方法。
Sheet-shaped solder material and semiconductor wafer formed by rolling an alloy containing tin, 10% by weight to 20% by weight silver and 3% by weight to 5% by weight copper, the main component of which is not containing lead A first step of laminating to,
A second step of melting the solder material by heating while pressing from a direction perpendicular to the wafer surface in a state where the solder material and the semiconductor wafer are laminated;
A third step of solidifying the melted solder material and joining the wafers;
Only including,
A solder joining method, wherein a soldering temperature is in a range from 260 ° C. to 320 ° C., and a soldering pressure is 1 to 10 MPa .
前記第2の工程において、溶けたはんだ材中の低融点成分がウェハ同士の接合部から外へ押し出されるように、加圧圧力と加熱温度を制御することを特徴とする請求項に記載のはんだ接合方法。 In the second step, the melted as low melting point component in the solder material is forced out from the joint between the wafer, according to claim 1, characterized in that to control the applied pressure heating temperature Solder joining method. 前記第2の工程において、前記はんだ材と半導体ウェハを積層して加圧した状態のものをチャンバー内に入れ、該チャンバー内を不活性ガス雰囲気に置換した後に真空雰囲気にしてから加熱することを特徴とする請求項1または2に記載のはんだ接合方法。 In the second step, the solder material and the semiconductor wafer are stacked and pressurized, placed in a chamber, the chamber is replaced with an inert gas atmosphere, and then heated to a vacuum atmosphere. The soldering method according to claim 1 or 2 , characterized in that 前記チャンバー内の真空度を4Torr以下にして加熱することを特徴とする請求項に記載のはんだ接合方法。 The soldering method according to claim 3 , wherein the chamber is heated with a degree of vacuum of 4 Torr or less.
JP2005228840A 2005-08-05 2005-08-05 Solder joining method Expired - Fee Related JP4677849B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005228840A JP4677849B2 (en) 2005-08-05 2005-08-05 Solder joining method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005228840A JP4677849B2 (en) 2005-08-05 2005-08-05 Solder joining method

Publications (2)

Publication Number Publication Date
JP2007048787A JP2007048787A (en) 2007-02-22
JP4677849B2 true JP4677849B2 (en) 2011-04-27

Family

ID=37851397

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005228840A Expired - Fee Related JP4677849B2 (en) 2005-08-05 2005-08-05 Solder joining method

Country Status (1)

Country Link
JP (1) JP4677849B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5276466B2 (en) * 2009-02-16 2013-08-28 三菱重工業株式会社 Manufacturing method of laminated heat-resistant alloy sheet
CN105834540B (en) * 2016-05-24 2019-02-12 哈尔滨工业大学(威海) A kind of method of Ti-Ni high-temp solder soldering TZM alloy

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1197618A (en) * 1997-09-22 1999-04-09 Fuji Electric Co Ltd Bonding of silicon wafer
JP2004141878A (en) * 2002-10-21 2004-05-20 Fuji Electric Holdings Co Ltd Lead-free solder material
JP2004146462A (en) * 2002-10-22 2004-05-20 Fuji Electric Device Technology Co Ltd Lead-free solder material and soldering method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1197618A (en) * 1997-09-22 1999-04-09 Fuji Electric Co Ltd Bonding of silicon wafer
JP2004141878A (en) * 2002-10-21 2004-05-20 Fuji Electric Holdings Co Ltd Lead-free solder material
JP2004146462A (en) * 2002-10-22 2004-05-20 Fuji Electric Device Technology Co Ltd Lead-free solder material and soldering method

Also Published As

Publication number Publication date
JP2007048787A (en) 2007-02-22

Similar Documents

Publication Publication Date Title
JP5594324B2 (en) Manufacturing method of electronic component module
TWI505899B (en) A bonding method, a bonding structure, and a method for manufacturing the same
JP5725060B2 (en) Bonded body, power module substrate, and power module substrate with heat sink
EP2617515A1 (en) Semiconductor device bonding material
TWI505898B (en) A bonding method, a bonding structure, and a method for manufacturing the same
JP2007044701A (en) Lead-free solder material
JP2013209720A (en) Method for jointing metal body
JP6108987B2 (en) Connection structure
JP2008238233A (en) Non-lead based alloy joining material, joining method, and joined body
JP6643749B2 (en) Solder joint and method of forming solder joint
JP5231727B2 (en) Joining method
JP4677849B2 (en) Solder joining method
JP6432208B2 (en) Method for manufacturing power module substrate, and method for manufacturing power module substrate with heat sink
JP6136591B2 (en) Thermoelectric conversion parts
JP6258954B2 (en) Metal body joining method and metal body joining structure
JP5955183B2 (en) Die bond bonding structure of semiconductor element and die bond bonding method of semiconductor element
JP2015080812A (en) Joint method
JP4910789B2 (en) Power element mounting substrate, power element mounting substrate manufacturing method, and power module
JP6969466B2 (en) A method for manufacturing a molded body for joining and a joining method using the molded body for joining obtained by this method.
JP2006068765A (en) Joint and joining method
JP6579264B2 (en) Semiconductor package manufacturing method and Cu alloy cutting method
JP5744080B2 (en) Bonded body and semiconductor device
CN110770884A (en) Method for producing a robust sandwich arrangement of two components and solder located therebetween
CN116472136A (en) Bonding structure and semiconductor device having the same
JP2004146462A (en) Lead-free solder material and soldering method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080617

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081113

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20091112

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20091112

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101012

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110104

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110117

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140210

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140210

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140210

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees