JP4677422B2 - プロセッサの動作を徐々に低速モードにするためのシステムおよび方法 - Google Patents
プロセッサの動作を徐々に低速モードにするためのシステムおよび方法 Download PDFInfo
- Publication number
- JP4677422B2 JP4677422B2 JP2007099182A JP2007099182A JP4677422B2 JP 4677422 B2 JP4677422 B2 JP 4677422B2 JP 2007099182 A JP2007099182 A JP 2007099182A JP 2007099182 A JP2007099182 A JP 2007099182A JP 4677422 B2 JP4677422 B2 JP 4677422B2
- Authority
- JP
- Japan
- Prior art keywords
- processor
- instruction
- issue
- unit
- instructions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/52—Program synchronisation; Mutual exclusion, e.g. by means of semaphores
- G06F9/524—Deadlock detection or avoidance
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Advance Control (AREA)
- Executing Machine-Instructions (AREA)
Description
102 ネットワーク
104,106 サーバ
108 記憶装置ユニット
110,112,114 クライアント
200 データ処理システム
202 北のブリッジおよびメモリ・コントローラ・ハブ(NB/MCH)
204 南のブリッジおよび入出力(1/O)コントローラ・ハブ(SB/ICH)
206 処理ユニット
208 主メモリ
210 グラフィックス・プロセッサ
212 ローカル・エリア・ネットワーク(LAN)アダプタ
216 オーディオ・アダプタ
220 キーボードおよびマウス・アダプタ
222 モデム
224 読出し専用メモリ(ROM)
226 ハード・ディスク・ドライブ(HDD)
230 CD−ROMドライブ
232 ユニバーサル・シリアル・バス(USB)ポートおよび他の通信ポート
234 PCI/PCIeデバイス
238,240 バス
300 プロセッサ
304 フェッチ・アドレス・マルチプレクサ
310 フェッチ・ユニット
320 復号ユニット
322 分岐アドレス入力
324 割込みアドレス
325 リセット・アドレス
330 発行ユニット
340 実行ユニット
350 完了ユニット
360 分岐ユニット
370 メモリ・サブシステム
380 ホスト・バス
390 バス制御ユニット
392 主メモリ・ユニット
394 外部機器
410〜414 レジスタ
420 ライブロック検出制御ロジック
430 低速モード制御ロジック
432 カウンタ
440 他の制御ロジック
450 ORゲート
510 全速モード動作
520 プロセッサ・スローダウン・ステージ1
530 プロセッサ・スローダウン・ステージ2
540 プロセッサ・スローダウン・ステージ3
550 プロセッサ・スローダウン・ステージ4
Claims (6)
- データ処理装置において、ライブロック状態から抜け出すための方法であって、
前記データ処理装置において、命令が完了せずにフラッシュされる回数が所定の数に達した状態であるライブロック状態を検出するステップと、
前記ライブロック状態が引き続き検出され続ける間は、処理サイクル数を増大することにより前記データ処理装置で命令の処理を徐々にストールするステップと、
前記ライブロック状態から抜け出したことを検出した場合に、前記データ処理装置を全速モード動作に戻すステップとを含む方法。 - 前記データ処理装置がプロセッサであり、前記プロセッサによる命令の処理が、前記プロセッサのパイプライン内の命令の発行を遅延させることにより徐々にストールする請求項1に記載の方法。
- 前記方法が、前記プロセッサの発行ユニット内で実施される請求項2に記載の方法。
- 前記プロセッサによる命令の処理が、前記発行ユニットの発行およびディスパッチ・パイプラインを通しての命令の動きをストールすることにより徐々にストールする請求項3に記載の方法。
- ライブロック状態から抜け出すためのシステムであって、
発行ユニットと、
前記発行ユニットを含むプロセッサ・パイプラインとを備え、前記発行ユニットが、
前記プロセッサ・パイプラインの、命令が完了せずにフラッシュされる回数が所定の数に達した状態であるライブロック状態を検出し、
前記ライブロック状態が引き続き検出され続ける間は、処理サイクル数を増大することにより前記プロセッサ・パイプラインで命令の処理を徐々にストールし、
前記ライブロック状態から抜け出したことを検出した場合に、前記プロセッサ・パイプラインを全速モード動作に戻すシステム。 - 前記発行ユニットが、前記発行ユニットの発行およびディスパッチ・パイプラインを通しての命令の動きをストールすることにより、前記プロセッサ・パイプラインにより命令の処理を徐々にストールする請求項5に記載のシステム。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/279,775 US7434033B2 (en) | 2006-04-14 | 2006-04-14 | Placing a processor into a gradual slow mode of operation in response to a detected livelock condition within a processor pipeline |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007287141A JP2007287141A (ja) | 2007-11-01 |
JP4677422B2 true JP4677422B2 (ja) | 2011-04-27 |
Family
ID=38606359
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007099182A Expired - Fee Related JP4677422B2 (ja) | 2006-04-14 | 2007-04-05 | プロセッサの動作を徐々に低速モードにするためのシステムおよび方法 |
Country Status (4)
Country | Link |
---|---|
US (2) | US7434033B2 (ja) |
JP (1) | JP4677422B2 (ja) |
CN (1) | CN100530109C (ja) |
TW (2) | TWI502512B (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9626194B2 (en) | 2004-09-23 | 2017-04-18 | Intel Corporation | Thread livelock unit |
US7748001B2 (en) * | 2004-09-23 | 2010-06-29 | Intel Corporation | Multi-thread processing system for detecting and handling live-lock conditions by arbitrating livelock priority of logical processors based on a predertermined amount of time |
US7558946B2 (en) * | 2005-12-12 | 2009-07-07 | Intel Corporation | Breaking a lock situation in a processor without detection of the lock situation using a multi-level approach |
US7437539B2 (en) | 2006-04-14 | 2008-10-14 | International Business Machines Corporation | Issue unit for placing a processor into a gradual slow mode of operation in response to a detected livelock condition within a processor pipeline |
US8719555B2 (en) * | 2008-01-31 | 2014-05-06 | Arm Norway As | Method for overcoming livelock in a multi-threaded system |
US8719553B2 (en) * | 2008-01-31 | 2014-05-06 | Arm Norway As | Method for re-circulating a fragment through a rendering pipeline |
US8789170B2 (en) | 2010-09-24 | 2014-07-22 | Intel Corporation | Method for enforcing resource access control in computer systems |
CN102567120B (zh) * | 2012-02-13 | 2014-04-23 | 北京星网锐捷网络技术有限公司 | 一种节点调度优先级确定方法及装置 |
GB2551523B (en) | 2016-06-20 | 2019-07-03 | Imagination Tech Ltd | Livelock recovery circuit |
US10740102B2 (en) * | 2017-02-24 | 2020-08-11 | Oracle International Corporation | Hardware mechanism to mitigate stalling of a processor core |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040078794A1 (en) * | 2001-06-22 | 2004-04-22 | Burns David W. | Method and apparatus for resolving instruction starvation in a processor or the like |
US6785803B1 (en) * | 1996-11-13 | 2004-08-31 | Intel Corporation | Processor including replay queue to break livelocks |
JP2008513894A (ja) * | 2004-09-23 | 2008-05-01 | インテル・コーポレーション | スレッドライブロックユニット |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0618532B1 (en) * | 1993-03-30 | 2000-01-26 | Fujitsu Limited | Deadlock detecting device |
US6697935B1 (en) | 1997-10-23 | 2004-02-24 | International Business Machines Corporation | Method and apparatus for selecting thread switch events in a multithreaded processor |
US6532574B1 (en) * | 2000-08-17 | 2003-03-11 | International Business Machines Corporation | Post-manufacture signal delay adjustment to solve noise-induced delay variations |
US6968431B2 (en) * | 2001-11-15 | 2005-11-22 | International Business Machines Corporation | Method and apparatus for livelock prevention in a multiprocessor system |
US20030115559A1 (en) * | 2001-12-13 | 2003-06-19 | International Business Machines Corporation | Hardware validation through binary decision diagrams including functions and equalities |
US7065596B2 (en) | 2002-09-19 | 2006-06-20 | Intel Corporation | Method and apparatus to resolve instruction starvation |
US20040093198A1 (en) * | 2002-11-08 | 2004-05-13 | Carbon Design Systems | Hardware simulation with access restrictions |
TWI242744B (en) * | 2003-01-14 | 2005-11-01 | Ip First Llc | Apparatus, pipeline microprocessor and method for avoiding deadlock condition and storage media with a program for avoiding deadlock condition |
US7000047B2 (en) * | 2003-04-23 | 2006-02-14 | International Business Machines Corporation | Mechanism for effectively handling livelocks in a simultaneous multithreading processor |
US7437539B2 (en) | 2006-04-14 | 2008-10-14 | International Business Machines Corporation | Issue unit for placing a processor into a gradual slow mode of operation in response to a detected livelock condition within a processor pipeline |
-
2006
- 2006-04-14 US US11/279,775 patent/US7434033B2/en not_active Expired - Fee Related
-
2007
- 2007-04-03 TW TW102143769A patent/TWI502512B/zh not_active IP Right Cessation
- 2007-04-03 TW TW096111871A patent/TWI421770B/zh not_active IP Right Cessation
- 2007-04-05 JP JP2007099182A patent/JP4677422B2/ja not_active Expired - Fee Related
- 2007-04-12 CN CNB2007100967823A patent/CN100530109C/zh not_active Expired - Fee Related
-
2008
- 2008-09-05 US US12/204,865 patent/US7818544B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6785803B1 (en) * | 1996-11-13 | 2004-08-31 | Intel Corporation | Processor including replay queue to break livelocks |
US20040078794A1 (en) * | 2001-06-22 | 2004-04-22 | Burns David W. | Method and apparatus for resolving instruction starvation in a processor or the like |
JP2008513894A (ja) * | 2004-09-23 | 2008-05-01 | インテル・コーポレーション | スレッドライブロックユニット |
Also Published As
Publication number | Publication date |
---|---|
TWI502512B (zh) | 2015-10-01 |
TWI421770B (zh) | 2014-01-01 |
JP2007287141A (ja) | 2007-11-01 |
TW200809629A (en) | 2008-02-16 |
US20070245350A1 (en) | 2007-10-18 |
TW201428630A (zh) | 2014-07-16 |
CN101055531A (zh) | 2007-10-17 |
CN100530109C (zh) | 2009-08-19 |
US7434033B2 (en) | 2008-10-07 |
US7818544B2 (en) | 2010-10-19 |
US20090006817A1 (en) | 2009-01-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4677422B2 (ja) | プロセッサの動作を徐々に低速モードにするためのシステムおよび方法 | |
JP4608590B2 (ja) | プロセッサを段階的減速動作モードに移行させる発行ユニット | |
US7412589B2 (en) | Method to detect a stalled instruction stream and serialize micro-operation execution | |
US7343476B2 (en) | Intelligent SMT thread hang detect taking into account shared resource contention/blocking | |
TW413787B (en) | An apparatus and method to guarantee forward progress in execution of threads in a multithreaded processor | |
US6256775B1 (en) | Facilities for detailed software performance analysis in a multithreaded processor | |
KR100951092B1 (ko) | 정교한 멀티스레드 디스패치 차단 방법, 장치 및 컴퓨터 판독가능한 기록 매체 | |
JP2001521215A (ja) | マルチスレッド式プロセッサでスレッド切替えイベントを選択するための方法および装置 | |
US6543002B1 (en) | Recovery from hang condition in a microprocessor | |
JP2001521219A (ja) | マルチスレッド式プロセッサでのスレッド優先順位の変更 | |
US7603543B2 (en) | Method, apparatus and program product for enhancing performance of an in-order processor with long stalls | |
JP2007507791A (ja) | トレースキャッシュベースのプロセッサ中の例外命令を処理するためのシステム及び方法 | |
JP2001521216A (ja) | マルチスレッド式プロセッサ・システムでのスレッド切替え制御 | |
JP2005302025A (ja) | 複数の未解決命令を追跡するための方法、完了テーブルおよびプロセッサ | |
US11182168B2 (en) | Post completion execution in an out-of-order processor design | |
JP2017016638A (ja) | 永続コミットプロセッサ、方法、システムおよび命令 | |
US9626220B2 (en) | Computer system using partially functional processor core | |
JP2001092656A (ja) | 命令のインオーダ処理を効率的に実行するスーパースケーラ処理システム及び方法 | |
JP2000099330A (ja) | コンピュ―タ・プロセッサ・システム | |
KR20020096252A (ko) | 프로세서에서의 명령 실행 방법, 컴퓨터 시스템에사용하기 위한 프로세서 및 데이터 처리 시스템 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100518 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100803 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101012 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101013 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110118 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110131 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140204 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4677422 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |