JP4674912B2 - Memory element - Google Patents

Memory element Download PDF

Info

Publication number
JP4674912B2
JP4674912B2 JP2007302201A JP2007302201A JP4674912B2 JP 4674912 B2 JP4674912 B2 JP 4674912B2 JP 2007302201 A JP2007302201 A JP 2007302201A JP 2007302201 A JP2007302201 A JP 2007302201A JP 4674912 B2 JP4674912 B2 JP 4674912B2
Authority
JP
Japan
Prior art keywords
carbon
nanopeapod
memory element
electrode
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007302201A
Other languages
Japanese (ja)
Other versions
JP2009130062A (en
Inventor
純志 春山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Science and Technology Agency
National Institute of Japan Science and Technology Agency
Original Assignee
Japan Science and Technology Agency
National Institute of Japan Science and Technology Agency
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Science and Technology Agency, National Institute of Japan Science and Technology Agency filed Critical Japan Science and Technology Agency
Priority to JP2007302201A priority Critical patent/JP4674912B2/en
Publication of JP2009130062A publication Critical patent/JP2009130062A/en
Application granted granted Critical
Publication of JP4674912B2 publication Critical patent/JP4674912B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Carbon And Carbon Compounds (AREA)
  • Semiconductor Memories (AREA)

Description

本発明はメモリ素子に関する。   The present invention relates to a memory device.

メモリ素子としては、揮発性メモリであるダイナミックランダムアクセスメモリ(DRAM)や不揮発性メモリである磁気ランダムアクセスメモリ(MRAM)がある。MRAMの利点は、不揮発性であることと共に、DRAMに比べてエネルギー消費が少なくまた読取りおよび書込み速度が大きいことである。MRAMの欠点としては、MRAMセルの寸法が小さくなるほど自由層の磁化を切り換えるのに必要な磁界が大きくなること、即ち素子の電力消費が大きくなることである。   Memory elements include a dynamic random access memory (DRAM) that is a volatile memory and a magnetic random access memory (MRAM) that is a nonvolatile memory. The advantages of MRAM are that it is non-volatile, consumes less energy and has higher read and write speeds than DRAM. A disadvantage of MRAM is that the smaller the size of the MRAM cell, the greater the magnetic field required to switch the magnetization of the free layer, ie the greater the power consumption of the element.

また、近年、新規材料として高い注目を集めているカーボンナノチューブをチャネルに用いた不揮発性メモリ素子が知られている(例えば、特許文献1参照)。   In recent years, a non-volatile memory element using a carbon nanotube as a channel, which has attracted much attention as a new material, is known (for example, see Patent Document 1).

特開2006−210910号公報(請求項1、請求項11等)JP 2006-210910 A (Claim 1, Claim 11 etc.)

しかしながら、上記カーボンナノチューブをチャネルに用いた不揮発性メモリ素子は実用化されていない。   However, a nonvolatile memory element using the carbon nanotube as a channel has not been put into practical use.

ところで、カーボンナノチューブの特殊な構造のひとつとして、単層カーボンナノチューブの内部空間にフラーレン分子を内包したいわゆるカーボンナノピーポッドがあるが、このカーボンナノピーポッドの電気的物性は未だにほとんど解明されていない。これは、高品質のカーボンナノピーポッド生成が困難であること、及び多くのフラーレン分子を内包するので電子構造が極めて複雑であることが理由である。また、カーボンナノピーポッドの電気特性を調べるためにカーボンナノピーポッドをチャネルとしたFET構造を作製する場合、カーボンナノピーポッドの特性がFET構造形成時のプロセスダメージに極めて敏感であるため、通常のプロセスではカーボンナノピーポッドの特性を調べられないこともその物性が解明されていない理由の一つとしてあげられる。従って、これらの理由からチャネルとしてカーボンナノピーポッドを用いた量子素子は作製が難しく、実現に至っていないのが現状である。   Incidentally, as one of the special structures of carbon nanotubes, there is a so-called carbon nanopeapod in which fullerene molecules are encapsulated in the internal space of single-walled carbon nanotubes, but the electrical properties of this carbon nanopeapod have not been clarified yet. This is because it is difficult to produce high-quality carbon nanopeapods and the electronic structure is extremely complicated because it contains many fullerene molecules. In addition, when fabricating an FET structure using carbon nanopeapods as a channel in order to investigate the electrical characteristics of carbon nanopeapods, the characteristics of carbon nanopeapods are extremely sensitive to process damage during FET structure formation. The fact that the properties of carbon nanopeapods cannot be investigated is one reason why their physical properties have not been elucidated. Therefore, for these reasons, quantum devices using carbon nanopeapods as channels are difficult to produce and have not yet been realized.

本発明の課題は、上記従来技術の問題点を解決することにあり、カーボンナノピーポッドを用いて、小型でかつ大容量のメモリ素子を提供しようとするものである。   An object of the present invention is to solve the above-mentioned problems of the prior art, and an object of the present invention is to provide a small-sized and large-capacity memory element using a carbon nanopeapod.

本発明のメモリ素子は、フラーレン分子を内包した単層カーボンナノチューブからなるカーボンナノピーポッドを有するメモリ素子であって、前記カーボンナノピーポッドが、2本以上50本以下のバンドル状のカーボンナノピーポッドであり、バックゲート電極上に積層された絶縁層上に載置されると共に、500nm〜1000nm離間して設けられたソース電極及びドレイン電極に接続され、前記ソース電極及びドレイン電極と、カーボンナノピーポッドとの間の界面抵抗が25.6kΩより大きく1MΩ以下であり、前記カーボンナノピーポッドには、前記バックゲート電極から1〜5V印加することにより内包された前記フラーレン分子に単一電子が注入されると共に、前記フラーレン分子が、注入された単一電子を保持することでメモリ情報を保持するメモリセルとなるように構成されたことを特徴とする。 The memory element of the present invention is a memory element having carbon nanopeapods composed of single-walled carbon nanotubes containing fullerene molecules, and the carbon nanopeapods are carbon nanopeapods in the form of bundles of 2 to 50 in number. , Placed on an insulating layer stacked on a back gate electrode, and connected to a source electrode and a drain electrode provided at a distance of 500 nm to 1000 nm, and the source electrode, the drain electrode, and the carbon nanopeapod The interfacial resistance between them is greater than 25.6 kΩ and 1 MΩ or less, and single electrons are injected into the fullerene molecules encapsulated by applying 1 to 5 V from the back gate electrode to the carbon nanopeapod, The fullerene molecule retains an injected single electron Characterized in that it is configured such that the memory cell holding the memory information.

かかる構成によれば、本発明のメモリ素子は従来のメモリ素子に比べて非常に小型化が可能である。また、かかる構成であることで、バックゲート電極から電圧が印加されると、バックゲート電圧が閾値より高い領域では、単一電子は前記フラーレン分子に注入され、閾値より低い領域では、単一電子は前記単層カーボンナノチューブに注入される。従って、バックゲート電圧を制御することで、メモリセルとしてのフラーレン分子に単一電子を注入でき、この単一電子のスピンモーメントで「0」「1」状態を表すことができるので、簡易にフレーレンをメモリセルとすることが可能である。   According to such a configuration, the memory element of the present invention can be very downsized as compared with the conventional memory element. Further, with this configuration, when a voltage is applied from the back gate electrode, single electrons are injected into the fullerene molecule in a region where the back gate voltage is higher than a threshold value, and single electrons are injected in a region where the back gate voltage is lower than the threshold value. Is injected into the single-walled carbon nanotube. Therefore, by controlling the back gate voltage, single electrons can be injected into the fullerene molecule as a memory cell, and the “0” and “1” states can be expressed by the spin moment of this single electron. Can be memory cells.

ここで、前記ソース電極及びドレイン電極が500nm以上1000nm未満で離間して設けられている所定の距離が500nm以上1000nm未満であることで、チャネルとしてのカーボンナノピーポッドに単一電子を注入することが可能である。 Here, the source electrode and the drain electrode are provided apart from each other by 500 nm or more and less than 1000 nm . When the predetermined distance is 500 nm or more and less than 1000 nm, it is possible to inject a single electron into the carbon nanopeapod as a channel.

また、前記金属電極と、カーボンナノピーポッドとの間の界面抵抗が25.6kΩより大きく1MΩ以下である。界面抵抗が25.6kΩより大きく1MΩ以下であることで、メモリ素子のチャネルとしてのカーボンナノピーポッドに単一電子を注入することが可能である。他方で、界面抵抗が25.6kΩ以下であると、抵抗値が低すぎるため、カーボンナノピーポッドに電子が1以上流入し、カーボンナノピーポッドに単一電子のみを注入することができなくなる。 Further, the interface resistance between the metal electrode and the carbon nanopeapod is greater than 25.6 kΩ and 1 MΩ or less. When the interface resistance is greater than 25.6 kΩ and 1 MΩ or less, it is possible to inject single electrons into the carbon nanopeapod as a channel of the memory element. On the other hand, when the interfacial resistance is 25.6 kΩ or less, the resistance value is too low, so that one or more electrons flow into the carbon nanopeapod and it is impossible to inject only a single electron into the carbon nanopeapod.

また、前記バックゲート電極から1〜V印加することにより内包された前記フラーレン分子に単一電子が注入されるように構成されている。この範囲でバックゲート電極から電圧を印加することで、上述したようなフラーレン分子に単一電子を注入できる。
また、本発明の好適な実施形態としては、前記カーボンナノピーポッドの単層カーボンナノチューブが、金属的伝導を示すものであることが挙げられる。
前記カーボンナノピーポッドが2本以上50本以下のバンドル状のカーボンナノピーポッドである。2本以上50以下のカーボンナノピーポッドからなるバンドル状のカーボンナノピーポッドであることで、カーボンナノピーポッドに単一電子を注入できるからである。他方で、50本より多いと、カーボンナノピーポッドの本数が多すぎて単一電子特性が平均化されてしまい、消えてしまうからである。
Also, that it is structured as a single electron is injected into the fullerene molecule contained by. 1 to 5 V is applied from the back gate electrode. By applying a voltage from the back gate electrode in this range, single electrons can be injected into the fullerene molecules as described above.
In addition, as a preferred embodiment of the present invention, it is mentioned that the single-walled carbon nanotube of the carbon nanopeapod exhibits metallic conduction.
The carbon nano peapod is Ru bundle-like carbon nano peapod der below 50 or more two. This is because a single electron can be injected into the carbon nanopeapod by being a bundle-like carbon nanopeapod composed of two or more and 50 or less carbon nanopeapods. On the other hand, if the number is more than 50, the number of carbon nanopeapods is too large, and the single electronic properties are averaged and disappear.

本発明のメモリ素子によれば、カーボンナノピーポッドにフラーレン分子をメモリセルとして用いているので、素子全体が小型であり、集積化しやすい。また、フラーレン分子に単一電子を注入してメモリセルとして用いることで、大容量メモリ化ができると共に消費電力が小さいという優れた効果を奏し得る。   According to the memory device of the present invention, since fullerene molecules are used as memory cells in the carbon nanopeapod, the entire device is small and easy to integrate. Further, by injecting single electrons into fullerene molecules and using them as memory cells, it is possible to achieve an excellent effect that the capacity can be increased and the power consumption is small.

本発明のメモリ素子の一の実施形態について図1を用いて説明する。図1はメモリ素子の断面模式図である。   An embodiment of a memory element of the present invention will be described with reference to FIG. FIG. 1 is a schematic cross-sectional view of a memory element.

メモリ素子1は、金属層11と、Si層12と、カーボンナノピーポッド13と、金属電極14a及び14bとがこの順で積層されてなる。   The memory element 1 is formed by laminating a metal layer 11, an Si layer 12, a carbon nanopeapod 13, and metal electrodes 14a and 14b in this order.

金属層11は、メモリ素子1においてバックゲート電極として機能する。金属層11は、Auから形成される。なお、Au以外では、例えばチタン(Ti)で金属層11を形成してもよい。金属層11の厚さは、例えば100nm〜500nm程度であればよい。   The metal layer 11 functions as a back gate electrode in the memory element 1. The metal layer 11 is made of Au. In addition to Au, the metal layer 11 may be formed of titanium (Ti), for example. The thickness of the metal layer 11 may be about 100 nm to 500 nm, for example.

金属層11上には、Si層12が積層されており、金属層11とSi層12との密着性を高めるために、金属層11とSi層12との間にはTi層111が形成されている。このTi層111は、密着性が確保されればどのような厚さでもよく、例えば20nm〜50nm程度で形成されている。   A Si layer 12 is laminated on the metal layer 11, and a Ti layer 111 is formed between the metal layer 11 and the Si layer 12 in order to improve adhesion between the metal layer 11 and the Si layer 12. ing. The Ti layer 111 may have any thickness as long as adhesion is secured, and is formed, for example, with a thickness of about 20 nm to 50 nm.

Si層12としては、公知のp型のSi基板(厚さは例えば400nm〜1000nm程度あればよい)そのものを用いることができる。   As the Si layer 12, a known p-type Si substrate (having a thickness of about 400 nm to 1000 nm, for example) itself can be used.

Si層12上には、絶縁層としてのSiO2層121が形成され、このSiO2層121上にカーボンナノピーポッド13が配置される。SiO2層121の厚さは、例えば100nm〜200nm程度であればよい。 An SiO 2 layer 121 as an insulating layer is formed on the Si layer 12, and the carbon nanopeapod 13 is disposed on the SiO 2 layer 121. The thickness of the SiO 2 layer 121 may be about 100 nm to 200 nm, for example.

カーボンナノピーポッド13は、メモリ素子1においてトランジスタのチャネルとして機能する。カーボンナノピーポッド13は、1つの単層カーボンナノチューブ131内にフラーレン(図示せず)が内包されてなるものである。単層カーボンナノチューブ131は、単層カーボンナノチューブであり、金属ナノチューブであっても半導体ナノチューブであってもよい。金属ナノチューブとしては、たとえばそのカイラリティが(10,10)であるものがあげられる。フラーレンは、メモリ素子1においてメモリセルとして機能するものであり、例えば、C60、C82等があげられる。このカーボンナノピーポッド13は、欠陥(例えば5員環等が混入している等)がなるべく少ない高品質なものが好ましい。かかるカーボンナノピーポッド13は、単一のカーボンナノピーポッドでもよいが、複数のカーボンナノピーポッドからなるバンドル状のものであってもよい。ただし、この場合は、2本以上50本以下の数のカーボンナノピーポッド13からなるものが好ましい。50本より多いと、後述する単一電子特性が得られなくなってしまい、メモリセルとして機能しないからである。 The carbon nanopeapod 13 functions as a transistor channel in the memory element 1. The carbon nanopeapod 13 is a single-walled carbon nanotube 131 in which fullerene (not shown) is included. The single-walled carbon nanotube 131 is a single-walled carbon nanotube, and may be a metal nanotube or a semiconductor nanotube. Examples of the metal nanotube include those having a chirality of (10, 10). The fullerene functions as a memory cell in the memory element 1, and examples thereof include C 60 and C 82 . The carbon nanopeapod 13 is preferably a high quality one having as few defects as possible (for example, a five-membered ring or the like is mixed). The carbon nanopeapod 13 may be a single carbon nanopeapod, or may be a bundle of a plurality of carbon nanopeapods. However, in this case, those composed of 2 or more and 50 or less carbon nanopeapods 13 are preferable. If the number is more than 50, the single electronic characteristics described later cannot be obtained, and the cell does not function.

このカーボンナノピーポッド13の端部及び前記SiO2層121を覆うように、二つの金属電極14a及び14bが離間して形成されている。金属電極14aは、メモリ素子1においてソース電極、金属電極14bは、メモリ素子1においてドレイン電極として機能する。金属電極14aの端部と金属電極14bの端部との距離Hは、約600nmである。この距離Hは、このましくは500nm〜1000nm未満、より好ましくは500nm〜600nmである。距離Hが500nm〜1000nmであることで、カーボンナノピーポッド13が金属電極14a−14b間で0次元伝導体として機能し、印加するバックゲート電圧により単一電子をカーボンナノピーポッドに注入することが可能である。他方で、1000nm以上であると、電子を一つずつカーボンナノピーポッドに注入することができず、500nm未満の場合には、ソース電極−ドレイン電極間に存在するメモリセルとしてのフラーレン分子の数が少ないので、メモリ容量が減ってしまうため、好ましくない。 Two metal electrodes 14a and 14b are formed apart from each other so as to cover the end portion of the carbon nanopeapod 13 and the SiO 2 layer 121. The metal electrode 14 a functions as a source electrode in the memory element 1, and the metal electrode 14 b functions as a drain electrode in the memory element 1. The distance H between the end of the metal electrode 14a and the end of the metal electrode 14b is about 600 nm. This distance H is preferably 500 nm to less than 1000 nm, more preferably 500 nm to 600 nm. When the distance H is 500 nm to 1000 nm, the carbon nanopeapod 13 functions as a zero-dimensional conductor between the metal electrodes 14a-14b, and a single electron can be injected into the carbon nanopeapod by the applied back gate voltage. It is. On the other hand, if it is 1000 nm or more, electrons cannot be injected one by one into the carbon nanopeapod, and if it is less than 500 nm, the number of fullerene molecules as memory cells existing between the source electrode and the drain electrode is small. Since the memory capacity is small, it is not preferable.

金属電極14a及び14bは、AuからなるAu電極部141a及び141bと、TiからなるTi電極部142a及び142bとからなる。なお、金属電極14a及び14bをAuのみから構成してもよい。Ti電極部142a及び142bは、Au電極部141a及び141bとSiO2層121及びカーボンナノピーポッド13との密着性を保つために設けられているものであるので、その厚さは20nm〜50nm程度あればよい。この金属電極14a及び金属電極14bと、カーボンナノピーポッド13との界面抵抗は、理論値としての量子抵抗(25.6kΩ)より高いことが好ましい。界面抵抗が十分に高いことにより、チャネルとしてのカーボンナノピーポッド13に単一電子を注入することができる。また、1MΩより高いと、逆に単一電子を注入しにくくなってしまう。 The metal electrodes 14a and 14b are composed of Au electrode portions 141a and 141b made of Au and Ti electrode portions 142a and 142b made of Ti. The metal electrodes 14a and 14b may be made of Au alone. The Ti electrode portions 142a and 142b are provided to maintain adhesion between the Au electrode portions 141a and 141b, the SiO 2 layer 121, and the carbon nanopeapod 13, and therefore the thickness thereof is about 20 nm to 50 nm. That's fine. The interface resistance between the metal electrodes 14a and 14b and the carbon nanopeapod 13 is preferably higher than the theoretical quantum resistance (25.6 kΩ). When the interface resistance is sufficiently high, single electrons can be injected into the carbon nanopeapod 13 as a channel. On the other hand, if it is higher than 1 MΩ, it is difficult to inject single electrons.

即ち、メモリ素子1は、バックゲート電極としての金属層11と、ソース電極としての金属電極14aと、ドレイン電極としての金属電極14bと、絶縁層としてのSiO2層と、チャネルとしてのカーボンナノピーポッド13とを備えたFET構造となっている。そして、ソース電極−ドレイン電極間が所定の距離離間していることで、カーボンナノピーポッド13が0次元伝導体としてふるまうので、バックゲート電極からの電圧を調整してカーボンナノピーポッド13に電子を一つずつ注入することができる。 That is, the memory element 1 includes a metal layer 11 as a back gate electrode, a metal electrode 14a as a source electrode, a metal electrode 14b as a drain electrode, a SiO 2 layer as an insulating layer, and a carbon nanopeapod as a channel. 13 is an FET structure. Since the carbon nanopeapod 13 behaves as a zero-dimensional conductor because the source electrode and the drain electrode are separated from each other by a predetermined distance, the voltage from the back gate electrode is adjusted so that electrons are integrated into the carbon nanopeapod 13. Can be injected one by one.

この場合、前記メモリ素子1は、バックゲート電極(金属層11)から電圧が印加される場合に、バックゲート電圧が閾値より低い領域では、単一電子は前記単層カーボンナノチューブに注入でき、高い領域では、単一電子は前記フラーレン分子に注入できる。このように、メモリ素子1においては、バックゲート電圧を制御して、簡易に単一電子をカーボンナノピーポッドのどの部位に注入するかを変化せしめることが可能である。この場合の閾値は、1.5V〜2V程度のものが多かったが、この閾値は、単層カーボンナノチューブとフラーレン分子の界面抵抗に依存すると考えられるので、この単層カーボンナノチューブとフラーレン分子の界面抵抗を制御することで所望の値に変更することが可能である。   In this case, when a voltage is applied from the back gate electrode (metal layer 11), the memory device 1 can inject a single electron into the single-walled carbon nanotube in a region where the back gate voltage is lower than a threshold value. In the region, single electrons can be injected into the fullerene molecule. As described above, in the memory element 1, it is possible to easily change which part of the carbon nanopeapod is injected with a single electron by controlling the back gate voltage. In many cases, the threshold value in this case is about 1.5 V to 2 V. However, since this threshold value is considered to depend on the interface resistance between the single-walled carbon nanotube and the fullerene molecule, the interface between the single-walled carbon nanotube and the fullerene molecule is considered. It can be changed to a desired value by controlling the resistance.

そして、バックゲート電圧が閾値より高い領域でフラーレン分子に単一電子を注入することで、各フラーレン分子がメモリセルとして機能する。この場合、バックゲート電圧が閾値より高い領域において、各フラーレン分子に電子が一つずつ注入されるように、即ち各電子が異なるフラーレン分子に注入されるように、フラーレン分子の直列結合容量に基づく帯電エネルギーを制御する。この帯電エネルギーは内包フラーレン数により決定される。従って、その数を変えることで帯電エネルギーを制御することが可能である。このように制御することで、各フラーレン分子に一つの電子のみを注入でき、各電子は「0」を示す状態、「1」を示す状態のいずれかのスピンモーメントを有することから、この単一電子のスピンモーメントを利用して、フラーレン分子を「0」「1」が記録されたメモリセルとすることができる。   Each fullerene molecule functions as a memory cell by injecting single electrons into the fullerene molecule in a region where the back gate voltage is higher than the threshold value. In this case, in the region where the back gate voltage is higher than the threshold value, one electron is injected into each fullerene molecule, that is, each electron is injected into a different fullerene molecule. Control charging energy. This charging energy is determined by the number of endohedral fullerenes. Therefore, it is possible to control the charging energy by changing the number. By controlling in this way, only one electron can be injected into each fullerene molecule, and each electron has a spin moment of either “0” or “1”. By utilizing the spin moment of electrons, the fullerene molecule can be a memory cell in which “0” and “1” are recorded.

このようなメモリ素子1において、書込み時は印加バックゲート電圧により電子を各内包フラーレンに一個ずつ制御して注入するとともに、かつ、この注入電圧に同期した外部磁場を印加、あるいはレーザー光を照射することで、注入された電子のスピンモーメントを制御し、「0」又は「1」を書込む。そして、読込み時においては、レーザー光線を各フラーレンに照射し、その吸収・反射光をモニタすることで、「0」又は「1」を読み込むことが可能である。   In such a memory device 1, at the time of writing, electrons are injected one by one into each endohedral fullerene by an applied back gate voltage, and an external magnetic field synchronized with the injection voltage is applied or laser light is irradiated. Thus, the spin moment of the injected electrons is controlled and “0” or “1” is written. At the time of reading, it is possible to read “0” or “1” by irradiating each fullerene with a laser beam and monitoring the absorbed / reflected light.

上記メモリ素子の作製方法について以下説明する。   A method for manufacturing the memory element will be described below.

カーボンナノピーポッド13は、公知の作製方法で得ることができる。例えば、両端を開放した単層カーボンナノチューブを、揮発したフラーレン分子雰囲気中に置いてフラーレン分子をカーボンナノチューブ内に挿入せしめてカーボンナノピーポッドを作製する方法、あるいは二層チューブを熱すると、内層ナノチューブのみがフラーレン分子となることを利用したカーボンナノピーポッドを作製する方法を用いることができる。これらは、それぞれB. W. Smith et al., Nature 393, 323(1998) 、M.Yudasaka, S. Saito, and A.Oshiyama, Phys.Rev. Lett. 86, 3835 (2001)等に詳しい。   The carbon nanopeapod 13 can be obtained by a known production method. For example, single-walled carbon nanotubes with open ends are placed in a volatilized fullerene molecule atmosphere and fullerene molecules are inserted into the carbon nanotubes to produce carbon nanopeapods, or when the double-walled tube is heated, only the inner-walled nanotubes A method of producing a carbon nanopeapod utilizing the fact that becomes a fullerene molecule can be used. These are detailed in B. W. Smith et al., Nature 393, 323 (1998), M. Yudasaka, S. Saito, and A. Oshiyama, Phys. Rev. Lett. 86, 3835 (2001), respectively.

次いで、このカーボンナノピーポッドを用いて上記メモリ素子を作製する。かかるメモリ素子の作製方法としては、公知のFET構造の作製方法を適用することができる。例えば、初めに、Si層12としてのp型Si基板(例えば厚さ600nm)の一方の面に、SiO2層121をプラズマCVD法により形成する。この形成条件は、例えば公知の条件であり、プラズマCVD装置において、TEOS(テトラエトキシシラン)から成る有機シランガスと、O2(酸素)から成る酸化性ガスとを導入して(例えばTEOSの導入量90sccm、O2の導入量3000sccm)、所定の圧力条件で形成することができる。なお、すでにSiO2層121が形成されているSi基板を用いてもよい。 Next, the memory element is manufactured using the carbon nanopeapod. As a manufacturing method of such a memory element, a known FET structure manufacturing method can be applied. For example, first, an SiO 2 layer 121 is formed on one surface of a p-type Si substrate (for example, a thickness of 600 nm) as the Si layer 12 by a plasma CVD method. This formation condition is, for example, a known condition. In the plasma CVD apparatus, an organic silane gas made of TEOS (tetraethoxysilane) and an oxidizing gas made of O 2 (oxygen) are introduced (for example, the amount of TEOS introduced). 90 sccm, O 2 introduction amount 3000 sccm), and a predetermined pressure condition. Note that a Si substrate on which the SiO 2 layer 121 is already formed may be used.

その後、このSiO2層上にカーボンナノピーポッド13を載置する。 Thereafter, the carbon nanopeapod 13 is placed on the SiO 2 layer.

カーボンナノピーポッド13を載置した後、リフトオフ法を用いてTi電極部142a及び142bを作製する。即ち、このカーボンナノピーポッド13が載置された面にレジストを塗布し、スピンコート法で膜を形成する。レジスト膜形成後、露光し、現像して洗浄する。その後、露光されたマスク上にTi膜が所定の厚さとなるように、真空度:〜10-7Torrで蒸着し、マスクをリフトオフすることで、Ti電極部142a及び142bを形成する。蒸着方法としては、公知の蒸着方法、例えばEB蒸着法などを用いることができる。 After the carbon nanopeapod 13 is placed, the Ti electrode portions 142a and 142b are produced using a lift-off method. That is, a resist is applied to the surface on which the carbon nanopeapod 13 is placed, and a film is formed by spin coating. After forming the resist film, the resist film is exposed, developed and washed. Then, the Ti electrode portions 142a and 142b are formed by depositing the Ti film on the exposed mask at a degree of vacuum of ˜10 −7 Torr so that the Ti film has a predetermined thickness and lifting off the mask. As a vapor deposition method, a known vapor deposition method such as an EB vapor deposition method can be used.

次いで、Ti電極部142a及び142b形成と同様の手順で今度はAu電極部141a及び141bを作製する。   Next, Au electrode parts 141a and 141b are produced in the same procedure as the Ti electrode parts 142a and 142b.

最後に、Si基板の裏面(カーボンナノピーポッド載置側と逆の面)にバックゲート電極11を蒸着法により、所定の厚さになるように真空度:〜10-7Torrで形成する。 Finally, the back gate electrode 11 is formed on the back surface of the Si substrate (the surface opposite to the carbon nanopeapod mounting side) by a vapor deposition method at a degree of vacuum of 10 −7 Torr so as to have a predetermined thickness.

以上のようにして、カーボンナノピーポッド13をチャネルとしたメモリ素子1を作製することができる。なお、上記メモリ素子1の作製においては、金属電極14a及び14bを作製する場合に、界面抵抗を下げることがないようにアニール処理を行わないことが重要である。界面抵抗が下がると、カーボンナノピーポッドに電子を一つずつ注入することができないからである。特に、金属電極14a及び14bをAuのみから作製する場合は、アニール処理を行わないことが重要である。   As described above, the memory element 1 using the carbon nanopeapod 13 as a channel can be manufactured. In manufacturing the memory element 1, it is important not to perform an annealing process so as not to reduce the interface resistance when the metal electrodes 14a and 14b are manufactured. This is because when the interface resistance decreases, electrons cannot be injected into the carbon nanopeapod one by one. In particular, when the metal electrodes 14a and 14b are made of only Au, it is important not to perform the annealing process.

以下、実施例に基づいて本発明をより詳細に説明する。   Hereinafter, the present invention will be described in more detail based on examples.

本実施例では、メモリ素子1を作製した。メモリ素子1の作製条件は、以下の通りであり、アニール処理はしなかった。
SiO2層: 予めSi基板に形成されていたもの、厚さ:100nm
Au電極部: 作製方法:蒸着法、厚さ100nm
Ti電極部: 作製方法:蒸着法、厚さ50nm
金属層: 作製方法:蒸着法、厚さ300nm
Ti層: 作製方法:蒸着法、厚さ30nm
金属電極14a及び14b間距離:500nm
In this example, the memory element 1 was produced. The manufacturing conditions of the memory element 1 were as follows, and the annealing process was not performed.
SiO 2 layer: previously formed on the Si substrate, thickness: 100 nm
Au electrode part: production method: vapor deposition method, thickness 100 nm
Ti electrode part: production method: vapor deposition method, thickness 50 nm
Metal layer: Preparation method: Vapor deposition method, thickness 300nm
Ti layer: preparation method: vapor deposition method, thickness 30 nm
Distance between metal electrodes 14a and 14b: 500 nm

図2(a)はメモリ素子1の上面SEM写真を示す。各金属電極間には、カーボンナノピーポッドが配置されている。図2(b)は、このことを示すための、Ti電極部142a及び142b作製前のメモリ素子1の上面SEM写真である。2つのカーボンナノピーポッド13のバンドルがSiO2膜上に配置され、図中に示す位置に2つの金属電極が形成される。 FIG. 2A shows a top SEM photograph of the memory element 1. Carbon nanopeapods are arranged between the metal electrodes. FIG. 2B is an upper surface SEM photograph of the memory element 1 before the production of the Ti electrode portions 142a and 142b to show this. A bundle of two carbon nanopeapods 13 is arranged on the SiO 2 film, and two metal electrodes are formed at positions shown in the drawing.

カーボンナノピーポッドは、AFM及びTEMよりその各チューブ直径が〜1.6nmと同定され、さらに金属的伝導を示したことから、(10、10)カイラリティを持つ可能性が高い。また、このチューブ直径とバンドルの直径から、各バンドルにおけるカーボンナノピーポッド13の数は、約20であった。チャネル伝導度としてG=40×[4(2e2/h)=640]μSが予測されたが、実測定値は10μS程度であった。従って、金属電極とカーボンナノピーポッド間のコンタクト抵抗が大きいことを意味し、電極間のチャネルとしてのカーボンナノピーポッドが0次元として機能できるように構成されていることが確認された。 The carbon nanopeapod has a tube diameter of ˜1.6 nm identified by AFM and TEM, and further shows metallic conduction, so it is highly likely that it has (10, 10) chirality. Further, from the tube diameter and the bundle diameter, the number of carbon nanopeapods 13 in each bundle was about 20. As channel conductivity, G = 40 × [4 (2e 2 / h) = 640] μS was predicted, but the actual measured value was about 10 μS. Therefore, it means that the contact resistance between the metal electrode and the carbon nanopeapod is large, and it was confirmed that the carbon nanopeapod as a channel between the electrodes can be configured to function as a zero dimension.

実施例1で得られたメモリ素子1に対し、バックゲート印加電圧Vbgを−4Vから3Vまで変化させるとともに、ソース−ドレイン電圧Vsdを変化させて、チャネル伝導度を、T=1.5Kで調べた。結果を図3に示す。図3中、横軸はバックゲートへの印加電圧Vbgを示し、縦軸はソース−ドレイン電圧Vsdを示す。また、Z軸は欄外に詳細を示したようにチャネル伝導度の微分値を示す。   For the memory device 1 obtained in Example 1, the back gate applied voltage Vbg is changed from −4 V to 3 V and the source-drain voltage Vsd is changed, and the channel conductivity is examined at T = 1.5K. It was. The results are shown in FIG. In FIG. 3, the horizontal axis represents the voltage Vbg applied to the back gate, and the vertical axis represents the source-drain voltage Vsd. The Z axis shows the differential value of channel conductivity as shown in detail in the margin.

図3に示したように、電気特性は、菱形(ダイアモンド)形状となった。このダイアモンド状の内側がクーロンブロッケードにより伝導度が最小になっている電圧範囲である。クーロンブロッケードとは、メモリ素子1の微小有効容量Ceffを持つカーボンナノピーポッド13の帯電エネルギーEc=e2/2Ceffにより電子のカーボンナノピーポッド13へのトンネリングが一個ずつに制限される現象である。このダイアモンド形状におけるソース−ドレイン電圧Vsd、即ち縦軸方向の大きさがEcに相当する。さらに量子化エネルギー準位がカーボンナノピーポッド13内に存在する場合は、そのエネルギー間隔がEcに加算されより大きいサイズのダイアモンドが出現する。 As shown in FIG. 3, the electrical characteristics were diamond-shaped. The inside of the diamond shape is a voltage range where the conductivity is minimized by the Coulomb blockade. Coulomb blockade is a phenomenon in which the tunneling of electrons to the carbon nanopeapod 13 is limited to one by one due to the charging energy E c = e 2 / 2C eff of the carbon nanopeapod 13 having the minute effective capacity C eff of the memory element 1. is there. The source-drain voltage Vsd in this diamond shape, that is, the magnitude in the vertical axis direction corresponds to E c . Furthermore, when quantization energy levels are present in the carbon nano-peapod 13, the energy gap is larger than the size of the diamond is added to E c appears.

図3によれば、実施例1で作製されたメモリ素子1の電気特性(クーロンブロッケード特性)は、半導体量子ドットや質の高いカーボンナノチューブで報告される電気特性(クーロンブロッケード特性)に比べて一見不規則に見えるダイアモンド形状となった。しかし、この結果から、以下で説明する(1) ダイアモンドの大きさと重なりはVbg=±1.7Vを境界として劇的に変化する点、(2) Vbgの正負に対して非対称であり極性を持つ点、の2点が明らかである。   According to FIG. 3, the electrical characteristics (Coulomb blockade characteristics) of the memory device 1 manufactured in Example 1 seemed to be smaller than the electrical characteristics (Coulomb blockade characteristics) reported for semiconductor quantum dots and high-quality carbon nanotubes. The diamond shape looks irregular. However, from this result, it will be explained below. (1) Diamond size and overlap change dramatically with Vbg = ± 1.7V as a boundary. (2) Asymmetric and polar with respect to Vbg. Two points are clear.

(1)に関しては、−1.7V<Vbg<1.7Vの領域I(図3参照)ではダイアモンド形状の大きさ(縦軸方向)は10mV以下で比較的小さく、お互いの重なりも少ない。これに対して−1.7V>Vbg、Vbg、>1.7Vの領域II(図3参照)ではダイアモンド形状の大きさは最大40mV以上にも達し、重なりが極めて大きくなる。   Regarding (1), in the region I (see FIG. 3) where −1.7 V <Vbg <1.7 V (see FIG. 3), the size of the diamond shape (in the vertical axis direction) is relatively small at 10 mV or less, and there is little overlap. On the other hand, in the region II (see FIG. 3) of −1.7 V> Vbg, Vbg,> 1.7 V, the size of the diamond shape reaches a maximum of 40 mV or more, and the overlap becomes extremely large.

(2)に関しては、Vbgが正の場合の領域I内では、約8mV弱サイズの3つのダイアモンドがVbg=0Vから並び、20mV弱のダイアモンドが一つ存在し、また8mV弱のダイアモンドが出現する。一方、Vbgが負の場合の領域I内では8mV弱のダイアモンド3個ほど並んだ後にダイアモンドは徐々に小さくなる。領域IIでは負のVbg側では約10mV強のダイアモンドが強く重なり合って存在し、正のVbg側では約40mVにもなる大きいダイアモンドがやはり大きく重なり合って出現する。   Regarding (2), in region I where Vbg is positive, three diamonds of about 8 mV in size are arranged from Vbg = 0 V, one diamond of less than 20 mV exists, and a diamond of less than 8 mV appears. . On the other hand, in the region I in the case where Vbg is negative, the diamond gradually becomes smaller after about three diamonds of less than 8 mV are arranged. In region II, diamonds of about 10 mV slightly overlap on the negative Vbg side, and large diamonds of about 40 mV appear on the positive Vbg side.

なお、従来、大きさが不規則で重なり部分の大きいダイアモンド形状は確率的(ストキャスティック)なクーロンダイアモンドとして、欠陥や不純物が多い一つのカーボンナノチューブがこれらの欠陥等により多くの小さいドットに分割され多重結合した構造でしばしば報告されてきた。しかしあるゲート電圧で突然ダイアモンドサイズが劇的に変化するなどの傾向を明確に持つ例はない。   Conventionally, a diamond shape with irregular size and large overlapping part is a stochastic Coulomb diamond, and one carbon nanotube with many defects and impurities is divided into many small dots by these defects. It has often been reported with multiple bonded structures. However, there is no clear example of a sudden change in diamond size at a certain gate voltage.

このような図3で明らかとなった傾向において、図中の領域I、つまり低Vbg領域の特性は、フラーレンを内包しない単層カーボンナノチューブのEcにほぼ一致していた。つまり、低Vbg領域では、単一電子は単層カーボンナノチューブのみを流れており、フラーレン分子は少なくともEcの有効容量Ceffとしては寄与しないと考えられる。 In such a tendency clarified in FIG. 3, the characteristics of the region I in the drawing, that is, the low Vbg region, substantially coincided with E c of the single-walled carbon nanotube not including fullerene. That is, in the low Vbg region, single electrons flow only through single-walled carbon nanotubes, and it is considered that fullerene molecules do not contribute at least as effective capacity C eff of E c .

他方で、領域II、即ち高Vbg領域では、低Vbg領域で単層カーボンナノチューブのみを走行していた単一電子が印加バックゲート電圧Vbgが増大されることで、フラーレン分子に引き込まれ得る。即ち、印加バックゲート電圧Vbgを増大させることで、フラーレン分子に単一電子を注入できる。この場合、フラーレン分子軌道と準自由電子軌道との結合に起因する化学結合を介して電子はフラーレン分子に流入する。領域IIでのダイアモンドサイズから見積もられたEcに寄与するフラーレン分子の容量は、低Vbg領域Iでは単層カーボンナノチューブの容量と同程度、高Vbg領域IIでは1/3程度になり、高Vbg領域において、より多くのフラーレン分子が直列に静電結合していることになる。1カ所のフラーレン分子にのみ単一電子が流入していくと、この結合数は少ないので、クーロンダイアモンド特性は図に示すように大きくならないため、本メモリ素子において異なるフラーレン分子に単一電子が注入されていることが確認された。 On the other hand, in the region II, that is, the high Vbg region, a single electron traveling only in the single-walled carbon nanotube in the low Vbg region can be attracted to the fullerene molecule by increasing the applied back gate voltage Vbg. That is, by increasing the applied back gate voltage Vbg, single electrons can be injected into the fullerene molecule. In this case, electrons flow into the fullerene molecule through a chemical bond resulting from the bond between the fullerene molecular orbital and the quasi-free electron orbital. The capacity of fullerene molecules contributing to E c estimated from the diamond size in region II is about the same as the capacity of single-walled carbon nanotubes in low Vbg region I and about 1/3 in high Vbg region II. In the Vbg region, more fullerene molecules are electrostatically coupled in series. When a single electron flows into only one fullerene molecule, the number of bonds is small, so the Coulomb diamond characteristic does not increase as shown in the figure, so single electrons are injected into different fullerene molecules in this memory device. It has been confirmed.

従って、実施例1で作製されたメモリ素子1は、バックゲート電圧を変化させることで、単層カーボンナノチューブに電子を注入したり、また、フラーレン分子に電子を一つずつ注入したりすることができ、これらの特性を変化させる閾値は±1.7Vであった。なお、本実施例と同様の作製方法で作製した他のカーボンナノピーポッドを用いたメモリ素子においてもこのようなクーロンダイアモンド特性は得られ、各メモリ素子での閾値は、全て1V〜5Vの間にあり、ほとんどは1.5V〜2Vであった。また、クーロンダイアモンド特性から、異なるフラーレン分子に各電子が注入されていることがわかった。   Therefore, the memory device 1 manufactured in Example 1 can inject electrons into the single-walled carbon nanotubes or inject electrons into the fullerene molecules one by one by changing the back gate voltage. The threshold for changing these characteristics was ± 1.7V. Note that such a Coulomb diamond characteristic is also obtained in a memory element using other carbon nanopeapods manufactured by the same manufacturing method as in this example, and the threshold values in each memory element are all between 1V and 5V. Yes, most were between 1.5V and 2V. Moreover, it was found from the Coulomb diamond characteristic that each electron was injected into different fullerene molecules.

この場合に、内包された個々のフラーレン分子が単一電子、即ち単一スピンを閉じ込めるセルとして機能できるので、本メモリ素子1は、大容量分子磁気スピンメモリとして構成され得る。特に、一本のカーボンナノピーポッド13には、金属電極14a及び14b間に約600個のフラーレン分子が内包されていると考えられるので、実施例1のようにバンドル状のカーボンナノピーポッドをソース・ドレイン電極間に多数並列配置した構造を作製すれば、非常にメモリ容量の高いスピンメモリを作製することが可能である。   In this case, since the included fullerene molecules can function as a cell that confines a single electron, that is, a single spin, the memory element 1 can be configured as a large-capacity molecular magnetic spin memory. In particular, since it is considered that one carbon nanopeapod 13 contains about 600 fullerene molecules between the metal electrodes 14a and 14b, the bundle-like carbon nanopeapod is used as a source. If a structure in which many drain electrodes are arranged in parallel is manufactured, a spin memory having a very high memory capacity can be manufactured.

(比較例1)
実施例1とは、バンドルにおけるカーボンナノピーポッドの数が異なる点以外は同一の条件で二つのメモリ素子を作製した。一つのメモリ素子におけるバンドル中のカーボンナノピーポッドの数は60本、もう一つは100本程度であると見積もられたが、実施例2と同一条件で電圧を印加しても単一電子特性は得られなかった。
(Comparative Example 1)
Two memory elements were produced under the same conditions as in Example 1 except that the number of carbon nanopeapods in the bundle was different. The number of carbon nanopeapods in a bundle in one memory device was estimated to be 60, and the other was estimated to be about 100. However, even when a voltage was applied under the same conditions as in Example 2, single-electron characteristics were obtained. Was not obtained.

(比較例2)
実施例1とは、ソース電極としての金属電極14aと、ドレイン電極としての金属電極14bとの距離を1μmとして作製した点以外は同一条件でメモリ素子を作製した。この場合においても、実施例2と同一条件で電圧を印加しても単一電子特性は得られなかった。
(Comparative Example 2)
The memory element was manufactured under the same conditions as in Example 1 except that the distance between the metal electrode 14a as the source electrode and the metal electrode 14b as the drain electrode was 1 μm. Even in this case, even when a voltage was applied under the same conditions as in Example 2, no single electronic characteristics were obtained.

(比較例3)
実施例1とは、Au電極部141a及び141bを作製した後にアニールした以外は同一の条件で二つのメモリ素子を作製した。アニール条件は、アニール温度:800℃、雰囲気:窒素雰囲気である。この場合、各メモリ素子の抵抗は約5kΩ以下まで下がり、その結果、単一電子特性は得られなかった。
(Comparative Example 3)
In Example 1, two memory devices were manufactured under the same conditions except that the Au electrode portions 141a and 141b were manufactured and then annealed. The annealing conditions are annealing temperature: 800 ° C. and atmosphere: nitrogen atmosphere. In this case, the resistance of each memory element dropped to about 5 kΩ or less, and as a result, single electronic characteristics could not be obtained.

本発明のメモリ素子は、上述したように大容量メモリとして用いることができる。従って、半導体分野で利用可能である。   The memory element of the present invention can be used as a large capacity memory as described above. Therefore, it can be used in the semiconductor field.

メモリ素子を説明するためのメモリ素子の断面摸式図である。It is a cross-sectional schematic diagram of the memory element for demonstrating a memory element. 実施例1で作製されたメモリ素子の(a)上面SEM写真、(b)作製途中での上面SEM写真の拡大図である。FIG. 3A is an enlarged view of a top surface SEM photograph of the memory element fabricated in Example 1, and FIG. 実施例1で作製されたメモリ素子の電気特性を示すグラフである。3 is a graph showing electrical characteristics of the memory element manufactured in Example 1.

符号の説明Explanation of symbols

11 金属層
12 Si層
13 カーボンナノピーポッド
14a、14b 金属電極
11 Metal layer 12 Si layer 13 Carbon nano peapod 14a, 14b Metal electrode

Claims (2)

フラーレン分子を内包した単層カーボンナノチューブからなるカーボンナノピーポッドを有するメモリ素子であって、
前記カーボンナノピーポッドが、2本以上50本以下のバンドル状のカーボンナノピーポッドであり、バックゲート電極上に積層された絶縁層上に載置されると共に、500nm〜1000nm離間して設けられたソース電極及びドレイン電極に接続され、
前記ソース電極及びドレイン電極と、カーボンナノピーポッドとの間の界面抵抗が25.6kΩより大きく1MΩ以下であり、
前記カーボンナノピーポッドには、前記バックゲート電極から1〜5V印加することにより内包された前記フラーレン分子に単一電子が注入されると共に、前記フラーレン分子が、注入された単一電子を保持することでメモリ情報を保持するメモリセルとなるように構成されたことを特徴とするメモリ素子。
A memory device having a carbon nanopeapod composed of single-walled carbon nanotubes containing fullerene molecules,
The carbon nanopeapod is a bundle of carbon nanopeapods of 2 or more and 50 or less, and is placed on an insulating layer stacked on a back gate electrode and provided with a spacing of 500 nm to 1000 nm Connected to the electrode and drain electrode,
The interface resistance between the source and drain electrodes and the carbon nanopeapod is greater than 25.6 kΩ and less than or equal to 1 MΩ,
A single electron is injected into the fullerene molecule contained in the carbon nanopeapod by applying 1 to 5 V from the back gate electrode , and the fullerene molecule holds the injected single electron. And a memory cell configured to be a memory cell that holds memory information.
前記カーボンナノピーポッドの単層カーボンナノチューブが、金属的伝導を示すものであることを特徴とする請求項1記載のメモリ素子。 The memory device according to claim 1, wherein the single-walled carbon nanotube of the carbon nanopeapod exhibits metallic conduction .
JP2007302201A 2007-11-21 2007-11-21 Memory element Expired - Fee Related JP4674912B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007302201A JP4674912B2 (en) 2007-11-21 2007-11-21 Memory element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007302201A JP4674912B2 (en) 2007-11-21 2007-11-21 Memory element

Publications (2)

Publication Number Publication Date
JP2009130062A JP2009130062A (en) 2009-06-11
JP4674912B2 true JP4674912B2 (en) 2011-04-20

Family

ID=40820699

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007302201A Expired - Fee Related JP4674912B2 (en) 2007-11-21 2007-11-21 Memory element

Country Status (1)

Country Link
JP (1) JP4674912B2 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000156423A (en) * 1998-11-18 2000-06-06 Internatl Business Mach Corp <Ibm> Microminiature electronic element including field effect transistor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000156423A (en) * 1998-11-18 2000-06-06 Internatl Business Mach Corp <Ibm> Microminiature electronic element including field effect transistor

Also Published As

Publication number Publication date
JP2009130062A (en) 2009-06-11

Similar Documents

Publication Publication Date Title
US7348591B2 (en) Switch element, memory element and magnetoresistive effect element
JP4366449B2 (en) Resistance variable nonvolatile memory element and method of manufacturing the same
US6574130B2 (en) Hybrid circuit having nanotube electromechanical memory
US20030021966A1 (en) Electromechanical memory array using nanotube ribbons and method for making same
US20100296340A1 (en) Nanotube memory cell with floating gate based on passivated nanoparticles and manufacturing process thereof
Liu et al. Ferroelectric memory based on nanostructures
KR101198301B1 (en) Ambi-polar memory device based on reduced graphene oxide using metal nanoparticle and the method for preparation of Ambi-polar memory device
JP2010199215A (en) Switching element and nonvolatile memory device
CN104303313B (en) Nano-device and preparation method thereof
KR100657973B1 (en) Mechanical memory device and fabrication method of the same
US7450348B2 (en) Electronic device, magnetoresistance effect element; magnetic head, recording/reproducing apparatus, memory element and manufacturing method for electronic device
Balasubramanian et al. Carbon nanotube transistors–chemical functionalization and device characterization
KR100631965B1 (en) Non-volatile Polymer Bistability Memory Device
JP4674912B2 (en) Memory element
Lee et al. Fabrication of crossed junctions of semiconducting and metallic carbon nanotubes: A CNT-gated CNT-FET
JP2008091566A (en) Manufacturing method of carbon nanotube structure covered by insulating film and field-effect transistor device consisting of the structure
Nonnenmann et al. The ferroelectric field effect within an integrated core/shell nanowire
Sakurai et al. Single-wall carbon nanotube field effect transistors with non-volatile memory operation
Park et al. Formation of a quantum dot in a single-walled carbon nanotube using the Al top-gates
Ohara et al. Three-dimensional nanodot-type floating gate memory fabricated by bio-layer-by-layer method
JPH1140767A (en) Dielectric element and its manufacture
Omidi et al. Improved armchair hexagonal graphene ring gas sensor
KR100744959B1 (en) Organic Semiconductor Devices and Fabrication Methods of the same
US9047963B2 (en) High density magnetic memory based on nanotubes
Tsukagoshi et al. Multiple-layer conduction and scattering property in multi-walled carbon nanotubes

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100728

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101020

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110119

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110124

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140204

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees