JP4666181B2 - OSCILLATOR CIRCUIT, ELECTRONIC CIRCUIT, SEMICONDUCTOR DEVICE HAVING THEM, WATCH AND ELECTRONIC DEVICE - Google Patents
OSCILLATOR CIRCUIT, ELECTRONIC CIRCUIT, SEMICONDUCTOR DEVICE HAVING THEM, WATCH AND ELECTRONIC DEVICE Download PDFInfo
- Publication number
- JP4666181B2 JP4666181B2 JP2007257601A JP2007257601A JP4666181B2 JP 4666181 B2 JP4666181 B2 JP 4666181B2 JP 2007257601 A JP2007257601 A JP 2007257601A JP 2007257601 A JP2007257601 A JP 2007257601A JP 4666181 B2 JP4666181 B2 JP 4666181B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- constant voltage
- voltage
- oscillation circuit
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electric Clocks (AREA)
- Oscillators With Electromechanical Resonators (AREA)
Description
本発明は、発振回路、電子回路、これらを備えた半導体装置、時計及び電子機器に関する。 The present invention relates to an oscillation circuit, an electronic circuit, a semiconductor device including these, a timepiece, and an electronic device.
携帯用の腕時計や電子機器に用いられる前記発振回路は、半導体基板上に構成されたその主要回路部分が、この半導体基板と別の箇所に設けられた水晶振動子と入出力端子を介して接続されていることが多い。このため、入出力端子を介して外部から侵入するサージ電圧から前記主要回路部分を保護するために、前記主要回路部分の入出力端子側には静電保護回路が設けられている。 The oscillation circuit used in portable wristwatches and electronic devices has its main circuit part configured on a semiconductor substrate connected to a crystal resonator provided at a different location from the semiconductor substrate via an input / output terminal. It is often done. For this reason, an electrostatic protection circuit is provided on the input / output terminal side of the main circuit portion in order to protect the main circuit portion from a surge voltage entering from the outside through the input / output terminal.
しかし、従来の回路では、静電保護回路のサージ電圧バイパス用に発振回路駆動用電源を利用していたため、何らかの原因で発振回路の電源電圧に変動が生じると、これが前記静電保護回路の寄生容量値の変動を引き起こし、この結果、発振回路の発振周波数が変動してしまうという問題があった。
本発明の目的は、入出力端子を介して外部から侵入するサージ電圧から前記主要回路部分を保護することができ、しかも発振回路の電源電圧の変動の影響を受けることなく、安定した周波数で発振することができる発振回路、電子回路、これらを備えた半導体装置、時計及び電子機器を提供することにある。 An object of the present invention is to protect the main circuit portion from a surge voltage entering from the outside through an input / output terminal, and to oscillate at a stable frequency without being affected by fluctuations in the power supply voltage of the oscillation circuit. It is an object to provide an oscillation circuit, an electronic circuit, a semiconductor device including these, a timepiece, and an electronic device.
(1)前記目的を達成するため、本発明の発振回路は、
発振回路の信号路と定電圧側との間に接続され、信号路に侵入する第1の極性の静電圧を第1の半導体整流素子を介してバイパス用定電圧側へバイパスさせる第1の静電保護回路と、
前記信号路と基準電位側との間に接続され、信号路に侵入する第2の極性の静電圧を第2の半導体整流素子を介して前記基準電位側へバイパスさせる第2の静電保護回路と、
を含み、
前記バイパス用定電圧は、発振回路の電源電圧とは別に供給される定電圧であることを特徴とする。
(1) In order to achieve the above object, the oscillation circuit of the present invention includes:
A first static voltage connected between the signal path of the oscillation circuit and the constant voltage side and bypassing the first polarity static voltage entering the signal path to the bypass constant voltage side via the first semiconductor rectifier element. An electrical protection circuit;
A second electrostatic protection circuit that is connected between the signal path and the reference potential side and bypasses the second polarity static voltage entering the signal path to the reference potential side via a second semiconductor rectifier element. When,
Including
The bypass constant voltage is a constant voltage supplied separately from the power supply voltage of the oscillation circuit.
また、本発明の発振回路は、
発振回路の信号路と定電圧側との間に接続され、信号路に侵入する第1の極性の静電圧を第1の半導体整流素子を介してバイパス用定電圧側へバイパスさせる第1の静電保護回路と、
前記信号路と基準電位側との間に接続され、信号路に侵入する第2の極性の静電圧を第2の半導体整流素子を介して前記基準電位側へバイパスさせる第2の静電保護回路と、
を含み、
定電圧供給回路からの供給定電圧及びこの供給定電圧を分圧・昇圧し得た定電圧の一方を発振回路の電源電圧として使用し、他方を前記バイパス用定電圧として使用することを特徴とする。
Further, the oscillation circuit of the present invention is
A first static voltage connected between the signal path of the oscillation circuit and the constant voltage side, and bypassing the first polarity static voltage entering the signal path to the bypass constant voltage side via the first semiconductor rectifier element. An electrical protection circuit;
A second electrostatic protection circuit that is connected between the signal path and the reference potential side and bypasses the second polarity static voltage entering the signal path to the reference potential side via a second semiconductor rectifier element. When,
Including
One of the supply constant voltage from the constant voltage supply circuit and the constant voltage obtained by dividing and boosting the supply constant voltage is used as the power supply voltage of the oscillation circuit, and the other is used as the bypass constant voltage. To do.
電子回路では、発振回路の電源とは別に、各種の定電圧が用意されている場合が多く、また、同一電源から、発振回路用の電源電圧と、その電圧変動の影響を受けにくい他の定電圧を生成することもできる。 In electronic circuits, various constant voltages are often prepared in addition to the power supply of the oscillation circuit. In addition, the power supply voltage for the oscillation circuit and other constant voltages that are not easily affected by the voltage fluctuation are supplied from the same power supply. A voltage can also be generated.
本発明の発振回路では、静電保護回路を、発振回路用の電源側ではなく、この電源電圧の変動の影響の少ない定電圧側へ接続する構成を採用している。これにより、発振回路用電源の電圧が変動しても、静電保護回路に接続されたバイパス用定電圧が変動することがないため、静電保護回路を構成する半導体整流素子の寄生容量値の変動を効果的に抑制することができる。 The oscillation circuit of the present invention employs a configuration in which the electrostatic protection circuit is connected not to the power supply side for the oscillation circuit but to the constant voltage side that is less affected by fluctuations in the power supply voltage. As a result, even if the voltage of the oscillation circuit power supply fluctuates, the constant voltage for bypass connected to the electrostatic protection circuit does not fluctuate. Therefore, the parasitic capacitance value of the semiconductor rectifying element constituting the electrostatic protection circuit The fluctuation can be effectively suppressed.
このようにして、本発明によれば、発振回路の電源電圧が変動しても、発振周波数が変動することのない発振回路を得ることができる。 Thus, according to the present invention, it is possible to obtain an oscillation circuit in which the oscillation frequency does not vary even when the power supply voltage of the oscillation circuit varies.
ここにおいて、前記静電保護回路に用いられる第1、第2の半導体整流素子としては、例えばダイオードや、バイポーラトランジスタ等を、必要に応じて用いることができる。 Here, as the first and second semiconductor rectifier elements used in the electrostatic protection circuit, for example, a diode, a bipolar transistor, or the like can be used as necessary.
(2)また、本発明において、
前記第1の静電保護回路は、
前記発振回路の信号路と主電源との間に接続され、信号路に侵入する第1の極性の静電圧を前記主電源電圧側へバイパスさせる第3の半導体整流素子を含むように形成してもよい。
(2) In the present invention,
The first electrostatic protection circuit includes:
A third semiconductor rectifier element connected between the signal path of the oscillation circuit and the main power supply and bypassing the static voltage of the first polarity entering the signal path to the main power supply voltage side is formed. Also good.
前記第3の半導体整流素子の寄生容量値は、
前記第1の半導体整流素子の寄生容量値より小さな値に設定してもよい。
The parasitic capacitance value of the third semiconductor rectifier element is
A value smaller than the parasitic capacitance value of the first semiconductor rectifier element may be set.
特に、第3の半導体整流素子の寄生容量値は、第1の半導体整流素子の寄生容量値に比べ無視できる程度に小さい値に設定してもよい。 In particular, the parasitic capacitance value of the third semiconductor rectifier element may be set to a value that is negligible compared to the parasitic capacitance value of the first semiconductor rectifier element.
このようにすることにより、主電源電圧の変動により、第3の半導体整流素子の寄生容量値が変化した場合でも、これにほとんど影響を受けることなく、さらに安定した発振周波数の発振出力を得ることが可能となる。 In this way, even when the parasitic capacitance value of the third semiconductor rectifying element changes due to fluctuations in the main power supply voltage, an oscillation output with a more stable oscillation frequency can be obtained without being substantially affected by this. Is possible.
また、本発明において、前記各半導体整流素子の寄生容量を、
位相補償用コンデンサの一部または全部として用いてもよい。
In the present invention, the parasitic capacitance of each semiconductor rectifier element is
A part or all of the phase compensation capacitor may be used.
このようにすることにより、位相補償用コンデンサの一部又は全部を省略することができ、この結果、さらに回路全体の集積度を高めることが可能となる。 By doing so, part or all of the phase compensation capacitor can be omitted, and as a result, the integration degree of the entire circuit can be further increased.
(3)また、本発明の発振回路は、
発振回路の信号路と定電圧側との間に接続され、信号路に侵入する第1の極性の静電圧を第1の半導体整流素子を介してバイパス用定電圧側へバイパスさせる第1の静電保護回路と、
前記信号路と基準電位側との間に接続され、信号路に侵入する第2の極性の静電圧を第2の半導体整流素子を介して前記基準電位側へバイパスさせる第2の静電保護回路と、
を含み、
前記バイパス用定電圧は、
前記信号路と電源電圧ラインとの間にリーク電流が発生した場合でも、前記リーク電流による前記信号路の電圧変動により、前記第1及び第2の半導体整流素子がオンしない値に設定されたことを特徴とする。
(3) Further, the oscillation circuit of the present invention includes:
A first static voltage connected between the signal path of the oscillation circuit and the constant voltage side and bypassing the first polarity static voltage entering the signal path to the bypass constant voltage side via the first semiconductor rectifier element. An electrical protection circuit;
A second electrostatic protection circuit that is connected between the signal path and the reference potential side and bypasses the second polarity static voltage entering the signal path to the reference potential side via a second semiconductor rectifier element. When,
Including
The constant voltage for bypass is
Even when a leak current occurs between the signal path and the power supply voltage line, the first and second semiconductor rectifier elements are set to values that do not turn on due to voltage fluctuations in the signal path due to the leak current. It is characterized by.
ここにおいて、
前記電源電圧をVss、前記半導体整流素子の順方向オン電圧をVFon、リーク電流が発生した場合における前記信号路と電源電圧ラインとの間の電位差をVRとすると、
前記バイパス用定電圧Vre gは、前記電源電圧│Vss│の動作予定電圧の範囲内で、次式
│Vreg│>│Vss│−VR−VFon
を満足する値に設定してもよい。
put it here,
When the power supply voltage is V ss , the forward ON voltage of the semiconductor rectifier element is V Fon , and the potential difference between the signal path and the power supply voltage line when a leakage current occurs is V R ,
The bypass constant voltage V re g is in the range of the power supply voltage │V ss │ operating predetermined voltage, the following equation
│V reg │> │V ss │−V R −V Fon
You may set to the value which satisfies.
また、前記バイパス用定電圧は、
発振回路の電源電圧として供給される定電圧Vreg2とは別に供給される定電圧Vreg1としてもよい。
The constant voltage for bypass is
A constant voltage V reg1 supplied separately from the constant voltage V reg2 supplied as the power supply voltage of the oscillation circuit may be used.
また前記バイパス用定電圧Vreg1と、発振回路の電源電圧として供給される定電圧Vreg2は
│Vreg1│>│Vreg2│
の条件を満足するように設定してもよい。
The bypass constant voltage V reg1 and the constant voltage V reg2 supplied as the power supply voltage of the oscillation circuit are:
│V reg1 │> │V reg2 │
You may set so that the conditions of this may be satisfied.
また定電圧供給回路からの供給定電圧及びこの供給定電圧を分圧・昇圧し得た定電圧の一方Vreg2を発振回路の電源電圧として使用し、他方Vreg1を前記バイパス用定電圧として使用してもよい。 Also used as a supply constant voltage and the power supply voltage of one V reg2 oscillation circuit of the supply constant voltage a partial pressure-boosted obtained constant voltage from the constant voltage supply circuit, using the other V reg1 as the bypass constant voltage May be.
また、前記バイパス用定電圧として、
温度変化に対する電圧変動が小さな温度特性の定電圧を用いてもよい。例えば、感温センサを駆動するための定電圧は、温度特性がちいさいため、これをバイパス用定電圧として用いることができる。
As the bypass constant voltage,
You may use the constant voltage of a temperature characteristic with a small voltage fluctuation with respect to a temperature change. For example, since the constant voltage for driving the temperature sensor has a small temperature characteristic, it can be used as a constant voltage for bypass.
また、前記バイパス用定電圧を供給する定電圧供給回路の出力と、前記基準電位との間に、信号路に侵入する第1の極性の静電圧を第1の半導体整流素子を介してバイパス用定電圧側へ放電させるための放電用半導体整流素子を設けてもよい。 A static voltage having a first polarity that enters the signal path between the output of the constant voltage supply circuit that supplies the constant voltage for bypass and the reference potential is bypassed via the first semiconductor rectifier element. A discharging semiconductor rectifier element for discharging to the constant voltage side may be provided.
(4)また、本発明の発振回路を用いて、電子回路を形成してもよい。 (4) An electronic circuit may be formed using the oscillation circuit of the present invention.
また、前記電子回路は、発振回路と、前記発振回路の出力に基づいて被駆動部を駆動する駆動回路を含むように形成してもよい。 The electronic circuit may include an oscillation circuit and a drive circuit that drives a driven portion based on an output of the oscillation circuit.
これにより、発振回路から供給される安定した周波数出力を用いて、良好に動作することができる電子回路を得ることが可能となる。 This makes it possible to obtain an electronic circuit that can operate satisfactorily using a stable frequency output supplied from the oscillation circuit.
また、本発明の発振回路又は電子回路を用いて半導体装置を形成してもよい。 Further, a semiconductor device may be formed using the oscillation circuit or the electronic circuit of the present invention.
すなわち、水晶振動子を用いた発振回路や、この発振回路を用いた電子回路を半導体装置上に形成する場合には、所定回路基板上に形成された発振回路の主要回路部分と、この回路基板と異なるエリアに設けられた水晶振動子とを配線を介して接続する場合が多い。この場合に、水晶振動子と、主要回路部分との接続部分から、サージ電圧等の静電圧がノイズとして主要回路部分に侵入し、回路内部が破壊される恐れがある。 That is, when an oscillation circuit using a crystal resonator or an electronic circuit using the oscillation circuit is formed on a semiconductor device, the main circuit portion of the oscillation circuit formed on a predetermined circuit board and the circuit board In many cases, crystal resonators provided in different areas are connected via wiring. In this case, a static voltage such as a surge voltage may enter the main circuit portion as noise from a connection portion between the crystal resonator and the main circuit portion, and the inside of the circuit may be destroyed.
このような場合でも、本発明によれば、回路に侵入するサージ電圧等の静電圧を、静電保護回路を用いて良好に除去することができ、しかも安定した発振出力を用いて回路各部を良好に動作させることが可能な半導体装置を実現することができる。 Even in such a case, according to the present invention, it is possible to satisfactorily remove static voltage such as a surge voltage entering the circuit by using the electrostatic protection circuit, and each part of the circuit using the stable oscillation output. A semiconductor device that can be operated satisfactorily can be realized.
また、本発明の発振回路又は電子回路を用いて時計を形成してもよい。また、時計は、発振回路と、前記発振回路に基づいて時刻表示をなす時刻表示部とを含むように形成してもよい。 A timepiece may be formed using the oscillation circuit or the electronic circuit of the present invention. The timepiece may include an oscillation circuit and a time display unit that displays a time based on the oscillation circuit.
本発明によれば、主電源の電源電圧が変動した場合でも、これに影響を受けることなく正確な計時動作を行うことができる時計を得ることができる。 According to the present invention, even when the power supply voltage of the main power supply fluctuates, it is possible to obtain a timepiece capable of performing an accurate time measuring operation without being affected by the fluctuation.
また、本発明の発振回路又は電子回路を用いて電子機器を形成してもよい。 Further, an electronic device may be formed using the oscillation circuit or the electronic circuit of the present invention.
また、電子機器は、発振回路と、前記発振回路の出力を用いて被駆動部を駆動する駆動回路と、被駆動部とを含むように形成してもよい。 Further, the electronic device may be formed to include an oscillation circuit, a drive circuit that drives a driven unit using the output of the oscillation circuit, and a driven unit.
これにより、発振回路の電源電圧が変動した場合でも、これに影響を受けることなく正確な発振出力を生成し、回路各部を動作させることができる電子機器を実現することができる。 As a result, even when the power supply voltage of the oscillation circuit fluctuates, it is possible to realize an electronic device that can generate an accurate oscillation output without being affected by the fluctuation and operate each part of the circuit.
特に、本発明の発振回路又は電子回路を用いて形成された時計、電子機器は、交換可能な電池や充電可能な二次電池等を主電源として用いる携帯型の時計や、電子機器として極めて好適なものとなる。 In particular, a timepiece and an electronic device formed using the oscillation circuit or the electronic circuit of the present invention are extremely suitable as a portable timepiece using a replaceable battery or a rechargeable secondary battery as a main power source or an electronic device. It will be something.
本発明の好適な実施の形態を、本発明をアナログ表示型の腕時計に適用した場合を例に取り詳細に説明する。 A preferred embodiment of the present invention will be described in detail by taking the case where the present invention is applied to an analog display type wristwatch as an example.
(1)全体構成
図1には、この腕時計に用いられる電子回路の一例が示されている。
(1) Overall Configuration FIG. 1 shows an example of an electronic circuit used in this wristwatch.
この腕時計は、図示しない発電機構を内蔵している。使用者が腕時計を装着し腕を動かすと、発電機構の回転錘が回転し、そのときの運動エネルギーにより発電ロータが高速回転され、発電ステータ側に設けられた発電コイル10から交流電圧が出力される。
This wristwatch incorporates a power generation mechanism (not shown). When the user wears a wristwatch and moves his arm, the rotating weight of the power generation mechanism rotates, and the power generation rotor is rotated at high speed by the kinetic energy at that time, and an AC voltage is output from the
この交流電圧が、ダイオード12で整流され、二次電池14を充電する。この二次電池14は、昇圧回路16及び補助コンデンサ18と共に主電源20を構成する。
This AC voltage is rectified by the
本実施の形態では二次電池14の電圧が低くて時計の駆動電圧に満たないときには、昇圧回路16により二次電池14の電圧を時計駆動可能な高電圧に変換し、補助コンデンサ18に蓄電する。そして、この補助コンデンサ18の電圧を電源電圧Vssとして時計回路30が動作する。
In this embodiment, when the voltage of the
この時計回路30は、半導体装置として構成されており、この半導体装置に端子を介して接続された水晶振動子42を用いて予め設定された発振周波数、ここで32768HZの周波数の発振出力を生成し、この発振出力を分周することにより、一秒毎に極性の異なる駆動パルスを出力するように構成されている。この駆動パルスは、時計回路30に接続されたステップモータの駆動コイル22へ入力される。これにより、図示しないステップモータは、駆動パルスが通電される毎にロータを回転駆動し、図示しない時計の秒針、分針、時針を駆動し、時刻をアナログ表示することになる。
The
(2)水晶発振回路
図2には、本実施の形態の特徴である水晶発振回路40の具体的な回路構成が示されている。
(2) Crystal Oscillation Circuit FIG. 2 shows a specific circuit configuration of the
この水晶発振回路40は、基本的には、インバータ60、フィードバック抵抗62、ドレイン抵抗64、位相補償用コンデンサ66、68を含んで構成され、発振周波数fsの発振出力を、分周及び機能回路81へ向け出力する。
The
そして、第1、第2の定電圧発生回路32−1、32−2は、主電源20から供給される電圧Vssから第1、第2の定電圧Vreg1、Vreg2を生成する。これら第1、第2の定電圧Vreg1、Vreg2は、同一電圧でも異なる電圧でもよい。そして、第2の電圧Vreg2は、発振回路駆動用電源電圧として用いられ、インバータ60に印加される。
The first and second constant voltage generation circuits 32-1 and 32-2 generate first and second constant voltages V reg1 and V reg2 from the voltage V ss supplied from the
ところで、図1に示す時計回路30は、図11に示すように水晶振動子42を除いて基本的には半導体装置としてのCMOS−IC300として形成されており、発振回路主要部を構成するCMOS−IC300と水晶振動子42は配線310を介して接続されている。
Incidentally, the
すなわち、水晶振動子42は、入出力端子を介してCMOS−IC300の内部に構成された水晶発振回路40の主要回路部に接続されている。従って、この入出力端子から、サージ電圧が入力し内部回路を破壊する恐れがある。
That is, the
このようなサージ電圧としては、例えば製品組付け時に治具から侵入するサージ電圧や、人間等のオペレータから侵入するサージ電圧などが考えられる。 As such a surge voltage, for example, a surge voltage entering from a jig at the time of product assembly, a surge voltage entering from an operator such as a human, and the like are conceivable.
このため、水晶発振回路40の内部には静電保護回路200−1、200−2が設けられている。
For this reason, electrostatic protection circuits 200-1 and 200-2 are provided inside the
これら各静電保護回路200−1、200−2は、各入力端子に接続された信号路毎にそれぞれ設けられている。各静電保護回路200−1、200−2は、同一の構成であるため、ここでは一方の静電保護回路200−1を例にとり説明する。 Each of the electrostatic protection circuits 200-1 and 200-2 is provided for each signal path connected to each input terminal. Since each of the electrostatic protection circuits 200-1 and 200-2 has the same configuration, one electrostatic protection circuit 200-1 will be described as an example here.
この静電保護回路200−1は、抵抗70と、発振回路の信号路に侵入するマイナス極性の静電圧を第1の半導体整流素子72を介して選択的にバイパス用定電圧側へバイパスさせる第1の静電保護回路部210と、発振回路の信号路に侵入するプラス極性の静電圧を第2の半導体整流素子74を介して選択的にアース側へバイパスさせる第2の静電保護回路部220とを含んで構成されている。
This electrostatic protection circuit 200-1 selectively bypasses the
前記抵抗70は、信号路に直列に接続され、サージ電圧から各整流素子72、74を保護するものである。
The
前記第1、第2の半導体整流素子72、74は、PN接合型のダイオードを用いて構成されている。そして、第1の半導体整流素子72を構成するダイオードは、定電圧発生回路32−1の定電圧(Vreg1)出力端子側に逆方向接続されており、第2の半導体整流素子74を構成するダイオードは、アース(VDD)側に順方向接続されている。
The first and second
これにより、外部から侵入したマイナス極性のサージ電圧は、定電圧端子Vreg1側へバイパスされ、プラス極性のサージ電圧はアース側へバイパスされることになり、半導体回路内部への侵入が防止される。 As a result, the negative polarity surge voltage entering from the outside is bypassed to the constant voltage terminal V reg1 side, and the positive polarity surge voltage is bypassed to the ground side, preventing entry into the semiconductor circuit. .
本実施の形態の特徴は、第1の半導体整流素子72のバイパス用定電圧として、発振回路の駆動電源の電源電圧Vreg2が変動してもその電圧の変動しない定電圧Vreg1を用いたことにある。
A feature of the present embodiment is that the constant voltage V reg1 that does not change even when the power supply voltage V reg2 of the driving power source of the oscillation circuit fluctuates is used as the constant voltage for bypass of the first
図2〜4には、このような定電圧Vreg1供給の各種の実施の形態が示されている。 2 to 4 show various embodiments for supplying such a constant voltage V reg1 .
まず、図2に示す電子回路について説明する。 First, the electronic circuit shown in FIG. 2 will be described.
本実施の形態の電子回路は、異なる定電圧Vreg1、Vreg2を生成する複数の定電圧発生回路32−1、32−2を含み、一方の定電圧Vreg1で感温センサ400を駆動し、他方の定電圧Vreg2で水晶発振回路40を駆動する。
The electronic circuit of the present embodiment includes a plurality of constant voltage generation circuits 32-1 and 32-2 that generate different constant voltages V reg1 and V reg2 , and drives the
前記感温センサ400は、電子回路の使用環境の温度を検出し、その検出信号を分周回路及び機能回路81へ供給する。
The
ここにおいて、分周回路及び機能回路81は、水晶発振回路40の出力を分周する分周回路として機能するとともに、各種の機能回路としても機能するものである。
Here, the frequency-dividing circuit and
本実施の形態の水晶発振回路40の特徴は、第1の静電保護回路210が接続されるバイパス用定電圧として、発振回路の駆動用定電圧とは異なる定電圧、具体的には感温センサ400の駆動用定電圧Vreg1を用いたことにある。
A feature of the
具体的には、各第1の静電保護回路200−1,200−2において、第1の半導体整流素子として機能するpn接合型ダイオード72、72は、その一端側が発振回路の信号路側に接続され、他端側が定電圧Vreg1側へ接続されている。
Specifically, in each of the first electrostatic protection circuits 200-1 and 200-2, the
次に、図3に示す実施の形態について説明する。 Next, the embodiment shown in FIG. 3 will be described.
本実施の形態は、水晶発振回路40を駆動する定電圧Vreg2を生成する定電圧発生回路32−2と、静電保護回路200−1,200−2専用のバイパス用定電圧Vreg1を生成する定電圧発生回路32−1とを含む。
In this embodiment, a constant voltage generation circuit 32-2 that generates a constant voltage V reg2 for driving the
水晶発振回路40は、前記定電圧Vreg2により駆動される。
The
各静電保護回路200−1,200−2は、第1の半導体整流素子として機能するダイオード72、72の一端側が、静電保護回路専用の定電圧Vreg1側へ接続される。
In each of the electrostatic protection circuits 200-1 and 200-2, one end side of the
次に、図4に示す実施の形態について説明する。 Next, the embodiment shown in FIG. 4 will be described.
本実施の形態の電子回路は、所定の定電圧Vreg1を生成する定電圧発生回路32と、この定電圧Vreg1を分圧し所定の定電圧Vreg2を生成する分圧回路33とを含む。
The electronic circuit of the present embodiment includes a constant
そして、水晶発振回路40は、前記定電圧Vreg2を用いて駆動される。
The
さらに、各静電保護回路200−1,200−2は、第1の半導体整流素子として機能するダイオード72、72を介して前記定電圧Vreg1側へ接続されている。
Furthermore, each of the electrostatic protection circuits 200-1 and 200-2 is connected to the constant voltage V reg1 side via
なお、必要に応じて、水晶発振回路40を前記定電圧Vreg1を用いて駆動し、前記各静電保護回路200−1,200−2を、定電圧Vreg2側へ接続するような構成を採用してもよい、また、分圧回路33から複数の定電圧が分圧出力される場合には、前記複数の分圧出力及び前記定電圧Vreg1のいずれかを水晶発振回路40の駆動用に用い、残りのいずれかを前記各静電保護回路200−1,200−2へ接続するような構成を採用してもよい。また、分圧回路のかわりに、昇圧回路を用いてもよい。
If necessary, the
これら図2〜図4に示す構成を採用することにより、主電源20の電源電圧Vssや発振回路の電源電圧Vreg2が何らかの原因で変動してもこれら、各半導体整流素子72、74の寄生容量は変化せず、水晶発振回路40の発振周波数fsは常に一定の値となる。
By adopting the configuration shown in FIGS. 2 to 4, even if the power supply voltage V ss of the
以下に、その詳細を説明する。 The details will be described below.
図5には、前記バイパス用定電圧Vreg1と、電源電圧Vssの関係が示されている。主電源から供給される電源電圧Vss(本実施の形態では負の値をとる)の絶対値は、常に定電圧発生回路32から出力される定電圧Vreg1(本実施の形態では負の値をとる)の絶対値より大きな値をもつ。しかし、この電源電圧Vssは、負荷の変動や、主電源20の充電状態等により図5に示すように変動することが多い。
FIG. 5 shows the relationship between the bypass constant voltage V reg1 and the power supply voltage V ss . The absolute value of the power supply voltage V ss (which takes a negative value in this embodiment) supplied from the main power supply is always a constant voltage V reg1 (a negative value in this embodiment) output from the constant
これに対し、定電圧発生回路32から出力される定電圧Vreg1は、この主電源の電圧Vssの影響が少なく、既に一定の電圧となる。
On the other hand, the constant voltage V reg1 output from the constant
以下に、第1の半導体整流素子72を、従来のように、容量の大きな主電源20の電圧Vss側へ接続する場合に発生する問題を説明する。
Hereinafter, a problem that occurs when the first
主電源20の電圧Vssが変動すると、半導体で構成される第1、第2の半導体整流素子72、74の寄生容量の値が変動する。
When the voltage V ss of the
IC内部のPN接合で作られている半導体整流素子72、74、特にダイオードのP、N接合部分の寄生静電容量Cは、通常次式で表される。
The parasitic capacitance C of the
そして、この寄生容量Cが変化すると、結果的に発振回路40の発振周波数fsも変動してしまう。以下にこれをより詳細に説明する。
When the parasitic capacitance C changes, as a result, the oscillation frequency f s of the
(2−1)発振周波数の変動対策
図6(A)には、発振回路40の等価回路が示されている。
(2-1) Oscillation Frequency Variation Countermeasure FIG. 6A shows an equivalent circuit of the
図6(B)には、水晶振動子42、図6(C)にはその等価回路が示されている。
FIG. 6B shows a
この図6(C)に示す等価回路を用いると、図6(A)に示す発振回路40は、図6(D)に示す回路として表される。
When the equivalent circuit shown in FIG. 6C is used, the
そして、この図6Dの等価回路で表されるLC発振回路(発振回路40)の発振周波数fsは、次式で表される。 The oscillation frequency f s of the LC oscillation circuit (oscillation circuit 40) represented by the equivalent circuit of FIG. 6D is represented by the following equation.
これに対し、本実施の形態では、前記第1の半導体整流素子72を、電圧が変動しない定電圧Vreg1に接続している。このため、電源電圧Vssの変動の影響を受けることなく、水晶発振回路40は常に一定周波数fsの発振出力を生成することが可能となる。
On the other hand, in the present embodiment, the first
さらに、このような構成とすることにより、前記第1及び第2の半導体整流素子72、74の寄生容量の値は常に一定の値となる。従って、この寄生容量の値を積極的に、位相補償用コンデンサ66、68として活用することができる。これにより、図2〜4に示す位相補償用コンデンサ66、88の容量値を小さなものとすることができ、または場合によっては、これらのコンデンサ66、88を、省略することもできる。
Furthermore, by adopting such a configuration, the values of the parasitic capacitances of the first and second
このようにすることにより、水晶発振回路40の部品点数を低減し、その集積度を高めることが可能となる。
By doing so, it is possible to reduce the number of components of the
また、本実施の形態によれば、第1及び第2の半導体整流素子72、74の寄生容量を、前記位相補償用コンデンサ66、68の一部または全部として活用することにより、半導体整流素子72、74自体の寄生容量値を大きなものとすることができる。
In addition, according to the present embodiment, the parasitic capacitance of the first and second
すなわち、前記位相補償用コンデンサ66、68と、ダイオード72、74とを全く別に設ける場合には、水晶発振回路40全体の容量を少なくし、その消費電力を低減するという観点から、ダイオード72、74は、寄生容量が小さなものを用いる必要がある。この場合には、この寄生容量値に応じて、静電破壊耐性も低下する。
That is, when the
これに対し本実施の形態では、半導体整流素子72、74の寄生容量を前記位相補償用のコンデンサとして積極的に活用することにより、半導体素子として寄生容量値の大きなものを用いることができる。この結果、素子72、74自体の静電破壊耐性を高め、回路全体の静電保護能力を高めることが可能となる。
On the other hand, in the present embodiment, a semiconductor element having a large parasitic capacitance value can be used by actively utilizing the parasitic capacitance of the
(3)他の実施の形態
図7には、本発明の他の一例が示されている。この実施の形態の静電保護回路では、第3の半導体整流素子78を用い、これを主電源Vssに逆方向接続することを特徴とする。これにより、容量の大きな主電源20側へサージ電圧のバイパス回路を構成することができるため、静電保護回路200の静電破壊耐性をさらに高めることができる。
(3) Other Embodiments FIG. 7 shows another example of the present invention. The electrostatic protection circuit of this embodiment is characterized in that the third
なお、この場合には電源電圧Vssの変動の影響を受けて、第3の半導体整流素子78の寄生容量値が変動する。このため、第3の半導体整流素子78の寄生容量値に比べ、第1の半導体整流素子72の寄生容量値を一桁から二桁程度大きく設定することで、第3の半導体整流素子78の寄生容量値の変動量が、第1の半導体整流素子72及び第3の半導体整流素子78の合成寄生容量値の変動量に対して数パーセント程度の影響に収まるようにすることが望ましい。これにより、回路全体の静電容量の値を常に安定したものとし、より安定した発振出力を得ることができる。
In this case, the parasitic capacitance value of the third
(4)従来技術との対比
図8には、半導体整流素子72を主電源Vss側へ接続した従来の静電保護回路の一例が示されている。図8に示す従来例では、電源電圧Vssの変動する主電源に接続された第1の半導体整流素子72は、寄生容量値CVSSが変動する素子として回路的に表現される。
(4) Comparison with Prior Art FIG. 8 shows an example of a conventional electrostatic protection circuit in which the
ここで、従来の静電保護回路を用いた水晶発振回路の一例について、周波数偏差の検討を以下に述べるように行った。 Here, regarding an example of the crystal oscillation circuit using the conventional electrostatic protection circuit, the frequency deviation was examined as described below.
図8の従来回路では、発振回路40のゲート60を構成するトランジスタのゲート端子及びドレイン端子から見た、静電保護回路200を含むIC(半導体装置)の内部回路の合成容量であるCG、CDの実測データは、次式で示す値となった。ここにおいて、抵抗62の抵抗値Rfは極めて大きいため、次式に示すCGの値からはCDOの値は省略し、CDの値からはCGOの値は省略する。
In the conventional circuit of FIG. 8, C G , which is a combined capacitance of an internal circuit of an IC (semiconductor device) including the
次に、この寄生容量値の変動量が、水晶発振回路40の静電容量全体に占める割合の検討を行う。
Next, the ratio of the fluctuation amount of the parasitic capacitance value to the entire capacitance of the
まず、数3に示すCGに対する静電保護回路200−2の寄生容量値の変動量の比を求めると、その値は次式で示すようになる。 First, when determining the ratio of the variation of the parasitic capacitance value of the electrostatic protection circuit 200-2 for C G shown in Equation 3, the values are as shown in the following equation.
このような寄生容量値の変動量から、発振回路の周波数偏差の値を求めると、その値は(df/dv)=3(PPM)となる。これを月差に換算すると、8秒程度となる。例えば時計に許容される月差が15秒程度の場合には、この15秒のうち8秒が寄生容量値の変動によって引き起こされるということは到底許容されるものではない。 When the value of the frequency deviation of the oscillation circuit is obtained from the fluctuation amount of the parasitic capacitance value, the value is (df / dv) = 3 (PPM). When this is converted into a monthly difference, it takes about 8 seconds. For example, when the monthly difference allowed for the clock is about 15 seconds, it is not at all acceptable that 8 seconds of the 15 seconds are caused by the fluctuation of the parasitic capacitance value.
これに対し、図2〜4に示すよう、第1の半導体整流素子72を、電圧が変動しない電源Vreg1へ接続することにより、このような寄生容量値の変動分はほとんど無視できるようになり、水晶発振回路40自体の発振周波数の周波数偏差も、従来回路に比べ無視できる程度に改善することができる。
On the other hand, as shown in FIGS. 2 to 4, by connecting the first
また、同様な検証を、図7に示す他の実施の形態の静電保護回路を用いた水晶発振回路40について行った。図9は、この静電保護回路の等価回路図である。この場合には、第3の半導体整流素子78が、寄生容量値CVSSが変化する素子となる。
Similar verification was performed on the
図9に示す回路においても、第3の半導体整流素子78の寄生容量値は、第1の半導体整流素子72の寄生容量値に比べ十分小さく成形されているため、その寄生容量値CVSSが変動した場合でも、回路全体の周波数偏差を図8に示す静電保護回路を用いた場合に比べ大幅に少なくできる。
Also in the circuit shown in FIG. 9, the parasitic capacitance value of the third
(5)静電保護回路に接続するバイパス用定電圧Vreg1の実施の形態
5−1:第1の実施の形態
静電保護回路200−1に接続するバイパス用定電圧Vreg1は、発振回路40の信号路と電源電圧Vssのラインとの間にリーク電流が発生した場合でも、前記リーク電流に起因する前記信号路の電圧変動により、前記第1及び第2の半導体整流素子72、74がオンしない値に設定する。
(5) Embodiment of constant voltage V reg1 for bypass connected to electrostatic protection circuit 5-1: First embodiment The constant voltage V reg1 for bypass connected to electrostatic protection circuit 200-1 is an oscillation circuit. Even when a leak current is generated between the 40 signal paths and the line of the power supply voltage V ss , the first and second
例えば、図12に示すように、前記電源電圧をVss、前記半導体整流素子72、74の順方向オン電圧をVFon、リーク電流が発生した場合における前記信号路と電源電圧ラインとの間の電位差をVRとすると、前記バイパス用定電圧|Vreg|は、前記電源電圧│Vss│の動作予定電圧の範囲内(例えば、1.2〜2Vの範囲内)で、次式
│Vreg│>│Vss│−VR−VFon
を満足する値に設定する。
For example, as shown in FIG. 12, the power supply voltage is V ss , the forward ON voltage of the
Set to a value that satisfies.
これにより、発振回路40の信号路と電源電圧Vssラインとの間にリーク電流が発生した場合でも、これに影響されることなく、安定した発振を維持することができる。以下にその詳細を説明する。
As a result, even when a leakage current is generated between the signal path of the
前記実施の形態では、定電圧発生回路32−1と32−2とを別々に形成し、静電保護回路200−1、200−2に接続されるバイパス用定電圧Vreg1と、発振回路40に供給される定電圧Vreg2とを別々に形成する場合を例にとり説明した。ここでは説明を簡単にするために、両定電圧発生回路32を同一の回路として形成し、静電保護回路200−1、200−2と発振回路40とに同一の定電圧Vregを提供する場合を想定して説明する。
In the embodiment, the constant voltage generating circuits 32-1 and 32-2 are separately formed, the bypass constant voltage V reg1 connected to the electrostatic protection circuits 200-1 and 200-2, and the
本実施の形態の回路において、静電保護回路200−1、200−2に接続するバイパス用定電圧Vreg1は、発振回路40の入出力端子71−1,71−2と、電源電圧Vs sのライン73間に、湿度等の環境変化に起因してリーク電流が発生した場合でも、発振回路40の発振動作が停止しない値に設定することが好ましい。
In the circuit of the present embodiment, the bypass constant voltage V reg1 connected to the electrostatic protection circuits 200-1 and 200-2 is connected to the input / output terminals 71-1 and 71-2 of the
すなわち、静電保護回路200−1,200−2が付加されている発振回路40の入出力端子71−1,71−2と、電源電圧Vssライン73の間には、湿度などの環境変化に応じてリーク電流が発生することがある。
That is, there is an environmental change such as humidity between the input / output terminals 71-1 and 71-2 of the
このリーク電流は、図11に示すように、ICを回路基板に実装した場合に、湿度等の環境変化によって回路基板の絶縁抵抗が低下し、発生するものである。具体的には、図11に示す回路基板において、発振回路の入出力端子に接続される回路基板の配線パターン310と、電源電圧Vssの配線パターン(電源電圧ライン)との間の絶縁抵抗が低下し発生するものである。特に、この回路基板の材質がポリイミドの場合に、この現象は顕著に発生する。
As shown in FIG. 11, when the IC is mounted on the circuit board, this leakage current is generated due to a decrease in the insulation resistance of the circuit board due to environmental changes such as humidity. Specifically, in the circuit board shown in FIG. 11, the insulation resistance between the
図12は、発振回路40の入出力端子71−1,71−2と、電源電圧Vssのライン73の間にリーク電流が発生したときの等価回路を表す。
FIG. 12 shows an equivalent circuit when a leak current is generated between the input / output terminals 71-1 and 71-2 of the
リーク電流が発生すると、静電保護回路200−1,200−2を形成している半導体整流素子D2(72)には、次式で示す順方向電圧VFが印加される(静電保護回路200−1、200−2の抵抗rによる電圧降下は小さいため無視する)。 When the leakage current is generated, the semiconductor rectifying device forms an electrostatic protection circuit 200-1 and 200-2 D2 (72), the forward voltage V F indicated by the following equation is applied (electrostatic protection circuit The voltage drop due to the resistance r of 200-1 and 200-2 is so small that it is ignored).
VF=│Vss│−VR−│Vreg│・・・(数6)
このとき、前記半導体整流素子72,74がオンする順方向オン電圧をVFonとする。この順方向オン電圧は、通常0.6V程度となる。順方向電圧VFが、この順方向オン電圧以上の値となると、半導体整流素子D2がオンし、順方向電流が流れる。
V F = │V ss │-V R -│V reg │ ・ ・ ・ (Equation 6)
At this time, a forward on-voltage at which the
このため、順方向電圧VFは、VFon以下の値に設定する。 Therefore, the forward voltage V F is set to the following values V Fon.
VF<VFon=0.6(V)・・・(数7)
(電源電圧の極性がVssを基準電位としてプラス電源VDDの場合は、半導体整流素子D1に順方向電流が流れる。)
この順方向電流が流れると以下の不具合が発生する。
V F <V Fon = 0.6 (V) ( Expression 7)
(When the polarity of the power supply voltage is a positive power supply V DD with V ss as the reference potential, a forward current flows through the semiconductor rectifier element D1.)
When this forward current flows, the following problems occur.
・定電圧Vregが電源電圧Vss側(絶対値で大)へ変動してしまう。 The constant voltage V reg fluctuates toward the power supply voltage V ss side (absolute value is large).
・定電圧Vregが変動する為、静電保護回路部の半導体整流素子に寄生する容量値が変動し周波数電圧偏差が大きくなる。 -Since the constant voltage V reg fluctuates, the capacitance value parasitic on the semiconductor rectifier element of the electrostatic protection circuit section fluctuates and the frequency voltage deviation increases.
・定電圧Vregが電源電圧Vss側(絶対値で大)へ変動する事により、発振回路の消費電流が増大する。 ・ The constant voltage V reg changes to the power supply voltage V ss side (large in absolute value), so that the current consumption of the oscillation circuit increases.
・半導体整流素子D2が完全にON状態となると、発振回路の発振が停止する。 • When the semiconductor rectifier element D2 is completely turned on, the oscillation of the oscillation circuit stops.
このような不具合を発生させないよう、具体的には半導体整流素子D2をオンさせないように、静電保護回路200−1、200−2が接続されるバイパス用定電圧Vregは、上記(数6)と(数7)を満足する値に設定する必要がある。 The constant voltage V reg for bypass to which the electrostatic protection circuits 200-1 and 200-2 are connected so as not to turn on the semiconductor rectifier element D2 so as not to cause such a failure is the above ( Formula 6). ) And (Equation 7) must be set to values satisfying the above.
ここで、充電式時計の場合は、電源電圧Vssが−2V程度となるので、前記(数6)、(数7)を満足する定電圧Vregは、次式で与えられることとなる。すなわち、前記不具合を発生させないためには、バイパス用定電圧Vregを、次式を満足するように設定する必要がある。 Here, in the case of a rechargeable timepiece, since the power supply voltage V ss is about −2 V, the constant voltage V reg satisfying the above (Equation 6) and (Equation 7) is given by the following equation. That is, in order not to cause the above problem, it is necessary to set the bypass constant voltage V reg so as to satisfy the following equation.
より具体的には、発振回路が動作できる電源電圧Vssの電圧範囲としての動作予定範囲内(例えば1.2〜2Vの範囲内)で、次式を満足するようにバイパス用定電圧Vregの値を設定する必要がある。 More specifically, the constant voltage V reg for bypass is set so as to satisfy the following expression within an expected operation range (for example, within a range of 1.2 to 2 V) as a voltage range of the power supply voltage V ss in which the oscillation circuit can operate. The value of must be set.
│Vreg│>│Vss│−VR−VFon=1.4(V)−VR・・・(数8)
以上の構成を採用することにより、本実施の形態によれば、発振回路40の信号(例えば入出力端子71−1,71−2)と電源電圧Vssのライン73との間にリーク電流が発生した場合でも、このリーク電流に起因する発振回路40の信号路(入出力端子71−1,71−2)の電圧変動により、半導体整流素子72がオンすることはない。この結果、前記リーク電流の発生があった場合でも、発振回路を安定して発振させることが可能となる。
│V reg │> │V ss │-V R -V Fon = 1.4 (V) -V R (Expression 8)
By adopting the above configuration, according to the present embodiment, a leakage current is generated between the signal (for example, input / output terminals 71-1 and 71-2) of the
なお、以上は、電源電圧Vssの極性が基準電位に対してマイナス極性の場合を例に取り説明したが、これとは逆に、電源電圧の極性が、基準電位に対してプラス極性の場合にも本発明を同様に適用することができる。このような場合でも、基準電位をVssとし、バイパス用定電圧Vregを、電源電圧VDDの動作予定範囲内において、前記(数8)を満足するように設定することにより、半導体整流素子D1(74)がオンして順方向電流が流れるという事態の発生を防止し、発振回路を安定して駆動することが可能となる。(この場合、数8のVssはVDDとなる。)
また、前述したように、発振回路40の定電圧Vreg2と、静電保護回路200−1、200−2のバイパス用定電圧Vreg1とを、共通の定電圧発生回路32を用いて同一の定電圧とすると、発振回路40の低消費電流化をねらい発振回路40の駆動用定電圧を小さく設定することができなくなるという問題が発生する。
In the above description, the case where the polarity of the power supply voltage V ss is negative with respect to the reference potential has been described as an example. On the contrary, the polarity of the power supply voltage is positive with respect to the reference potential. The present invention can be similarly applied to. Even in such a case, by setting the reference potential to V ss and setting the bypass constant voltage V reg so as to satisfy the above (Equation 8) within the expected operation range of the power supply voltage V DD , the semiconductor rectifier element It is possible to prevent the occurrence of a situation in which the forward current flows when D1 (74) is turned on, and the oscillation circuit can be driven stably. (In this case,
Further, as described above, the constant voltage V reg2 of the
すなわち、静電保護回路200−1、200−2のバイパス用定電圧Vre g1と発振回路40の駆動用定電圧Vreg2とを同一とすると、(数8)のVRを大きくしない限り、つまり、絶縁抵抗が大きい回路基板を使用しない限り、発振回路40の低消費電流化を狙い定電圧Vreg2を小さく設定する事ができなくなる。
That is, when a bypass for constant voltage V re g1 of the electrostatic protection circuit 200-1 and drive constant voltage V reg2 of the
このような問題を解決するために、バイパス用定電圧Vreg1は、発振回路40の駆動予定電圧Vreg1とは別の定電圧として設定することが好ましい。具体的には、図2〜4に示すように、それぞれ別の定電圧発生回路32−1,32−2を用い、バイパス用定電圧Vreg1と、発振回路駆動用定電圧Vreg2とをそれぞれ別々に生成することが好ましい。そして、定電圧発生回路32へ供給するバイパス用定電圧Vreg1を、上記(数8)を満足するように設定し、さらに発振回路40の駆動用として供給する定電圧Vreg2を、発振回路40の低消費電力化に最適となるように絶対値の小さな値に設定することが好ましい。このようにすることにより、発振回路40の低消費電流、低消費電力化と、発振回路40の発振周波数の安定性を両立させることが可能となる。
To solve such a problem, bypass constant voltage V reg1 is preferably set as a different constant voltage to the driving predetermined voltage V reg1 of the
すなわち、定電圧発生回路32−1の出力Vreg1を上記(数8)を満足するように設定し静電保護回路200−1、200−2へ接続する。そして、定電圧発生回路32−2の出力Vreg2を発振回路40の低消費電流化に最適となるように絶対値で小さく設定し発振回路40へ接続する。こうする事で、発振回路40の低消費電流化と発振回路40の発振周波数安定性を両立させる事が可能となる。
That is, the output V reg1 of the constant voltage generating circuit 32-1 is set so as to satisfy the above ( Equation 8) and connected to the electrostatic protection circuits 200-1 and 200-2. The output V reg2 of the constant voltage generating circuit 32-2 is set to a small absolute value so as to be optimal for reducing the current consumption of the
また、複数の定電圧発生回路がある場合、静電保護回路の定電圧と発振回路の定電圧を別設定とすることにより、静電気印加時の放電電流による過渡的な定電圧変動の影響を発振回路に与えないようにすることもできる。 In addition, when there are multiple constant voltage generation circuits, the constant voltage of the electrostatic protection circuit and the constant voltage of the oscillation circuit are set separately to oscillate the effects of transient constant voltage fluctuations caused by the discharge current when static electricity is applied. It is also possible not to give it to the circuit.
但し、静電保護回路200−1,200−2のバイパス用定電圧Vreg1と発振回路40の駆動用定電圧Vreg2は、以下の(数9)の条件を満足する必要がある。((数9)を満足しないと発振回路が通常発振している時、発振出力がVreg2レベルになる毎に半導体整流素子D2に順方向電流が流れてしまうからである。)
│Vreg1│>│Vreg2│・・・(数9)
すなわち、図2〜図4に示すように、バイパス用定電圧Vreg1を、発振回路40の電源電圧として供給される定電圧Vreg2とは別に供給される定電圧として生成する場合には、前記バイパス用定電圧Vreg1と、発振回路40の駆動用定電圧Vreg2とは、前記(数9)の条件を満足するように設定する。これにより、発振回路の低消費電流化と、発振周波数の安定性という2つの課題を達成することが可能となる。
However, the bypass constant voltage V reg1 of the electrostatic protection circuits 200-1 and 200-2 and the driving constant voltage V reg2 of the
│V reg1 │> │V reg2 │ ・ ・ ・ (Equation 9)
That is, as shown in FIGS. 2 to 4, when the bypass constant voltage V reg1 is generated as a constant voltage supplied separately from the constant voltage V reg2 supplied as the power supply voltage of the
以上説明したように、本実施の形態では、静電保護回路200−1、200−2と発振回路40とに同一の定電圧Vregを提供してもよく、また、発振回路の低消費電流化のために、前述したように別々に設定されたバイパス用定電圧Vreg1と駆動用定電圧Vreg2とを提供してもよい。
As described above, in the present embodiment, the same constant voltage V reg may be provided to the electrostatic protection circuits 200-1 and 200-2 and the
5−2:第2の実施例
また、本発明の回路に用いられるバイパス用定電圧Vreg1は、温度変化に対する電圧変動が小さな温度特性の定電圧を用いることが好ましい。以下にその詳細を説明する。
5-2: Second Embodiment Further, it is preferable to use a constant voltage having a temperature characteristic with small voltage fluctuation with respect to a temperature change as the bypass constant voltage V reg1 used in the circuit of the present invention. Details will be described below.
発振回路40の駆動用定電圧Vreg2は、図13に示すように、発振回路40の発振停止電圧Vstoの温度特性と傾きが等しくなるように設定する。
As shown in FIG. 13, the driving constant voltage V reg2 of the
これは、発振回路40の動作保証温度範囲において、発振回路40の発振が停止しないように(数10)の条件を満足し、しかも発振回路40の低消費電流化のため極限まで定電圧Vreg2を発振停止電圧付近まで近づけた小さな値に設定するためである。
This satisfies the condition of (Equation 10) so that the oscillation of the
従って、発振駆動用定電圧Vreg2を、静電保護回路200のバイパス用定電圧Vreg1として使用すると、静電保護回路200の半導体整流素子の寄生容量も温度変化により大きく変動する。これに伴い、発振回路40の発振周波数も変動してしまうため、発振回路の発振安定性が低下するという問題が発生する。
Therefore, when the oscillation drive constant voltage V reg2 is used as the bypass constant voltage V reg1 of the
このため、本実施の形態の回路では、図2〜図4に示すように発振回路駆動用の定電圧Vreg2と、静電保護回路200のバイパス用定電圧Vreg1とを異なる定電圧として生成する。そして、しかも前記バイパス用定電圧Vreg1として、発振回路の駆動用定電圧Vreg2と比べて温度特性の小さな定電圧を用いる。このように、バイパス用定電圧Vreg1として、温度特性の小さな定電圧を用いることにより、発振回路40の動作保証温度範囲での静電保護回路200の半導体整流素子の寄生容量変動が抑制でき、発振回路40の発振周波数の安定性を向上させることが可能となる。
Therefore, in the circuit of the present embodiment, as shown in FIGS. 2 to 4, the constant voltage V reg2 for driving the oscillation circuit and the constant voltage V reg1 for bypassing the
なお、上記温度特性の小さなバイパス用定電圧Vreg1としては、例えば図2に示すように、感温センサ400の駆動用定電圧Vreg1を使用することが好ましい。このような感温センサ400用の駆動用定電圧Vreg1は、周囲の温度変化の影響を受けることなく温度を正確に測定するために、温度特性の傾きが1mv/℃以下の傾きとなるように設定されている。このため、周囲の温度の変動があった場合でもその電圧はほとんど変化することはない。
As the bypass constant voltage V reg1 having a small temperature characteristic, it is preferable to use a driving constant voltage V reg1 of the
図14には、温度特性の傾きが小さな、感温センサ駆動用定電圧Vreg1を生成するための定電圧発生回路の一例が示されている。 FIG. 14 shows an example of a constant voltage generation circuit for generating a temperature sensor driving constant voltage V reg1 having a small gradient of temperature characteristics.
この定電圧発生回路32−1において、I262及び、I263のNchトランジスタは同一サイズで構成してあり、I262及び、I263の各トランジスタの電流増幅率は In this constant voltage generating circuit 32-1, I262 and the N ch transistor of I263 Yes constituted by the same size, I262 and a current amplification factor of the transistors of I263 is
但し、静電保護回路の定電圧Vreg1と発振回路の定電圧Vreg2は上記(数8)(数9)の条件を満足する必要がある。 However, the constant voltage V reg1 of the electrostatic protection circuit and the constant voltage V reg2 of the oscillation circuit need to satisfy the above conditions ( Equation 8) and ( Equation 9).
5−3:第3の実施の形態
図15に示すように、例えば、本実施の形態の回路に負の極性の静電圧が印加された場合を想定すると、この負の極性の静電気を静電保護回路(第1の半導体整流素子)200を介してバイパス用定電圧Vreg1側へ放電させるための放電経路1000が形成される。
5-3: Third Embodiment As shown in FIG. 15, for example, assuming that a static voltage of a negative polarity is applied to the circuit of this embodiment, the static electricity of the negative polarity is electrostatically charged. A
このため本実施の形態の回路において、定電圧を供給する複数の定電圧発生回路32が存在する場合には、定電圧駆動領域(定電圧駆動されている回路全体の規模)の大きい方の定電圧発生回路32の定電圧を、静電保護回路用のバイパス用定電圧Vreg1として使用することが好ましい。以下にその詳細を説明する。
For this reason, in the circuit of the present embodiment, when there are a plurality of constant
図15において、D3は、定電圧発生回路32により定電圧駆動される回路全体(静電保護回路200を除く)の等価回路を概略的に表したものである。定電圧駆動される回路は、基本的には半導体で構成されるため、同図に示すように寄生ダイオードD3として等価的に表されることになる。
In FIG. 15, D3 schematically represents an equivalent circuit of the entire circuit (excluding the electrostatic protection circuit 200) driven by the constant
上記定電圧駆動される回路の数が多くなるほど、前述したように等価的に表される寄生ダイオードD3の容量も大きなものとなる。 As the number of circuits driven by the constant voltage increases, the capacitance of the parasitic diode D3 equivalently expressed as described above also increases.
ここで、定電圧駆動される回路の数が多くなり、寄生ダイオードD3の容量が大きなものとなることを、定電圧駆動領域が大きくなるという。前記半導体整流素子D3は、定電圧駆動領域にできる寄生ダイオードを表す。 Here, the increase in the number of circuits driven by constant voltage and the increase in the capacitance of the parasitic diode D3 is said to increase the constant voltage drive region. The semiconductor rectifier element D3 represents a parasitic diode that can be formed in a constant voltage drive region.
そして、負の極性の静電気が印加された場合、寄生ダイオードD3の雪崩現象を利用して前記放電経路1000が生成されることになる。
When negative polarity static electricity is applied, the
このとき、前述したように、定電圧駆動される回路規模、具体的には定電圧駆動領域が大きい場合には、等価回路として表現される図15に示す寄生ダイオードD3の面積が大きくなり、その放電能力が高まり、この結果、寄生ダイオードD3の耐静電気特性も良好なものとなる。 At this time, as described above, when the circuit scale driven by constant voltage, specifically, the constant voltage drive region is large, the area of the parasitic diode D3 shown in FIG. As a result, the discharge capability is increased, and the antistatic characteristics of the parasitic diode D3 are also improved.
以上の理由から、複数の定電圧発生回路32から供給される定電圧が存在する場合には、前記バイパス用定電圧Vreg1としては、定電圧駆動領域(定電圧駆動されている回路規模)の大きい方の定電圧を用いることが好ましい。
For the above reasons, when there are constant voltages supplied from a plurality of constant
又、耐静電気特性を向上させる為、寄生ダイオードD3とは別に、定電圧発生回路32に対し、意図的に半導体整流素子D4を並列に接続し、これを前記放電回路1000の一部とする構成を採用してもよい。
In addition, in order to improve the anti-static property, the semiconductor rectifying element D4 is intentionally connected in parallel to the constant
尚、この場合でも、静電保護回路200のバイパス用定電圧Vreg1と発振回路40の駆動用定電圧Vreg2は上記(数8)(数9)の条件を満足する必要がある。
Even in this case, the bypass constant voltage V reg1 of the
5−4:第4の実施例
本案件の実施の形態はプラス電源VDDを基準電位とし、電源電圧Vss及び定電圧Vregはマイナスの極性のものとして説明したが、本発明はマイナス電源Vssを基準電位とし、電源電圧VDD及び定電圧Vregをプラスの極性で構成したものみ対しても適用できる。
5-4: Fourth Example Although the embodiment of this case has been described assuming that the positive power source V DD is the reference potential and the power source voltage V ss and the constant voltage V reg have negative polarity, the present invention is a negative power source. The present invention can also be applied to a configuration in which V ss is a reference potential and the power supply voltage V DD and the constant voltage V reg are configured with a positive polarity.
(6)その他
なお、前記各実施の形態では、半導体整流素子として、ダイオードを用いるものを例にとり説明したが、これ以外にも必要に応じ各種の半導体整流素子を用いて保護回路を形成することができる。例えば図10に示すように、バイポーラトランジスタを半導体整流素子として用いて静電保護回路を形成してもよい。
(6) Others In each of the above-described embodiments, the semiconductor rectifying element is described by using a diode as an example, but other than this, a protection circuit may be formed using various semiconductor rectifying elements as necessary. Can do. For example, as shown in FIG. 10, an electrostatic protection circuit may be formed using a bipolar transistor as a semiconductor rectifier.
また、前記実施の形態では、本発明を携帯用の腕時計に適用する場合を例にとり説明したが、本発明の発振回路と静電保護回路は、これ以外にも、例えば各種電子機器、例えば携帯電話、携帯用のコンピュータ端末等の各種電子機器における基準信号源として用い、この基準信号源の出力信号に基づいて各電子機器の駆動部(回路)を駆動するように適用してもよい。 In the above-described embodiment, the case where the present invention is applied to a portable wristwatch is described as an example. However, the oscillation circuit and the electrostatic protection circuit of the present invention are not limited to this, for example, various electronic devices such as a portable wristwatch. It may be used as a reference signal source in various electronic devices such as telephones and portable computer terminals, and may be applied so as to drive a drive unit (circuit) of each electronic device based on an output signal of the reference signal source.
Claims (14)
前記信号路と基準電位側との間に接続され、信号路に侵入する第2の極性の静電圧を第2の半導体整流素子を介して前記基準電位側へバイパスさせる第2の静電保護回路と、
を含み、
主電源電圧をVss、前記半導体整流素子の順方向オン電圧をVFon、リーク電流が発生
した場合における前記信号路と電源電圧ラインとの間の電位差をVRとすると、
前記バイパス用定電圧Vregは、前記主電源電圧│Vss│の動作予定電圧の範囲内で、
次式
│Vreg│>│Vss│−VR−VFon
を満足する値に設定されることを特徴とする発振回路。 A first static voltage connected between the signal path of the oscillation circuit and the constant voltage side and bypassing the first polarity static voltage entering the signal path to the bypass constant voltage side via the first semiconductor rectifier element. An electrical protection circuit;
A second electrostatic protection circuit that is connected between the signal path and the reference potential side and bypasses the second polarity static voltage entering the signal path to the reference potential side via a second semiconductor rectifier element. When,
Including
When the main power supply voltage is V ss , the forward ON voltage of the semiconductor rectifier element is V Fon , and the potential difference between the signal path and the power supply voltage line when a leakage current occurs is V R ,
The bypass constant voltage V reg is within the range of the expected operation voltage of the main power supply voltage | V ss |
Next formula
│V reg │> │V ss │-V R -V Fon
An oscillation circuit characterized by being set to a value satisfying
前記バイパス用定電圧は、
発振回路の電源電圧として供給される定電圧Vreg2とは別に供給される定電圧Vreg1であることを特徴とする発振回路。 In claim 1,
The constant voltage for bypass is
An oscillation circuit, characterized in that it is a constant voltage V reg1 supplied separately from the constant voltage V reg2 supplied as a power supply voltage of the oscillation circuit.
前記バイパス用定電圧Vreg1と、発振回路の電源電圧として供給される定電圧Vreg2は
│Vreg1│>│Vreg2│
の条件を満足するように設定されることを特徴とする発振回路。 In claim 2,
The bypass constant voltage V reg1 and the constant voltage V reg2 supplied as the power supply voltage of the oscillation circuit are:
│V reg1 │> │V reg2 │
An oscillation circuit characterized by being set so as to satisfy the above condition.
定電圧供給回路からの供給定電圧及びこの供給定電圧を分圧・昇圧し得た定電圧の一方Vreg2を発振回路の電源電圧として使用し、他方Vreg1を前記バイパス用定電圧として使用することを特徴とする発振回路。 In any one of Claims 1-3,
Supplying a constant voltage and one V reg2 of the supply constant voltage a partial pressure-boosted obtained constant voltage from the constant voltage supply circuit used as a power supply voltage of the oscillator circuit, using the other V reg1 as the bypass constant voltage An oscillation circuit characterized by that.
前記バイパス用定電圧として、
前記発振回路の電源電圧として供給される定電圧よりも温度変化に対する電圧変動が小さな温度特性の定電圧を用いることを特徴とする発振回路。 In any one of Claims 1-4,
As the bypass constant voltage,
An oscillation circuit characterized by using a constant voltage having a temperature characteristic in which a voltage variation with respect to a temperature change is smaller than a constant voltage supplied as a power supply voltage of the oscillation circuit.
前記バイパス用定電圧を供給する前記定電圧供給回路の出力と、前記基準電位との間に、信号路に侵入する第1の極性の静電圧を第1の半導体整流素子を介してバイパス用定電圧側へ放電させるための放電用半導体整流素子を設けることを特徴とする発振回路。 In any one of Claims 1-5,
Between the output of the constant voltage supply circuit for supplying the constant voltage for bypass and the reference potential, a static voltage of the first polarity that enters the signal path is passed through the first semiconductor rectifier element. An oscillation circuit comprising a discharge semiconductor rectifier for discharging to a voltage side.
前記放電用半導体整流素子は寄生ダイオードであることを特徴とする発振回路。 In claim 6,
An oscillation circuit characterized in that the discharging semiconductor rectifier element is a parasitic diode.
前記第1の静電保護回路は、
前記発振回路の信号路と主電源との間に接続され、信号路に侵入する第1の極性の静電圧を前記主電源電圧側へバイパスさせる第3の半導体整流素子を含むことを特徴とする発振回路。 In any one of Claims 1-7,
The first electrostatic protection circuit includes:
And a third semiconductor rectifier element connected between the signal path of the oscillation circuit and the main power supply and configured to bypass the first polarity static voltage entering the signal path to the main power supply voltage side. Oscillator circuit.
前記第3の半導体整流素子の寄生容量値は、
前記第1の半導体整流素子の寄生容量値より小さな値に設定されたことを特徴とする発振回路。 In claim 8,
The parasitic capacitance value of the third semiconductor rectifier element is
An oscillation circuit, wherein the oscillation circuit is set to a value smaller than a parasitic capacitance value of the first semiconductor rectifier element.
前記各半導体整流素子の寄生容量の一部または全部を位相補償用コンデンサとして使用することを特徴とする発振回路。 In any one of Claims 1-9,
An oscillation circuit characterized in that a part or all of the parasitic capacitance of each semiconductor rectifier element is used as a phase compensation capacitor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007257601A JP4666181B2 (en) | 2000-09-26 | 2007-10-01 | OSCILLATOR CIRCUIT, ELECTRONIC CIRCUIT, SEMICONDUCTOR DEVICE HAVING THEM, WATCH AND ELECTRONIC DEVICE |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000292028 | 2000-09-26 | ||
JP2007257601A JP4666181B2 (en) | 2000-09-26 | 2007-10-01 | OSCILLATOR CIRCUIT, ELECTRONIC CIRCUIT, SEMICONDUCTOR DEVICE HAVING THEM, WATCH AND ELECTRONIC DEVICE |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002531592A Division JP4061488B2 (en) | 2000-09-26 | 2001-09-26 | OSCILLATOR CIRCUIT, ELECTRONIC CIRCUIT, SEMICONDUCTOR DEVICE HAVING THEM, WATCH AND ELECTRONIC DEVICE |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2008029036A JP2008029036A (en) | 2008-02-07 |
JP2008029036A5 JP2008029036A5 (en) | 2008-03-21 |
JP4666181B2 true JP4666181B2 (en) | 2011-04-06 |
Family
ID=39119138
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007257601A Expired - Fee Related JP4666181B2 (en) | 2000-09-26 | 2007-10-01 | OSCILLATOR CIRCUIT, ELECTRONIC CIRCUIT, SEMICONDUCTOR DEVICE HAVING THEM, WATCH AND ELECTRONIC DEVICE |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4666181B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5927882B2 (en) * | 2011-12-08 | 2016-06-01 | セイコーエプソン株式会社 | OSCILLATOR CIRCUIT AND ELECTRONIC DEVICE |
JP5725091B2 (en) * | 2013-07-01 | 2015-05-27 | セイコーエプソン株式会社 | Integrated circuit device and electronic apparatus |
JP5716797B2 (en) * | 2013-09-06 | 2015-05-13 | セイコーエプソン株式会社 | Semiconductor integrated circuit and oscillation circuit |
JP6638340B2 (en) | 2015-11-12 | 2020-01-29 | セイコーエプソン株式会社 | Circuit device, oscillator, electronic equipment and moving object |
-
2007
- 2007-10-01 JP JP2007257601A patent/JP4666181B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008029036A (en) | 2008-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3536561B2 (en) | Oscillation circuit, electronic circuit, semiconductor device, clock, and electronic device including the same | |
JP4026825B2 (en) | Electronic device including an oscillation circuit and a semiconductor integrated device with a clock function including the oscillation circuit | |
US9312809B2 (en) | Oscillation circuit, oscillator, electronic device, moving object, and manufacturing method of oscillator | |
EP1569061A1 (en) | Constant-voltage generation circuit, semiconductor device, electronic equipment and timepiece | |
JP4061488B2 (en) | OSCILLATOR CIRCUIT, ELECTRONIC CIRCUIT, SEMICONDUCTOR DEVICE HAVING THEM, WATCH AND ELECTRONIC DEVICE | |
JP2017523531A (en) | Method and apparatus for low input voltage bandgap reference architecture and reference circuit | |
JP4666181B2 (en) | OSCILLATOR CIRCUIT, ELECTRONIC CIRCUIT, SEMICONDUCTOR DEVICE HAVING THEM, WATCH AND ELECTRONIC DEVICE | |
JP5452941B2 (en) | Oscillator circuit | |
CN114442464B (en) | Electronically controlled mechanical timepiece and method for controlling an electronically controlled mechanical timepiece | |
EP1381150B1 (en) | Oscillation circuit, electronic apparatus, and timepiece | |
JPH07271322A (en) | Voltage conversion circuit | |
US6147564A (en) | Oscillation circuit having electrostatic protective circuit | |
US20050094421A1 (en) | Integrated charge pump voltage converter | |
JP3838336B2 (en) | OSCILLATOR CIRCUIT, ELECTRONIC CIRCUIT, SEMICONDUCTOR DEVICE HAVING THEM, WATCH AND ELECTRONIC DEVICE | |
US20060214705A1 (en) | Semiconductor device | |
US9310775B2 (en) | Analog electronic timepiece | |
JP3441279B2 (en) | Oscillator using oscillator | |
JP5704314B2 (en) | Integrated circuit device and electronic apparatus | |
JP3539110B2 (en) | Oscillation circuit, semiconductor device, and portable electronic device and clock provided with these | |
JP2001313529A (en) | Oscillation circuit, constant voltage generating circuit, semiconductor device, and mobile electronic device provided with them and clock | |
CN116338274A (en) | Semiconductor device with a semiconductor device having a plurality of semiconductor chips | |
JP6540942B2 (en) | Oscillator circuit, oscillator, electronic device and moving body | |
JP2006084382A (en) | Electronic clock | |
JP2013077913A (en) | Oscillation device | |
JPS63228087A (en) | Electronic equipment with voltage detecting circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080125 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080125 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080703 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101215 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101228 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140121 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4666181 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |