JP4660743B1 - Thin film transistor - Google Patents

Thin film transistor Download PDF

Info

Publication number
JP4660743B1
JP4660743B1 JP2010182188A JP2010182188A JP4660743B1 JP 4660743 B1 JP4660743 B1 JP 4660743B1 JP 2010182188 A JP2010182188 A JP 2010182188A JP 2010182188 A JP2010182188 A JP 2010182188A JP 4660743 B1 JP4660743 B1 JP 4660743B1
Authority
JP
Japan
Prior art keywords
transition metal
silicon
thin film
film
stable structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010182188A
Other languages
Japanese (ja)
Other versions
JP2011066401A (en
Inventor
紀行 内田
敏彦 金山
剛英 宮崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Priority to JP2010182188A priority Critical patent/JP4660743B1/en
Priority to PCT/JP2010/064021 priority patent/WO2011021669A1/en
Application granted granted Critical
Publication of JP4660743B1 publication Critical patent/JP4660743B1/en
Publication of JP2011066401A publication Critical patent/JP2011066401A/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • CCHEMISTRY; METALLURGY
    • C01INORGANIC CHEMISTRY
    • C01BNON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B33/00Silicon; Compounds thereof
    • C01B33/06Metal silicides
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • CCHEMISTRY; METALLURGY
    • C01INORGANIC CHEMISTRY
    • C01PINDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2002/00Crystal-structural characteristics
    • C01P2002/80Crystal-structural characteristics defined by measured data other than those specified in group C01P2002/70
    • C01P2002/82Crystal-structural characteristics defined by measured data other than those specified in group C01P2002/70 by IR- or Raman-data
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02422Non-crystalline insulating materials, e.g. glass, polymers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02631Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation

Abstract

【課題】 本発明は、金属硅素化合物薄膜を、チャネル領域とした薄膜トランジスタを提供することを課題とする。
【解決手段】 遷移金属とシリコンの化合物であり、遷移金属原子の周りを、7個以上16個以下のシリコン原子が取り囲む遷移金属内包シリコンクラスターを単位構造とし、遷移金属原子の第1及び第2近接原子にシリコンが配置されている金属珪素化合物薄膜をチャネル領域としたことを特徴とする薄膜トランジスタ。
【選択図】図1
PROBLEM TO BE SOLVED: To provide a thin film transistor having a metal silicon compound thin film as a channel region.
A transition metal-silicon compound, in which a transition metal-encapsulating silicon cluster surrounded by 7 to 16 silicon atoms surrounds a transition metal atom as a unit structure, and includes first and second transition metal atoms. A thin film transistor characterized in that a metal silicon compound thin film in which silicon is arranged in the adjacent atom is used as a channel region.
[Selection] Figure 1

Description

本発明は、金属硅素化合物薄膜をチャネル領域とした薄膜トランジスタに関するものである。   The present invention relates to a thin film transistor having a metal silicon compound thin film as a channel region.

アモルファスSiを用いてトランジスタを形成することは、液晶パネル駆動用のTFTなどに広く利用されている。しかし、アモルファスSiは、材料の特性を維持するために、水素によるダングリングボンドの終端が必要不可欠であり、ホットエレクトロンや光照射による脱水素などが、材料の劣化を招くことが知られている(Staebler-Wronski効果、非特許文献1参照)。特に、閾値電圧の変動、キャリア移動度の低下は、トランジスタの特性を著しく低下させる。   Forming transistors using amorphous Si is widely used for TFTs for driving liquid crystal panels. However, amorphous silicon requires the termination of dangling bonds with hydrogen in order to maintain the properties of the material, and it is known that dehydrogenation due to hot electrons or light irradiation causes deterioration of the material. (Staebler-Wronski effect, see Non-Patent Document 1). In particular, fluctuations in threshold voltage and a decrease in carrier mobility significantly deteriorate transistor characteristics.

多結晶Siは、アモルファスSiよりも移動度が高く、特性の優れたトランジスタを形成できる特長がある。しかし、高温のCVD、あるいはアモルファスSiの熱処理、又はレーザ照射による結晶化により作製されるので、作製プロセスのコストが高い。また、極薄膜化が困難で、結晶粒の存在により、特性がばらつくので、微細なトランジスタを作製できない。   Polycrystalline Si has a feature that it has higher mobility than amorphous Si and can form a transistor with excellent characteristics. However, since it is produced by high temperature CVD, heat treatment of amorphous Si, or crystallization by laser irradiation, the cost of the production process is high. In addition, it is difficult to make a very thin film, and the characteristics vary due to the presence of crystal grains, so that a fine transistor cannot be manufactured.

一般に、有機半導体は、移動度が低いことが欠点である。低分子ペンタセンなどの有機物材料は、アモルファスSiよりも高い移動度を持つことが知られており、電界発光、電界効果トランジスタ、太陽電池などの有機デバイスの材料として有望視されている(非特許文献2参照)。しかし、耐熱性、耐酸化性が、Si材料に比べると低く、安定動作性に難がある。特に、融点が300℃程度であり、高温になるデバイスに使用することができない。非Si系材料なので、SiのLSIプロセスにマッチングが悪い。   In general, organic semiconductors have the disadvantage of low mobility. Organic materials such as low molecular weight pentacene are known to have higher mobility than amorphous Si, and are promising as materials for organic devices such as electroluminescence, field effect transistors, and solar cells (non-patent literature). 2). However, heat resistance and oxidation resistance are low compared to Si materials, and stable operation is difficult. In particular, the melting point is about 300 ° C., and it cannot be used for a device that becomes high temperature. Since it is a non-Si-based material, it is poorly matched to the Si LSI process.

酸化物半導体によるN型トランジスタについては、100cm2/Vsを超える高い移動度を実現できることが報告されている。N型並みの移動度を持つP型半導体の形成には課題がある。またCdなどの毒性のある金属や、Inなどの希少金属を用いるために、環境面や製造コストの面で問題がある。膜の組成や酸素の結合状態、熱処理条件によりキャリア輸送特性が変化する(非特許文献3参照)。有機半導体と同様に、非Si系材料なので、SiのLSIプロセスにマッチングが悪い。 It has been reported that high mobility exceeding 100 cm 2 / Vs can be realized for an N-type transistor using an oxide semiconductor. There is a problem in forming a P-type semiconductor having the same mobility as that of N-type. In addition, since toxic metals such as Cd and rare metals such as In are used, there are problems in terms of environment and manufacturing costs. The carrier transport characteristics vary depending on the film composition, oxygen bonding state, and heat treatment conditions (see Non-Patent Document 3). Like organic semiconductors, it is a non-Si-based material, so it has poor matching with Si LSI processes.

本発明者らは、先にMSi(M:遷移金属、n=7−16)に係る金属硅素化合物薄膜を提案している(特許文献1)。金属硅素化合物薄膜の概要は次のとおりである。
金属的なシリサイドMSi2中では、遷移金属を内包したSiクラスターは存在しない。例えばWSi2の結晶構造(C11b型)では、Wの周りには10個のSiが配位しているが、10個のSi原子の周りにも、他のWが配置している。つまり、10個のSi原子は複数のWで共有している状態になっている。Wにとっての最近接原子はSiであっても、第2近接原子はWになっている。
それに対して、先の発明に係る金属硅素化合物薄膜(MSi膜)は、遷移金属内包シリコンクラスター同士がSi-Si結合することで、遷移金属Mにとっての第2近接原子もSiとなることを特徴とする。この構造を持つことで、以下の性能を有する半導体薄膜を形成することができる。
The present inventors have previously MSi n (M: transition metal, n = 7-16) proposes a metal silicon compound thin film according to (Patent Document 1). The outline of the metal-silicon compound thin film is as follows.
Among metallic silicide MSi 2 is, Si clusters encapsulating the transition metal is not present. For example, in the crystal structure of WSi 2 (C11b type), 10 Sis are coordinated around W, but other Ws are also arranged around 10 Si atoms. In other words, 10 Si atoms are shared by multiple Ws. Even if the closest atom for W is Si, the second neighboring atom is W.
In contrast, the previous metal silicide film (MSi n film) according to the invention, by a transition metal-containing silicon cluster are bonded to each other Si-Si, that even a Si second neighbor atoms for the transition metal M Features. By having this structure, a semiconductor thin film having the following performance can be formed.

すなわち、遷移金属内包シリコンクラスターが最高占有分子軌道(HOMO)と最低非占有分子軌道(LUMO)のギャップEHLの開いた半導体であることに基づき、これを、凝集させることで、有限のバンドギャップを有する半導体膜を作ることができる。
特に、遷移金属MがMo又はWで、Si原子数n=10、12を堆積させたとき、半導体膜のバンドギャップはトランジスタの室温動作に必要な値0.8eVを超える。
内包する遷移金属Mの価電子数が奇数の時には、遷移金属内包シリコンクラスターの総価電子数が奇数(奇数電子系)になるので、厳密にはEHLが0eVとなる。しかし、遷移金属内包シリコンクラスターを凝集することで、クラスター間に結合が形成され、構造の緩和を伴う電荷のやり取りをすることで、偶数電子系の遷移金属内包シリコンクラスターを凝集した場合のように、半導体膜になる。つまり、EHLの代わりに、半占有軌道(SUMO)とLUMOのギャップESLが開いた遷移金属内包シリコンクラスターを凝集させることで、半導体膜を形成することができる。
That is, based on the fact that transition metal inclusion silicon clusters are open semiconductors with the gap E HL between the highest occupied molecular orbital (HOMO) and the lowest unoccupied molecular orbital (LUMO), by aggregating them, a finite band gap A semiconductor film having the following can be formed.
In particular, when the transition metal M is Mo or W and the number of Si atoms n = 10, 12 is deposited, the band gap of the semiconductor film exceeds the value of 0.8 eV required for room temperature operation of the transistor.
When the number of valence electrons contained transition metal M is odd, since the total number of valence electrons of a transition metal-containing silicon cluster becomes odd (odd electron system), E HL becomes 0eV strictly. However, by aggregating transition metal-encapsulating silicon clusters, bonds are formed between the clusters, and by exchanging charges accompanied by structural relaxation, as in the case of aggregating even-electron transition metal-encapsulating silicon clusters It becomes a semiconductor film. That is, a semiconductor film can be formed by aggregating transition metal inclusion silicon clusters having a semi-occupied orbit (SUMO) and a LUMO gap E SL opened instead of E HL .

先の出願(特許文献1)に係る、遷移金属とシリコンの化合物であり、遷移金属原子の周りを、7個以上16個以下のシリコン原子が取り囲む遷移金属内包シリコンクラスターを単位構造とし、遷移金属原子の第1及び第2近接原子にシリコンが配置されている金属珪素化合物膜(MSi(n=7-16)膜)の特徴は以下のとおりである。
1.水素脱離による劣化の抑制
MSi膜は、SiのダングリングボンドをMで終端しているため、アモルファスSiとは異なり水素によるダングリングボンドの終端を必要としないので、脱水素による性能の劣化はない。
2.電界効果による電気伝導制御と高いキャリア移動度
MSiクラスターを堆積した薄膜は、MSi(n=7-16)を単位構造とすることでSiのダングリングボンド欠陥を終端し、電界効果による電気伝導の制御が可能である。MoSi10膜では、p型の電界効果移動度3.0×10-3cm2/Vsecが観測された。また、MSin膜は、マクロスコピックに見ればアモルファスであるが、MSi(n=7-16)を単位構造とすることで、局所的に構造が揃い、アモルファスSiよりもキャリア移動度が高くなる特徴がある(特許文献1、非特許文献4参照)。また、Mの種類を変更することで、キャリアタイプや密度を制御することが可能である(特許文献1、非特許文献4参照)。Mを内包したSiクラスターを単位構造とした膜は、アモルファスSiに代替し薄膜トランジスタのチャネル領域を形成できる。
A transition metal-silicon compound according to an earlier application (Patent Document 1), wherein a transition metal-containing silicon cluster surrounded by 7 to 16 silicon atoms is formed as a unit structure around the transition metal atom. features of the metal silicon compound film silicon in the first and second neighbor atoms of atoms are arranged (MSi n (n = 7-16) film) is as follows.
1. Suppression MSi n film deterioration due to hydrogen desorption, because terminating a dangling bond of Si by M, since by hydrogen Unlike amorphous Si does not require termination of dangling bonds, the deterioration of performance due to dehydrogenation There is no.
2. Thin film deposited an electrically conductive control and high carrier mobility MSi n clusters by field effect is to terminate dangling bonds defect Si by a unit structure of MSi n (n = 7-16), electrical by field effect Control of conduction is possible. In the MoSi 10 film, a p-type field effect mobility of 3.0 × 10 −3 cm 2 / Vsec was observed. Further, MSi n film is the amorphous if you look at the macroscopic, With MSi n (n = 7-16) a unit structure, locally aligned structure, higher carrier mobility than amorphous Si (See Patent Document 1 and Non-Patent Document 4). Further, the carrier type and density can be controlled by changing the type of M (see Patent Document 1 and Non-Patent Document 4). A film having a Si cluster containing M as a unit structure can form a channel region of a thin film transistor in place of amorphous Si.

特願2009−37261号(特開2010−93221号)Japanese Patent Application No. 2009-37261 (Japanese Patent Laid-Open No. 2010-93221)

田中一宣, 丸山瑛一, 島田壽一, 岡本博明著応用物理学会編:アモルファスシリコン,オーム社,1993,p201-206,p242Kazunobu Tanaka, Junichi Maruyama, Junichi Shimada, Hiroaki Okamoto, Japan Society of Applied Physics: Amorphous Silicon, Ohmsha, 1993, p201-206, p242 丸本一弘:物理学会誌2007年11月号p851Kazuhiro Marumoto: Journal of the Physical Society of Japan November 2007 issue p851 鵜飼育弘著:薄膜トランジスタ技術のすべて, 工業調査会,2007,p93-100Takahiro Ukai: All about Thin Film Transistor Technology, Industrial Research Committee, 2007, p93-100 J.Kanicki:Amorphous and Microcrystalline Semiconductor Devices:optoelectronic devices(Artech House,1991)pp.121−122J. Kanicki: Amorphous and Microcrystalline Semiconductor Devices: optoelectronic devices (Artech House, 1991) pp. 121-122

本発明は、金属硅素化合物薄膜を、チャネル領域とした薄膜トランジスタを提供することを課題とする。   An object of the present invention is to provide a thin film transistor in which a metal silicon compound thin film is used as a channel region.

上記課題を解決するために本発明は、次のような手段を提供する。
)遷移金属とシリコンの化合物であり、遷移金属原子の周りを、7個以上16個以下のシリコン原子が取り囲む遷移金属内包シリコンクラスターを単位構造とし、遷移金属原子の第1及び第2近接原子にシリコンが配置されている遷移金属珪素化合物薄膜をチャネル領域としたことを特徴とする薄膜トランジスタ。
)上記遷移金属原子は、チタン、バナジウム、クロム、マンガン、鉄、コバルト、ニッケル、銅、ジルコニウム、ニオブ、モリブデン、ルテニウム、ロジウム、ハフニウム、タンタル、タングステン、レニウム、オスミウム、イリジウムのいずれかであることを特徴とする(1)に記載の薄膜トランジスタ。
)遷移金属原子Mの周りをz個のシリコン原子Siが取り囲む遷移金属内包シリコンクラスター(MSiz)を単位構造とし、シリコンと遷移金属との組成比(=シリコン/遷移金属)をnとしたとき、Mがジルコニウムの場合n=12から14であるか、又は、zが11から12であること、Mがモリブデンの場合n=7から13であるか、又は、zが8から10であることを特徴とする(1)に記載の薄膜トランジスタ。
In order to solve the above problems, the present invention provides the following means.
( 1 ) A transition metal / silicon compound, in which a transition metal-encapsulating silicon cluster surrounded by 7 to 16 silicon atoms surrounds the transition metal atom as a unit structure, and the first and second proximity of the transition metal atom A thin film transistor characterized in that a transition metal silicon compound thin film in which silicon is arranged in an atom is used as a channel region.
( 2 ) The transition metal atom is any of titanium, vanadium, chromium, manganese, iron, cobalt, nickel, copper, zirconium, niobium, molybdenum, ruthenium, rhodium, hafnium, tantalum, tungsten, rhenium, osmium, iridium. The thin film transistor according to (1), wherein the thin film transistor is provided.
( 3 ) A transition metal inclusion silicon cluster (MSi z ) surrounded by z silicon atoms Si around a transition metal atom M is a unit structure, and the composition ratio of silicon and transition metal (= silicon / transition metal) is n. When M is zirconium, n = 12 to 14, or z is 11 to 12, when M is molybdenum, n = 7 to 13, or z is 8 to 10. The thin film transistor according to (1), wherein the thin film transistor is provided.

本発明によれば、水素脱離による劣化が抑制され、しかもアモルファスSi薄膜トランジスタと同等以上の電界効果移動度を有する薄膜トランジスタが得られる。   According to the present invention, it is possible to obtain a thin film transistor in which deterioration due to hydrogen desorption is suppressed and the field effect mobility is equal to or higher than that of an amorphous Si thin film transistor.

(a)MSi膜をチャネルに用いたトップゲート型TFT、(b)MSi膜をチャネルに用いたボトムゲート型TFT(A) MSi n film top gate type TFT using a channel, a bottom gate type TFT using a channel (b) MSi n film WSi14Hx膜からの熱脱離スペクトルThermal desorption spectra from WSi 14 H x films. (a)Si14H2、(b)WSi14H2の安定構造と水素の結合エネルギーE(H2)(A) Si 14 H 2 , (b) WSi 14 H 2 stable structure and hydrogen bond energy E (H 2 ) MSi膜をチャネルに用いたボトムゲート型TFTBottom gate type TFT using a MSi n film in a channel MoSi10膜をチャネルに用いたボトムゲートTFTのId-Vd特性のVg依存性V g dependence of I d -V d characteristics of bottom gate TFT using MoSi 10 film as channel M=Mo, n=10の場合の安定構造の例Example of stable structure when M = Mo, n = 10 図6において、Moに配位したSiの配列の例In Fig. 6, an example of the arrangement of Si coordinated to Mo 動径分布関数(RDF)の計算方法を説明する概念図Conceptual diagram explaining the calculation method of radial distribution function (RDF) Mの周囲のSiの動径分布関数(RDF)の動径(r)依存性を説明する概念図Conceptual diagram explaining the radial (r) dependence of the radial distribution function (RDF) of Si around M M=Ti, n=12の場合の安定構造における、Tiの周囲のSiの動径分布関数Radial distribution function of Si around Ti in stable structure when M = Ti, n = 12 M=V, n=12の場合の安定構造における、Vの周囲のSiの動径分布関数Radial distribution function of Si around V in a stable structure with M = V and n = 12 M=Cr, n=12の場合の安定構造における、Crの周囲のSiの動径分布関数Radial distribution function of Si around Cr in stable structure when M = Cr, n = 12 M=Mn, n=12の場合の安定構造における、Mnの周囲のSiの動径分布関数Radial distribution function of Si around Mn in stable structure when M = Mn, n = 12 M=Fe, n=12の場合の安定構造における、Feの周囲のSiの動径分布関数Radial distribution function of Si around Fe in stable structure when M = Fe, n = 12 M=Co, n=12の場合の安定構造における、Coの周囲のSiの動径分布関数Radial distribution function of Si around Co in a stable structure with M = Co and n = 12. M=Ni, n=12の場合の安定構造における、Niの周囲のSiの動径分布関数Radial distribution function of Si around Ni in stable structure with M = Ni, n = 12 M=Ni, n=10の場合の安定構造における、Niの周囲のSiの動径分布関数Radial distribution function of Si around Ni in a stable structure with M = Ni and n = 10 M=Cu, n=12の場合の安定構造における、Cuの周囲のSiの動径分布関数Radial distribution function of Si around Cu in stable structure when M = Cu, n = 12 M=Zr, n=12の場合の安定構造における、Zrの周囲のSiの動径分布関数Radial distribution function of Si around Zr in stable structure when M = Zr, n = 12 M=Zr, n=14の場合の安定構造における、Zrの周囲のSiの動径分布関数Radial distribution function of Si around Zr in stable structure when M = Zr, n = 14 M=Nb, n=12の場合の安定構造における、Nbの周囲のSiの動径分布関数Radial distribution function of Si around Nb in stable structure when M = Nb, n = 12 M=Mo, n=13の場合の安定構造における、Moの周囲のSiの動径分布関数Radial distribution function of Si around Mo in a stable structure with M = Mo and n = 13 M=Ru, n=12の場合の安定構造における、Ruの周囲のSiの動径分布関数Radial distribution function of Si around Ru in stable structure when M = Ru, n = 12 M=Rh, n=12の場合の安定構造における、Rhの周囲のSiの動径分布関数Radial distribution function of Si around Rh in stable structure when M = Rh, n = 12 M=Ta, n=12の場合の安定構造における、Taの周囲のSiの動径分布関数Radial distribution function of Si around Ta in stable structure when M = Ta, n = 12 M=W, n=12の場合の安定構造における、Wの周囲のSiの動径分布関数Radial distribution function of Si around W in stable structure with M = W and n = 12 M=Re n=12の場合の安定構造における、Reの周囲のSiの動径分布関数Radial distribution function of Si around Re in a stable structure with M = Re n = 12. M=Ir, n=12の場合の安定構造における、Irの周囲のSiの動径分布関数Radial distribution function of Si around Ir in stable structure when M = Ir, n = 12 M=Mo, n=11.5の場合の安定構造における、Moの周囲のSiの動径分布関数Radial distribution function of Si around Mo in stable structure with M = Mo, n = 11.5 M=Mo, n=10の場合の安定構造における、Moの周囲のSiの動径分布関数Radial distribution function of Si around Mo in a stable structure with M = Mo and n = 10 M=Mo, n=9の場合の安定構造における、Moの周囲のSiの動径分布関数Radial distribution function of Si around Mo in a stable structure with M = Mo and n = 9 M=Mo, n=8の場合の安定構造における、Moの周囲のSiの動径分布関数Radial distribution function of Si around Mo in stable structure with M = Mo and n = 8 M=Mo, n=7の場合の安定構造における、Moの周囲のSiの動径分布関数Radial distribution function of Si around Mo in stable structure when M = Mo, n = 7 実線はM=Ti, n=12の場合の安定構造における電子状態密度、点線は当該安定構造からTiを除いたSiのみの系に対する電子状態密度The solid line shows the density of electronic states in the stable structure when M = Ti and n = 12, and the dotted line shows the density of electronic states for the Si-only system excluding Ti from the stable structure. 実線はM=V, n=12の場合の安定構造における電子状態密度、点線は当該安定構造からVを除いたSiのみの系に対する電子状態密度The solid line is the density of electronic states in the stable structure when M = V and n = 12, and the dotted line is the density of electronic states for the Si-only system excluding V from the stable structure. 実線はM=Cr, n=12の場合の安定構造における電子状態密度、点線は当該安定構造からCrを除いたSiのみの系に対する電子状態密度The solid line shows the density of electronic states in the stable structure when M = Cr and n = 12, and the dotted line shows the density of electronic states for the Si-only system excluding Cr from the stable structure. 実線はM=Mn, n=12の場合の安定構造における電子状態密度、点線は当該安定構造からMnを除いたSiのみの系に対する電子状態密度The solid line shows the density of electronic states in the stable structure when M = Mn and n = 12, and the dotted line shows the density of electronic states for the Si-only system excluding Mn from the stable structure. 実線はM=Fe, n=12の場合の安定構造における電子状態密度、点線は当該安定構造からFeを除いたSiのみの系に対する電子状態密度The solid line shows the density of electronic states in the stable structure when M = Fe and n = 12, and the dotted line shows the density of electronic states for the Si-only system excluding Fe from the stable structure. 実線はM=Co, n=12の場合の安定構造における電子状態密度、点線は当該安定構造からCoを除いたSiのみの系に対する電子状態密度The solid line shows the density of electronic states in the stable structure when M = Co and n = 12, and the dotted line shows the density of electronic states for the Si-only system excluding Co from the stable structure. 実線はM=Ni, n=12の場合の安定構造における電子状態密度、点線は当該安定構造からNiを除いたSiのみの系に対する電子状態密度The solid line shows the density of electronic states in the stable structure when M = Ni and n = 12, and the dotted line shows the density of electronic states for the Si-only system excluding Ni from the stable structure. 実線はM=Ni, n=10の場合の安定構造における電子状態密度、点線は当該安定構造からNiを除いたSiのみの系に対する電子状態密度The solid line shows the density of electronic states in the stable structure when M = Ni and n = 10, and the dotted line shows the density of electronic states for the Si-only system excluding Ni from the stable structure. 実線はM=Cu, n=12の場合の安定構造における電子状態密度、点線は当該安定構造からCuを除いたSiのみの系に対する電子状態密度The solid line shows the density of electronic states in the stable structure when M = Cu and n = 12, and the dotted line shows the density of electronic states for the Si-only system excluding Cu from the stable structure. 実線はM=Zr, n=14の場合の安定構造における電子状態密度、点線は当該安定構造からZrを除いたSiのみの系に対する電子状態密度The solid line shows the density of electronic states in the stable structure when M = Zr and n = 14, and the dotted line shows the density of electronic states for the Si-only system excluding Zr from the stable structure. 実線はM=Nb, n=12の場合の安定構造における電子状態密度、点線は当該安定構造からNbを除いたSiのみの系に対する電子状態密度The solid line shows the density of electronic states in the stable structure when M = Nb and n = 12, and the dotted line shows the density of electronic states for the Si-only system excluding Nb from the stable structure. 実線はM=Mo, n=10の場合の安定構造における電子状態密度、点線は当該安定構造からMoを除いたSiのみの系に対する電子状態密度The solid line shows the density of electronic states in the stable structure when M = Mo and n = 10, and the dotted line shows the density of electronic states for the Si-only system excluding Mo from the stable structure. 実線はM=Ta, n=12の場合の安定構造における電子状態密度、点線は当該安定構造からTaを除いたSiのみの系に対する電子状態密度The solid line shows the density of electronic states in the stable structure when M = Ta and n = 12, and the dotted line shows the density of electronic states for the Si-only system excluding Ta from the stable structure. 実線はM=W, n=10の場合の安定構造における電子状態密度、点線は当該安定構造からTiを除いたSiのみの系に対する電子状態密度The solid line shows the density of electronic states in the stable structure when M = W and n = 10. The dotted line shows the density of electronic states for the Si-only system excluding Ti from the stable structure. 計算シミュレーションによるMoSi10膜と水素化アモルファスSiの振動状態密度比較結果Comparison of vibrational density of states of MoSi 10 film and hydrogenated amorphous Si by computer simulation 薄膜トランジスタのチャネルとして合成したMoSi10膜と水素化アモルファスSi膜のラマンスペクトルRaman spectra of MoSi 10 film and hydrogenated amorphous Si films prepared as a channel of a thin film transistor

図1に、金属硅素化合物であるMSi膜(M:遷移金属、n=7〜16)をチャネル領域とした薄膜トランジスタ(TFT)を示す。
図1(a)はトップゲート型TFT、(b)はボトムゲート型TFTである。図1において、1はゲート電極、2はソース電極、3はMSi膜チャネル、4はゲート絶縁膜、5はドレイン電極、6はTFT基板である。
以下各TFTの作製方法について説明する。
Figure 1, MSi n film is a metal silicide: shows a thin film transistor and (M a transition metal, n = 7 to 16) a channel region (TFT).
FIG. 1A shows a top gate type TFT, and FIG. 1B shows a bottom gate type TFT. In Figure 1, 1 denotes a gate electrode, 2 denotes a source electrode, 3 the MSi n film channel, 4 denotes a gate insulating film, 5 denotes a drain electrode, 6 is a TFT substrate.
Hereinafter, a method for manufacturing each TFT will be described.

トップゲート型TFTの作製に当たって、レーザーアブレーションをチャネル形成に使用したトップゲート型TFTの作製方法について詳細に説明する。
(1)ガラス基板上にMSinHx膜を堆積。Mターゲット、又はMSi2ターゲットなどの遷移金属珪素化合物ターゲットをSiH4雰囲気でパルスレーザーアブレーションすることでMSinHx膜を合成・堆積する。この時基板温度は室温。
(2)MSinHx膜を190℃以上に加熱してHを脱離しMSi膜を形成。つまり、MSinHx膜を合成できるMを使用すれば、MSi膜チャネルを形成できる。MSi膜は、金属(M)蒸気とモノシランガス(SiH4)を原料に水素化遷移金属クラスターMSinHxを合成し、それらを固体基板上に堆積して作製するので、水素が残留している。そこで、MSi膜を、水素を含まないTFTのチャネル材料として使用するには、熱処理による水素脱離プロセスを確立する必要がある。
In manufacturing the top gate TFT, a method for manufacturing the top gate TFT using laser ablation for channel formation will be described in detail.
(1) Deposit MSi n H x film on glass substrate. MSi n H x films are synthesized and deposited by pulsed laser ablation of transition metal silicon compound targets such as M targets or MSi 2 targets in a SiH 4 atmosphere. At this time, the substrate temperature is room temperature.
(2) MSi n H x film desorbed and H was heated to 190 ° C. or higher MSi n film formation. In other words, if using the M capable of synthesizing MSi n H x film to form a MSi n film channel. MSi n film, a metal (M) is vapor and monosilane gas (SiH 4) was synthesized hydrogenated transition metal clusters MSi n H x in the raw material, since they are prepared by depositing on a solid substrate, hydrogen remains Yes. Therefore, the MSi n film, for use as a channel material of a TFT containing no hydrogen, it is necessary to establish the hydrogen desorption process by heat treatment.

図2に、石英基板に堆積したWSi14膜の熱脱離スペクトルを示す。横軸はサンプル表面の温度、縦軸は真空チェンバー内の圧力を示す。サンプル表面の温度が140℃付近に脱離のピークが観察され、190℃で脱離は終了した。つまり、WSi14Hx膜からの水素放出は、190℃以下で生じている。これは、水素化アモルファスSiからの水素脱離温度(320℃)よりも低く、WSi14膜では、水素の結合エネルギーが、a-Si:Hと比較して小さいことを示している。実際、WSi14に結合した水素が、同じSiケージ構造を持つSi14に結合した水素よりも、53%程度低い結合エネルギーを持つことが、第一原理計算により判明している。(図3参照)
(3)Al,Mo,MSi2シリサイド等のソース、ドレイン電極を形成。
(4)CVDやスパッタを使用してゲート絶縁膜(SiO2,SiNx等)を堆積。
(5)真空蒸着もしくは、スパッタを使用してAl,Moなどのゲート電極を形成。
FIG. 2 shows a thermal desorption spectrum of the WSi 14 film deposited on the quartz substrate. The horizontal axis indicates the temperature of the sample surface, and the vertical axis indicates the pressure in the vacuum chamber. A desorption peak was observed around the sample surface temperature of 140 ° C., and desorption was completed at 190 ° C. That is, hydrogen release from the WSi 14 H x film occurs at 190 ° C. or lower. This is lower than the hydrogen desorption temperature (320 ° C.) from hydrogenated amorphous Si, and shows that the WSi 14 film has a lower hydrogen binding energy than a-Si: H. In fact, it has been found from the first principle calculation that hydrogen bonded to WSi 14 has about 53% lower binding energy than hydrogen bonded to Si 14 having the same Si cage structure. (See Figure 3)
(3) Form source and drain electrodes such as Al, Mo, MSi 2 silicide.
(4) depositing a gate insulating film (SiO 2, SiN x, etc.) by using CVD or sputtering.
(5) Form gate electrodes such as Al and Mo using vacuum deposition or sputtering.

トップゲート型TFTの作製に当たって、スパッタをチャネル形成に使用したトップゲート型TFTの作製方法について説明する。
(1)ガラス基板上にM:Si=1:nのターゲットを用いてスパッタ膜を堆積(Ar:30sccm,3.0x10-3Pa,DCパワー30W)しチャネルを形成する。この時基板温度は室温。
(2)スパッタ膜を500℃以上に加熱して、チャネル膜質を向上する。
(3)Al,Mo,MSi2シリサイド等のソース、ドレイン電極を形成。
(4)CVDやスパッタを使用してゲート絶縁膜(SiO2,SiNx等)を堆積。
(5)真空蒸着もしくは、スパッタを使用してAl,Moなどのゲート電極を形成。
In manufacturing the top gate TFT, a method for manufacturing the top gate TFT using sputtering for channel formation will be described.
(1) A sputtered film is deposited on a glass substrate using a target of M: Si = 1: n (Ar: 30 sccm, 3.0 × 10 −3 Pa, DC power 30 W) to form a channel. At this time, the substrate temperature is room temperature.
(2) Heat the sputtered film to 500 ° C. or higher to improve the channel film quality.
(3) Form source and drain electrodes such as Al, Mo, MSi 2 silicide.
(4) depositing a gate insulating film (SiO 2, SiN x, etc.) by using CVD or sputtering.
(5) Form gate electrodes such as Al and Mo using vacuum deposition or sputtering.

次にボトムゲート型TFTの作製に当たって、レーザーアブレーションをチャネル形成に使用したボトムゲート型TFTの作製方法について説明する。
(1)真空蒸着もしくは、スパッタを使用してガラス基板上へAl、Moなどのゲート電極を形成。
(2)CVDやスパッタを使用してゲート絶縁膜(SiO2,SiNx等)を堆積。
(3)MSinHx膜堆積。Mターゲット、又はMSi2ターゲットなどの遷移金属珪素化合物ターゲットをSiH4雰囲気でパルスレーザーアブレーションすることでMSinHxクラスターを合成し堆積する。この時基板温度は室温。
(4)MSinHx膜を190℃以上に加熱してHを脱離しMSi膜を形成。つまり、MSinHx膜を合成できるMを使用すれば、MSi膜チャネルを形成できる。
(5)Al,Mo,MSi2シリサイド等のソース、ドレイン電極を形成。
Next, in manufacturing the bottom gate TFT, a manufacturing method of the bottom gate TFT using laser ablation for channel formation will be described.
(1) A gate electrode such as Al or Mo is formed on a glass substrate using vacuum deposition or sputtering.
(2) Deposit a gate insulating film (SiO 2 , SiN x, etc.) using CVD or sputtering.
(3) MSi n H x film deposition. MSi n H x clusters are synthesized and deposited by pulsed laser ablation of a transition metal silicon compound target such as an M target or an MSi 2 target in a SiH 4 atmosphere. At this time, the substrate temperature is room temperature.
(4) MSi n H x film desorbed and H was heated to 190 ° C. or higher MSi n film formation. In other words, if using the M capable of synthesizing MSi n H x film to form a MSi n film channel.
(5) Form source and drain electrodes such as Al, Mo, MSi 2 silicide.

ボトムゲート型TFTの作製に当たって、スパッタをチャネル形成に使用したボトムゲート型TFTの作製方法について説明する。
(1)真空蒸着もしくは、スパッタを使用してガラス基板上へAl,Moなどのゲート電極を形成。
(2)CVDやスパッタを使用してゲート絶縁膜(SiO2,SiNx等)を堆積。
(3)M:Si=1:nのターゲットを用いてスパッタ膜を堆積(Ar:30sccm,3.0x10-3Pa,DCパワー30W)しチャネルを形成する。この時基板温度は室温。
(4)スパッタ膜を500℃以上に加熱して、チャネル膜質を向上する。
(5)Al,Mo,MSi2シリサイド等のソース、ドレイン電極を形成。
In manufacturing the bottom gate TFT, a method for manufacturing the bottom gate TFT using sputtering for channel formation will be described.
(1) A gate electrode such as Al or Mo is formed on a glass substrate by vacuum deposition or sputtering.
(2) Deposit a gate insulating film (SiO 2 , SiN x, etc.) using CVD or sputtering.
(3) Sputtered films are deposited using a target of M: Si = 1: n (Ar: 30 sccm, 3.0 × 10 −3 Pa, DC power: 30 W) to form a channel. At this time, the substrate temperature is room temperature.
(4) Heat the sputtered film to 500 ° C. or higher to improve the channel film quality.
(5) Form source and drain electrodes such as Al, Mo, MSi 2 silicide.

本発明に係る薄膜トランジスタの電界効果測定を行う。
図4に示したように、MoSi10膜を用いてTFTを作製した。ここでは、Si熱酸化基板をゲート電極14、ゲート絶縁膜13としたボトムゲート型のTFTを作製した。
Si基板はn型の0.01Ωcmの基板を用い、SiO2酸化膜からなるゲート絶縁膜13の厚さは200nmとした。
MoSi10膜を15nmの膜厚で堆積し、その上にソース・ドレイン電極11としてAl電極を真空蒸着で形成した。ソース・ドレイン電極の幅は300μm、チャネル幅は100μmである。また、ゲート電極14として作用するSi基板にコンタクト用のAl電極を、同じく真空蒸着で形成した。
図5に、ドレイン電流(Id)のドレイン電圧(Vd)特性のゲート電圧(Vg)依存性を示す。p-チャネル・エンハンスメント型の電界効果特性が得られ、閾値電圧Vthは-3V、直線領域のドレイン電流値から電界効果移動度を見積もると、3×10-3cm2/Vsecであった。
The field effect of the thin film transistor according to the present invention is measured.
As shown in FIG. 4, a TFT was fabricated using a MoSi 10 film. Here, a bottom gate type TFT using the Si thermal oxidation substrate as the gate electrode 14 and the gate insulating film 13 was fabricated.
The Si substrate was an n-type 0.01 Ωcm substrate, and the thickness of the gate insulating film 13 made of an SiO 2 oxide film was 200 nm.
A MoSi 10 film was deposited to a thickness of 15 nm, and an Al electrode was formed thereon as a source / drain electrode 11 by vacuum evaporation. The width of the source / drain electrodes is 300 μm, and the channel width is 100 μm. Further, an Al electrode for contact was similarly formed on the Si substrate acting as the gate electrode 14 by vacuum deposition.
FIG. 5 shows the gate voltage (V g ) dependency of the drain voltage (V d ) characteristics of the drain current (I d ). A p-channel enhancement type field effect characteristic was obtained, the threshold voltage V th was −3 V, and the field effect mobility was estimated from the drain current value in the linear region to be 3 × 10 −3 cm 2 / Vsec.

遷移金属とシリコンの化合物であり、遷移金属原子の周りを、7個以上16個以下のシリコン原子が取り囲む遷移金属内包シリコンクラスターを単位構造とし、遷移金属原子の第1及び第2近接原子にシリコンが配置されている金属珪素化合物薄膜をチャネル領域とした薄膜トランジスタを例示して本発明を説明したが、本発明はこれに限らず、遷移金属とシリコンの化合物であり、シリコンと遷移金属との組成比(シリコン/遷移金属)が7以上16以下である金属珪素化合物薄膜をチャネル領域とした薄膜トランジスタにも適用できる。   A transition metal and silicon compound, a transition metal-encapsulating silicon cluster surrounded by 7 to 16 silicon atoms surrounding the transition metal atom as a unit structure, and silicon in the first and second neighboring atoms of the transition metal atom The present invention has been described by exemplifying a thin film transistor having a metal silicon compound thin film in which a channel is disposed as a channel region. However, the present invention is not limited to this, and is a compound of transition metal and silicon, and a composition of silicon and transition metal. The present invention can also be applied to a thin film transistor in which a metal silicon compound thin film having a ratio (silicon / transition metal) of 7 to 16 is used as a channel region.

次に、1個の遷移金属原子Mをシリコン原子Siが内包するクラスターが単位構造である遷移金属珪素化合物を用いたチャネルの例を、第一原理計算によって提供する。
計算は2段階に分けて行う。第1段階では、シリコンと遷移金属Mとの組成比(=シリコン/遷移金属)をnとする遷移金属珪素化合物材料が、M1個当たりz個(平均Z個)のSiを配位したクラスターMSizを単位構造とすることを示す。第2段階では、第1段階で示した構造的特徴を持つ遷移金属珪素化合物材料においてMがSiのダングリングボンドを終端する効果を有することを示す。
Next, an example of a channel using a transition metal silicon compound in which a cluster in which a silicon atom Si includes one transition metal atom M is a unit structure is provided by first-principles calculation.
The calculation is performed in two stages. In the first stage, a cluster MSi in which a transition metal silicon compound material in which the composition ratio of silicon and transition metal M (= silicon / transition metal) is n coordinates z (average Z) Si per M Indicates that z is a unit structure. The second stage shows that M has an effect of terminating Si dangling bonds in the transition metal silicon compound material having the structural characteristics shown in the first stage.

まず、第1段階の説明を行う。MとSiの座標を、乱数を用いて発生させる。第一原理計算によって全エネルギーと各原子が感じる力を計算して全エネルギーが下がるように原子座標を更新する。全ての原子が感じる力が1オングストローム当たり0.01エレクトロンボルト以下になるまで原子座標の更新を繰り返す。
モリブデン(M=Mo)とSiの原子数比が1:10(n=10)の系の安定構造の例を図6に示す。図6において、SiとMoをそれぞれ白球と黒球で表す。
図7は、図6の中からMoの周りを取り囲むSiが8個、9個、及び10個の構造例を抜き出したものである。
First, the first stage will be described. Generate M and Si coordinates using random numbers. The total energy and the force felt by each atom are calculated by the first principle calculation, and the atomic coordinates are updated so that the total energy is reduced. The atomic coordinates are repeatedly updated until the force felt by all atoms falls below 0.01 electron volts per angstrom.
An example of a stable structure of a system in which the atomic ratio of molybdenum (M = Mo) and Si is 1:10 (n = 10) is shown in FIG. In FIG. 6, Si and Mo are represented by white and black spheres, respectively.
FIG. 7 shows an example of the structure of 8, 9, and 10 Si surrounding the Mo from FIG.

Mの周りをSiが取り囲む構造を特定するため、動径分布関数を計算する。動径分布関数の計算方法を図8に示す。1個のM(黒丸)を中心にして半径rの球(点線)と半径r+Δrの球(一点鎖線)の間の厚さΔrの球殻内にあるSi(斜線の円)の個数を4πrで割ったものをf(r)とする。遷移金属原子の各々について、0オングストロームから10オングストロームのrに対するf(r)を計算する。f(r)を遷移金属原子1個当たりの平均値として求めたものが動径分布関数である。 In order to identify the structure surrounding Si around M, the radial distribution function is calculated. A method for calculating the radial distribution function is shown in FIG. The number of Si (shaded circles) in a spherical shell with a thickness Δr between a sphere with a radius r (dotted line) and a sphere with a radius r + Δr (dotted line) around one M (black circle) is 4πr 2. Let f (r) be divided by. For each transition metal atom, calculate f (r) for r from 0 angstroms to 10 angstroms. A radial distribution function is obtained by calculating f (r) as an average value per transition metal atom.

上記の方法で得られた動径分布関数の例を図9に示す。「RDF」は動径分布関数を、「r」はMの位置からの距離(オングストローム)を表す。Mの周りを取り囲むSiの存在は斜線で示した第1ピークによって同定される。第1ピークは第2ピークとギャップ(図7)によって分離している。ギャップ位置を第1ピーク位置とr=4オングストロームの間での、動径分布関数の最小値を与えるrとして定義する。第1ピークに属するSiの数が、M1個の周りを取り囲むSiの数zの平均数Zである。Zを算出するには、動径分布関数に4πrを掛け、rについて原点からギャップ位置まで積分する。 An example of the radial distribution function obtained by the above method is shown in FIG. “RDF” represents a radial distribution function, and “r” represents a distance (angstrom) from the position of M. The presence of Si surrounding M is identified by the first peak shown with diagonal lines. The first peak is separated from the second peak by a gap (FIG. 7). The gap position is defined as r giving the minimum value of the radial distribution function between the first peak position and r = 4 angstroms. The number of Si belonging to the first peak is the average number Z of the number z of Si surrounding M1. To calculate Z, the radial distribution function is multiplied by 4πr 2 and r is integrated from the origin to the gap position.

nが7以上14以下の場合について、M=Ti, V, Cr, Mn, Fe, Co, Ni, Cu, Zr, Nb, Mo, Ru, Rh, Ta, W, Re, Irに対する動径分布関数を図10〜図33に示す。図10〜図33において、動径分布関数(縦軸)の値は、最大値を1と規格化した。動径(横軸)はオングストローム単位である。
図10〜図33に示した全てのMSinについて、Mをz個のSiが内包したMSizクラスターを単位構造とする特徴があることがわかる。zの平均ZはMとnに応じて6.6(NiSi10、図17)から11.9(ZrSi14、図20)まで変化する。zとnの値は一致しなくてもよい。例えば、ジルコニウムの場合n=12から14の時、zは11から12になり、モリブデンの場合n=7から13と変化しても、zは8から10の範囲に留まる。
Radial distribution function for M = Ti, V, Cr, Mn, Fe, Co, Ni, Cu, Zr, Nb, Mo, Ru, Rh, Ta, W, Re, Ir when n is 7 or more and 14 or less Is shown in FIGS. 10 to 33, the value of the radial distribution function (vertical axis) is normalized to 1 as the maximum value. The moving radius (horizontal axis) is in angstrom units.
It can be seen that all of the MSi n shown in FIGS. 10 to 33 have a feature that an MSi z cluster in which M contains z Si is included as a unit structure. The average Z of z varies from 6.6 (NiSi 10 , FIG. 17) to 11.9 (ZrSi 14 , FIG. 20) depending on M and n. The values of z and n need not match. For example, when n = 12 to 14 in the case of zirconium, z is 11 to 12, and in the case of molybdenum, z remains in the range of 8 to 10 even if n = 7 to 13.

計算の第2段階として、MがSiに取り囲まれたことによってSiのダングリングボンドが終端される例を提供する。M= Ti, V, Cr, Mn, Fe, Co, Ni, Cu, Zr, Nb, Mo, Ta, Wに対する電子状態密度をエネルギーの関数として図34から図47までに図示した。
図34から図47において、実線はM、nを選定した場合の安定構造における、電子状態密度であり、点線は当該安定構造からMを除いたSiのみの系に対する電子状態密度である。そして図34から図47では、フェルミ準位まで積分した状態数が後者のそれに一致するように、前者を規格化した。縦軸の単位は1エレクトロンボルト当たりの状態数であり、横軸のゼロがフェルミ準位を表す。
エネルギーのゼロ点はフェルミ準位と呼ばれる電子準位である。全系は基底状態においてフェルミ準位より低いエネルギーの電子状態を持ち、フェルミ準位よりも高いエネルギーをもつ電子状態を取らない。
As the second stage of the calculation, an example is given in which a dangling bond of Si is terminated by M being surrounded by Si. The electronic density of states for M = Ti, V, Cr, Mn, Fe, Co, Ni, Cu, Zr, Nb, Mo, Ta, and W is shown in FIGS. 34 to 47 as a function of energy.
34 to 47, the solid line represents the electronic state density in the stable structure when M and n are selected, and the dotted line represents the electronic state density for the Si-only system excluding M from the stable structure. 34 to 47, the former is normalized so that the number of states integrated to the Fermi level matches that of the latter. The unit of the vertical axis is the number of states per electron volt, and zero on the horizontal axis represents the Fermi level.
The zero point of energy is an electron level called Fermi level. The whole system has an electronic state with an energy lower than the Fermi level in the ground state, and does not take an electronic state with an energy higher than the Fermi level.

ここで、ダングリングボンドが終端されたことがフェルミ準位及びその近傍の電子状態密度が少なくなることで判定できることを述べる。そのために、電子準位と化学結合との関係を概説する。フェルミ準位以下のエネルギーをもつ電子状態は原子同士の結合を強めるが、フェルミ準位以上のエネルギーを持つ電子状態は結合を弱める。このため、前者を結合状態、後者を反結合状態と呼ぶことがある。   Here, it is described that the termination of dangling bonds can be determined by reducing the Fermi level and the density of electronic states in the vicinity thereof. For this purpose, the relationship between electronic levels and chemical bonds is outlined. Electronic states with energy below the Fermi level strengthen the bond between atoms, but electronic states with energy above the Fermi level weaken the bond. For this reason, the former may be referred to as a coupled state and the latter as an anti-coupled state.

言い換えれば、フェルミ準位は結合状態と反結合状態を分け隔てるエネルギー値である。ダングリングボンドに起因する電子状態は結合状態と反結合状態のいずれにも属さない非結合の状態であり、そのエネルギーはフェルミ準位に一致する。フェルミ準位以下(以上)のエネルギーであっても、フェルミ準位に近いエネルギーを持つ電子状態は結合的(反結合的)性質が弱まり、非結合的な性質を帯びる。非結合状態は不安定であり、系に電子(正孔)が追加されると非結合状態を解消するため追加された電子(正孔)は当該非結合の軌道に容易に捕獲される。したがって、トランジスタのチャネル内にダングリングボンドがあると、ダングリングボンド起因の非結合状態を解消するため、チャネルに導入されたキャリアはダングリングボンドに捕獲されて電気伝導に寄与しない。   In other words, the Fermi level is an energy value that separates the bonded state and the anti-bonded state. The electronic state resulting from the dangling bond is a non-bonded state that does not belong to either the bonded state or the antibonded state, and its energy matches the Fermi level. Even if the energy is lower (or higher) than the Fermi level, an electronic state having an energy close to the Fermi level is weak in bonding (anti-bonding) properties and has non-bonding properties. The unbonded state is unstable, and when an electron (hole) is added to the system, the added electron (hole) is easily trapped in the unbonded orbital in order to cancel the unbonded state. Therefore, when there is a dangling bond in the channel of the transistor, a non-bonding state caused by the dangling bond is eliminated, so that carriers introduced into the channel are captured by the dangling bond and do not contribute to electrical conduction.

上記を踏まえて図34から図47までの各図に示した金属珪素化合物材料を用いたチャネルの電子状態密度(実線の曲線)を見ると、フェルミ準位に於いて電子状態密度が極小となっていることが分かる。Mを除去してSiのみを残した系に対する電子状態密度を図34から図47までの各図に点線として重ねて表示した。実線と点線で示した電子状態密度の比較から、金属珪素化合物を用いたチャネルに於いてはSiのダングリングボンドがMによって終端されることが分かる。図45は、図5に記載の薄膜トランジスタのチャネル材料MoSi10膜の電子状態密度である。MoによりSiのダングリングボンドが終端されることで、トランジスタが動作する。よって、図34から図47までの各図に示した電子状態密度であれば、トランジスタ動作する。 Based on the above, when the electronic state density (solid curve) of the channel using the metal silicon compound material shown in FIGS. 34 to 47 is viewed, the electronic state density is minimal at the Fermi level. I understand that The electron density of states for the system in which M is removed and only Si is left is displayed as a dotted line in each of FIGS. From the comparison of the density of electronic states indicated by the solid line and the dotted line, it can be seen that the dangling bond of Si is terminated by M in the channel using the metal silicon compound. FIG. 45 shows the density of electronic states of the channel material MoSi 10 film of the thin film transistor shown in FIG. The transistor is operated by terminating the dangling bond of Si by Mo. Therefore, the transistor operates as long as the electronic density of states shown in FIGS.

図48に、図6に示したMoSi10膜の構造に対して、振動状態密度を計算した結果を、水素化アモルファスSiの振動状態密度と比較して示す。水素化アモルファスSiの光学フォノンピーク周波数480cm-1よりも低波数側の200-400cm-1の領域で、MoSi10膜の振動状態密度が高くなることが分かる。 FIG. 48 shows the result of calculating the vibrational state density for the MoSi 10 film structure shown in FIG. 6 in comparison with the vibrational state density of hydrogenated amorphous Si. Than the optical phonon peak frequency 480 cm -1 of the hydrogenated amorphous Si in the region of the lower wave number side of 200-400cm -1, it can be seen that the vibrating state density of MoSi 10 film becomes high.

図49に、図5に記載の薄膜トランジスタのチャネルとして合成したMoSi10膜と、水素化アモルファスSi膜のラマンスペクトルを示す。計算結果の予想通り、水素化アモルファスSiの光学フォノンピーク480cm-1よりも低波数側で、MoSi10膜の振動状態密度が高くなることが観測された。薄膜トランジスタのチャネルを構成しているMoSi10膜の構造と計算シミュレーションで示した膜の構造は、一致するものであると考えられる。 FIG. 49 shows Raman spectra of the MoSi 10 film synthesized as the channel of the thin film transistor shown in FIG. 5 and the hydrogenated amorphous Si film. As expected from the calculation results, it was observed that the vibrational state density of the MoSi 10 film was higher on the lower wavenumber side than the optical phonon peak 480 cm −1 of hydrogenated amorphous Si. It is considered that the structure of the MoSi 10 film constituting the channel of the thin film transistor and the structure of the film shown in the calculation simulation are the same.

1 ゲート電極
2 ソース電極
3 MSi膜チャネル
4 ゲート絶縁膜
5 ドレイン電極
6 TFT基板
11 ソース・ドレイン電極
12 MSi膜チャネル
13 ゲート絶縁膜
14 ゲート電極(n型Si基板)
DESCRIPTION OF SYMBOLS 1 Gate electrode 2 Source electrode 3 MSi n film channel 4 Gate insulating film 5 Drain electrode 6 TFT substrate 11 Source / drain electrode 12 MSi n film channel 13 Gate insulating film 14 Gate electrode (n-type Si substrate)

Claims (3)

遷移金属とシリコンの化合物であり、遷移金属原子の周りを、7個以上16個以下のシリコン原子が取り囲む遷移金属内包シリコンクラスターを単位構造とし、遷移金属原子の第1及び第2近接原子にシリコンが配置されている遷移金属珪素化合物薄膜をチャネル領域としたことを特徴とする薄膜トランジスタ。 A transition metal and silicon compound, a transition metal-encapsulating silicon cluster surrounded by 7 to 16 silicon atoms surrounding the transition metal atom as a unit structure, and the first and second adjacent atoms of the transition metal atom are silicon. A thin film transistor characterized in that a transition metal silicon compound thin film in which is disposed is used as a channel region. 上記遷移金属原子は、チタン、バナジウム、クロム、マンガン、鉄、コバルト、ニッケル、銅、ジルコニウム、ニオブ、モリブデン、ルテニウム、ロジウム、ハフニウム、タンタル、タングステン、レニウム、オスミウム、イリジウムのいずれかであることを特徴とする請求項1に記載の薄膜トランジスタ。 The transition metal atom is any of titanium, vanadium, chromium, manganese, iron, cobalt, nickel, copper, zirconium, niobium, molybdenum, ruthenium, rhodium, hafnium, tantalum, tungsten, rhenium, osmium, and iridium. The thin film transistor according to claim 1. 遷移金属原子Mの周りをz個のシリコン原子Siが取り囲む遷移金属内包シリコンクラスター(MSiz)を単位構造とし、シリコンと遷移金属との組成比(=シリコン/遷移金属)をnとしたとき、Mがジルコニウムの場合n=12から14であるか、又は、zが11から12であること、Mがモリブデンの場合n=7から13であるか、又は、zが8から10であることを特徴とする請求項1に記載の薄膜トランジスタ。 When the transition metal inclusion silicon cluster (MSi z ) surrounded by z silicon atoms Si around the transition metal atom M is a unit structure and the composition ratio of silicon and transition metal (= silicon / transition metal) is n, When M is zirconium, n = 12 to 14, or z is 11 to 12, when M is molybdenum, n = 7 to 13, or z is 8 to 10. The thin film transistor according to claim 1.
JP2010182188A 2009-08-21 2010-08-17 Thin film transistor Expired - Fee Related JP4660743B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010182188A JP4660743B1 (en) 2009-08-21 2010-08-17 Thin film transistor
PCT/JP2010/064021 WO2011021669A1 (en) 2009-08-21 2010-08-19 Thin film transistor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009191603 2009-08-21
JP2010182188A JP4660743B1 (en) 2009-08-21 2010-08-17 Thin film transistor

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010253936A Division JP5196505B2 (en) 2009-08-21 2010-11-12 Thin film transistor

Publications (2)

Publication Number Publication Date
JP4660743B1 true JP4660743B1 (en) 2011-03-30
JP2011066401A JP2011066401A (en) 2011-03-31

Family

ID=43607119

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010182188A Expired - Fee Related JP4660743B1 (en) 2009-08-21 2010-08-17 Thin film transistor

Country Status (2)

Country Link
JP (1) JP4660743B1 (en)
WO (1) WO2011021669A1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6044907B2 (en) * 2012-03-06 2016-12-14 国立研究開発法人産業技術総合研究所 Semiconductor contact structure and method of forming the same
JP6896291B2 (en) 2016-06-17 2021-06-30 国立研究開発法人産業技術総合研究所 Tungsten and germanium compound membranes and semiconductor devices

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5464570B2 (en) * 2008-02-28 2014-04-09 独立行政法人産業技術総合研究所 Metallic silicon compound thin film and method for producing the same

Also Published As

Publication number Publication date
JP2011066401A (en) 2011-03-31
WO2011021669A1 (en) 2011-02-24

Similar Documents

Publication Publication Date Title
Shim et al. TFT channel materials for display applications: From amorphous silicon to transition metal dichalcogenides
US11869768B2 (en) Method of forming transition metal dichalcogenide thin film
JP5464570B2 (en) Metallic silicon compound thin film and method for producing the same
JP4660743B1 (en) Thin film transistor
US11887849B2 (en) Method of forming transition metal dichalcogenidethin film and method of manufacturing electronic device including the same
JP5196505B2 (en) Thin film transistor
KR102182163B1 (en) Method for manufacturing graphene-metal chalcogenide hybrid film, the film manufactured by the same, a Shottky barrier diode using the same and method for manufucturing the same
CN112442734A (en) Hexagonal boron nitride, method for producing same, electric device, and semiconductor device
CN115210850A (en) Tellurium oxide and thin film transistor including tellurium oxide as channel layer
KR100996644B1 (en) Method for Fabrication of ZnO TFT
CN103579113B (en) Complementary field effect transistor with double-work function metal gates and manufacturing method thereof
JP5920967B2 (en) IGZO film forming method and thin film transistor manufacturing method
JP2016211038A (en) Transition metal silicide film, manufacturing method and manufacturing device therefor, and semiconductor device
TW202206637A (en) Ultra-thin films with transition metal dichalcogenides
JP6896305B2 (en) Semiconductor devices and their manufacturing methods
JP6044907B2 (en) Semiconductor contact structure and method of forming the same
TWI658587B (en) Thin film transistor of display device and method thereof
JP2012238637A (en) Sputtering method and sputtering apparatus
CN113299598A (en) Semiconductor structure manufacturing method
US20230104966A1 (en) Method for atomically manipulating an artificial two-dimensional material and apparatus therefor
JP4031021B2 (en) Method for manufacturing thin film transistor
JP4489750B2 (en) Method for manufacturing silicon film, method for manufacturing semiconductor device, and method for manufacturing photoelectric conversion device
TWI636507B (en) Method of manufacturing thin film transistor
KR20230002096A (en) Tft having tin oxide layer as channel laeyr, and manufacturing method for the tft
JPH0345554B2 (en)

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

R150 Certificate of patent or registration of utility model

Ref document number: 4660743

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140114

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140114

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees