JP4660729B1 - 画像プロセッサ耐性評価装置及び遊技制御基板 - Google Patents

Abstract

【課題】画像プロセッサを回復不能に破壊することなくノイズ評価を行う。
【解決手段】評価用ＣＰＵ２１は、画像プロセッサ２２に対して、ＣＧＲＯＭ１１へのアクセスのための指令を発する。その指令を受けた画像プロセッサ２２は、アクセス信号ＡＳを出力し、その信号は、コネクタ２３，１５を介して、評価用メモリ基板１側のＣＧＲＯＭ１１及びコントロールタイマー１２に入力される。アクセス信号ＡＳを受け取ったＣＧＲＯＭ１１は、そのアクセス信号ＡＳに応じて、要求された対応する画像データＤＳ等をスイッチ群１３に出力する。一方、アクセス信号ＡＳを受け取ったコントロールタイマー１２は、スイッチ群１３に対して、制御信号ＣＳを出力する。スイッチ群１３は、ＣＧＲＯＭ１１から画像データＤＳ等を入力するものの、一方で、コントロールタイマー１２から制御信号ＣＳを入力すると、入力した画像データＤＳ等を出力することなく遮断する。
【選択図】 図１

Description

本発明は、画像プロセッサ耐性評価装置及び遊技制御基板に関し、特に、画像プロセッサを回復不能に破壊することなくノイズ評価を行うことができる画像プロセッサ耐性評価装置及び遊技制御基板に関する。

パチンコ機などの遊技機は、基板、各種出力手段、各種機械的機構及びそれらの駆動手段等を備えている。図３は、かかる遊技機の概略主要構成を示す図である。

同図に示すように、遊技機内の遊技制御基板１００は、プロセッサ群１０１と、キャラクタ・ジェネレータＲＯＭ（以下、「ＣＧＲＯＭ（Character Generator Read Only Memory）」と称す）１１とを主に備えている。プロセッサ群１０１には、描画回路、ビデオＲＡＭ（以下、「ＶＲＡＭ（Video Random Access Memory）」と称す）及びインターフェース回路（それぞれ図示せず）を有し、概ね画像データに対する各種処理を行う画像プロセッサ２２と、その画像プロセッサ２２に対する制御を初め、基板内の各素子に対する全体的な指令制御を行うメインＣＰＵ（Central Processing Unit）１０１１とが含まれている。

また、遊技機には、遊技に係る画像等が表示される液晶表示部（以下、「ＬＣＤ（Liquid Crystal Display）」と称する）２０１と、遊技に係る音声が出力されるスピーカ２０２と、アタッカを開閉させたり、キャラクタ物の動きを変化させたりするモータ２０３とが含まれており、それらの物理的機構／出力部２００は、遊技制御基板１００からの信号に応じて、画像、音声等を出力したり、駆動動作を行ったりする。

ところで、上述のようなパチンコ機に代表される遊技機が設置されるホールには、多数の遊技機、その他の機器が設置されており、遊技機特有の静電ノイズ等の各種障害要因がある。例えばパチンコ機であれば、その内部に供給されるパチンコ玉がもたらす静電気により、静電ノイズが常時発生する。

ここで、上述のメインＣＰＵ１０１１については、そのウォッチドッグタイマー機能により規則的なチェックが行われ、障害を検出しても自動的にリセットなどの強制復帰がなされる。しかしながら、画像プロセッサ２２については、そのような機能が備わっていない。従って、画像プロセッサ２２については、遊技制御基板１００への実装前に、そのチップ単体に対して、実際のホールにて想定される静電ノイズを実験的に実際に与えて集積回路としての動作に問題がないかを評価する必要がある。

図４は、従来におけるかかる画像プロセッサ２２の静電ノイズ耐性の評価を説明するための図である。

同図に示すように、従来においては、画像プロセッサ２２の静電ノイズ評価に際し、画像プロセッサ２２、評価用ＣＰＵ２１及びＣＧＲＯＭ１１を搭載した評価用基板３００を用意していた。そこで、通常処理動作状態では、画像プロセッサ２２は、評価用ＣＰＵ２１からの指令に基づいて、ＣＧＲＯＭ１１に対してアクセス信号ＡＳを出力し、そのアクセス信号ＡＳを受け取ったＣＧＲＯＭ１１は、要求された対応する二次元画像データＤＳ等を出力する。その画像データＤＳ等を正常に受け取った画像プロセッサ２２は、その正常終了の結果等を、評価用ＣＰＵ２１に返答する。

評価に際しては、上記処理動作状態において、評価用基板３００に対して実際に１０ｋＶ程度の評価用静電ノイズＳＮを加える。このように評価用静電ノイズＳＮを加えた状態で、ＣＧＲＯＭ１１が、例えば画像プロセッサ２２が所定の画像データ処理を行うか、画像プロセッサ２２が一時的に動作不能に陥っても自動的に復帰できるか等を、評価用ＣＰＵ２１が評価する。

しかしながら、上述の従来における画像プロセッサ評価装置においては、実際に静電ノイズＳＮを印加しているので、画像プロセッサ２２が自動復帰できる程度であればよいが、自動復帰しないのみならず、そのノイズＳＮによりチップが完全に破壊されてしまう可能性もあった。

ところで、ＣＧＲＯＭ１１は、通常、搭載される遊技機の機種に応じて、その構成は異なっていたり、構成するメモリの種類も異なる場合がある。従って、図４に示した装置及び方法で、画像プロセッサ２２のノイズ評価を行おうとすると、ＣＧＲＯＭ１１の種類の数に応じた枚数だけ、評価用基板３００を用意しなければならないという煩雑さがあった。

一方、パチンコ機等の遊技機に実装されている遊技制御基板自体で、搭載されている画像プロセッサ等に回復不能な損傷を与えることなく、ノイズ耐性評価が行えれば簡易で実用的である。

本発明は上述のような事情から為されたものであり、本発明の目的は、画像プロセッサを回復不能に破壊することなくノイズ評価を行うことができる画像プロセッサ耐性評価装置を提供することにある。

また、本発明の他の目的は、効率的に画像プロセッサのノイズ評価を行うことができる画像プロセッサ耐性評価装置を提供することにある。

また、本発明の更に他の目的は、実装された画像プロセッサ等のノイズ耐性評価が、そのままで行える遊技制御基板を提供することにある。

上記目的を達成するため、本発明の画像プロセッサ耐性評価装置は、出力したアクセス信号に応じて入力した画像データの処理を行う画像プロセッサと、前記アクセス信号に応じて、要求される画像データを出力する画像データ記憶部と、前記画像プロセッサと前記画像データ記憶部の間に介在し、前記画像プロセッサから前記アクセス信号を入力すると、前記画像データ記憶部から出力された、前記画像プロセッサに渡されるべき前記画像データを入力するものの、前記画像プロセッサには出力しない疑似ノイズ発生部と、前記画像プロセッサに対して、画像データの試験的読み出しを指令し、前記画像プロセッサが正常な処理を行うか否かを評価する評価用プロセッサと、を備えることを要旨とする。

また、前記疑似ノイズ発生部は、前記アクセス信号を入力すると、制御信号を出力するコントロールタイマーと、前記制御信号を入力すると、前記画像データ記憶部から出力された前記画像データを遮断するスイッチ群と、を備えることが好適である。
また、前記制御信号は、実際に起こりえる静電ノイズを疑似したパルス信号であることが好適である。また、前記制御信号は、遊技機ホールの実情に合わせた最大の静電を疑似したパルス信号であることが好適である。また、前記パルス信号は、そのパルス幅が２００ｎｓで、その周期が０．５ｓであることが好適である。

更に、本発明の画像プロセッサ耐性評価装置は、前記疑似ノイズ発生部が前記画像データを前記画像プロセッサに出力していない状態を示すインジケータを更に備えることが好適である。

更にまた、前記画像データ記憶部及び前記疑似ノイズ発生部は、評価用メモリ基板に搭載され、前記画像プロセッサ及び評価用プロセッサは、前記評価用メモリ基板とは別体の評価用制御基板に搭載されることが好適である。

その上、前記評価用メモリ基板は、異なる種類の複数の前記画像データ記憶部に対応して、複数枚存在することを要旨とする。

また、前記評価用メモリ基板と前記評価用制御基板とは、ケーブルを介して接続されることが好適である。

また、上記目的を達成するため、本発明の遊技制御基板は、出力したアクセス信号に応じて入力した画像データの処理を行う画像プロセッサと、前記アクセス信号に応じて、要求される画像データを出力する画像データ記憶部と、少なくとも、前記画像プロセッサに対して前記画像データの読み出しを指令し、前記画像プロセッサによる前記画像データの処理を監視して、全体の制御を行う主プロセッサと、を備える遊技制御基板であって、前記画像プロセッサと前記画像データ記憶部の間に介在し、前記画像プロセッサから前記アクセス信号を入力すると、前記画像データ記憶部から出力された、前記画像プロセッサに渡されるべき前記画像データを入力するものの、前記画像プロセッサには出力しない疑似ノイズ発生部を更に備えることを要旨とする。
また、前記疑似ノイズ発生部は、前記アクセス信号を入力すると、制御信号を出力するコントロールタイマーと、前記制御信号を入力すると、前記画像データ記憶部から出力された前記画像データを遮断するスイッチ群と、を備えることが好適である。
また、前記制御信号は、実際に起こりえる静電ノイズを疑似したパルス信号であることが好適である。また、前記制御信号は、遊技機ホールの実情に合わせた最大の静電を疑似したパルス信号であることが好適である。また、前記パルス信号は、そのパルス幅が２００ｎｓで、その周期が０．５ｓであることが好適である。

本発明の画像プロセッサ耐性評価装置によれば、画像プロセッサを回復不能に破壊することなくノイズ評価を行うことができる。

また、評価の作業を行う者が、疑似ノイズが発生している状態になっていることを視覚的に確認できる。

更に、本発明の画像プロセッサ耐性評価装置によれば、画像プロセッサが搭載される基板と、画像データ記憶部が搭載される基板を別々に設けることにより、効率的に画像プロセッサのノイズ評価を行うことができる。

また、本発明の遊技制御基板によれば、実装された画像プロセッサ等のノイズ耐性評価が、そのままで行える。

図１は、本発明の画像プロセッサ耐性評価装置の一実施形態の概略構成を示すブロック図である。 図２は、図１に示した画像プロセッサ耐性評価装置の動作を説明するためのタイムチャートである。 図３は、遊技機の概略主要構成を示す図である。 図４は、従来の画像プロセッサの静電ノイズ耐性評価を説明するためのブロック図である。

以下、図面を参照して、本発明の実施の形態について詳細に説明する。
図１は、本発明の画像プロセッサ耐性評価装置の一実施形態の概略構成を示すブロック図である。同図において、本発明の一実施形態の画像プロセッサ耐性評価装置は、評価用メモリ基板１と、評価用制御基板２とを備え、それらの基板は、互いにケーブル３で接続されている。

評価用制御基板２には、既述の評価用ＣＰＵ２１及び画像プロセッサ２２が搭載されている。また、評価用制御基板２は、ケーブル３の一端が接続される制御基板側コネクタ２３を有している。

一方、評価用メモリ基板１は、既述のＣＧＲＯＭ１１と、評価用制御基板２に搭載された画像プロセッサ２２からケーブル３を介して送られたアクセス信号ＡＳを入力し、それに応じて制御信号ＣＳを出力するコントロールタイマー１２と、そのコントロールタイマー１２からの制御信号ＣＳに応じて、ＣＧＲＯＭ１１から入力されるデータＤＳ等を出力するか否かを切り替えるスイッチ群１３と、コントロールタイマー１２の動作状態を点滅により示すインジケータとしての発光ダイオード（以下、「ＬＥＤ（Light Emitted Diode）」と称する）１４と、ケーブルの他端が接続されるメモリ基板側コネクタ１５と、を備えている。

図２は、図１に示した画像プロセッサ耐性評価装置の動作を説明するためのタイムチャートである。図１及び２を参照しつつ、本発明の一実施形態の画像プロセッサ耐性評価装置の動作手順を説明する。

まず、評価用制御基板２に搭載された評価用ＣＰＵ２１は、画像プロセッサ２２に対して、ＣＧＲＯＭ１１へのアクセスのための指令を発する。その指令を受けた画像プロセッサ２２は、評価用メモリ基板１側に、図２のタイムチャートの中段に示されたアクセス信号ＡＳを出力する。そのアクセス信号ＡＳは、制御基板側コネクタ２３、ケーブル３、及びメモリ基板側コネクタ１５を介して、評価用メモリ基板１に到達し、ＣＧＲＯＭ１１とコントロールタイマー１２の双方に入力される。

アクセス信号ＡＳを受け取ったＣＧＲＯＭ１１は、通常通り、そのアクセス信号ＡＳに応じて、要求された対応して、例えば二次元の画像データＤＳを含む信号群をスイッチ群１３へ出力する。

一方、アクセス信号ＡＳを受け取ったコントロールタイマー１２は、図２のタイムチャートの上段に示されたタイミングで、スイッチ群１３に対して、パルス信号である制御信号ＣＳを出力する。このパルス信号は、実際に起こりえる静電ノイズを擬似したパルス幅、周期に設定されるが、実験的には、例えばパルス幅が２００ｎｓで、その周期は約０．５ｓのオーダに設定されている。勿論これらの数値に限定されるものでなく、実際のパチンコホールなどの実情に合わせた最大の静電ノイズを擬似する値で行うことが好ましい。スイッチ群１３は、ＣＧＲＯＭ１１から前述のように出力された画像データＤＳ等を入力するものの、一方で、コントロールタイマー１２から制御信号ＣＳを入力すると、入力した画像データＤＳ等を、その期間の間、出力することなく遮断する。

通常であれば、ＣＧＲＯＭ１１から出力された画像データＤＳ等は、スイッチ群１３を介することなく、画像プロセッサ２２に向けて出力されるが、上述のように、本発明の実施形態においては、画像プロセッサ２２は、アクセス信号ＡＳを発しても、期待する画像データＤＳ等を受け取ることはない。言い換えれば、このとき画像プロセッサ２２は、静電ノイズを受けているのと同等の状態となる。つまり、コントロールタイマー１２と、スイッチ群１３とで、疑似ノイズ発生部（手段）を形成していることになる。この疑似ノイズにより、画像プロセッサ２２の動作が評価用ＣＰＵ２１により評価される。この評価自体は従来と同様である。つまり、この疑似ノイズにより、画像プロセッサ２２が正常な動作を維持できるか、また、一時的に停止したとしても自動的に復帰できるか否か等が評価される。しかしながら、スイッチ群１３は、データの出力のオン／オフで制御しているのみであるので、従来の破壊のような致命的な損傷を画像プロセッサ２２に与えることはない。

図２のタイムチャートの下段は、ＬＥＤ１４の発光タイミングを示している。これによれば、ＬＥＤ１４は、コントロールタイマー１２から出力される制御信号ＣＳのパルスをトリガーとして、点灯のオン／オフを行っている。本例では、制御信号ＣＳの立ち上がりに同期して、点灯のオン／オフを切り換えるようにしている。従って、評価作業を行う者は、このＬＥＤ１４の点滅を確認することにより、コントロールタイマー１２からの制御信号ＣＳが出力しているのを確認することができる。

なお、図２においては、コントロールタイマー１２は、アクセス信号ＡＳが入力されると、必ず制御信号ＣＳを出力するように示されているが、つまり、必ず疑似ノイズを発するように示されているが、正常動作とすべく、アクセス信号ＡＳが入力されても制御信号ＣＳを出力しないように設定できることは勿論である。

ところで、疑似ノイズを発生させて画像プロセッサ２２等を評価するという目的のためだけには、２枚の基板、つまり評価用メモリ基板１と評価用制御基板２を別々に設けてそれらをケーブル３で接続する必要はない。しかしながら、上述のように、２枚の基板としてケーブル３で接続する構成とすることにより、以下の利便性も生ずる。

すなわち、前述のようにＣＧＲＯＭ１１は、通常、搭載される遊技機の機種に応じて多種類存在するが、上述のような構成とすれば、評価用ＣＰＵ２１及び画像プロセッサ２２を含まない評価用メモリ基板１を、ＣＧＲＯＭ１１の種類に応じて複数枚用意し、一方、評価用ＣＰＵ２１及び画像プロセッサ２２を含む評価用制御基板２は、１枚のみで兼用できるようになる。

なお、上述の実施形態おいては、評価用メモリ基板１と評価用制御基板２とは、ケーブル３で接続されるものとして説明したが、これに限られることはなく、各種の接続方法が考えられる。例えば、コネクタを介しての差し込み接続でもよいし、有線ではなく無線通信で行える可能性もある。

＜応用例＞
次に、上記発明の応用例であるが、パチンコ機などの遊技機に実装されている図３に示した遊技制御基板１００自体に、図１に示したコントロールタイマー１２及びスイッチ群１３を設ける構成が考えられる。かかる構成によれば、遊技機実機でのノイズ耐性評価が可能となる。なお、この場合、評価の対象は、画像プロセッサ２２のみならず、メインＣＰＵ１０１１を初めとして他の素子等へも拡張できる。

以上の説明では、ＣＧＲＯＭからデータを読み出す場合を説明したが、これに限られることはない。

本発明は、例えばパチンコ機のような遊技機に搭載される画像プロセッサのノイズ耐性の評価に適用できる。

１ 評価用メモリ基板
１１ ＣＧＲＯＭ
１２ コントロールタイマー
１３ スイッチ群
１４ 発光ダイオード
１５ メモリ基板側コネクタ
２ 評価用制御基板
２１ 評価用ＣＰＵ
２２ 画像プロセッサ
２３ 制御基板側コネクタ
３ ケーブル
１００ 遊技制御基板
１０１ プロセッサ群
１０１１ メインＣＰＵ
２００ 物理的機構／出力部
２０１ ＬＣＤ
２０２ スピーカ
２０３ モータ
３００ 評価用基板
ＡＳ アクセス信号
ＤＳ 画像データ
ＣＳ 制御信号

Claims (12)

1. 出力したアクセス信号に応じて入力した画像データの処理を行う画像プロセッサと、
   前記アクセス信号に応じて、要求される画像データを出力する画像データ記憶部と、
   前記画像プロセッサと前記画像データ記憶部の間に介在し、前記画像プロセッサから前記アクセス信号を入力すると、前記画像データ記憶部から出力された、前記画像プロセッサに渡されるべき前記画像データに代えて実際に起こりえる静電ノイズの影響を擬似した所定のパルス幅と周期に設定したパルス信号からなる制御信号を入力するものの、前記画像プロセッサには出力しない疑似ノイズ発生部と、
   前記画像プロセッサに対して、画像データの試験的読み出しを指令し、前記画像プロセッサが正常な処理を行うか否かを評価する評価用プロセッサと、
   を備えることを特徴とする画像プロセッサ耐性評価装置。
2. 前記疑似ノイズ発生部は、
   前記アクセス信号を入力すると、前記制御信号を出力するコントロールタイマーと、
   前記制御信号を入力すると、前記画像データ記憶部から出力された前記画像データを遮断するスイッチ群と、
   を備えることを特徴とする請求項１に記載の画像プロセッサ耐性評価装置。
3. 前記制御信号は、遊技機ホールの実情に合わせた最大の静電ノイズのレベルを疑似したパルス信号であることを特徴とする請求項１又は２に記載の画像プロセッサ耐性評価装置。
4. 前記パルス信号は、そのパルス幅が２００ｎｓで、その周期が０．５ｓであることを特徴とする請求項１又は２に記載の画像プロセッサ耐性評価装置。
5. 前記疑似ノイズ発生部が前記画像データを前記画像プロセッサに出力していない状態を示すインジケータを更に備えることを特徴とする請求項１乃至４のいずれかに記載の画像プロセッサ耐性評価装置。
6. 前記画像データ記憶部及び前記疑似ノイズ発生部は、評価用メモリ基板に搭載され、前記画像プロセッサ及び評価用プロセッサは、前記評価用メモリ基板とは別体の評価用制御基板に搭載されることを特徴とする請求項１乃至５のいずれかに記載の画像プロセッサ耐性評価装置。
7. 前記評価用メモリ基板は、異なる種類の複数の前記画像データ記憶部に対応して、複数枚存在することを特徴とする請求項６に記載の画像プロセッサ耐性評価装置。
8. 前記評価用メモリ基板と前記評価用制御基板とは、ケーブルを介して接続されることを特徴とする請求項６又は７に記載の画像プロセッサ耐性評価装置。
9. 出力したアクセス信号に応じて入力した画像データの処理を行う画像プロセッサと、
   前記アクセス信号に応じて、要求される画像データを出力する画像データ記憶部と、
   少なくとも、前記画像プロセッサに対して前記画像データの読み出しを指令し、前記画像プロセッサによる前記画像データの処理を監視して、全体の制御を行う主プロセッサと、
   を備える遊技制御基板であって、
   前記画像プロセッサと前記画像データ記憶部の間に介在し、前記画像プロセッサから前記アクセス信号を入力すると、前記画像データ記憶部から出力された、前記画像プロセッサに渡されるべき前記画像データに代えて実際に起こりえる静電ノイズの影響を擬似した所定のパルス幅と周期に設定したパルス信号からなる制御信号を入力するものの、前記画像プロセッサには出力しない疑似ノイズ発生部を更に備えることを特徴とする遊技制御基板。
10. 前記疑似ノイズ発生部は、
    前記アクセス信号を入力すると、前記制御信号を出力するコントロールタイマーと、
    前記制御信号を入力すると、前記画像データ記憶部から出力された前記画像データを遮断するスイッチ群と、
    を備えることを特徴とする請求項９に記載の遊技制御基板。
11. 前記制御信号は、遊技機ホールの実情に合わせた最大の静電を疑似したパルス信号であることを特徴とする請求項９又は１０に記載の遊技制御基板。
12. 前記パルス信号は、そのパルス幅が２００ｎｓで、その周期が０．５ｓであることを特徴とする請求項９又は１０に記載の遊技制御基板。