JP4658894B2 - マルチプロセッサ・メモリ整合性の効率のよいエミュレーションのための方法 - Google Patents

マルチプロセッサ・メモリ整合性の効率のよいエミュレーションのための方法 Download PDF

Info

Publication number
JP4658894B2
JP4658894B2 JP2006281049A JP2006281049A JP4658894B2 JP 4658894 B2 JP4658894 B2 JP 4658894B2 JP 2006281049 A JP2006281049 A JP 2006281049A JP 2006281049 A JP2006281049 A JP 2006281049A JP 4658894 B2 JP4658894 B2 JP 4658894B2
Authority
JP
Japan
Prior art keywords
instruction
memory
write
shared
processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006281049A
Other languages
English (en)
Other versions
JP2007042134A (ja
Inventor
ラヴィ・ナイア
ジョン・ケヴィン・オブライエン
キャスリン・メアリー・オブライエン
ピーター・ハウランド・オーデン
ダニエル・アーサー・プレナー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2007042134A publication Critical patent/JP2007042134A/ja
Application granted granted Critical
Publication of JP4658894B2 publication Critical patent/JP4658894B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1072—Decentralised address translation, e.g. in distributed shared memory systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/65—Details of virtual memory and virtual address translation
    • G06F2212/656—Address space sharing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/68—Details of translation look-aside buffer [TLB]
    • G06F2212/682—Multiprocessor TLB consistency

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Storage Device Security (AREA)

Description

本発明は、一般に、コンピュータ・システムに関し、より具体的には、本質的に異なるメモリ共用挙動を備えた他のマルチプロセッシング・コンピューティング・システム上で、あるマルチプロセッシング・コンピューティング・システムのメモリ共用挙動をエミュレートするための方法に関する。
エミュレーションの主な動機付けは、特定のアーキテクチャ用に作成されたシステムが最小限のパフォーマンス損失で他のアーキテクチャ上で実行できるようにすることである。その場合、明らかに、エミュレーション・プロセスの効率と、結果として得られる「ホスト」コード・シーケンスの品質は、最も重要なものである。
通常、コンピューティング・システムは、プロセッサと、メモリと、入出力装置とを含む、いくつかの部分を含んでいる。あるコンピューティング・システムの挙動を他のコンピューティング・システム上でエミュレートすることが必要である場合が多い。エミュレーションの主な理由の１つは、あるシステム（たとえば、「ターゲット・コンピューティング・システム」）用に作成されたプログラムが他のシステム（たとえば、「ホスト・コンピューティング・システム」）上で実行して同じ結果が得られるようにすることである。
他のプロセッサの命令セットを使用して、あるプロセッサの命令セットをエミュレートするために、いくつかの従来技法が開発されている（たとえば、１９９８年２月発表のStephen A. Herrodの「Using CompleteMachine Simulation to Understand Computer System Behavior」というスタンフォード大学博士論文により開示されたＳＩＭＯＳ、または１９８７年１０月４〜８日にオーランドで開催されたObject Oriented Programming Systems Languages and ApplicationsConference (OOPSLA)の会議録ならびにSpecialIssue of Sigplan Notices, vol. 22, No. 12, Dec. 1987, vol. 22, No. 7, Jun. 24におけるCathy Mayによる「Mimic: A Fast System/370 Simulator」という論文に開示されているＭＩＭＩＣ）。
エミュレーションを忠実に実行するためには、このようなシステム内のメモリの挙動をエミュレートすることも必要である。通常、この挙動には、プログラム指定アドレスによるメモリ内の位置の読取りおよび書込み以上のものが含まれる。
より具体的には、ある位置の内容がマルチプロセッシング・システム内の１つのプロセッサによって変更された場合、その変更をシステム内のすべてのプロセッサが監視しなければならない時期を左右する規則は、そのアーキテクチャで明確になっている。この点については、現在のほとんどのシステムは、システム内に１つのプロセッサしか存在しない場合にほぼ同様に動作する。すなわち、これらのシステムはプログラム・オーダを執行するが、これは単に、ステートメントＳ１がプログラム内に提示された命令シーケンス内の他のステートメントＳ２より先行する場合に、プロセッサはＳ２がその実行を開始する前にＳ１がその実行を完了したかのように動作しなければならないことを意味するだけである。これは、レジスタおよびメモリを含む、いずれかのリソースに対してＳ１が行った変更をＳ２が把握していなければならないことを暗示する。
したがって、前述のＳｉｍＯＳおよびＳｉｍＩＣＳ技法のように、ユニプロセッシング・システム上でマルチプロセッシング・システムをエミュレートする場合であって、ターゲット・システムとホスト・システムの両方がプログラム・オーダに従う場合、エミュレーション中のメモリ・アクセスは一連のエポック１０１と見なすことができ、各エポック１０１は図１に示すようにターゲット・システム内の１つのプロセッサを表す。すなわち、そのエリア内の番号はエミュレートしたプロセッサのＩＤを示し、網掛けエリア１００はそのシステムが他の機能を実行していることを示す。
あるエポック１０１中に２つ以上のプロセッサのエミュレートしたメモリ・アクセス間には同時対話がまったく存在しないので、ホスト・プロセッサ上でターゲット・プロセッサの正確なユニプロセッサ・エミュレーションを実行するだけで、プログラム・オーダを保証することができる。
このため、図１では、単一プロセッサ上で複数プロセッサをエミュレートしようと試みると、それぞれ異なる時期に異なるマルチプロセッサのインタリーブが行われる。したがって、プロセッサ１は所与の時期にエミュレートされ、次にプロセッサ２はしばらくの間エミュレートされ、次にエミュレーションは一時、プロセッサ１のエミュレーションに戻り、次にいかなるエミュレーションも行われないが、単一プロセッサが他の機能を実行している時期（たとえば、網掛けエリア１００）が存在する。したがって、所与の時期の単一プロセッサは、すべてのプロセッサについてではなく、マルチプロセッサのプロセッサのうちの１つのみについてエミュレーションを実行している。
上記のインタリーブ動作はきわめて効率が悪い。しかし、あるプロセッサの「クリティカル・セクション」を他のプロセッサのクリティカル・セクションとインタリーブすることが不可能であるという長所がある。すなわち、「クリティカル・セクション」は、２つのプロセッサが同時に入ることができないセクションである。
ユニプロセッサ上では、エミュレーションを実行しているときに大したことを（たとえば、特殊なことは何も）実行する必要はない。というのは、クリティカル・セクションには２つのプロセッサが同時に入ることがないからである。ある意味で、ユニプロセッサは、クリティカル・セクションには２つのプロセッサが同時に入ることがないという条件を自動的に満足している。同じように、マルチプロセッシング・システム上で全プロセッサをエミュレートしようとする場合、状況は劇的に変化する。すなわち、問題が発生する可能性がある。
たとえば、図２は、プロセッサ２０１と２０２との共用の一例が含まれるデッカー・アルゴリズムのアプリケーションを示している。図２の例では、２つのプロセッサ２０１、２０２がクリティカル・セクションにアクセスしようと試みている。この場合も、ユニプロセッサでは、クリティカル・セクション（たとえば、ある時期に１つのプロセッサのみが入ることができるセクション）のアクセスは問題にならない（たとえば、ユニプロセッサによって自動的に克服される）。というのは、図１に示すエポックの使用により、ユニプロセッサ動作は順次動作になるからである。
このため、デッカー・アルゴリズムを使用するプログラムを実現し、それをマルチプロセッシング・マシン上で実行し、ユニプロセッサ上でエミュレーションを実行している場合、何も問題は発生しないだろう。しかし、デッカー・アルゴリズムを使用する同じプログラムをターゲット・マシン上で実行し、マルチプロセッシング・システムによってそのターゲット・マシンをエミュレートしている場合、問題が発生するだろう。デッカー・アルゴリズムは、ターゲット・プロセッサ２０１、２０２としてのプロセッサ２０１、２０２上で実行しているものと見なさなければならない。
具体的には、第１のプロセッサ２０１は変数ｘを設定し、もう一方のプロセッサ２０２がクリティカル・セクションに入る前にそれ自身の変数ｙを設定していないことを保証する。第２のプロセッサ２０２はｙを設定し、クリティカル・セクションに移る前にｘが設定されないことを保証する。ユニプロセッサ上でエミュレートしているときにアプリケーション全体が完了できるようにする方法がいくつかあるが、そのうちの２つを図３に示す。上記の通り、その時期にＰ２がエミュレートされるエポック変化まで、Ｐ１用のオーダ１が実行される。したがって、図３の２プロセッサ・オーダでは、エポック変化が発生すると、必ずエミュレーションがもう一方のプロセッサにスイッチするので、一方のプロセッサ（たとえば、Ｐ１）がクリティカル・セクション内にあるときに、もう一方のプロセッサ（Ｐ２）がクリティカル・セクションに入れないことは明白である。
しかし、一方のプロセッサのクリティカル・セクションを第２のプロセッサのクリティカル・セクションとインタリーブすることは不可能である。というのは、これは、ホスト・プロセッサがある時期に（ｘ＝１；ｙ＝０）を確認し、他の時期に（ｘ＝０；ｙ＝１）を確認し、その間に書込みが行われていないことを暗示すると思われるからである。
図４は、図２の方法／デッカー・アルゴリズムの間違った挙動に至る可能性のある状況を示している。図４のシステム４００は、共用メモリ４１０と、第１および第２のプロセッサ４３０Ａ、４３０Ｂ用にそれぞれ設けられたキャッシュ４２０Ａ、４２０Ｂとを含む。このため、図４の状況では、両方のプロセッサが同じ時期にクリティカル・セクション内で実行することができ、それにより問題を引き起こす。
すなわち、ターゲット・システムは、（たとえば、メモリへのストア後、他のプロセッサから肯定応答を受け取るまで待つことにより）この状況が決して発生しないことを保証する整合性モデルを有するものと想定する。このようなシステムの例としては、ＩＢＭシステム／３９０（商標）およびインテルｘ８６（商標）を含む。
また、ホスト・システムは、その実現を比較的高速にしようとして、より緩やかな整合性モデルを有し、メモリへの書込みのアトミック記録を保証しないものと想定する。したがって、このようなホスト・システムによって上記の例をエミュレートすると、その結果、間違った挙動になる可能性がある。
ＰｏｗｅｒＰＣ（商標）のように、このように緩やかな整合性モデルを有するシステムは常に、その後の命令の結果を確認する前にその命令より前のメモリ・アクションの結果がすべてのプロセッサによって確認されていることを保証する、特殊な同期化命令またはメモリ・バリア命令を提供する。
したがって、シミュレーションが正しく行われることを保証するための方法の１つは、すべてのメモリ命令の後にメモリ・バリア命令を続けることである。残念ながら、このような命令は完了するのにいくつかのサイクルを要する。しかも、メモリ命令（たとえば、メモリからのロードとメモリへのストア）はきわめて頻発するものである（たとえば、すべての命令の１／３程度の頻度）。
したがって、上記の問題の解決策を見つけることが望ましいことになる。さらに、特にターゲット・マルチプロセッシング・システム（より厳しいかまたは「強い」）に比べ、ホスト・マルチプロセッシング・システムの方が「より弱い」（より緩やかな）整合性モデルをサポートするときに、あるマルチプロセッシング・システムのメモリ整合性挙動を他のマルチプロセッシング・システム上でエミュレートする際のコストを最小限にすることが望ましいことになる。「より弱い」（または「緩やかな」）および「強い」という用語は、当業者には周知のものと思われることに留意されたい（たとえば、１９９６年１２月発行のIEEE Computer, vol. 29, no. 12の６６〜７６ページに掲載されたSarita Adve他の「Shared MemoryConsistency Models: A Tutorial」という論文および１９７９年９月発行のIEEE Transactions on Computers, C-28, 9の６９０〜６９１ページに掲載されたL. Lamportの「How to Make a Multiprocessor Computer ThatCorrectly Executes Multiprocess Programs」という論文を参照されたい）。
したがって、従来のエミュレーション方法および技法では、様々なレベルの変換を使用して、エミュレータが生成するホスト命令のパフォーマンスを強化することができる。しかし、すべての現行技法にもかかわらず、改善の余地はたくさん残っている。
このため、本発明以前の従来の技法では、特にホストが前述の緩やかな整合性モデルをサポートし、ターゲット・システムが強い整合性モデルを使用するときに、あるシステムのメモリ整合性を他のシステム上でエミュレートするための方法および装置はまったく存在していない。
１９９８年２月発表のStephenA. Herrodの「Using Complete MachineSimulation to Understand Computer System Behavior」というスタンフォード大学博士論文 １９８７年１０月４〜８日にオーランドで開催されたObject Oriented Programming Systems Languages and ApplicationsConference (OOPSLA)の会議録ならびにSpecialIssue of Sigplan Notices, vol. 22, No. 12, Dec. 1987, vol. 22, No. 7, Jun. 24におけるCathy Mayによる「Mimic: A Fast System/370 Simulator」という論文 １９９６年１２月発行のIEEEComputer, vol. 29, no. 12の６６〜７６ページに掲載されたSaritaAdve他の「Shared MemoryConsistency Models: A Tutorial」という論文 １９７９年９月発行のIEEETransactions on Computers, C-28, 9の６９０〜６９１ページに掲載されたL. Lamportの「How to Make aMultiprocessor Computer That Correctly Executes Multiprocess Programs」という論文 米国特許第６０３１９９２号
従来の方法および構造の上記その他の問題、欠点、短所を考慮して、本発明の一目的は、ホスト・マルチプロセッシング・システムが緩やかな整合性モデルをサポートし、ターゲット・マルチプロセッシング・システムが強い整合性モデルを指定するときに、あるマルチプロセッシング・システムのメモリ整合性挙動を他のマルチプロセッシング・システム上で効果的にエミュレートするための方法および構造を提供することにある。
本発明の第１の態様では、マルチプロセッサ・システムにおけるエミュレーションの方法（およびシステム）は、マルチプロセッサ・システムのホスト・マルチプロセッシング・システムが弱い整合性モデルをサポートし、マルチプロセッサ・システムのターゲット・マルチプロセッシング・システムが強い整合性モデルをサポートするエミュレーションを実行するステップを含む。
本発明の第２の態様では、ターゲット・マルチプロセッサ・コンピューティング・システムの挙動をエミュレートするためのエミュレータを含むマルチプロセッサ・コンピューティング・システムにおいて、ターゲット・マルチプロセッサ・コンピューティング・システムのメモリ整合性挙動をエミュレートするための方法は、メモリ・アクションの前にメモリ・バリア命令を実行するステップであって、メモリ・バリア命令の実行前に実行されたメモリ・アクションの結果がホスト・コンピューティング・システム内のすべてのプロセッサによって入手されていることをそのメモリ・バリア命令が保証するステップを含み、前記マルチプロセッサ・コンピューティング・システムのホスト・コンピューティング・システムが弱い整合性モデルをサポートし、マルチプロセッサ・システムのターゲット・マルチプロセッシング・システムが強い整合性モデルをサポートする。
本発明の第３の態様では、マルチプロセッサ・メモリ整合性の効率のよいエミュレーションの方法（およびシステム）は、メモリ・バリア命令の実行前に実行されたメモリ・アクションがホスト・コンピューティング・システム内のすべてのプロセッサによって登録されていることを保証するメモリ・バリア命令を形成するステップを含み、ホスト・マルチプロセッシング・システムが緩やかな整合性モデルをサポートし、ターゲット・マルチプロセッシング・システムが強い整合性モデルを指定する。
本発明の第４の態様では、マルチプロセッシング・システムにおけるメモリ整合性を保証する方法（およびシステム）は、命令がロードまたはストアであるかどうかを判定するステップと、その命令がロードまたはストアであると判定された場合に、その命令のアドレスを解明し、そのアドレスがローカル・ルックアサイド・バッファ（ＬＬＢ）に記憶されているかどうかを判定するステップと、そのアドレスがＬＬＢ内にある場合に、その位置が共用読取り状態になっているかどうかを判定するステップと、その位置が共用読取り状態になっていると判定された場合に、現行アドレスが書込みであるかどうかを判定するステップと、現行アドレスが書込みではない場合に、その命令のエミュレーションを実行するステップとを含む。
本発明の第５の態様では、マルチプロセッサ・システムにおいて複数命令のグループ内の整合性を維持するためのコードを挿入する方法（およびシステム）は、命令がロードまたはストアであるかどうかを判定するステップと、その命令がロードまたはストアであると判定された場合に、そのアドレスを解明し、そのアドレスがローカル・ルックアサイド・バッファ（ＬＬＢ）内にあるどうかを判定するステップと、そのアドレスがＬＬＢ内にある場合に、その位置が共用読取り状態になっているかどうかを判定するステップと、その位置が共用読取り状態になっていると判定された場合に、現行アクセスが書込みであるかどうかを判定するステップと、現行アクセスが書込みであると判定された場合に、その位置を共用書込みに設定し、現行アクセスがロード命令であるかどうかを判定するステップと、現行アクセスがロードであると判定された場合に、ロードを実行し、そのロードがメモリ・オーダ・バッファ（ＭＯＢ）テーブルにより満足されたかどうかを判定するステップと、そのロードがＭＯＢテーブルにより満足されていない場合に、メモリ順序番号で索引が付けられたＭＯＢテーブルに対応する項目を挿入するステップとを含む。
本発明の第６の態様では、複数命令のグループ実行の終了時に共用書込みをメモリにコミットする方法（およびシステム）は、変換の終了時に、あるブロックがアクセスした「共用書込み」位置への値を他のどのプロセッサも変更していないことをチェックして保証するスタブ・コードを追加するステップを含む。
本発明の第７の態様では、共用マルチプロセッサ・システム用の記憶域参照テーブル（ＳＲＴ）は、構築され、ストア参照の数と同数の項目を含むテーブルを含み、各項目が、アドレス・フィールドと、回復のために元の値を記憶するための旧値フィールドとを含む複数のフィールドを含み、そのテーブルが全項目の共用書込み状況に関する情報を記憶する。
本発明の第８の態様では、共用マルチプロセッサ・システム用のメモリ・オーダ・バッファ（ＭＯＢ）は、現在参照中の位置に関する情報を共有することにより維持されるテーブルを含み、その情報が、ある項目の特定の状態が共用書込み状態を具備するかどうかを区別する情報を含む。
本発明の第９の態様では、マルチプロセッサ・システムにおけるエミュレーションのためのシステムは、マルチプロセッサ・システムのホスト・マルチプロセッシング・システムが弱い整合性モデルをサポートし、マルチプロセッサ・システムのターゲット・マルチプロセッシング・システムが強い整合性モデルをサポートするエミュレーションを実行するためのエミュレータを含む。
本発明の第１０の態様では、マルチプロセッサ・システムにおけるエミュレーションの方法を実行するためにディジタル処理装置により実行可能な複数の機械可読命令からなるプログラムを具体的に実施する信号運搬媒体が提供され、その方法は、マルチプロセッサ・システムのホスト・マルチプロセッシング・システムが弱い整合性モデルをサポートし、マルチプロセッサ・システムのターゲット・マルチプロセッシング・システムが強い整合性モデルをサポートするエミュレーションを実行するステップを含む。
本発明の固有かつ自明ではない諸態様により、マルチプロセッシング・システム上でエミュレートされる複数のプロセッサによりクリティカル・セクションのエミュレーションを効率よく実行することができる。すなわち、本発明は、種々のプロセッサについて同時にクリティカル・セクションをエミュレートしているときに、このようなクリティカル・セクションに入るプロセッサをエミュレートすることを対象とする。この場合も、これまでは、エミュレーションが伝統的にユニプロセッサ上で実行されていたので、このような問題は検出されていなかった。この点については、本発明者らは、このような問題を認識し、固有かつ自明ではない解決策を考案した最初の者である。
前述のメモリ整合性を保証するために、第１の実施形態では、本発明は、メモリ・バリア命令の実行前に実行されたメモリ・アクションがホスト内のすべてのプロセッサによってアクセス（たとえば、登録）されていることを保証するメモリ・バリア命令を提供する。プロセッサにはこのようなメモリ・アクション／動作を登録する機会があったので、これにより、メモリ整合性の達成が保証される。
本発明は「共用書込み」状態に最も関係するものであることに留意されたい。
上記その他の目的、態様、および長所は、添付図面に関連して以下に示す本発明の好ましい実施形態の詳細な説明からより十分に理解されるだろう。
次に、添付図面、より具体的には図５〜１５を参照すると、本発明による方法および構造の好ましい実施形態が示されている。
この説明のため、ターゲット・マルチプロセッシング・システムは順次整合性をサポートするものと想定する。これは、ほとんどの既知のシステムがサポートする整合性より強い形式の整合性である。順次整合性はＬａｍｐｏｒｔによって定義され（１９７９年９月発行のIEEE Transactions on Computers, C-28, 9の６９０〜６９１ページに掲載されたL. Lamportの「How to Make a Multiprocessor Computer ThatCorrectly Executes Multiprocess Programs」という論文）、どの実行の結果もすべてのプロセッサの動作が何らかの順番で実行された場合と同じになり、各個別プロセッサの動作がそのプログラムによって指定された順序で現れることを暗示する。
また、ホスト・マルチプロセッシング・システムは弱い整合性（Ａｄｖｅ他による前述の論文に定義されたＲＣｓｃ）をサポートするが、メモリ・コヒーレンス（たとえば、メモリ・コヒーレンスは、単一位置に対して行った変更の順序が、どのプロセッサから見ても同じになることを暗示する）を備えているものと想定する。
そのうえ、バリア後のすべてのメモリ動作が、すべてのプロセッサによって確認（たとえば、登録）されたバリア前のすべてのメモリ動作の後で実行されることを保証する働きをする、メモリ・バリア命令ｍｂａｒの存在が想定されている。
順次整合性は、メモリにアクセスするすべての命令の後にｍｂａｒ命令を続けることにより保証することができる。前述の通り、同期化命令は通常、複数サイクルを要するので、可能であれば、回避しなければならない。
第１の所見は、すべてのメモリ位置がプロセッサ間で共用されているわけではないことである。したがって、所与の位置が共用されているかどうかを確実に判定できる場合、順次整合性を維持するコストは大幅に削減されるだろう。
あるシステムのキャッシュ付きエミュレーションの場合、変換中の共用挙動を学習しても十分ではない。というのは、（ａ）命令が参照するアドレスが変換を実行するたびに変化する可能性があり、（ｂ）実行の進行中にアドレスによってその共用状況が変化する可能性があるからである。その位置の共用性を動的に決定するメカニズムについて、以下に説明する。
好ましくは、現在参照中の位置に関する情報を共有することにより、テーブルが維持される。テーブルのサイズを縮小するため、位置はまとめてグループ化される。おそらくより小さい他の単位を定義することができるが、便利なグループ化の１つはページ単位である。ページ単位が便利である理由は、ＩＢＭの整理番号ＹＯＲ９２００１０５３５ＵＳ１を有し、参照により本明細書に組み込まれる米国特許出願第１０／２４４,５５９号に記載されているようなページ・テーブルおよびローカル・ルックアサイド・バッファ（ＬＬＢ）内の保護およびマッピング情報の単位でもあるからである。各ページは以下にリストした５通りの状態の１つになる。
１．マッピングなし
２．排他読取り
３．排他書込み
４．共用読取り
５．共用書込み
あるページをページ・テーブルに取り込む前またはそれをページ・テーブルから排出した後、そのページは「マッピングなし」状態になる。あるプロセッサが読取りまたは書込みのためにそのページを要求すると、そのページは取り込まれる。したがって、そのページは、「排他読取り」または「排他書込み」のいずれかとしてページ・テーブル内に現れる。
各ページ・テーブル項目には、ＩＢＭの整理番号ＹＯＲ９２００１０５３５ＵＳ１を有し、参照により本明細書に組み込まれる前述の米国特許出願第１０／ ２４４,５５９号に記載されているようなローカル・ルックアサイド・バッファ（ＬＬＢ）にそのページがリストされているプロセッサのリストが関連付けられている。
この情報はルックアサイド・マスク・フィールド内にあり、たとえば、そのフィールドの５桁目にある１は、第５のプロセッサがそのＬＬＢのこのページを持っていることを示している。この記述は、図５のテーブル５００に示すように、あるプロセッサが読取りモードまたは書込みモードのいずれでそのページにアクセスしているかに関する情報を含むように変更される。
テーブル５００は、妥当性／状況ビット・フィールド５１０と、プロセスＩＤフィールド５２０と、仮想アドレス・フィールド５３０と、実アドレス・フィールド５４０と、保護ビット・フィールド５５０と、ルックアサイド・マスク・フィールド５６０と、読取り／書込みマスク・フィールド５７０と、アクセス・モード・フィールド５８０とを含む。
その後、あるプロセッサが、そのＬＬＢにはないが、ページ・テーブル５００にマッピングされているページへのアクセスを希望する場合、そのプロセッサはこのリスト（たとえば、プロセスＩＤフィールド５２０）に追加され、そのアクセス・モード（たとえば、フィールド５８０）が指定される。
この時点で、そのページの状態は、そのページにアクセスしているすべてのプロセッサが読取りモードのみでそれにアクセスできる場合は「共用読取り」に変更される。１つのプロセッサでもそのページに書込みアクセスできる場合は、そのページは「共用書込み」モードに設定される。この手順については図６の流れ図で説明する。
したがって、前述の通り、「共用書込み」状態を有するページが、本発明が考慮しなければならない主な焦点になる理由が示唆される。
さらに、前述の通り、ターゲット・システムが「順次整合性」（「強い」）をサポートし、ホストが「弱い」整合性をサポートすることなど、本発明によって所与の例示的な想定がなされている。
しかし、これは例示的なものにすぎず、間違いなく本発明はこれに限定されない。実際は、本発明は「強い」整合性と「弱い」整合性の数通りの組合せおよび順列をサポートすることに留意されたい。しかし、本発明者らは「弱」に「強」のシナリオが最も困難なケースであると認識しており、したがって、本明細書では主にこれについて述べる。その他のケース（たとえば、「強」に「強」、「弱」に「弱」、「強」に「弱」など）も同様に機能するが、より容易に機能する。
すなわち、「弱い」整合性をサポートするシステム上で「強い」整合性を有するシステムをエミュレートしようとすることは、最も困難なエミュレーション・ケースである。それが最も困難なケースである理由を示す極度に単純化した例を挙げるため、色々な人が書込みを行う黒板について検討する。「強い」整合性のケースでは、ある人が読取りを行う場合、その人は、他のすべての人がすでに書き込んだものをすべて見ることができなければならない。同様に、他の人が書込みを行う場合、その人は、書込みを始める前に他のすべての人が書込みを終了したことを確認する。これは、黒板への読取りおよび書込みの際に強いオーダが維持される「強い」整合性と呼ばれる。
「弱い」整合性（または「解放」整合性）のケースでは、それぞれの人は自分がそれを行いたいと希望するときに、いつでも書込みおよび読取りを行うことができる。この点については、その人は、自分がそれを変更する前に他の人がすでに読取り（または書込み）を行ったことを確認する必要はない。このようなケースでは、その人がそれを読み取る必要がある場合、他の人がもう一度その書戻し（たとえば、書き込まれたものの変更）を開始する前にすでにその人がそれを読み取ったことを確認するのは、何らかの「教師」（たとえば、このケースでは何らかのプログラム）の責任である。人々は読取りと書込みを続けるので、これはより混沌とした状況になる。多くの従来のプロセッサは現在、このような「弱い」整合性モデルを使用している。というのは、それによって、プロセッサは共用する場合よりかなり高速になるからである。したがって、パフォーマンスの観点から見ると、「弱い」整合性モデルは、共用があまり行われないときには、より優れたモデルになる。
このため、いくつかの新型マシンでは、このようなモデルと動作モードを実現している。対照的に、より古い従来のマシンでは、動作が順次（ステップバイステップ式）である強い整合性を実現している。
したがって、予想されるように、非常に秩序ある動作モード（「強」）を取って、それを比較的無秩序の動作（たとえば、「弱」）に適用することは非常に困難なことである。対照的に、非常に無秩序の動作モード（「弱」）を取って、それを秩序ある動作（たとえば、「強」）に適用することは、単により多くの秩序をもたらすだけなので、より容易なことである。
したがって、「共用書込み」状態は最も重要なものである。あるページをシステムに取り込むと、システムは、そのページがどの状態を備えているかを決定することを希望する。そのページが「共用書込み」状態を備えている場合、テーブル５００の読取り／書込みマスク・フィールド５７０に決定し示すように、このような状態にフラグを立てる。すなわち、読取り／書込みマスクにより、そのページが「共用書込み」であるかどうかを識別することができる。アクセス・モード・フィールド５８０は、図５のテーブル５００に実際に存在するフィールドではないことに留意されたい。これは、読者が明快に理解できるようにするためにのみ示されており、単にルックアサイド・マスク５６０と読取り／書込みマスク５７０の組合せを調べることにより共用書込み状態を決定できることを記述しているだけである。
このため、図６に戻ると、方法６００は、あるページの共用状況を決定するための手順を対象とする。すなわち、図６は、本質的にルックアサイド・マスクと読取り／書込みマスクを調べ、ビット位置などを決定して状態を入手することにより、テーブル５００内の最後の列（たとえば、フィールド５８０）を決定するための技法を示している。
より具体的には、ステップ６１０で、ルックアサイド・マスクに複数のビットが設定されているかどうかを判定する。
ステップ６１０でルックアサイド・マスクに複数のビットが設定されていると判定された場合（たとえば、「ＹＥＳ」）、ステップ６２０で、読取り／書込みマスクに何らかのビットが設定されているかどうかを判定する。
ステップ６２０で読取り／書込みマスクにビット（複数も可）が設定されていると判定された場合（たとえば、「ＹＥＳ」）、ステップ６３０で、その状況を「共用書込み」に設定する。
ステップ６２０で読取り／書込みマスクにいずれのビット（複数も可）も設定されていないと判定された場合（たとえば、「ＮＯ」）、ステップ６４０で、その状況を「共用読取り」に設定する。
ステップ６１０でルックアサイド・マスクに複数のビットが設定されていないと判定された場合（たとえば、「ＮＯ」）、ステップ６５０で、読取り／書込みマスクに何らかのビットが設定されているかどうかを判定する。
ステップ６５０で読取り／書込みマスクにビット（複数も可）が設定されていると判定された場合（たとえば、「ＹＥＳ」）、ステップ６６０で、その状況を「排他書込み」に設定する。
ステップ６５０で読取り／書込みマスクにいずれのビット（複数も可）も設定されていないと判定された場合（たとえば、「ＮＯ」）、ステップ６７０で、その状況を「排他読取り」に設定する。次に、プロセスが終了する。
あるページの様々な共用メモリ状態間で起こり得る遷移を図７の部分状態マシン７００に示す。様々なメモリ状態としては、「マッピングなし」７１０と、「排他読取り」７２０と、「排他書込み」７３０と、「共用読取り」７４０と、「共用書込み」７５０を含む。図７の「ＬＲ」はローカル読取りであり、「ＬＷ」はローカル書込みであり、「ＲＲ」はリモート読取りであり、「ＲＷ」はリモート書込みであり、「Ｄ」は何らかのＬＬＢから脱落したページを示し、「ＰＯ」はページアウトされたページを示す。ページは、システムからページアウトされると、「マッピングなし」状態に戻ることができることに留意されたい。
「共用書込み」が最も関心のあることであっても、図７は、「共用書込み」状態に至る方法の１つとして、他の状態が必要であること（たとえば、注目すべき重要なこと）を示している。したがって、有限状態マシン７００では、共用書込み状態に至るために、そのページが他の状態の１つになり、共用書込み状態への経路を示す場合もある。このため、このような他の状態についても、部分状態マシン７００で注目する。
複数位置への書込みを行わない限り、記憶域の整合性の問題はまったく発生しない。すなわち、記憶域の整合性の問題は、複数の位置でその内容が変化する場合のみ発生する。所与の時点では、所与のターゲット・プロセッサの実行は正確に１つのホスト・プロセッサで行われるが、エミュレーションを実行するホスト・プロセッサそのものは、それぞれの時期にそれぞれ異なる可能性があるものと想定する。
たとえば、２つの個別プロセッサによって１つのターゲット命令の複数のオペランドを同時にフェッチすることは禁止される。また、一般的なマルチプログラム式システムの場合のように、暗黙的または明示的メモリ・バリアにはコンテキスト・スイッチが関連付けられているものと想定する。これにより、ある位置が共用されない限り、エミュレートされるターゲット・プロセッサのアクションがあるホスト・プロセッサから他のホスト・プロセッサに移行した場合でも、整合性の問題はまったく発生しないことが保証される。
上記の想定では、「共用書込み」状態になっているページに対して行われるアクセスのみに整合性の問題を限定する。したがって、すべてのこのようなアクセスの後にｍｂａｒ命令を続けるだけで十分である。
命令を一度に１つずつエミュレートするときに順次整合性を保証するための手順を図８の流れ図に示す。
すなわち、図８は、メモリ整合性、より具体的には、メモリ・バリア命令（複数も可）の挿入を保証する方法８００を示している。
まず、ステップ８０５では、その命令がロードまたはストアであるかどうかを判定する。メモリに影響する主な命令はロードとストアであるので、本発明は必ずしも他の命令に関連しない。
ステップ８０５でその命令がロードまたはストアではないと判定された場合（たとえば、「ＮＯ」）、プロセスはステップ８４０に移行し、そこで命令のエミュレーションを実行し、ステップ８７０でプロセスが完了する。
同じように、ステップ８０５でその命令がロードまたはストアであると判定された場合（たとえば、「ＹＥＳ」）、プロセスはステップ８１０に移行し、そこでアドレスを解明する。たとえば、ロード／ストア命令は通常、アドレスを作成するために、その命令によって指定された２つの数量を加算する必要がある。これらの数量がいずれも指定のレジスタ内に存在する場合もあれば、その数量の一方がその命令自体の１つのフィールドになっている場合もある。アドレスの解明とは、指定のレジスタがその内容の準備が整い、すでに加算が行われており、結果として得られる合計を実アドレスに変換するためにアドレス変換メカニズムが呼び出されたことを意味する。このため、「アドレスの解明」は、仮想アドレスを実アドレスに変換することになるだろう（たとえば、加算変位、仮想アドレス変換など）。
ステップ８１５では、そのアドレスがローカル・ルックアサイド・バッファ（ＬＬＢ）内にあるかどうかを判定する。そのアドレスがＬＬＢ内にない場合（たとえば、「ＮＯ」）、ステップ８２０でＬＬＢミスに関する手順（たとえば、グローバル・ページ・テーブルに移行することなど）を開始し、プロセスはステップ８１５にループバックする。
そのアドレスがＬＬＢ内にある場合（たとえば、「ＹＥＳ」）、ステップ８２５でその位置（たとえば、アドレス）が共用読取り状態になっているかどうかを判定する。
ステップ８２５でその位置（たとえば、アドレス）が共用読取り状態になっていると判定された場合（たとえば、「ＹＥＳ」）、プロセスはステップ８３０に進み、そこで現行アクセスが書込みであるかどうかを判定する。書込みではない場合（たとえば、「ＮＯ」）、ステップ８４０でその命令のエミュレーションを実行し、プロセスはステップ８７０で終了する。
ステップ８３０で現行アクセスが書込みであると判定された場合（たとえば、「ＹＥＳ」）、ステップ８４５でその位置を共用書込みに設定し、ステップ８５０でその命令のエミュレーションを実行し、ステップ８６０でｍｂａｒ命令をそこに置く。次にプロセスはステップ８７０で終了する。
同じように、ステップ８２５でその位置（たとえば、アドレス）が共用読取り状態になっていないと判定された場合（たとえば、「ＮＯ」）、プロセスはステップ８３５に進み、そこでその位置（たとえば、現行アドレス）が共用書込みであるかどうかを判定する。
ステップ８３５でその位置（アドレス）が共用書込み状態であると判定された場合、プロセスはステップ８５０に進み、そこでその命令のエミュレーションを実行し、ステップ８６０でｍｂａｒ命令をそこに置く。次にプロセスはステップ８７０で終了する。
したがって、ステップ８３０／８３５で、図８は本質的に、そのアドレスが共用書込みである可能性、またはそれがどこから来たかに応じて、その命令が共用書込みになる可能性の２通りを示している。この場合も、図７から明らかなように、共用書込みではない命令が、取られた経路に応じて、共用書込みになりうるケースがいくつかある。たとえば、「排他読取り」状態７２０は、図７に示すように、ローカル書込み（ＬＷ）またはリモート書込み（ＲＷ）を介して「共用書込み」７５０の状態に至る経路を有する。このため、共用書込み命令と、共用書込みになりうる命令（たとえば、書込み（ローカルまたはリモート）になる共用読取り７４０など）のために、ｍｂａｒ命令が必要になる。この場合も、共用読取り状態７４０では、ＬＷ，ＲＷを発行後、ｍｂａｒを挿入することになるだろう。共用書込みになるケースでは、同様にｍｂａｒのその他の挿入が実行されることになるだろう。
ターゲット・システム内の動作間でリオーダが許される（整合性の緩和）程度に応じて、さらにメモリ・バリア命令の数を削減することが可能になるだろう。
たとえば、システム／３９０では、単一命令の複数オペランドの読取り同士の順序付けを維持する必要はない。このため、システム／３９０のエミュレーションでは、このような読取り間に挿入されたｍｂａｒを排除することができ、それにより、第２の読取りの後にそれを保持することができる。
そのうえ、ある命令によって書き込まれる結果はその命令によって読み取られるオペランドに依存しているので、１つの３９０命令において複数オペランドの読取りとメモリへの結果の書込みとの間のｍｂａｒを排除することができ、書込みの後にそれを保持することができる。
上記の説明では、エミュレートしたメモリ参照のプログラム・オーダが、ターゲット・システムによって実行されたと思われるメモリ参照のプログラム・オーダと同一であると想定する。いくつかの既知の例（たとえば、参照により本明細書に組み込まれる米国特許第６０３１９９２号を参照）に記述されているように、まとめて変換すべき複数命令のグループについて検討し、変換したグループについて最適化を実行することにより、エミュレーション・パフォーマンスを改善することが可能な場合が多い。
しかし、このような最適化では、そのグループについて好都合なスケジュールを見つけようとして、命令を移動し、それらをリオーダする傾向がある。エミュレートした参照のそれぞれの後にｍｂａｒ命令を続ける場合でも、このようなリオーダは、マルチプロセッサ環境で実行したときに整合性の要件に違反する可能性がある。
図９を参照すると、本発明は、このようなリオーダが存在する場合でもエミュレーション中にメモリ動作で必要な整合性を維持するための方式を提供する。すなわち、図９は、複数の命令が１つずつ変換される図８の状況とは異なり、まとめて変換すべき複数命令のグループが存在する状況を対象とする。複数の命令をグループとしてまたは１つずつ変換できるような上記の状況の組合せが発生する可能性があることに留意されたい。このため、グループの状況では、複数参照の組合せが存在する可能性があり、そのうちの一部は共用書込みであり、一部は共用書込みではない。
簡単にするため、元の命令シーケンスは単一の入口と複数の出口を備えた複数命令の順次ストリームであり、各出口が変換済みシーケンスからの条件付き分岐に対応するものと想定する。
また、このシーケンス内の各命令はせいぜい１回実行される（すなわち、その変換内の他の命令にループバックする分岐はまったくない）ものと想定する。最後に、ターゲット命令セット内のメモリ参照はレジスタとメモリとの間のロードとストアのみであるものと想定する。（この最後の想定はいずれにしても限定的なものではない。というのは、より複雑なＣＩＳＣスタイルの命令は、このようなロードおよびストア命令を含む、適切な命令シーケンスに分解できるからである。）
図９では、まず、変換の先頭にスタブ・コードを付加し、潜在的にグループ内の命令によって変更されるターゲット・プロセッサのすべてのレジスタを保管する。そのグループの推測変換を取り消す必要がある場合には、このチェックポイントは有利なものになる。
次に、その命令グループ内の各ロードと各ストアは、（ａ）一連のメモリ参照内のその位置を示すメモリ順序番号と、（ｂ）一連のストア参照サブセット内のその位置を示すストア順序番号を含む、２つの数に関連付けられる。
次に、図９に示すように、メモリ・オーダ・バッファ（ＭＯＢ）と呼ばれるテーブル９００が構築され、その各項目は、それがロードであるかまたはストアであるかの表示９１０と、参照のアドレス９２０と、参照の長さ９３０と、参照に関連する値９４０（ロードの場合はロード値または仮定値、ストアの場合はメモリに記憶すべき値）とを含む、４つのフィールドを有する。したがって、テーブル９００内のロード／ストアの数を調べると、参照のうちの３つは共用書込みであり、２つは共用書込みではない。
テーブル内の項目の数はシーケンス内のメモリ参照の数に等しい。図１０は、ターゲット・コード１０１０と、エミュレーション・コード１０２０と、図９のテーブル９００を示している。すなわち、メモリ参照の順序番号は、図１０の構成１０００に示されるようにテーブル９００への索引である。このため、共用メモリ・アクセスは、図９のＭＯＢにマッピングされる。
そのうえ、図１１の構成１１００に示すように、ストア参照の数と同数の項目を含むストア回復テーブル（ＳＲＴ）１１１０が構築され、その各項目は、図１１に示すようにアドレス・フィールドと旧値フィールドを含む２つのフィールドを含んでいる。したがって、図１１では、ストアは回復のためにＳＲＴ１１１０に保管される。テーブル１１１０は、たとえば、問題が発生したときに有用である。
たとえば、他の人がすでに読み取ったものを誰かが書き込んで、すでに書き込まれているべきものが（「古い」ものではなく）「新しい」ものであるときに、問題が発生する可能性がある。その結果、すべての計算が間違ってしまう。このような場合、値を元に戻すことが役に立つだろう。しかも、一部の計算は実際にメモリに記憶されている可能性があり、これらの位置を前の値にリセットする（たとえば、それぞれの元の内容に戻す）ことが望ましい。このため、テーブル１１１０は問題を修正するためのアドレスと値を記憶するので、そのテーブルの使用は役に立つことである。
より具体的には、システムは問題を感知し、それが正しかった時期まで戻り、その値を復元しなければならない。ループバックし、ストアのそれぞれを一度に１つずつ経て（たとえば、好ましくは、最後のチェックポイントの後に最後のストアを先に実行する）、その位置と、旧値が何であったかを決定することにより、このような動作を実行する。次に、旧値をそこに挿入する。
それぞれのメモリ参照の変換時には、図１２に示す形式を有するコードが含まれる。
すなわち、図１２の方法１２００では、ＭＯＢ９００とＳＲＴ１１１０を使用して複数命令のグループ内の整合性を維持するためにコードを挿入する。
具体的には、まず、ステップ１２０５で、その命令がロードまたはストアであるかどうかを判定する。この場合も、メモリに影響する主な命令はロードとストアであるので、本発明は必ずしも他の命令に関連しない。
ステップ１２０５でその命令がロードまたはストアではないと判定された場合（たとえば、「ＮＯ」）、プロセスはステップ１２４０に移行し、そこでその命令のエミュレーションを実行し、ステップ１２９０でプロセスが完了する。
同じように、ステップ１２０５でその命令がロードまたはストアであると判定された場合（たとえば、「ＹＥＳ」）、プロセスはステップ１２１０に移行し、そこでアドレスを解明する。このステップは、図８に関して前述したステップ８１０と同様のものである。
ステップ１２１５では、そのアドレスがローカル・ルックアサイド・バッファ（ＬＬＢ）内にあるかどうかを判定する。そのアドレスがＬＬＢ内にない場合（たとえば、「ＮＯ」）、ステップ１２２０でＬＬＢミスに関する手順（たとえば、グローバル・ページ・テーブルに移行することなど）を開始し、プロセスはステップ１２１５にループバックする。
そのアドレスがＬＬＢ内にある場合（たとえば、「ＹＥＳ」）、ステップ１２２５でその位置（たとえば、アドレス）が共用読取り状態になっているかどうかを判定する。
ステップ１２２５でその位置（たとえば、アドレス）が共用読取り状態になっていると判定された場合（たとえば、「ＹＥＳ」）、プロセスはステップ１２３０に進み、そこで現行アクセスが書込みであるかどうかを判定する。それが書込みではない場合（たとえば、「ＮＯ」）、ステップ１２４０でその命令のエミュレーションを実行し、プロセスはステップ１２９０で終了する。
ステップ１２３０で現行アクセスが書込みであると判定された場合（たとえば、「ＹＥＳ」）、ステップ１２４５でその位置を共用書込みに設定し、ステップ１２５０で現行アクセスがロード命令であるかどうかを判定する。
ステップ１２５０で現行アクセスがロードであると判定された場合（たとえば、「ＹＥＳ」）、ステップ１２５５でロードを実行し、そのロードがＭＯＢにより満足されているかどうか（たとえば、そのロード／アドレスがそれ以前にＭＯＢ内に発生したか）を判定する。そのロードが満足されている場合、動作はステップ１２７０で終了する。
ステップ１２５５でそのロードがＭＯＢにより満足されていない場合（たとえば、「ＮＯ」）、プロセスはステップ１２６０に進む。ステップ１２６０では、メモリ順序番号によって索引が付けられたＭＯＢに項目を挿入し、プロセスはステップ１２９０で終了する。
ステップ１２５０で現行アクセスがロードではないと判定された場合（たとえば、「ＮＯ」）、ステップ１２６０でメモリ順序番号によって索引が付けられたＭＯＢに項目を挿入し、プロセスはステップ１２９０で終了する。
同じように、ステップ１２３５に戻ると、その位置（アドレス）が共用書込み状態ではないと判定された場合（たとえば、「ＮＯ」）、プロセスはステップ１２６５に進み、そこでそのアクセスが書込みであるかどうかを判定する。
ステップ１２６５でそのアクセスが書込みではない場合（たとえば、「ＮＯ」）、プロセスはステップ１２４０に進み、そこでその命令のエミュレーションを実行し、ステップ１２９０でプロセスが終了する。
同じように、ステップ１２６５でアクセスが書込みであると判定された場合（たとえば、「ＹＥＳ」）、プロセスはステップ１２７０に進み、その時点でその位置の旧値を読み取る。次に、ステップ１２７５でストアを実行し、ステップ１２８０でストア順序番号によって索引が付けられたＳＲＴにその旧値を挿入する。その後、ステップ１２９０でプロセスが終了する。
したがって、図１２に示すように、このコードは、参照した位置に対応するページが「共用書込み」であるかどうかを判定し、そうである場合にスタブ・コードに分岐する。
このスタブ・コードは、メモリ参照の順序番号を使用してＭＯＢに索引を付け、（ａ）それがロードまたはストアであるかどうかと、（ｂ）参照のアドレスを記録する。参照がストアである場合、それは記憶すべき値も記録する。参照がロードである場合、それはロードを実行し、ロードした値を記録する。
特殊なケースとしては、変換時に前のストアのターゲットであった共用書込み位置へのロードがある。この場合、ロードはＭＯＢからその内容を受け取らなければならず、ロード自体はＭＯＢに記録されない。
参照が「共用書込み」位置に対するものではなく、それがストアである場合、ストアが実行される前に、その位置の旧値が読み取られ、ＳＲＴに記録される。
このスタブ・コードは最適化にかけられ、変換の残りとともにリオーダ可能であることに留意されたい。変換の終了時に、他のいかなるプロセッサもこのブロックがアクセスした「共用書込み」位置への値を変更していないことをチェックして保証するための他のスタブが追加される。
これは、まず他のプロセッサによるアクセスから共用メモリ位置をロックすることにより、図１３に示すように行われる。各ロード位置は再ロードされ、対応するＭＯＢ項目内に記憶された値と比較される。すべての再ロードが元のロードと同じであると判明した場合、ＭＯＢからのすべてのストアをメモリ内のそれぞれの実際の位置にコミットしても差し支えない。
ロード妥当性検査プロセス中に不一致が発生した場合、そのグループの実行全体が取り消される。これは、すべてのレジスタをそれぞれの旧状態に復元し、ＳＲＴ内の操作をアンドゥすることによって非「共用書込み」位置に対して行ったストアを逆転することにより実施される。システムが前に有効だった状態に戻ると、実行が再試行される。１つのグループ内での実行／取消しサイクルの繰返しを回避するため、解釈モードまたは単純変換モードのいずれかを使用して、一度に１つずつ、再実行を行うことができる。
このため、図１３は計算の終了を示し、したがって、複数命令のグループをまとめて変換した後、すべての命令が実行された後であって、すべてをメモリに保管してしまう前に、計算を実行しながら、何も変化していないことを保証することが望ましい。すなわち、そのグループの実行中に他のプロセッサによって変更が行われた可能性があり、本発明では、このような変更が現在エミュレートしているプロセッサの値／命令に影響しないことを保証する必要がある。
したがって、グループ実行の終了時に共用書込みをメモリにコミットするための図１３のプロセス１３００をステップごとに調べると、まず、ステップ１３０５では、共用メモリ位置へのアクセスをロックする。
次にステップ１３１０ではＭＯＢ内の第１の項目にポインタを設定し、ステップ１３１５ではＭＯＢの終わりに達したかどうかを判定する。ステップ１３１５の後のプロセスの左側はロードを対象とし、ステップ１３１５の後のプロセスの右側はストアを対象とすることに留意されたい。
ステップ１３１５で「ＮＯ」の場合、ステップ１３２０でＭＯＢ内のその項目が空であるかどうかを判定する。（ステップ１３２０で「ＹＥＳ」の場合、プロセスはステップ１３４０に移行する。）
次にステップ１３２５では、その項目がロードであるかどうかを判定する。ステップ１３２５で「ＮＯ」の場合、ステップ１３４０でＭＯＢへのポインタを増分し、ステップ１３１５にループバックする。
同じように、ステップ１３２５でその項目がロードであると判定された場合（たとえば、「ＹＥＳ」）、ステップ１３３０でその項目内のアドレスからその項目を再ロードする。ステップ１３３５では、再ロードした値がその項目内の値と一致するかどうかを判定する。
ステップ１３３５で「ＹＥＳ」の場合、ステップ１３４０でＭＯＢへのポインタを増分し、ステップ１３１５にループバックする。
ステップ１３３５で「ＮＯ」の場合、ステップ１３４５でロックを解除し、ステップ１３５０では、状態を復元し、ＳＲＴを使用して非共用書込みを復元することにより、そのグループの先頭まで回復を実行する。この時点で、エミュレートしたプログラム・カウンタがそのグループの先頭までリセットされ、実行のプロセスが再試行される。
同じように、ステップ１３１５で「ＹＥＳ」の場合、プロセスはステップ１３５５に移行し、そこでＭＯＢ内の第１の項目にポインタを設定する。ステップ１３６０では、ＭＯＢの終わりに達したかどうかを判定する。
「ＮＯ」の場合、ステップ１３６５でＭＯＢ内のその項目が空であるかどうかを判定する。（ステップ１３６５で「ＹＥＳ」の場合、プロセスはステップ１３８０に移行する。）
次にステップ１３７０では、ＭＯＢ内のその項目がストアであるかどうかを判定する。その項目がストアである場合（たとえば、「ＹＥＳ」）、ステップ１３７５でその値をメモリに書き込み、ステップ１３８０でＭＯＢ内のポインタを増分し、プロセスはステップ１３６０にループバックする。
ステップ１３７０の結果が「ＮＯ」である場合、プロセスはステップ１３８０に進み、次にステップ１３６０にループバックする。ステップ１３６０で「ＹＥＳ」の場合、ステップ１３８５でロックを解除し、プロセスはステップ１３９０で完了する。
したがって、前述の通り、本発明は、複数命令を１つずつ通過するか、またはＭＯＢとＳＲＴを使用することによって命令グループを処理することができる。
図１４は、本発明で使用するためのものであり、好ましくは少なくとも１つのプロセッサまたは中央演算処理装置（ＣＰＵ）１４１１を有する情報処理／コンピュータ・システムの典型的なハードウェア構成を示している。
ＣＰＵ１４１１は、システム・バス１４１２を介して、ランダム・アクセス・メモリ（ＲＡＭ）１４１４、読取専用メモリ（ＲＯＭ）１４１６、入出力（Ｉ／Ｏ）アダプタ１４１８（ディスク装置１４２１およびテープ・ドライブ１４４０などの周辺装置をバス１４１２に接続するためのもの）、ユーザ・インタフェース・アダプタ１４２２（キーボード１４２４、マウス１４２６、スピーカ１４２８、マイクロホン１４３２、またはその他のユーザ・インタフェース装置、あるいはそれらの組合せをバス１４１２に接続するためのもの）、情報処理システムをデータ処理ネットワーク、インターネット、イントラネット、パーソナル・エリア・ネットワーク（ＰＡＮ）などに接続するための通信アダプタ１４３４、バス１４１２をディスプレイ装置１４３８またはプリンタ１４３９（たとえば、ディジタル・プリンタなど）あるいはその両方に接続するためのディスプレイ・アダプタ１４３６に相互接続されている。
上記のハードウェア／ソフトウェア環境に加え、本発明の他の態様では、上記の方法を実行するためのコンピュータ実現方法を含む。一例として、この方法は前述の特定の環境で実現することができる。
このような方法は、たとえば、ディジタル・データ処理装置によって実施されるように、一連の機械可読命令を実行するようにコンピュータを操作することにより実現することができる。このような命令は、様々なタイプの信号運搬媒体に存在することができる。
したがって、本発明のこの態様は、本発明の方法を実行するために、ＣＰＵ１４１１および上記のハードウェアを取り入れたディジタル・データ・プロセッサにより実行可能な複数の機械可読命令からなるプログラムを具体的に実施する信号運搬媒体を含む、プログラムによる製品を対象とする。
この信号運搬媒体は、たとえば高速アクセス記憶装置によって代表されるように、たとえばＣＰＵ１４１１内に含まれるＲＡＭを含むことができる。別法として、ＣＰＵ１４１１によって直接または間接的にアクセス可能な磁気データ記憶ディスケット１５００（図１５）などの他の信号運搬媒体に命令を含めることもできる。
ディスケット１５００に含まれるか、コンピュータ／ＣＰＵ１４１１またはその他の場所に含まれるかにかかわらず、ＤＡＳＤ記憶装置（たとえば、従来の「ハード・ドライブ」またはＲＡＩＤアレイ）、磁気テープ、電子読取専用メモリ（たとえば、ＲＯＭ、ＥＰＲＯＭ、またはＥＥＰＲＯＭ）、光学記憶装置（たとえば、ＣＤ−ＲＯＭ、ＷＯＲＭ、ＤＶＤ、ディジタル光学テープなど）、紙の「パンチ」カードなどの様々な機械可読データ記憶媒体、またはディジタルおよびアナログ通信リンクならびに無線などの伝送媒体を含むその他の適当な信号運搬媒体上に命令を記憶することができる。本発明の例証となる一実施形態では、機械可読命令は、「Ｃ」などの言語からコンパイルされたソフトウェア・オブジェクト・コードを含むことができる。
本発明の固有かつ自明ではない諸態様により、マルチプロセッシング・システム上でエミュレートされる複数のプロセッサによりクリティカル・セクションのエミュレーションを効率よく実行することができる。すなわち、本発明は、種々のプロセッサについて同時にクリティカル・セクションをエミュレートしているときに、このようなクリティカル・セクションに入るプロセッサをエミュレートすることができる。この場合も、これまでは、エミュレーションが伝統的にユニプロセッサ上で実行されていたので、このような問題は検出されていなかった。この点については、本発明者らは、このような問題を認識し、上記の固有かつ自明ではない解決策を考案した最初の者である。さらに、本発明は前述のメモリ整合性を保証することができる。
いくつかの好ましい実施形態に関して本発明を説明してきたが、当業者であれば、特許請求の範囲の精神および範囲内で変更を加えて本発明を実施できることが分かるだろう。
さらに、本出願人の意図は、権利請求中に後日補正された場合でも、すべての特許請求の範囲と同等のものを包含することであることに留意されたい。
マルチプロセッサ・システムのユニプロセッサ・エミュレーションにおけるエポック１０１を示す図である。 第１および第２のプロセッサ２０１、２０２により実行されるプログラムで実現されたデッカー・アルゴリズムの一例を示す図である。 図２のプログラムに関しユニプロセッサ上のエミュレーションの２つのサンプル・オーダの一例を示す図である。 図２のアルゴリズムの間違った挙動に至る可能性がある、システム４００内の状況を示す図である。 グローバル・ページ・テーブル項目５００内の読取り／書込みマスク・フィールド５７０を示す図である。 あるページの共用状況を決定するための手順６００を示す図である。 あるページの共用メモリ状態間の遷移を示す部分状態マシン７００を示す図である。 メモリ・バリア命令の挿入プロセス８００を示す図である。 メモリ・オーダ・バッファ（ＭＯＢ）９００を示す図である。 図９のメモリ・オーダ・バッファ９００への共用メモリ・アクセスのマッピング１０００を示す図である。 回復のために記憶域参照テーブル（ＳＲＴ）１１１０へのストアを保管するプロセス１１００を示す図である。 ＭＯＢ９００およびＳＲＴ１１１０を使用して複数命令のグループ内で整合性を維持するためのコードの挿入のプロセス１２００を示す図である。 グループ実行の終了時に共用書込みをメモリにコミットするためのプロセス１３００を示す図である。 そこに本発明を取り入れるための例示的なハードウェア／情報処理システム１４００を示す図である。 本発明による方法のプログラムの諸ステップを記憶するための信号運搬媒体１５００（たとえば、記憶媒体）を示す図である。
符号の説明
２０１、４３０Ａ プロセッサ１
２０２、４３０Ｂ プロセッサ２
１４１８ Ｉ／Ｏアダプタ
１４２２ ユーザ・インタフェース・アダプタ
１４３４ 通信アダプタ
１４３６ ディスプレイ・アダプタ
１４３９ プリンタ

Claims (4)

  1. マルチプロセッシング・システムにおけるメモリ整合性を保証する方法において、
    命令がロードまたはストアであるかどうかを判定するステップと、
    前記命令がロードまたはストアであると判定された場合に、前記命令のアドレスを解明し、前記アドレスがローカル・ルックアサイド・バッファ（ＬＬＢ）に記憶されているかどうかを判定するステップと、
    前記アドレスが前記ＬＬＢ内にある場合に、その位置が共用読取り状態になっているかどうかを判定するステップと、
    前記位置が共用読取り状態になっていると判定された場合に、現行アクセスが書込みであるかどうかを判定するステップと、
    前記現行アクセスが書込みではない場合に、前記命令のエミュレーションを実行するステップとを具備する方法。
  2. 前記アドレスが前記ＬＬＢに記憶されていない場合に、ＬＬＢミスに関する手順を開始し、前記方法が、
    前記現行アクセスが書込みであると判定された場合に、前記位置を共用書込み状態に設定し、前記命令をエミュレートし、メモリ・バリア命令をそこに置くステップをさらに具備する、請求項１に記載の方法。
  3. 前記位置が共用読取り状態になっていないと判定された場合に、前記位置が共用書込み状態であるかどうかを判定するステップと、
    前記位置が共用書込み状態であると判定された場合に、前記命令をエミュレートし、前記メモリ・バリア命令をそこに置くステップとをさらに具備する、請求項２に記載の方法。
  4. 前記位置が共用書込み状態であるかどうかまたは前記命令が共用書込みになるかどうかを判定するステップと、
    共用書込み命令および共用書込みになりうる命令に関するメモリ・バリア命令を置くステップとをさらに具備する、請求項１に記載の方法。
JP2006281049A 2002-09-17 2006-10-16 マルチプロセッサ・メモリ整合性の効率のよいエミュレーションのための方法 Expired - Fee Related JP4658894B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/244,434 US9043194B2 (en) 2002-09-17 2002-09-17 Method and system for efficient emulation of multiprocessor memory consistency

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2003302164A Division JP3980538B2 (ja) 2002-09-17 2003-08-26 マルチプロセッシング・システムにおけるメモリ整合性を保証する方法、マルチプロセッサ・システムにおいて複数命令のグループ内の整合性を維持するためのコードを挿入する方法、複数命令のグループ実行の終了時に共用書込みをメモリにコミットする方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010087222A Division JP5116794B2 (ja) 2002-09-17 2010-04-05 マルチプロセッサ・メモリ整合性の効率のよいエミュレーションのための方法

Publications (2)

Publication Number Publication Date
JP2007042134A JP2007042134A (ja) 2007-02-15
JP4658894B2 true JP4658894B2 (ja) 2011-03-23

Family

ID=32092308

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2003302164A Expired - Fee Related JP3980538B2 (ja) 2002-09-17 2003-08-26 マルチプロセッシング・システムにおけるメモリ整合性を保証する方法、マルチプロセッサ・システムにおいて複数命令のグループ内の整合性を維持するためのコードを挿入する方法、複数命令のグループ実行の終了時に共用書込みをメモリにコミットする方法
JP2006281049A Expired - Fee Related JP4658894B2 (ja) 2002-09-17 2006-10-16 マルチプロセッサ・メモリ整合性の効率のよいエミュレーションのための方法
JP2010087222A Expired - Fee Related JP5116794B2 (ja) 2002-09-17 2010-04-05 マルチプロセッサ・メモリ整合性の効率のよいエミュレーションのための方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2003302164A Expired - Fee Related JP3980538B2 (ja) 2002-09-17 2003-08-26 マルチプロセッシング・システムにおけるメモリ整合性を保証する方法、マルチプロセッサ・システムにおいて複数命令のグループ内の整合性を維持するためのコードを挿入する方法、複数命令のグループ実行の終了時に共用書込みをメモリにコミットする方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2010087222A Expired - Fee Related JP5116794B2 (ja) 2002-09-17 2010-04-05 マルチプロセッサ・メモリ整合性の効率のよいエミュレーションのための方法

Country Status (3)

Country Link
US (1) US9043194B2 (ja)
JP (3) JP3980538B2 (ja)
CN (1) CN100495342C (ja)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070198816A1 (en) * 2005-11-10 2007-08-23 Chuan-Po Ling Emulation system for a single-chip multiple-microcontroller and emulation method thereof
US7596781B2 (en) 2006-10-16 2009-09-29 International Business Machines Corporation Register-based instruction optimization for facilitating efficient emulation of an instruction stream
US8875199B2 (en) * 2006-11-13 2014-10-28 Cisco Technology, Inc. Indicating picture usefulness for playback optimization
US8873932B2 (en) 2007-12-11 2014-10-28 Cisco Technology, Inc. Inferential processing to ascertain plural levels of picture interdependencies
US20090180546A1 (en) 2008-01-09 2009-07-16 Rodriguez Arturo A Assistance for processing pictures in concatenated video streams
US8416859B2 (en) * 2006-11-13 2013-04-09 Cisco Technology, Inc. Signalling and extraction in compressed video of pictures belonging to interdependency tiers
GB0623276D0 (en) * 2006-11-22 2007-01-03 Transitive Ltd Memory consistency protection in a multiprocessor computing system
US7685381B2 (en) * 2007-03-01 2010-03-23 International Business Machines Corporation Employing a data structure of readily accessible units of memory to facilitate memory access
US7899663B2 (en) * 2007-03-30 2011-03-01 International Business Machines Corporation Providing memory consistency in an emulated processing environment
US8804845B2 (en) * 2007-07-31 2014-08-12 Cisco Technology, Inc. Non-enhancing media redundancy coding for mitigating transmission impairments
US8958486B2 (en) * 2007-07-31 2015-02-17 Cisco Technology, Inc. Simultaneous processing of media and redundancy streams for mitigating impairments
WO2009052262A2 (en) * 2007-10-16 2009-04-23 Cisco Technology, Inc. Conveyance of concatenation properties and picture orderness in a video stream
US8416858B2 (en) * 2008-02-29 2013-04-09 Cisco Technology, Inc. Signalling picture encoding schemes and associated picture properties
CN101572598B (zh) * 2008-04-28 2013-03-06 国际商业机器公司 用于可靠的快速集成的方法和装置
WO2009152450A1 (en) * 2008-06-12 2009-12-17 Cisco Technology, Inc. Picture interdependencies signals in context of mmco to assist stream manipulation
US8699578B2 (en) 2008-06-17 2014-04-15 Cisco Technology, Inc. Methods and systems for processing multi-latticed video streams
US8971402B2 (en) 2008-06-17 2015-03-03 Cisco Technology, Inc. Processing of impaired and incomplete multi-latticed video streams
US8705631B2 (en) * 2008-06-17 2014-04-22 Cisco Technology, Inc. Time-shifted transport of multi-latticed video for resiliency from burst-error effects
WO2009158550A2 (en) * 2008-06-25 2009-12-30 Cisco Technology, Inc. Support for blocking trick mode operations
JP2010102623A (ja) * 2008-10-27 2010-05-06 Nec Electronics Corp キャッシュメモリ及びその制御方法
EP2356812B1 (en) 2008-11-12 2015-06-10 Cisco Technology, Inc. Processing of a video program having plural processed representations of a single video signal for reconstruction and output
US8326131B2 (en) * 2009-02-20 2012-12-04 Cisco Technology, Inc. Signalling of decodable sub-sequences
US20100218232A1 (en) * 2009-02-25 2010-08-26 Cisco Technology, Inc. Signalling of auxiliary information that assists processing of video according to various formats
US8782261B1 (en) 2009-04-03 2014-07-15 Cisco Technology, Inc. System and method for authorization of segment boundary notifications
US8949883B2 (en) * 2009-05-12 2015-02-03 Cisco Technology, Inc. Signalling buffer characteristics for splicing operations of video streams
US8279926B2 (en) 2009-06-18 2012-10-02 Cisco Technology, Inc. Dynamic streaming with latticed representations of video
CN102597972B (zh) 2010-05-24 2016-06-08 松下电器（美国）知识产权公司 虚拟计算机系统、区域管理方法
WO2013138587A1 (en) 2012-03-14 2013-09-19 Convergent .Io Technologies Inc. Systems, methods and devices for management of virtual memory systems
CN102866957B (zh) * 2012-07-31 2014-07-30 中国人民解放军国防科学技术大学 面向多核多线程微处理器的虚拟活跃页缓冲方法及装置
CN103365776B (zh) * 2013-06-28 2016-04-13 中国科学院计算技术研究所 基于确定性重放的并行系统弱一致性的验证方法和系统
US10073902B2 (en) 2014-09-24 2018-09-11 Microsoft Technology Licensing, Llc Snapshot and replication of a multi-stream application on multiple hosts at near-sync frequency
GB2533414B (en) 2014-12-19 2021-12-01 Advanced Risc Mach Ltd Apparatus with shared transactional processing resource, and data processing method
CN106155853B (zh) * 2015-03-23 2018-09-14 龙芯中科技术有限公司 处理器ip的验证方法、装置和系统
US9619396B2 (en) * 2015-03-27 2017-04-11 Intel Corporation Two level memory full line writes
KR102509988B1 (ko) 2015-12-15 2023-03-14 삼성전자주식회사 커넥션 기반 로드 밸런싱을 위한 저장 시스템 및 방법
KR102457183B1 (ko) * 2016-01-05 2022-10-21 한국전자통신연구원 공유 번역 블록 캐시 기반의 멀티-코어 시뮬레이션 시스템 및 방법
CN114217809B (zh) * 2021-04-14 2024-04-30 无锡江南计算技术研究所 一种无横向一致性的众核精简Cache协议实现方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09506727A (ja) * 1993-12-13 1997-06-30 クレイ・リサーチ・インコーポレイテッド 大規模並列処理システムのためのメッセージ機構

Family Cites Families (87)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4392196A (en) 1980-08-11 1983-07-05 Harris Corporation Multi-processor time alignment control system
US4564903A (en) 1983-10-05 1986-01-14 International Business Machines Corporation Partitioned multiprocessor programming system
JPS63226740A (ja) 1986-12-08 1988-09-21 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン マルチプロセツサ・コンピユータ・システムの並列シミユレーシヨン方法
US5055999A (en) 1987-12-22 1991-10-08 Kendall Square Research Corporation Multiprocessor digital data processing system
US5155809A (en) 1989-05-17 1992-10-13 International Business Machines Corp. Uncoupling a central processing unit from its associated hardware for interaction with data handling apparatus alien to the operating system controlling said unit and hardware
US6920416B1 (en) 1989-08-28 2005-07-19 Texas Instruments Incorporated Electronic systems testing employing embedded serial scan generator
US5307477A (en) 1989-12-01 1994-04-26 Mips Computer Systems, Inc. Two-level cache memory system
US5179702A (en) 1989-12-29 1993-01-12 Supercomputer Systems Limited Partnership System and method for controlling a highly parallel multiprocessor using an anarchy based scheduler for parallel execution thread scheduling
JP2839201B2 (ja) 1990-07-30 1998-12-16 株式会社日立製作所 仮想計算機システム
EP0550286A3 (en) 1992-01-03 1993-11-03 Amdahl Corp 2-level multi-processor synchronization protocol
US5675762A (en) 1992-04-03 1997-10-07 International Business Machines Corporation System for locking down part of portion of memory and updating page directory with entry corresponding to part of portion of the memory locked down
JPH0784883A (ja) 1993-09-17 1995-03-31 Hitachi Ltd 仮想計算機システムのアドレス変換バッファパージ方法
US5392408A (en) 1993-09-20 1995-02-21 Apple Computer, Inc. Address selective emulation routine pointer address mapping system
US5983012A (en) 1993-09-28 1999-11-09 Bull Hn Information Systems Inc. Executing programs of a first system on a second system
US5481684A (en) 1994-01-11 1996-01-02 Exponential Technology, Inc. Emulating operating system calls in an alternate instruction set using a modified code segment descriptor
US5440710A (en) 1994-03-08 1995-08-08 Exponential Technology, Inc. Emulation of segment bounds checking using paging with sub-page validity
US5692193A (en) 1994-03-31 1997-11-25 Nec Research Institute, Inc. Software architecture for control of highly parallel computer systems
US5574922A (en) * 1994-06-17 1996-11-12 Apple Computer, Inc. Processor with sequences of processor instructions for locked memory updates
JPH0887424A (ja) 1994-09-16 1996-04-02 Toshiba Corp 電子計算機
US5699538A (en) 1994-12-09 1997-12-16 International Business Machines Corporation Efficient firm consistency support mechanisms in an out-of-order execution superscaler multiprocessor
US5692153A (en) 1995-03-16 1997-11-25 International Business Machines Corporation Method and system for verifying execution order within a multiprocessor data processing system
US5751982A (en) 1995-03-31 1998-05-12 Apple Computer, Inc. Software emulation system with dynamic translation of emulated instructions for increased processing speed
US5655100A (en) * 1995-03-31 1997-08-05 Sun Microsystems, Inc. Transaction activation processor for controlling memory transaction execution in a packet switched cache coherent multiprocessor system
US5619665A (en) 1995-04-13 1997-04-08 Intrnational Business Machines Corporation Method and apparatus for the transparent emulation of an existing instruction-set architecture by an arbitrary underlying instruction-set architecture
US5678032A (en) 1995-09-06 1997-10-14 Bull Hn Information Systems Inc. Method of optimizing the execution of program instuctions by an emulator using a plurality of execution units
US6047323A (en) 1995-10-19 2000-04-04 Hewlett-Packard Company Creation and migration of distributed streams in clusters of networked computers
US6091897A (en) 1996-01-29 2000-07-18 Digital Equipment Corporation Fast translation and execution of a computer program on a non-native architecture by use of background translator
US5768593A (en) 1996-03-22 1998-06-16 Connectix Corporation Dynamic cross-compilation system and method
US6031992A (en) 1996-07-05 2000-02-29 Transmeta Corporation Combining hardware and software to provide an improved microprocessor
US5761734A (en) 1996-08-13 1998-06-02 International Business Machines Corporation Token-based serialisation of instructions in a multiprocessor system
WO1999003037A1 (en) 1996-08-20 1999-01-21 Transmeta Corporation Host microprocessor with apparatus for temporarily holding target processor state
US5832205A (en) 1996-08-20 1998-11-03 Transmeta Corporation Memory controller for a microprocessor for detecting a failure of speculation on the physical nature of a component being addressed
US6075938A (en) 1997-06-10 2000-06-13 The Board Of Trustees Of The Leland Stanford Junior University Virtual machine monitors for scalable multiprocessors
US6134515A (en) 1997-06-13 2000-10-17 Telefonaktiebolaget Lm Ericsson Controlling a first type telecommunications switch upon translating instructions for a second type telecommunications switch
JP3675623B2 (ja) 1997-10-31 2005-07-27 株式会社東芝 プログラム開発支援装置及び方法並びにプログラム開発支援用ソフトウェアを記録した記録媒体
US6381682B2 (en) 1998-06-10 2002-04-30 Compaq Information Technologies Group, L.P. Method and apparatus for dynamically sharing memory in a multiprocessor system
JP2002505471A (ja) 1998-02-26 2002-02-19 サンマイクロシステムズ インコーポレーテッド 遠隔処理の中断および継続の方法と装置
US6289419B1 (en) * 1998-03-06 2001-09-11 Sharp Kabushiki Kaisha Consistency control device merging updated memory blocks
JPH11259437A (ja) 1998-03-12 1999-09-24 Hitachi Ltd 不要バリア命令の削減方式
US6075937A (en) 1998-03-18 2000-06-13 International Business Machines Corporation Preprocessing of stored target routines for controlling emulation of incompatible instructions on a target processor and utilizing target processor feedback for controlling non-sequential incompatible instruction emulation
US6189141B1 (en) 1998-05-04 2001-02-13 Hewlett-Packard Company Control path evaluating trace designator with dynamically adjustable thresholds for activation of tracing for high (hot) activity and low (cold) activity of flow control
US6240490B1 (en) 1998-07-20 2001-05-29 International Business Machines Corporation Comprehensive multilevel cache preloading mechanism in a multiprocessing simulation environment
US6158049A (en) 1998-08-11 2000-12-05 Compaq Computer Corporation User transparent mechanism for profile feedback optimization
US6289369B1 (en) 1998-08-25 2001-09-11 International Business Machines Corporation Affinity, locality, and load balancing in scheduling user program-level threads for execution by a computer system
US6738974B1 (en) 1998-09-10 2004-05-18 International Business Machines Corporation Apparatus and method for system resource object deallocation in a multi-threaded environment
US6430657B1 (en) * 1998-10-12 2002-08-06 Institute For The Development Of Emerging Architecture L.L.C. Computer system that provides atomicity by using a tlb to indicate whether an exportable instruction should be executed using cache coherency or by exporting the exportable instruction, and emulates instructions specifying a bus lock
US20020147969A1 (en) 1998-10-21 2002-10-10 Richard A. Lethin Dynamic optimizing object code translator for architecture emulation and dynamic optimizing object code translation method
EP0997815A3 (en) 1998-10-29 2004-05-26 Texas Instruments Incorporated Interactive translation system and method
US6351844B1 (en) 1998-11-05 2002-02-26 Hewlett-Packard Company Method for selecting active code traces for translation in a caching dynamic translator
GB9825102D0 (en) 1998-11-16 1999-01-13 Insignia Solutions Plc Computer system
US6339752B1 (en) 1998-12-15 2002-01-15 Bull Hn Information Systems Inc. Processor emulation instruction counter virtual memory address translation
US8065504B2 (en) 1999-01-28 2011-11-22 Ati International Srl Using on-chip and off-chip look-up tables indexed by instruction address to control instruction execution in a processor
US6763452B1 (en) 1999-01-28 2004-07-13 Ati International Srl Modifying program execution based on profiling
US7065633B1 (en) 1999-01-28 2006-06-20 Ati International Srl System for delivering exception raised in first architecture to operating system coded in second architecture in dual architecture CPU
US7941647B2 (en) 1999-01-28 2011-05-10 Ati Technologies Ulc Computer for executing two instruction sets and adds a macroinstruction end marker for performing iterations after loop termination
US6341371B1 (en) 1999-02-23 2002-01-22 International Business Machines Corporation System and method for optimizing program execution in a computer system
US6470492B2 (en) 1999-05-14 2002-10-22 Hewlett-Packard Company Low overhead speculative selection of hot traces in a caching dynamic translator
US6529862B1 (en) 1999-06-30 2003-03-04 Bull Hn Information Systems Inc. Method and apparatus for dynamic management of translated code blocks in dynamic object code translation
US6263302B1 (en) 1999-10-29 2001-07-17 Vast Systems Technology Corporation Hardware and software co-simulation including simulating the cache of a target processor
US6345351B1 (en) 1999-11-12 2002-02-05 Telefonaktiebolaget Lm Ericsson(Publ) Maintenance of speculative state of parallel executed jobs in an information processing system
US6986128B2 (en) 2000-01-07 2006-01-10 Sony Computer Entertainment Inc. Multiple stage program recompiler and method
US6934832B1 (en) 2000-01-18 2005-08-23 Ati International Srl Exception mechanism for a computer
US6587964B1 (en) 2000-02-18 2003-07-01 Hewlett-Packard Development Company, L.P. Transparent software emulation as an alternative to hardware bus lock
JP2001249824A (ja) 2000-03-02 2001-09-14 Hitachi Ltd 論理エミュレーションプロセッサおよびそのモジュールユニット
US6978233B1 (en) 2000-03-03 2005-12-20 Unisys Corporation Method for emulating multi-processor environment
US6539464B1 (en) 2000-04-08 2003-03-25 Radoslav Nenkov Getov Memory allocator for multithread environment
US6480845B1 (en) 2000-06-14 2002-11-12 Bull Hn Information Systems Inc. Method and data processing system for emulating virtual memory working spaces
US6763328B1 (en) * 2000-06-15 2004-07-13 Bull Hn Information Systems Inc. Method and data processing system for emulating virtual memory utilizing threads
US6931636B2 (en) 2000-08-08 2005-08-16 Texas Instruments Incorporated Multiprocessor emulation support using dynamic linking
US6883165B1 (en) 2000-09-28 2005-04-19 International Business Machines Corporation Apparatus and method for avoiding deadlocks in a multithreaded environment
US20020069402A1 (en) 2000-10-05 2002-06-06 Nevill Edward Colles Scheduling control within a system having mixed hardware and software based instruction execution
US6993754B2 (en) 2001-11-13 2006-01-31 Hewlett-Packard Development Company, L.P. Annotations to executable images for improved dynamic optimization functions
US7085705B2 (en) 2000-12-21 2006-08-01 Microsoft Corporation System and method for the logical substitution of processor control in an emulated computing environment
US6728846B2 (en) 2000-12-22 2004-04-27 Bull Hn Information Systems Inc. Method and data processing system for performing atomic multiple word writes
US6728858B2 (en) 2001-03-30 2004-04-27 Intel Corporation Method and apparatus including heuristic for sharing TLB entries
JP2002312180A (ja) 2001-04-11 2002-10-25 Hitachi Ltd 動的命令変換機能を有するプロセッサシステム、該プロセッサシステムを備えたコンピュータにて実行されるバイナリートランスレーションプログラム及びそのプロセッサシステムを実装した半導体デバイス
GB2376099B (en) 2001-05-31 2005-11-16 Advanced Risc Mach Ltd Program instruction interpretation
US7047521B2 (en) 2001-06-07 2006-05-16 Lynoxworks, Inc. Dynamic instrumentation event trace system and methods
TW499049U (en) * 2001-08-03 2002-08-11 Hon Hai Prec Ind Co Ltd Light source assembly
US6915513B2 (en) 2001-11-29 2005-07-05 Hewlett-Packard Development Company, L.P. System and method for dynamically replacing code
US6961806B1 (en) * 2001-12-10 2005-11-01 Vmware, Inc. System and method for detecting access to shared structures and for maintaining coherence of derived structures in virtualized multiprocessor systems
US20030171907A1 (en) 2002-03-06 2003-09-11 Shay Gal-On Methods and Apparatus for Optimizing Applications on Configurable Processors
US20030182653A1 (en) 2002-03-22 2003-09-25 Giuseppe Desoli Systems and methods for verifying correct execution of emulated code via dynamic state verification
US7107585B2 (en) 2002-07-29 2006-09-12 Arm Limited Compilation of application code in a data processing apparatus
WO2004073376A2 (en) 2003-02-20 2004-09-02 Koninklijke Philips Electronics N.V. Translation of a series of computer instructions
US7093231B2 (en) 2003-05-06 2006-08-15 David H. Alderson Grammer for regular expressions
US7735073B1 (en) 2004-02-28 2010-06-08 Oracle International Corporation Method and apparatus for data object profiling

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09506727A (ja) * 1993-12-13 1997-06-30 クレイ・リサーチ・インコーポレイテッド 大規模並列処理システムのためのメッセージ機構

Also Published As

Publication number Publication date
US9043194B2 (en) 2015-05-26
JP2007042134A (ja) 2007-02-15
JP2010182331A (ja) 2010-08-19
CN1492324A (zh) 2004-04-28
JP5116794B2 (ja) 2013-01-09
JP3980538B2 (ja) 2007-09-26
CN100495342C (zh) 2009-06-03
JP2004110811A (ja) 2004-04-08
US20040078186A1 (en) 2004-04-22

Similar Documents

Publication Publication Date Title
JP4658894B2 (ja) マルチプロセッサ・メモリ整合性の効率のよいエミュレーションのための方法
US8065490B2 (en) Hardware acceleration of strongly atomic software transactional memory
KR100334479B1 (ko) 컴퓨터 처리 시스템에서 로드 동작의 순서 변경 방법 및 장치
Harris et al. Transactional memory
US7844802B2 (en) Instructions for ordering execution in pipelined processes
TWI498733B (zh) 實作有限交易式記憶體之快取元資料
US20090217020A1 (en) Commit Groups for Strand-Based Computing
Chen Data prefetching for high-performance processors
KR100931460B1 (ko) 단일 스레드 응용을 지원하기 위한 시간-멀티플렉스된스펙큘레이티브 멀티 스레딩
Porter et al. Mapping out a path from hardware transactional memory to speculative multithreading
Bila et al. Modularising verification of durable opacity
CN114253603A (zh) 用于处理器中的用户空间对象一致性的系统、装置和方法
CN101425052B (zh) 一种事务性内存的实现方法
Chatterjee et al. Shared memory consistency protocol verification against weak memory models: Refinement via model-checking
Akerholt et al. Processing transactions on GRIP, a parallel graph reducer
Bic et al. Automatic data/program partitioning using the single assignment principle
Ye et al. Reconciling Selective Logging and Hardware Persistent Memory Transaction
Oberhauser A simpler reduction theorem for x86-TSO
Chaiken Mechanisms and Interfaces for Software-Extended Coherent Shared Memory
Sun et al. Using execution graphs to model a prefetch and write buffers and its application to the Bostan MPPA
Scott et al. Architectural Background
Degenbaev et al. Pervasive theory of memory
Wu et al. Rapid transaction-undo recovery using twin-page storage management
Nagarajan et al. Relaxed Memory Consistency
Baldassin et al. A transactional runtime system for the Cell/BE architecture

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100405

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101221

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101224

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140107

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees