JP4658451B2 - コンピュータ管理システム - Google Patents
コンピュータ管理システム Download PDFInfo
- Publication number
- JP4658451B2 JP4658451B2 JP2003021150A JP2003021150A JP4658451B2 JP 4658451 B2 JP4658451 B2 JP 4658451B2 JP 2003021150 A JP2003021150 A JP 2003021150A JP 2003021150 A JP2003021150 A JP 2003021150A JP 4658451 B2 JP4658451 B2 JP 4658451B2
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- smi
- error
- hardware
- device driver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Debugging And Monitoring (AREA)
Description
【発明の属する技術分野】
本発明は、コンピュータ管理システムに関し、さらに詳しくは、オンボード上でハードウェアの各種エラーを通知するエラー通知方法に関するものである。
【0002】
【従来の技術】
近年パーソナルコンピュータ(PC)の普及と機能の向上に伴って、PCに用いられる技術やソフトウェアが、組み込み機器等のコントローラに用いられるようになってきた。そのため、専用のコントローラボードとソフトウェアで構成されていたこれまでの場合に比べて、汎用のOS、汎用のPCボードでシステムを開発することが可能となり、それにより開発期間の短縮、開発費用の削減が可能になってきている。しかしながら、この場合、専用で開発したシステムに比較して、パーソナル向けに開発された装置、OSを用いるため、装置の管理システムを新規に開発する必要性に迫られている場合が多い。
そのため特開2002−055891公報に記載されているように、PCIバスデバイスとして監視装置を付け、状態の監視や遠離地からのキーボード操作を可能にしたコンピュータを管理する装置が開示されている。また特開平09−050386号公報に記載されているように、管理対象機器に独立した制御基板を取り付け、システムの状態監視や電源制御を可能にした装置等が知られている。また、特開平08−016420号公報に記載されているように、コンピュータのエラー処理機能の一つであるNMI(Non-Maskable Interrupt)割り込みをSMI(System Management Interrupt)にて変換し、BIOS(Basic Input/Output System)制御のもとでエラー内容のロギングをする装置等が知られている。
また、近年のパーソナルコンピュータにおいては電源電圧、温度、ファンの回転数の監視機構が備わった各種コントローラが使用され、OS上のアプリケーションからそれらを監視することができるが、その場合は、アプリケーションから直接ハードウェアをポーリングするか、或いはBIOSが収集した検出データをアプリケーションからポーリングする方法が採られている。
【特許文献1】
特開2002−055891公報
【特許文献2】
特開平09−050386号公報
【特許文献3】
特開平08−016420号公報
【0003】
【発明が解決しようとする課題】
しかし、特許文献1、及び2の従来技術に示したシステムは、管理用のボードを追加してロギングしたり遠離地からコントロールするシステムであり、遠離地で一括してシステムを管理する場合は有効であるが、管理用のボードが別途必要になるため高価になる。また、拡張バスに接続されるため、システム側に対する管理情報の収集のために、拡張バスの割り込み信号を用いた場合、割り込みの優先順位がNMIやSMIに比較して低いためリアルタイム性が低くなり、リアルタイム性を向上させるために管理情報を収集するための専用I/Fが別途必要になる。つまり、管理用ボードと被管理側のシステムに専用のI/Fを設ける必要がでてくる。従って、管理用、被管理側ともに専用になるため、コストが更に高価になってしまうといった問題がある。
また特許文献3のシステムは、NMIの要因をSMI経由でロギングできるため、致命的なエラーの場合のリアルタイム性は高くなるが、管理情報の収集がNMIの要因のみに限定されている。つまりNMIはメモリやバスのパリティーエラーを要因とすることが多く、CPUや装置内部の温度が高くなってきているとか、ファンの回転数が低くなって交換を促すような、パリティーエラー以外のエラーの場合、ユーザに警告をリアルタイムに通知する手段が無い。
また、従来技術で示すようなアプリケーションからのポーリング手段は、致命的なエラーに対応できないことと、ポーリングのためシステムのパフォーマンスを落とすこと、リアルタイム性が無いことが問題となる。この問題は、通常のPCのシステムにおいては、リアルタイムにBIOS側の制御プログラムからアプリケーション/デバイスドライバソフトを呼び出せないことが原因となっている。
また従来技術の説明中に述べたように、各種エラー検出の装置がオンボード上に実装されるようになってきたが、それらは検出する項目によってCPUとメモリコントローラ間に実装されたり、キーボードマイコンに実装されたり、専用デバイスに実装されたりしている。このため、各デバイス毎に専用のデバイスドライバをOS上に実装することでエラー検出をすることは可能であるが、デバイスの数だけ、デバイスドライバの開発が必要となり、開発コストが大きくなったり、エラー検出が重複した場合、一括で処理していないため処理が複雑になり、更にコストアップの要因となる。
【0004】
本発明は、かかる課題に鑑み、オンボード上でハードウェアの各種エラー通知の手段として、ハードウェアの新規追加部分を最小限にすることでコストの増加を押さえ、ハードウェアの警告情報をリアルタイムでユーザに通知すること、及びそのデータのロギング、致命的なエラーの場合のロギングを可能としたコンピュータ管理システムを提供することを目的とする。
また他の目的は、BIOS側の制御プログラムからデバイスドライバソフトを呼び出すシステムを提案することにより、システムのパフォーマンスとリアルタイム性の両立を図ったシステムの構築、及び各種検出デバイスを一括して管理するシステムを構築し、開発コストの低減を図ることである。
【0005】
【課題を解決するための手段】
本発明はかかる課題を解決するために、請求項1は、CPUと、メインメモリと、前記CPUと前記メインメモリが接続されるCPU/メモリコントローラと、専用バスI/F或いは汎用バスI/Fを介して前記CPU/メモリコントローラ及び各種のハードウェアが接続されるシステムコントローラと、を備えたコンピュータのエラー検出を行なうコンピュータ管理システムにおいて、前記CPU/メモリコントローラを含むハードウェアの各ブロックに備えられて状態検出又はエラー検出機能によりエラーを検出した場合にSMI信号を発生するSMI発生手段と、GPIO(General Purpose Input Output)を有する所定のハードウェアから前記専用バスI/F或いは汎用バスI/Fに割り込み信号を発生させるように接続される少なくとも一本のコントロール線と、前記SMI信号が発生し、前記CPUに入力されると、制御がBIOSによって動作するSMIサービスルーチンに移ることで、割り込み情報の発生要因を検索して不揮発性メモリに検索結果を保存し、前記所定のハードウェアの前記GPIOのI/Oコントロール信号を制御して該所定のハードウェアから前記コントロール線に割り込み信号を発生させて、終了する、前記BIOSによって動作するSMIサービスルーチンと、前記コントロール線により割り込み信号が発生し、前記CPUに入力されると、制御がサービスルーチンに移り、該サービスルーチンに呼び出される前記所定のハードウェアのデバイスドライバとしてOSに登録される管理用デバイスドライバであって、前記検索結果を読み出して、該所定のハードウェアの前記GPIOのI/Oコントロール信号を制御して割り込み信号を解除させる前記管理用デバイスドライバと、を有することを特徴とする。
一般的なコンピュータ装置において、状態検出又はエラー検出機能(例えば温度検出や電圧検出、ファン回転数検出、メモリエラー検出等)を持ち、その検出機能から一定の条件を満たしたとき(エラー発生、設定値に達した等)SMI割り込みを発生させる機能と、情報を格納する他の不揮発性メモリをもち、専用または汎用のI/Oコントロール信号の少なくとも一本がPCI用の割り込み信号に接続された構成にする。そして何らかの状態検出でSMIが発生したとき、BIOSよって制御され、SMIのサービスルーチン内でエラー検出内容を不揮発性メモリに記憶し、前記I/Oコントロール信号をLOW側(割り込み発生側)に制御した後、SMIのサービスルーチンを抜けるようにする。また、I/Oコントロール信号ピンによる割り込みに応答して、OSに組み込まれたデバイスドライバソフトが割り込み応答のルーチンで不揮発性メモリに記憶された内容を読み込んで、設定された動作を実行してI/Oコントロール信号をHIGH側(割り込み解除側)に制御するようプログラムされたデバイスドライバソフトを持つことを特徴とする。
【0006】
かかる発明によれば、汎用のI/Oコントロール信号ピンをPCIの割り込み信号に接続することにより信号一本ですむため、設計上のコストインパクトを最小限に抑えることができる。また、致命的なエラーの場合もSMIによる割り込みはシステムの優先順位が最高位であるので、SMIサービスルーチンでロギングすることができ、致命的なエラー発生時においてもエラー内容のロギングができる可能性が大きい。また、OS上で動作するデバイスドライバに通知する割り込みベースのシステムとなるため、リアルタイム性が確保され、またシステムへの負荷を少なくすることができる。また、BIOSによるPCI割り込み発生とそのデバイスドライバによる疑似デバイスの中に各種検出デバイスが入ることにより、デバイスドライバは1つでよく、アプリケーション側で利用する場合、そのデバイスドライバソフトを呼び出すのみで利用できるため、複数のデバイスドライバソフトを開発するのに比較して、ソフトウェアの開発効率を向上することができる。
【0007】
請求項2は、エラーの発生時にエラーが発生したことを表示するエラー表示手段と、OSが起動していない時に前記SMIサービスルーチンで記録された前記検索結果を外部メディアに記録する記録手段とを備えたことを特徴とする。
請求項1の装置において各種エラーが発生した場合、OS上で動作するアプリケーションからエラーの内容を確認する方法、またはアプリケーションからLAN経由で遠距離から確認する方法が採られる。しかしながら、ハードウェアの故障に依存しないOSが起動しなくなるといった不具合が発生することが現実問題としてあり、またBIOSのセットアップ画面内でエラーログを確認するようにした場合でも、組み込み向け機器等においてはモニタ等が無い場合が考えられる。そこで本発明においては、このような場合でもエラー発生のロギングされた内容を確認できるようにする。
かかる発明によれば、デバイスドライバ経由とBIOS経由の2つのテーブルを持つので、システム起動時のエラー検出ができ、またシステムの構成に依存したBIOSの初期設定を必要としなくなる。
【0010】
【発明の実施の形態】
以下、本発明を図に示した実施形態を用いて詳細に説明する。但し、この実施形態に記載される構成要素、種類、組み合わせ、形状、その相対配置などは特定的な記載がない限り、この発明の範囲をそれのみに限定する主旨ではなく単なる説明例に過ぎない。
図1は一般的なパーソナルコンピュータ(以下、PCと記す)のハードウェアのブロック図である。CPU1はCPU/メモリコントローラ2に接続され、メインメモリ3はこのCPU/メモリコントローラ2に接続される。メインメモリ3のエラー検出機能は、このCPU/メモリコントローラ2に内蔵されメモリエラーが発生した時はNMIを発生させてOSに通知するのが一般的である。近年のコントローラはこのNMIの代わりにSMIを発生させることができる機能を持ったものがある。CPU/メモリコントローラ2とシステムコントローラ4は専用バス5またはPCIバス6で接続され、主に割り込み制御はHDD7のコントローラ、BIOSROM8のI/F、PCIバス6のI/F等を受け持つ。図にある、LPCBUS9とは(Low Pin Contact)と呼ばれるバスで、PCIのように拡張ではなく、オンボードデバイスを接続するために使用されるバスI/Fであり、LPCバス9の代わりにISAバスといわれるバスも使用される。このバスにはBIOSROM8やSuperI/O12と呼ばれるFDD10のコントローラ、キーボードコントーラ11といったコントローラを一括して内蔵するデバイスがよく使用される。このSuperI/O12にファン13の回転数検出や温度検出、電源14の電圧の検出機能を持たせたデバイスもよく使用されている。また図のSMBUS15とは(System Management BUS)の略でシリアルI/F方式のバスで温度センサ16や電圧検出器、メモリの構成情報を格納したROMの読み込み用I/Fとして利用されることが多い。この図からもわかるように、一般的なシステムには装置のシステム管理のための検出機能をもったデバイスはあるが、それぞれ異なるコントローラに機能を持たせていることが多い。
【0011】
図2に本発明のコンピュータ管理システムのハードウェアの構成案を示すブロック図である。同じ構成要素には同じ参照番号が付されているので、重複する説明は省略する。従来技術を使用した機能として、CPU/メモリコントローラ2からのエラー検出時のSMI#要因1示す信号をシステムコントローラ4に接続する。これは直接信号でなくても専用バス5の特殊データとしてシステムコントローラ4に通知できるようにすることもできる。 同じ様に温度検出機能16のエラー検出時の要因をSMI#要因2を示す信号、SuperI/O12に内蔵されたファン1検出19、ファン2検出20、電圧検出21の要因をそれぞれSMI#要因4、5、6としSuperI/O12内部でSMI#要因3としてORをとりシステムコントローラ4に接続されている。本発明のハードウェアの特徴としては図2に示すSuperI/O12のGPIO(General Purpose Input Output)22をオープンドレイン出力に設定しPCIBUS6のINTx#に接続している。GPIO22は汎用の目的で使用するためにあるもので、SuperI/O12の機能でなくとも、GPIO機能が他のコントローラにあればそちらを使用してもかまわない。出力をオープンドレインに設定するのは、他のPCIデバイスとINTx#を共用できるようにするためである。
【0012】
図3に発明のソフトウェアのモデルを示す図である。発明の範囲としては、BIOS34の部分、ハードウェア35の部分、管理用デバイスドライバ32の部分となる。管理用デバイスドライバ32はSMI#発生によるBIOS34の呼び出しにより、BIOS34のプログラムがGPIOを制御する命令を出すことによりINTx#を発生させるという機能の疑似デバイス(コントローラ)のデバイスドライバ33としてOSに登録されることになる。通常は何ならかの実際のデバイス(例えばLANコントローラ、SCSIコントローラ等)に対してデバイスドライバ33はOSに登録されるわけであるが、本発明では、BIOS34側から、デバイスドライバ33を呼び出す手段として、この疑似デバイスをBIOS34とハードウェア35の組み合わせで実現している。OSによっては実デバイスがないとデバイスドライバ33の登録が困難である場合は、OS起動後は使用しないデバイス、例えばSMBUSコントローラ等のデバイスドライバとして登録する方法や、PCI I/Fのフロントエンド部のコンフィグレーション空間のみをサポートした簡易コントローラを追加することが考えられる。
実際の動作を図4を用いて説明する。通常状態でOSが動作している時、何らかのシステムの検出要因が発生するとSMI#が発生する(ポイントA)。ここから制御はBIOSによって動作するSMIサービスルーチンに入る。SMIサービスルーチンでは、まず発生要因の検索が行われて各デバイスの状況が確認され、電圧異状や、温度異状等を調べる。その後発生要因が確定したあと、エラーの内容を不揮発性メモリへログとして書き込む(ポイントB)(図5に不揮発性メモリへ書かれるデータの構築例を示す)。次にGPIOを制御しINTx#をアサートする(ポイントC)。この時点では、INTx#の割り込みはマスクされているため、INTx#サービスルーチンには入らない。INTx#のサービスルーチンに入るのは、SMIサービスルーチンを終了した時点でアサートしていたINTx#によりサービスルーチンが発生する(ポイントD)。このサービスルーチンによりデバイスドライバが呼び出される(ポイントE)。デバイスドライバは発生要因を不揮発性メモリから読み出す(ポイントF)。デバイスドライバは必要に応じて、ログをHDDに残したり、アプリケーションを呼び出したりする。また、GPIOのディアサートはデバイスドライバが呼び出された後、デバイスドライバによってGPIOを制御しディアサートされる(ポイントG)。デバイスドライバはBIOSが呼び出されたことを認識できることが重要になるため、このGPIOのディアサートは不揮発性メモリのReadの前でもよい。不揮発性メモリを読み込むだけでなく、直接検出デバイスにアクセスして、障害情報の収集や補正をすることは可能である。
デバイスドライバまで、情報が収集できているため、ユーザI/Fの部分のアプリケーションは従来技術のデバイスドライバとアプリケーション間のI/Fになるため簡易にアプリケーションプログラムは構築できる。
【0013】
図5は本発明のメモリマップのイメージとBIOSパラメータのテーブルの構築例を示す図である。図に示すテーブルの内容をもとに構成と動作の例を説明する。
‘Thresh=’(40)は各検出内容のThreshの値を決めるためので、デバイスドライバによって指定される。例えば、FANの回転数が2500ppmを下回ったらSMIを出すように該当する検出デバイスに設定をBIOSが初期化する。
‘Def=’(41)の設定はデバイスドライバから設定された値なのか否かというフラグで、図では‘Def=1’の時はBIOSの初期設定値である‘SetDef=’(42)で指定される値に設定される。‘Def=’(41)場合はデバイスドライバからの設定値として‘Thresh=’(40)の値で設定される。この‘Def=’(41)は各デバイス毎になくともテーブル全体で1つでもかまわない。
‘Enable=’(43)はEnable/Disableのフラグで、これがEnableに設定されている場合が該当検出デバイスからエラー要因のSMIが発生した時にINTx#をBIOSが発生しデバイスドライバを読み出す。Disableの場合は要因が発生した場合‘Setdef=’(42)の値にしたがって動作し‘Setdef=‘(42)の値が設定されている場合はログを不揮性メモリに書き出しSMIルーチンを終了する。
‘Def=’(41)‘Setdef=‘(42)‘Enable=’(43)の関係をまとめると以下のようになる。
(1)Def=1 Setdef=0(OFF) Enable=0or1
Default設定OFFモード:該当する項目のエラー検出を実施しない。‘Enable=‘は無効
(2)Def=1 Setdef=XXX(ON) Enable=0or1
Default設定ONモード1:ThreshをXXXに設定し該当する項目のエラー検出が発生したときは、ログを不揮発性メモリに書き出しのみで終了。‘Enable=’は無効
(3)Def=0 Setdef=XXX(ON)or0(OFF)Enable=0
ドライバ設定ONモード1:Threshを‘Thresh=’の値で設定し該当する項目のエラーが発生したときは、ログを不揮発性メモリに書き出しのみで終了。
(4)Def=0 Setdef=XXX(ON)or0(OFF) Enable=1
ドライバ設定ONモード2:Threshを‘Thresh=’の値で設定し該当する項目のエラーが発生したときは、ログを不揮発性メモリに書き出し後、INTx#を発生させ、デバイスドライバを呼び出す。‘Enable=‘はシステムのリセット毎にDisable側にクリアされ、ドライバがロードされるまでEnableにはならない。‘Def=’や‘Thresh=’の値は一度設定されたあとは保持したり、パワーONリセット時はクリアするといった方法が用いられる。
【0014】
上記のパラメータをドライバ側から設定するためには、一般的にあるCPU内部のレジスタに必要とされるパラメータの情報を書き込んでから、ある特定のアドレスをCALLすることでBIOSを呼び出し、BIOSがCPUのレジスタに書かれた値をもとにパラメータを設定後にドライバ側に制御を戻すことで実現する方法が良く用いられる。
本発明の構成の具体例としては、図2に示すようにGPIO22を用いた警告用のLED23、外部メディアの記録装置としてFDD10を示す。警告用のLED23はLEDの代わりにSound機能での警告音や、ランプ等も考えられる。外部メディアとしてはFDD以外にも各種メモリーカードI/F、CD−R・RW、MOといった各種の構成が考えられる。
【0015】
次に動作例を説明する。エラーが発生し、SMI#割り込みでBIOSが呼び出されたとき、BIOSは処理の一つとして、警告LED23が点燈するようGPIO22を制御する。エラーのログはログの書き出しSWやコンビネーションキーの押下、BIOSセットアップ画面での指示等何らかの指示手段をトリガーとし、BIOSは指定された外部記憶メディアに対して、不揮発性メモリ8に蓄えられたログの内容を書き出す。
【0016】
【発明の効果】
以上記載のごとく本発明によれば、汎用のI/Oコントロール信号ピンをPCIの割り込み信号に接続することにより信号一本ですむため、設計上のコストインパクトを最小限に抑えることができる。また、致命的なエラーの場合もSMIによる割り込みはシステムの優先順位が最高位であるので、SMIサービスルーチンでロギングすることができ、致命的なエラー発生時においてもエラー内容のロギングができる可能性が大きい。また、OS上で動作するデバイスドライバに通知する割り込みベースのシステムとなるため、リアルタイム性が確保され、またシステムへの負荷を少なくすることができる。また、BIOSによるPCI割り込み発生とそのデバイスドライバによる疑似デバイスの中に各種検出デバイスが入ることにより、デバイスドライバは1つでよく、アプリケーション側で利用する場合、そのデバイスドライバソフトを呼び出すのみで利用できるため、複数のデバイスドライバソフトを開発するのに比較して、ソフトウェアの開発効率を向上することができる。
また本発明によれば、デバイスドライバ経由とBIOS経由の2つのテーブルを持つので、システム起動時のエラー検出ができ、またシステムの構成に依存したBIOSの初期設定を必要としなくなる。
【図面の簡単な説明】
【図1】一般的なパーソナルコンピュータのハードウェアのブロック図である。
【図2】本発明のコンピュータ管理システムのハードウェアの構成案を示すブロック図である。
【図3】本発明のコンピュータ管理システムのソフトウェアのモデルを示す図である。
【図4】本発明の実際の動作を説明する図である。
【図5】本発明のメモリマップのイメージとBIOSパラメータのテーブルの構築例を示す図である。
【符号の説明】
1 CPU、2 CPU/メモリコントローラ、3 メインメモリ、4 システムコントローラ、8 BIOS ROM、12 SuperIO、13 ファン、14 電源、16 温度センサ
Claims (2)
- CPUと、メインメモリと、前記CPUと前記メインメモリが接続されるCPU/メモリコントローラと、専用バスI/F或いは汎用バスI/Fを介して前記CPU/メモリコントローラ及び各種のハードウェアが接続されるシステムコントローラと、を備えたコンピュータのエラー検出を行なうコンピュータ管理システムにおいて、
前記CPU/メモリコントローラを含むハードウェアの各ブロックに備えられて状態検出又はエラー検出機能によりエラーを検出した場合にSMI信号を発生するSMI発生手段と、GPIO(General Purpose Input Output)を有する所定のハードウェアから前記専用バスI/F或いは汎用バスI/Fに割り込み信号を発生させるように接続される少なくとも一本のコントロール線と、
前記SMI信号が発生し、前記CPUに入力されると、制御がBIOSによって動作するSMIサービスルーチンに移ることで、割り込み情報の発生要因を検索して不揮発性メモリに検索結果を保存し、前記所定のハードウェアの前記GPIOのI/Oコントロール信号を制御して該所定のハードウェアから前記コントロール線に割り込み信号を発生させて、終了する、前記BIOSによって動作するSMIサービスルーチンと、
前記コントロール線により割り込み信号が発生し、前記CPUに入力されると、制御がサービスルーチンに移り、該サービスルーチンに呼び出される前記所定のハードウェアのデバイスドライバとしてOSに登録される管理用デバイスドライバであって、前記検索結果を読み出して、該所定のハードウェアの前記GPIOのI/Oコントロール信号を制御して割り込み信号を解除させる前記管理用デバイスドライバと、
を有することを特徴とするコンピュータ管理システム。 - エラーの発生時にエラーが発生したことを表示するエラー表示手段と、OSが起動していない時に前記SMIサービスルーチンで記録された前記検索結果を外部メディアに記録する記録手段とを備えたことを特徴とする請求項1に記載のコンピュータ管理システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003021150A JP4658451B2 (ja) | 2003-01-29 | 2003-01-29 | コンピュータ管理システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003021150A JP4658451B2 (ja) | 2003-01-29 | 2003-01-29 | コンピュータ管理システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004234263A JP2004234263A (ja) | 2004-08-19 |
JP4658451B2 true JP4658451B2 (ja) | 2011-03-23 |
Family
ID=32950565
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003021150A Expired - Fee Related JP4658451B2 (ja) | 2003-01-29 | 2003-01-29 | コンピュータ管理システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4658451B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007065932A (ja) | 2005-08-30 | 2007-03-15 | Fujitsu Ltd | 情報処理装置、情報処理装置の制御方法 |
US8051279B2 (en) * | 2007-12-27 | 2011-11-01 | Nvidia Corporation | Method and system for enabling an auxiliary system to retrieve system information from a computing device |
JP5621912B2 (ja) | 2011-03-18 | 2014-11-12 | 富士通株式会社 | 情報処理装置及び情報処理装置の制御方法 |
JP2013123209A (ja) | 2011-11-10 | 2013-06-20 | Funai Electric Co Ltd | 電子機器、及び表示装置 |
WO2014033945A1 (ja) * | 2012-09-03 | 2014-03-06 | 株式会社日立製作所 | 複数の監視対象デバイスを有する計算機システムの管理を行う管理システム |
CN107391347A (zh) * | 2017-09-14 | 2017-11-24 | 桐城市闲产网络服务有限公司 | 一种计算机的故障判断以及维护方法 |
-
2003
- 2003-01-29 JP JP2003021150A patent/JP4658451B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004234263A (ja) | 2004-08-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7447934B2 (en) | System and method for using hot plug configuration for PCI error recovery | |
JP3539907B2 (ja) | ブート可能プログラムを備えたコンピュータ | |
US6502208B1 (en) | Method and system for check stop error handling | |
US6934879B2 (en) | Method and apparatus for backing up and restoring data from nonvolatile memory | |
JP6481900B2 (ja) | ハードウェア構成レポーティング用の装置、ハードウェア構成アービトレーションの方法、プログラム、機械可読記録媒体、及び、ハードウェア構成アービトレーション用の装置 | |
US20090150721A1 (en) | Utilizing A Potentially Unreliable Memory Module For Memory Mirroring In A Computing System | |
US6308289B1 (en) | Method and system for environmental sensing and control within a computer system | |
US6119248A (en) | Operating system notification of correctable error in computer information | |
US8751817B2 (en) | Data processing apparatus and validity verification method | |
TWI750442B (zh) | 韌體安全防護方法與使用此方法的電子系統 | |
US7430683B2 (en) | Method and apparatus for enabling run-time recovery of a failed platform | |
JP4658451B2 (ja) | コンピュータ管理システム | |
US8069309B1 (en) | Servicing memory in response to system failure | |
US7177782B2 (en) | Methods and arrangements for capturing runtime information | |
JP2007207014A (ja) | 電子装置および保守情報の採取方法 | |
US20170262341A1 (en) | Flash memory-hosted local and remote out-of-service platform manageability | |
US7606948B2 (en) | System and method for generating warranty and pricing information for data storage apparatus | |
US7571263B2 (en) | Apparatus and method for monitoring data storage device for usage and warranty | |
US20030074535A1 (en) | Method of initiating a backup procedure | |
JP5430221B2 (ja) | 画像形成装置、その制御方法及びプログラム | |
Intel | Technical Product Specification for Intel® Desktop Boards using the Intel® 845GL Chipset | |
Intel | Intel® Desktop Board D845EPI Technical Product Specification | |
Intel | Intel® Desktop Board D845GVSH Technical Product Specification | |
US7603597B2 (en) | Tolerating memory errors by hot ejecting portions of memory | |
JP2003022222A (ja) | 情報処理装置及びその保守方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080205 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080407 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080513 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080711 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080722 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20080815 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101125 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101224 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140107 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |