JP4655800B2 - Electro-optical device and electronic apparatus - Google Patents

Electro-optical device and electronic apparatus Download PDF

Info

Publication number
JP4655800B2
JP4655800B2 JP2005210862A JP2005210862A JP4655800B2 JP 4655800 B2 JP4655800 B2 JP 4655800B2 JP 2005210862 A JP2005210862 A JP 2005210862A JP 2005210862 A JP2005210862 A JP 2005210862A JP 4655800 B2 JP4655800 B2 JP 4655800B2
Authority
JP
Japan
Prior art keywords
potential
period
electro
reference signal
scanning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005210862A
Other languages
Japanese (ja)
Other versions
JP2007025523A (en
Inventor
貴士 宮澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005210862A priority Critical patent/JP4655800B2/en
Priority to US11/456,307 priority patent/US7639211B2/en
Priority to TW095125488A priority patent/TW200717406A/en
Priority to KR1020060067933A priority patent/KR100799288B1/en
Priority to CN 200610107777 priority patent/CN1901008A/en
Priority to US11/466,564 priority patent/US8144081B2/en
Publication of JP2007025523A publication Critical patent/JP2007025523A/en
Application granted granted Critical
Publication of JP4655800B2 publication Critical patent/JP4655800B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

本発明は、有機発光ダイオード(以下「OLED(Organic Light Emitting Diode)」という)素子、液晶素子、電気泳動素子、エレクトロクロミック(electrochromic)素子、電子放出素子、抵抗素子など各種の被駆動素子の挙動を制御する技術に関する。   The present invention relates to the behavior of various driven elements such as organic light emitting diode (hereinafter referred to as “OLED (Organic Light Emitting Diode)”) elements, liquid crystal elements, electrophoretic elements, electrochromic elements, electron emitting elements, and resistive elements. It is related with the technology to control.

この種の被駆動素子を駆動するための様々な方法が従来から提案されている。例えば特許文献1には、各画素のOLED素子に供給される駆動信号(例えば電流信号)のパルス幅を制御することによって多階調を表示する構成が開示されている。この構成においては、各画素の階調を指定するデータ信号と三角波など経時的にレベルが変化する信号(以下「基準信号」という)との比較の結果に応じて駆動信号のパルス幅が画素ごとに制御される。
特開2003−223137号公報(段落0014および図2)
Various methods for driving this type of driven element have been proposed. For example, Patent Document 1 discloses a configuration that displays multiple gradations by controlling the pulse width of a drive signal (for example, a current signal) supplied to an OLED element of each pixel. In this configuration, the pulse width of the drive signal is different for each pixel in accordance with the result of comparison between a data signal designating the gradation of each pixel and a signal whose level changes with time such as a triangular wave (hereinafter referred to as “reference signal”). Controlled.
JP 2003-223137 (paragraph 0014 and FIG. 2)

ところで、特許文献1に開示された構成においては、1フレームが走査期間と発光期間とに区分され、走査期間において総ての画素にデータ信号が供給されたうえで、発光期間における基準信号の供給によって総ての画素のOLED素子が一斉に駆動される(特に特許文献1の図2参照)。このように1フレーム内に走査期間と発光期間とが別個に設定される構成においては、例えば、発光期間の時間長を充分に確保することが困難であるという問題がある。そして、発光期間の時間長が不十分であると各OLED素子の輝度が不足して表示が暗くなる場合がある。さらに、発光期間の時間長が短いと駆動信号のパルス幅(特に低輝度に対応したパルス幅)を短くせざるを得ない。しかしながら、特にOLED素子などの電気光学素子は、短期間における電流の集中(例えばスパイク状の電流の供給)によって特性の劣化が進行する場合がある。   By the way, in the configuration disclosed in Patent Document 1, one frame is divided into a scanning period and a light emitting period, and a data signal is supplied to all pixels in the scanning period, and then a reference signal is supplied in the light emitting period. As a result, the OLED elements of all the pixels are driven all at once (see particularly FIG. 2 of Patent Document 1). Thus, in the configuration in which the scanning period and the light emission period are separately set within one frame, for example, there is a problem that it is difficult to ensure a sufficient length of the light emission period. If the time length of the light emission period is insufficient, the brightness of each OLED element may be insufficient and the display may become dark. Furthermore, if the time length of the light emission period is short, the pulse width of the drive signal (especially the pulse width corresponding to low luminance) must be shortened. However, characteristics of an electro-optical element such as an OLED element may be deteriorated due to current concentration (for example, supply of spike-like current) in a short period.

また、特許文献1の構成においては、データ信号が容量素子の一方の電極に供給される。この構成においては、データ信号の供給時における容量素子の他方の電極の電位を正確に設定するために時間を要する場合がある。本発明は、以上に説明した事情に鑑みてなされたものである。   In the configuration of Patent Document 1, a data signal is supplied to one electrode of the capacitor. In this configuration, it may take time to accurately set the potential of the other electrode of the capacitive element when the data signal is supplied. The present invention has been made in view of the circumstances described above.

本発明の電気光学装置は、第1方向に延在する複数の走査線と、前記第1方向に交差する第2方向に延在する複数のデータ線と、前記複数の走査線と前記複数のデータ線との交差に対応して配置された複数の単位回路と、前記複数の走査線の各々に対をなして前記第1方向に延在する複数の基準信号線と、前記複数の走査線の各々を第1期間毎に順次に選択する走査線駆動回路と、前記各第1期間において前記複数のデータ線の各々にデータ電位を供給するデータ線駆動回路と、前記複数の基準信号線の各々に相異なる基準信号を出力する信号生成回路とを具備し、前記複数の単位回路の各々は、駆動電流の供給によって駆動される電気光学素子と、入力端と前記電気光学素子に接続された出力端とを含み、前記入力端の電位が所定の電位を下回るときに前記出力端から前記電気光学素子に前記駆動電流を出力し、前記入力端の電位が前記所定の電位を上回るときに前記駆動電流の出力を停止するインバータと、当該単位回路に対応した前記走査線が選択される第1期間において前記インバータの入力端と当該単位回路に対応する前記データ線とを電気的に接続するスイッチング素子と、前記入力端に接続された第1電極と当該単位回路に対応する前記基準信号線に接続された第2電極とを有する容量素子とを含み、前記信号生成回路は、前記複数の基準信号線の各々に出力する基準信号の電位を、当該基準信号線に対応した前記走査線が選択される第1期間において定電位に維持し、前記各基準信号線に対応する前記走査線の選択の順番で順次に到来するように前記基準信号毎に時間軸上の相異なる位置に設定された第2期間において経時的に変化させる。電気光学素子は、駆動電流の供給によって輝度や透過率といった光学的な性状が変化する素子(例えばOLED素子などの発光素子)である。The electro-optical device according to the present invention includes a plurality of scanning lines extending in a first direction, a plurality of data lines extending in a second direction intersecting the first direction, the plurality of scanning lines, and the plurality of scanning lines. A plurality of unit circuits arranged corresponding to intersections with the data lines; a plurality of reference signal lines extending in the first direction in pairs with each of the plurality of scanning lines; and the plurality of scanning lines. A scanning line driving circuit that sequentially selects each of the plurality of data lines in each first period, a data line driving circuit that supplies a data potential to each of the plurality of data lines in each first period, and a plurality of reference signal lines Each of the plurality of unit circuits is connected to an electro-optic element driven by a drive current, an input terminal, and the electro-optic element. And the output terminal has a predetermined potential. An inverter that outputs the drive current from the output end to the electro-optic element when rotating, and stops outputting the drive current when the potential of the input end exceeds the predetermined potential, and corresponds to the unit circuit A switching element that electrically connects an input terminal of the inverter and the data line corresponding to the unit circuit in a first period in which the scanning line is selected; a first electrode connected to the input terminal; and the unit A capacitive element having a second electrode connected to the reference signal line corresponding to the circuit, wherein the signal generation circuit uses the reference signal potential to be output to each of the plurality of reference signal lines as the reference signal. For each reference signal, the scanning lines corresponding to the lines are maintained at a constant potential in a first period in which the scanning lines are selected, and sequentially arrive in the order of selection of the scanning lines corresponding to the reference signal lines. Over time changing the different second period set in position on between axis. The electro-optical element is an element (for example, a light-emitting element such as an OLED element) whose optical properties such as luminance and transmittance are changed by supplying a driving current.

この構成においては、第1期間においてインバータの入力端にスイッチング素子を介してデータ電位が供給され、この第1期間の経過後の第2期間において基準信号の電位が経時的に変化すると、容量素子における容量カップリングによって、入力端の電位がその直前の第1期間におけるデータ電位から基準信号の電位の変動分だけ変化する。したがって、入力端の電位に応じた長さの期間にて駆動電流が供給されることで、電気光学素子はデータ電位に応じた状態に駆動される
ここで、基準信号の電位が経時的に変化する第2期間は基準信号線ごとに個別に設定されて相互にタイミングが相違する。したがって、第1期間において一の単位回路のデータ電位が取り込まれると、他の単位回路に対するデータ電位の取り込みを待つことなく当該一の単位回路の電気光学素子が順次に駆動される。例えば、データ電位の取り込みが完了した単位回路から順番に電気光学素子が駆動される。したがって、本発明によれば、総ての単位回路にデータ電位を取り込む期間と総てのOLED素子を一斉に発光させる期間とが別個に設定された従来の構成と比較して、各単位回路の電気光学素子が駆動される期間を充分に確保することができる。
In this configuration, when the data potential is supplied to the input terminal of the inverter via the switching element in the first period, and the potential of the reference signal changes with time in the second period after the first period, the capacitive element Due to the capacitive coupling, the potential at the input terminal changes from the data potential in the first period immediately before it by the variation in the potential of the reference signal. Therefore, the electro-optical element is driven in a state corresponding to the data potential by supplying the driving current in a period corresponding to the potential of the input terminal .
Here, the second period in which the potential of the reference signal changes with time is set individually for each reference signal line, and the timings are different from each other. Therefore, when the data potential of one unit circuit is captured in the first period, the electro-optic elements of the one unit circuit are sequentially driven without waiting for the data potential to be captured by other unit circuits. For example, the electro-optic elements are driven in order from the unit circuit that has completed capturing the data potential. Therefore, according to the present invention, as compared with the conventional configuration in which the period for taking in the data potential in all the unit circuits and the period for causing all the OLED elements to emit light at the same time are set separately, A sufficient period for driving the electro-optic element can be secured.

基準信号線の電位は、第1期間では第1電位に設定され、第2期間の開始時には第1電位であり、第2期間にて第1電位とは異なる電圧レベルを有する第2電位となり、第2期間の終了時に第1電位となる。さらに詳細には、第2期間内における基準信号線の電位の変化は、第2電位となった時点を中点として線対称である。つまり、基準信号は、第2期間の始点と終点との中点(例えば図2や図4の中点tc)を基準として線対称な波形(典型的には三角波)とされる。
この態様によれば、電気光学素子が実際に駆動される期間(例えば電気光学素子が発光する期間)の時間軸上の重心をデータ電位に依らず第2期間の中点とすることができる。もっとも、基準信号線の電位の変化の態様(基準信号の波形)は厳密に線対称である必要はない
The potential of the reference signal line is set to the first potential in the first period, is the first potential at the start of the second period, becomes a second potential having a voltage level different from the first potential in the second period, It becomes the first potential at the end of the second period. More specifically, the change in the potential of the reference signal line within the second period is axisymmetric with respect to the point when the second potential is reached. That is, the reference signal has a waveform (typically a triangular wave) that is line-symmetric with respect to the midpoint (for example, the midpoint tc in FIGS. 2 and 4) between the start point and the end point of the second period.
According to this aspect, the center of gravity on the time axis of the period during which the electro-optical element is actually driven (for example, the period during which the electro-optical element emits light) can be set as the midpoint of the second period regardless of the data potential . However, the mode of change in the potential of the reference signal line (reference signal waveform) need not be strictly line symmetric .

さらに別の態様において、複数の単位回路の各々は、当該単位回路に対応した前記走査線が選択される第1期間に先立ってインバータの入力端を所定の電位に設定するリセット手段(例えば図5のトランジスタ37)を含む。この態様によれば、第1期間に先立って入力端が所定の電位に初期化されるから、第1期間にて迅速かつ確実に入力端の電位をデータ電位に設定することが可能となる。 In yet another embodiment, each of the plurality of unit circuits, the reset means (e.g. Figure 5 prior to the first period in which the scanning line corresponding to the unit circuit is selected to set the input terminal of the inverter to a predetermined potential Transistor 37). According to this aspect, since the input terminal is initialized to a predetermined potential prior to the first period, the potential of the input terminal can be set to the data potential quickly and reliably in the first period.

以上に説明した各態様の電気光学装置は様々な電子機器に利用される。この電子機器の典型例は、電気光学装置を表示装置として利用した機器である。この種の電子機器としては、パーソナルコンピュータや携帯電話機などがある。もっとも、本発明に係る電気光学装置の用途は画像の表示に限定されない。例えば、光線の照射によって感光体ドラムなどの像担持体に潜像を形成するための露光装置(露光ヘッド)としても本発明の電気光学装置を適用することができる。 The electro-optical device according to each aspect described above is used in various electronic apparatuses. A typical example of this electronic apparatus is an apparatus using an electro-optical device as a display device. Examples of this type of electronic device include a personal computer and a mobile phone. However, the use of the electro-optical device according to the present invention is not limited to image display. For example, the electro-optical device of the present invention can also be applied as an exposure device (exposure head) for forming a latent image on an image carrier such as a photosensitive drum by irradiation of light.

<A:第1実施形態>
図1は、本発明の第1実施形態に係る電子装置の構成を示すブロック図である。同図に例示された電子装置Dは、画像を表示するための手段として種々の電子機器に採用される電気光学装置であり、複数の単位回路Uが面状に配列された素子アレイ部10と、各単位回路Uを駆動するための回路(走査線駆動回路23・データ線駆動回路25・信号生成回路27)とを含む。なお、走査線駆動回路23とデータ線駆動回路25と信号生成回路27とは、各々が独立の回路として電子装置Dに実装されてもよいし、これらの回路の一部または全部が単一の回路として電子装置Dに実装されてもよい。
<A: First Embodiment>
FIG. 1 is a block diagram showing a configuration of an electronic device according to the first embodiment of the present invention. The electronic device D illustrated in the figure is an electro-optical device employed in various electronic devices as means for displaying an image, and includes an element array unit 10 in which a plurality of unit circuits U are arranged in a planar shape. And a circuit for driving each unit circuit U (a scanning line driving circuit 23, a data line driving circuit 25, and a signal generation circuit 27). Note that the scanning line driving circuit 23, the data line driving circuit 25, and the signal generation circuit 27 may be mounted on the electronic device D as independent circuits, or a part or all of these circuits may be a single unit. The electronic device D may be mounted as a circuit.

図1に示すように、素子アレイ部10には、X方向に延在するm本の走査線13と、各走査線13に対をなしてX方向に延在するm本の基準信号線17と、X方向に直交するY方向に延在するn本のデータ線15とが形成される(mおよびnはともに自然数)。各単位回路Uは、走査線13および基準信号線17の対とデータ線15との交差に対応する位置に配置される。したがって、これらの単位回路Uは縦m行×横n列のマトリクス状に配列する。   As shown in FIG. 1, the element array section 10 includes m scanning lines 13 extending in the X direction and m reference signal lines 17 extending in the X direction in pairs with the scanning lines 13. And n data lines 15 extending in the Y direction orthogonal to the X direction are formed (m and n are both natural numbers). Each unit circuit U is arranged at a position corresponding to the intersection of the pair of scanning line 13 and reference signal line 17 and data line 15. Accordingly, these unit circuits U are arranged in a matrix of m rows × n columns.

走査線駆動回路23は、m本の走査線13の各々を順番に選択するための回路である。さらに詳述すると、走査線駆動回路23は、図2に示すように、フレーム(1F)ごとに設定される所定の期間(以下「第1期間」という)Pa[1]ないしPa[m]の各々にて順番にハイレベルとなる走査信号Y[1]ないしY[m]を生成して各走査線13に出力する。第i行目(iは1≦i≦mを満たす整数)の走査線13に供給される走査信号Y[i]は、1フレーム(1F)のうち第i番目の第1期間Pa[i]にてハイレベルとなり、それ以外の期間においてローレベルを維持する信号である。走査信号Y[i]のハイレベルへの遷移は第i行の選択を意味する。   The scanning line driving circuit 23 is a circuit for selecting each of the m scanning lines 13 in order. More specifically, as shown in FIG. 2, the scanning line driving circuit 23 has a predetermined period (hereinafter referred to as “first period”) Pa [1] to Pa [m] set for each frame (1F). The scanning signals Y [1] to Y [m] that sequentially become high level are generated and output to the scanning lines 13, respectively. The scanning signal Y [i] supplied to the scanning line 13 in the i-th row (i is an integer satisfying 1 ≦ i ≦ m) is the i-th first period Pa [i] in one frame (1F). It is a signal that becomes a high level at, and maintains a low level during other periods. The transition of the scanning signal Y [i] to the high level means selection of the i-th row.

図1のデータ線駆動回路25は、走査線駆動回路23が選択した走査線13に対応する1行分(n個)の単位回路Uの各々に各データ線15を介してデータ信号X[1]ないしX[n]を供給する。第i行の走査線13が選択される第1期間Pa[i]にて第j列目(jは1≦j≦nを満たす整数)のデータ線15に供給されるデータ信号X[j]は、第i行に属する第j列目の単位回路Uに指定された階調(輝度)に対応する電位Vdataとなる。各単位回路Uの階調は、外部から供給される階調データによって指定される。   The data line driving circuit 25 shown in FIG. 1 sends a data signal X [1 to each row (n) of unit circuits U corresponding to the scanning line 13 selected by the scanning line driving circuit 23 via each data line 15. ] To X [n]. The data signal X [j] supplied to the data line 15 in the j-th column (j is an integer satisfying 1 ≦ j ≦ n) in the first period Pa [i] in which the i-th scanning line 13 is selected. Is the potential Vdata corresponding to the gradation (luminance) specified for the unit circuit U in the j-th column belonging to the i-th row. The gradation of each unit circuit U is specified by gradation data supplied from the outside.

信号生成回路27は、基準信号W[1]ないしW[m]を生成してm本の基準信号線17の各々に出力する回路である。図2に示すように、基準信号W[i]は、走査信号Y[i]がハイレベルとなる第1期間Pa[i]の始点から終点まで電位VHを維持し、この第1期間Pa[i]の経過後の所定の期間(以下「第2期間」という)Pb[i]の始点から終点までにわたって経時的に電位が変動する信号である。   The signal generation circuit 27 is a circuit that generates reference signals W [1] to W [m] and outputs them to each of the m reference signal lines 17. As shown in FIG. 2, the reference signal W [i] maintains the potential VH from the start point to the end point of the first period Pa [i] in which the scanning signal Y [i] is at the high level, and this first period Pa [ i] is a signal whose potential varies over time from the start point to the end point of a predetermined period (hereinafter referred to as “second period”) Pb [i].

本実施形態における基準信号W[i]は、第2期間Pb[i]の中点tc(すなわち第2期間Pb[i]の始点および終点の双方から同じ時間長の時点)から始点までの波形と中点tcから終点までの波形とが当該中点tcを基準として線対称となる三角波である。すなわち、基準信号W[i]は、第2期間Pb[i]の始点から当該第2期間Pb[i]の中点tcにかけて電位VHからこれよりも低位の電位VLまで時間の経過とともに低下していき、中点tcから終点にかけて電位VLから時間の経過とともに上昇して電位VHに到達する。   The reference signal W [i] in the present embodiment has a waveform from the midpoint tc of the second period Pb [i] (that is, a time point having the same time length from both the start point and the end point of the second period Pb [i]) to the start point. The waveform from the midpoint tc to the end point is a triangular wave that is line symmetric with respect to the midpoint tc. That is, the reference signal W [i] decreases from the potential VH to a potential VL lower than the potential VH from the start point of the second period Pb [i] to the midpoint tc of the second period Pb [i]. From the middle point tc to the end point, the potential increases from the potential VL with the passage of time and reaches the potential VH.

図2に示すように、基準信号W[1]ないしW[m]の各々は位相が相違する。すなわち、基準信号W[1]ないしW[m]が変動する第2期間Pb[1]ないしPb[m]の各々の時機は基準信号線17ごと(行ごと)に個別に設定されて互いに相違する。より具体的には、各基準信号線17に供給される基準信号W[1]ないしW[m]に規定される第2期間Pb[1]ないしPb[m]の各々は、当該基準信号線17に対応する走査信号Y[1]ないしY[m]の各々がハイレベルとなる順番で順次に到来する。したがって、図2に示すように、基準信号W[i]は、次行の走査信号Y[i+1]のハイレベルへの遷移に並行して電位VHから電位VLまでの範囲内で変動する。   As shown in FIG. 2, the reference signals W [1] to W [m] have different phases. That is, the timing of each of the second periods Pb [1] to Pb [m] in which the reference signals W [1] to W [m] vary is set individually for each reference signal line 17 (each row) and is different from each other. To do. More specifically, each of the second periods Pb [1] to Pb [m] defined by the reference signals W [1] to W [m] supplied to each reference signal line 17 is related to the reference signal line. Each of the scanning signals Y [1] to Y [m] corresponding to 17 sequentially arrives in the order of the high level. Therefore, as shown in FIG. 2, the reference signal W [i] varies within the range from the potential VH to the potential VL in parallel with the transition of the scanning signal Y [i + 1] of the next row to the high level. .

次に、図3を参照して、各単位回路Uの具体的な構成を説明する。なお、同図においては、第i行の第j列目に位置するひとつの単位回路Uのみが図示されているが、その他の単位回路Uも同様の構成である。   Next, a specific configuration of each unit circuit U will be described with reference to FIG. In the figure, only one unit circuit U located in the i-th row and j-th column is shown, but the other unit circuits U have the same configuration.

図3に示すように、単位回路Uは、トランジスタ31と容量素子33とインバータ34と電気光学素子35とを含む。電気光学素子35は、有機EL材料からなる発光層を陽極と陰極との間に介在させたOLED素子であり、インバータ34から出力される駆動電流Sdrの電流レベルに応じた輝度レベルで発光する。なお、輝度レベルの時間による積分値が輝度に相当する。   As shown in FIG. 3, the unit circuit U includes a transistor 31, a capacitive element 33, an inverter 34, and an electro-optic element 35. The electro-optical element 35 is an OLED element in which a light emitting layer made of an organic EL material is interposed between an anode and a cathode, and emits light at a luminance level corresponding to the current level of the drive current Sdr output from the inverter 34. Note that the integrated value of the luminance level over time corresponds to the luminance.

インバータ34は、pチャネル型のトランジスタ341とnチャネル型のトランジスタ342とを含む。トランジスタ341のソースは高位側の電源電位Vddが供給される電源線に接続される。nチャネル型のトランジスタ342のソースは低位側の電源電位(以下「接地電位」という)Vssが供給される接地線に接続される。トランジスタ341およびトランジスタ342の各々のドレインは電気光学素子35の陽極に対して共通に接続される。さらに、トランジスタ341およびトランジスタ342の各々のゲートは入力端Tにて相互に接続される。   The inverter 34 includes a p-channel transistor 341 and an n-channel transistor 342. The source of the transistor 341 is connected to a power supply line to which a higher power supply potential Vdd is supplied. The source of the n-channel transistor 342 is connected to a ground line to which a lower power supply potential (hereinafter referred to as “ground potential”) Vss is supplied. The drains of the transistors 341 and 342 are connected in common to the anode of the electro-optic element 35. Further, the gates of the transistors 341 and 342 are connected to each other at the input terminal T.

インバータ34の入力端Tの電位Vaが所定の電位(以下では単に「閾値電圧」という)Vthを下回る場合には、トランジスタ341がオン状態となって駆動電流Sdrが電気光学素子35に供給される。この駆動電流Sdrは電気光学素子35を発光させる電流である。これに対し、電位Vaが閾値電圧Vthを上回る場合には、トランジスタ341がオフ状態となってトランジスタ342がオン状態になるから、電気光学素子35に対する駆動電流Sdrの供給は停止する。   When the potential Va at the input terminal T of the inverter 34 is lower than a predetermined potential (hereinafter simply referred to as “threshold voltage”) Vth, the transistor 341 is turned on and the drive current Sdr is supplied to the electro-optical element 35. . This drive current Sdr is a current that causes the electro-optic element 35 to emit light. On the other hand, when the potential Va exceeds the threshold voltage Vth, the transistor 341 is turned off and the transistor 342 is turned on, so that the supply of the drive current Sdr to the electro-optic element 35 is stopped.

図3の容量素子33は、インバータ34の入力端Tに接続された第1電極E1と基準信号線17に接続された第2電極E2とを含み、第1電極E1と第2電極E2との間に電荷を蓄積する。また、nチャネル型のトランジスタ31は、インバータ34の入力端Tとデータ線15との間に介在して両者の電気的な接続(導通および非導通)を制御するスイッチング素子である。トランジスタ31のゲートは走査線13に接続される。したがって、走査信号Y[i]がハイレベルとなる第1期間Pa[i]においてトランジスタ31はオン状態となり、走査信号Y[i]がローレベルを維持する期間においてトランジスタ31はオフ状態となる。   3 includes a first electrode E1 connected to the input terminal T of the inverter 34 and a second electrode E2 connected to the reference signal line 17, and includes a first electrode E1 and a second electrode E2. Accumulate charges in between. The n-channel transistor 31 is a switching element that is interposed between the input terminal T of the inverter 34 and the data line 15 and controls electrical connection (conduction and non-conduction) between the two. The gate of the transistor 31 is connected to the scanning line 13. Accordingly, the transistor 31 is turned on in the first period Pa [i] in which the scanning signal Y [i] is at the high level, and the transistor 31 is turned off in the period in which the scanning signal Y [i] is kept at the low level.

次に、本実施形態に係る電子装置Dの具体的な動作を説明する。以下では、第i行に属する第j列目の単位回路Uの動作を第1期間Pa[i]と第2期間Pb[i]とに区分して説明する。   Next, a specific operation of the electronic device D according to the present embodiment will be described. Hereinafter, the operation of the unit circuit U in the j-th column belonging to the i-th row will be described by dividing it into a first period Pa [i] and a second period Pb [i].

(a) 第1期間Pa[i]
第1期間Pa[i]においては走査信号Y[i]がハイレベルに遷移するから、トランジスタ31がオン状態となって入力端Tとデータ線15とが電気的に接続される。これによりインバータ34の入力端Tにはデータ線15からデータ信号X[j]の電位Vdataが供給され、この電位Vdataに応じた電荷が容量素子33に保持される。図2に示したように容量素子33の第2電極E2に供給される基準信号W[i]は第1期間Pa[i]において定電位(電位VH)を維持するから、入力端Tの電位Vaは単位回路Uの階調に応じた電位Vdataに保持される。
(a) First period Pa [i]
In the first period Pa [i], the scanning signal Y [i] transitions to a high level, so that the transistor 31 is turned on and the input terminal T and the data line 15 are electrically connected. As a result, the potential Vdata of the data signal X [j] is supplied from the data line 15 to the input terminal T of the inverter 34, and the charge corresponding to the potential Vdata is held in the capacitive element 33. As shown in FIG. 2, the reference signal W [i] supplied to the second electrode E2 of the capacitive element 33 maintains a constant potential (potential VH) in the first period Pa [i]. Va is held at the potential Vdata corresponding to the gradation of the unit circuit U.

(b) 第2期間Pb[i]
第1期間Pa[i]が経過して走査信号Y[i]がローレベルになるとトランジスタ31はオフ状態に遷移するから、入力端Tはデータ線15から電気的に切り離されてフローティング状態となる。この状態は第2期間Pb[i]においても維持される。したがって、容量素子33の第2電極E2に供給される基準信号W[i]が第2期間Pb[i]にて電位VHから電位VLまでの範囲内で変動すると、容量素子33における容量カップリングによって、入力端Tの電位Va(第1電極E1の電位)は直前の第1期間Pa[i]で設定された電位Vdataから基準信号W[i]の変化分だけ変動する。
(b) Second period Pb [i]
When the first period Pa [i] elapses and the scanning signal Y [i] becomes low level, the transistor 31 shifts to the off state. Therefore, the input terminal T is electrically disconnected from the data line 15 and becomes the floating state. . This state is also maintained in the second period Pb [i]. Therefore, when the reference signal W [i] supplied to the second electrode E2 of the capacitive element 33 varies within the range from the potential VH to the potential VL in the second period Pb [i], capacitive coupling in the capacitive element 33 is performed. Thus, the potential Va (the potential of the first electrode E1) at the input terminal T varies from the potential Vdata set in the immediately preceding first period Pa [i] by the change in the reference signal W [i].

図4は、入力端Tの電位Vaとインバータ34から出力される駆動電流Sdrとの関係を示すタイミングチャートである。同図においては、単位回路Uに各階調(G0ないしG3)が指定されたときの電位Vaの波形が併記されている。また、同図の電位V0ないし電位V3は、各階調G0ないしG3の各々が指定されたときのデータ信号X[j]の電位Vdata(すなわち第1期間Pa[i]で設定された電位Va)である。   FIG. 4 is a timing chart showing the relationship between the potential Va at the input terminal T and the drive current Sdr output from the inverter 34. In the figure, the waveform of the potential Va when each gradation (G0 to G3) is designated in the unit circuit U is also shown. Further, the potential V0 to potential V3 in the figure is the potential Vdata of the data signal X [j] when each of the gradations G0 to G3 is designated (that is, the potential Va set in the first period Pa [i]). It is.

図4に示すように、入力端Tの電位Vaは第2期間Pb[i]における基準信号W[i]の変動に伴なってΔV(=VH−VL)だけ変化する。第2期間Pb[i]の始点において電位Vaは階調に応じた電位Vdataに設定されているから、第2期間Pb[i]のうち入力端Tの電位Vaがインバータ34の閾値電圧Vthを下回る期間(以下「駆動期間」という)は、その直前の第1期間Pa[i]においてデータ線15から供給された電位Vdataに応じた時間長となる。例えば、階調G1に対応する電位Vdata(V1)は階調G2に対応する電位Vdata(V2)よりも高位であるから、階調G2が指定されたときに電位Vaが閾値電圧Vthを下回る時間長は、階調G1が指定されたときに電位Vaが閾値電圧Vthを下回る時間長よりも長い。なお、階調G0が指定された場合に電位Vaは第2期間Pb[i]の全区間にわたって閾値電圧Vthを上回る。   As shown in FIG. 4, the potential Va at the input terminal T changes by ΔV (= VH−VL) in accordance with the fluctuation of the reference signal W [i] in the second period Pb [i]. Since the potential Va is set to the potential Vdata corresponding to the gradation at the start point of the second period Pb [i], the potential Va at the input terminal T in the second period Pb [i] sets the threshold voltage Vth of the inverter 34. The period below (hereinafter referred to as “driving period”) has a time length corresponding to the potential Vdata supplied from the data line 15 in the immediately preceding first period Pa [i]. For example, since the potential Vdata (V1) corresponding to the gradation G1 is higher than the potential Vdata (V2) corresponding to the gradation G2, the time when the potential Va falls below the threshold voltage Vth when the gradation G2 is designated. The length is longer than the time length during which the potential Va falls below the threshold voltage Vth when the gradation G1 is designated. When the gradation G0 is designated, the potential Va exceeds the threshold voltage Vth over the entire period of the second period Pb [i].

入力端Tの電位Vaは以上のように変動するから、データ信号X[j]に応じた時間長(パルス幅)の駆動期間にて駆動電流Sdrがインバータ34から電気光学素子35に供給され、その残余の期間においては電気光学素子35に対する駆動電流Sdrの供給が停止される。例えば、図4に示すように、階調G2が指定されたときに電気光学素子35に駆動電流Sdrが供給される駆動期間は、階調G1が指定されたときに駆動電流Sdrが供給される駆動期間よりも長い。また、階調G0が指定された場合には第2期間Pb[i]の全区間にわたって電気光学素子35に対する駆動電流Sdrの供給が停止される。電気光学素子35は駆動電流Sdrの供給によって発光するから、本実施形態においてはデータ信号X[j]の電位Vdataに応じた時間密度で電気光学素子35が発光することになる。これにより電気光学素子35の階調が単位回路Uごとに制御される。   Since the potential Va at the input terminal T varies as described above, the drive current Sdr is supplied from the inverter 34 to the electro-optic element 35 in the drive period of the time length (pulse width) corresponding to the data signal X [j]. During the remaining period, the supply of the drive current Sdr to the electro-optic element 35 is stopped. For example, as shown in FIG. 4, during the drive period in which the drive current Sdr is supplied to the electro-optic element 35 when the gradation G2 is designated, the drive current Sdr is supplied when the gradation G1 is designated. Longer than the driving period. When the gradation G0 is designated, the supply of the drive current Sdr to the electro-optic element 35 is stopped over the entire period of the second period Pb [i]. Since the electro-optical element 35 emits light when the drive current Sdr is supplied, in this embodiment, the electro-optical element 35 emits light at a time density corresponding to the potential Vdata of the data signal X [j]. As a result, the gradation of the electro-optic element 35 is controlled for each unit circuit U.

以上においてはひとつの単位回路Uの動作を説明したが、同様の動作が行単位で各単位回路Uにて実行される。より具体的には、図2に示したように、入力端Tに対する電位Vdataの供給(第1期間Pa[i])と基準信号W[i]に応じた電位Vaの変動(第2期間Pb[i])とが各行の単位回路Uごとに別個のタイミングで順次に実施される。したがって、第1期間Pa[i]にてひとつの単位回路Uにデータ信号X[j]が取り込まれると(すなわち入力端Tに電位Vdataが供給されると)、その他の各単位回路Uに対するデータ信号X[j]の取り込みを待つことなく電気光学素子35が順次に駆動される。換言すると、データ信号X[j]の取り込みが完了した単位回路Uから順番に電気光学素子35が発光していく。   Although the operation of one unit circuit U has been described above, the same operation is executed in each unit circuit U in units of rows. More specifically, as shown in FIG. 2, the supply of the potential Vdata to the input terminal T (first period Pa [i]) and the fluctuation of the potential Va according to the reference signal W [i] (second period Pb). [i]) are sequentially performed for each unit circuit U in each row at separate timings. Therefore, when the data signal X [j] is taken into one unit circuit U in the first period Pa [i] (that is, when the potential Vdata is supplied to the input terminal T), the data for the other unit circuits U is stored. The electro-optic elements 35 are sequentially driven without waiting for the capture of the signal X [j]. In other words, the electro-optic element 35 emits light in order from the unit circuit U that has completed taking in the data signal X [j].

以上に説明したように、本実施形態によれば、駆動電流Sdrの供給と停止とによって2値的に電気光学素子35が駆動されるから、電気光学素子35に供給される電流(あるいは電気光学素子35に印加される電圧)を各階調に対応して段階的に制御する構成と比較して、電気光学素子35やインバータ34を構成するトランジスタの特性のバラツキの影響を低減することができる。さらに、本実施形態においては、容量素子33の第2電極E2の電位が基準信号線17によって直接的に設定されるから、容量素子33の各電極の電位を短時間に設定することが可能である。   As described above, according to the present embodiment, since the electro-optical element 35 is binary driven by supplying and stopping the drive current Sdr, the current supplied to the electro-optical element 35 (or electro-optical). Compared with a configuration in which the voltage applied to the element 35 is controlled stepwise corresponding to each gradation, the influence of variations in the characteristics of the transistors constituting the electro-optic element 35 and the inverter 34 can be reduced. Furthermore, in this embodiment, since the potential of the second electrode E2 of the capacitive element 33 is set directly by the reference signal line 17, it is possible to set the potential of each electrode of the capacitive element 33 in a short time. is there.

しかも、本実施形態によれば、総ての単位回路にデータ信号を供給する走査期間と総てのOLED素子を一斉に発光させる発光期間とが別個に設定される従来の構成と比較して、各電気光学素子35が発光する期間を長期に確保することができる。したがって、各電気光学素子35を充分な輝度に発光させることができる。また、従来の構成と比較して駆動電流Sdrのパルス幅を長く設定できるから、電気光学素子35に対する瞬間的な電流の集中(スパイク状の電流の供給)を回避して電気光学素子35の特性の劣化を抑制することが可能となる。   Moreover, according to the present embodiment, compared to the conventional configuration in which the scanning period for supplying data signals to all unit circuits and the light emission period for simultaneously emitting light to all OLED elements are set separately, A period during which each electro-optic element 35 emits light can be secured for a long time. Accordingly, each electro-optical element 35 can emit light with sufficient luminance. In addition, since the pulse width of the drive current Sdr can be set longer than in the conventional configuration, instantaneous current concentration on the electro-optic element 35 (spike-like current supply) can be avoided and the characteristics of the electro-optic element 35 can be avoided. It becomes possible to suppress degradation of the.

<B:第2実施形態>
次に、本発明の第2実施形態について説明する。なお、本実施形態のうち第1実施形態と同様の要素については共通の符号を付して各々の詳細な説明を適宜に省略する。
<B: Second Embodiment>
Next, a second embodiment of the present invention will be described. In addition, about the element similar to 1st Embodiment among this embodiment, a common code | symbol is attached | subjected and each detailed description is abbreviate | omitted suitably.

図5は、本実施形態に係る電子装置Dのひとつの単位回路Uの構成を示す回路図である。同図に示されるように、本実施形態の単位回路Uは、図3に例示した第1実施形態の構成にnチャネル型のトランジスタ37が追加された構成となっている。このトランジスタ37は、インバータ34の入力端Tと出力端との間に介在して両者の電気的な接続(導通および非導通)を制御するスイッチング素子である。   FIG. 5 is a circuit diagram showing a configuration of one unit circuit U of the electronic device D according to the present embodiment. As shown in the figure, the unit circuit U of the present embodiment has a configuration in which an n-channel transistor 37 is added to the configuration of the first embodiment illustrated in FIG. The transistor 37 is a switching element that is interposed between the input terminal T and the output terminal of the inverter 34 and controls the electrical connection (conduction and non-conduction) between the two.

トランジスタ37のゲートはリセット信号R[i]が供給される配線に接続される。リセット信号R[i]は、走査信号Y[i]がハイレベルとなる第1期間Pa[i]の開始前の期間にてハイレベルとなり、それ以外の期間でローレベルを維持する信号である。すなわち、リセット信号R[1]ないしリセット信号R[m]は各行が選択される順番で順次にハイレベルとなる。   The gate of the transistor 37 is connected to a wiring to which a reset signal R [i] is supplied. The reset signal R [i] is a signal that becomes high level in the period before the start of the first period Pa [i] in which the scanning signal Y [i] becomes high level and maintains the low level in other periods. . That is, the reset signal R [1] to the reset signal R [m] are sequentially set to the high level in the order in which each row is selected.

以上の構成において、リセット信号R[i]がハイレベルになると、トランジスタ37がオン状態に遷移してインバータ34の入力端Tと出力端とが電気的に接続される。したがって、インバータ34の入力端Tおよび出力端の双方の電位は、電源電位Vddとpチャネル型のトランジスタ341の閾値電圧Vth_Pとの差分値(Vdd−Vth_P)に収束する。このように第1期間Pa[i]に先立って入力端Tの電位Vaを所定値に設定することにより、第1期間Pa[i]において入力端Tの電位Vaを迅速かつ確実に電位Vdataに設定できるという利点がある。また、電気光学素子35とインバータ34の出力端との間の電位が所定値に初期化されるから、電気光学素子35の応答に要する時間を複数の単位回路Uにわたって均一化することができる。   In the above configuration, when the reset signal R [i] becomes high level, the transistor 37 is turned on, and the input terminal T and the output terminal of the inverter 34 are electrically connected. Accordingly, the potentials at both the input terminal T and the output terminal of the inverter 34 converge to the difference value (Vdd−Vth_P) between the power supply potential Vdd and the threshold voltage Vth_P of the p-channel transistor 341. In this way, by setting the potential Va of the input terminal T to a predetermined value prior to the first period Pa [i], the potential Va of the input terminal T is quickly and reliably set to the potential Vdata in the first period Pa [i]. There is an advantage that it can be set. In addition, since the potential between the electro-optic element 35 and the output terminal of the inverter 34 is initialized to a predetermined value, the time required for the response of the electro-optic element 35 can be made uniform over a plurality of unit circuits U.

<C:変形例>
以上の各形態には様々な変形を加えることができる。具体的な変形の態様を例示すれば以下の通りである。なお、以下の各態様を適宜に組み合わせてもよい。
<C: Modification>
Various modifications can be made to each of the above embodiments. An example of a specific modification is as follows. In addition, you may combine each following aspect suitably.

(1)変形例1
各実施形態においては第2期間Pb[i]における基準信号W[i]が三角波とされた構成を例示したが、第2期間Pb[i]における基準信号W[i]の波形は適宜に変更される。例えば、各実施形態においては第2期間Pb[i]の中点tcを基準として波形が線対称となる基準信号W[i]を例示したが、本発明において基準信号W[i]の対称性は必須ではない。例えば、ランプ波や鋸歯波(鋸波)やマルチランプ波(階段波)など様々な波形が第2期間Pb[i]内の基準信号W[i]に適用される。また、電位が直線的に変化する波形だけでなく正弦波など曲線的に変化する波形を第2期間Pb[i]における基準信号W[i]に適用してもよい。
(1) Modification 1
In each embodiment, the reference signal W [i] in the second period Pb [i] is exemplified as a triangular wave. However, the waveform of the reference signal W [i] in the second period Pb [i] is appropriately changed. Is done. For example, in each embodiment, the reference signal W [i] whose waveform is line symmetric with respect to the midpoint tc of the second period Pb [i] is illustrated, but in the present invention, the symmetry of the reference signal W [i] Is not required. For example, various waveforms such as a ramp wave, a sawtooth wave (sawtooth wave), and a multi-ramp wave (step wave) are applied to the reference signal W [i] in the second period Pb [i]. Further, not only a waveform in which the potential changes linearly but also a waveform that changes in a curve such as a sine wave may be applied to the reference signal W [i] in the second period Pb [i].

また、各実施形態においては基準信号W[i]が第2期間Pb[i]に三角波の1周期分の波形となる構成を例示したが、三角波や以上に例示したランプ波や鋸歯波など様々な単位波形の複数を第2期間Pb[i]内に連続させた波形(すなわち電位の上昇と下降とを複数回にわたって繰り返すように複数の単位波形を時間軸上に配列した波形)を基準信号W[i]に適用してもよい。このように、本発明においては、第2期間Pb[i]内で時間の経過とともに電位が変動する基準信号W[i]を、電気光学素子35の駆動の形態や機能等に応じて適宜に選択することが可能である。   Further, in each embodiment, the reference signal W [i] is exemplified to have a waveform of one period of the triangular wave in the second period Pb [i]. However, the reference signal W [i] has various waveforms such as the triangular wave and the ramp wave and sawtooth wave exemplified above. A reference signal is a waveform in which a plurality of unit waveforms are continued in the second period Pb [i] (that is, a waveform in which a plurality of unit waveforms are arranged on the time axis so as to repeat the increase and decrease of the potential multiple times). You may apply to W [i]. As described above, in the present invention, the reference signal W [i] whose potential varies with the passage of time in the second period Pb [i] is appropriately set according to the driving mode, function, etc. of the electro-optic element 35. It is possible to select.

さらに、各実施形態においては、第2期間Pb[i]が開始すると入力端Tの電位Vaが第1期間Pa[i]における電位Vdataから変動し始める構成を例示したが、第2期間Pb[i]の始点および終点にて入力端Tの電位Vaが変動するように基準信号W[i]の波形を選定してもよい。例えば、図6に例示された基準信号W[i]を利用してもよい。同図の基準信号W[i]は、第2期間Pb[i]の始点にて変化量Vdだけ電位が上昇するとともに第2期間Pb[i]の終点にて変化量Vdだけ電位が下降し、かつ、第2期間Pb[i]の始点から終点までにわたって第1実施形態と同様に電圧ΔVの範囲内で電位が下降および上昇する。入力端Tの電位Vaは、この基準信号W[i]の波形に応じて変動する。すなわち、図6に示すように、電位Vaは、第1に、第2期間Pb[i]の始点にて電位Vdataから変化量Vdだけ上昇し、第2に、始点から中点tcまでの区間で変化量ΔVだけ下降するとともに中点tcから終点までの区間で変化量ΔVだけ上昇し、第3に、第2期間Pb[i]の終点にてVdだけ下降して電位Vdataとなる。この構成においても各実施形態と同様に、データ信号X[j]に応じた時間長にわたって駆動電流Sdrがインバータ34から出力される。   Furthermore, in each embodiment, the configuration in which the potential Va of the input terminal T starts to fluctuate from the potential Vdata in the first period Pa [i] when the second period Pb [i] starts is illustrated, but the second period Pb [i] The waveform of the reference signal W [i] may be selected so that the potential Va of the input terminal T varies at the start point and the end point of i]. For example, the reference signal W [i] illustrated in FIG. 6 may be used. The reference signal W [i] in the figure rises in potential by the change amount Vd at the start point of the second period Pb [i] and decreases in potential by the change amount Vd at the end point of the second period Pb [i]. In addition, as in the first embodiment, the potential drops and rises within the range of the voltage ΔV from the start point to the end point of the second period Pb [i]. The potential Va at the input terminal T varies according to the waveform of the reference signal W [i]. That is, as shown in FIG. 6, the potential Va first rises from the potential Vdata by the amount of change Vd at the start point of the second period Pb [i], and secondly, the interval from the start point to the midpoint tc. At the end of the second period Pb [i], and drops to Vdata at the end of the second period Pb [i]. Also in this configuration, the drive current Sdr is output from the inverter 34 over a time length corresponding to the data signal X [j], as in each embodiment.

(2)変形例2
単位回路Uの具体的な構成は図3の例示に限定されない。例えば、各トランジスタの導電型は図3の例示から任意に変更される。また、各実施形態においてはインバータ34の出力端と電気光学素子35の陽極とが直接に接続された構成を例示したが、図7に示すように、インバータ34の出力端にnチャネル型のトランジスタ39のゲートが接続された構成としてもよい。このトランジスタ39は、駆動電流Sdrを生成するための手段であり、電源電位Vddが供給される電源線と電気光学素子35の陽極との間に介挿される。トランジスタ341がオン状態となってインバータ34から電源電位Vddが出力されると、トランジスタ39はオン状態に遷移する。このとき電気光学素子35には駆動電流Sdrが流れて発光する。これに対し、インバータ34から接地電位Vssが出力されるとトランジスタ39はオフ状態となるから、電流の供給が停止して電気光学素子35は消灯する。この構成によっても各実施形態と同様の作用および効果が奏される。
(2) Modification 2
The specific configuration of the unit circuit U is not limited to the example shown in FIG. For example, the conductivity type of each transistor is arbitrarily changed from the example of FIG. In each of the embodiments, the configuration in which the output terminal of the inverter 34 and the anode of the electro-optic element 35 are directly connected is illustrated. However, as shown in FIG. For example, 39 gates may be connected. The transistor 39 is a means for generating a drive current Sdr, and is interposed between a power supply line to which the power supply potential Vdd is supplied and the anode of the electro-optic element 35. When the transistor 341 is turned on and the power supply potential Vdd is output from the inverter 34, the transistor 39 is turned on. At this time, the drive current Sdr flows through the electro-optic element 35 to emit light. On the other hand, when the ground potential Vss is output from the inverter 34, the transistor 39 is turned off, so that the supply of current is stopped and the electro-optic element 35 is turned off. Also with this configuration, the same operations and effects as those of the embodiments are achieved.

また、駆動電流Sdrを出力するための手段(本発明における駆動手段)はインバータ34に限定されない。例えば、図3・図5および図7のインバータ34に代えて、入力端Tの電位Vaと所定の電位とを比較してその結果に応じた駆動電流Sdrを出力するコンパレータを設置してもよい。このコンパレータは、例えば、電位Vaが所定の電位を下回る場合には電源電位Vddを出力するとともに電位Vaが所定の電位を上回る場合には接地電位Vssを出力する。この構成によっても各実施形態と同様の作用および効果が奏される。また、電気光学素子35に供給される信号は電流信号(各実施形態に例示した駆動電流Sdr)であってもよいし電圧信号であってもよい。以上に説明したように、本発明における駆動手段は、入力端Tの電位Vaに応じた(より具体的には電位Vaと所定の電位との大小に応じた)駆動信号(駆動電流Sdrや駆動電圧)を出力する要素であれば足り、その具体的な構成の如何は不問である。   Further, the means for outputting the drive current Sdr (drive means in the present invention) is not limited to the inverter 34. For example, instead of the inverter 34 of FIGS. 3, 5, and 7, a comparator that compares the potential Va of the input terminal T with a predetermined potential and outputs a drive current Sdr according to the result may be installed. . For example, the comparator outputs the power supply potential Vdd when the potential Va is lower than a predetermined potential, and outputs the ground potential Vss when the potential Va is higher than the predetermined potential. Also with this configuration, the same operations and effects as those of the embodiments are achieved. Further, the signal supplied to the electro-optical element 35 may be a current signal (the drive current Sdr illustrated in each embodiment) or a voltage signal. As described above, the driving means in the present invention is a drive signal (the drive current Sdr or the drive) according to the potential Va of the input terminal T (more specifically, according to the magnitude of the potential Va and the predetermined potential). Any element that outputs (voltage) is sufficient, and its specific configuration is not questioned.

(3)変形例3
各実施形態においては、複数の走査線13の各々に対応するように(すなわち各行ごとに)基準信号線17が形成された構成を例示したが、走査線13と基準信号線17との対応の関係はこれに限定されない。例えば、m本の走査線13を所定本ごとに区分したグループの各々に対応するように基準信号線17が形成され、各基準信号線17がひとつのグループに属する各単位回路Uに接続された構成としてもよい。この構成においては、データ信号X[j]の取り込みは各行ごとに実行される一方、基準信号W[i]の変動による電気光学素子35の駆動はグループごとに実行される。
(3) Modification 3
In each embodiment, the configuration in which the reference signal line 17 is formed so as to correspond to each of the plurality of scanning lines 13 (that is, for each row) is illustrated, but the correspondence between the scanning line 13 and the reference signal line 17 is illustrated. The relationship is not limited to this. For example, the reference signal line 17 is formed so as to correspond to each of the groups obtained by dividing the m scanning lines 13 into predetermined lines, and each reference signal line 17 is connected to each unit circuit U belonging to one group. It is good also as a structure. In this configuration, the capturing of the data signal X [j] is executed for each row, while the driving of the electro-optic element 35 due to the variation of the reference signal W [i] is executed for each group.

(4)変形例4
第2実施形態においては、第1期間Pa[i]に先立ってインバータ34の入力端Tをその出力端に電気的に接続する構成を例示したが、インバータ34の入力端Tの接続先は適宜に変更される。例えば、所定の電位に維持される配線とインバータ34の入力端Tとの間にトランジスタ37を介在させた構成とし、第1期間Pa[i]に先立ってトランジスタ37をオン状態とすることによってインバータ34の入力端Tを所定の電位に初期化する構成としてもよい。
(4) Modification 4
In the second embodiment, the configuration in which the input terminal T of the inverter 34 is electrically connected to the output terminal prior to the first period Pa [i] is illustrated, but the connection destination of the input terminal T of the inverter 34 is appropriately set. Changed to For example, the transistor 37 is interposed between the wiring maintained at a predetermined potential and the input terminal T of the inverter 34, and the inverter 37 is turned on prior to the first period Pa [i]. The configuration may be such that the input terminal T of 34 is initialized to a predetermined potential.

(5)変形例5
以上の形態においては電気光学素子35としてOLED素子を例示したが、本発明の電子装置に採用される電気光学素子はこれに限定されない。例えば、OLED素子に代えて、無機EL素子や、フィールド・エミッション(FE)素子、表面導電型エミッション(SE:Surface-conduction Electron-emitter)素子、弾道電子放出(BS:Ballistic electron Surface emitting)素子、LED(Light Emitting Diode)素子といった様々な自発光素子、さらには電気泳動素子やエレクトロ・クロミック素子など様々な電気光学素子を利用することができる。また、本発明は、バイオチップなどのセンシング装置にも適用される。本発明の被駆動素子とは、電気エネルギの付与によって駆動される総ての要素を含む概念であり、発光素子などの電気光学素子は被駆動素子の例示に過ぎない。
(5) Modification 5
In the above embodiment, an OLED element is exemplified as the electro-optical element 35, but the electro-optical element employed in the electronic apparatus of the present invention is not limited to this. For example, instead of an OLED element, an inorganic EL element, a field emission (FE) element, a surface-conduction electron (SE) element, a ballistic electron surface emitting (BS) element, Various self-luminous elements such as LED (Light Emitting Diode) elements, and various electro-optical elements such as electrophoretic elements and electrochromic elements can be used. The present invention is also applied to a sensing device such as a biochip. The driven element of the present invention is a concept including all elements driven by application of electric energy, and an electro-optical element such as a light emitting element is merely an example of the driven element.

<D:応用例>
次に、本発明に係る電子装置(電気光学装置)を利用した電子機器について説明する。図8は、以上に説明した何れかの形態に係る電子装置Dを表示装置として採用したモバイル型のパーソナルコンピュータの構成を示す斜視図である。パーソナルコンピュータ2000は、表示装置としての電子装置Dと本体部2010とを備える。本体部2010には、電源スイッチ2001およびキーボード2002が設けられている。この電子装置Dは電気光学素子35にOLED素子を利用しているので、視野角が広く見易い画面を表示できる。
<D: Application example>
Next, an electronic apparatus using the electronic apparatus (electro-optical apparatus) according to the present invention will be described. FIG. 8 is a perspective view showing the configuration of a mobile personal computer that employs the electronic device D according to any one of the embodiments described above as a display device. The personal computer 2000 includes an electronic device D as a display device and a main body 2010. The main body 2010 is provided with a power switch 2001 and a keyboard 2002. Since this electronic device D uses an OLED element as the electro-optic element 35, it is possible to display a screen having a wide viewing angle and easy to see.

図9に、実施形態に係る電子装置Dを適用した携帯電話機の構成を示す。携帯電話機3000は、複数の操作ボタン3001およびスクロールボタン3002、ならびに表示装置としての電子装置Dを備える。スクロールボタン3002を操作することによって、電子装置Dに表示される画面がスクロールされる。   FIG. 9 shows a configuration of a mobile phone to which the electronic device D according to the embodiment is applied. A cellular phone 3000 includes a plurality of operation buttons 3001, scroll buttons 3002, and an electronic device D as a display device. By operating the scroll button 3002, the screen displayed on the electronic device D is scrolled.

図10に、実施形態に係る電子装置Dを適用した携帯情報端末(PDA:Personal Digital Assistants)の構成を示す。情報携帯端末4000は、複数の操作ボタン4001および電源スイッチ4002、ならびに表示装置としての電子装置Dを備える。電源スイッチ4002を操作すると、住所録やスケジュール帳といった各種の情報が電子装置Dに表示される。   FIG. 10 shows a configuration of a personal digital assistant (PDA) to which the electronic device D according to the embodiment is applied. The information portable terminal 4000 includes a plurality of operation buttons 4001, a power switch 4002, and an electronic device D as a display device. When the power switch 4002 is operated, various kinds of information such as an address book and a schedule book are displayed on the electronic device D.

なお、本発明に係る電子装置(電気光学装置)が適用される電子機器としては、図8から図10に示したもののほか、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置、ページャ、電子手帳、電子ペーパー、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、プリンタ、スキャナ、複写機、ビデオプレーヤ、タッチパネルを備えた機器等などが挙げられる。また、本発明に係る電子装置の用途は画像の表示に限定されない。例えば、光書込み型のプリンタや電子複写機といった画像形成装置においては、用紙などの記録材に形成されるべき画像に応じて感光体を露光する書込みヘッドが使用されるが、この種の書込みヘッドとしても本発明の電子装置は利用される。本発明にいう単位回路とは、表示装置の画素を構成する回路(いわゆる画素回路)のほか、画像形成装置における露光の単位となる回路をも含む概念である。   The electronic apparatus to which the electronic apparatus (electro-optical apparatus) according to the present invention is applied includes the digital still camera, television, video camera, car navigation apparatus, pager, and electronic notebook in addition to those shown in FIGS. Electronic paper, calculator, word processor, workstation, video phone, POS terminal, printer, scanner, copier, video player, equipment equipped with a touch panel, and the like. Further, the use of the electronic device according to the present invention is not limited to the display of images. For example, in an image forming apparatus such as an optical writing type printer or an electronic copying machine, a writing head that exposes a photosensitive member according to an image to be formed on a recording material such as paper is used. However, the electronic device of the present invention is used. The unit circuit referred to in the present invention is a concept including not only a circuit constituting a pixel of a display device (a so-called pixel circuit) but also a circuit as a unit of exposure in the image forming apparatus.

本発明の第1実施形態に係る電子装置の構成を示すブロック図である。1 is a block diagram illustrating a configuration of an electronic device according to a first embodiment of the present invention. 走査信号Y[i]および基準信号W[i]の波形を示すタイミングチャートである。6 is a timing chart showing waveforms of a scanning signal Y [i] and a reference signal W [i]. ひとつの単位回路の構成を示す回路図である。It is a circuit diagram which shows the structure of one unit circuit. 電位Vaと駆動電流Sdrとの関係を示すタイミングチャートである。6 is a timing chart showing a relationship between a potential Va and a drive current Sdr. 本発明の第2実施形態の電子装置におけるひとつの単位回路の構成を示す回路図である。It is a circuit diagram which shows the structure of one unit circuit in the electronic device of 2nd Embodiment of this invention. 変形例に係る基準信号W[i]の波形を示すタイミングチャートである。It is a timing chart which shows the waveform of reference signal W [i] concerning a modification. 変形例に係る単位回路の構成を示す回路図である。It is a circuit diagram which shows the structure of the unit circuit which concerns on a modification. 本発明に係る電子機器の具体的な形態を示す斜視図である。It is a perspective view which shows the specific form of the electronic device which concerns on this invention. 本発明に係る電子機器の具体的な形態を示す斜視図である。It is a perspective view which shows the specific form of the electronic device which concerns on this invention. 本発明に係る電子機器の具体的な形態を示す斜視図である。It is a perspective view which shows the specific form of the electronic device which concerns on this invention.

符号の説明Explanation of symbols

D……電子装置、10……素子アレイ部、13……走査線、15……データ線、17……基準信号線、23……走査線駆動回路、25……データ線駆動回路、27……信号生成回路、37……トランジスタ、33……容量素子、34……インバータ、T……インバータの入力端、35……電気光学素子、Y[i]……走査信号、X[j]……データ信号、Vdata……データ信号の電位、W[i]……基準信号、Sdr……駆動電流、Va……インバータの入力端の電位。 D: Electronic device, 10: Element array section, 13: Scan line, 15: Data line, 17: Reference signal line, 23: Scan line drive circuit, 25: Data line drive circuit, 27 ... ... Signal generation circuit, 37 ... transistor, 33 ... capacitance element, 34 ... inverter, T ... input terminal of inverter, 35 ... electro-optic element, Y [i] ... scanning signal, X [j] ... ... data signal, Vdata ... potential of data signal, W [i] ... reference signal, Sdr ... drive current, Va ... potential of input terminal of inverter.

Claims (3)

第1方向に延在する複数の走査線と、
前記第1方向に交差する第2方向に延在する複数のデータ線と、
前記複数の走査線と前記複数のデータ線との交差に対応して配置された複数の単位回路と、
前記複数の走査線の各々に対をなして前記第1方向に延在する複数の基準信号線と
前記複数の走査線の各々を第1期間毎に順次に選択する走査線駆動回路と、
前記各第1期間において前記複数のデータ線の各々にデータ電位を供給するデータ線駆動回路と、
前記複数の基準信号線の各々に相異なる基準信号を出力する信号生成回路とを具備し、
前記複数の単位回路の各々は、
駆動電流の供給によって駆動される電気光学素子と、
入力端と前記電気光学素子に接続された出力端とを含み、前記入力端の電位が所定の電位を下回るときに前記出力端から前記電気光学素子に前記駆動電流を出力し、前記入力端の電位が前記所定の電位を上回るときに前記駆動電流の出力を停止するインバータと、
当該単位回路に対応した前記走査線が選択される第1期間において前記インバータの入力端と当該単位回路に対応する前記データ線とを電気的に接続するスイッチング素子と、
前記入力端に接続された第1電極と当該単位回路に対応する前記基準信号線に接続された第2電極とを有する容量素子とを含み、
前記信号生成回路は、前記複数の基準信号線の各々に出力する基準信号の電位を、
当該基準信号線に対応した前記走査線が選択される第1期間において定電位に維持し、
前記各基準信号線に対応する前記走査線の選択の順番で順次に到来するように前記基準信号毎に時間軸上の相異なる位置に設定された第2期間において経時的に変化させる
電気光学装置。
A plurality of scanning lines extending in a first direction ;
A plurality of data lines extending in a second direction intersecting the first direction ;
A plurality of unit circuits arranged corresponding to intersections of the plurality of scanning lines and the plurality of data lines;
A plurality of reference signal lines extending in the first direction in pairs with each of the plurality of scanning lines ;
A scanning line driving circuit for sequentially selecting each of the plurality of scanning lines for each first period;
A data line driving circuit for supplying a data potential to each of the plurality of data lines in each of the first periods;
A signal generation circuit that outputs different reference signals to each of the plurality of reference signal lines ,
Each of the plurality of unit circuits is
An electro-optical element driven by supplying a driving current;
An input end and an output end connected to the electro-optic element, and when the potential of the input end is lower than a predetermined potential, the drive current is output from the output end to the electro-optic element, An inverter that stops the output of the drive current when the potential exceeds the predetermined potential;
A switching element that electrically connects an input terminal of the inverter and the data line corresponding to the unit circuit in a first period in which the scanning line corresponding to the unit circuit is selected ;
A capacitive element having a first electrode connected to the input terminal and a second electrode connected to the reference signal line corresponding to the unit circuit ;
The signal generation circuit outputs a reference signal potential to be output to each of the plurality of reference signal lines.
Maintaining a constant potential in a first period in which the scanning line corresponding to the reference signal line is selected;
An electro-optical device that changes over time in a second period set at different positions on the time axis for each of the reference signals so that the scanning lines corresponding to the reference signal lines sequentially arrive in the order of selection. .
前記複数の単位回路の各々は、当該単位回路に対応した前記走査線が選択される第1期間に先立って前記インバータの入力端を所定の電位に設定するリセット手段を含むEach of the plurality of unit circuits includes reset means for setting the input terminal of the inverter to a predetermined potential prior to a first period in which the scanning line corresponding to the unit circuit is selected.
請求項1の電気光学装置。The electro-optical device according to claim 1.
請求項1または請求項2に記載の電気光学装置を備えた電子機器。 An electronic apparatus comprising the electro-optical device according to claim 1 .
JP2005210862A 2005-07-21 2005-07-21 Electro-optical device and electronic apparatus Expired - Fee Related JP4655800B2 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2005210862A JP4655800B2 (en) 2005-07-21 2005-07-21 Electro-optical device and electronic apparatus
US11/456,307 US7639211B2 (en) 2005-07-21 2006-07-10 Electronic circuit, electronic device, method of driving electronic device, electro-optical device, and electronic apparatus
TW095125488A TW200717406A (en) 2005-07-21 2006-07-12 Electronic circuit, electronic device, method of driving electronic device, electro-optical device, and electronic apparatus
KR1020060067933A KR100799288B1 (en) 2005-07-21 2006-07-20 Electronic circuit, electronic device, method of driving electronic device, electro-optical device, and electronic apparatus
CN 200610107777 CN1901008A (en) 2005-07-21 2006-07-21 Electronic circuit, electronic device, method of driving electronic device, electro-optical device, and electronic apparatus
US11/466,564 US8144081B2 (en) 2005-07-21 2006-08-23 Electronic circuit, electronic device, method of driving electronic device, electro-optical device, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005210862A JP4655800B2 (en) 2005-07-21 2005-07-21 Electro-optical device and electronic apparatus

Publications (2)

Publication Number Publication Date
JP2007025523A JP2007025523A (en) 2007-02-01
JP4655800B2 true JP4655800B2 (en) 2011-03-23

Family

ID=37656884

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005210862A Expired - Fee Related JP4655800B2 (en) 2005-07-21 2005-07-21 Electro-optical device and electronic apparatus

Country Status (2)

Country Link
JP (1) JP4655800B2 (en)
CN (1) CN1901008A (en)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4890470B2 (en) 2005-12-06 2012-03-07 パイオニア株式会社 Active matrix display device and driving method
JP5352101B2 (en) * 2008-03-19 2013-11-27 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー Display panel
KR101911489B1 (en) * 2012-05-29 2018-10-26 삼성디스플레이 주식회사 Organic Light Emitting Display Device with Pixel and Driving Method Thereof
CN103295529B (en) * 2013-06-26 2015-07-29 电子科技大学 OLED image element driving method and the OLED pixel-driving circuit for the method
CN103474023A (en) * 2013-09-06 2013-12-25 华映视讯(吴江)有限公司 Pixel circuit of organic light-emitting diode
CN104409047B (en) * 2014-12-18 2017-01-18 合肥鑫晟光电科技有限公司 Pixel driving circuit, pixel driving method and display device
CN104680980B (en) * 2015-03-25 2017-02-15 京东方科技集团股份有限公司 Pixel driving circuit, driving method thereof and display device
CN104900194B (en) * 2015-07-09 2017-07-18 京东方科技集团股份有限公司 Image element circuit and driving method, display device
CN107230449A (en) * 2017-07-12 2017-10-03 京东方科技集团股份有限公司 Pixel unit circuit, driving method, image element circuit and display device
CN108364607B (en) 2018-05-25 2020-01-17 京东方科技集团股份有限公司 Pixel circuit, driving method thereof and display device
CN112513965A (en) 2018-07-31 2021-03-16 日亚化学工业株式会社 Image display device
CN109524447B (en) * 2018-12-26 2021-04-09 上海天马有机发光显示技术有限公司 Organic light emitting display panel and display device
CN109859686B (en) * 2019-03-29 2021-03-23 京东方科技集团股份有限公司 Pixel driving circuit, driving method thereof and display panel
CN112767874B (en) * 2019-11-01 2022-05-27 京东方科技集团股份有限公司 Pixel driving circuit, driving method thereof and display panel
CN111462679A (en) * 2020-04-16 2020-07-28 京东方科技集团股份有限公司 Pixel driving circuit, driving method thereof and display panel
CN111583857B (en) * 2020-05-29 2021-04-30 厦门天马微电子有限公司 Pixel driving circuit, driving method thereof and display panel
TWI735333B (en) * 2020-09-09 2021-08-01 友達光電股份有限公司 Display device and driving method thereof
WO2022069980A1 (en) * 2020-10-01 2022-04-07 株式会社半導体エネルギー研究所 Display apparatus and electronic equipment
CN114822396B (en) * 2022-05-12 2023-01-10 惠科股份有限公司 Pixel driving circuit and display panel

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003122301A (en) * 2001-10-10 2003-04-25 Hitachi Ltd Picture display device
JP2003223137A (en) * 2002-01-31 2003-08-08 Hitachi Ltd Display device and its driving method
JP2004157250A (en) * 2002-11-05 2004-06-03 Hitachi Ltd Display device
JP2004246320A (en) * 2003-01-20 2004-09-02 Sanyo Electric Co Ltd Active matrix drive type display device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003122301A (en) * 2001-10-10 2003-04-25 Hitachi Ltd Picture display device
JP2003223137A (en) * 2002-01-31 2003-08-08 Hitachi Ltd Display device and its driving method
JP2004157250A (en) * 2002-11-05 2004-06-03 Hitachi Ltd Display device
JP2004246320A (en) * 2003-01-20 2004-09-02 Sanyo Electric Co Ltd Active matrix drive type display device

Also Published As

Publication number Publication date
JP2007025523A (en) 2007-02-01
CN1901008A (en) 2007-01-24

Similar Documents

Publication Publication Date Title
JP4655800B2 (en) Electro-optical device and electronic apparatus
KR100799288B1 (en) Electronic circuit, electronic device, method of driving electronic device, electro-optical device, and electronic apparatus
JP4752315B2 (en) Electronic circuit, driving method thereof, electro-optical device, and electronic apparatus
KR100736740B1 (en) Electronic device, method of driving the same, electro-optical device, and electronic apparatus
JP4882536B2 (en) Electronic circuit and electronic equipment
JP4293227B2 (en) Electronic circuit, electronic device, driving method thereof, electro-optical device, and electronic apparatus
US20080043005A1 (en) Electro-optical device and electronic apparatus
US20130278167A1 (en) Light Emitting Apparatus, Electronic Equipment and Method of Driving Pixel Circuit
JP2006154730A (en) Electro-optical device, method thereof, pixel circuit, and electronic apparatus
JP5011682B2 (en) Electronic device and electronic equipment
JP5392963B2 (en) Electro-optical device and electronic apparatus
JP2007025192A (en) Electronic device, driving method thereof, electro-optical device, and electronic apparatus
JP4893207B2 (en) Electronic circuit, electro-optical device and electronic apparatus
JP2006113162A (en) Electrooptical apparatus, driving circuit and method for same, and electronic device
JP2009222779A (en) Electro-optical device and electronic apparatus
JP2006349794A (en) Electronic circuit and its driving method, electrooptical device, and electronic equipment
JP4826158B2 (en) Electro-optic device
JP5481805B2 (en) Electro-optical device and electronic apparatus
JP2012123399A (en) Driving method of electronic circuit
JP5151198B2 (en) Pixel circuit, electro-optical device, and electronic apparatus
JP5103737B2 (en) Electronic circuit, electronic device and electronic equipment
JP4984520B2 (en) Electronic circuit, electronic device and electronic equipment
JP5494684B2 (en) Driving method of electronic circuit
JP2011043537A (en) Pixel circuit, electro-optical device, and electronic equipment

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070404

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070622

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100909

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100921

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101029

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20101029

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101130

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101213

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140107

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees