JP4653336B2

JP4653336B2 - Energy ray detector and apparatus

Info

Publication number: JP4653336B2
Application number: JP2001119742A
Authority: JP
Inventors: 浩二岡本; 義磨郎藤井
Original assignee: Hamamatsu Photonics KK
Current assignee: Hamamatsu Photonics KK
Priority date: 2001-04-18
Filing date: 2001-04-18
Publication date: 2011-03-16
Anticipated expiration: 2021-04-18
Also published as: JP2002311146A

Description

【０００１】
【発明の属する技術分野】
本発明は、宇宙線、α線、β線、γ線等の高エネルギー線を検出するためのエネルギー線検出器及び装置に関する。
【０００２】
【従来の技術】
高エネルギー線検出の技術分野においては、エネルギー線の多くが半導体基板を透過することが知られている。そこで、エネルギー線の実効的吸収領域を増加させるため、複数の半導体基板を重ね合わせる等の試みが行われている。例えば、特開平４−３４３０８６号公報に記載の装置は、積層される基板周辺部の厚みを薄くすることによりエネルギー線入射方向（積層方向）におけるワイヤボンディングによるデッドスペースをなくし、高密度に積層することを可能にした優れた装置である。
【０００３】
一方、基板の平面方向（二次元方向）に複数の検出器を、ワイヤーボンディングのスペースをなくし高密度に並べ、検出器間の不感領域を小さくすることができれば、高エネルギー線の入射位置或いはその一次元又は二次元的広がりにより構成される入射像を高分解能で検出することができる。
【０００４】
【発明が解決しようとする課題】
しかしながら、従来の高エネルギー線検出器においては、半導体基板の一方面側の電極はバンプを介して同一面側に位置する配線パターンに接続することができるが、他方面側の電極はボンディングワイヤを介して配線パターンに接続しなければならない。このような接続は、検出器間の不感領域を小さくすることが出来ない。
【０００５】
そこで、半導体基板の同一面側にアノード及びカソード電極を設け、それぞれの電極に接続される半導体層を、この同一面側に共に配置する手法が、可視光像検出器には用いられてきた。ところが、高エネルギー線の検出においては、実効的高エネルギー線吸収領域を増加させるため、半導体基板内の空乏層を基板厚み方向の略全域に広げる必要があり、このような電極の同一面側配置の構成は採用することができなかった。
【０００６】
本発明は、このような課題に鑑みてなされたものであり、エネルギー線入射方向（積層方向）におけるワイヤーボンディングのスペースをなくし高密度に並べ、検出器間の不感領域を小さくすることが出来るエネルギー線検出器及びエネルギー線検出装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上述の課題を解決するため、本発明に係るエネルギー線検出器は、エネルギー線の入射に応答してキャリアを発生する半導体基板を備えるエネルギー線検出器において、前記半導体基板の一方面である第１表面側に、エネルギー線の主吸収領域を構成するＰＮ接合界面と前記キャリアを収集するためのアノード及びカソード電極を配置し、これらの電極の一方を前記半導体基板を貫通する導電体を介して、前記半導体基板の他方面であってエネルギー線が入射する第２表面側に位置し、前記半導体基板のエネルギー線の主吸収領域よりも高いキャリア濃度を有するＮ型の半導体層に電気的に接続し、前記半導体基板の前記第２表面からＮ型不純物を拡散又はイオン注入することで形成され、前記半導体基板の前記第２表面における露出面から基板内部に向かう深さを有し、Ｎ型の前記半導体層よりも低いキャリア濃度を有するアキュムレーション層を備えてなる。
【０００８】
このエネルギー線検出器によれば、半導体基板はエネルギー線の入射に応答してキャリア（電子・正孔）を発生するが、これらのキャリアはアノード及びカソード電極に収集され、キャリア流量の示す電流がエネルギー線の入射強度に対応することとなる。アノード及びカソード電極は共に半導体基板の一方面側に設けられているので、バンプを介して同一面側に位置する配線パターンに接続することが出来る。これを二次元状に配置した場合にはエネルギー線入射方向（積層方向）におけるワイヤーボンディングのスペースをなくし高密度に並べ、検出器間の不感領域を小さくすることができる。
【０００９】
ここで、電極の一方は半導体基板を貫通する導電体を介して半導体基板の他方面側に接続されているので、アノード及びカソード電極に所定電位を与えると、半導体基板の一方及び他方の面双方に、この電位を与えることができる。なお、導電体とは金属であってもよいが、高濃度に不純物を添加した半導体であってもよい。エネルギー線検出器の半導体基板は、逆バイアス電圧等が与えられることにより使用されるので、前記所定電位は半導体基板に逆バイアス電圧等が印加されるように設定される。
【００１０】
半導体基板内に空乏層を発生させる構造としては、ＰＮ接合構造が好ましいが、ショットキ接触構造を用いることもできる。
【００１１】
半導体基板の他方面には、上記貫通導電体を介してアノード又はカソード電極が接続されているが、この接続構造は、他方面へのワイヤーボンディングによる電極への直接接触構造と比較すると、半導体基板の一方面から他方面に上記貫通導電体を介してアノード又はカソード電極が接続されている構造のほうが電流通過経路全体の抵抗値が高くなり、この抵抗値を提供する部分に半導体基板への印加電圧が消費され、空乏層形成に寄与する電圧成分が減少する。勿論、印加電圧を上昇させれば空乏層を基板厚み方向の略全域に広げることができるが、これは消費電力の増加、抵抗部分における発熱、発熱による温度特性の変化を生じさせる。エネルギー線の検出においては、極めて精密な測定が要求されるため、かかる抵抗成分は減少させられることが望ましい。
【００１２】
そこで、本発明のエネルギー線検出器においては、半導体基板の前記他方面側に、高エネルギー線の主吸収領域よりも高いキャリヤ濃度の半導体層を設け、この半導体層に導電体を接続することとした。低い印加電圧で空乏層を形成するためには半導体基板を高抵抗とすればよいが、上記抵抗成分の減少の観点から、導電体に接続される基板他方面側の半導体層は、半導体基板よりも高いキャリア濃度を有することとし、この半導体層の平面形状はベタ型、格子（網目）状、螺旋状、或いは同心円状などのパターンを有してもよい。
【００１３】
本発明のエネルギー線検出器においては、アノード及びカソード電極がバンプを介して支持基板上に形成されたパターン配線に接続されている場合にエネルギー線入射方向（積層方向）におけるワイヤーボンディングのスペースをなくし高密度に並べ、検出器間の不感領域を小さくすることができる。
【００１４】
更に、エネルギー線検出器を二次元状に複数配置してなるエネルギー線検出装置は、個々の検出器からの出力信号を独立に取出すことによりエネルギー線の入射位置或いはその一次元又は二次元像を検出することができる。
【００１５】
【発明の実施の形態】
以下、実施の形態に係る高エネルギー線検出器及び当該検出器を二次元状に複数配列してなる高エネルギー線検出装置について説明する。なお、同一要素には同一符号を用い、重複する説明は省略する。
【００１６】
図１は、第１の実施形態に係る高エネルギー線検出装置の斜視図、図２は図１に示した装置を矢印ＩＩ方向から見た当該装置の側面図である。
【００１７】
支持基板（配線基板、回路基板）ＳＰ上には、高エネルギー線検出装置を構成する検出器ＰＤ１〜ＰＤ９が複数取付けられ、これらは二次元状に配置されている。本検出器においては、アノード及びカソード電極がバンプを介して支持基板上に形成されたパターン配線に接続されているので、積層させることができる。同図においては、２層の積層されるユニットを示すが、これは３層以上であってもよい。
【００１８】
この高エネルギー線検出装置は、個々の検出器ＰＤ１〜ＰＤ９からの出力信号をパターン配線ＰＷ１〜ＰＷ９を介して独立に取出すことにより高エネルギー線の入射位置或いはその一次元又は二次元像を検出することができる。なお、各パターン配線ＰＷ１〜ＰＷ９は、厚さ１５μｍのバンプ（バンプ電極）Ｂを介して検出器ＰＤ１〜ＰＤ９のアノード及びカソード電極のいずれか一方にそれぞれ接続されており、パターン配線ＰＷＧはアノード及びカソード電極の他方に接続されている。個々の検出器ＰＤ１〜ＰＤ９の構造は同一である。したがって、以下では、１つの検出器ＰＤ１の構造について説明する。
【００１９】
第１の実施形態に係わる検出器ＰＤ１の断面図を図３に示す。なお、断面図においては内部構造を分かり易く説明するため必要に応じてハッチングの記載を省略する。この検出器ＰＤ１は、高エネルギー線の検出に用いられる高エネルギー線検出器であり、縦横の寸法は１１ｍｍ×１１ｍｍ、厚さは０．５ｍｍである。
【００２０】
検出器ＰＤ１は、高エネルギー線の入射に応答してキャリアを発生する半導体基板１ｓを備えており、半導体基板１ｓの一方面（第１表面とする）側にキャリアを収集するためのアノード電極１ａ及びカソード電極１ｃを配置し、アノード電極１ａを半導体基板１ｓを貫通する導電体ＣＤＴを介して半導体基板１ｓの他方面（第２表面とする）側に接続してなる。
【００２１】
本例においては、第１表面は基板下面であり、第２表面は基板上面である。なお、説明において、エネルギー線が入射する側を第２表面とする。
【００２２】
なお、電極１ａ，１ｃは、バンプＢを介して上述のパターン配線に接続される。バンプＢは、Ｎｉ／Ａｕからなる。
【００２３】
この高エネルギー線検出器によれば、半導体基板１ｓは高エネルギー線の入射に応答してキャリア（電子・正孔）を発生するが、これらのキャリアはアノード及びカソード電極に収集され、キャリア流量の示す電流が高エネルギー線の入射強度に対応することとなる。アノード電極１ａ及びカソード電極１ｃは共に半導体基板の一方面側に設けられているので、バンプを介して同一面側に位置する配線パターンに接続することが出来る。これを二次元状に配置した場合には基板の平面方向（二次元方向）に複数の検出器を、ワイヤーボンディングのスペースをなくし高密度に並べ、検出器間の不感領域を小さくすることができる。
【００２４】
なお、半導体基板１ｓは、内部にＰＮ接合を有しており（ＰＮ接合ダイオード）、このダイオードに逆バイアスを印加することにより、接合界面から広がる空乏層（エネルギー線主吸収領域）を形成する。
【００２５】
ここでは、逆バイアス時に電子を収集する側をカソード（Ｎ型半導体）とし、他方をアノードとし、それぞれのキャリアを収集する電極をカソード電極１ｃ、アノード電極１ａとして説明する。
【００２６】
第１表面側に設けられた電極１ａ，１ｃの一方（電極１ａ）は、半導体基板１ｓを貫通する導電体ＣＤＴを介して半導体基板１ｓの第２表面側に接続されているので、アノード及びカソード電極１ａ，１ｃに所定電位を与えると、半導体基板１ｓの第１及び第２表面の双方に、この電位を与えることができる。なお、導電体ＣＤＴは、金属であってもよいが、高濃度に不純物を添加した半導体であってもよい。また、本例においては貫通孔の直径は約１００μｍに設定される。高エネルギー線検出器ＰＤ１の半導体基板１ｓは、上述のように逆バイアス電圧が与えられることにより使用される。半導体基板１ｓの第１及び第２表面双方を介して逆バイアス電圧を印加すると、半導体基板１ｓ内に形成される空乏層は基板厚さ方向の略全域に広げることができる。
【００２７】
半導体基板１ｓ内部の構造について詳説する。低濃度Ｎ型半導体基板１ｉの第２表面側に高濃度Ｐ型半導体層（拡散層）１ｐが、第１表面側に高濃度Ｎ型半導体層（拡散層）１ｎが位置し、これらはＰＩＮ構造を構成している。
【００２８】
Ｐ型半導体層１ｐは、第２表面上に設けられた補助電極１ａ’に電気的及び物理的に接続されており、補助電極１ａ’は導電体ＣＤＴを介して第１表面側のアノード電極１ａに電気的に接続されている。アノード電極１ａ、カソード電極１ｃ、補助電極１ａ’はＡｌからなる。
【００２９】
Ｎ型半導体層１ｎは、第１表面上に設けられたカソード電極１ｃに電気的及び物理的に接続されている。
【００３０】
各電極１ｃ，１ａは、半導体基板１ｓの第１表面に設けられた絶縁膜ＩＳＴのコンタクトホール内に形成されている。また、絶縁膜ＩＳＴは導電体ＣＤＴが埋め込まれる貫通孔の内面を構成するように延びており、導電体ＣＤＴと周囲の半導体材料とを絶縁している。なお、絶縁膜ＩＳＴはＳｉＯ₂又はＳｉＮｘからなる。また、補助電極１ａ’がエネルギー線入射部（検出領域１０ｍｍ×１０ｍｍ）を被覆してもよい。
【００３１】
補助電極１ａ’の周囲には第２表面を被覆する金属製遮光（蔽）膜１ｓｈが設けられており、遮光膜１ｓｈは、Ｐ型半導体層１ｐの周囲に設けられた高濃度Ｎ型半導体コンタクト層１ｃｔに電気的に接続され、遮光膜１ｓｈには必要に応じて接地電位が与えられる。もちろん、遮光膜１ｓｈを導電体ＣＤＴに電気的に接続してもよい。なお、遮光膜１ｓｈは、厚さ１μｍのＡｌからなる。
【００３２】
コンタクト層１ｃｔは、Ｐ型半導体層１ｐの接合界面からチップのエッジにまで空乏層が広がるのを抑制するチャネルストッパとして機能する。チップのダイシング時においてはチップエッジに結晶欠陥が発生し、これがノイズの原因となっている。本例では、コンタクト層１ｃｔがチャネルストッパとして機能しているので、このような原因によるノイズを抑制することができる。コンタクト層１ｃｔの幅は、空乏層がエッジに到達しない程度に設定される。
【００３３】
半導体基板１ｓ内に空乏層を発生させる構造としては、上記の如くＰＮ接合構造が好ましいが、ショットキ接触構造を用いることもできる。
【００３４】
なお、各半導体の材料、不純物濃度、厚みは以下の通りである。
【００３５】
【表１】

【００３６】
また、導電体ＣＤＴの材料としてはＩｎを用いることができるが、高濃度に不純物が添加されることにより低抵抗化された多結晶Ｓｉ等を用いてもよい。
【００３７】
次に、上記検出器の製造方法について説明する。
【００３８】
▲１▼まず、高抵抗半導体基板１ｓを用意し、第１表面側にＮ型半導体層１ｎを形成する。これは第１表面からＮ型不純物を拡散させることによって形成してもよいが、イオン注入法を用いることもできる。
【００３９】
▲２▼次に、第２表面側にコンタクト層１ｃｔを形成する。これは第２表面からＮ型不純物を拡散させることによって形成してもよいが、イオン注入法を用いることもできる。
【００４０】
▲３▼更に、第２表面側に形成された環状のコンタクト層１ｃｔの内側に、Ｐ型半導体層１ｐを形成する。これは第２表面からＰ型不純物を拡散させることによって形成してもよいが、イオン注入法を用いることもできる。
【００４１】
▲４▼次に、第２表面から第１表面に貫通する貫通孔を複数形成する。貫通孔の形成にはＩＣＰ（誘導結合プラズマ）エッチング等のドライエッチングを用いる。
【００４２】
▲５▼更に、露出した第１及び第２表面及び貫通孔の内壁を熱酸化することによって、ＳｉＯ₂からなる絶縁膜ＩＳＴを形成する。
【００４３】
▲６▼次に、形成された貫通孔内にＩｎ等の導電体ＣＤＴを埋め込む。
【００４４】
▲７▼第２表面上の絶縁膜ＩＳＴにコンタクトホールを形成し、コンタクトホール内にＡｌを蒸着することにより、補助電極１ａ’及び遮光膜１ｓｈを形成する。
【００４５】
▲８▼第１表面上の絶縁膜ＩＳＴにコンタクトホールを形成し、コンタクトホール内にＡｌを蒸着することにより、アノード及びカソード電極１ａ，１ｃを形成する。
【００４６】
▲９▼アノード及びカソード電極１ａ，１ｃ上にバンプＢを形成し、これを配線基板ＳＰ上のパターン配線に取付ける。
【００４７】
以上のようにして製造された検出器ＰＤ１を１つずつ配線基板ＳＰ上に取付けることにより、図１に示した検出装置を製造することができる。
【００４８】
次に、第２の実施形態に係る高エネルギー線検出器について説明する。
【００４９】
図４は、この検出器ＰＤ１の断面図である。本検出器ＰＤ１は、第１の実施形態におけるＮ型半導体層１ｎとＰ型半導体層１ｐの位置を入れ替えることにより、エネルギー線の主吸収領域を構成するＰＮ接合界面を基板下面（第１表面）側に位置させ、当該検出器を、裏面側からエネルギー線が入射する裏面入射型検出器としたものであり、説明において断りのない限り、その構成、材料や不純物濃度、逆バイアス電圧の印加等については、第１の実施形態のものと同一である。
【００５０】
本例において、エネルギー線が入射する側を第２表面とするので、上述の実施形態と同様に、第１表面は基板下面であり、第２表面は基板上面である。
【００５１】
本例の検出器ＰＤ１においては、上記入れ替えによって、アノード及びカソード電極１ａ，１ｃの位置が入れ替わり、貫通孔内に位置する導電体ＣＤＴは、カソード電極１ｃを第２表面に接続することとなる。アノード及びカソード電極１ａ，１ｃは、バンプＢによって上述の配線パターンに接続される。導電体ＣＤＴの配置される貫通孔の内面には、上述の絶縁膜ＩＳＴに代えて高濃度にＮ型不純物が添加された高濃度Ｎ型半導体領域がコンタクト層１ｃｔから延びて位置する。また、第１表面上にはパッシベーション膜（絶縁膜）ＰＶが形成され、そのコンタクトホール内にアノード及びカソード電極１ａ，１ｃが形成される。
【００５２】
すなわち、第１の実施形態においては、導電体ＣＤＴによるＰ型半導体層１ｐとＮ型半導体層１ｎとの電気的接続を抑制するように貫通孔内に絶縁膜ＩＳＴを形成したが、本例では半導体層１ｉ、Ｎ型半導体層１ｎ及びコンタクト層１ｃｔが共に同一導電型であるため、このような絶縁処理を行わなくても良いという利点がある。勿論、行ってもよい。
【００５３】
また、Ｐ型半導体層１ｐは第１表面側に位置することになったので、チャネルストッパとしても機能するコンタクト層１ｃｔはＰ型半導体層１ｐの周囲を囲むように第１表面側に位置し、上記貫通孔はコンタクト層１ｃｔを貫通している。Ｐ型半導体層１ｐの寸法は縦横が１０ｍｍ×１０ｍｍに設定される。
【００５４】
第２表面は、図３に示した補助電極１ａ’及び遮光膜１ｓｈを一体化してなる補助電極１ｃ’によって被覆され、補助電極１ｃ’は導電体ＣＤＴに電気的及び物理的に接続され、導電体ＣＤＴを介して基板表面側のカソード電極１ｃに電気的に接続されている。基板上面側に位置することとなったＮ型半導体層１ｎは網目等のパターンを有し、Ｎ型半導体層１ｎは基板上面側に位置するアキュムレーション層１ａｃ内に位置する。なお、補助電極１ｃ’は、第２表面を被覆しており、全面被覆しても良いし、Ｎ型半導体層１ｎの形状に略一致するパターンを有し、これに重なるように半導体層１ｎ上に位置させても良い。
【００５５】
すなわち、この高エネルギー線検出器においては、半導体基板１ｓの第２表面側に、高エネルギー線の主吸収領域１ｉよりも高いキャリヤ濃度であって所定パターンを有する半導体層１ｎを設け、この半導体層１ｎに導電体ＣＤＴを電気的に接続している。
【００５６】
低い印加電圧で空乏層を形成するためにはキャリア濃度を低くすればよいので、半導体基板１ｓにおける高エネルギー線の主吸収領域１ｉは比較的低いキャリア濃度に設定されるが、上述の抵抗成分減少の観点から、導電体ＣＤＴに接続される基板裏面側の半導体層１ｎは、これよりも高いキャリア濃度を有することとし、この半導体層１ｎの平面形状は格子（網目）状、螺旋状、或いは同心円状などの所定パターンを有することとした。
【００５７】
また、この検出器ＰＤ１においては、入射した高エネルギー線によって入射面表面近傍で発生したキャリアも検出したく、再結合を抑制するよう、半導体基板１ｓよりも高く、半導体層１ｎよりも低いキャリア濃度を有し、半導体基板１ｓの第２表面における露出面から基板内部に向かう深さを有するアキュムレーション層１ａｃを形成し、前記アキュームレーション層１ａｃ内に、半導体層１ｎは形成されている。
【００５８】
半導体の露出表面においては、構成原子の非結合手が表面準位を形成すると共に多くの欠陥準位が存在し、半導体内部においては不整合原子が再結合中心を形成する傾向にあるが、これらの物理的要因は入射線に応じて発生したキャリアの再結合確率を増加させてしまう。アキュムレーション層は、その形成時においては不整合原子のゲッタリングを促進させ、形成後においては露出表面近傍におけるキャリアの再結合を抑制する。
【００５９】
アキュムレーション層１ａｃは、抵抗率の低下が目的ではないので、上述のような機能を奏するよう、前記半導体層１ｎよりも低いキャリア濃度を有することとし、内部に半導体層１ｎが形成されていることとした。なお、本例におけるアキュムレーション層１ａｃはＳｉからなり、厚みはＮ型半導体層１ｎよりも薄く設定される。
【００６０】
なお、図５は、格子状のパターンを有するＮ型半導体層１ｎの平面図である。Ｎ型半導体層１ｎの１つの格子の幅は２０μｍであり、補助電極１ｃ’により被覆される。これにより直列抵抗を更に下げることができ、より高速な応答が実現できる。
【００６１】
次に、本実施形態に係る検出器の製造方法について説明する。
【００６２】
▲１▼まず、高抵抗の半導体基板を用意し、第１表面の周辺領域及び第２表面の周辺領域及び検出領域内のパターン形成領域にコンタクト層１ｃｔ及びＮ型半導体層１ｎを形成する。これは第１及び第２表面からＮ型不純物を拡散させることによって形成してもよいが、イオン注入法を用いることもできる。これらの厚さは共に１．０μｍとする。
【００６３】
▲２▼次に、第１表面側に形成された環状のコンタクト層１ｃｔの内側に、Ｐ型半導体層１ｐを形成する。これは第２表面からＰ型不純物を拡散させることによって形成してもよいが、イオン注入法を用いることもできる。
【００６４】
▲３▼次に、第２表面から第１表面に貫通する貫通孔を複数形成する。貫通孔の形成にはＩＣＰエッチング等のドライエッチングを用いる。
【００６５】
▲４▼更に、貫通孔の内壁にＮ型不純物を添加することにより、コンタクト層１ｃｔを貫通孔内面にも形成し、周囲の低濃度Ｎ型半導体層１ｉと共にハイロー接合を形成する。
【００６６】
▲５▼次に、Ｉｎ等の導電体ＣＤＴを形成された貫通孔内に埋め込む。
【００６７】
▲６▼更に、第２表面の受光部にアキュムレーション層１ａｃを形成する。これは第２表面からＮ型不純物を拡散させることによって形成してもよいが、イオン注入法を用いることもできる。
【００６８】
▲７▼更に、第１および第２表面上に絶縁膜ＩＳＴを形成し、第１表面上の絶縁膜ＩＳＴにコンタクトホールを形成し、コンタクトホール内にＡｌを蒸着することにより、アノード電極及びカソード電極１ａ、１ｃを形成し、第２表面上の絶縁膜ＩＳＴの所定領域内及びＮ型半導体層１ｎのパターン形状に併せた領域内にコンタクトホールを形成し、コンタクトホール内にＡｌを蒸着することにより、補助電極１ｃ’を形成する。
【００６９】
▲８▼第１表面上にパッシベーション膜ＰＶを形成する。パッシベーション膜ＰＶはＳｉＯ₂からなり、この形成にはＣＶＤ（化学的気相成長）法を用いる。
【００７０】
▲９▼第１表面上のパッシベーション膜ＰＶに電気的な接続をとるための開口部を形成し、続いて、アノード及びカソード電極１ａ，１ｃ上にバンプＢを形成し、これを配線基板ＳＰ上のパターン配線に取付ける。
【００７１】
以上のようにして製造された検出器ＰＤ１を１つずつ配線基板ＳＰ上に取付けることにより、図１に示した検出装置を製造することができる。
【００７２】
以上説明したように、上述の高エネルギー線検出器ＰＤ１によれば、デッドスペースを低減することにより、高分解能の高エネルギー線検出装置を提供することができる。なお、上記半導体材料におけるＮ型及びＰ型の導電型は、反転させることもできる。
【００７３】
【発明の効果】
本発明のエネルギー線検出器によれば、デッドスペースを低減することにより、高分解能のエネルギー線検出装置を提供することができる。
【図面の簡単な説明】
【図１】高エネルギー線検出装置の斜視図である。
【図２】図１に示した装置を矢印ＩＩ方向から見た当該装置の側面図である。
【図３】検出器ＰＤ１の断面図である。
【図４】別のタイプの検出器ＰＤ１の断面図である。
【図５】格子状のパターンを有するＮ型半導体層１ｎの平面図である。
【符号の説明】
１ａｃ…アキュムレーション層，１ａ…アノード電極，１ｃ…カソード電極，１ｃｔ…コンタクト層，１ｓｈ…金属製遮光膜，１ｐ…Ｐ型半導体層，１ｎ…Ｎ型半導体層，１ｉ…半導体層，１ｃ’…補助電極，１ａ’…補助電極，Ｂ…バンプ，ＩＳＴ…絶縁膜，ＰＤ１…半導体エネルギー線検出器，ＰＶ…絶縁膜，ＰＷ１…パターン配線，ＰＷＧ…パターン配線，ＳＰ…支持基板。[0001]
BACKGROUND OF THE INVENTION
The present invention is, cosmic rays, alpha rays, beta rays, to energy-ray detector and a device for detecting the high energy beam of γ rays.
[0002]
[Prior art]
In the technical field of high energy ray detection, it is known that many energy rays pass through a semiconductor substrate. In order to increase the effective absorption region of energy rays, attempts such as stacking a plurality of semiconductor substrates have been made. For example, the apparatus described in Japanese Patent Application Laid-Open No. 4-343086 eliminates dead space due to wire bonding in the energy ray incident direction (stacking direction) by reducing the thickness of the peripheral portion of the substrate to be stacked, and stacks at a high density. It is an excellent device that makes it possible.
[0003]
On the other hand, if it is possible to arrange a plurality of detectors in the plane direction (two-dimensional direction) of the substrate at a high density without the space for wire bonding and reduce the insensitive area between the detectors, An incident image constituted by one-dimensional or two-dimensional spread can be detected with high resolution.
[0004]
[Problems to be solved by the invention]
However, in the conventional high energy ray detector, the electrode on one side of the semiconductor substrate can be connected to the wiring pattern located on the same side via the bump, but the bonding electrode is used for the electrode on the other side. It must be connected to the wiring pattern via. Such a connection cannot reduce the dead area between the detectors.
[0005]
Therefore, a method in which an anode and a cathode electrode are provided on the same surface side of a semiconductor substrate and a semiconductor layer connected to each electrode is disposed on the same surface side has been used for a visible light image detector. However, in the detection of high energy rays, in order to increase the effective high energy ray absorption region, it is necessary to extend the depletion layer in the semiconductor substrate to substantially the entire region in the substrate thickness direction, and such electrodes are arranged on the same side. The configuration of could not be adopted.
[0006]
The present invention has been made in view of such problems, arranged at a high density without the space of the wire bonding in the energy ray incident direction (stacking direction), Ru can be reduced dead zones between the detectors and to provide a energy-ray detector及beauty energy ray detector.
[0007]
[Means for Solving the Problems]
To solve the problems described above, engagement Rue energy-ray detector in the present invention, in the Rue energy-ray detector includes a semiconductor substrate for generating a carrier in response to the incidence of energy rays, of the semiconductor substrate- A PN junction interface that constitutes a main absorption region of energy rays and an anode and a cathode electrode for collecting the carriers are arranged on the first surface side that is the direction , and one of these electrodes conducts through the semiconductor substrate. through the body, said a other surface of the semiconductor substrate located in a second surface side of the energy beam is incident, N-type semiconductor layer having a higher carrier concentration than the main absorbent region of the energy beam of the semiconductor substrate electrically connected, said formed by diffusion or ion implantation of N-type impurity from the semiconductor substrate and the second surface, the exposed surface of said second surface of said semiconductor substrate Has a depth toward the interior plate made it comprises a accumulation layer having a lower carrier concentration than the N-type the semiconductor layer.
[0008]
According to this energy-ray detector, the semiconductor substrate is generates carriers (electrons and holes) in response to the incidence of energy rays, these carriers are collected in the anode and cathode electrodes, the carrier flow rate and thus corresponding to the incident intensity of the current Gae energy line shown. Since both the anode and the cathode electrode are provided on one surface side of the semiconductor substrate, they can be connected to a wiring pattern located on the same surface side via bumps. When these are arranged two-dimensionally, the space for wire bonding in the energy ray incident direction (stacking direction) can be eliminated, and the insensitive regions between detectors can be reduced by arranging them at high density.
[0009]
Here, since one of the electrodes is connected to the other surface side of the semiconductor substrate through a conductor penetrating the semiconductor substrate, when a predetermined potential is applied to the anode and cathode electrodes, both the one and other surfaces of the semiconductor substrate are provided. In addition, this potential can be applied. Note that the conductor may be a metal or a semiconductor to which impurities are added at a high concentration. A semiconductor substrate of energy-ray detector, because it is used by the reverse bias voltage or the like is applied, the predetermined potential is set so that a reverse bias voltage or the like is applied to the semiconductor substrate.
[0010]
As a structure for generating a depletion layer in a semiconductor substrate, a PN junction structure is preferable, but a Schottky contact structure can also be used.
[0011]
An anode or a cathode electrode is connected to the other surface of the semiconductor substrate via the through conductor, but this connection structure is a semiconductor substrate as compared with a direct contact structure to the electrode by wire bonding to the other surface. In the structure in which the anode or cathode electrode is connected from one side to the other side via the through conductor, the resistance value of the entire current passage path is higher, and the resistance value is applied to the semiconductor substrate. The voltage is consumed, and the voltage component contributing to the depletion layer formation is reduced. Of course, if the applied voltage is increased, the depletion layer can be spread over substantially the entire region in the thickness direction of the substrate, but this causes an increase in power consumption, heat generation in the resistance portion, and changes in temperature characteristics due to heat generation. In the detection of the energy ray, because the extremely precise measurement is required, such resistance component is desirably are reduced.
[0012]
Therefore, in the energy-ray detector of the present invention, the other surface of the semiconductor substrate, a semiconductor layer of high carrier concentration than the main absorbent region of the high energy beam is provided, connecting the conductors to the semiconductor layer It was. In order to form a depletion layer with a low applied voltage, the semiconductor substrate may have a high resistance, but from the viewpoint of reducing the resistance component, the semiconductor layer on the other side of the substrate connected to the conductor is less than the semiconductor substrate. Further, the planar shape of the semiconductor layer may have a pattern such as a solid shape, a lattice (mesh) shape, a spiral shape, or a concentric shape.
[0013]
In energy-ray detector of the present invention, the space for wire bonding in the energy ray incident direction (stacking direction) when anode and cathode electrodes are connected to the pattern formed wiring support substrate via bumps It is possible to arrange them in high density and reduce the insensitive area between the detectors.
[0014]
Furthermore, Rue energy ray detecting device by arranging a plurality of energy-ray detector in two dimensions, the incident position or primary its individual detector by an output signal to be taken out independently from Rie energy ray An original or two-dimensional image can be detected.
[0015]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, a high energy beam detector according to an embodiment and a high energy beam detection device in which a plurality of the detectors are two-dimensionally arranged will be described. In addition, the same code | symbol is used for the same element and the overlapping description is abbreviate | omitted.
[0016]
FIG. 1 is a perspective view of the high-energy ray detection apparatus according to the first embodiment, and FIG. 2 is a side view of the apparatus shown in FIG.
[0017]
A plurality of detectors PD <b> 1 to PD <b> 9 constituting a high energy beam detector are mounted on a support substrate (wiring substrate, circuit board) SP, and these are arranged two-dimensionally. In the present detector, the anode and the cathode electrode are connected to the pattern wiring formed on the support substrate via the bumps, so that they can be laminated. In the figure, a unit in which two layers are stacked is shown, but this may be three or more layers.
[0018]
This high energy ray detection device detects the incident position of a high energy ray or its one-dimensional or two-dimensional image by independently taking out the output signals from the individual detectors PD1 to PD9 via the pattern wirings PW1 to PW9. be able to. Each of the pattern wirings PW1 to PW9 is connected to one of the anode and the cathode electrode of each of the detectors PD1 to PD9 via a bump (bump electrode) B having a thickness of 15 μm. Connected to the other of the cathode electrodes. The structures of the individual detectors PD1 to PD9 are the same. Therefore, hereinafter, the structure of one detector PD1 will be described.
[0019]
A cross-sectional view of the detector PD1 according to the first embodiment is shown in FIG. In the cross-sectional view, hatching is omitted as necessary in order to easily explain the internal structure. This detector PD1 is a high energy ray detector used for detection of high energy rays, and has a vertical and horizontal dimension of 11 mm × 11 mm and a thickness of 0.5 mm.
[0020]
The detector PD1 includes a semiconductor substrate 1s that generates carriers in response to incidence of high energy rays, and an anode electrode 1a for collecting carriers on one surface (referred to as a first surface) side of the semiconductor substrate 1s. The cathode electrode 1c is disposed, and the anode electrode 1a is connected to the other surface (second surface) side of the semiconductor substrate 1s through a conductor CDT penetrating the semiconductor substrate 1s.
[0021]
In this example, the first surface is the lower surface of the substrate, and the second surface is the upper surface of the substrate. In the description, the side on which the energy beam enters is the second surface.
[0022]
The

electrodes

1a and 1c are connected to the above-described pattern wiring via bumps B. The bump B is made of Ni / Au.
[0023]
According to this high energy ray detector, the semiconductor substrate 1s generates carriers (electrons and holes) in response to the incidence of the high energy rays, but these carriers are collected at the anode and cathode electrodes, and the carrier flow rate is reduced. The current shown corresponds to the incident intensity of the high energy beam. Since both the anode electrode 1a and the cathode electrode 1c are provided on one side of the semiconductor substrate, they can be connected to a wiring pattern located on the same side via bumps. When this is arranged two-dimensionally, a plurality of detectors can be arranged in a high density without the space for wire bonding in the plane direction (two-dimensional direction) of the substrate, and the insensitive area between the detectors can be reduced. .
[0024]
The semiconductor substrate 1s has a PN junction inside (PN junction diode), and forms a depletion layer (energy ray main absorption region) extending from the junction interface by applying a reverse bias to the diode.
[0025]
Here, the side that collects electrons at the time of reverse bias is a cathode (N-type semiconductor), the other is an anode, and the electrodes that collect respective carriers are a cathode electrode 1c and an anode electrode 1a.
[0026]
Since one of the

electrodes

1a and 1c (electrode 1a) provided on the first surface side is connected to the second surface side of the semiconductor substrate 1s through the conductor CDT penetrating the semiconductor substrate 1s, the anode and the cathode When a predetermined potential is applied to the

electrodes

1a and 1c, this potential can be applied to both the first and second surfaces of the semiconductor substrate 1s. Note that the conductor CDT may be a metal or a semiconductor to which impurities are added at a high concentration. In this example, the diameter of the through hole is set to about 100 μm. The semiconductor substrate 1s of the high energy beam detector PD1 is used when a reverse bias voltage is applied as described above. When a reverse bias voltage is applied through both the first and second surfaces of the semiconductor substrate 1s, the depletion layer formed in the semiconductor substrate 1s can be spread over substantially the entire region in the substrate thickness direction.
[0027]
The structure inside the semiconductor substrate 1s will be described in detail. A high-concentration P-type semiconductor layer (diffusion layer) 1p is located on the second surface side of the low-concentration N-type semiconductor substrate 1i, and a high-concentration N-type semiconductor layer (diffusion layer) 1n is located on the first surface side. Is configured.
[0028]
The P-type semiconductor layer 1p is electrically and physically connected to an auxiliary electrode 1a ′ provided on the second surface, and the auxiliary electrode 1a ′ is connected to the anode electrode 1a on the first surface side through the conductor CDT. Is electrically connected. The anode electrode 1a, the cathode electrode 1c, and the auxiliary electrode 1a ′ are made of Al.
[0029]
The N-type semiconductor layer 1n is electrically and physically connected to the cathode electrode 1c provided on the first surface.
[0030]
Each

electrode

1c, 1a is formed in a contact hole of an insulating film IST provided on the first surface of the semiconductor substrate 1s. The insulating film IST extends so as to constitute the inner surface of the through hole in which the conductor CDT is embedded, and insulates the conductor CDT from the surrounding semiconductor material. The insulating film IST is made of SiO ₂ or SiNx. Further, the auxiliary electrode 1a ′ may cover the energy ray incident part (detection region 10 mm × 10 mm).
[0031]
A metal light-shielding film 1sh covering the second surface is provided around the auxiliary electrode 1a ', and the light-shielding film 1sh is a high-concentration N-type semiconductor contact provided around the P-type semiconductor layer 1p. It is electrically connected to the layer 1ct, and a ground potential is applied to the light shielding film 1sh as necessary. Of course, the light shielding film 1sh may be electrically connected to the conductor CDT. The light shielding film 1sh is made of Al having a thickness of 1 μm.
[0032]
The contact layer 1ct functions as a channel stopper that suppresses the depletion layer from spreading from the junction interface of the P-type semiconductor layer 1p to the edge of the chip. During chip dicing, crystal defects are generated at the chip edge, which causes noise. In this example, since the contact layer 1ct functions as a channel stopper, noise due to such a cause can be suppressed. The width of the contact layer 1ct is set such that the depletion layer does not reach the edge.
[0033]
As a structure for generating a depletion layer in the semiconductor substrate 1s, a PN junction structure is preferable as described above, but a Schottky contact structure can also be used.
[0034]
The material, impurity concentration, and thickness of each semiconductor are as follows.
[0035]
[Table 1]

[0036]
In addition, although In can be used as the material of the conductor CDT, polycrystalline Si or the like whose resistance is reduced by adding an impurity at a high concentration may be used.
[0037]
Next, a method for manufacturing the detector will be described.
[0038]
(1) First, a high-resistance semiconductor substrate 1s is prepared, and an N-type semiconductor layer 1n is formed on the first surface side. This may be formed by diffusing N-type impurities from the first surface, but an ion implantation method can also be used.
[0039]
(2) Next, a contact layer 1ct is formed on the second surface side. This may be formed by diffusing N-type impurities from the second surface, but an ion implantation method can also be used.
[0040]
(3) Further, a P-type semiconductor layer 1p is formed inside the annular contact layer 1ct formed on the second surface side. This may be formed by diffusing P-type impurities from the second surface, but an ion implantation method can also be used.
[0041]
(4) Next, a plurality of through holes penetrating from the second surface to the first surface are formed. Dry etching such as ICP (inductively coupled plasma) etching is used to form the through holes.
[0042]
(5) Further, the exposed first and second surfaces and the inner walls of the through holes are thermally oxidized to form an insulating film IST made of SiO ₂ .
[0043]
(6) Next, a conductor CDT such as In is embedded in the formed through hole.
[0044]
(7) A contact hole is formed in the insulating film IST on the second surface, and Al is deposited in the contact hole to form the auxiliary electrode 1a ′ and the light shielding film 1sh.
[0045]
(8) A contact hole is formed in the insulating film IST on the first surface, and Al is deposited in the contact hole, thereby forming anode and

cathode electrodes

1a and 1c.
[0046]
{Circle around (9)} Bumps B are formed on the anode and

cathode electrodes

1a and 1c and attached to the pattern wiring on the wiring board SP.
[0047]
The detector shown in FIG. 1 can be manufactured by attaching the detector PD1 manufactured as described above one by one on the wiring board SP.
[0048]
Next, a high energy beam detector according to the second embodiment will be described.
[0049]
FIG. 4 is a sectional view of the detector PD1. In this detector PD1, the positions of the N-type semiconductor layer 1n and the P-type semiconductor layer 1p in the first embodiment are interchanged so that the PN junction interface that constitutes the main absorption region of the energy beam is the lower surface (first surface) of the substrate The detector is a back-illuminated detector in which energy rays are incident from the back side, and unless otherwise noted, its configuration, material, impurity concentration, reverse bias voltage application, etc. Is the same as that of the first embodiment.
[0050]
In this example, since the energy ray incident side is the second surface, the first surface is the lower surface of the substrate and the second surface is the upper surface of the substrate, as in the above-described embodiment.
[0051]
In the detector PD1 of this example, the positions of the anode and the

cathode electrodes

1a and 1c are switched by the above replacement, and the conductor CDT located in the through hole connects the cathode electrode 1c to the second surface. The anode and

cathode electrodes

1a and 1c are connected to the above wiring pattern by bumps B. On the inner surface of the through hole in which the conductor CDT is disposed, a high concentration N-type semiconductor region to which an N-type impurity is added at a high concentration instead of the insulating film IST is extended from the contact layer 1ct. A passivation film (insulating film) PV is formed on the first surface, and anode and

cathode electrodes

1a and 1c are formed in the contact holes.
[0052]
That is, in the first embodiment, the insulating film IST is formed in the through hole so as to suppress the electrical connection between the P-type semiconductor layer 1p and the N-type semiconductor layer 1n by the conductor CDT. Since the semiconductor layer 1i, the N-type semiconductor layer 1n, and the contact layer 1ct all have the same conductivity type, there is an advantage that it is not necessary to perform such an insulation treatment. Of course, you may go.
[0053]
Since the P-type semiconductor layer 1p is positioned on the first surface side, the contact layer 1ct that also functions as a channel stopper is positioned on the first surface side so as to surround the P-type semiconductor layer 1p. The through hole penetrates the contact layer 1ct. The dimension of the P-type semiconductor layer 1p is set to 10 mm × 10 mm in length and width.
[0054]
The second surface is covered with an auxiliary electrode 1c ′ formed by integrating the auxiliary electrode 1a ′ and the light-shielding film 1sh shown in FIG. 3, and the auxiliary electrode 1c ′ is electrically and physically connected to the conductor CDT to be electrically conductive. It is electrically connected to the cathode electrode 1c on the substrate surface side through the body CDT. The N-type semiconductor layer 1n located on the upper surface side of the substrate has a pattern such as a mesh, and the N-type semiconductor layer 1n is located in the accumulation layer 1ac located on the upper surface side of the substrate. The auxiliary electrode 1c ′ covers the second surface and may cover the entire surface, or has a pattern that substantially matches the shape of the N-type semiconductor layer 1n, and overlaps with the pattern on the semiconductor layer 1n. May be located.
[0055]
That is, in this high energy beam detector, a semiconductor layer 1n having a carrier pattern higher than the main absorption region 1i of the high energy beam and having a predetermined pattern is provided on the second surface side of the semiconductor substrate 1s. A conductor CDT is electrically connected to 1n.
[0056]
In order to form a depletion layer with a low applied voltage, the carrier concentration may be lowered. Therefore, the main absorption region 1i of the high energy beam in the semiconductor substrate 1s is set to a relatively low carrier concentration. In view of the above, the semiconductor layer 1n on the back side of the substrate connected to the conductor CDT has a higher carrier concentration, and the planar shape of the semiconductor layer 1n is a lattice (mesh) shape, a spiral shape, or a concentric circle. A predetermined pattern such as a shape.
[0057]
Further, in this detector PD1, it is desirable to detect carriers generated near the surface of the incident surface by the incident high energy rays, and the carrier concentration is higher than that of the semiconductor substrate 1s and lower than that of the semiconductor layer 1n so as to suppress recombination. An accumulation layer 1ac having a depth from the exposed surface of the second surface of the semiconductor substrate 1s toward the inside of the substrate is formed, and the semiconductor layer 1n is formed in the accumulation layer 1ac.
[0058]
On the exposed surface of the semiconductor, the non-bonding hands of the constituent atoms form surface levels and there are many defect levels. In the semiconductor, mismatched atoms tend to form recombination centers. These physical factors increase the recombination probability of carriers generated according to the incident line. The accumulation layer promotes gettering of mismatched atoms at the time of formation, and suppresses recombination of carriers in the vicinity of the exposed surface after formation.
[0059]
Since the accumulation layer 1ac is not intended to lower the resistivity, the accumulation layer 1ac has a carrier concentration lower than that of the semiconductor layer 1n and has the semiconductor layer 1n formed therein so as to exhibit the above-described function. did. In this example, the accumulation layer 1ac is made of Si, and the thickness is set to be thinner than that of the N-type semiconductor layer 1n.
[0060]
FIG. 5 is a plan view of the N-type semiconductor layer 1n having a lattice pattern. The width of one lattice of the N-type semiconductor layer 1n is 20 μm and is covered with the auxiliary electrode 1c ′. As a result, the series resistance can be further reduced, and a faster response can be realized.
[0061]
Next, a method for manufacturing the detector according to this embodiment will be described.
[0062]
(1) First, a high-resistance semiconductor substrate is prepared, and a contact layer 1ct and an N-type semiconductor layer 1n are formed in a peripheral region on the first surface, a peripheral region on the second surface, and a pattern formation region in the detection region. This may be formed by diffusing N-type impurities from the first and second surfaces, but an ion implantation method can also be used. These thicknesses are both 1.0 μm.
[0063]
(2) Next, a P-type semiconductor layer 1p is formed inside the annular contact layer 1ct formed on the first surface side. This may be formed by diffusing P-type impurities from the second surface, but an ion implantation method can also be used.
[0064]
(3) Next, a plurality of through holes penetrating from the second surface to the first surface are formed. Dry etching such as ICP etching is used to form the through holes.
[0065]
(4) Further, by adding an N-type impurity to the inner wall of the through hole, the contact layer 1ct is also formed on the inner surface of the through hole, and a high-low junction is formed together with the surrounding low concentration N-type semiconductor layer 1i.
[0066]
(5) Next, a conductor CDT such as In is embedded in the formed through hole.
[0067]
(6) Further, an accumulation layer 1ac is formed on the light receiving portion on the second surface. This may be formed by diffusing N-type impurities from the second surface, but an ion implantation method can also be used.
[0068]
(7) Further, an insulating film IST is formed on the first and second surfaces, a contact hole is formed in the insulating film IST on the first surface, and Al is deposited in the contact hole, whereby an anode electrode and a cathode are formed.

Electrodes

1a and 1c are formed, contact holes are formed in a predetermined region of the insulating film IST on the second surface and in a region combined with the pattern shape of the N-type semiconductor layer 1n, and Al is deposited in the contact holes. Thus, the auxiliary electrode 1c ′ is formed.
[0069]
(8) A passivation film PV is formed on the first surface. The passivation film PV is made of SiO ₂ and is formed by a CVD (Chemical Vapor Deposition) method.
[0070]
(9) Openings for electrical connection to the passivation film PV on the first surface are formed, and subsequently, bumps B are formed on the anode and

cathode electrodes

1a and 1c, which are formed on the wiring board SP. Install to the pattern wiring.
[0071]
The detector shown in FIG. 1 can be manufactured by attaching the detector PD1 manufactured as described above one by one on the wiring board SP.
[0072]
As described above, according to the above-described high energy beam detector PD1, it is possible to provide a high resolution high energy beam detector by reducing dead space. Note that the N-type and P-type conductivity types in the semiconductor material can be reversed.
[0073]
【The invention's effect】
According to energy-ray detector of the present invention, by reducing the dead space, it is possible to provide the energy-ray detector of high resolution.
[Brief description of the drawings]
FIG. 1 is a perspective view of a high energy ray detection device.
FIG. 2 is a side view of the apparatus shown in FIG. 1 as viewed from the direction of arrow II.
FIG. 3 is a cross-sectional view of a detector PD1.
FIG. 4 is a cross-sectional view of another type of detector PD1.
FIG. 5 is a plan view of an N-type semiconductor layer 1n having a lattice pattern.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1ac ... Accumulation layer, 1a ... Anode electrode, 1c ... Cathode electrode, 1ct ... Contact layer, 1sh ... Metal light shielding film, 1p ... P type semiconductor layer, 1n ... N type semiconductor layer, 1i ... Semiconductor layer, 1c '... Auxiliary Electrode, 1a '... auxiliary electrode, B ... bump, IST ... insulating film, PD1 ... semiconductor energy ray detector, PV ... insulating film, PW1 ... pattern wiring, PWG ... pattern wiring, SP ... support substrate.

Claims

In Rue energy-ray detector includes a semiconductor substrate for generating a carrier in response to the incidence of energy rays,
A PN junction interface constituting a main absorption region of energy rays and an anode and a cathode electrode for collecting the carriers are arranged on the first surface side which is one side of the semiconductor substrate, and one of these electrodes is used as the semiconductor. via a conductor through the substrate, the a other surface of the semiconductor substrate located in a second surface side of the energy beam is incident has a higher carrier concentration than the main absorbent region of the energy beam of the semiconductor substrate N Electrically connected to the semiconductor layer of the mold ,
An N-type semiconductor formed by diffusing or ion-implanting N-type impurities from the second surface of the semiconductor substrate and having a depth from the exposed surface of the second surface of the semiconductor substrate toward the inside of the substrate. energy-ray detector comprising Te <br/> equipped with accumulation layer having a lower carrier concentration than the layer.

The anode and cathode electrodes energy ray detector according to claim 1, characterized in that it is connected to the pattern wiring formed on the supporting substrate via the bumps.

3. The energy ray detector according to claim 1, wherein the semiconductor layer is thicker than the accumulation layer and has a lattice or mesh pattern, a spiral pattern, or a concentric pattern.

Rue energy ray detecting device by arranging a plurality of energy-ray detector in a two-dimensional shape according to any one of claims 1 to 3.