JP4649874B2 - Radiation imaging device - Google Patents

Radiation imaging device Download PDF

Info

Publication number
JP4649874B2
JP4649874B2 JP2004149079A JP2004149079A JP4649874B2 JP 4649874 B2 JP4649874 B2 JP 4649874B2 JP 2004149079 A JP2004149079 A JP 2004149079A JP 2004149079 A JP2004149079 A JP 2004149079A JP 4649874 B2 JP4649874 B2 JP 4649874B2
Authority
JP
Japan
Prior art keywords
pixel
value
flat panel
readout line
panel detector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004149079A
Other languages
Japanese (ja)
Other versions
JP2005328966A (en
Inventor
昇一 岡村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shimadzu Corp
Original Assignee
Shimadzu Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shimadzu Corp filed Critical Shimadzu Corp
Priority to JP2004149079A priority Critical patent/JP4649874B2/en
Publication of JP2005328966A publication Critical patent/JP2005328966A/en
Application granted granted Critical
Publication of JP4649874B2 publication Critical patent/JP4649874B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

この発明は、放射線を検出するフラットパネル検出器を備えた放射線撮像装置に係り、特に、スイッチングマトリックス基板で複数の読み出しラインから画素値を読み出す技術に関する。   The present invention relates to a radiation imaging apparatus including a flat panel detector for detecting radiation, and more particularly to a technique for reading pixel values from a plurality of readout lines with a switching matrix substrate.

従来、この種の装置として、電荷読み出し制御用のスイッチングマトリックス基板を有するフラットパネル検出器を備え、その画素群のうち同一のデータラインの画素群について読み出すラインを複数に分割して構成されているものがある。   Conventionally, as this type of device, a flat panel detector having a switching matrix substrate for charge readout control is provided, and a line for reading out a pixel group of the same data line among the pixel group is divided into a plurality of parts. There is something.

このように構成されている装置では、フラットパネル検出器の有感層で検出された電荷が蓄積用のコンデンサに蓄積され、所定のタイミングで各コンデンサの電荷が各画素値として各読み出しラインを通して読み出されている。例えば、読み出しラインが平面視で中央部を境として上下の二方向に構成されている場合には、同一データラインに位置する画素群がそれぞれ読み出しラインを介して、中央部を境に上側と下側に向けて読み出されることになる。   In the device configured as described above, the charge detected in the sensitive layer of the flat panel detector is stored in the storage capacitor, and the charge of each capacitor is read through each readout line as each pixel value at a predetermined timing. Has been issued. For example, when the readout line is configured in two directions up and down with the central portion as a boundary in a plan view, the pixel groups located on the same data line are respectively connected to the upper and lower sides with the central portion as a boundary via the readout line. It will be read out to the side.

しかしながら、このような構成を有する従来例の場合には、次のような問題がある。   However, the conventional example having such a configuration has the following problems.

すなわち、従来の装置は、スイッチングマトリックス基板に固有の電荷漏れが同一読み出しライン内において発生し、これに起因して同一読み出しライン内における各画素の電荷が互いの画素値に影響を与える。したがって、同一データライン上であっても読み出しラインごとにその影響度合いが異なるので、全画素の画素値に基づき構成された画像には、読み出しラインの境目にあたる位置に偽像であるアーティファクトが生じるという問題がある。   That is, in the conventional device, charge leakage inherent to the switching matrix substrate occurs in the same readout line, and due to this, the charge of each pixel in the same readout line affects the pixel value of each other. Therefore, since the degree of influence is different for each readout line even on the same data line, an image constructed based on the pixel values of all pixels has artifacts that are false images at positions corresponding to the boundary of the readout line. There's a problem.

特に、被検体等のフラットパネル検出器上での載置バランスにより、同一データラインにおける上の読み出しラインと下の読み出しラインとにおいて放射線強度が大きく異なる結果となった場合には、蓄積する電荷もそれぞれの読み出しラインで大きく異なる。すると、上と下の読み出しラインにまたがるように位置している被検体等による画像は本来連続的に見えるはずであるが、それぞれの電荷漏れによる影響が異なることもあって境界に階調の段差ができる。   In particular, if the radiation balance between the upper readout line and the lower readout line in the same data line is greatly different due to the placement balance on the flat panel detector such as the subject, the accumulated charge is also It is greatly different for each readout line. Then, the image of the subject or the like located so as to straddle the upper and lower readout lines should be continuously visible, but there is a difference in gradation due to the influence of each charge leakage. .

この発明は、このような事情に鑑みてなされたものであって、同一読み出しライン内における画素値を補正することにより、読み出しラインの境界にあたる位置に発生するアーティファクトを抑制することができる放射線撮像装置を提供することを目的とする。   This invention is made in view of such a situation, Comprising: The radiation imaging device which can suppress the artifact which generate | occur | produces in the position which hits the boundary of a read-out line by correct | amending the pixel value in the same read-out line The purpose is to provide.

この発明は、このような目的を達成するために、次のような構成をとる。   In order to achieve such an object, the present invention has the following configuration.

すなわち、請求項1に記載の発明は、放射線を検出するフラットパネル検出器であって
、マトリックス状に配列された画素群を有し、画素群の縦の並びをデータラインとしたと
き、データラインの各々は、複数の読み出しラインから構成され、複数の読み出しライン
から各画素値を読み出すスイッチングマトリックス基板を備え、ある読み出しラインの画
素群についての各画素の画素値を、その読み出しラインの画素群に基づく補正値で補正す
る補正手段を備え、画素値の補正は読み出しラインごとに行われるとともに、前記補正手段は、前記補正値を、読み出しラインの総画素値の平均値に基づく値に係数を乗じて得られる値とすることを特徴とするものである。
That is, the invention according to claim 1 is a flat panel detector for detecting radiation, having a pixel group arranged in a matrix, and when the vertical arrangement of the pixel group is a data line, the data line Each of which is composed of a plurality of readout lines and includes a switching matrix substrate that reads out each pixel value from the plurality of readout lines, and the pixel value of each pixel for a pixel group of a certain readout line is stored in the pixel group of the readout line. Correction means for correcting with a correction value based on the pixel value is corrected for each readout line, and the correction means multiplies the correction value by a coefficient based on an average value of the total pixel values of the readout line. It is a value obtained by the above.

[作用・効果]請求項1に記載の発明によれば、補正手段によって、同一読み出しラインにおける画素数に応じた補正値で、同一読み出しラインの各画素の画素値を補正する。同一読み出しライン内において生じる電荷漏れによる画素値への悪影響は、同一読み出しライン内の画素数に応じて変わるので、これに基づく補正値によって各画素値を補正することで、電荷漏れに起因する画素値への悪影響を抑制できる。したがって、全画素値に基づき構成された画像において、読み出しラインの境界にあたる位置で発生するアーティファクトを抑制することができる。   [Operation / Effect] According to the invention described in claim 1, the correction means corrects the pixel value of each pixel in the same readout line with a correction value corresponding to the number of pixels in the same readout line. Since the adverse effect on the pixel value due to the charge leakage occurring in the same readout line changes depending on the number of pixels in the same readout line, the pixel due to the charge leakage is corrected by correcting each pixel value with the correction value based on this. The adverse effect on the value can be suppressed. Therefore, in an image configured based on all pixel values, it is possible to suppress an artifact that occurs at a position corresponding to the boundary of the readout line.

また、電荷漏れによる悪影響は、同一読み出しライン内における画素数と、総画素値と、スイッチングマトリックス基板の個体差などによって異なる。したがって、総画素値の平均値に係数を乗じて補正値とすることにより、これらを考慮して精度良く補正することができる。
In addition, the adverse effect due to charge leakage differs depending on the number of pixels in the same readout line, the total pixel value, individual differences between switching matrix substrates, and the like. Therefore, by multiplying the average value of the total pixel values by the coefficient to obtain a correction value, it is possible to correct with high accuracy in consideration of these.

また、この発明に置いて、前記係数は、前記スイッチングマトリックス基板における蓄積電荷の漏れ度合いに基づき予め設定されていることが好ましい(請求項3)。電荷蓄積の漏れ度合いは、スイッチングマトリックス基板に固有のものであり、基板の種類や製造プロセス等によって異なるので、予めこれらを考慮しておくと精度良く補正できる。   In the present invention, it is preferable that the coefficient is set in advance based on a leakage degree of accumulated charges in the switching matrix substrate. The degree of leakage of charge accumulation is unique to the switching matrix substrate, and varies depending on the type of substrate, manufacturing process, etc., and can be accurately corrected if these are taken into consideration in advance.

さらに、係数としては、例えば、±0.5%程度が好ましい。経験的にこの程度の値を係数とすることで精度良く補正できているからである。   Furthermore, the coefficient is preferably about ± 0.5%, for example. This is because empirically, this value can be corrected with high accuracy by using the value as a coefficient.

この発明に係る放射線撮像装置によれば、同一読み出しライン内の画素数に基づく補正値によって各画素値を補正することで、電荷漏れに起因する画素値への悪影響を抑制できる。したがって、全画素値に基づき構成された画像において、読み出しラインの境界にあたる位置で発生するアーティファクトを抑制できる。   According to the radiation imaging apparatus according to the present invention, by correcting each pixel value with a correction value based on the number of pixels in the same readout line, an adverse effect on the pixel value due to charge leakage can be suppressed. Therefore, an artifact generated at a position corresponding to the boundary of the readout line can be suppressed in an image configured based on all pixel values.

以下、図面を参照してこの発明の実施例1を説明する。   Embodiment 1 of the present invention will be described below with reference to the drawings.

図1は、実施例に係る放射線撮像装置の概略構成を示すブロック図である。   FIG. 1 is a block diagram illustrating a schematic configuration of the radiation imaging apparatus according to the embodiment.

天板1は、検査対象である被検体Mが載置されるものである。この天板1はX線透過材料などで構成されている。天板1を挟む位置には、X線管3と、X線に有感なフラットパネル検出器5とが対向配備されている。   The top plate 1 is for placing the subject M to be examined. The top plate 1 is made of an X-ray transmitting material. An X-ray tube 3 and a flat panel detector 5 sensitive to X-rays are disposed opposite each other at a position sandwiching the top plate 1.

撮影制御部7は、X線管3からのX線照射を制御する照射制御部9を制御する。照射制御部9の制御は、撮影者によって操作されるキーボード11やマウス13からの指示に応じて、撮影制御部11から出力される指令信号によって行われる。キーボード11やマウス13からは、X線管3のX線照射強度や照射時間、またフラットパネル検出器5における増幅度等に関する情報が指示される。   The imaging control unit 7 controls an irradiation control unit 9 that controls X-ray irradiation from the X-ray tube 3. The irradiation control unit 9 is controlled by a command signal output from the imaging control unit 11 in response to an instruction from the keyboard 11 or the mouse 13 operated by the photographer. Information on the X-ray irradiation intensity and irradiation time of the X-ray tube 3 and the amplification degree in the flat panel detector 5 are instructed from the keyboard 11 and the mouse 13.

フラットパネル検出器5で検出された透過X線に応じた信号は、信号収集部15によって収集される。収集された信号は、データ処理部17において処理されて、構成されたX線画像がモニタ19に映し出される。なお、この発明における補正手段に相当するデータ処理部17は、後述する画素値に係る補正処理も併せて行うようになっている。   Signals corresponding to the transmitted X-rays detected by the flat panel detector 5 are collected by the signal collecting unit 15. The collected signal is processed in the data processing unit 17 and the constructed X-ray image is displayed on the monitor 19. Note that the data processing unit 17 corresponding to the correcting means in the present invention also performs correction processing related to pixel values described later.

ここで図2を参照し、フラットパネル検出器5について詳細に説明する。なお、図2は、フラットパネル検出器の構成を示すブロック図である。   Now, the flat panel detector 5 will be described in detail with reference to FIG. FIG. 2 is a block diagram showing the configuration of the flat panel detector.

この実施例に係るフラットパネル検出器5は、透過X線に応じて検出された電荷を増幅してデジタル信号に変換するアレイアンプ21,23と、この発明の画素に相当するセンサ画素を駆動するゲートドライバ25と、アレイアンプ21,23及びゲートドライバ25を制御する制御回路27とを備えている。   The flat panel detector 5 according to this embodiment drives array amplifiers 21 and 23 that amplify charges detected according to transmitted X-rays and convert them into digital signals, and sensor pixels corresponding to the pixels of the present invention. A gate driver 25 and a control circuit 27 for controlling the array amplifiers 21 and 23 and the gate driver 25 are provided.

この実施例では、フラットパネル検出器5が備えているスイッチングマトリックス基板29がn×2m個(例えば、n=2mであり、3,072×3,072である)のセンサ画素をマトリックス状に備えているものとする。具体的には、図2の一番上(第1行L1)の左から右に向かってセンサ画素1−1〜1−nのn個のセンサ画素が設けられ、二番目(第2行L2)にはセンサ画素2−1〜2−nのn個のセンサ画素が設けられ、……、m番目(第m行Lm)にはセンサ画素m−1〜m−nのn個のセンサ画素が設けられている。これらの各センサ画素のうち第1行L1に位置する各センサ画素1−1〜1−nは、ゲート線GL1からの信号に応じて各々の蓄積電荷が各読み出しラインDU1〜DUnから読み出され、第2行L2に位置する各センサ画素1−2〜2−nは、ゲート線GL2からの信号に応じて各読み出しラインDU1〜DUnから読み出され、……、第m行Lmに位置する各センサ画素m−1〜m−nは、ゲート線GLmからの信号に応じて各読み出しラインDU1〜DUnから読み出される。これらは、フラットパネル検出器5の上半分にあたる第1領域ar1を占めている。なお、フラットパネル検出器5におけるセンサ画素群の縦の並びを、左から順にデータラインDL1,DL2,DL3,……,DLnとする。   In this embodiment, the flat panel detector 5 includes n × 2m switching matrix substrates 29 (for example, n = 2m and 3,072 × 3,072) sensor pixels in a matrix. It shall be. Specifically, n sensor pixels of sensor pixels 1-1 to 1-n are provided from left to right on the top (first row L1) in FIG. 2, and the second (second row L2). ) Is provided with n sensor pixels 2-1 to 2-n, and n sensor pixels m-1 to mn in the m-th (m-th row Lm). Is provided. Among these sensor pixels, the sensor pixels 1-1 to 1-n located in the first row L1 have their accumulated charges read from the read lines DU1 to DUn in accordance with the signal from the gate line GL1. The sensor pixels 1-2 to 2-n located in the second row L2 are read from the readout lines DU1 to DUn in response to a signal from the gate line GL2, and are located in the m-th row Lm. Each sensor pixel m-1 to mn is read from each readout line DU1 to DUn in accordance with a signal from the gate line GLm. These occupy a first area ar1 corresponding to the upper half of the flat panel detector 5. Note that the vertical arrangement of sensor pixel groups in the flat panel detector 5 is defined as data lines DL1, DL2, DL3,.

第1領域ar1の下側には、フラットパネル検出器5の下半分を占める第2領域ar2が位置する。この第2領域ar2には、上述した第1領域ar1を中央で対称となるように各センサ画素が配置されている。   A second region ar2 occupying the lower half of the flat panel detector 5 is located below the first region ar1. In the second area ar2, the sensor pixels are arranged so as to be symmetrical with respect to the first area ar1 described above.

すなわち、第2領域ar2における一番下(第1行L1)の左から右に向かってセンサ画素1−1〜1−nのn個のセンサ画素が設けられ、下から二番目(第2行L2)にはセンサ画素2−1〜2−nのn個のセンサ画素が設けられ、……、下からm番目(第m行Lm)にはセンサ画素m−1〜m−nのn個のセンサ画素が設けられている。これらの各センサ画素のうち第1行L1に位置する各センサ画素1−1〜1−nは、ゲート線GL2mからの信号に応じて各々の蓄積電荷が各読み出しラインDD1〜DUnから読み出され、第2行L2に位置する各センサ画素2−1〜2−nは、ゲート線GL2m−1からの信号に応じて各読み出しラインDD1〜DDnから読み出され、……、第m行Lmに位置する各センサ画素m−1〜m−nは、ゲート線GLm+1からの信号に応じて各読み出しラインDD1〜DDnから読み出される。   That is, n sensor pixels 1-1 to 1-n are provided from left to right at the bottom (first row L1) in the second region ar2, and the second (second row) from the bottom. L2) is provided with n sensor pixels 2-1 to 2-n,..., N (mth row Lm) from the bottom, n sensor pixels m-1 to mn. Sensor pixels are provided. Among each of these sensor pixels, each of the sensor pixels 1-1 to 1-n located in the first row L1 has its accumulated charge read out from each of the read lines DD1 to DUn in accordance with a signal from the gate line GL2m. The sensor pixels 2-1 to 2-n located in the second row L2 are read out from the readout lines DD1 to DDn in response to the signal from the gate line GL2m-1,... The sensor pixels m-1 to mn located are read from the read lines DD1 to DDn according to the signal from the gate line GLm + 1.

このようにフラットパネル検出器5は、データラインDL1に位置している第1領域ar1及び第2領域ar2のセンサ画素1−1,2−1,……,m−1のうち、第1領域ar1のセンサ画素1−1,2−1,……,m−1が上側の読み出しラインDU1〜DUnから読み出され、第2領域ar2のセンサ画素1−1,2−1,……,m−1が下側の読み出しラインDD1〜DDnから読み出されるように構成されている。その他のデータラインDL2,DL3,DLnについても同様であり、フラットパネル検出器5の上側の第1領域ar1と、下側の第2領域ar2とで別々の読み出しが行われる(2ch読み出しとも呼ばれる)。   As described above, the flat panel detector 5 includes the first region among the sensor pixels 1-1, 2-1,..., M−1 in the first region ar1 and the second region ar2 located in the data line DL1. The sensor pixels 1-1, 2-1,..., m-1 of ar1 are read from the upper readout lines DU1 to DUn, and the sensor pixels 1-1, 2-1,. -1 is read from the lower read lines DD1 to DDn. The same applies to the other data lines DL2, DL3, DLn, and separate reading is performed in the upper first area ar1 and the lower second area ar2 of the flat panel detector 5 (also referred to as 2ch reading). .

ここで図3を参照して、上述したセンサ画素1−1〜m−nについて説明する。なお、図3は、センサ画素の回路構成図である。   Here, the sensor pixels 1-1 to mn described above will be described with reference to FIG. FIG. 3 is a circuit configuration diagram of the sensor pixel.

上述した各センサ画素1−1〜m−nは、スイッチングマトリックス基板29においては、図3に示すように構成されている。   Each of the sensor pixels 1-1 to mn described above is configured as shown in FIG.

すなわち、センサ画素1−1〜m−n(図3ではセンサ画素1−1〜2−2の4個だけを例示している)に対応して、検出素子30と、電荷蓄積容量であるコンデンサ31と、ゲート線GL1〜GLm,GLm+1〜GL2mの信号に応じて動作するスイッチング素子としての薄膜トランジスタ33とが形成されている。   That is, corresponding to the sensor pixels 1-1 to mn (only four sensor pixels 1-1 to 2-2 are illustrated in FIG. 3), the detection element 30 and the capacitor that is a charge storage capacitor 31 and a thin film transistor 33 as a switching element that operates in response to signals of the gate lines GL1 to GLm and GLm + 1 to GL2m.

また、フラットパネル検出器5及びスイッチングマトリックス基板29の詳細な構造は、図4に示すようなものである。なお、図4は、フラットパネル検出器及びスイッチングマトリックス基板の一部を示す縦断面図である。   The detailed structures of the flat panel detector 5 and the switching matrix substrate 29 are as shown in FIG. FIG. 4 is a longitudinal sectional view showing a part of the flat panel detector and the switching matrix substrate.

フラットパネル検出器5は、放射線に対して透過性を有する支持基板5aと、その下面側に形成されたバイアス電荷印加用の共通電極5bと、この共通電極5bの下面に正孔注入阻止層5c及び入射した放射線に感応して電子−正孔対キャリアを生成する検出層5dとを積層した状態で備えている。フラットパネル検出器5の下面に設けられたスイッチングマトリックス基板29は、絶縁性基板35の上面に、コンデンサ31の接地側電極31aと、薄膜トランジスタ33のゲート電極33aの上に絶縁膜37を介してコンデンサ31の接続側電極31bと、薄膜トランジスタ33のソース電極33b及びドレイン電極33cが積層形成されている。さらに、その上面には、保護用の絶縁膜39で覆われた状態となっている。   The flat panel detector 5 includes a support substrate 5a that is transparent to radiation, a common electrode 5b for bias charge application formed on the lower surface thereof, and a hole injection blocking layer 5c on the lower surface of the common electrode 5b. And a detection layer 5d that generates electron-hole pair carriers in response to the incident radiation. The switching matrix substrate 29 provided on the lower surface of the flat panel detector 5 is provided on the upper surface of the insulating substrate 35 on the ground side electrode 31a of the capacitor 31 and on the gate electrode 33a of the thin film transistor 33 via the insulating film 37. The connection electrode 31b 31 and the source electrode 33b and drain electrode 33c of the thin film transistor 33 are stacked. Further, the upper surface is covered with a protective insulating film 39.

また、コンデンサ31の接続側電極31bと薄膜トランジスタ33のソース電極33bは、同時形成されて導通されている。絶縁膜37と保護用の絶縁膜39としては、例えば、プラズマSiN膜が採用可能である。フラットパネル検出器5とスイッチングマトリックス基板29とを位置合わせして、例えば、異方導電性フィルム(ACF)や異方導電性ペースト等を間に介在させた状態で、加熱・加圧接着して貼り合わせる。これによりフラットパネル検出器5とスイッチングマトリックス基板29とが貼り合わされて一体化される。   Further, the connection-side electrode 31b of the capacitor 31 and the source electrode 33b of the thin film transistor 33 are formed simultaneously and are electrically connected. As the insulating film 37 and the protective insulating film 39, for example, a plasma SiN film can be employed. The flat panel detector 5 and the switching matrix substrate 29 are aligned and, for example, heated and pressurized bonded with an anisotropic conductive film (ACF) or anisotropic conductive paste interposed therebetween. to paste together. Thereby, the flat panel detector 5 and the switching matrix substrate 29 are bonded and integrated.

このようにフラットパネル検出器5及びスイッチングマトリックス基板29は構成されている。そのため、各センサ画素のコンデンサ31は薄膜トランジスタ33が非作動時であっても、スイッチングマトリックス基板29の材料や構造等に固有のリーク電流の存在により、ある程度の電荷漏れに起因して、共通する読み出しライン(DUnまたはDDn)において隣接するコンデンサ31との間で電荷量の相互移動が生じ得ることが判る。   Thus, the flat panel detector 5 and the switching matrix substrate 29 are configured. Therefore, the capacitor 31 of each sensor pixel has a common readout due to a certain amount of charge leakage due to the presence of leakage current inherent to the material and structure of the switching matrix substrate 29 even when the thin film transistor 33 is not in operation. It can be seen that charge amount mutual transfer can occur between adjacent capacitors 31 in the line (DUn or DDn).

ここで図5を参照し、フラットパネル検出器5における電荷の読み出しについて説明する。なお、図5は、フラットパネル検出器における読み出しの説明に供する図である。   Here, with reference to FIG. 5, the reading of electric charges in the flat panel detector 5 will be described. FIG. 5 is a diagram for explaining reading in the flat panel detector.

上述したような構成を備えているフラットパネル検出器5において、例えば、センサ画素PにおいてX線が入射した場合、データ処理部17は、以下の補正式を用いて各センサ画素1−1〜m−nの電荷量に応じた画素値を補正する。   In the flat panel detector 5 having the above-described configuration, for example, when X-rays are incident on the sensor pixel P, the data processing unit 17 uses each of the sensor pixels 1-1 to m using the following correction formula. The pixel value corresponding to the charge amount of −n is corrected.

P(i,j) = P'(i,j)−K・Σ[P'(i,j)]/J
ここで、上記の符号iはセンサ画素が属する読み出しライン(DU1,DU2やDD1,DD2)を示し、符号jはその読み出しラインに含まれているセンサ画素の総数(この実施例ではm)を示し、符号Pは補正後の画素値を示し、符号P'は補正前の画素値を示し、符号Kはフラットパネル検出器5及びスイッチングマトリックス基板29の材料や構成等に基づく電荷漏れに応じて予め設定されている係数を示す。また、上記Σは、j=1からJまでの総和を示す。上記j及びiの符号は、上述したセンサ画素1−1〜m−nの符号m及びnにそれぞれが対応している。なお、係数Kは、経験的に±0.5%程度が好ましい。電荷漏れによる画素値への影響は、同一読み出しライン内における画素数と、総画素値と、スイッチングマトリックス基板における基板の種類、製造プロセス等や個体差などによって異なるが、上記第2項に係数Kを乗じることにより、これらを考慮して精度良く補正することができる。
P (i, j) = P ′ (i, j) −K · Σ [P ′ (i, j)] / J
Here, the symbol i indicates the readout line (DU1, DU2 or DD1, DD2) to which the sensor pixel belongs, and the symbol j indicates the total number of sensor pixels included in the readout line (m in this embodiment). , P indicates a pixel value after correction, P ′ indicates a pixel value before correction, and K indicates in advance according to charge leakage based on materials and configurations of the flat panel detector 5 and the switching matrix substrate 29. Indicates the set coefficient. Further, Σ represents the total sum from j = 1 to J. The symbols j and i correspond to the symbols m and n of the sensor pixels 1-1 to mn described above, respectively. The coefficient K is preferably about ± 0.5% empirically. The influence on the pixel value due to the charge leakage varies depending on the number of pixels in the same readout line, the total pixel value, the type of substrate in the switching matrix substrate, the manufacturing process, individual differences, and the like. By multiplying, it is possible to correct with high accuracy in consideration of these.

例えば、センサ画素P(図2におけるセンサ画素2−3)は、図5に示すように、第1領域ar1に属するとともに、読み出しラインDU3に位置している。したがって、このセンサ画素Pの画素値Pは、収集されたその画素値P'から、読み出しラインDU3に位置している全センサ画素1−3〜m−3の総画素値の平均値(Σ[P'(i,j)]/J)に係数Kを乗じた補正値を差し引く。これにより読み出しラインが共通している関係で、同一読み出しラインに属する各センサ画素の蓄積電荷が互いに影響し合うことで生じる電荷変動を補正することができる。   For example, as shown in FIG. 5, the sensor pixel P (sensor pixel 2-3 in FIG. 2) belongs to the first region ar1 and is positioned on the readout line DU3. Therefore, the pixel value P of the sensor pixel P is calculated from the collected pixel value P ′ as an average value of the total pixel values of all the sensor pixels 1-3 to m-3 (Σ [ A correction value obtained by multiplying P ′ (i, j)] / J) by a coefficient K is subtracted. As a result, it is possible to correct the charge fluctuation caused by the mutual influence of the accumulated charges of the sensor pixels belonging to the same readout line due to the common readout line.

次に、図6を参照して上述した構成の放射線撮像装置の動作について説明する。なお、図6は、動作を示すフローチャートである。   Next, the operation of the radiation imaging apparatus having the above-described configuration will be described with reference to FIG. FIG. 6 is a flowchart showing the operation.

ステップS1
キーボード11等から指示された撮影条件に応じて撮影制御部7が照射制御部9及びフラットパネル検出器5を制御し、これにより被検体Mの撮影を行う。
Step S1
The imaging control unit 7 controls the irradiation control unit 9 and the flat panel detector 5 according to the imaging conditions instructed from the keyboard 11 or the like, thereby imaging the subject M.

ステップS2
フラットパネル検出器5を介して信号収集部15が透過X線に基づく信号を収集する。
Step S2
A signal collecting unit 15 collects signals based on transmitted X-rays via the flat panel detector 5.

ステップS3
データ処理部17は、信号収集部15から信号を取り込むとともに、上述した補正式を用いて、読み出しラインごとに補正値(上記補正式の第2項)を求める。
Step S3
The data processing unit 17 captures a signal from the signal collecting unit 15 and obtains a correction value (second term of the correction formula) for each readout line using the correction formula described above.

ステップS4
データ処理部17は、読み出しラインごとに求められた補正値を各センサ画素に適用して、補正後の各画素値を求める。
Step S4
The data processing unit 17 applies the correction value obtained for each readout line to each sensor pixel to obtain each pixel value after correction.

ステップS5
データ処理部17は、補正後の各画素値に基づいて画像を構成し、それをモニタ19に出力して表示する。このときの画像は、読み出し方向の境界にあたる位置にアーティファクトが生じない高品質のものとなっている。
Step S5
The data processing unit 17 constructs an image based on each corrected pixel value, and outputs it to the monitor 19 for display. The image at this time is of high quality with no artifacts at the position corresponding to the boundary in the reading direction.

このように、データ処理部17によって、同一読み出しラインにおける画素数に応じた補正値で、同一読み出しラインの各画素の画素値を補正する。同一読み出しライン内において生じる電荷漏れによる画素値への悪影響は、同一読み出しライン内の画素数や総画素値等に応じて変わるので、これに基づく補正値によって各画素値を補正することで、電荷漏れに起因する画素値への悪影響を抑制できる。したがって、全画素値に基づき構成された画像において、読み出しラインの境界にあたる位置で発生するアーティファクトを抑制することができる。   As described above, the data processing unit 17 corrects the pixel value of each pixel in the same readout line with a correction value corresponding to the number of pixels in the same readout line. The adverse effect on the pixel value due to charge leakage that occurs in the same readout line changes according to the number of pixels in the same readout line, the total pixel value, etc., so by correcting each pixel value with a correction value based on this, An adverse effect on pixel values due to leakage can be suppressed. Therefore, in an image configured based on all pixel values, it is possible to suppress an artifact that occurs at a position corresponding to the boundary of the readout line.

この発明は、上記実施形態に限られることはなく、下記のように変形実施することができる。   The present invention is not limited to the above-described embodiment, and can be modified as follows.

(1)上述した各実施例では、縦横のセンサ画素数が同じフラットパネル検出器5を例に採って説明したが、この発明はこのようなフラットパネル検出器5に限定されるものではなく、縦横のセンサ画素数が異なるものであっても適用できる。   (1) In each of the embodiments described above, the flat panel detector 5 having the same number of vertical and horizontal sensor pixels has been described as an example. However, the present invention is not limited to such a flat panel detector 5. The present invention can be applied even when the number of vertical and horizontal sensor pixels is different.

(2)上述した実施例におけるフラットパネル検出器5及びスイッチングマトリックス基板29の構成に限定されるものではなく、読み出しラインが二箇所以上の偶数箇所から読み出される構成のものであれば適用することができる。例えば、3箇所あるいは4箇所から読み出す3チャンネル読み出しや4チャンネル読み出しであっても適用可能である。   (2) The present invention is not limited to the configuration of the flat panel detector 5 and the switching matrix substrate 29 in the above-described embodiment, and may be applied as long as the read line is read from two or more even locations. it can. For example, three-channel reading or four-channel reading that is read from three or four locations is also applicable.

(3)上述した各実施例では、上下方向の中央部を境に読み出しラインが分割されているが、左右方向の中央部を境に読み出しラインを分割したものであっても同様の作用効果を奏する。   (3) In each of the embodiments described above, the readout line is divided with the central portion in the vertical direction as a boundary. However, the same operation and effect can be obtained even if the readout line is divided with the central portion in the horizontal direction as a boundary. Play.

実施例に係る放射線撮影装置の概略構成を示すブロック図である。It is a block diagram which shows schematic structure of the radiography apparatus which concerns on an Example. フラットパネル検出器の構成を示すブロック図である。It is a block diagram which shows the structure of a flat panel detector. センサ画素の回路構成図である。It is a circuit block diagram of a sensor pixel. フラットパネル検出器及びスイッチングマトリックス基板の一部を示す縦断面図である。It is a longitudinal cross-sectional view which shows a part of flat panel detector and a switching matrix board | substrate. フラットパネル検出器における読み出しの説明に供する図である。It is a figure where it uses for description of the reading in a flat panel detector. 動作を示すフローチャートである。It is a flowchart which shows operation | movement.

符号の説明Explanation of symbols

1 … 天板
3 … X線管
5 … フラットパネル検出器
17 … データ処理部(補正手段)
29 … スイッチングマトリックス基板
31 … コンデンサ
33 … 薄膜トランジスタ
1−1〜m−n … センサ画素(画素)
ar1 … 第1領域
ar2 … 第2領域
DU1〜DUn … (上側の)読み出しライン
DD1〜DDn … (下側の)読み出しライン
GL1〜GLm … ゲート線
DL1〜DLn … データライン

DESCRIPTION OF SYMBOLS 1 ... Top plate 3 ... X-ray tube 5 ... Flat panel detector 17 ... Data processing part (correction means)
29 ... Switching matrix substrate 31 ... Capacitor 33 ... Thin film transistor 1-1 to mn ... Sensor pixel (pixel)
ar1 ... first area ar2 ... second area DU1 to DUn ... (upper) read line DD1 to DDn ... (lower) read line GL1 to GLm ... gate lines DL1 to DLn ... data lines

Claims (2)

放射線を検出するフラットパネル検出器であって、
マトリックス状に配列された画素群を有し、
画素群の縦の並びをデータラインとしたとき、
データラインの各々は、複数の読み出しラインから構成され、
複数の読み出しラインから各画素値を読み出すスイッチングマトリックス基板を備え、
ある読み出しラインの画素群についての各画素の画素値を、その読み出しラインの画素群に基づく補正値で補正する補正手段を備え、
画素値の補正は読み出しラインごとに行われるとともに、
前記補正手段は、前記補正値を、読み出しラインの総画素値の平均値に基づく値に係数を乗じて得られる値とすることを特徴とする放射線撮像装置。
A flat panel detector for detecting radiation,
A group of pixels arranged in a matrix;
When the vertical arrangement of pixel groups is a data line,
Each of the data lines is composed of a plurality of read lines,
A switching matrix substrate that reads out each pixel value from a plurality of readout lines,
Correction means for correcting the pixel value of each pixel for a pixel group of a certain readout line with a correction value based on the pixel group of the readout line;
Pixel value correction is performed for each readout line ,
The radiation imaging apparatus according to claim 1, wherein the correction unit sets the correction value to a value obtained by multiplying a value based on an average value of the total pixel values of the readout line by a coefficient .
請求項に記載の放射線撮像装置において、前記係数は、前記スイッチングマトリックス基板における蓄積電荷の漏れ度合いに基づき予め設定されていることを特徴とする放射線撮像装置。 The radiation imaging apparatus according to claim 1 , wherein the coefficient is set in advance based on a degree of leakage of accumulated charges in the switching matrix substrate.
JP2004149079A 2004-05-19 2004-05-19 Radiation imaging device Expired - Fee Related JP4649874B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004149079A JP4649874B2 (en) 2004-05-19 2004-05-19 Radiation imaging device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004149079A JP4649874B2 (en) 2004-05-19 2004-05-19 Radiation imaging device

Publications (2)

Publication Number Publication Date
JP2005328966A JP2005328966A (en) 2005-12-02
JP4649874B2 true JP4649874B2 (en) 2011-03-16

Family

ID=35483993

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004149079A Expired - Fee Related JP4649874B2 (en) 2004-05-19 2004-05-19 Radiation imaging device

Country Status (1)

Country Link
JP (1) JP4649874B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6485278B2 (en) * 2015-08-07 2019-03-20 株式会社島津製作所 Image processing method and X-ray fluoroscopic apparatus

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05150050A (en) * 1991-11-27 1993-06-18 Matsushita Electric Ind Co Ltd Measured data correcting method
JPH0772256A (en) * 1993-09-01 1995-03-17 Fuji Photo Film Co Ltd Apparatus and method for correcting image signal
JPH08215182A (en) * 1995-02-09 1996-08-27 Morita Mfg Co Ltd Medical x-ray photographing device
JPH08257020A (en) * 1995-03-13 1996-10-08 Siemens Ag Method and equipment for generating laminagram by x-ray diagnostic device
JP2002252808A (en) * 2001-02-23 2002-09-06 Sony Corp Image signal processor of image sensor
JP2002537932A (en) * 1999-03-10 2002-11-12 デベックス (プロプライエタリイ) リミテッド Imaging equipment
JP2003033348A (en) * 2001-07-19 2003-02-04 Hitachi Medical Corp Three dimensional x-ray ct scanner
JP2004521721A (en) * 2001-08-28 2004-07-22 ジーイー・メディカル・システムズ・グローバル・テクノロジー・カンパニー・エルエルシー Method and apparatus for identifying and correcting line artifacts in solid state x-ray detectors

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05150050A (en) * 1991-11-27 1993-06-18 Matsushita Electric Ind Co Ltd Measured data correcting method
JPH0772256A (en) * 1993-09-01 1995-03-17 Fuji Photo Film Co Ltd Apparatus and method for correcting image signal
JPH08215182A (en) * 1995-02-09 1996-08-27 Morita Mfg Co Ltd Medical x-ray photographing device
JPH08257020A (en) * 1995-03-13 1996-10-08 Siemens Ag Method and equipment for generating laminagram by x-ray diagnostic device
JP2002537932A (en) * 1999-03-10 2002-11-12 デベックス (プロプライエタリイ) リミテッド Imaging equipment
JP2002252808A (en) * 2001-02-23 2002-09-06 Sony Corp Image signal processor of image sensor
JP2003033348A (en) * 2001-07-19 2003-02-04 Hitachi Medical Corp Three dimensional x-ray ct scanner
JP2004521721A (en) * 2001-08-28 2004-07-22 ジーイー・メディカル・システムズ・グローバル・テクノロジー・カンパニー・エルエルシー Method and apparatus for identifying and correcting line artifacts in solid state x-ray detectors

Also Published As

Publication number Publication date
JP2005328966A (en) 2005-12-02

Similar Documents

Publication Publication Date Title
JP5043373B2 (en) Conversion device, radiation detection device, and radiation detection system
JP6378573B2 (en) Radiation imaging apparatus and radiation imaging system
EP2629509B1 (en) Radiation image sensing apparatus and its driving method
JP5683850B2 (en) Radiation detection element and radiographic imaging device
JP5043374B2 (en) Conversion device, radiation detection device, and radiation detection system
JP5475574B2 (en) Radiation detection element and radiographic imaging device
US11487027B2 (en) Radiation imaging apparatus and radiation imaging system
US6295142B1 (en) Semiconductor apparatus and method for producing it
JP6663210B2 (en) Radiation imaging apparatus and control method thereof
JPWO2009084629A1 (en) Display panel with built-in optical sensor and display device using the same
US9201150B2 (en) Suppression of direct detection events in X-ray detectors
JP4383899B2 (en) Radiation imaging apparatus and radiation imaging system
JP5467846B2 (en) Radiation detection element
JP6887812B2 (en) Radiation imaging device and radiation imaging system
US20170153336A1 (en) Radiation imaging apparatus, radiation imaging system, method for fabricating radiation imaging apparatus
US6753915B1 (en) Photoelectric Conversion Apparatus and Image Pickup Apparatus having an Optimally Positioned Driving Wire
JP6470508B2 (en) Radiation imaging apparatus and radiation imaging system
JP2008252691A (en) Image signal capturing method and apparatus
CN107068701B (en) Array substrate for X-ray detector and X-ray detector including the same
JP4649874B2 (en) Radiation imaging device
JP2020107668A (en) Imaging device and imaging system
JP3039989B2 (en) Radiation imaging device
US8274591B2 (en) Electromagnetic wave detection element
JP2009186268A (en) Image detection apparatus
JP2002051262A (en) Image pickup device, radiograph pickup device and radiograph pickup system using the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090519

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100305

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100615

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100915

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20101012

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101116

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101129

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131224

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees