JP4648087B2 - Deflector fabrication method, charged particle beam exposure apparatus, and device manufacturing method - Google Patents
Deflector fabrication method, charged particle beam exposure apparatus, and device manufacturing method Download PDFInfo
- Publication number
- JP4648087B2 JP4648087B2 JP2005153087A JP2005153087A JP4648087B2 JP 4648087 B2 JP4648087 B2 JP 4648087B2 JP 2005153087 A JP2005153087 A JP 2005153087A JP 2005153087 A JP2005153087 A JP 2005153087A JP 4648087 B2 JP4648087 B2 JP 4648087B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- substrate
- bumps
- bump
- reinforcing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electron Beam Exposure (AREA)
Description
本発明は、主に半導体集積回路等の露光に用いられる電子ビーム露光装置、イオンビーム露光装置等の荷電粒子線露光装置に関するものである。特に、複数の荷電粒子線を用いてパターン描画を行う荷電粒子線露光装置に用いる偏向器、及び偏向器作製方法に関するものである。 The present invention relates to a charged particle beam exposure apparatus such as an electron beam exposure apparatus and an ion beam exposure apparatus mainly used for exposure of a semiconductor integrated circuit or the like. In particular, the present invention relates to a deflector used in a charged particle beam exposure apparatus that performs pattern drawing using a plurality of charged particle beams, and a deflector manufacturing method.
半導体デバイスの生産において、電子ビーム露光技術は、0.1μm以下の微細パターン露光を可能とするリソグラフィの有力候補として脚光を浴びており、いくつかの方式がある。例えば、いわゆる一筆書きでパターンを描画する可変矩形ビーム方式がある。しかしこれはスループットが低く量産用露光機としては課題が多い。スループットの向上を図るものとして、ステンシルマスクに形成したパターンを縮小転写する図形一括露光方式が提案されている。この方式は、繰り返しの多い単純パターンには有利であるが、ロジック配線層等のランダムパターンではスループットの点で課題が多く、実用化に際して生産性向上の妨げが大きい。 In the production of semiconductor devices, the electron beam exposure technique has been spotlighted as a promising candidate for lithography that enables fine pattern exposure of 0.1 μm or less, and there are several methods. For example, there is a variable rectangular beam method that draws a pattern by so-called one-stroke drawing. However, this has a low throughput and has many problems as an exposure machine for mass production. In order to improve the throughput, a figure batch exposure method has been proposed in which a pattern formed on a stencil mask is reduced and transferred. This method is advantageous for simple patterns with many repetitions, but random patterns such as a logic wiring layer have many problems in terms of throughput, and greatly impede productivity improvement in practical use.
これに対して、マスクを用いずに複数本の電子ビームで同時にパターンを描画するマルチビームシステムの提案がなされており、物理的なマスク作製や交換をなくし、実用化に向けて多くの利点を備えている。 In contrast, a multi-beam system that simultaneously draws a pattern with multiple electron beams without using a mask has been proposed, which eliminates the need for physical mask fabrication and replacement, and has many advantages for practical use. I have.
複数の電子ビームを用いてパターン描画を行うマルチ電子ビーム露光装置を開示する文献の例として、“安田 洋:応用物理 69、1135(1994)”がある。図9はそのマルチ電子ビーム露光装置に用いられるブランキングアパーチャアレイの断面図である。このブランキングアパーチャアレイは、開口及び偏向器をアレイ状に配列したものであり、複数の電子ビームの照射を個別に制御することができる。ここで、図中、51が開口、52,53が第一及び第二のブランキング電極をそれぞれ示している。開口を通過した荷電粒子ビームを試料上に照射する時には、第一及び第二のブランキング電極52,53
に接地電位の信号を印加し、遮断する時には、第一及び第二のブランキング電極に正負の電位の信号を同時に印加する。
“Yasuda Hiroshi: Applied Physics 69, 1135 (1994)” is an example of a document disclosing a multi-electron beam exposure apparatus that performs pattern drawing using a plurality of electron beams. FIG. 9 is a sectional view of a blanking aperture array used in the multi-electron beam exposure apparatus. This blanking aperture array has openings and deflectors arranged in an array and can individually control irradiation of a plurality of electron beams. Here, in the figure, 51 indicates an opening, and 52 and 53 indicate first and second blanking electrodes, respectively. When the charged particle beam that has passed through the opening is irradiated onto the sample, the first and second
When a ground potential signal is applied to and cut off, positive and negative potential signals are simultaneously applied to the first and second blanking electrodes.
従来の技術では、電子ビームに電界を加えて電子ビームを偏向する偏向器及びその製造方法について開示する文献として、特開平11−40093号公報(特許文献1)及び特開2001−307990号公報(特許文献2)がある。前記特許文献1に記載の偏向器は、複数の基板を絶縁体を介して貼りあわせてなり、電子ビームを通過するためのビーム通過孔に対して平行に開口され、複数の基板に所定の電圧を印加することによりビーム通過孔を通過する電子ビームを偏向している。 In the prior art, as a document disclosing a deflector that deflects an electron beam by applying an electric field to the electron beam and a manufacturing method thereof, Japanese Patent Laid-Open Nos. 11-40093 (Patent Document 1) and 2001-307990 ( There is a patent document 2). The deflector described in Patent Document 1 is formed by laminating a plurality of substrates through an insulator, and is opened in parallel with a beam passage hole for passing an electron beam, and a predetermined voltage is applied to the plurality of substrates. Is applied to deflect the electron beam passing through the beam passage hole.
前記特許文献2に記載の偏向器は、同一基板上に偏向電極、接地電極、偏向パッド、接地電極パッド及びアパーチャ―(電子の通過する開口部)を有し、さらに偏向電極パッド及び接地電極パッドを偏向電極及び接地電極より短く形成し、偏向電極と電気的に連結している偏向電極パッドに電圧を印加することにより、アパーチャーを通過する電子ビームを偏向している。
上述した特許文献1に開示している電子ビーム偏向器の製造方法は、偏向電極及び電子ビーム通過口を長くとることが容易であり、このため電子ビームを十分に偏向させることができる利点があるが、しかしながら、マルチの電子ビームを偏向するための偏向器を作製することは困難である。 The method of manufacturing the electron beam deflector disclosed in Patent Document 1 described above can easily make the deflection electrode and the electron beam passage opening long, and thus has an advantage that the electron beam can be sufficiently deflected. However, it is difficult to produce a deflector for deflecting multiple electron beams.
さらに、上述した特許文献2に開示している電子偏向器をアレイ化したデバイス製造方法は、電子ビームの通過口、偏向電極、接地電極、偏向電極パッド、接地電極パッド及び偏向電極と接地電極に電気的に結合している配線層を同一基板上に作製しているため、複雑なプロセスを伴うことからマルチの電子ビームを個々独立に偏向させるための全素子を形成することは困難である。 Furthermore, the device manufacturing method in which the electron deflectors disclosed in Patent Document 2 described above are arrayed includes an electron beam passage, a deflection electrode, a ground electrode, a deflection electrode pad, a ground electrode pad, a deflection electrode, and a ground electrode. Since the electrically coupled wiring layers are formed on the same substrate, it is difficult to form all elements for independently deflecting multiple electron beams because of complicated processes.
本発明は、偏向器の作製の容易さの点で有利な偏向器の作製方法を提供することを1つの目的とする。 The present invention, as one object to provide ease in terms of the preferred deflector of a manufacturing method of manufacturing a deflector.
本発明の第1の側面は、複数の荷電粒子線を偏向する偏向器の作製方法に係り、前記作製方法は、第一の基板に、複数の配線、第一アライメントマーク、複数の補強バンプ、複数のストッパーバンプ、及び、前記複数の配線にそれぞれ連結された複数の電極バンプを設け、第二の基板に、第二アライメントマーク、複数の補強パッド、複数のストッパーパッド、前記荷電粒子線を偏向するための複数の偏向電極、及び、前記複数の偏向電極にそれぞれ連結された複数の電極パッドを設け、前記複数の電極バンプの高さおよび前記複数の補強バンプの高さより低い所定の高さを有し、かつ、前記複数の電極バンプそれぞれのアスペクト比および前記複数の補強バンプそれぞれのアスペクト比よりそれぞれ小さいアスペクト比を有するように、荷重を加えて前記複数のストッパーバンプを変形させ、前記第一の基板と第二の基板とを前記第一アライメントマークと前記第二アライメントマークとを用いて整合させ、前記ストッパーバンプおよび前記ストッパーパッドが互いに接触するまで前記第一の基板および第二の基板を互いに押し付けて、前記電極バンプおよび前記電極パッド、ならびに、前記補強バンプおよび前記補強パッドをそれぞれ常温接合する。 A first aspect of the present invention relates to a manufacturing method of a deflector that deflects a plurality of charged particle beams, the manufacturing method including a plurality of wirings, a first alignment mark, a plurality of reinforcing bumps on a first substrate, A plurality of stopper bumps and a plurality of electrode bumps respectively connected to the plurality of wirings are provided, and a second alignment mark, a plurality of reinforcing pads, a plurality of stopper pads, and the charged particle beam are deflected on a second substrate. A plurality of deflection electrodes and a plurality of electrode pads respectively connected to the plurality of deflection electrodes, and having a predetermined height lower than the height of the plurality of electrode bumps and the height of the plurality of reinforcement bumps. And having an aspect ratio smaller than the aspect ratio of each of the plurality of electrode bumps and the aspect ratio of each of the plurality of reinforcing bumps. The plurality of stopper bumps are deformed to align the first substrate and the second substrate using the first alignment mark and the second alignment mark, and the stopper bump and the stopper pad are The first substrate and the second substrate are pressed against each other until they come into contact with each other, and the electrode bumps and the electrode pads, and the reinforcing bumps and the reinforcing pads are bonded at room temperature.
本発明の第2の側面は、荷電粒子線露光装置に係り、前記荷電粒子線露光装置は、前記作製方法により作製された偏向器を備える。 A second aspect of the present invention relates to a charged particle beam exposure apparatus, and the charged particle beam exposure apparatus includes a deflector manufactured by the manufacturing method.
本発明の第3の側面は、デバイス製造方法に係り、前記デバイス製造方法は、前記荷電粒子線露光装置を用いて露光対象に露光を行う工程と、前記工程で露光された前記露光対象を現像する工程とを有する。 A third aspect of the present invention relates to a device manufacturing method, wherein the device manufacturing method develops the exposure target exposed in the step, the step of exposing the exposure target using the charged particle beam exposure apparatus. The process of carrying out.
本発明によれば、偏向器の作製の容易さの点で有利な偏向器の作製方法を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention , the manufacturing method of a deflector advantageous at the point of the ease of manufacture of a deflector can be provided .
本発明に係る偏向器の好ましい形態は、第一の基板である配線基板に荷電ビームの通過する複数の貫通孔、電気的接合用の電極バンプ、該電極バンプと電気的に連結している配線、該配線の終端で電気的に連結している外部制御電極、電気的に絶縁されている接合強度補強用の補強バンプ及びアライメントマークを設け、第二の基板である電極基板に荷電ビームの通過する複数の貫通孔、該貫通孔を通過する荷電ビームの軌道を偏向制御するために該各貫通孔の両側壁の相対向した位置に第一の偏向電極及び第二の偏向電極から成る電極対を有する偏向電極、該偏向電極と電気的に連結した電極パッド、電気的に絶縁されている接合強度補強用の補強パッド及びアライメントマークを設け、前記第一の基板と前記第二の基板の両基板表面を清浄化し、該清浄化後、前記両基板を相対向して前記アライメントマークを用いて整合し、前記両基板の両側から荷重を印加させ、該荷重印加によって前記電極バンプと前記電極パッド、及び前記補強バンプと前記補強パッドをそれぞれ常温接合させて前記両基板を一体化したことを特徴とする。 In a preferred embodiment of the deflector according to the present invention, a plurality of through-holes through which a charged beam passes, a wiring bump electrically connected to the electrode bump, and a wiring electrically connected to the electrode bump are formed on a wiring board as a first board. An external control electrode electrically connected at the end of the wiring, a reinforcing bump for reinforcing the bonding strength and an alignment mark which are electrically insulated, and a charged beam passing through the electrode substrate which is the second substrate A plurality of through holes, and an electrode pair comprising a first deflection electrode and a second deflection electrode at opposite positions on both side walls of each through hole in order to control deflection of the trajectory of the charged beam passing through the through hole. A deflection electrode having electrode, an electrode pad electrically connected to the deflection electrode, a reinforcement pad for reinforcing bonding strength that is electrically insulated, and an alignment mark, and both the first substrate and the second substrate. Clean the substrate surface After the cleaning, the two substrates are opposed to each other and aligned using the alignment marks, and a load is applied from both sides of the two substrates, and the electrode bump, the electrode pad, and the reinforcement are applied by applying the load. The bumps and the reinforcing pad are each bonded at room temperature to integrate the both substrates.
本発明に係る偏向器の他の好ましい形態は、第一の基板基板に荷電ビームの通過する複数の貫通孔、電気的接合用の電極バンプ、該電極バンプと電気的に連結している配線、該配線の終端で電気的に連結している外部制御電極、電気的に絶縁されている接合強度補強用の補強バンプ、接合時ストッパーとして作用するストッパーバンプ及びアライメントマークを設け、第二の基板に荷電ビームの通過する複数の貫通孔、該貫通孔を通過する荷電ビームの軌道を偏向制御するために該各貫通孔の両側壁の相対向した位置に第一の偏向電極及び第二の偏向電極から成る電極対を有する偏向電極、該偏向電極と電気的に連結した電極パッド、電気的に絶縁されている接合強度補強用の補強パッド、接合時に該ストッパーバンプと当接するストッパーパッド及びアライメントマークを設け、前記第一の基板と前記第二の基板の両基板表面を清浄化し、該清浄化後、前記両基板を相対向して前記アライメントマークを用いて整合し、前記ストッパーバンプと前記ストッパーパッドが互いに接触し当接するまで前記両基板の両側から荷重を印加して行き、該荷重印加によって前記電極バンプと前記電極パッドを及び前記補強バンプと補強パッドを常温接合させることによって前記両基板を一体化したことを特徴とする。 Another preferred embodiment of the deflector according to the present invention includes a plurality of through holes through which a charged beam passes through the first substrate substrate, electrode bumps for electrical bonding, wiring electrically connected to the electrode bumps, An external control electrode that is electrically connected at the end of the wiring, a reinforcing bump that is electrically insulated to reinforce the bonding strength, a stopper bump that acts as a stopper during bonding, and an alignment mark are provided on the second substrate. A plurality of through-holes through which the charged beam passes, and a first deflection electrode and a second deflection electrode at opposite positions on both side walls of each through-hole in order to control deflection of the trajectory of the charged beam passing through the through-hole A deflection electrode having a pair of electrodes, an electrode pad electrically connected to the deflection electrode, a reinforcement pad for reinforcing bonding strength that is electrically insulated, and a stopper that contacts the stopper bump at the time of bonding And cleaning the surfaces of both the first substrate and the second substrate, and after the cleaning, align the two substrates opposite to each other using the alignment mark, A load is applied from both sides of the two substrates until the stopper bump and the stopper pad come into contact with each other, and the electrode bump and the electrode pad and the reinforcing bump and the reinforcing pad are bonded at room temperature by applying the load. The two substrates are integrated with each other.
前記補強バンプの1個当たりの平面における面積は、前記電極バンプの1個当たりの平面における面積に対して同等以上の大きさであり、好ましくは100[μm2]以上、1[mm2]以下で前記両基板を一体化させる。 The area of the reinforcing bump per plane is equal to or larger than the area of the electrode bump per plane, preferably 100 [μm 2 ] or more and 1 [mm 2 ] or less. The two substrates are integrated with each other.
前記ストッパーバンプの1個当たりの平面における面積は、前記電極バンプ及び前記補強バンプの1個当たりの平面における面積よりも大きく、好ましくは、平面におけるストッパーバンプの総面積は、平面における前記電極バンプ及び前記補強バンプの総面積の和の20%以上で前記両基板を一体化させる。前記ストッパーバンプの高さは、前記電極バンプの高さ及び前記補強バンプの高さより低いことが好ましい。 The area of the stopper bump on the plane is larger than the area of the electrode bump and the reinforcing bump on the plane. Preferably, the total area of the stopper bump on the plane is the electrode bump and the plane on the plane. The two substrates are integrated with 20% or more of the total area of the reinforcing bumps. The height of the stopper bump is preferably lower than the height of the electrode bump and the height of the reinforcing bump.
前記バンプ及び前記パッドは、塑性変形能を有する金属材料からなり、好ましくは面心立方晶を有する金属材料であり、Au、CuまたはAlであることを特徴とする。 The bump and the pad are made of a metal material having plastic deformability, preferably a metal material having a face-centered cubic crystal, and are Au, Cu, or Al.
前記バンプ及び前記パッドは、塑性変形能を有する金属材料からなり、好ましくは低融点を有する金属材料であり、InまたはSnであることを特徴とする。 The bump and the pad are made of a metal material having plastic deformability, preferably a metal material having a low melting point, and are In or Sn.
本発明に係る偏向器作製方法の好ましい形態は、第一の基板である配線基板に荷電ビームの通過する複数の貫通孔、電気的接合用の電極バンプ、該電極バンプと電気的に連結している配線、該配線の終端で電気的に連結している外部制御電極、電気的に絶縁されている接合強度補強用の補強バンプ、接合時ストッパーとして作用するストッパーバンプ及びアライメントマークを設け、第二の基板である電極基板に荷電ビームの通過する複数の貫通孔、該貫通孔を通過する荷電ビームの軌道を偏向制御するために該各貫通孔の両側壁の相対向した位置に第一の偏向電極及び第二の偏向電極から成る電極対を有する偏向電極、該偏向電極と電気的に連結した電極パッド、電気的に絶縁されている接合強度補強用の補強パッド、接合時に前記ストッパーバンプと当接するストッパーパッド及びアライメントマークを設け、前記配線基板と前記電極基板の両基板表面を清浄化し、該清浄化後、前記両基板を相対向して前記アライメントマークを用いて整合し、前記ストッパーバンプと前記ストッパーパッドが互いに接触し当接するまで前記両基板の両側から荷重を印加して行き、該荷重印加によって前記電極バンプと前記電極パッド及び前記補強バンプと補強パッドを常温接合させることによって前記両基板を一体化させる。 A preferred embodiment of the deflector manufacturing method according to the present invention is that a wiring substrate as a first substrate is electrically connected to a plurality of through holes through which a charged beam passes, electrode bumps for electrical bonding, and the electrode bumps. Wiring, external control electrodes that are electrically connected at the end of the wiring, reinforcing bumps that are electrically insulated to reinforce the bonding strength, stopper bumps that act as stoppers during bonding, and alignment marks. A plurality of through holes through which a charged beam passes through the electrode substrate, and a first deflection at opposite positions on both side walls of each through hole to control deflection of the trajectory of the charged beam through the through hole. A deflection electrode having an electrode pair consisting of an electrode and a second deflection electrode, an electrode pad electrically connected to the deflection electrode, a reinforcing pad for reinforcing joint strength that is electrically insulated, and A stopper pad and an alignment mark that contact the bumps are provided, and both the substrate surfaces of the wiring substrate and the electrode substrate are cleaned, and after the cleaning, the substrates are opposed to each other and aligned using the alignment mark, By applying a load from both sides of the two substrates until the stopper bump and the stopper pad are in contact with each other and abutting each other, and by applying the load, the electrode bump and the electrode pad and the reinforcing bump and the reinforcing pad are joined at room temperature The two substrates are integrated.
前記ストッパーバンプは、前記常温接合前にバンプ潰しによって、予め所定の高さまで高さ調整する。また、前記清浄化はイオンあるいは中性化したイオン(中性粒子)による衝撃で行うことができる。 The stopper bump is adjusted in advance to a predetermined height by crushing the bump before the room temperature bonding. The cleaning can be performed by impact with ions or neutralized ions (neutral particles).
図1、図2、図3及び図4は本発明の特徴を良く表す図である。これらの図において、1は第一のSi基板(配線基板)であり、2は第一のSi基板1に形成した絶縁体からなるSi酸化膜であり、3は第一のSi基板1に貫通孔明けによって形成した電子線通過口である。4は電子線通過口3の内壁に帯電防止のために形成した導電体からなるシールド電極であり、5は第一のSi基板に形成したAuからなる電極バンプである。6は個々の電極バンプ5と一対一に各々独立に電気的結合しており、第一のSi基板に形成した多層配線回路である。7は電極バンプ5の周囲に配置したAuからなる補強バンプであり、9,18は第一のSi基板と第二のSi基板を常温接合する時、基板同士を整合するためのアライメントマークである。
1, FIG. 2, FIG. 3 and FIG. 4 are diagrams showing the features of the present invention well. In these drawings, 1 is a first Si substrate (wiring substrate), 2 is a Si oxide film made of an insulator formed on the
11は第二のSi基板(電極基板)であり、12は第二のSi基板11の両表面に形成した絶縁体からなるSi酸化膜であり、13は第二のSi基板に貫通孔明けによって形成した電子線通過口である。14は電子線通過口13の両側壁に各々独立に設け、電子線を偏向させるための電極対を有する偏向電極であり、15は個々の偏向電極14と各々独立に電気的に結合しているAuからなる電極パッドである。16は両Si基板1,11を接合する際に、接合強度をさらに補強するためのAuからなる補強パッドであり、19は両Si基板1,11を常温接合する時、該両Si基板の両側から印加する印加荷重である。
11 is a second Si substrate (electrode substrate), 12 is an Si oxide film made of an insulator formed on both surfaces of the
上記構成において、第一のSi基板1は、一方の面に絶縁体であるSi酸化膜2をスパッター成膜により形成し、さらに該Si酸化膜2上に半導体プロセスを用いて3層から成るAl配線を有する多層配線回路6(各層のAl配線は、Si酸化膜2によってそれぞれ電気的に絶縁されている)を形成し、該多層配線回路6上にスルーホールを形成し、該スルーホールを通して電気的に結合させるための電極バンプ5をAuメッキによって形成した。各々の該電極バンプ5は、多層配線回路6を介して各々の外部制御電極10と一対一に電気的に連結している。すなわち電極バンプ5と外部制御電極10は、各々独立に多層配線回路6(電極バンプ5の個数と、同数の多層配線回路6が必要であるが、図2においては2本の配線のみを図示し、残りの配線については図示を省略している)を通して電気的に結合している。さらに、Auからなる補強バンプ7は、Si基板1の電極バンプ5の周辺位置にAuメッキによって形成した。上記の外部制御電極10は、多層配線回路6の終端の直上に形成したスルーホールを通して該多層配線回路6と電気的に結合しており、Auメッキによって作製した。
In the above configuration, the first Si substrate 1 is formed by forming an Si oxide film 2 as an insulator on one surface by sputtering, and further forming a three-layer Al film on the Si oxide film 2 using a semiconductor process. A
そして、アライメントマーク9は、外周位置にAu薄膜成膜によって形成した。上記電極バンプ5、補強バンプ7及び外部制御電極10は、フォトレジスト工程とAuメッキ工程によって同時に形成した。従って、上記Auメッキ工程においては、上記電極バンプ5、補強バンプ7及び外部制御電極10の各バンプ高さは同一であり、約15μmであった。この後、第一のSi基板1は、裏面を研磨により薄片化し、200μmの厚さとした。さらに、200μmの厚さに加工した第一のSi基板1には、フォトレジスト工程及びICPRIEエッチング手法を用い電子線通過口3となる貫通孔を形成した。電子線通過口3は、60μm×30μmの矩形であり、32×32のマトリックス状に配列(図2においては模式的に6×6マトリックス状に図示している)されている。そして、この後、電子線通過口3の内壁に帯電防止のために導電体Auからなるシールド電極4を形成した。上記工程を経た第一のSi基板1は、薄片化研磨によって片面にのみSi酸化膜2を有することを余儀なくされため、Si酸化膜2を有する面を凸状にして湾曲している。すなわち、残留応力が発生している状態にある。
And the
一方、第二のSi基板11は、両面に絶縁体であるSi酸化膜12を形成し、フォトレジスト工程及びICPRIEエッチング工程を用いて偏向電極14の作製個所に、先ず貫通孔(図示なし)を形成し、該貫通孔にCuメッキ工程によって導電体であるCuを充填することにより、電極対を有する偏向電極14を形成した。この後さらにフォトレジスト工程及びICPRIEエッチング工程を用いて電子線通過口13となる貫通孔を形成した。ここで、該電子線通過口13は50μm×30μmの矩形であり、32×32のマトリックス状に配列して作製されている。上記工程において、電子線通過口13の両側壁に偏向電極14を形成した。そして、フォトレジスト工程及び成膜工程を用いて偏向電極14の近傍位置に個々の偏向電極14とそれぞれ一対一に電気的に連結した電極パッド15を、該電極パッド15の周辺位置に補強パッド16を、及びアライメントマーク18をAu薄膜成膜でそれぞれ形成した。
On the other hand, the
上記工程を経た第一のSi基板1と第二のSi基板11は、減圧Ar雰囲気中に導入し、Arイオンスパッターリングでそれぞれ両接合面の洗浄を行い、この後大気中で該両Si基板を相対向させ、それぞれのアライメントマーク9及び18を用いてSi基板1及びSi基板11を整合して、すなわち電極バンプ5と電極パッド15及び補強バンプ7と補強パッド16が互いに相対向して重畳するように整合し、この整合状態で、図4に見るように印加荷重19を該両Si基板1,11に印加し、第一のSi基板1と第二のSi基板11を室温で常温接合した。
The first Si substrate 1 and the
本実施例において、電極バンプ5及び補強バンプ7は、いずれも同一形状であり、19μm直径であって、高さが15μmある。これらのバンプは一括のAuメッキで形成したものである。好ましくは、補強バンプの1個当たりの平面における面積は電極バンプの1個当たりの平面における面積に比較して同等以上であり、100[μm2]以上1[mm2]以下であることが望ましい。尚、電極バンプ5は配線上にメッキで形成するため、どうしても該バンプの下部個所に狭窄部を生ずる。このため、強度的に考えた場合、6μm角よりも小さい電極バンプを形成できない。従って、好ましくは該電極バンプ5の平面での面積は36[μm2](6μm角)以上、2500[μm2](50μm角)以下が望ましい。
In this embodiment, the electrode bumps 5 and the reinforcing
第一のSi基板1は、上記したように片面研磨によってSi酸化膜を除去したため、残留応力により湾曲変形している。このため、湾曲変形していない第二のSi基板11と湾曲変形している第一のSi基板1を常温接合した後、該湾曲変形の復元力によって接合個所の剥離が懸念されたが、剥離することなく該接合部での電極バンプ5と電極パッド15、及び補強バンプ7と補強パッド16はそれぞれ強固に接合した。
The first Si substrate 1 is curved and deformed due to residual stress because the Si oxide film is removed by single-side polishing as described above. For this reason, after the
本実施例において、第一のSi基板1及び第二のSi基板11に設けたそれぞれ電子線通過口3及び13は、32×32(=1024個)の正方マトリックス状に配置されている。第二のSi基板11の電子線通過口13を通過する電子線を偏向させるための偏向電極14は該電子線通過口13の両側壁に2048個、該偏向電極14の近傍に該偏向電極14と電気的に連結した電極パッド15は該偏向電極14と同数の2048個、電極パッド15の周辺に配置した強度補強用の補強パッド16は380個それぞれ設けられており、そして第一のSi基板1の電極バンプ5は第二のSi基板11の該電極パッド15と同数の2048個、及び補強バンプ7は該補強パッド16と同数の380個それぞれ配置されている。そして両Si基板の両側から上記手法によって50[kg]の印加荷重を加えることによって、それぞれ電極バンプ5と電極パッド15及び補強バンプ7と補強パッド16間を接合した。接合後の該バンプと該パッドの接合応力は約130[Mpa]であり、強固に接合した。尚、この接合応力は上記の一組のバンプとパッド間の最大剥離応力32[Mpa](最大剥離応力をシミュレ一ションによって求めた)よりも大きい値であった。すなわち、上記の接合方法によって、電極バンプ5と電極パッド15間の接合部は剥離することなく強固に接合した。
In this embodiment, the electron
上記接合過程を経て、第一のSi基板1である配線基板と第二のSi基板11である電極基板を一体化して作製した偏向器は、真空装置内に設けた測定装置に取り付け、電子線(図示なし)を電子線通過口3,13に導き、任意の電子線通過口13の両壁の偏向電極14に同電圧(零電圧)を外部制御電極10から印加した時、該電子線は蛍光板(図示なし)の中央部上で蛍光(図示なし)を発した。そして該両側壁の偏向電極14にそれぞれ−5[V]及び+5[V]になるように外部制御電極10から電圧を印加した時、電子線通過口3,13を通過した電子線は、+5[V]を印加した偏向電極側に大きく偏向し、蛍光板(図示なし)の隅部で蛍光を発したことが確認された。さらに、該電子線通過口13を通過する電子線の偏向を上記方法と同様にして調べたところ、全ての電子線通過口13で上記と同様な電子線の偏向が観察された。すなわちマルチの偏向器としての機能を果たすことが確認された。
A deflector manufactured by integrating the wiring substrate which is the first Si substrate 1 and the electrode substrate which is the
本実施例の場合、電子線を用いて偏向を確認したが、電荷を有する荷電ビームであっても良く、何ら本発明の意図するところに変わりはない。 In the case of this embodiment, the deflection was confirmed using an electron beam, but a charged beam having a charge may be used, and there is no change as intended by the present invention.
図5、図6、図7及び図8は本発明の特徴を良く表す図である。これらの図において、1は第一のSi基板であり、2は第一のSi基板1に形成した絶縁体からなるSi酸化膜であり、3は第一のSi基板1に貫通孔明けによって形成した電子線通過口である。4は電子線通過口3の内壁に帯電防止のために形成した導電体からなるシールド電極であり、5は第一のSi基板に形成したAuからなる電極バンプである。6は個々の電極バンプ5と一対一に各々独立に電気的結合しており、第一のSi基板に形成した多層配線回路であり、7は電極バンプ5の周囲に配置したAuからなる補強バンプである。8は第一のSi基板1と第二のSi基板11を常温接合した時にストッパーとしての機能を有するストッパーバンプであり、9,18は第一のSi基板1と第二のSi基板11を常温接合する時、基板同士を整合するためのアライメントマークである。11は第二のSi基板であり、12は第二のSi基板11の両表面に形成した絶縁体からなるSi酸化膜であり、13は第二のSi基板11に貫通孔明けによって形成した電子線通過口である。14は電子線通過口13の両側壁に各々独立に設け、電子線を偏向させるための偏向電極であり、15は個々の偏向電極14と各々独立に電気的に結合しているAuからなる電極パッドである。16は両Si基板1,11を接合する際に、接合強度をさらに補強するためのAuからなる補強パッドであり、17は第一のSi基板1と第二のSi基板11を常温接合した時にストッパーバンプ8と接触し、当接するAuからなるストッパーパッドである。19は両Si基板1,11を常温接合する時、該両Si基板の両側から印加する印加荷重である。
5, FIG. 6, FIG. 7 and FIG. 8 are diagrams showing the features of the present invention well. In these figures, 1 is a first Si substrate, 2 is a Si oxide film made of an insulator formed on the
上記構成において、第一のSi基板1の両面に絶縁体であるSi酸化膜2をスパッター成膜により形成し、さらに該Si酸化膜2上に半導体プロセスを用いて3層から成るAl配線を有する多層配線回路6(各層のAl配線は、Si酸化膜2によってそれぞれ電気的に絶縁されている)を形成し、該多層配線回路6上にスルーホールを形成し、該スルーホールを通して電気的に結合させるための電極バンプ5をAuメッキによってそれぞれ形成した。各々の該電極バンプ5は多層配線回路6を介して各々の外部制御電極10と一対一に電気的に連結している。すなわち各々独立に多層配線回路6(電極バンプ5の個数と、同数の多層配線回路6が必要であるが、図6においては2本の配線のみを図示し、残りの配線については図示を省略してある)を通して電気的に結合している。
In the above configuration, the Si oxide film 2 as an insulator is formed on both surfaces of the first Si substrate 1 by sputtering film formation, and further, an Al wiring composed of three layers is formed on the Si oxide film 2 using a semiconductor process. A multilayer wiring circuit 6 (Al wiring of each layer is electrically insulated by the Si oxide film 2) is formed, and a through hole is formed on the
さらに、第一のSi基板1は、電極バンプ5の周辺位置にAuからなる補強バンプ7及びストッパーバンプ8をAuメッキによってそれぞれ形成した。上記の外部制御電極10は、多層配線回路6の終端の直上に形成したスルーホールを通して該多層配線回路6と電気的に結合しており、Auメッキによって作製した。そして外周位置にアライメントマーク9をAu薄膜成膜によって形成した。上記電極バンプ5、補強バンプ7及び外部制御電極10はフォトレジスト工程とAuメッキ工程によって同時に形成した。従って、上記Auメッキ工程においては、上記電極バンプ5、補強バンプ7、ストッパーバンプ8及び外部制御電極10の各バンプ高さは同一であり、約15μmであった。この後、第一のSi基板1は、裏面を研磨により薄片化し、200μmの厚さとした。さらに、200μmの厚さに加工した第一のSi基板1には、フォトレジスト工程及びICPRIEエッチング手法を用い電子線通過口3となる貫通孔を形成した。電子線通過口3は60μm×30μmの矩形であり、32×32のマトリックス状に配列(図6においては模式的に6×6のマトリックス状に図示している)されている。そして、この後、電子線通過口3の内壁に帯電防止のために導電体Auからなるシールド電極4を無電解メッキで形成した。上記工程を経た第一のSi基板1は薄片化研磨によって片面にのみSi酸化膜2を有することを余儀なくされたため、Si酸化膜2を有する面を凸状にして湾曲している。すなわち、残留応力が発生している状態である。
Further, on the first Si substrate 1, reinforcing
一方、第二のSi基板11は、両面に絶縁体からなるSi酸化膜12を形成し、フォトレジスト工程及びICPRIEエッチング工程を用いて偏向電極14の作製個所に先ず貫通孔(図示なし)を形成し、該貫通孔にCuメッキ工程によって導電体であるCuを充填することにより電極対を有する偏向電極14を形成た。この後さらにフォトレジスト工程及びICPRIEエッチング工程を用いて電子線通過口13となる貫通孔を形成した。ここで、該電子線貫通口13は、50μm×30μmの矩形であり、32×32のマトリックス状に配列して作製されている。上記工程において、電子線通過口13の両壁に偏向電極14を形成した。そして、フォトレジスト工程及び成膜工程を用いて偏向電極14の近傍位置に個々の偏向電極14とそれぞれ一対一に電気的に連結した電極パッド15を形成し、該電極パッド15の周辺位置には、補強パッド16、ストッパーパッド17、及びアライメントマーク18をAu薄膜成膜でそれぞれ形成した。
On the other hand, on the
次に、予め第一のSi基板1のストッパーバンプ8を、該ストッパーバンプ8に当接した押圧板(図示なし)を介して荷重(図示なし)を印加し、該荷重印加によって約8μmの高さまで塑性変形させた。上記手法で予め塑性変形したバンプはストッパーバンプ8として用いた。該塑性変形によってストッパーバンプ8の硬度は、当初のビッカース硬度45から、ビッカース硬度80まで急激に硬化した。該硬化によって該ストッパーバンプ8は、塑性変形を生じにくくなり、ストッパーとして好適になった。ストッパーバンプ8は、電極バンプ5を所望の高さに変形させるためのものであり、行き過ぎた該変形を抑制するためのものである。従って、印加荷重19を加えた時、ストッパーバンプ8に作用する応力を電極バンプ5及び補強バンプ7に作用する応力に比較して小さくする必要がある。従って、ストッパーバンプ8の平面における面積は、電極バンプ5及び補強バンプ7の平面における面積よりも大きいことが必要になる。ストッパーバンプ8の平面における面積を大きくすることにより、該ストッパーバンプ8に作用する印加応力は小さくなる。従って、常温接合時、該ストッパーバンプ8は小さな変形量で変形し、ストッパーとしての機能を果たすことになる。好ましくは、平面におけるストッパーバンプ8の総面積は、電極バンプ5及び補強バンプ7の総面積の20%以上が望ましい(発明者等の実験において、電極バンプ5及び補強バンプ7の面積がそれぞれ0.739[mm2]、0.134[mm2]であり、一方のストッパーバンプ8の面積が0.216[mm2]であった場合、すなわちストッパーバンプ8の総面積が電極バンプ5と補強バンプ7のそれぞれの総面積の和の20%以上の場合、何れのバンプ及びパッド間においても強固に接合していた)。
Next, a load (not shown) is applied to the
上記工程を経た第一のSi基板1と第二のSi基板11は、減圧Ar雰囲気中に導入し、Arイオンスパッターリングでそれぞれ両接合面の洗浄を行い、この後大気中で該両Si基板を相対向してそれぞれのアライメントマーク9及び18を用いて第一のSi基板1及び第二のSi基板11を整合して、すなわち電極バンプ5と電極パッド15及び補強バンプ7と補強パッド16が互いに相対向して重畳するように整合し、この整合状態で、図8に見るように印加荷重19を該両Si基板1,11に印加し、第一のSi基板1と第二のSi基板11を室温で常温接合した。該常温接合の際、該両Si基板の両側から印加荷重19を加え、次第に印加荷重19を増加して行った場合、最初に電極バンプ5と電極パッド15、及び補強バンプ7と補強パッド16が接触し、次第に塑性変形して行く。そして、ストッパーバンプ8とストッパーパッド17が接触し、当接した時、これらの該バンプ及び該パッド間に作用する圧縮応力は急激に小さくなり、このため該塑性変形は極めて小さくなる。この時点で印加荷重を除去する。上記の方法で印加荷重を作用することによってストッパーバンプ8の高さと同等の高さまで電極バンプ5及び補強バンプ7を塑性変形することが出来た。このため、該電極バンプ5の過度な塑性変形による(すなわち潰れ過ぎによる)隣接した電極パッド15との電気的干渉、すなわち電気的短絡をなくすことができた。従って、予めストッパーバンプ8の高さを上記手法によって任意の所定の高さに設定することによって、電極バンプ5の過度な塑性変形を防止でき、隣接する電極バンプ5間の電気的な短絡を防止することが出来る。ストッパーバンプ8のアスペクト比(アスペクト比;バンプの高さ/バンプの直径)が電極バンプ5及び補強バンプ7よりも小さい場合、ストッパーバンプとしての機能を好適に果たすことができる。発明者の実験によれば、同等な応力でバンプを押し付けた場合、バンプの塑性変形能は、該アスペクト比が小さくなるに従って小さくなる。この現象を利用することによって上記手法でストッパーバンプとしての機能を付与することができた。
The first Si substrate 1 and the
本実施例において、電極バンプ5及び補強バンプ7は、いずれも同一形状であり、19μm直径であって、高さが15μmであり、金属材料のAuからなっている。(尚、電極バンプ5、補強バンプ7及びストッパーバンプ8は同一工程で一括のAuメッキによって形成したものである。)一方、ストッパーバンプ8は120μm角であり、高さは上記塑性変形工程で7μm減少したため、8μmになった。
In this embodiment, the electrode bumps 5 and the reinforcing
第一のSi基板1は、上記した理由から、すなわち片面研磨によってSi酸化膜を除去したため、内部応力により湾曲変形している。このため、湾曲変形していない第二のSi基板11と湾曲変形している第一のSi基板1との常温接合後、湾曲変形している第一のSi基板1の復元力によって接合個所の剥離が懸念されたが、剥離することなく電極バンプ5と電極パッド15、及び補強バンプ7と補強パッド16はそれぞれ強固に接合した。
The first Si substrate 1 is curved and deformed due to internal stress because the Si oxide film is removed by single-side polishing for the reasons described above. For this reason, after room-temperature bonding of the
本実施例において、第一のSi基板1及び第二のSi基板11に設けたそれぞれ電子線通過口3及び13は32×32(=1024個)の正方マトリックス状に配置されている。第二のSi基板11の該電子線通過口13を通過する電子線を偏向させるための偏向電極14は該電子線通過口13の両側壁に2048個、該偏向電極14の近傍に該偏向電極14と電気的に連結した電極パッド15は該偏向電極14と同数の2048個、電極パッド15の周辺に配置した強度補強用の補強パッド16は380個、それぞれ配置されており、さらに第一のSi基板1の電極バンプ5は第二のSi基板11の該電極パッド15と同数の2048個、及び補強バンプ7は該補強パッド16と同数の380個それぞれ配置されている。そして両Si基板は、両側から上記手法によって50[kg]の印加荷重19を加えて押し付け合うことによって、それぞれ電極バンプ5と電極パッド15及び補強バンプ7と補強パッド16間を常温接合し一体化した。接合後の該バンプと該パッドの接合応力は約130[Mpa]であり、強固に接合した。尚、この接合応力は上記の一組のバンプとパッド間の最大剥離応力32[Mpa](最大剥離応力をシミュレ一ションによって求めた)よりも大きい値であった。すなわち、上記の接合方法によって、電極バンプ5と電極パッド15間は剥離することなく強固に接合した。
In this embodiment, the electron
本実施例において、電極バンプ5と電極パッド15、補強バンプ7と補強パッド16及びストッパーバンプ8とストッパーパッド17は、その材料として、金属材料であるAuを用いた。
In this embodiment, the
尚、本実施例において接合表面をArイオン衝撃で清浄化したが、この他にも例えばArイオンを中性化したイオン、すなわち中性粒子を用いても良い。.
さらに、両基板間の接合は、室温において常温接合で行ったものであり、接合による熱的な残留応力は発生しなかった。
In the present embodiment, the bonding surface is cleaned by Ar ion bombardment. However, for example, ions obtained by neutralizing Ar ions, that is, neutral particles may be used. .
Furthermore, the bonding between the two substrates was performed at room temperature bonding at room temperature, and no thermal residual stress was generated by the bonding.
上記接合過程を経て、第一のSi基板1である配線基板と第二のSi基板11である電極基板を一体化して作製した偏向器は、真空装置内に設けた測定装置に取り付け、電子線(図示なし)を電子線通過口3,13に導き、任意の電子線通過口13の両壁の偏向電極14に同電圧(零電圧)を外部制御電極10から印加した。この時、該電子線は蛍光板(図示なし)の中央部上で蛍光(図示なし)を発した。そして該両側壁の偏向電極14にそれぞれ−5[V]及び+5[V]になるように外部制御電極10から電圧を印加した場合、電子線通過口3,13を通過した電子線は、+5[V]を印加した偏向電極側に大きく偏向し、蛍光板(図示なし)の隅部で蛍光を発したことが確認された。さらに、該電子線通過口3,13を通過する電子線の偏向を上記方法と同様にして調べたところ、全ての電子線通過口3,13で上記と同様な電子線の偏向が観察された。すなわちマルチの偏向器としての機能を果たすことが確認された。
A deflector manufactured by integrating the wiring substrate which is the first Si substrate 1 and the electrode substrate which is the
以上説明したように本発明は、第一の基板に電子線通過口、電極バンプ、該電極バンプと電気的に結合している多層配線回路、接合強度を補強するための補強バンプ、接合時にストッパーとしての役割を担うストッパーバンプ、該多層配線回路と電気的に結合している外部制御電極及びアライメントマークをそれぞれ形成し、第二の基板に電子線通過口、偏向電極、該偏向電極と電気的に結合している電極パッド、接合強度を補強するための補強パッド、接合時に該ストッパーバンプと当接するストッパーパッド及びアライメントマークを形成し、この後両基板をアライメントマークを用いて整合し、両基板の両側から荷重印加することによって、それぞれ電極バンプと電極パッド及び補強バンプと補強パッド間で常温接合し、該常温接合により電気的結合と同時に該両基板間の接合強度を得ることが出来る。このため、第一の基板に主として配線を、第二の基板に主として偏向電極を形成することが可能であるため、高密度なマットリックス状の偏向器を作製することが容易である。 As described above, the present invention includes an electron beam passage opening, an electrode bump, a multilayer wiring circuit electrically coupled to the electrode bump, a reinforcing bump for reinforcing the bonding strength, and a stopper at the time of bonding. A stopper bump, which plays a role as an external control electrode, an external control electrode electrically connected to the multilayer wiring circuit, and an alignment mark are formed, respectively, and an electron beam passage opening, a deflection electrode, and the deflection electrode are electrically connected to the second substrate. An electrode pad bonded to the substrate, a reinforcing pad for reinforcing the bonding strength, a stopper pad that contacts the stopper bump at the time of bonding, and an alignment mark are formed, and then both substrates are aligned using the alignment mark. By applying a load from both sides, room temperature bonding is performed between the electrode bump and the electrode pad and the reinforcing bump and the reinforcing pad, respectively. Ri electrical coupling at the same time it is possible to obtain a bonding strength between the both substrates. For this reason, since it is possible to mainly form wiring on the first substrate and mainly deflecting electrodes on the second substrate, it is easy to produce a high-density matrix-like deflector.
また、ストッパーとしての機能を有するストッパーバンプ及びストッパーパッドを有し、接合の際の相互押し付け荷重の加え過ぎによる電極バンプの過剰な潰れを回避できるので、隣接した電極への電気的な短絡を防止することができ、及びバンプの高さのバラツキによる影響を回避できる。さらに、補強バンプと補強パッドの接合によって、予め内部応力を有している基板の基板間電極間接合を剥離することなく可能にする。そして、予めバンプを無機能化処理することによって、接合する必要のないバンプとパッド間の接合を回避することが可能であり、該無機能化したバンプをストッパーバンプとして利用することが可能になる。 In addition, it has stopper bumps and stopper pads that function as stoppers, and it can avoid excessive crushing of electrode bumps due to excessive application of mutual pressing load during joining, thus preventing electrical short circuit to adjacent electrodes And the influence of variations in bump height can be avoided. Further, the bonding between the reinforcing bump and the reinforcing pad enables the inter-electrode bonding of the substrate having internal stress in advance without peeling. Further, by previously performing a non-functional process on the bumps, it is possible to avoid bonding between the bumps and pads that do not need to be bonded, and the non-functional bumps can be used as stopper bumps. .
次に、上記実施例に係る露光装置を利用した半導体デバイスの製造プロセスを説明する。図10は半導体デバイスの全体的な製造プロセスのフローを示す図である。ステップ1(回路設計)では半導体デバイスの回路設計を行う。ステップ2(EBデータ変換)では設計した回路パターンに基づいて露光装置の露光制御データを作成する。
一方、ステップ3(ウエハ製造)ではシリコン等の材料を用いてウエハを製造する。ステップ4(ウエハプロセス)は前工程と呼ばれ、上記露光制御データが入力された露光装置とウエハを用い、リソグラフィ技術を利用してウエハ上に実際の回路を形成する。次のステップ5(組み立て)は後工程と呼ばれ、ステップ4によって作製されたウエハを用いて半導体チップ化する工程であり、アッセンブリ工程(ダイシング、ボンディング)、パッケージング工程(チップ封入)等の組み立て工程を含む。ステップ6(検査)ではステップ5で作製された半導体デバイスの動作確認テスト、耐久性テスト等の検査を行う。こうした工程を経て半導体デバイスが完成し、ステップ7でこれを出荷する。
上記ステップ4のウエハプロセスは以下のステップを有する。ウエハの表面を酸化させる酸化ステップ、ウエハ表面に絶縁膜を成膜するCVDステップ、ウエハ上に電極を蒸着によって形成する電極形成ステップ、ウエハにイオンを打ち込むイオン打ち込みステップ、ウエハに感光剤を塗布するレジスト処理ステップ、上記の露光装置によって回路パターンをレジスト処理ステップ後のウエハに焼付け露光する露光ステップ、露光ステップで露光したウエハを現像する現像ステップ、現像ステップで現像したレジスト像以外の部分を削り取るエッチングステップ、エッチングが済んで不要となったレジストを取り除くレジスト剥離ステップ。これらのステップを繰り返し行うことによって、ウエハ上に多重に回路パターンを形成する。
Next, a semiconductor device manufacturing process using the exposure apparatus according to the above embodiment will be described. FIG. 10 is a diagram showing a flow of an entire manufacturing process of a semiconductor device. In step 1 (circuit design), a semiconductor device circuit is designed. In step 2 (EB data conversion), exposure control data for the exposure apparatus is created based on the designed circuit pattern.
On the other hand, in step 3 (wafer manufacture), a wafer is manufactured using a material such as silicon. Step 4 (wafer process) is called a pre-process, and an actual circuit is formed on the wafer using lithography using the exposure apparatus and wafer to which the exposure control data has been input. The next step 5 (assembly) is called a post-process, and is a process for forming a semiconductor chip using the wafer produced in
The wafer process in
1:第一のSi基板、2:Si酸化膜、3:電子線通過口、4:シールド電極、5:電極バンプ、6:多層配線回路、7:補強バンプ、8:ストッパーバンプ、9:アライメントマーク、10:外部制御電極、11:第二のSi基板、12:Si酸化膜、13:電子線通過口、14:偏向電極、15:電極パッド、16:補強パッド、17:ストッパーパッド、18:アライメントマーク、19:印加荷重、51:開口、52:第一のブランキング電極、53:第二のブランキング電極。 1: first Si substrate, 2: Si oxide film, 3: electron beam passage port, 4: shield electrode, 5: electrode bump, 6: multilayer wiring circuit, 7: reinforcement bump, 8: stopper bump, 9: alignment Mark: 10: External control electrode, 11: Second Si substrate, 12: Si oxide film, 13: Electron beam passage port, 14: Deflection electrode, 15: Electrode pad, 16: Reinforcing pad, 17: Stopper pad, 18 : Alignment mark, 19: applied load, 51: opening, 52: first blanking electrode, 53: second blanking electrode.
Claims (6)
第一の基板に、複数の配線、第一アライメントマーク、複数の補強バンプ、複数のストッパーバンプ、及び、前記複数の配線にそれぞれ連結された複数の電極バンプを設け、
第二の基板に、第二アライメントマーク、複数の補強パッド、複数のストッパーパッド、前記荷電粒子線を偏向するための複数の偏向電極、及び、前記複数の偏向電極にそれぞれ連結された複数の電極パッドを設け、
前記複数の電極バンプの高さおよび前記複数の補強バンプの高さより低い所定の高さを有し、かつ、前記複数の電極バンプそれぞれのアスペクト比および前記複数の補強バンプそれぞれのアスペクト比よりそれぞれ小さいアスペクト比を有するように、荷重を加えて前記複数のストッパーバンプを変形させ、
前記第一の基板と前記第二の基板とを前記第一アライメントマークと前記第二アライメントマークとを用いて整合させ、
前記ストッパーバンプおよび前記ストッパーパッドが互いに接触するまで前記第一の基板および前記第二の基板を互いに押し付けて、前記電極バンプおよび前記電極パッド、ならびに、前記補強バンプおよび前記補強パッドをそれぞれ常温接合する、
ことを特徴とする作製方法。 In a method of manufacturing a deflector that deflects a plurality of charged particle beams ,
On the first substrate, a plurality of wirings, a first alignment mark, a plurality of reinforcing bumps, a plurality of stopper bumps, and a plurality of electrode bumps respectively connected to the plurality of wirings are provided.
A second substrate, a second alignment mark, a plurality of reinforcing pads, a plurality of stopper pads, a plurality of deflection electrodes for deflecting the charged particle beam, and a plurality of electrodes respectively connected to the plurality of deflection electrodes A pad,
The plurality of electrode bumps have a predetermined height lower than that of the plurality of reinforcing bumps, and are smaller than the aspect ratio of each of the plurality of electrode bumps and the aspect ratio of each of the plurality of reinforcing bumps. Applying a load to deform the plurality of stopper bumps so as to have an aspect ratio,
And said second substrate and the first substrate is aligned with said second alignment mark and the first alignment mark,
Against the stopper bump and said first substrate and said second substrate stopper until pad you contact with each other to each other, the electrode bump and the electrode pad, and the room temperature the reinforcing bump and the reinforcing pad respectively Joining ,
Work made wherein the.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005153087A JP4648087B2 (en) | 2005-05-25 | 2005-05-25 | Deflector fabrication method, charged particle beam exposure apparatus, and device manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005153087A JP4648087B2 (en) | 2005-05-25 | 2005-05-25 | Deflector fabrication method, charged particle beam exposure apparatus, and device manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006332289A JP2006332289A (en) | 2006-12-07 |
JP4648087B2 true JP4648087B2 (en) | 2011-03-09 |
Family
ID=37553672
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005153087A Expired - Fee Related JP4648087B2 (en) | 2005-05-25 | 2005-05-25 | Deflector fabrication method, charged particle beam exposure apparatus, and device manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4648087B2 (en) |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4939143B2 (en) * | 2006-08-04 | 2012-05-23 | キヤノン株式会社 | Charged particle beam deflector array, exposure apparatus using the array, and device manufacturing method |
JP5491704B2 (en) * | 2007-05-14 | 2014-05-14 | イーエムエス ナノファブリカツィオン アーゲー | Pattern definition device having counter electrode array plate |
JP5679774B2 (en) * | 2010-11-09 | 2015-03-04 | キヤノン株式会社 | Deflector array, charged particle drawing apparatus, device manufacturing method, and deflector array manufacturing method |
NL2006868C2 (en) * | 2011-05-30 | 2012-12-03 | Mapper Lithography Ip Bv | Charged particle multi-beamlet apparatus. |
EP2757571B1 (en) | 2013-01-17 | 2017-09-20 | IMS Nanofabrication AG | High-voltage insulation device for charged-particle optical apparatus |
JP2015023286A (en) | 2013-07-17 | 2015-02-02 | アイエムエス ナノファブリケーション アーゲー | Pattern definition device having multiple blanking arrays |
EP2830083B1 (en) | 2013-07-25 | 2016-05-04 | IMS Nanofabrication AG | Method for charged-particle multi-beam exposure |
EP2913838B1 (en) | 2014-02-28 | 2018-09-19 | IMS Nanofabrication GmbH | Compensation of defective beamlets in a charged-particle multi-beam exposure tool |
EP2937889B1 (en) | 2014-04-25 | 2017-02-15 | IMS Nanofabrication AG | Multi-beam tool for cutting patterns |
EP3358599B1 (en) | 2014-05-30 | 2021-01-27 | IMS Nanofabrication GmbH | Compensation of dose inhomogeneity using row calibration |
JP6890373B2 (en) | 2014-07-10 | 2021-06-18 | アイエムエス ナノファブリケーション ゲーエムベーハー | Compensation for imaging deflection in particle beam lithography machines using a convolution kernel |
US9568907B2 (en) | 2014-09-05 | 2017-02-14 | Ims Nanofabrication Ag | Correction of short-range dislocations in a multi-beam writer |
US9653263B2 (en) | 2015-03-17 | 2017-05-16 | Ims Nanofabrication Ag | Multi-beam writing of pattern areas of relaxed critical dimension |
EP3096342B1 (en) | 2015-03-18 | 2017-09-20 | IMS Nanofabrication AG | Bi-directional double-pass multi-beam writing |
US10410831B2 (en) | 2015-05-12 | 2019-09-10 | Ims Nanofabrication Gmbh | Multi-beam writing using inclined exposure stripes |
US10325756B2 (en) | 2016-06-13 | 2019-06-18 | Ims Nanofabrication Gmbh | Method for compensating pattern placement errors caused by variation of pattern exposure density in a multi-beam writer |
US10325757B2 (en) | 2017-01-27 | 2019-06-18 | Ims Nanofabrication Gmbh | Advanced dose-level quantization of multibeam-writers |
JP6883478B2 (en) * | 2017-06-22 | 2021-06-09 | 東芝デバイス&ストレージ株式会社 | Semiconductor device |
US10522329B2 (en) | 2017-08-25 | 2019-12-31 | Ims Nanofabrication Gmbh | Dose-related feature reshaping in an exposure pattern to be exposed in a multi beam writing apparatus |
US11569064B2 (en) | 2017-09-18 | 2023-01-31 | Ims Nanofabrication Gmbh | Method for irradiating a target using restricted placement grids |
US10651010B2 (en) | 2018-01-09 | 2020-05-12 | Ims Nanofabrication Gmbh | Non-linear dose- and blur-dependent edge placement correction |
US10840054B2 (en) | 2018-01-30 | 2020-11-17 | Ims Nanofabrication Gmbh | Charged-particle source and method for cleaning a charged-particle source using back-sputtering |
US11099482B2 (en) | 2019-05-03 | 2021-08-24 | Ims Nanofabrication Gmbh | Adapting the duration of exposure slots in multi-beam writers |
DE102021105572A1 (en) * | 2020-03-31 | 2021-09-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | MICROELECTROMECHANICAL SYSTEM AND PROCESS FOR ITS MANUFACTURING |
KR20210132599A (en) | 2020-04-24 | 2021-11-04 | 아이엠에스 나노패브릭케이션 게엠베하 | Chargedparticle source |
JP7525387B2 (en) | 2020-12-15 | 2024-07-30 | 株式会社ニューフレアテクノロジー | Aberration corrector |
EP4095882A1 (en) | 2021-05-25 | 2022-11-30 | IMS Nanofabrication GmbH | Pattern data processing for programmable direct-write apparatus |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001283755A (en) * | 2000-03-31 | 2001-10-12 | Canon Inc | Electron optical system array and preparing method thereof, charged particle beam exposure device and device manufacturing method |
JP2001345261A (en) * | 2000-03-31 | 2001-12-14 | Canon Inc | Electrode structure and its manufacturing method, electron-optical-system array, charged particle beam exposure apparatus, and manufacturing method of device |
JP2001345259A (en) * | 2000-03-31 | 2001-12-14 | Canon Inc | Electronic-optical-system array, charged particle beam exposure apparatus using it, and device-manufacturing method |
JP2003068797A (en) * | 2001-08-30 | 2003-03-07 | Kyocera Corp | Wiring substrate with pin and electronic device using it |
JP2004165076A (en) * | 2002-11-15 | 2004-06-10 | Advantest Corp | Manufacturing method of deflector, deflector, and exposing device |
JP2004282038A (en) * | 2003-02-28 | 2004-10-07 | Canon Inc | Deflector, method for producing deflector, and charged particle beam exposure device using deflector |
JP2005129663A (en) * | 2003-10-22 | 2005-05-19 | Internatl Business Mach Corp <Ibm> | Multilayer circuit board |
JP2006049702A (en) * | 2004-08-06 | 2006-02-16 | Canon Inc | Electrically charged particle beam lens array and electrically charged particle beam exposure device using the same |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09102446A (en) * | 1995-10-03 | 1997-04-15 | Canon Inc | Mask structure body and its manufacture, aligner using the mask structure, manufacture of device and device manufactured by the method |
-
2005
- 2005-05-25 JP JP2005153087A patent/JP4648087B2/en not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001283755A (en) * | 2000-03-31 | 2001-10-12 | Canon Inc | Electron optical system array and preparing method thereof, charged particle beam exposure device and device manufacturing method |
JP2001345261A (en) * | 2000-03-31 | 2001-12-14 | Canon Inc | Electrode structure and its manufacturing method, electron-optical-system array, charged particle beam exposure apparatus, and manufacturing method of device |
JP2001345259A (en) * | 2000-03-31 | 2001-12-14 | Canon Inc | Electronic-optical-system array, charged particle beam exposure apparatus using it, and device-manufacturing method |
JP2003068797A (en) * | 2001-08-30 | 2003-03-07 | Kyocera Corp | Wiring substrate with pin and electronic device using it |
JP2004165076A (en) * | 2002-11-15 | 2004-06-10 | Advantest Corp | Manufacturing method of deflector, deflector, and exposing device |
JP2004282038A (en) * | 2003-02-28 | 2004-10-07 | Canon Inc | Deflector, method for producing deflector, and charged particle beam exposure device using deflector |
JP2005129663A (en) * | 2003-10-22 | 2005-05-19 | Internatl Business Mach Corp <Ibm> | Multilayer circuit board |
JP2006049702A (en) * | 2004-08-06 | 2006-02-16 | Canon Inc | Electrically charged particle beam lens array and electrically charged particle beam exposure device using the same |
Also Published As
Publication number | Publication date |
---|---|
JP2006332289A (en) | 2006-12-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4648087B2 (en) | Deflector fabrication method, charged particle beam exposure apparatus, and device manufacturing method | |
JP5641391B2 (en) | A method of manufacturing a multi-beam deflector array apparatus having electrodes, a multi-beam deflector array apparatus, and an irradiation lithography system. | |
EP1453076B1 (en) | Deflector, method of its manufacture and its use in a charged particle beam exposure apparatus | |
CN102668015B (en) | Charged particle multi-beamlet lithography system, modulation device, and method of manufacturing thereof | |
EP1993118B1 (en) | Pattern definition device having distinct counter-electrode array plate | |
JP7030663B2 (en) | Semiconductor device and charged particle beam exposure device | |
US20050263713A1 (en) | Deflector, method of manufacturing deflector, and charged particle beam exposure apparatus | |
US4994336A (en) | Method for manufacturing a control plate for a lithographic device | |
JP2007266525A (en) | Charged particle beam lens array, charged particle beam exposure device employing the charged particle beam lens array | |
KR102025602B1 (en) | Aperture set for multi beam and multi-charged particle beam writing apparatus | |
US6977381B2 (en) | Gating grid and method of making same | |
JPH1187206A (en) | Electron beam aligner and manufacture of device using the same | |
JP2007019248A (en) | Deflector, electrically-charged particle beam exposure device and device manufacturing method | |
US7214117B2 (en) | Deflector of a micro-column electron beam apparatus and method for fabricating the same | |
TW495814B (en) | Multi-beam exposure apparatus using multi-axle electron lens, electron lens collecting plural electron beams, and manufacturing method of semiconductor device | |
KR101807519B1 (en) | Blanking aperture array device for multi-beams, and fabrication method of blanking aperture array device for multi-beams | |
JP4704702B2 (en) | Blanking aperture array and manufacturing method thereof | |
JP4150363B2 (en) | Method for manufacturing device for multi-electron beam drawing apparatus | |
JP2006332256A (en) | Method of manufacturing wiring board | |
KR20040058085A (en) | Stencil mask and manufacturing method thereof | |
JP4252813B2 (en) | Charged beam lens, charged beam exposure apparatus and device manufacturing method | |
JP4795736B2 (en) | Wiring substrate, manufacturing method, drawing apparatus, and device manufacturing method | |
JP2007019242A (en) | Deflector, charged particle beam exposure apparatus, and device manufacturing method | |
JP4477435B2 (en) | Deflector manufacturing method, charged particle beam exposure apparatus, and device manufacturing method | |
US20230238344A1 (en) | Electronic device and method for manufacturing same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080520 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090413 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090709 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100806 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101004 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101126 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101209 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131217 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |