JP4642176B2

JP4642176B2 - Game machine

Info

Publication number: JP4642176B2
Application number: JP35815899A
Authority: JP
Inventors: 詔八鵜川; 史高関根
Original assignee: Sankyo Co Ltd
Current assignee: Sankyo Co Ltd
Priority date: 1999-12-16
Filing date: 1999-12-16
Publication date: 2011-03-02
Anticipated expiration: 2019-12-16
Also published as: JP2001170343A

Description

【０００１】
【発明の属する技術分野】
本発明は、遊技者の操作に応じて遊技が行われるパチンコ遊技機、コイン遊技機、スロット機等の遊技機に関し、特に、遊技盤における遊技領域において遊技者の操作に応じて遊技が行われる遊技機に関する。
【０００２】
【従来の技術】
遊技機として、例えば遊技球などの遊技媒体を発射装置によって遊技領域に発射し、遊技領域に設けられている入賞口などの入賞領域に遊技媒体が入賞すると、所定個の賞球が遊技者に払い出されるものがある。さらに、表示状態が変化可能な可変表示部が設けられ、可変表示部の表示結果があらかじめ定められた特定の表示態様となった場合に所定の遊技価値を遊技者に与えるように構成されたものがある。
【０００３】
なお、遊技価値とは、遊技機の遊技領域に設けられた可変入賞球装置の状態が打球が入賞しやすい遊技者にとって有利な状態になることや、遊技者にとって有利な状態となるための権利を発生させたりすることや、景品遊技媒体払出の条件が成立しやすくなる状態になることである。
【０００４】
パチンコ遊技機では、特別図柄を表示する可変表示部の表示結果があらかじめ定められた特定の表示態様の組合せとなることを、通常、「大当り」という。大当りが発生すると、例えば、大入賞口が所定回数開放して打球が入賞しやすい大当り遊技状態に移行する。そして、各開放期間において、所定個（例えば１０個）の大入賞口への入賞があると大入賞口は閉成する。そして、大入賞口の開放回数は、所定回数（例えば１６ラウンド）に固定されている。なお、各開放について開放時間（例えば２９．５秒）が決められ、入賞数が所定個に達しなくても開放時間が経過すると大入賞口は閉成する。また、大入賞口が閉成した時点で所定の条件（例えば、大入賞口内に設けられているＶゾーンへの入賞）が成立していない場合には、大当り遊技状態は終了する。
【０００５】
そのような遊技機では、スピーカが設けられ遊技効果を増進するために遊技の進行に伴ってスピーカから種々の効果音が発せられる。また、ランプやＬＥＤ等の発光体が設けられ、遊技効果を増進するために遊技の進行に伴ってそれらの発光体が点灯されたり消灯されたりする。一般に、効果音を発生する音声制御は、遊技の進行を制御する遊技制御手段によって行われる。また、発光体の点灯／消灯制御は、遊技の進行を制御する遊技制御手段によって行われる。すると、遊技機の機種が異なると、効果音の発生の仕方も異なり、また、ランプやＬＥＤの点灯／消灯のパターン異なるので、それに応じて遊技制御手段の構成を変更しなければならない。従って、機種が異なると遊技制御手段を設計し直す必要があり、設計コストが増大するという問題がある。
【０００６】
そのような問題を回避するには、音声制御手段を搭載した音声制御基板を遊技制御手段が搭載された遊技制御基板とは別に設けたり、発光体制御手段を搭載した発光体制御基板を遊技制御基板とは別に設けたりして、遊技の進行に応じて遊技制御手段から音声制御手段や発光体制御手段に制御コマンドを送る構成にすればよい。以下、各基板を電気部品制御基板ということがある。また、電気部品制御基板に搭載されている制御手段を電気部品制御手段ということがある。
【０００７】
【発明が解決しようとする課題】
しかし、遊技制御基板の他に、音声制御基板や発光体制御基板を設けた場合に、それらの基板に搭載されている電気部品制御手段は、遊技制御基板からの制御コマンドを解釈してスピーカやランプ等に電気部品を制御しなければならない。特に発光体制御手段が制御しなければならない電気部品（ランプ・ＬＥＤ等）は多数あるので、その制御は複雑である。よって、発光体制御手段にはマイクロコンピュータが搭載されるが、マイクロコンピュータが実行する発光体制御プログラムは複雑化する。また、発光体制御プログラムを他機種の遊技機に流用することも難しくなる。
【０００８】
そこで、本発明は、発光体制御手段が遊技制御手段とは独立して設けられている場合でも、発光体制御プログラムの構造を簡略化することができる遊技機を提供すること目的とする。
【０００９】
【課題を解決するための手段】
本発明による遊技機は、遊技媒体を用いて遊技が行われ、入賞が発生した場合に所定の有価価値を付与し、識別情報の可変表示を実行し表示結果を停止表示する可変表示部を備え、あらかじめ定められた特定表示結果が前記可変表示部に停止表示されたときに遊技状態を遊技者にとって有利な特定遊技状態に制御する遊技機であって、遊技の進行を制御する遊技制御手段と、遊技機に設けられている発光体の制御を遊技制御手段から出力されるコマンドに応じて行う発光体制御手段と、可変表示部における識別情報の可変表示の制御を遊技制御手段から出力されるコマンドに応じて行う表示制御手段と、遊技媒体を貯留する貯留手段とを備え、遊技制御手段は、識別情報の可変表示を開始するときに識別情報の可変表示パターンを示すコマンドと表示結果を示すコマンドとを表示制御手段に対して１回出力し、識別情報の可変表示を終了し表示結果を停止表示するときに識別情報の確定を示すコマンドを表示制御手段に対して出力し、付与すべき有価価値が残っているときにその旨を特定可能な付与価値残コマンドを発光体制御手段に対して出力し、貯留手段に貯留されている遊技媒体が不足状態になったときにその旨を特定可能な貯留不足コマンドを発光体制御手段に対して出力し、発光体制御手段が、発光体の制御として、少なくとも、貯留不足コマンドの入力にもとづく貯留手段に貯留されている遊技媒体が不足状態になったことの報知と、付与価値残コマンドの入力にもとづく付与すべき有価価値が残っていることの報知とを、あらかじめ保持している報知パターンデータにもとづいて実行することが可能であり、表示制御手段は、可変表示パターンを示すコマンドを入力したときに当該可変表示パターンにもとづく識別情報の可変表示を開始し、確定を示すコマンドを入力したときに表示結果を可変表示部に停止表示することを特徴とする。
【００１７】
【発明の実施の形態】
以下、本発明の一実施形態を図面を参照して説明する。
まず、遊技機の一例であるパチンコ遊技機の全体の構成について説明する。図１はパチンコ遊技機１を正面からみた正面図である。なお、ここでは、遊技機の一例としてパチンコ遊技機を示すが、本発明はパチンコ遊技機に限られず、例えばコイン遊技機やスロット機等であってもよい。
【００１８】
図１に示すように、パチンコ遊技機１は、額縁状に形成されたガラス扉枠２を有する。ガラス扉枠２の下部表面には打球供給皿３がある。打球供給皿３の下部には、打球供給皿３からあふれた払出球を貯留する余剰玉受皿４と打球を発射する打球操作ハンドル（操作ノブ）５が設けられている。ガラス扉枠２の後方には、遊技盤６が着脱可能に取り付けられている。また、遊技盤６の前面には遊技領域７が設けられている。
【００１９】
遊技領域７の中央付近には、複数種類の図柄を可変表示するための可変表示部９と７セグメントＬＥＤによる可変表示器１０とを含む可変表示装置８が設けられている。また、可変表示器１０の下部には、４個のＬＥＤからなる通過記憶表示器（普通図柄用記憶表示器）４１が設けられている。この実施の形態では、可変表示部９には、「左」、「中」、「右」の３つの図柄表示エリアがある。可変表示装置８の側部には、打球を導く通過ゲート１１が設けられている。通過ゲート１１を通過した打球は、玉出口１３を経て始動入賞口１４の方に導かれる。通過ゲート１１と玉出口１３との間の通路には、通過ゲート１１を通過した打球を検出するゲートスイッチ１２がある。また、始動入賞口１４に入った入賞球は、遊技盤６の背面に導かれ、始動口スイッチ１７によって検出される。また、始動入賞口１４の下部には開閉動作を行う可変入賞球装置１５が設けられている。可変入賞球装置１５は、ソレノイド１６によって開状態とされる。
【００２０】
可変入賞球装置１５の下部には、特定遊技状態（大当り状態）においてソレノイド２１によって開状態とされる開閉板２０が設けられている。この実施の形態では、開閉板２０が大入賞口を開閉する手段となる。開閉板２０から遊技盤６の背面に導かれた入賞球のうち一方（Ｖゾーン）に入った入賞球はＶカウントスイッチ２２で検出される。また、開閉板２０からの入賞球はカウントスイッチ２３で検出される。可変表示装置８の下部には、始動入賞口１４に入った入賞球数を表示する４個の表示部を有する始動入賞記憶表示器１８が設けられている。この例では、４個を上限として、始動入賞がある毎に、始動入賞記憶表示器１８は点灯している表示部を１つずつ増やす。そして、可変表示部９の可変表示が開始される毎に、点灯している表示部を１つ減らす。
【００２１】
遊技盤６には、複数の入賞口１９，２４が設けられ、遊技球の入賞口１９，２４への入賞は入賞口スイッチ１９ａ，２４ａによって検出される。遊技領域７の左右周辺には、遊技中に点滅表示される装飾ランプ２５が設けられ、下部には、入賞しなかった打球を吸収するアウト口２６がある。また、遊技領域７の外側の左右上部には、効果音を発する２つのスピーカ２７が設けられている。遊技領域７の外周には、遊技効果ＬＥＤ２８ａおよび遊技効果ランプ２８ｂ，２８ｃが設けられている。
【００２２】
そして、この例では、一方のスピーカ２７の近傍に、賞球残数があるときに点灯する賞球ランプ５１が設けられ、他方のスピーカ２７の近傍に、補給球があらかじめ定められた貯留量を下回っているときに点灯する球切れランプ５２が設けられている。さらに、図１には、パチンコ遊技台１に隣接して設置され、プリペイドカードが挿入されることによって球貸しを可能にするカードユニット５０も示されている。
【００２３】
カードユニット５０には、使用可能状態であるか否かを示す使用可表示ランプ１５１、カード内に記録された残額情報に端数（１００円未満の数）が存在する場合にその端数を打球供給皿３の近傍に設けられる度数表示ＬＥＤに表示させるための端数表示スイッチ１５２、カードユニット５０がいずれの側のパチンコ遊技機１に対応しているのかを示す連結台方向表示器１５３、カードユニット５０内にカードが投入されていることを示すカード投入表示ランプ１５４、記録媒体としてのカードが挿入されるカード挿入口１５５、およびカード挿入口１５５の裏面に設けられているカードリーダライタの機構を点検する場合にカードユニット５０を解放するためのカードユニット錠１５６が設けられている。
【００２４】
打球発射装置から発射された打球は、打球レールを通って遊技領域７に入り、その後、遊技領域７を下りてくる。打球が通過ゲート１１を通ってゲートスイッチ１２で検出されると、可変表示器１０の表示数字が連続的に変化する状態になる。また、打球が始動入賞口１４に入り始動口スイッチ１７で検出されると、図柄の変動を開始できる状態であれば、可変表示部９内の図柄が回転を始める。図柄の変動を開始できる状態でなければ、始動入賞記憶を１増やす。
【００２５】
可変表示部９内の画像の回転は、一定時間が経過したときに停止する。停止時の画像の組み合わせが大当り図柄の組み合わせであると、大当り遊技状態に移行する。すなわち、開閉板２０が、一定時間経過するまで、または、所定個数（例えば１０個）の打球が入賞するまで開放する。そして、開閉板２０の開放中に打球が特定入賞領域に入賞しＶカウントスイッチ２２で検出されると、継続権が発生し開閉板２０の開放が再度行われる。継続権の発生は、所定回数（例えば１５ラウンド）許容される。
【００２６】
停止時の可変表示部９内の画像の組み合わせが確率変動を伴う大当り図柄の組み合わせである場合には、次に大当りとなる確率が高くなる。すなわち、高確率状態という遊技者にとってさらに有利な状態となる。また、可変表示器１０における停止図柄が所定の図柄（当り図柄）である場合に、可変入賞球装置１５が所定時間だけ開状態になる。さらに、高確率状態では、可変表示器１０における停止図柄が当り図柄になる確率が高められるとともに、可変入賞球装置１５の開放時間と開放回数が高められる。
【００２７】
次に、パチンコ遊技機１の裏面に配置されている各基板について説明する。
図２に示すように、パチンコ遊技機１の裏面では、枠体２Ａ内の機構板の上部に球貯留タンク３８が設けられ、パチンコ遊技機１が遊技機設置島に設置された状態でその上方から遊技球が球貯留タンク３８に供給される。球貯留タンク３８内の遊技球は、誘導樋３９を通ってケース４０Ａで覆われる球払出装置に至る。
【００２８】
遊技機裏面側では、可変表示部９を制御する可変表示制御ユニット２９、遊技制御用マイクロコンピュータ等が搭載された遊技制御基板（主基板）３１が設置されている。また、球払出制御を行う払出制御用マイクロコンピュータ等が搭載された払出制御基板３７、およびモータの回転力を利用して打球を遊技領域７に発射する打球発射装置が設置されている。さらに、装飾ランプ２５、遊技効果ＬＥＤ２８ａ、遊技効果ランプ２８ｂ，２８ｃ、賞球ランプ５１および球切れランプ５２等に信号を送るためのランプ制御基板３５、スピーカ２７からの音声発生を制御するための音声制御基板７０および打球発射装置を制御するための発射制御基板９１も設けられている。
【００２９】
さらに、ＤＣ３０Ｖ、ＤＣ２１Ｖ、ＤＣ１２ＶおよびＤＣ５Ｖを作成する電源回路が搭載された電源基板９１０が設けられ、上方には、各種情報を遊技機外部に出力するための各端子を備えたターミナル基板１６０が設置されている。また、中央付近には、主基板３１からの各種情報を遊技機外部に出力するための各端子を備えた情報端子盤（外部情報出力装置）３４が設置されている。なお、図２には、ランプ制御基板３５および音声制御基板７０からの信号を、枠側に設けられているスピーカ２７、遊技効果ＬＥＤ２８ａ、遊技効果ランプ２８ｂ，２８ｃ、賞球ランプ５１および球切れランプ５２に供給するための電飾中継基板Ａ７７が示されているが、信号中継の必要に応じて他の中継基板も設けられる。
【００３０】
また、図３はパチンコ遊技機１の機構板を背面からみた背面図である。球貯留タンク３８に貯留された遊技球は誘導樋３９を通り、図３に示されるように、球切れ検出器（球切れスイッチ）１８７ａ，１８７ｂを通過して球供給樋１８６ａ，１８６ｂを経て球払出装置９７に至る。球払出装置９７から払い出された遊技球は、連絡口４５を通ってパチンコ遊技機１の前面に設けられている打球供給皿３に供給される。連絡口４５の側方には、パチンコ遊技機１の前面に設けられている余剰玉受皿４に連通する余剰玉通路４６が形成されている。入賞にもとづく景品球が多数払い出されて打球供給皿３が満杯になり、ついには遊技球が連絡口４５に到達した後さらに遊技球が払い出されると遊技球は、余剰玉通路４６を経て余剰玉受皿４に導かれる。さらに遊技球が払い出されると、感知レバー４７が満タンスイッチ４８を押圧して満タンスイッチ４８がオンする。その状態では、球払出装置９７内のステッピングモータの回転が停止して球払出装置９７の動作が停止するとともに打球発射装置３４の駆動も停止する。
【００３１】
賞球払出制御を行うために、入賞口スイッチ（図示せず）、始動口スイッチ１７およびＶカウントスイッチ２２からの信号が、主基板３１に送られる。主基板３１のＣＰＵ５６は、始動口スイッチ１７がオンすると６個の賞球払出に対応した入賞が発生したことを知る。また、カウントスイッチ２３がオンすると１５個の賞球払出に対応した入賞が発生したことを知る。そして、入賞口スイッチがオンすると１０個の賞球払出に対応した入賞が発生したことを知る。なお、この実施の形態では、例えば、入賞口２４に入賞した遊技球は、入賞口２４からの入賞球流路に設けられている入賞口スイッチ２４ａで検出され、入賞口１９に入賞した遊技球は、入賞口１９からの入賞球流路に設けられている入賞口スイッチ１９ａで検出される。
【００３２】
次に、機構板３６に設置されている中間ベースユニットの構成について説明する。中間ベースユニットには、球供給樋１８６ａ，１８６ｂや球払出装置９７が設置される。図４に示すように、中間ベースユニットの上下には連結凹突部１８２が形成されている。連結凹突部１８２は、中間ベースユニットと機構板３６の上部ベースユニットおよび下部ベースユニットを連結固定するものである。
【００３３】
中間ベースユニットの上部には通路体１８４が固定されている。そして、通路体１８４の下部に球払出装置９７が固定されている。通路体１８４は、カーブ樋１７４（図３参照）によって流下方向を左右方向に変換された２列の遊技球を流下させる払出球通路１８６ａ，１８６ｂを有する。払出球通路１８６ａ，１８６ｂの上流側には、球切れスイッチ１８７ａ，１８７ｂが設置されている。球切れスイッチ１８７ａ，１８７ｂは、払出球通路１８６ａ，１８６ｂ内の遊技球の有無を検出するものであって、球切れスイッチ１８７ａ，１８７ｂが遊技球を検出しなくなると球払出装置９７における払出モータ（図４において図示せず）の回転を停止して球払出が不動化されるとともに、球切れランプ５２が球切れ報知状態となる。
【００３４】
なお、球切れスイッチ１８７ａ，１８７ｂは、払出球通路１８６ａ，１８６ｂに２７〜２８個程度の遊技球が存在することを検出できるような位置に係止片１８８によって係止されている。
【００３５】
通路体１８４の中央部は、内部を流下する遊技球の玉圧を弱めるように、左右に湾曲する形状に形成されている。そして、払出球通路１８６ａ，１８６ｂの間に止め穴１８９が形成されている。止め穴１８９の裏面は中間ベースユニットに設けられている取付ボスがはめ込まれる。その状態で止めねじがねじ止めされて、通路体１８４は中間ベースユニットに固定される。なお、ねじ止めされる前に、中間ベースユニットに設けられている係止突片１８５によって通路体１８４の位置合わせを行えるようになっている。
【００３６】
通路体１８４の下方には、球払出装置９７に遊技球を供給するとともに故障時等には球払出装置９７への遊技球の供給を停止する球止め装置１９０が設けられている。球止め装置１９０の下方に設置される球払出装置９７は、直方体状のケース１９８の内部に収納されている。ケース１９８の左右４箇所には突部が設けられている。各突部が中間ベースユニットに設けられている位置決め突片に係った状態で、中間ベースユニットの下部に設けられている弾性係合片にケース１９８の下端がはめ込まれる。
【００３７】
図５は球払出装置９７の分解斜視図である。球払出装置９７の構成および作用を図５を参照して説明する。この実施形態における球払出装置９７は、ステッピングモータ（払出モータ）２８９がスクリュー２８８を回転させることによりパチンコ玉を１個ずつ払い出す。なお、球払出装置９７は、入賞にもとづく景品球だけでなく、貸し出すべき遊技球も払い出す。
【００３８】
図５に示すように、球払出装置９７は、２つのケース１９８ａ，１９８ｂを有する。それぞれのケース１９８ａ，１９８ｂの左右２箇所に、球払出装置９７の設置位置上部に設けられた位置決め突片に当接される係合突部２８０が設けられている。また、それぞれのケース１９８ａ，１９８ｂには、球供給路２８１ａ，２８１ｂが形成されている。球供給路２８１ａ，２８１ｂは湾曲面２８２ａ，２８２ｂを有し、湾曲面２８２ａ，２８２ｂの終端の下方には、球送り水平路２８４ａ，２８４ｂが形成されている。さらに、球送り水平路２８４ａ，２８４ｂの終端に球排出路２８３ａ，２８３ｂが形成されている。
【００３９】
球供給路２８１ａ，２８１ｂ、球送り水平路２８４ａ，２８４ｂ、球排出路２８３ａ，２８３ｂは、ケース１９８ａ，１９８ｂをそれぞれ前後に区画する区画壁２９５ａ，２９５ｂの前方に形成されている。また、区画壁２９５ａ，２９５ｂの前方において、玉圧緩衝部材２８５がケース１９８ａ，１９８ｂ間に挟み込まれる。玉圧緩衝部材２８５は、球払出装置９７に供給される玉を左右側方に振り分けて球供給路２８１ａ，２８１ｂに誘導する。
【００４０】
また、玉圧緩衝部材２８５の下部には、発光素子（ＬＥＤ）２８６と受光素子（図示せず）とによる払出モータ位置センサが設けられている。発光素子２８６と受光素子とは、所定の間隔をあけて設けられている。そして、この間隔内に、スクリュー２８８の先端が挿入されるようになっている。なお、玉圧緩衝部材２８５は、ケース１９８ａ，１９８ｂが張り合わされたときに、完全にその内部に収納固定される。
【００４１】
球送り水平路２８４ａ，２８４ｂには、払出モータ２８９によって回転させられるスクリュー２８８が配置されている。払出モータ２８９はモータ固定板２９０に固定され、モータ固定板２９０は、区画壁２９５ａ，２９５ｂの後方に形成される固定溝２９１ａ，２９１ｂにはめ込まれる。その状態で払出モータ２８９のモータ軸が区画壁２９５ａ，２９５ｂの前方に突出するので、その突出の前方にスクリュー２８８が固定される。スクリュー２８８の外周には、払出モータ２８９の回転によって球送り水平路２８４ａ，２８４ｂに載置された遊技球を前方に移動させるための螺旋突起２８８ａが設けられている。
【００４２】
そして、スクリュー２８８の先端には、発光素子２８６を収納するように凹部が形成され、その凹部の外周には、２つの切欠部２９２が互いに１８０度離れて形成されている。従って、スクリュー２８８が１回転する間に、発光素子２８６からの光は、切欠部２９２を介して受光素子で２回検出される。
【００４３】
つまり、発光素子２８６と受光素子とによる払出モータ位置センサは、スクリュー２８８を定位置で停止するためのものであり、かつ、払出動作が行われた旨を検出するものである。なお、発光素子２８６、受光素子および払出モータ２８９からの配線は、まとめられてケース１９８ａ，１９８ｂの後部下方に形成された引出穴から外部に引き出されコネクタに結線される。
【００４４】
遊技球が球送り水平路２８４ａ，２８４ｂに載置された状態において、払出モータ２８９が回転すると、スクリュー２８８の螺旋突起２８８ａによって、遊技球は、球送り水平路２８４ａ，２８４ｂ上を前方に向かって移動する。そして、遂には、球送り水平路２８４ａ，２８４ｂの終端から球排出路２８３ａ，２８３ｂに落下する。このとき、左右の球送り水平路２８４ａ，２８４ｂからの落下は交互に行われる。すなわち、スクリュー２８８が半回転する毎に一方から１個の遊技球が落下する。従って、１個の遊技球が落下する毎に、発光素子２８６からの光が受光素子によって検出される。
【００４５】
図４に示すように、球払出装置９７の下方には、球振分部材３１１が設けられている。球振分部材３１１は、振分用ソレノイド３１０によって駆動される。例えば、ソレノイド３１０のオン時には、球振分部材３１１は右側に倒れ、オフ時には左側に倒れる。振分用ソレノイド３１０の下方には、近接スイッチによる賞球カウントスイッチ３０１Ａおよび球貸しカウントスイッチ３０１Ｂが設けられている。入賞にもとづく賞球時には、球振分部材３１１は右側に倒れ、球排出路２８３ａ，２８３ｂからの玉はともに賞球カウントスイッチ３０１Ａを通過する。また、球貸し時には、球振分部材３１１は左側に倒れ、球排出路２８３ａ，２８３ｂからの玉はともに球貸しカウントスイッチ３０１Ｂを通過する。従って、球払出装置９７は、賞球時と球貸し時とで払出流下路を切り替えて、所定数の遊技媒体の払出を行うことができる。
【００４６】
このように、球振分部材３１１を設けることによって、２条の玉流路を落下してきた玉は、賞球カウントスイッチ３０１Ａと球貸しカウントスイッチ３０１Ｂとのうちのいずれか一方しか通過しない。従って、賞球であるのか球貸しであるのかの判断をすることなく、賞球カウントスイッチ３０１Ａと球貸しカウントスイッチ３０１Ｂの検出出力から、直ちに賞球数または球貸し数を把握することができる。
【００４７】
図６は、主基板３１における回路構成の一例を示すブロック図である。なお、図６には、払出制御基板３７、ランプ制御基板３５、音声制御基板７０、発射制御基板９１および図柄制御基板８０も示されている。主基板３１には、プログラムに従ってパチンコ遊技機１を制御する基本回路５３と、ゲートスイッチ１２、始動口スイッチ１７、Ｖカウントスイッチ２２、カウントスイッチ２３入賞口スイッチ１９ａ，２４ａ、満タンスイッチ４８および賞球カウントスイッチ３０１Ａからの信号を基本回路５３に与えるスイッチ回路５８と、可変入賞球装置１５を開閉するソレノイド１６および開閉板２０を開閉するソレノイド２１を基本回路５３からの指令に従って駆動するソレノイド回路５９とが搭載されている。
【００４８】
また、基本回路５３から与えられるデータに従って、大当りの発生を示す大当り情報、可変表示部９の画像表示開始に利用された始動入賞球の個数を示す始動情報、確率変動が生じたことを示す確変情報等をホール管理コンピュータ等のホストコンピュータに対して出力する情報出力回路６４を含む。
【００４９】
基本回路５３は、ゲーム制御用のプログラム等を記憶するＲＯＭ５４、ワークメモリとして使用される記憶手段の一例であるＲＡＭ５５、制御用のプログラムに従って制御動作を行うＣＰＵ５６およびＩ／Ｏポート部５７を含む。この実施の形態では、ＲＯＭ５４，ＲＡＭ５５はＣＰＵ５６に内蔵されている。すなわち、ＣＰＵ５６は、１チップマイクロコンピュータである。なお、１チップマイクロコンピュータは、少なくともＲＡＭ５５が内蔵されていればよく、ＲＯＭ５４およびＩ／Ｏポート部５７は外付けであっても内蔵されていてもよい。また、Ｉ／Ｏポート部５７は、マイクロコンピュータにおける情報入出力可能な端子である。
【００５０】
さらに、主基板３１には、電源投入時に基本回路５３をリセットするための初期リセット回路６５と、基本回路５３から与えられるアドレス信号をデコードしてＩ／Ｏポート部５７のうちのいずれかのＩ／Ｏポートを選択するための信号を出力するアドレスデコード回路６７とが設けられている。
なお、球払出装置９７から主基板３１に入力されるスイッチ情報もあるが、図６ではそれらは省略されている。
【００５１】
遊技球を打撃して発射する打球発射装置は発射制御基板９１上の回路によって制御される駆動モータ９４で駆動される。そして、駆動モータ９４の駆動力は、操作ノブ５の操作量に従って調整される。すなわち、発射制御基板９１上の回路によって、操作ノブ５の操作量に応じた速度で打球が発射されるように制御される。
【００５２】
なお、この実施の形態では、ランプ制御基板３５に搭載されているランプ制御手段が、遊技盤に設けられている始動記憶表示器１８、ゲート通過記憶表示器４１および装飾ランプ２５の表示制御を行うとともに、枠側に設けられている遊技効果ランプ・ＬＥＤ２８ａ，２８ｂ，２８ｃ、賞球ランプ５１および球切れランプ５２の表示制御を行う。ここで、ランプ制御手段は発光体制御手段の一例である。また、特別図柄を可変表示する可変表示部９および普通図柄を可変表示する可変表示器１０の表示制御は、図柄制御基板８０に搭載されている図柄制御手段によって行われる。
【００５３】
図７は、図柄制御基板８０内の回路構成を、可変表示部９の一実現例であるＬＣＤ（液晶表示装置）８２、可変表示器１０、主基板３１の出力ポート（ポートＡ，Ｂ）５７１，５７２および出力バッファ回路６３Ａ，６３Ｂとともに示すブロック図である。出力ポート５７１からは８ビットのデータが出力され、出力ポート５７２からは１ビットのストローブ信号（ＩＮＴ信号）が出力される。
【００５４】
図柄制御用ＣＰＵ１０１は、制御データＲＯＭ１０２に格納されたプログラムに従って動作し、主基板３１からノイズフィルタ１０７および入力バッファ回路１０５Ｂを介してＩＮＴ信号が入力されると、入力バッファ回路１０５Ａを介して図柄制御コマンドを受信する。入力バッファ回路１０５Ａ，１０５Ｂとして、例えば汎用ＩＣである７４ＨＣ５４０，７４ＨＣ１４を使用することができる。なお、図柄制御用ＣＰＵ１０１がＩ／Ｏポートを内蔵していない場合には、入力バッファ回路１０５Ａ，１０５Ｂと図柄制御用ＣＰＵ１０１との間に、Ｉ／Ｏポートが設けられる。
【００５５】
そして、図柄制御用ＣＰＵ１０１は、受信した図柄制御コマンドに従って、ＬＣＤ８２に表示される画面の表示制御を行う。具体的には、図柄制御コマンドに応じた指令をＶＤＰ１０３に与える。ＶＤＰ１０３は、キャラクタＲＯＭ８６から必要なデータを読み出す。ＶＤＰ１０３は、入力したデータに従ってＬＣＤ８２に表示するための画像データを生成し、Ｒ，Ｇ，Ｂ信号および同期信号をＬＣＤ８２に出力する。
【００５６】
なお、図７には、ＶＤＰ１０３をリセットするためのリセット回路８３、ＶＤＰ１０３に動作クロックを与えるための発振回路８５、および使用頻度の高い画像データを格納するキャラクタＲＯＭ８６も示されている。キャラクタＲＯＭ８６に格納される使用頻度の高い画像データとは、例えば、ＬＣＤ８２に表示される人物、動物、または、文字、図形もしくは記号等からなる画像などである。
【００５７】
入力バッファ回路１０５Ａ，１０５Ｂは、主基板３１から図柄制御基板８０へ向かう方向にのみ信号を通過させることができる。従って、図柄制御基板８０側から主基板３１側に信号が伝わる余地はない。すなわち、入力バッファ回路１０５Ａ，１０５Ｂは、入力ポートともに不可逆性情報入力手段を構成する。図柄制御基板８０内の回路に不正改造が加えられても、不正改造によって出力される信号が主基板３１側に伝わることはない。
【００５８】
なお、出力ポート５７１，５７２の出力をそのまま図柄制御基板８０に出力してもよいが、単方向にのみ信号伝達可能な出力バッファ回路６３Ａ，６３Ｂを設けることによって、主基板３１から図柄制御基板８０への一方向性の信号伝達をより確実にすることができる。すなわち、出力バッファ回路６３Ａ，６３Ｂは、出力ポートともに不可逆性情報出力手段を構成する。
【００５９】
また、高周波信号を遮断するノイズフィルタ１０７として、例えば３端子コンデンサやフェライトビーズが使用されるが、ノイズフィルタ１０７の存在によって、図柄制御コマンドに基板間でノイズが乗ったとしても、その影響は除去される。なお、主基板３１のバッファ回路６３Ａ，６３Ｂの出力側にもノイズフィルタを設けてもよい。
【００６０】
図８は、主基板３１における音声制御コマンドの信号送信部分および音声制御基板７０の構成例を示すブロック図である。この実施の形態では、遊技進行に応じて、遊技領域７の外側に設けられているスピーカ２７の音声出力を指示するための音声制御コマンドが、主基板３１から音声制御基板７０に出力される。
【００６１】
図８に示すように、音声制御コマンドは、基本回路５３におけるＩ／Ｏポート部５７の出力ポート（出力ポートＣ，Ｄ）５７３，５７４から出力される。出力ポート５７３からは８ビットのデータが出力され、出力ポート５７４からは１ビットのＩＮＴ信号が出力される。音声制御基板７０において、主基板３１からの各信号は、入力バッファ回路７０５，７０５Ｂを介して音声制御用ＣＰＵ７０１に入力する。なお、音声制御用ＣＰＵ７０１がＩ／Ｏポートを内蔵していない場合には、入力バッファ回路７０５Ａ，７０５Ｂと音声制御用ＣＰＵ７０１との間に、Ｉ／Ｏポートが設けられる。
【００６２】
そして、例えばディジタルシグナルプロセッサによる音声合成回路７０２は、音声制御用ＣＰＵ７０１の指示に応じた音声や効果音を発生し音量切替回路７０３に出力する。音量切替回路７０３は、音声制御用ＣＰＵ７０１の出力レベルを、設定されている音量に応じたレベルにして音量増幅回路７０４に出力する。音量増幅回路７０４は、増幅した音声信号をスピーカ２７に出力する。
【００６３】
入力バッファ回路７０５Ａ，７０５Ｂとして、例えば、汎用のＣＭＯＳ−ＩＣである７４ＨＣ５４０，７４ＨＣ１４が用いられる。入力バッファ回路７０５Ａ，７０５Ｂは、主基板３１から音声制御基板７０へ向かう方向にのみ信号を通過させることができる。よって、音声制御基板７０側から主基板３１側に信号が伝わる余地はない。従って、音声制御基板７０内の回路に不正改造が加えられても、不正改造によって出力される信号が主基板３１側に伝わることはない。なお、入力バッファ回路７０５Ａ，７０５Ｂの入力側にノイズフィルタを設けてもよい。
【００６４】
また、主基板３１において、出力ポート５７３，５７４の外側にバッファ回路６７Ａ，６７Ｂが設けられている。バッファ回路６７Ａ，６７Ｂとして、例えば、汎用のＣＭＯＳ−ＩＣである７４ＨＣ２５０，７４ＨＣ１４が用いられる。このような構成によれば、外部から主基板３１の内部に入力される信号が阻止されるので、音声制御基板７０から主基板３１に信号が与えられる可能性がある信号ラインをさらに確実になくすことができる。なお、バッファ回路６７Ａ，６７Ｂの出力側にノイズフィルタを設けてもよい。
【００６５】
図９は、主基板３１およびランプ制御基板３５における信号送受信部分を示すブロック図である。この実施の形態では、遊技領域７の外側に設けられている遊技効果ＬＥＤ２８ａ、遊技効果ランプ２８ｂ，２８ｃと遊技盤に設けられている装飾ランプ２５の点灯／消灯と、賞球ランプ５１および球切れランプ５２の点灯／消灯とを示すランプ制御コマンドが主基板３１からランプ制御基板３５に出力される。また、始動記憶表示器１８およびゲート通過記憶表示器４１の点灯個数を示すランプ制御コマンドも主基板３１からランプ制御基板３５に出力される。
【００６６】
図９に示すように、ランプ制御に関するランプ制御コマンドは、基本回路５３におけるＩ／Ｏポート部５７の出力ポート（出力ポートＥ，Ｆ）５７５，５７６から出力される。出力ポート５７５は８ビットのデータを出力し、出力ポート５７６は１ビットのＩＮＴ信号を出力する。ランプ制御基板３５において、主基板３１からの制御コマンドは、入力バッファ回路３５５Ａ，３５５Ｂを介してランプ制御用ＣＰＵ３５１に入力する。なお、ランプ制御用ＣＰＵ３５１がＩ／Ｏポートを内蔵していない場合には、入力バッファ回路３５５Ａ，３５５Ｂとランプ制御用ＣＰＵ３５１との間に、Ｉ／Ｏポートが設けられる。
【００６７】
ランプ制御基板３５において、ランプ制御用ＣＰＵ３５１は、各制御コマンドに応じて定義されている遊技効果ＬＥＤ２８ａ、遊技効果ランプ２８ｂ，２８ｃ、装飾ランプ２５の点灯／消灯パターンに従って、遊技効果ＬＥＤ２８ａ、遊技効果ランプ２８ｂ，２８ｃ、装飾ランプ２５に対して点灯／消灯信号を出力する。点灯／消灯信号は、遊技効果ＬＥＤ２８ａ、遊技効果ランプ２８ｂ，２８ｃ、装飾ランプ２５に出力される。なお、点灯／消灯パターンは、ランプ制御用ＣＰＵ３５１の内蔵ＲＯＭまたは外付けＲＯＭに記憶されている。
【００６８】
主基板３１において、ＣＰＵ５６は、ＲＡＭ５５の記憶内容に未払出の賞球残数があるときに賞球ランプ５１の点灯を指示する制御コマンドを出力し、前述した遊技盤裏面の払出球通路１８６ａ，１８６ｂの上流に設置されている球切れスイッチ１８７ａ，１８７ｂ（図４参照）が遊技球を検出しなくなると球切れランプ５２の点灯を指示する制御コマンドを出力する。ランプ制御基板３５において、各制御コマンドは、入力バッファ回路３５５Ａ，３５５Ｂを介してランプ制御用ＣＰＵ３５１に入力する。ランプ制御用ＣＰＵ３５１は、それらの制御コマンドに応じて、賞球ランプ５１および球切れランプ５２を点灯／消灯する。なお、点灯／消灯パターンは、ランプ制御用ＣＰＵ３５１の内蔵ＲＯＭまたは外付けＲＯＭに記憶されている。
【００６９】
さらに、ランプ制御用ＣＰＵ３５１は、制御コマンドに応じて始動記憶表示器１８およびゲート通過記憶表示器４１に対して点灯／消灯信号を出力する。
【００７０】
入力バッファ回路３５５Ａ，３５５Ｂとして、例えば、汎用のＣＭＯＳ−ＩＣである７４ＨＣ５４０，７４ＨＣ１４が用いられる。入力バッファ回路３５５Ａ，３５５Ｂは、主基板３１からランプ制御基板３５へ向かう方向にのみ信号を通過させることができる。従って、ランプ制御基板３５側から主基板３１側に信号が伝わる余地はない。たとえ、ランプ制御基板３５内の回路に不正改造が加えられても、不正改造によって出力される信号がメイン基板３１側に伝わることはない。なお、入力バッファ回路３５５Ａ，３５５Ｂの入力側にノイズフィルタを設けてもよい。
【００７１】
また、主基板３１において、出力ポート５７５，５７６の外側にバッファ回路６２Ａ，６２Ｂが設けられている。バッファ回路６２Ａ，６２Ｂとして、例えば、汎用のＣＭＯＳ−ＩＣである７４ＨＣ２５０，７４ＨＣ１４が用いられる。このような構成によれば、外部から主基板３１の内部に入力される信号が阻止されるので、ランプ制御基板７０から主基板３１に信号が与えられる可能性がある信号ラインをさらに確実になくすことができる。なお、バッファ回路６２Ａ，６２Ｂの出力側にノイズフィルタを設けてもよい。
【００７２】
図１０は、払出制御基板３７および球払出装置９７の構成要素などの賞球に関連する構成要素を示すブロック図である。図１０に示すように、満タンスイッチ４８からの検出信号は、中継基板７１を介して主基板３１のＩ／Ｏポート５７に入力される。満タンスイッチ４８は、余剰玉受皿４の満タンを検出するスイッチである。
【００７３】
球切れスイッチ１８７（１８７ａ，１８７ｂ）からの検出信号は、中継基板７２および中継基板７１を介して主基板３１のＩ／Ｏポート５７に入力される。球切れスイッチ１８７は、払出球通路内の遊技球の有無を検出するスイッチである。
【００７４】
入賞があると、払出制御基板３７には、主基板３１から賞球個数を示す払出制御コマンドが入力される。賞球個数を示す払出制御コマンドは、入力バッファ回路３７３Ａを介してＩ／Ｏポート３７２ａに入力される。また、ＩＮＴ信号が入力バッファ回路３７３Ｂを介してＣＰＵの割込端子に入力される。入力バッファ回路３７３Ａ，３７３Ｂにおける各バッファは、主基板３１から払出制御基板３７へ向かう方向にのみ信号を通過させることができる。従って、払出制御基板３７側から主基板３１側に信号が伝わる余地はない。払出制御基板３７内の回路に不正改造が加えられても、不正改造によって出力される信号が主基板３１側に伝わることはない。また、主基板３１において、払出制御コマンドを出力する出力ポート５７７Ａ，５７７Ｂの外側にバッファ回路６８Ａ，６８Ｂが設けられている。このような構成によれば、外部から主基板３１の内部に入力される信号が阻止されるので、払出制御基板３７から主基板３１に信号が与えられる可能性がある信号ラインをより確実になくすことができる。
【００７５】
主基板３１のＣＰＵ５６は、球切れスイッチ１８７からの検出信号が球切れ状態を示しているか、または、満タンスイッチ４８からの検出信号が満タン状態を示していると、球払出禁止を指示する払出制御コマンドを送出する。球払出禁止を指示する払出制御コマンドを受信すると、払出制御基板３７の払出制御用ＣＰＵ３７１は、球払出処理を停止する。
【００７６】
さらに、賞球カウントスイッチ３０１Ａからの検出信号も、中継基板７２および中継基板７１を介して主基板３１のＩ／Ｏポート５７に入力される。また、賞球カウントスイッチ３０１Ａおよび球貸しカウントスイッチ３０１Ｂは、球払出装置９７の払出機構部分に設けられ、実際に払い出された遊技球を検出する。
【００７７】
入賞があると、払出制御基板３７には、主基板３１の出力ポート（ポートＧ，Ｈ）５７７Ａ，５７７Ｂから賞球個数を示す払出制御コマンドが入力される。出力ポート５７７は８ビットのデータを出力し、出力ポート５７８は１ビットのストローブ信号（ＩＮＴ信号）を出力する。賞球個数を示す払出制御コマンドは、入力バッファ回路３７３を介してＩ／Ｏポート３７２ａに入力される。払出制御用ＣＰＵ３７１は、Ｉ／Ｏポート３７２ａを介して払出制御コマンドを入力し、払出制御コマンドに応じて球払出装置９７を駆動して賞球払出を行う。なお、この実施の形態では、払出制御用ＣＰＵ３７１は、１チップマイクロコンピュータであり、少なくともＲＡＭが内蔵されている。
【００７８】
払出制御用ＣＰＵ３７１は、出力ポート３７２ｇを介して、貸し玉数を示す球貸し個数信号をターミナル基板１６０に出力し、ブザー駆動信号をブザー基板７５に出力する。ブザー基板７５にはブザーが搭載されている。さらに、出力ポート３７２ｅを介して、エラー表示用ＬＥＤ３７４にエラー信号を出力する。
【００７９】
さらに、払出制御基板３７の入力ポート３７２ｂには、中継基板７２を介して、賞球カウントスイッチ３０１Ａの検出信号の検出信号が入力される。払出制御基板３７からの払出モータ２８９への駆動信号は、出力ポート３７２ｃおよび中継基板７２を介して球払出装置９７の賞球機構部分における払出モータ２８９に伝えられる。また、払出制御基板３７から振分用ソレノイド３１０への駆動信号は、出力ポート３７２ｄおよび中継基板７２を介して球払出装置９７の振分用ソレノイド３１０に伝えられる。
【００８０】
カードユニット５０には、カードユニット制御用マイクロコンピュータが搭載されている。また、カードユニット５０には、端数表示スイッチ１５２、連結台方向表示器１５３、カード投入表示ランプ１５４およびカード挿入口１５５が設けられている（図１参照）。残高表示基板７４には、打球供給皿３の近傍に設けられている度数表示ＬＥＤ、球貸しスイッチおよび返却スイッチが接続される。
【００８１】
残高表示基板７４からカードユニット５０には、遊技者の操作に応じて、球貸しスイッチ信号および返却スイッチ信号が払出制御基板３７を介して与えられる。また、カードユニット５０から残高表示基板７４には、プリペイドカードの残高を示すカード残高表示信号および球貸し可表示信号が払出制御基板３７を介して与えられる。カードユニット５０と払出制御基板３７の間では、ユニット操作信号（ＢＲＤＹ信号）、球貸し要求信号（ＢＲＱ信号）、球貸し完了信号（ＥＸＳ信号）およびパチンコ機動作信号（ＰＲＤＹ信号）がＩ／Ｏポート３７２ｆを介してやりとりされる。
【００８２】
パチンコ遊技機１の電源が投入されると、払出制御基板３７の払出制御用ＣＰＵ３７１は、カードユニット５０にＰＲＤＹ信号を出力する。カードユニット５０においてカードが受け付けられ、球貸しスイッチが操作され球貸しスイッチ信号が入力されると、カードユニット制御用マイクロコンピュータは、払出制御基板３７にＢＲＤＹ信号を出力する。この時点から所定の遅延時間が経過すると、カードユニット制御用マイクロコンピュータは、払出制御基板３７にＢＲＱ信号を出力する。そして、払出制御基板３７の払出制御用ＣＰＵ３７１は、ＢＲＱ信号に応じてＥＸＳ信号をオンするとともに、払出モータ２８９を駆動し、所定個の貸し玉を遊技者に払い出す。そして、払出が完了したら、払出制御用ＣＰＵ３７１は、カードユニット５０にＥＸＳ信号をオフ状態にする。
【００８３】
以上のように、カードユニット５０からの信号は全て払出制御基板３７に入力される構成になっている。従って、球貸し制御に関して、カードユニット５０から主基板３１に信号が入力されることはなく、主基板３１の基本回路５３にカードユニット５０の側から不正に信号が入力される余地はない。なお、主基板３１および払出制御基板３７には、ソレノイドおよびモータやランプを駆動するためのドライバ回路が搭載されているが、図１０では、それらの回路は省略されている。
【００８４】
この実施の形態では、主基板３１および払出制御基板３７におけるＲＡＭは、バックアップ電源でバックアップされている。すなわち、遊技機に対する電力供給が停止しても、所定期間はＲＡＭの内容が保存される。そして、各ＣＰＵは、電源電圧の低下を検出すると、所定の処理を行った後に電源復旧待ちの状態になる。また、電源投入時に、各ＣＰＵは、ＲＡＭにデータが保存されている場合には、保存データにもとづいて電源断前の状態を復元する。また、図１０に示された各入力ポートは、払出制御用ＣＰＵ３７１に内蔵されていてもよい。
【００８５】
図１１は、電源監視および電源バックアップのための主基板３１のＣＰＵ５６周りの一構成例を示すブロック図である。図１１に示すように、第１の電源監視回路（第１の電源監視手段）からの電圧低下信号が、ＣＰＵ５６のマスク不能割込端子（ＮＭＩ端子）に接続されている。第１の電源監視回路は、遊技機が使用する各種直流電源のうちのいずれかの電源の電圧を監視して電源電圧低下を検出する回路である。この実施の形態では、ＶSLの電源電圧を監視して電圧値が所定値以下になるとローレベルの電圧低下信号を発生する。ＶSLは、遊技機で使用される直流電圧のうちで最大のものであり、この例では＋３０Ｖである。従って、ＣＰＵ５６は、割込処理によって電源断の発生を確認することができる。なお、この実施の形態では、第１の電源監視回路は、後述する電源基板に搭載されている。
【００８６】
図１１には、初期リセット回路６５も示されているが、この実施の形態では、初期リセット回路６５は、第２の電源監視回路（第２の電源監視手段）も兼ねている。すなわち、リセットＩＣ６５１は、電源投入時に、外付けのコンデンサの容量で決まる所定時間だけ出力をローレベルとし、所定時間が経過すると出力をハイレベルにする。すなわち、リセット信号をハイレベルに立ち上げてＣＰＵ５６を動作可能状態にする。また、リセットＩＣ６５１は、第１の電源監視回路が監視する電源電圧と等しい電源電圧であるＶSLの電源電圧を監視して電圧値が所定値（第１の電源監視回路が電圧低下信号を出力する電源電圧値よりも低い値）以下になるとローレベルの電圧低下信号を発生する。従って、ＣＰＵ５６は、第１の電源監視回路からの電圧低下信号に応じて所定の電力供給停止時処理を行った後、システムリセットされる。なお、この実施の形態では、リセット信号と第２の電源監視回路からの電圧低下信号とは同一の信号である。
【００８７】
図１１に示すように、リセットＩＣ６５１からのリセット信号は、ＮＡＮＤ回路９４７に入力されるとともに、反転回路（ＮＯＴ回路）９４４を介してカウンタＩＣ９４１のクリア端子に入力される。カウンタＩＣ９４１は、クリア端子への入力がローレベルになると、発振器９４３からのクロック信号をカウントする。そして、カウンタＩＣ９４１のＱ５出力がＮＯＴ回路９４５，９４６を介してＮＡＮＤ回路９４７に入力される。また、カウンタＩＣ９４１のＱ６出力は、フリップフロップ（ＦＦ）９４２のクロック端子に入力される。フリップフロップ９４２のＤ入力はハイレベルに固定され、Ｑ出力は論理和回路（ＯＲ回路）９４９に入力される。ＯＲ回路９４９の他方の入力には、ＮＡＮＤ回路９４７の出力がＮＯＴ回路９４８を介して導入される。そして、ＯＲ回路９４９の出力がＣＰＵ５６のリセット端子に接続されている。このような構成によれば、電源投入時に、ＣＰＵ５６のリセット端子に２回のリセット信号（ローレベル信号）が与えられるので、ＣＰＵ５６は、確実に動作を開始する。
【００８８】
そして、例えば、第１の電源監視回路の検出電圧（電圧低下信号を出力することになる電圧）を＋２２Ｖとし、第２の電源監視回路の検出電圧を＋９Ｖとする。そのように構成した場合には、第１の電源監視回路と第２の電源監視回路とは、同一の電源ＶSLの電圧を監視するので、第１の電圧監視回路が電圧低下信号を出力するタイミングと第２の電圧監視回路が電圧低下信号を出力するタイミングの差を所望の所定期間に確実に設定することができる。所望の所定期間とは、第１の電源監視回路からの電圧低下信号に応じて電力供給停止時処理を開始してから電力供給停止時処理が確実に完了するまでの期間である。
【００８９】
この例では、第１の電源監視手段が検出信号を出力することになる第１検出条件は＋３０Ｖ電源電圧が＋２２Ｖにまで低下したことであり、第２の電源監視手段が検出信号を出力することになる第２検出条件は＋３０Ｖ電源電圧が＋９Ｖにまで低下したことになる。ただし、ここで用いられている電圧値は一例であって、他の値を用いてもよい。
【００９０】
ただし、監視範囲が狭まるが、第１の電圧監視回路および第２の電圧監視回路の監視電圧として＋５Ｖ電源電圧を用いることも可能である。その場合にも、第１の電圧監視回路の検出電圧は、第２の電圧監視回路の検出電圧よりも高く設定される。
【００９１】
ＣＰＵ５６等の駆動電源である＋５Ｖ電源から電力が供給されていない間、ＲＡＭの少なくとも一部は、電源基板から供給されるバックアップ電源によってバックアップされ、遊技機に対する電源が断しても内容は保存される。そして、＋５Ｖ電源が復旧すると、初期リセット回路６５からリセット信号が発せられるので、ＣＰＵ５６は、通常の動作状態に復帰する。そのとき、必要なデータがバックアップされているので、停電等からの復旧時には停電発生時の遊技状態に復帰することができる。
【００９２】
なお、図１１では、電源投入時にＣＰＵ５６のリセット端子に２回のリセット信号（ローレベル信号）が与えられる構成が示されたが、リセット信号の立ち上がりタイミングが１回しかなくても確実にリセット解除されるＣＰＵを使用する場合には、符号９４１〜９４９で示された回路素子は不要である。その場合、リセットＩＣ６５１の出力がそのままＣＰＵ５６のリセット端子に接続される。
【００９３】
図１２は、遊技機の電源基板９１０の一構成例を示すブロック図である。電源基板９１０は、主基板３１、図柄制御基板８０、音声制御基板７０、ランプ制御基板３５および払出制御基板３７等の電気部品制御基板と独立して設置され、遊技機内の各電気部品制御基板および機構部品が使用する電圧を生成する。この例では、ＡＣ２４Ｖ、ＶSL（ＤＣ＋３０Ｖ）、ＤＣ＋２１Ｖ、ＤＣ＋１２ＶおよびＤＣ＋５Ｖを生成する。また、バックアップ電源となるコンデンサ９１６は、ＤＣ＋５Ｖすなわち各基板上のＩＣ等を駆動する電源のラインから充電される。
【００９４】
トランス９１１は、交流電源からの交流電圧を２４Ｖに変換する。ＡＣ２４Ｖ電圧は、コネクタ９１５に出力される。また、整流回路９１２は、ＡＣ２４Ｖから＋３０Ｖの直流電圧を生成し、ＤＣ−ＤＣコンバータ９１３およびコネクタ９１５に出力する。ＤＣ−ＤＣコンバータ９１３は、＋２２Ｖ、＋１２Ｖおよび＋５Ｖを生成してコネクタ９１５に出力する。コネクタ９１５は例えば中継基板に接続され、中継基板から各電気部品制御基板および機構部品に必要な電圧の電力が供給される。
【００９５】
ＤＣ−ＤＣコンバータ９１３からの＋５Ｖラインは分岐してバックアップ＋５Ｖラインを形成する。バックアップ＋５Ｖラインとグラウンドレベルとの間には大容量のコンデンサ９１６が接続されている。コンデンサ９１６は、遊技機に対する電力供給が遮断されたときの電気部品制御基板のバックアップＲＡＭ（電源バックアップされているＲＡＭすなわち記憶内容保持状態となりうる記憶手段）に対して記憶状態を保持できるように電力を供給するバックアップ電源となる。また、＋５Ｖラインとバックアップ＋５Ｖラインとの間に、逆流防止用のダイオード９１７が挿入される。
【００９６】
なお、バックアップ電源として、＋５Ｖ電源から充電可能な電池を用いてもよい。電池を用いる場合には、＋５Ｖ電源から電力供給されない状態が所定時間継続すると容量がなくなるような充電池が用いられる。
【００９７】
また、電源基板９１０には、上述した第１の電源監視回路を構成する電源監視用ＩＣ９０２が搭載されている。電源監視用ＩＣ９０２は、ＶSL電源電圧を導入し、ＶSL電源電圧を監視することによって電源断の発生を検出する。具体的には、ＶSL電源電圧が所定値（この例では＋２２Ｖ）以下になったら、電源断が生ずるとして電圧低下信号を出力する。なお、監視対象の電源電圧は、各電気部品制御基板に搭載されている回路素子の電源電圧（この例では＋５Ｖ）よりも高い電圧であることが好ましい。この例では、交流から直流に変換された直後の電圧であるＶSLが用いられている。電源監視用ＩＣ９０２からの電圧低下信号は、主基板３１や払出制御基板３７等に供給される。
【００９８】
電源監視用ＩＣ９０２が電源断を検知するための所定値は、通常時の電圧より低いが、各電気部品制御基板上のＣＰＵが暫くの間動作しうる程度の電圧である。また、電源監視用ＩＣ９０２が、ＣＰＵ等の回路素子を駆動するための電圧（この例では＋５Ｖ）よりも高く、また、交流から直流に変換された直後の電圧を監視するように構成されているので、ＣＰＵが必要とする電圧に対して監視範囲を広げることができる。従って、より精密な監視を行うことができる。さらに、監視電圧としてＶSL（＋３０Ｖ）を用いる場合には、遊技機の各種スイッチに供給される電圧が＋１２Ｖであることから、電源瞬断時のスイッチオン誤検出の防止も期待できる。すなわち、＋３０Ｖ電源の電圧を監視すると、＋３０Ｖ作成の以降に作られる＋１２Ｖが落ち始める以前の段階でそれの低下を検出できる。よって、＋１２Ｖ電源の電圧が低下するとスイッチ出力がオン状態を呈するようになるが、＋１２Ｖより早く低下する＋３０Ｖ電源電圧を監視して電源断を認識すれば、スイッチ出力がオン状態を呈する前に電源復旧待ちの状態に入ってスイッチ出力を検出しない状態となることができる。
【００９９】
また、電源監視用ＩＣ９０２は、電気部品制御基板とは別個の電源基板９１０に搭載されているので、第１の電源監視回路から複数の電気部品制御基板に電圧低下信号を供給することができる。電圧低下信号を必要とする電気部品制御基板が幾つあっても第１の電源監視手段は１つ設けられていればよいので、各電気部品制御基板における各電気部品制御手段が後述する復帰制御を行っても、遊技機のコストはさほど上昇しない。
【０１００】
なお、図１２に示された構成では、電源監視用ＩＣ９０２の検出出力（電圧低下信号）は、バッファ回路９１８，９１９を介してそれぞれの電気部品制御基板（例えば主基板３１と払出制御基板３７）に伝達されるが、例えば、１つの検出出力を中継基板に伝達し、中継基板から各電気部品制御基板に同じ信号を分配する構成でもよい。また、電圧低下信号を必要とする基板数に応じたバッファ回路を設けてもよい。
【０１０１】
次に遊技機の動作について説明する。
図１３は、主基板３１におけるＣＰＵ５６が実行するメイン処理を示すフローチャートである。遊技機に対する電源が投入されると、メイン処理において、ＣＰＵ５６は、まず、停電からの復旧時であったか否か確認する（ステップＳ１）。停電からの復旧時であったか否かは、例えば、電源断時にバックアップＲＡＭ領域に設定される電源断フラグによって確認される。
【０１０２】
停電からの復旧時であった場合には、バックアップＲＡＭ領域のデータチェック（この例ではパリティチェック）を行う（ステップＳ３）。不測の電源断が生じた後に復旧した場合には、バックアップＲＡＭ領域のデータは保存されていたはずであるから、チェック結果は正常になる。チェック結果が正常でない場合には、内部状態を電源断時の状態に戻すことができないので、停電復旧時でない電源投入時に実行される初期化処理を実行する（ステップＳ４，Ｓ２）。
【０１０３】
チェック結果が正常であれば、ＣＰＵ５６は、内部状態を電源断時の状態に戻すための遊技状態復旧処理を行うとともに（ステップＳ５）、電源断フラグをクリアする（ステップＳ６）。そして、バックアップＲＡＭ領域に保存されていたプログラムカウンタ（電源断時の実行アドレスが設定されている）の指すアドレスに復帰する。
【０１０４】
停電からの復旧時でない場合には、ＣＰＵ５６は、通常の初期化処理を実行する（ステップＳ１，Ｓ２）。その後、メイン処理では、タイマ割込フラグの監視（ステップＳ６）の確認が行われるループ処理に移行する。なお、ループ内では、表示用乱数更新処理（ステップＳ７）も実行される。
【０１０５】
なお、ここでは、ステップＳ１で停電からの復旧か否かを確認し、停電からの復旧時であればパリティチェックを行ったが、最初に、パリティチェックを実行し、チェック結果が正常でなければ停電からの復旧ではないと判断してステップＳ２の初期化処理を実行し、チェック結果が正常であれば遊技状態復帰処理を行ってもよい。すなわち、パリティチェックの結果をもって停電からの復旧であるか否かを判断してもよい。
【０１０６】
また、停電復旧処理を実行するか否か判断する場合に、すなわち、遊技状態を復旧するか否か判断する際に、保存されていたＲＡＭデータにおける特別プロセスフラグ等や始動入賞記憶数データによって、遊技機が遊技待機状態（図柄変動中でなく、大当り遊技中でなく、確変中でなく、また、始動入賞記憶がない状態）であることが確認されたら、遊技状態復旧処理を行わずに初期化処理を実行するようにしてもよい。
【０１０７】
通常の初期化処理では、図１４に示すように、レジスタおよびＲＡＭのクリア処理（ステップＳ２ａ）と、必要な初期値設定処理（ステップＳ２ｂ）が行われた後に、２ｍｓ毎に定期的にタイマ割込がかかるようにＣＰＵ５６に設けられているタイマレジスタの初期設定（タイムアウトが２ｍｓであることと繰り返しタイマが動作する設定）が行われる（ステップＳ２ｃ）。すなわち、ステップＳ２ｃで、タイマ割込を能動化する処理と、タイマ割込インタバルを設定する処理とが実行される。
【０１０８】
従って、この実施の形態では、ＣＰＵ５６の内部タイマが繰り返しタイマ割込を発生するように設定される。この実施の形態では、繰り返し周期は２ｍｓに設定される。そして、図１５に示すように、タイマ割込が発生すると、ＣＰＵ５６は、タイマ割込フラグをセットする（ステップＳ１１）。
【０１０９】
ＣＰＵ５６は、ステップＳ８において、タイマ割込フラグがセットされたことを検出すると、タイマ割込フラグをリセットするとともに（ステップＳ９）、遊技制御処理を実行する（ステップＳ１０）。以上の制御によって、この実施の形態では、遊技制御処理は２ｍｓ毎に起動されることになる。なお、この実施の形態では、タイマ割込処理ではフラグセットのみがなされ、遊技制御処理はメイン処理において実行されるが、タイマ割込処理で遊技制御処理を実行してもよい。
【０１１０】
図１６は、ステップＳ１０の遊技制御処理を示すフローチャートである。遊技制御処理において、ＣＰＵ５６は、まず、格納領域に設定されたデータを出力ポートに出力する処理を行う（データ出力処理：ステップＳ２１）。次いで、各出力ポートに出力される各種出力データを格納領域に設定する処理を行うとともに、ホール管理用コンピュータに出力される大当り情報、始動情報、確率変動情報などの出力データを格納領域に設定する出力データ設定処理を行う（ステップＳ２２）。さらに、パチンコ遊技機１の内部に備えられている自己診断機能によって種々の異常診断処理が行われ、その結果に応じて必要ならば警報が発せられる（エラー処理：ステップＳ２３）。
【０１１１】
次に、遊技制御に用いられる大当り判定用の乱数等の各判定用乱数を示す各カウンタを更新する処理を行う（ステップＳ２４）。
【０１１２】
さらに、ＣＰＵ５６は、特別図柄プロセス処理を行う（ステップＳ２５）。特別図柄プロセス制御では、遊技状態に応じてパチンコ遊技機１を所定の順序で制御するための特別図柄プロセスフラグに従って該当する処理が選び出されて実行される。そして、特別図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。また、普通図柄プロセス処理を行う（ステップＳ２６）。普通図柄プロセス処理では、７セグメントＬＥＤによる可変表示器１０を所定の順序で制御するための普通図柄プロセスフラグに従って該当する処理が選び出されて実行される。そして、普通図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。
【０１１３】
さらに、ＣＰＵ５６は、スイッチ回路５８を介して、ゲートセンサ１２、始動口センサ１７、カウントセンサ２３および入賞口スイッチ１９ａ，２４ａの状態を入力し、各入賞口や入賞装置に対する入賞があったか否か判定する（スイッチ処理：ステップＳ２７）。ＣＰＵ５６は、さらに、停止図柄の種類を決定する乱数等の表示用乱数を更新する処理を行う（ステップＳ２８）。
【０１１４】
また、ＣＰＵ５６は、払出制御基板３７との間の信号処理を行う（ステップＳ２９）。すなわち、所定の条件が成立すると払出制御基板３７に払出制御コマンドを出力するための処理を行う。払出制御基板３７に搭載されている払出制御用ＣＰＵは、払出制御コマンドに応じて球払出装置９７を駆動する。
【０１１５】
以上のように、メイン処理には遊技制御処理に移行すべきか否かを判定する処理が含まれ、ＣＰＵ５６の内部タイマが定期的に発生するタイマ割込にもとづくタイマ割込処理で遊技制御処理に移行すべきか否かを判定するためのフラグがセットされるので、遊技制御処理の全てが確実に実行される。つまり、遊技制御処理の全てが実行されるまでは、次回の遊技制御処理に移行すべきか否かの判定が行われないので、遊技制御処理中の全ての各処理が実行完了することは保証されている。
【０１１６】
従来の一般的な遊技制御処理は、定期的に発生する外部割込によって、強制的に最初の状態に戻されていた。図１６に示された例に則して説明すると、例えば、ステップＳ３１の処理中であっても、強制的にステップＳ２１の処理に戻されていた。つまり、遊技制御処理中の全ての各処理が実行完了する前に、次回の遊技制御処理が開始されてしまう可能性があった。
【０１１７】
なお、ここでは、主基板３１のＣＰＵ５６が実行する遊技制御処理は、ＣＰＵ５６の内部タイマが定期的に発生するタイマ割込にもとづくタイマ割込処理でセットされるフラグに応じて実行されたが、定期的に（例えば２ｍｓ毎）信号を発生するハードウェア回路を設け、その回路からの信号をＣＰＵ５６の外部割込端子に導入し、割込信号によって遊技制御処理に移行すべきか否かを判定するためのフラグをセットするようにしてもよい。
【０１１８】
そのように構成した場合にも、遊技制御処理の全てが実行されるまでは、フラグの判定が行われないので、遊技制御処理中の全ての各処理が実行完了することが保証される。
【０１１９】
図１７は、可変表示器１０において可変表示される普通図柄の変動の様子と当り動作（この例では可変入賞球装置１５の開閉）の関係を示すタイミング図である。図１７に示すように、普通図柄の変動開始時に、主基板３１から図柄制御基板８０に変動パターンおよび停止図柄を示すコマンドが送信される。また、変動停止時に、普通図柄停止を示すコマンドが送信される。
【０１２０】
図１８は、遊技の進行状況と可変表示部９において可変表示される特別図柄の変動等の関係を示すタイミング図である。図１８に示すように、遊技の進行状況は、▲１▼電源投入時、▲２▼客待ちデモンストレーション中、▲３▼特別図柄の変動から確定まで、▲４▼特別図柄の確定から初回の大入賞口開放まで、▲５▼初回の大入賞口開放から最終回の大入賞口閉鎖まで、▲６▼最終回の大入賞口閉鎖から次の特別図柄の変動までに大別される。
【０１２１】
図１９は、特別図柄の変動と図柄制御コマンドとの関係を示すタイミング図である。図１９に示すように、変動開始時に、変動パターン指定、左図柄指定、中図柄指定および右図柄指定のコマンドが主基板３１から図柄制御基板８０に送信される。また、変動終了時に、全図柄停止を示すコマンドが送信される。このように、この実施の形態では、１回の変動について５個のコマンドが送信される。
【０１２２】
図２０は、図柄制御コマンドのコマンド形態の一例を示す説明図である。この実施の形態では、図柄制御コマンドは２バイト構成であり、１バイト目はＭＯＤＥ（コマンドの分類）を表し、２バイト目はＥＸＴ（コマンドの種類）を表す。
【０１２３】
図２１は、図柄制御コマンドの内容の一例を示す説明図である。図２１に示された例において、コマンド８ＸＸＸ（Ｘ＝４ビットの任意の値）は、普通図柄に関する図柄制御コマンドである。コマンド９ＸＸＸ（Ｘ＝４ビットの任意の値）は、特別図柄が変動していない期間における図柄制御コマンドである。コマンドＡＸＸＸ（Ｘ＝４ビットの任意の値）は、特別図柄が変動する期間における図柄制御コマンドである。コマンドＢＸＸＸ（Ｘ＝４ビットの任意の値）は、遊技機が高確率状態にあることを示す図柄制御コマンドであり、コマンドＣＸＸＸ（Ｘ＝４ビットの任意の値）は、遊技機が低確率状態にあることを示す図柄制御コマンドである。なお、図２１に示された▲１▼〜▲６▼は、図１８に示された期間に対応している。図柄制御基板８０の図柄制御手段は、主基板３１の遊技制御手段から上述した図柄制御コマンドを受信すると図２１に示された内容に応じて可変表示部９および可変表示器１０の表示状態を変更する。
【０１２４】
図２２は、図柄制御コマンドの送出形態の一例を示すタイミング図である。この実施の形態では、８ビットの図柄制御信号ＣＤ〜ＣＤ７によって図柄制御コマンドが出力される。そして、図柄制御コマンドの１バイト目および２バイト目が出力されているときに、ＩＮＴ信号がオン（この例ではローレベル）になる。ＩＮＴ信号のオン期間は例えば１μｓ以上であり、１バイト目と２バイト目との間には４μｓ以上の期間があけられる。図柄制御手段は、ＩＮＴ信号に応じた割込処理によって図柄制御信号ＣＤ〜ＣＤ７を入力する。
【０１２５】
なお、図柄制御コマンドは、図柄制御手段が認識可能に（受信可能に）１回だけ送出される。認識可能（受信可能）とは、この例では、ＩＮＴ信号がオン状態になることであり、認識可能（受信可能）に１回だけ送出されるとは、この例では、ＩＮＴ信号が１回だけオン状態になることである。遊技制御手段は、コマンドを１回だけ送出するように構成されるので、この点からも、コマンド送出に要する負荷が軽減される。ただし、認識可能に１回だけ送出されればよいのであるから、他の送出方法を用いてもよい。
【０１２６】
図２３は、音声制御コマンドのコマンド形態の一例を示す説明図である。この実施の形態では、音声制御コマンドは２バイト構成であり、１バイト目はＭＯＤＥ（コマンドの分類）を表し、２バイト目はＥＸＴ（コマンドの種類）を表す。
【０１２７】
図２４は、音声制御コマンドの内容の一例を示す説明図である。図２４に示された例において、コマンド９ＸＸＸ（Ｘ＝４ビットの任意の値）は、特別図柄が変動していない期間における音声制御コマンドである。コマンドＡＸＸＸ（Ｘ＝４ビットの任意の値）は、特別図柄が変動する期間における音声制御コマンドである。なお、図２４に示された▲１▼〜▲６▼は、図１８に示された期間に対応している。音声制御基板７０の音声制御手段は、主基板３１の遊技制御手段から上述した音声制御コマンドを受信すると図２４に示された内容に応じて音声出力状態を変更する。
【０１２８】
図２５は、音声制御コマンドの送出形態の一例を示すタイミング図である。この実施の形態では、８ビットの音声制御信号ＣＤ〜ＣＤ７によって音声制御コマンドが出力される。そして、音声制御コマンドの１バイト目および２バイト目が出力されているときに、ＩＮＴ信号がオン（この例ではローレベル）になる。ＩＮＴ信号のオン期間は例えば２μｓ以上であり、１バイト目と２バイト目との間には３０μｓ以上の期間があけられる。音声制御手段は、ＩＮＴ信号に応じた割込処理によって音声制御信号ＣＤ〜ＣＤ７を入力する。
【０１２９】
なお、音声制御コマンドは、音声制御手段が認識可能に１回だけ送出される。認識可能とは、この例では、ＩＮＴ信号がオン状態になることであり、認識可能に１回だけ送出されるとは、この例では、ＩＮＴ信号が１回だけオン状態になることである。
【０１３０】
図２６は、ランプ制御コマンドのコマンド形態の一例を示す説明図である。この実施の形態では、ランプ制御コマンドは２バイト構成であり、１バイト目はＭＯＤＥ（コマンドの分類）を表し、２バイト目はＥＸＴ（コマンドの種類）を表す。
【０１３１】
図２７は、ランプ制御コマンドの内容の一例を示す説明図である。図２７に示された例において、コマンド９ＸＸＸ（Ｘ＝４ビットの任意の値）は、特別図柄が変動していない期間におけるランプ制御コマンドである。コマンドＡＸＸＸ（Ｘ＝４ビットの任意の値）は、特別図柄が変動する期間におけるランプ制御コマンドである。コマンドＢＸＸＸ（Ｘ＝４ビットの任意の値）は、遊技機が高確率状態にあることを示すランプ制御コマンドであり、コマンドＣＸＸＸ（Ｘ＝４ビットの任意の値）は、遊技機が低確率状態にあることを示すランプ制御コマンドである。なお、図２７に示された▲１▼〜▲６▼は、図１８に示された期間に対応している。ランプ制御手段は、主基板３１の遊技制御手段から上述したランプ制御コマンドを受信すると図２７に示された内容に応じてランプ・ＬＥＤの表示状態を変更する。
【０１３２】
また、コマンドＤＸＸＸ（Ｘ＝４ビットの任意の値）は、賞球ランプ５１の表示状態に関するランプ制御コマンドであり、コマンドＥＸＸＸ（Ｘ＝４ビットの任意の値）は、球切れランプ５２の表示状態に関するランプ制御コマンドである。ランプ制御手段は、主基板３１の遊技制御手段から「Ｄ１０１」のランプ制御コマンドを受信すると賞球ランプ５１の表示状態を賞球残がある場合としてあらかじめ定められた表示状態とし、「Ｄ１０２」のランプ制御コマンドを受信すると賞球ランプ５１の表示状態を賞球残がない場合としてあらかじめ定められた表示状態とする。また、主基板３１の遊技制御手段から「Ｅ１０１」のランプ制御コマンドを受信すると球切れランプ５２の表示状態を球あり中の表示状態とし、「Ｅ１０２」のランプ制御コマンドを受信すると球切れランプ５２の表示状態を球切れ中の表示状態とする。
【０１３３】
図２８は、ランプ制御コマンドの送出形態の一例を示すタイミング図である。この実施の形態では、８ビットのランプ制御信号ＣＤ〜ＣＤ７によってランプ制御コマンドが出力される。そして、ランプ制御コマンドの１バイト目および２バイト目が出力されているときに、ＩＮＴ信号がオン（この例ではローレベル）になる。ＩＮＴ信号のオン期間は例えば２μｓ以上であり、１バイト目と２バイト目との間には３０μｓ以上の期間があけられる。ＩＮＴ信号のオン期間は例えば１μｓ以上である。ランプ制御手段は、ＩＮＴ信号に応じた割込処理によってランプ制御信号ＣＤ〜ＣＤ７を入力する。
【０１３４】
なお、ランプ制御コマンドは、ランプ制御手段が認識可能に１回だけ送出される。認識可能とは、この例では、ＩＮＴ信号がオン状態になることであり、認識可能に１回だけ送出されるとは、この例では、ＩＮＴ信号が１回だけオン状態になることである。
【０１３５】
図２９は、払出制御コマンドのコマンド形態の一例を示す説明図である。この実施の形態では、払出制御コマンドは１バイト構成であり、上位４ビットはＭＯＤＥ（コマンドの分類）を表し、下位４ビットはＥＸＴ（コマンドの種類）を表す。
【０１３６】
図３０は、払出制御コマンドの内容の一例を示す説明図である。図３０に示された例において、コマンド８０（Ｈ）は、払出可能状態を指定する払出制御コマンドである。コマンド８１（Ｈ）は、払出可能状態を指定する払出制御コマンドである。また、コマンド９Ｘ（Ｈ）は、賞球個数を指定する払出制御コマンドである。下位４ビットの「Ｘ」が払出個数を示す。
【０１３７】
払出制御手段は、主基板３１の遊技制御手段から８１（Ｈ）の払出制御コマンドを受信すると賞球払出および球貸しを停止する状態となり、８０（Ｈ）の払出制御コマンドを受信すると賞球払出および球貸しができる状態になる。また、賞球個数を指定する払出制御コマンドを受信すると、受信したコマンドで指定された個数に応じた賞球払出制御を行う。
【０１３８】
図３１は、払出制御コマンドの送出形態の一例を示すタイミング図である。この実施の形態では、８ビットの払出制御信号ＣＤ〜ＣＤ７によって払出制御コマンドが出力される。そして、払出制御コマンドが出力されているときに、ＩＮＴ信号がオン（この例ではローレベル）になる。ＩＮＴ信号のオン期間は例えば１μｓ以上である。払出制御手段は、ＩＮＴ信号に応じた割込処理によって払出制御信号ＣＤ〜ＣＤ７を入力する。
【０１３９】
なお、払出制御コマンドは、払出制御手段が認識可能に１回だけ送出される。認識可能とは、この例では、ＩＮＴ信号がオン状態になることであり、認識可能に１回だけ送出されるとは、この例では、ＩＮＴ信号が１回だけオン状態になることである。
【０１４０】
払出制御コマンドは、他の制御コマンドに比べると、頻繁に送出されることが予想される。そこで、他の制御コマンドが２バイト構成になっているのに対して、払出制御コマンドは１バイト構成になっている。このように、頻繁に送出される可能性がある制御コマンドの長さを、他の制御コマンドの長さよりも短くしておけば、全体として効率のよい制御コマンドの転送を実現することができる。
【０１４１】
しかし、図２０、図２３、図２６および図２９に示されたように、図柄制御コマンド、音声制御コマンド、ランプ制御コマンドおよび払出制御コマンドは、全てＭＯＤＥ部分とＥＸＴ部分とからなっている。すなわち、音声制御コマンドとランプ制御コマンドの形態は共通している。また、音声制御コマンドと払出制御コマンドの形態は共通している。ランプ制御コマンドと払出制御コマンドの形態も共通している。そして、図柄制御コマンドと音声制御コマンドの形態は共通している。また、図柄制御コマンドとランプ制御コマンドの形態は共通している。図柄制御コマンドと払出制御コマンドの形態も共通している。
【０１４２】
遊技制御手段から送出される各コマンドの形態が共通しているので、遊技制御手段のＣＰＵ５６が実行するプログラムにおいて、各コマンドの作成部分と出力部分を容易に共通化することができる。その結果、遊技制御プログラムのコマンドの送出に関するモジュールが簡略化され、プログラム保守が容易になるとともに、他機種へのプログラム流用も容易になる。
【０１４３】
なお、この実施の形態では、払出制御コマンドは１バイト構成であったが、２バイト構成とすれば、コマンド長についても共通化される。払出制御コマンドが２バイト構成である場合には、例えば、図３２に示されるように、払出制御コマンドの１バイト目および２バイト目が出力されているときに、それぞれＩＮＴ信号がオン（この例ではローレベル）になる。ＩＮＴ信号のオン期間は例えば１μｓ以上であり、１バイト目と２バイト目との間には例えば１０μｓ以上の期間があけられる。
【０１４４】
なお、図２０、図２３、図２６および図２９に示されたコマンド形態は一例であって、コマンド形態の共通化が容易になれば、他のコマンド形態を用いてもよい。
【０１４５】
図３３はＣＰＵ５６が実行する特別図柄プロセス処理のプログラムの一例を示すフローチャートである。図３３に示す特別図柄プロセス処理は、図１６のフローチャートにおけるステップＳ２５の具体的な処理である。主基板３１のＣＰＵ５６は、特別図柄プロセス処理を行う際に、その内部状態（特別図柄プロセスフラグの状態）に応じて、図３３に示すステップＳ３００〜Ｓ３０９のうちのいずれかの処理を行う。各処理において、以下のような処理が実行される。
【０１４６】
特別図柄変動待ち処理（ステップＳ３００）：特別図柄の可変表示が開始できる状態になるのを待つ。
【０１４７】
特別図柄判定処理（ステップＳ３０１）：特別図柄の可変表示が開始できる状態になると、始動入賞記憶数を確認する。始動入賞記憶数が０でなければ、所定の大当り決定用乱数の値に応じて大当りとするかはずれとするか決定する。
【０１４８】
停止図柄設定処理（ステップＳ３０２）：左右中図柄の特別図柄停止図柄を決定する。
【０１４９】
リーチ動作設定処理（ステップＳ３０３）：リーチ判定用乱数の値に応じてリーチ動作するか否か決定するとともに、リーチ動作用乱数の値に応じてリーチ動作の変動態様を決定する。
【０１５０】
全図柄変動開始処理（ステップＳ３０４）：可変表示部９において全図柄が変動開始されるように制御する。このとき、図柄制御基板８０に対して、変動パターンを指令する図柄制御コマンドと左右中停止図柄を指令する図柄制御コマンドとが送信される。
【０１５１】
全図柄停止待ち処理（ステップＳ３０５）：所定時間が経過すると、可変表示部９において表示される全図柄が停止されるように制御する。
【０１５２】
大当り表示処理（ステップＳ３０６）：停止図柄が大当り図柄の組み合わせである場合には、大当り発生の図柄制御コマンドが図柄制御基板８０に送出されるように制御するとともに内部状態（特別図柄プロセスフラグ）をステップＳ３０７に移行するように更新する。そうでない場合には、内部状態をステップＳ３０９に移行するように更新する。なお、大当り図柄の組み合わせは、例えば左右中図柄が揃った組み合わせである。
【０１５３】
大入賞口開放開始処理（ステップＳ３０７）：大入賞口を開放する制御を開始する。具体的には、カウンタやフラグを初期化するとともに、ソレノイド２１を駆動して大入賞口を開放する。また、ラウンド開始の制御コマンドを、図柄制御基板８０に送出する制御を行う。
【０１５４】
大入賞口開放中処理（ステップＳ３０８）：ラウンド終了条件（例えば大入賞口への入賞球数が所定個に達した）が成立したら、ラウンド終了の制御コマンドを、図柄制御基板８０に送出する制御を行う。そして、大当り遊技の終了条件が成立していなければ、特別図柄プロセスフラグをステップＳ３０７に対応した値にする。大当り遊技の終了条件が成立していれば、特別図柄プロセスフラグをステップＳ３０９に対応した値にする。
【０１５５】
大当り終了処理（ステップＳ３０９）：大当り終了の制御コマンドを、図柄制御基板８０に送出する制御を行う。そして、確変フラグがセットされている場合には、高確率状態を示す図柄制御コマンドを、図柄制御基板８０に送出する制御を行う。また、高確率状態であって、その状態の終了条件（例えば、規定回変動が行われた）が成立していたら、低確率状態を示す制御コマンドを、図柄制御基板８０に送出する制御を行う。その後、特別図柄プロセスフラグをステップＳ３００に対応した値にする。
【０１５６】
上記の各ステップの処理に応じて、遊技制御プログラム中の図柄制御コマンドを送出する処理を行うモジュールは、対応する図柄制御コマンドを出力ポートに出力するとともに、ＩＮＴ信号を出力ポートに出力する。なお、上述したような遊技の進行に伴って、音声制御コマンドやランプ制御コマンドも送出される。
【０１５７】
図３４は、特別図柄プロセス処理において用いられるプロセスデータのデータ構成を示す説明図である。プロセスデータは、基本回路５３のＲＯＭ５４に格納されている。そして、特別図柄プロセス処理における各プロセス（ステップＳ３００〜Ｓ３０９）では、プロセスデータに設定されている各データに応じて、図柄変動制御、ランプ・ＬＥＤ制御および音声制御を行う。すなわち、各プロセス（ステップＳ３００〜Ｓ３０９）に応じたプロセスデータがＲＯＭ５４に格納されている。
【０１５８】
この実施の形態では、プロセスデータは、８バイトで構成されるデータグループが１つ以上集まったものとする。８バイトで構成されるデータグループの１バイト目および２バイト目には、プロセスタイマ値が設定される。３バイト目および４バイト目には、ランプ制御コマンドデータが設定される。５バイト目および６バイト目には、音声制御コマンドデータが設定される。そして、７バイト目および８バイト目には、図柄制御コマンドデータが設定される。また、プロセスデータの最後には、プロセスの終了を示す終了コードが付加されている。
【０１５９】
図３５は、各特別図柄プロセス処理（ステップＳ３００〜Ｓ３０９）で実行されるプロセスデータ／タイマ設定処理サブルーチンを示すフローチャートである。プロセスデータ／タイマ設定処理において、ＣＰＵ５６は、特別図柄プロセスタイマ設定処理を実行する（ステップＳ４０１）。次いで、プロセスタイマの値を１減算する（ステップＳ４０３）。プロセスタイマの値が０でなければ、このプロセスは継続中であるとして（ステップＳ４０８）、処理を終了する。
【０１６０】
プロセスタイマの値が０になったら、データポインタがプロセスデータ中の次のデータグループ（８バイト）を指すように設定する（ステップＳ４０５）。そして、データポインタが指すデータグループにおける１，２バイト目の値をプロセスタイマに設定し、このプロセスは継続中であるとして（ステップＳ４０８）、処理を終了する（ステップＳ４０６）。なお、データポインタが指すデータが終了コードであれば（ステップＳ４０７）、このプロセスは終了したとする（ステップＳ４０９）。
【０１６１】
図３６は、特別図柄プロセスタイマ設定処理（ステップＳ４０１）を示すフローチャートである。特別図柄プロセスタイマ設定処理において、ＣＰＵ５６は、アドレスの変更があったか否か確認する（ステップＳ４２１）。ここで、アドレスとはプロセスデータの先頭アドレスのことである。つまり、プロセスの変更があった場合にステップＳ４２２〜Ｓ４２４の処理が実行される。アドレスの変更がない場合、すなわちプロセスが継続中である場合には、プロセスデータアドレスを設定して（ステップＳ４２５）、処理を終了する。ただし、ステップＳ４２１から直接ステップＳ４２５に分岐する場合には、プロセスデータアドレスの内容は変更されない。
【０１６２】
アドレスの変更があった場合、すなわちプロセスの切替が行われた場合には、変更後のプロセスに対応したプロセスデータの先頭アドレスをデータアドレスに設定する（ステップＳ４２２）。そして、そのプロセスデータ中の１，２バイト目の値を新たにプロセスタイマに設定し（ステップＳ４２３）、プロセスタイマの値を保存する（ステップＳ４２４）。さらに、データアドレスの値をプロセスデータアドレスを設定する（ステップＳ４２５）。
【０１６３】
以上のように、各特別図柄プロセス処理（ステップＳ３００〜Ｓ３０９）のそれぞれに対応して図３４に示されたようなプロセスデータがあらかじめＲＯＭ５４に設定される。そして、各プロセス中で、ランプ制御コマンド、音声制御コマンドおよび図柄制御コマンドのうちの少なくとも１つを送出するタイミングでプロセスタイマがタイムアップするように各プロセスタイマデータが設定されている。
【０１６４】
図３７は、図１６に示された遊技制御処理における出力データ設定処理（遊技制御処理におけるステップＳ２２）を示すフローチャートである。出力データ設定処理において、ＣＰＵ５６は、音声データに変更がないかどうか判定する（ステップＳ７０１）。図３４に示すプロセスタイマがタイムアップして、プロセスデータ中で使用されるデータグループ（８バイト）が切り替わったときに（次に移ったときに）音声データの変更が生じうる。ただし、データグループの切替があったときでも、切替前後の音声データが同一である場合もある。その場合には、ＣＰＵ５６は、音声データに変更があったとは見なさない。
【０１６５】
音声データに変更があった場合には、ＣＰＵ５６は、プロセスデータ中の現在使用中のデータグループにおける音声データすなわち音声制御コマンドデータを読み出す（ステップＳ７０２）。そして、読み出した音声データを音声制御コマンドを格納するために設けられているバッファ領域＃２に設定する（ステップＳ７０３）。また、音声制御コマンド送出要求をセットする（ステップＳ７０４）。
【０１６６】
次に、ＣＰＵ５６は、ランプデータに変更がないかどうか判定する（ステップＳ７１１）。図３４に示されたように、ランプデータの変更も、プロセスタイマがタイムアップして、プロセスデータ中で使用されるデータグループ（８バイト）が切り替わったときに生じうる。ただし、データグループの切替があったときでも、切替前後のランプデータが同一である場合もある。その場合には、ＣＰＵ５６は、ランプデータに変更があったとは見なさない。
【０１６７】
ランプデータに変更があった場合には、ＣＰＵ５６は、プロセスデータ中の現在使用中のデータグループにおけるランプデータすなわちランプ制御コマンドデータを読み出す（ステップＳ７１２）。そして、読み出したランプデータをランプ制御コマンドを格納するために設けられているバッファ領域＃１に設定する（ステップＳ７１３）。また、ランプ制御コマンド送出要求をセットする（ステップＳ７１４）。
【０１６８】
次いで、ＣＰＵ５６は、図柄制御データに変更がないかどうか判定する（ステップＳ７１５）。図３４に示されたように、図柄制御データの変更も、プロセスタイマがタイムアップして、プロセスデータ中で使用されるデータグループ（８バイト）が切り替わったときに生じうる。ただし、データグループの切替があったときでも、切替前後の図柄制御データが同一である場合もある。その場合には、ＣＰＵ５６は、図柄制御データに変更があったとは見なさない。
【０１６９】
図柄制御データに変更があった場合には、ＣＰＵ５６は、プロセスデータ中の現在使用中のデータグループにおける図柄制御データすなわち図柄制御コマンドデータを読み出す（ステップＳ７１６）。そして、読み出した図柄制御データを図柄制御コマンドを格納するために設けられているバッファ領域＃３に設定する（ステップＳ７１７）。また、図柄制御制御コマンド送出要求をセットする（ステップＳ７１８）。
【０１７０】
以上のようにして、コマンドを送出すべきタイミングになると、対応するバッファ領域に、送出されるべきコマンドが設定される。なお、図柄制御コマンドについては、ほぼ同時に複数のコマンドが送出される場合があるが（変動パターンと停止図柄）、そのような場合には、プロセスデータ中の連続する複数のデータグループ（８バイト）中の各図柄制御データに、各図柄制御コマンドを設定しておけばよい。そして、各プロセスタイマ値を０に設定しておけば、各図柄制御コマンドが順次バッファ領域に設定されることになる。
【０１７１】
なお、ランプ制御コマンドについては、特別図柄プロセス処理以外でバッファ領域＃１へのコマンド設定が行われることがある。例えば、初期化ランプ指定についてはメイン処理の初期化処理でコマンド設定が行われ、ゲート通過記憶数ランプ指定については、遊技制御処理における普通図柄プロセス処理（ステップＳ２６）でコマンド設定が行われる。
【０１７２】
図３８は、図１６に示された遊技制御処理におけるスイッチ処理（ステップＳ２７）の賞球制御に関連する部分を示すフローチャートである。スイッチ処理において、ＣＰＵ５６は、球切れスイッチ１８７によって球切れを検出すると球切れフラグをセットする（ステップＳ１２１，Ｓ１２２）。また、球切れスイッチ１８７によって球切れでないことを検出すると球切れフラグをリセットする（ステップＳ１２１，Ｓ１２３）。
【０１７３】
次いで、満タンスイッチ４８によって下皿満タンを検出すると満タンフラグをセットする（ステップＳ１２４，Ｓ１２５）。また、満タンスイッチ４８によって下皿満タンでないことを検出すると満タンフラグをリセットする（ステップＳ１２４，Ｓ１２６）。
【０１７４】
さらに、カウントスイッチ２３がオンしたことを検出すると、１５個カウンタを＋１し（ステップＳ１３１，Ｓ１３２）、入賞口スイッチ１９ａ，２４ａのいずれかがオンしたことを検出すると、１０個カウンタを＋１し（ステップＳ１３３，Ｓ１３４）、始動口スイッチ１７がオンしたことを検出すると６個カウンタを＋１する（ステップＳ１３５，Ｓ１３６）。
【０１７５】
この実施の形態では、大入賞口を経た入賞については１５個の賞球を払い出し、始動入賞口１４を経た入賞については６個の賞球を払い出し、その他の入賞口１９，２４および入賞球装置を経た入賞については１０個の賞球を払い出すとする。１５個カウンタ、１０個カウンタおよび６個カウンタは、それぞれ、入賞個数を計数するためのカウンタである。
【０１７６】
図３９および図４０は、図１６に示された遊技制御処理における入賞球信号処理（ステップＳ２９）の一例を示すフローチャートである。この例では、入賞球信号処理において、まず、払出停止状態であるか否か確認する（ステップＳ７３１）。払出停止状態は、払出制御基板３７に対して払出停止指示のコマンドを送出した後の状態である。払出停止状態でなければ、上述した球切れ状態フラグまたは満タンフラグがオンになったか否かを確認する（ステップＳ７３２）。
【０１７７】
いずれかがオン状態に変化したときには、払出制御コマンドを格納するために設けられているバッファ領域＃４に払出停止指示コマンドを設定し（ステップＳ７３３）、払出制御コマンド送出要求をセットする（ステップＳ７３４）。なお、ステップＳ７３２において、いずれか一方のフラグが既にオン状態であったときに他方のフラグがオン状態になったときには、払出停止指示を示す払出制御コマンドの送出制御（ステップＳ７３３，Ｓ７３４）は行われない。
【０１７８】
なお、球切れ状態フラグがオンしたときにはランプ制御基板３５に対するランプ制御コマンド送出のための制御も行われる。すなわち、ランプ制御コマンドを格納するために設けられているバッファ領域＃１に球切れ中ランプ指定のコマンドが設定され、ランプ制御コマンド送出要求がセットされる。
【０１７９】
また、払出停止状態であれば、球切れ状態フラグおよび満タンフラグがともにオン状態になったか否かを確認する（ステップＳ７４１）。ともにオフ状態となったときには、バッファ領域＃４に払出停止解除指示コマンドを設定し（ステップＳ７４２）、払出制御コマンド送出要求をセットする（ステップＳ７４３）。
【０１８０】
なお、球切れ状態フラグがオンからオフに変化したときにはランプ制御基板３５に対するランプ制御コマンド送出のための制御も行われる。すなわち、ランプ制御コマンドを格納するために設けられているバッファ領域＃１に球あり中ランプ指定のコマンドが設定され、ランプ制御コマンド送出要求がセットされる。
【０１８１】
次いで、ＣＰＵ５６は、入賞に応じた賞球個数を払出制御基板３７に送出するための制御を行う。ＣＰＵ５６は、まず、１５個カウンタの値をチェックする（ステップＳ７５１）。上述したように、１５個カウンタは、遊技球が大入賞口に入賞してカウントスイッチ２３がオンするとカウントアップされる。１５個カウンタの値が０でない場合には、１５個の払出個数指示を示す払出個数指示コマンドをバッファ領域＃４に設定し（ステップＳ７５２）、払出制御コマンド送出要求をセットする（ステップＳ７５３）。そして、総合個数記憶に１５を加算する（ステップＳ７５４）とともに、１５個カウンタの値を−１する（ステップＳ７５５）。
【０１８２】
１５個カウンタの値が０であれば、１０個カウンタの値をチェックする（ステップＳ７５６）。上述したように、１０個カウンタは、遊技球が入賞口に入賞して入賞口スイッチ１９ａ，２４ａがオンするとカウントアップされる。１０個カウンタの値が０でない場合には、１０個の払出個数指示を示す払出個数指示コマンドをバッファ領域＃４に設定し（ステップＳ７５７）、払出制御コマンド送出要求をセットする（ステップＳ７５８）。そして、総合個数記憶に１０を加算する（ステップＳ７５９）とともに、１０個カウンタの値を−１する（ステップＳ７６０）。
【０１８３】
１０個カウンタの値が０であれば、６個カウンタの値をチェックする（ステップＳ７６１）。上述したように、６個カウンタは、遊技球が始動入賞口に入賞して始動口スイッチ１７がオンするとカウントアップされる。６個カウンタの値が０でない場合には、６個の払出個数指示を示す払出個数指示コマンドをバッファ領域＃４に設定し（ステップＳ７６２）、払出制御コマンド送出要求をセットする（ステップＳ７６３）。そして、総合個数記憶に６を加算する（ステップＳ７６４）とともに、６個カウンタの値を−１する（ステップＳ７６５）。
【０１８４】
以上のような処理によって、この実施の形態では、入賞順に関わりなく、入賞に対して賞球個数の多いものから順に払出制御基板３７に対して賞球個数が通知されることになるが、入賞順に賞球個数を通知するようにしてもよい。
【０１８５】
次に、ＣＰＵ５６は、総合個数記憶の内容が０から正の値に変化したか否か確認する（ステップＳ３５１）。０から正の値に変化したということは、払出制御基板３７に賞球個数が通知されて賞球払出が開始されることを示す。そこで、ＣＰＵ５６は、賞球ランプ５１を賞球残がある場合の表示状態にするために、ランプ制御コマンドを格納するために設けられているバッファ＃１に賞球残ありランプ指定を示すコマンドを設定し（ステップＳ３５２）、ランプ制御コマンド送出要求をセットする（ステップＳ３５３）。
【０１８６】
総合個数記憶の内容が０から正の値に変化した状況でない場合には、ＣＰＵ５６は、総合個数記憶が０であるか否か確認する（ステップＳ３６１）。０でない場合、すなわち賞球中である場合には、賞球カウントスイッチ３０１Ａを監視する（ステップＳ３６２）。賞球カウントスイッチ３０１Ａによって１個の賞球払出を検出したら、総合個数記憶の値を１減らす（ステップＳ３６３）。そして、総合個数記憶の値が０になったときには（ステップＳ３６４）、賞球払出が完了したとして賞球ランプ５１を賞球残がない場合の表示状態にするための制御を行う。
【０１８７】
すなわち、ランプ制御コマンドを格納するために設けられているバッファ＃１に賞球残なしランプ指定を示すコマンドを設定し（ステップＳ３６５）、ランプ制御コマンド送出要求をセットする（ステップＳ３６６）。
【０１８８】
以上のように、入賞球信号処理において、払出制御コマンドを格納するために設けられているバッファ領域＃４に払出制御コマンドが設定される。また、賞球ランプ５１および球切れランプ４２に関するランプ制御コマンドがランプ制御コマンドを格納するために設けられているバッファ領域＃１に設定される。なお、ランプ制御コマンドを設定するための制御は、図３７に示された出力データ設定処理と入賞球信号処理との双方で行われているので、競合しないような制御がなされる。例えば、バッファ＃１にコマンドを設定しようとするときに、既にコマンドが設定されていてそのコマンドが未送信であるならば、新たなコマンド設定を行わないようにする。
【０１８９】
図３７に示された出力データ設定処理および図３９，図４０に示された入賞球信号処理において、送出されるべきコマンドをバッファ領域に設定する処理は共通である。すなわち、バッファ領域にコマンドを書き込むとともにコマンド送出要求をセットする。すると、図柄制御コマンド、音声制御コマンド、ランプ制御コマンドおよび払出制御コマンドについて、バッファ領域にコマンドを書き込むプログラム部分を共通化することができる。例えば、ランプ制御コマンドをバッファ領域に書き込むときには、あるレジスタに「１」を書き込み、送出されるべきコマンドを別のレジスタにセットして、バッファ設定サブルーチンをコールするといったプログラム構成をとることもできる。その場合、バッファ設定サブルーチンでは、「１」がレジスタに書き込まれていることを認識したときには、別のレジスタに設定されているコマンドをランプ制御コマンド用に設けられているバッファ領域＃１に設定する。
【０１９０】
また、図柄制御コマンド、音声制御コマンド、ランプ制御コマンドおよび払出制御コマンドのそれぞれについて、全てのコマンドが設定されているテーブルを用意し、バッファ設定サブルーチンをコールするときに、送出すべきコマンドに応じたテーブルにおけるアドレスまたはアドレスに対応した番号をレジスタに設定するようにしてもよい。その場合、バッファ設定サブルーチンでは、アドレス情報をもとにテーブルを検索して該当コマンドを読み出し、読み出したコマンドをバッファ領域に設定することができる。
【０１９１】
以上のように、図柄制御コマンド、音声制御コマンド、ランプ制御コマンドおよび払出制御コマンドについて、送出されるべきコマンド作成処理を共通化することができる。その結果、遊技制御手段におけるコマンド送出に要する負荷が軽減される。なお、全ての制御コマンドについて共通化されていなくても、いずれか２つ以上の制御コマンド（例えば、ランプ制御コマンドと音声制御コマンド）を作成する処理が共通化されていれば、そうでない場合に比べて、遊技制御手段におけるコマンド送出に要する負荷を軽減することができる。
【０１９２】
図４１は、バッファ領域に設定されたコマンドを出力するデータ出力処理（図１６に示された遊技制御処理のステップＳ２１）の一例を示すフローチャートである。データ出力処理において、ＣＰＵ５６は、図柄制御コマンド送出要求がセットされているか否か確認する（ステップＳ７７１）。セットされていれば、特定レジスタ＃１に１μｓに相当する値を設定し、特定レジスタ＃２に４μｓに相当する値を設定し、特定レジスタ＃３に「０３」を設定する（ステップＳ７７２）。特定レジスタ＃１には、ＩＮＴ信号のオン期間が設定される。また、特定レジスタ＃２には、コマンドの１バイト目と２バイト目の間隔が設定される。そして、特定レジスタ＃３には、どの制御コマンドを送出すべきかを示す値が設定される。
【０１９３】
次いで、図柄制御コマンド送出要求をリセットし（ステップＳ７７３）、コマンド送出サブルーチンをコールする（ステップＳ７７４）。
【０１９４】
次に、ＣＰＵ５６は、音声制御コマンド送出要求がセットされているか否か確認する（ステップＳ７７６）。セットされていれば、特定レジスタ＃１に２μｓに相当する値を設定し、特定レジスタ＃２に３０μｓに相当する値を設定し、特定レジスタ＃３に「０２」を設定する（ステップＳ７７７）。また、音声制御コマンド送出要求をリセットし（ステップＳ７７８）、コマンド送出サブルーチンをコールする（ステップＳ７７９）。
【０１９５】
続いて、ＣＰＵ５６は、ランプ制御コマンド送出要求がセットされているか否か確認する（ステップＳ７８１）。セットされていれば、特定レジスタ＃１に２μｓに相当する値を設定し、特定レジスタ＃２に３０μｓに相当する値を設定し、特定レジスタ＃３に「０１」を設定する（ステップＳ７８２）。また、ランプ制御コマンド送出要求をリセットし（ステップＳ７８３）、コマンド送出サブルーチンをコールする（ステップＳ７８４）。
【０１９６】
そして、ＣＰＵ５６は、払出制御コマンド送出要求がセットされているか否か確認する（ステップＳ７８６）。セットされていれば、特定レジスタ＃１に１μｓに相当する値を設定し、特定レジスタ＃２に０μｓに相当する値を設定し、特定レジスタ＃３に「０４」を設定する（ステップＳ７８７）。また、払出制御コマンド送出要求をリセットし（ステップＳ７８８）、コマンド送出サブルーチンをコールする（ステップＳ７８９）。
【０１９７】
図４２は、コマンド送出サブルーチンを示すフローチャートである。コマンド送出サブルーチンでは、ＣＰＵ５６は、特定レジスタ＃３に設定されている値に応じたバッファ領域（例えば「０３」が設定されていれば、バッファ領域＃３＝図柄制御コマンド格納用バッファ領域）に設定されているデータの１バイト目を、対応する出力ポートに出力する（ステップＳ７９０）。対応する出力ポートとは、図柄制御コマンドを送出するのであれば、出力ポート５７５である（図９参照）。
【０１９８】
そして、対応するＩＮＴ信号をオン状態にする（ステップＳ７９１）。また、特定レジスタ＃１に設定されている値に応じた時間だけディレイ時間をおいた後（ステップＳ７９２）、ＩＮＴ信号をオフ状態にする（ステップＳ７９３）。
【０１９９】
次いで、特定レジスタ＃２に設定されている値を確認し（ステップＳ７９４）、０が設定されていることを確認したら処理を終了する。０でない値が設定されていたら、特定レジスタ＃３に設定されている値に応じたバッファ領域に設定されているデータの２バイト目を、対応する出力ポートに出力し（ステップＳ７９５）、特定レジスタ＃２に設定されている値に応じた時間だけディレイ時間をおいた後（ステップＳ７９６）、対応するＩＮＴ信号をオン状態にする（ステップＳ７９７）。さらに、特定レジスタ＃１に設定されている値に応じた時間だけディレイ時間をおいた後（ステップＳ７９８）、ＩＮＴ信号をオフ状態にする（ステップＳ７９９）。
【０２００】
以上のような処理によって、制御コマンドは、図２２、図２５、図２８および図３１に示されたようなタイミングで、主基板３１から送出される。
【０２０１】
この実施の形態では、図柄制御コマンド、音声制御コマンド、ランプ制御コマンドおよび払出制御コマンドについて、共通のサブルーチンをコールするので、送出されるべきコマンド出力処理も共通化することができる。その結果、遊技制御手段におけるコマンド送出に要する負荷がさらに軽減される。なお、全ての制御コマンドについて共通化されていなくても、いずれか２つ以上の制御コマンド（例えば、ランプ制御コマンドと音声制御コマンド）を出力する処理が共通化されていれば、そうでない場合に比べて、遊技制御手段におけるコマンド送出に要する負荷を軽減することができる。
【０２０２】
なお、この実施の形態では、払出制御コマンドは１バイト構成であり、他の制御コマンドは２バイト構成であるが、払出制御コマンドも２バイト構成とすれば、図４２におけるステップＳ７９４の処理は不要になり、共通化の効果をさらに向上させることができる。
【０２０３】
この実施の形態では、データ出力処理は２ｍｓに１回起動されるので、各制御コマンドは２ｍｓの間に１コマンドだけ送出可能である。しかし、２ｍｓ間のうちで複数のコマンドを送出可能であるように構成することもできる。例えば、図１６に示された遊技制御処理において、データ出力処理等を間欠的に複数回実行するようにプログラム構成しておけば、２ｍｓ間のうちで複数のコマンドを送出できるようになる。
【０２０４】
以下、サブ基板（この例では、図柄制御基板８０、音声制御基板７０、ランプ制御基板３７および払出制御基板３７）に搭載されている各電気部品制御手段の動作を説明する。
【０２０５】
まず、音声制御手段の動作について説明する。図４３は、音声制御用ＣＰＵ７０１が実行するメイン処理を示すフローチャートである。メイン処理では、まず、ＲＡＭ領域をクリアする等の初期値設定処理が行われる（ステップＳ２０１）。その後、この実施の形態では、音声制御用ＣＰＵ７０１は、タイマ割込フラグの監視（ステップＳ２０２）の確認を行うループ処理に移行する。そして、図４４に示すように、タイマ割込が発生すると、音声制御用ＣＰＵ７０１は、タイマ割込フラグをセットする（ステップＳ２０７）。メイン処理において、タイマ割込フラグがセットされていたら、音声制御用ＣＰＵ７０１は、そのフラグをクリアするとともに（ステップＳ２０３）、音声制御処理を行う（ステップＳ２０５）。
【０２０６】
この実施の形態では、タイマ割込は２ｍｓ毎にかかるとする。すなわち、音声制御処理は、２ｍｓ毎に起動される。
【０２０７】
図４５は、割込処理による音声制御コマンド受信処理を示すフローチャートである。主基板３１からの音声制御用のＩＮＴ信号は音声制御用ＣＰＵ７０１の割込端子に入力されている。よって、主基板３１からのＩＮＴ信号がオン状態になると、音声制御用ＣＰＵ７０１に割込がかかり、図４５に示す音声制御コマンドの受信処理が開始される。
【０２０８】
音声制御コマンドの受信処理において、音声制御用ＣＰＵ７０１は、まず、音声制御コマンドデータの入力に割り当てられている入力ポートからデータを読み込む（ステップＳ２２１）。そして、２バイト構成の音声制御コマンドのうちの１バイト目を既に受信したか否か確認する（ステップＳ２２２）。既に受信したか否かは、受信バッファの１バイト目に有効なデータが設定されているか否かで確認できる。
【０２０９】
まだ１バイト目を受信していない場合には、受信した１バイトのうちのビット７が「１」であるか否か確認する（ステップＳ２２３）。ビット７が「１」であるのは、２バイト構成の音声制御コマンドのうちのＭＯＤＥバイト（１バイト目）のはずである（図２０参照）。ビット７が「１」であれば、有効な１バイト目を受信したとして、受信したコマンドを受信バッファの１バイト目に格納する（ステップＳ２２４）。
【０２１０】
１バイト目を既に受信している場合には、受信した１バイトのうちのビット７が「０」であるか否か確認する（ステップＳ２２５）。ビット７が「０」であるのは、２バイト構成の音声制御コマンドのうちのＥＸＴバイト（２バイト目）のはずである（図２０参照）。その場合には、ビット７が「０」であれば、有効な２バイト目を受信したとして、受信したコマンドを受信バッファの２バイト目に格納する（ステップＳ２２６）。また、通信終了フラグをセットする（ステップＳ２２７）。通信終了フラグは、正常に音声制御コマンドを受信したことを示すフラグである。
【０２１１】
ステップＳ２２５において、受信したデータのビット７が「０」でない場合には、受信したデータをあらためて受信バッファの１バイト目に格納する（ステップＳ２２８）。
【０２１２】
上述したように、この実施の形態では、音声制御コマンドは、主基板３１から受信側が認識可能に１回だけ送出される。すると、ノイズ等によって、データ化けが発生する可能性も否定できない。そこで、この実施の形態では、２バイト構成の音声制御コマンドのうちの１バイト目（ＭＯＤＥ）のビット７を「１」とし、２バイト目（ＥＸＴ）のビット７を「０」として、受信側で１バイト目を受信したのか２バイト目を受信したのかを識別可能にする。１バイト目にデータ化け等が生じてビット７が「１」でなくなった場合には、ステップＳ２２３の判断によって、そのようなデータは廃棄される。また、２バイト目にデータ化け等が生じてビット７が「０」でなくなった場合には、すなわち、「１」になった場合には、ステップＳ２２５およびステップＳ２２８の処理によって、受信データは１バイト目であると判断される。
【０２１３】
その後、主基板３１の側からは、次の音声制御コマンドの１バイト目が送出されるが、その１バイト目を正しく受信できた場合には、やはり、ステップＳ２２５およびステップＳ２２８の処理によって、受信データが１バイト目であると判断される。すなわち、その時点から、主基板３１から送出された１バイト目は受信側でも１バイト目であると判断される。従って、基板間でデータ化け等が生じても、１個のコマンドは受信側において正しく受信されないが、その後、受信側において、主基板３１から送出されたコマンドの２バイト目を１バイト目（ＭＯＤＥ）と判断しコマンドの１バイト目を２バイト目（ＥＸＴ）と判断してしまうようなことはない。
【０２１４】
図４６は、音声制御基板７０に搭載されているＲＯＭに設定されている音声パターンテーブルの一構成例を示す説明図である。図４６に示すように、音声パターンテーブルには、受信しうる音声制御コマンドとそれに対応したパターンデータが設定されている。
【０２１５】
なお、音声パターンテーブルが設定されたＲＯＭは、音声制御用ＣＰＵ７０１に内蔵されていてもよいし外付けであってもよい。また、図４７には、音声制御手段が受信することのないコマンドも示されているが、受信することのないコマンドに対応する欄を設けておけば、例えば、主基板３１から各電気部品制御手段に対して共通コマンドが送出されるように構成した場合に容易に対応できる。すなわち、音声パターンテーブルにおいて、必要のないコマンドについては「変化なし」を示すデータを設定しておき、そのようなコマンドを受信した場合には、音声制御内容を変化させなければよい。
【０２１６】
図４７は、音声制御処理（ステップＳ２０５）を示すフローチャートである。
音声制御処理において、音声制御用ＣＰＵ７０１は、通信終了フラグがセットされているか否か確認する（ステップＳ２３１）。通信終了フラグがセットされているということは、音声制御コマンドを受信したことを意味する。
【０２１７】
そこで、通信終了フラグがセットされていれば、それをクリアし（ステップＳ２３２）、受信コマンドを受信バッファからから読み出した後、音声パターンテーブルにおける受信コマンドに対応したパターンデータを読み込む（ステップＳ２３３）。そして、読み込んだパターンデータに対応した制御データをＲＯＭから読み出し（ステップＳ２３４）、読み出した制御データにもとづいて以下の音声制御を行う。制御データとは、音の種類や音継続時間等のデータであり、各パターンデータに対応してＲＯＭに設定されている。
【０２１８】
この実施の形態では、音声合成回路７０２は、転送リクエスト信号（ＳＩＲＱ）、シリアルクロック信号（ＳＩＣＫ）、シリアルデータ信号（ＳＩ）および転送終了信号（ＳＲＤＹ）によって制御される。音声合成回路７０２は、ＳＩＲＱがローレベルになると、ＳＩＣＫに同期してＳＩを１ビットずつ取り込み、ＳＲＤＹがローレベルになるとそれまでに受信した各ＳＩからなるデータを１つの音声再生用データと解釈する。従って、音声制御用ＣＰＵ７０１は、ＳＩＲＱをオン（ローレベル）にして（ステップＳ２３５）、ＲＯＭから読み出した制御データをＳＩＣＫに同期してＳＩとして出力し（ステップＳ２３６）、出力が完了したらＳＲＤＹをローレベルにする（ステップＳ２３７）。音声合成回路７０２は、ＳＩによって制御データを受信すると、受信した制御データに応じた音声を発生する。
【０２１９】
次に、ランプ制御手段の動作について説明する。図４８は、ランプ制御用ＣＰＵ３５１が実行するメイン処理を示すフローチャートである。メイン処理では、まず、ＲＡＭ領域をクリアする等の初期値設定処理が行われる（ステップＳ２４１）。その後、この実施の形態では、ランプ制御用ＣＰＵ３５１は、タイマ割込フラグの監視（ステップＳ２４２）の確認を行うループ処理に移行する。そして、図４９に示すように、タイマ割込が発生すると、ランプ制御用ＣＰＵ３５１は、タイマ割込フラグをセットする（ステップＳ２４７）。メイン処理において、タイマ割込フラグがセットされていたら、ランプ制御用ＣＰＵ３５１は、そのフラグをクリアするとともに（ステップＳ２４３）、ランプ制御処理を行う（ステップＳ２４５）。
【０２２０】
この実施の形態では、タイマ割込は２ｍｓ毎にかかるとする。すなわち、ランプ制御処理は、２ｍｓ毎に起動される。
【０２２１】
図５０は、割込処理によるランプ制御コマンド受信処理を示すフローチャートである。主基板３１からのランプ制御用のＩＮＴ信号はランプ制御用ＣＰＵ３５１の割込端子に入力されている。よって、主基板３１からのＩＮＴ信号がオン状態になると、ランプ制御用ＣＰＵ３５１に割込がかかり、図５０に示すランプ制御コマンドの受信処理が開始される。
【０２２２】
ランプ制御コマンドの受信処理において、ランプ制御用ＣＰＵ３５１は、まず、ランプ制御コマンドデータの入力に割り当てられている入力ポートからデータを読み込む（ステップＳ２５１）。そして、２バイト構成のランプ制御コマンドのうちの１バイト目を既に受信したか否か確認する（ステップＳ２５２）。既に受信したか否かは、受信バッファの１バイト目に有効なデータが設定されているか否かで確認できる。
【０２２３】
まだ１バイト目を受信していない場合には、受信した１バイトのうちのビット７が「１」であるか否か確認する（ステップＳ２５３）。ビット７が「１」であるのは、２バイト構成のランプ制御コマンドのうちのＭＯＤＥバイト（１バイト目）のはずである（図２６参照）。ビット７が「１」であれば、有効な１バイト目を受信したとして、受信したコマンドを受信バッファの１バイト目に格納する（ステップＳ２５４）。
【０２２４】
１バイト目を既に受信している場合には、受信した１バイトのうちのビット７が「０」であるか否か確認する（ステップＳ２５５）。ビット７が「０」であるのは、２バイト構成のランプ制御コマンドのうちのＥＸＴバイト（２バイト目）のはずである（図２６参照）。その場合には、ビット７が「０」であれば、有効な２バイト目を受信したとして、受信したコマンドを受信バッファの２バイト目に格納する（ステップＳ２５６）。また、通信終了フラグをセットする（ステップＳ２５７）。通信終了フラグは、正常にランプ制御コマンドを受信したことを示すフラグである。
【０２２５】
ステップＳ２５５において、受信したデータのビット７が「０」でない場合には、受信したデータをあらためて受信バッファの１バイト目に格納する（ステップＳ２５８）。
【０２２６】
上述したように、この実施の形態では、ランプ制御コマンドは、主基板３１から受信側が認識可能に１回だけ送出される。すると、ノイズ等によって、データ化けが発生する可能性も否定できない。そこで、この実施の形態では、２バイト構成のランプ制御コマンドのうちの１バイト目（ＭＯＤＥ）のビット７を「１」とし、２バイト目（ＥＸＴ）のビット７を「０」として、受信側で１バイト目を受信したのか２バイト目を受信したのかを識別可能にする。１バイト目にデータ化け等が生じてビット７が「１」でなくなった場合には、ステップＳ２５３の判断によって、そのようなデータは廃棄される。また、２バイト目にデータ化け等が生じてビット７が「０」でなくなった場合には、すなわち、「１」になった場合には、ステップＳ２５５およびステップＳ２５８の処理によって、受信データは１バイト目であると判断される。
【０２２７】
その後、主基板３１の側からは、次のランプ制御コマンドの１バイト目が送出されるが、その１バイト目を正しく受信できた場合には、やはり、ステップＳ２５５およびステップＳ２５８の処理によって、受信データが１バイト目であると判断される。すなわち、その時点から送出された１バイト目は受信側でも１バイト目であると判断される。従って、基板間でデータ化け等が生じても、１個のコマンドは受信側において正しく受信されないが、その後、受信側において、主基板３１から送出されたコマンドの２バイト目を１バイト目（ＭＯＤＥ）と判断しコマンドの１バイト目を２バイト目（ＥＸＴ）と判断してしまうようなことはない。
【０２２８】
図５１は、ランプ制御基板３５に搭載されているＲＯＭに設定されているランプパターンテーブルの一構成例を示す説明図である。図５１に示すように、ランプパターンテーブルには、受信しうるランプ制御コマンドとそれに対応した装飾ランプ（遊技盤の飾りランプ）、遊技効果ランプ・ＬＥＤ（枠側の発光体）、賞球ランプ５１および球切れランプ５２の点灯／滅灯に関するパターンデータが設定されている。
【０２２９】
なお、ランプパターンテーブルには、遊技盤に設けられている始動記憶表示器１８およびゲート通過記憶表示器４１に関する欄もあるが、図５１では、それらの欄は省略されている。
【０２３０】
また、ランプパターンテーブルが設定されたＲＯＭは、ランプ制御用ＣＰＵ３５１に内蔵されていてもよいし外付けであってもよい。また、図５１には、ランプ制御手段が受信することのないコマンドも示されているが、受信することのないコマンドに対応する欄を設けておけば、例えば、主基板３１から各電気部品制御手段に対して共通コマンドが送出されるように構成した場合に容易に対応できる。すなわち、ランプパターンテーブルにおいて、必要のないコマンドについては「変化なし」を示すデータを設定しておき、そのようなコマンドを受信した場合には、ランプ制御内容を変化させなければよい。
【０２３１】
図５２は、ランプ制御処理（ステップＳ２４５）を示すフローチャートである。ランプ制御処理において、ランプ制御用ＣＰＵ３５１は、通信終了フラグがセットされているか否か確認する（ステップＳ２６１）。通信終了フラグがセットされているということは、ランプ制御コマンドを受信したことを意味する。
【０２３２】
そこで、通信終了フラグがセットされていれば、それをクリアし（ステップＳ２６２）、受信バッファから受信コマンドを読み出した後、ランプパターンテーブルにおける受信コマンドに対応したパターンデータを読み込む（ステップＳ２６３）。パターンデータが存在する場合、すなわち、パターンデータが記載されていた場合には（ステップＳ２６４）、該当する制御パターンを変更する（ステップＳ２６５）。例えば、「９３０１」のランプ制御コマンドを受信した場合には、装飾ランプに関する制御パターンを変更し、それ以外の遊技効果ランプ・ＬＥＤ、賞球ランプ５１および球切れランプの制御パターンを変更しない。また、始動記憶表示器１８およびゲート通過記憶表示器４１に関する制御パターンも変更しない。そして、ランプ・ＬＥＤ制御処理（ステップＳ２６６）を実行する。
【０２３３】
図５３は、パターンデータに対応したランプ・ＬＥＤ制御パターンの一例を示す説明図である。ランプ・ＬＥＤ制御パターンも、やはりＲＯＭに設定されている。図５３に示された例は、点灯と消灯とを繰り返すように制御する場合のランプ・ＬＥＤ制御パターンであり、点灯時間と消灯時間とが設定されている。
【０２３４】
図５４は、ランプ・ＬＥＤ制御処理（ステップＳ２６６）の一例を示すフローチャートである。ランプ・ＬＥＤ制御処理において、ランプ制御用ＣＰＵ３５１は、まず、点灯中であるか否かをチェックする（ステップＳ２７１）。点灯中であるならば、実際の点灯時間がランプ・ＬＥＤ制御パターンに設定されていた点灯時間を経過したか否か確認する（ステップＳ２７２）。経過していれば、制御対象のランプ・ＬＥＤを消灯する（ステップＳ２７３）。
【０２３５】
また、点灯中でなければ、実際の消灯時間がランプ・ＬＥＤ制御パターンに設定されていた消灯時間を経過したか否か確認する（ステップＳ２７４）。経過していれば、制御対象のランプ・ＬＥＤを点灯する（ステップＳ２７５）。
【０２３６】
この例は、点灯と消灯とを繰り返す簡単な例であるが、より複雑な点灯／消灯パターンを実現する場合であっても、図５１に例示されたようなランプパターンテーブルにランプ制御コマンドに対応したパターンデータを設定するとともに、各パターンデータに対応したランプ・ＬＥＤ制御パターン（具体的な点灯時間等が設定されているテーブル）を用意しておけば、任意の点灯／消灯パターンを実現することができる。
【０２３７】
なお、図５１に例示されたランプパターンテーブルにおいて、賞球ランプ５１および球切れランプ５２については、「点灯」または「消灯」が設定されている。その場合、図５３に例示されたようなランプ・ＬＥＤ制御パターンには点灯時間または消灯時間として例えば無限大が設定される。そのように設定しておけば、例えば点灯中では、消灯を指示するランプ制御コマンドを受信するまでは点灯を継続することになる。また、賞球ランプ５１および球切れランプ５２の表示パターンは点灯または消灯のみに限られず、他の表示パターン例えば点滅のパターンを用いてもよい。さらに、賞球残数があるときとないときとで賞球ランプ５１の表示色を変えたり（例えば、赤と緑）、補給球が所定量を下回っているときとそうでないときとで球切れランプ５２の表示色を変えたり（例えば、赤と緑）してもよい。
【０２３８】
また、上記の実施の形態では、賞球ランプ５１と球切れランプ５２とが分かれて設置されていたが、１つのランプ等の発光体で兼用してもよい。その場合、例えば、発光体の表示色を変えることによって、補給球が所定量を下回っているか否かと、未払出の賞球残数があるか否かとを報知する。
【０２３９】
以上のように、この実施の形態では、ランプ制御手段が、枠側に設けられているランプやＬＥＤ等の発光体を制御するとともに、遊技盤に設けられているランプやＬＥＤ等の発光体を制御する。従って、主基板３１とは別にランプ制御基板３５が設けられた構成において、発光体制御が簡潔に実現できる。また、遊技制御手段は遊技盤のランプやＬＥＤ等の発光体を制御する必要がなくなるので、遊技制御手段の発光体制御に要する負荷が軽減され、遊技進行制御にかけられる時間が増大したり、遊技進行制御に割り当てることができるプログラム容量が増大する。
【０２４０】
また、ランプ制御手段は、枠側に設けられている発光体も遊技盤に設けられている発光体もパターンデータにもとづいて制御する。よって、遊技制御手段からのコマンドに応じて発光体表示制御を行うように構成されていても、ランプ制御手段の構成を簡潔に実現できる。
【０２４１】
さらに、ランプ制御手段は、賞球ランプ５１および球切れランプ５２の表示制御もパターンデータにもとづいて行っている。よって、遊技制御手段からのコマンドに応じて賞球ランプ５１および球切れランプ５２の表示制御を行うように構成されていても、ランプ制御手段の構成を簡潔に実現できる。また、パターンデータにもとづいて制御を行うことから、表示パターンを容易に変更できる。表示パターンを変更する場合には、パターンデータの内容を変更するだけでよく、プログラムを変更しなくてよい。この結果、ランプ制御手段のプログラムを容易に他機種に流用できる。
【０２４２】
なお、上記の実施の形態では、入賞に応じて所定の有価価値としての遊技球が払い出される遊技機を例にとったが、入賞に応じて所定の有価価値としてのメダル等を払い出す遊技機にも本発明は適用可能である。さらに、実際に遊技媒体を払い出す遊技機のみならず、遊技媒体の払出に代えて所定の有価価値としての得点の加算を行うような遊技機にも本発明を適用できる。
【０２４３】
【発明の効果】
以上のように、本発明によれば、遊技機を、発光体制御手段が、遊技機に設けられている発光体の制御をあらかじめ保持している報知パターンデータにもとづいて実行することによって、少なくとも、貯留不足コマンドの入力にもとづく貯留手段に貯留されている遊技媒体が不足状態になったことの報知と、付与価値残コマンドの入力にもとづく付与すべき有価価値が残っていることの報知とを、あらかじめ保持している報知パターンデータにもとづいて実行することが可能であるように構成したので、発光体制御手段が遊技制御手段とは独立して設けられている構成において、発光体制御プログラムの構造を簡略化することができる効果がある。また、遊技制御手段が上記の報知のための制御を行わなくてよいので、遊技制御手段の発光体制御に関する負荷が軽減される。
【図面の簡単な説明】
【図１】パチンコ遊技機を正面からみた正面図である。
【図２】パチンコ遊技機の裏面に設けられている各基板を示す説明図である。
【図３】パチンコ遊技機の機構板を背面からみた背面図である。
【図４】機構板に設置されている中間ベースユニット周りの構成を示す正面図である。
【図５】球払出装置を示す分解斜視図である。
【図６】遊技制御基板（主基板）の回路構成を示すブロック図である。
【図７】図柄制御基板内の回路構成を示すブロック図である。
【図８】音声制御基板内の回路構成を示すブロック図である。
【図９】ランプ制御基板内の回路構成を示すブロック図である。
【図１０】払出制御基板および球払出装置の構成要素などの賞球に関連する構成要素を示すブロック図である。
【図１１】電源監視および電源バックアップのためのＣＰＵ周りの一構成例を示すブロック図である。
【図１２】電源基板の一構成例を示すブロック図である。
【図１３】主基板におけるＣＰＵが実行するメイン処理を示すフローチャートである。
【図１４】初期化処理を示すフローチャートである。
【図１５】２ｍｓタイマ割込処理を示すフローチャートである。
【図１６】遊技制御処理を示すフローチャートである。
【図１７】普通図柄の変動の様子と当り動作の関係を示すタイミング図である。
【図１８】遊技の進行状況と特別図柄の変動等の関係を示すタイミング図である。
【図１９】特別図柄の変動と図柄制御コマンドとの関係を示すタイミング図である。
【図２０】図柄制御コマンドのコマンド形態の一例を示す説明図である。
【図２１】図柄制御コマンドの内容の一例を示す説明図である。
【図２２】図柄制御コマンドの送出形態の一例を示すタイミング図である。
【図２３】音声制御コマンドのコマンド形態の一例を示す説明図である。
【図２４】音声制御コマンドの内容の一例を示す説明図である。
【図２５】音声制御コマンドの送出形態の一例を示すタイミング図である。
【図２６】ランプ制御コマンドのコマンド形態の一例を示す説明図である。
【図２７】ランプ制御コマンドの内容の一例を示す説明図である。
【図２８】ランプ制御コマンドの送出形態の一例を示すタイミング図である。
【図２９】払出制御コマンドのコマンド形態の一例を示す説明図である。
【図３０】払出制御コマンドの内容の一例を示す説明図である。
【図３１】払出制御コマンドの送出形態の一例を示すタイミング図である。
【図３２】払出制御コマンドの送出形態の他の例を示すタイミング図である。
【図３３】特別図柄プロセス処理を示すフローチャートである。
【図３４】プロセスデータのデータ構成を示す説明図である。
【図３５】特別図柄プロセス処理で実行されるプロセスデータ／タイマ設定処理サブルーチンを示すフローチャートである。
【図３６】特別図柄プロセスタイマ設定処理を示すフローチャートである。
【図３７】遊技制御処理における出力データ設定処理を示すフローチャートである。
【図３８】遊技制御処理におけるスイッチ処理の賞球制御に関連する部分を示すフローチャートである。
【図３９】遊技制御処理における入賞球信号処理の一例を示すフローチャートである。
【図４０】遊技制御処理における入賞球信号処理の一例を示すフローチャートである。
【図４１】データ出力処理の一例を示すフローチャートである。
【図４２】コマンド送出サブルーチンを示すフローチャートである。
【図４３】音声制御用ＣＰＵが実行するメイン処理を示すフローチャートである。
【図４４】タイマ割込処理を示すフローチャートである。
【図４５】コマンド受信割込処理を示すフローチャートである。
【図４６】音声パターンテーブルの一構成例を示す説明図である。
【図４７】音声制御処理を示すフローチャートである。
【図４８】ランプ制御用ＣＰＵが実行するメイン処理を示すフローチャートである。
【図４９】タイマ割込処理を示すフローチャートである。
【図５０】コマンド受信割込処理を示すフローチャートである。
【図５１】ランプパターンテーブルの一構成例を示す説明図である。
【図５２】ランプ制御処理を示すフローチャートである。
【図５３】パターンデータに対応したランプ・ＬＥＤ制御パターンの一例を示す説明図である。
【図５４】ランプ・ＬＥＤ制御処理の一例を示すフローチャートである。
【符号の説明】
３１遊技制御基板（主基板）
３５ランプ制御基板
３７払出制御基板
５１賞球ランプ
５２球切れランプ
５３基本回路
５６ＣＰＵ
７０音声制御基板
８０図柄制御基板
１０１図柄制御用ＣＰＵ
３５１ランプ制御用ＣＰＵ
７０１音声制御用ＣＰＵ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a gaming machine such as a pachinko gaming machine, a coin gaming machine, or a slot machine in which a game is performed according to a player's operation, and particularly, a game is performed according to a player's operation in a gaming area on a gaming board. It relates to gaming machines.
[0002]
[Prior art]
As a gaming machine, for example, a game medium such as a game ball is launched into a game area by a launching device, and when a game medium is won in a prize area such as a prize opening provided in the game area, a predetermined number of prize balls are given to the player. Some are paid out. Further, a variable display unit capable of changing the display state is provided, and is configured to give a predetermined game value to the player when the display result of the variable display unit becomes a predetermined specific display mode There is.
[0003]
Note that the game value is the right that the state of the variable winning ball device provided in the gaming area of the gaming machine is advantageous for a player who is likely to win a ball, or the advantageous state for a player. Or a condition that a condition for paying out premium game media is likely to be satisfied.
[0004]
In a pachinko game machine, the combination of a specific display mode with a predetermined display result of a variable display unit that displays special symbols is usually referred to as “big hit”. When the big hit occurs, for example, the big winning opening is opened a predetermined number of times, and the game shifts to a big hit gaming state where the hit ball is easy to win. And in each open period, if there is a prize for a predetermined number (for example, 10) of the big prize opening, the big prize opening is closed. And the number of times the special winning opening is opened is fixed to a predetermined number (for example, 16 rounds). An opening time (for example, 29.5 seconds) is determined for each opening, and even if the number of winnings does not reach a predetermined number, the big winning opening is closed when the opening time elapses. Further, when a predetermined condition (for example, winning in the V zone provided in the big prize opening) is not established at the time when the big prize opening is closed, the big hit gaming state is ended.
[0005]
In such a gaming machine, a speaker is provided and various sound effects are emitted from the speaker as the game progresses in order to enhance the gaming effect. In addition, light emitters such as lamps and LEDs are provided, and these light emitters are turned on and off as the game progresses in order to enhance the gaming effect. Generally, sound control for generating sound effects is performed by game control means for controlling the progress of the game. Further, the lighting / extinguishing control of the light emitter is performed by a game control means for controlling the progress of the game. Then, if the model of the gaming machine is different, the method of generating the sound effect is different, and the pattern of lighting / extinguishing of the lamp and LED is different, so the configuration of the game control means must be changed accordingly. Therefore, if the models are different, it is necessary to redesign the game control means, which increases the design cost.
[0006]
In order to avoid such a problem, a sound control board equipped with sound control means is provided separately from a game control board equipped with game control means, or a light emitter control board equipped with light emitter control means is game controlled. It may be provided separately from the substrate, and a control command may be sent from the game control means to the sound control means or the light emitter control means as the game progresses. Hereinafter, each board may be referred to as an electrical component control board. Further, the control means mounted on the electric component control board may be referred to as an electric component control means.
[0007]
[Problems to be solved by the invention]
However, when a sound control board or a light emitter control board is provided in addition to the game control board, the electrical component control means mounted on those boards interprets the control command from the game control board and performs a speaker or Electric parts must be controlled by lamps and the like. In particular, since there are many electrical components (lamps, LEDs, etc.) that the light emitter control means must control, the control is complicated. Therefore, although the microcomputer is mounted on the light emitter control means, the light emitter control program executed by the microcomputer is complicated. In addition, it becomes difficult to divert the light emitter control program to other types of gaming machines.
[0008]
Therefore, an object of the present invention is to provide a gaming machine capable of simplifying the structure of the light emitter control program even when the light emitter control means is provided independently of the game control means.
[0009]
[Means for Solving the Problems]
A gaming machine according to the present invention includes a variable display unit that gives a predetermined valuable value when a game is performed using a game medium and a winning occurs, executes variable display of identification information, and stops and displays a display result. A gaming machine for controlling the gaming state to a particular gaming state advantageous to the player when a predetermined specific display result is stopped and displayed on the variable display unit, and a game control means for controlling the progress of the game; The light emitter control means for controlling the light emitter provided in the gaming machine according to the command output from the game control means, and the variable control of the identification information in the variable display section is output from the game control means. Display control means for performing a command according to the command, and storage means for storing the game medium. The game control means is configured to display the identification information when starting the variable display of the identification information. Show variable display pattern command And a command indicating the display result For display control means Once When the variable display of the identification information is finished and the display result is stopped and displayed, the command indicating the confirmation of the identification information is output to the display control means, and when there is a valuable value to be added, this is indicated. An identifiable value-added remaining command is output to the light emitter control means, and when the game medium stored in the storage means is in a shortage state, a storage shortage command that can be specified to that effect is sent to the light emitter control means. The light emitter control means outputs at least a notification that the game medium stored in the storage means has become insufficient based on the input of the storage shortage command, and the remaining value-added command It is possible to perform notification that there is a remaining valuable value based on the input of the information based on the notification pattern data held in advance. The display control means starts the variable display of the identification information based on the variable display pattern when the command indicating the variable display pattern is input, and stops the display result on the variable display unit when the command indicating the confirmation is input. indicate It is characterized by that.
[0017]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
First, the overall configuration of a pachinko gaming machine that is an example of a gaming machine will be described. FIG. 1 is a front view of the pachinko gaming machine 1 as seen from the front. Here, a pachinko gaming machine is shown as an example of a gaming machine, but the present invention is not limited to a pachinko gaming machine and may be, for example, a coin gaming machine or a slot machine.
[0018]
As shown in FIG. 1, the pachinko gaming machine 1 has a glass door frame 2 formed in a frame shape. On the lower surface of the glass door frame 2 is a hitting ball supply tray 3. Under the hitting ball supply tray 3, there are provided an extra ball receiving tray 4 for storing a payout ball overflowing from the hitting ball supply tray 3 and a hitting operation handle (operation knob) 5 for firing the hitting ball. A game board 6 is detachably attached to the rear side of the glass door frame 2. A game area 7 is provided in front of the game board 6.
[0019]
Near the center of the game area 7, there is provided a variable display device 8 including a variable display unit 9 for variably displaying a plurality of types of symbols and a variable display 10 using 7 segment LEDs. Further, a passage memory display (ordinary symbol memory display) 41 composed of four LEDs is provided below the variable display 10. In this embodiment, the variable display section 9 has three symbol display areas of “left”, “middle”, and “right”. A passing gate 11 for guiding a hit ball is provided on the side of the variable display device 8. The hit ball that has passed through the passing gate 11 is guided to the start winning opening 14 through the ball outlet 13. In the passage between the passage gate 11 and the ball exit 13, there is a gate switch 12 that detects a hit ball that has passed through the passage gate 11. The winning ball that has entered the start winning opening 14 is guided to the back of the game board 6 and detected by the start opening switch 17. A variable winning ball device 15 that opens and closes is provided below the start winning opening 14. The variable winning ball device 15 is opened by a solenoid 16.
[0020]
An open / close plate 20 that is opened by a solenoid 21 in a specific gaming state (big hit state) is provided below the variable winning ball device 15. In this embodiment, the opening / closing plate 20 is a means for opening and closing the special winning opening. Of the winning balls guided from the opening / closing plate 20 to the back of the game board 6, the winning ball entering one (V zone) is detected by the V count switch 22. A winning ball from the opening / closing plate 20 is detected by the count switch 23. At the bottom of the variable display device 8, a start winning memory display 18 having four display units for displaying the number of winning balls that have entered the start winning opening 14 is provided. In this example, with the upper limit being four, each time there is a start prize, the start prize storage display 18 increases the number of lit display units one by one. Then, each time the variable display of the variable display unit 9 is started, the lit display unit is reduced by one.
[0021]
The game board 6 is provided with a plurality of winning openings 19, 24, and winning of the game balls to the winning openings 19, 24 is detected by winning opening switches 19a, 24a. Decorative lamps 25 blinking during the game are provided around the left and right sides of the game area 7, and an outlet 26 for absorbing a hit ball that has not won a prize is provided below. Two speakers 27 that emit sound effects are provided on the left and right upper portions outside the game area 7. On the outer periphery of the game area 7, a game effect LED 28a and game effect lamps 28b and 28c are provided.
[0022]
In this example, a prize ball lamp 51 is provided in the vicinity of one speaker 27 to be turned on when there is a remaining number of prize balls. In the vicinity of the other speaker 27, a predetermined amount of replenishment balls is stored. A ball-out lamp 52 is provided that lights up when it is below. Further, FIG. 1 also shows a card unit 50 that is installed adjacent to the pachinko gaming machine 1 and enables lending of a ball by inserting a prepaid card.
[0023]
The card unit 50 has a usable indicator lamp 151 indicating whether or not it is in a usable state, and when the remaining amount information recorded in the card has a fraction (a number less than 100 yen), the fraction is indicated as a hitting tray. 3, a fraction display switch 152 for displaying on a frequency display LED provided in the vicinity of 3, a connecting table direction indicator 153 indicating which side of the pachinko gaming machine 1 corresponds to the card unit 50, in the card unit 50 Check the card insertion indicator lamp 154 indicating that a card is inserted, the card insertion slot 155 into which a card as a recording medium is inserted, and the mechanism of the card reader / writer provided on the back of the card insertion slot 155. In some cases, a card unit lock 156 is provided for releasing the card unit 50.
[0024]
The hit ball fired from the hit ball launching device enters the game area 7 through the hit ball rail, and then descends the game area 7. When the hit ball is detected by the gate switch 12 through the passing gate 11, the display number of the variable display 10 changes continuously. Further, when the hit ball enters the start winning opening 14 and is detected by the start opening switch 17, the symbol in the variable display portion 9 starts to rotate if the variation of the symbol can be started. If it is not in a state where the change of the symbol can be started, the start winning memory is increased by one.
[0025]
The rotation of the image in the variable display unit 9 stops when a certain time has elapsed. If the combination of images at the time of the stop is a combination of jackpot symbols, the game shifts to a jackpot gaming state. That is, the opening / closing plate 20 is opened until a predetermined time elapses or a predetermined number (for example, 10) of hit balls wins. When the hit ball enters the specific winning area while the opening / closing plate 20 is opened and is detected by the V count switch 22, a right to continue is generated and the opening / closing plate 20 is opened again. The generation of the continuation right is allowed a predetermined number of times (for example, 15 rounds).
[0026]
When the combination of images in the variable display section 9 at the time of stop is a combination of jackpot symbols with probability fluctuations, the probability of the next jackpot increases. That is, it becomes a more advantageous state for the player in a high probability state. Further, when the stop symbol on the variable display 10 is a predetermined symbol (winning symbol), the variable winning ball device 15 is opened for a predetermined time. Further, in the high probability state, the probability that the stop symbol in the variable display 10 becomes a winning symbol is increased, and the opening time and the number of times of opening of the variable winning ball device 15 are increased.
[0027]
Next, each board | substrate arrange | positioned at the back surface of the pachinko game machine 1 is demonstrated.
As shown in FIG. 2, on the back surface of the pachinko gaming machine 1, a ball storage tank 38 is provided above the mechanism plate in the frame 2 A, and the pachinko gaming machine 1 is installed above the gaming machine installation island. The game balls are supplied to the ball storage tank 38. The game balls in the ball storage tank 38 pass through the guide basket 39 and reach the ball payout device covered with the case 40A.
[0028]
On the back side of the gaming machine, there are installed a variable display control unit 29 for controlling the variable display unit 9, a game control board (main board) 31 on which a game control microcomputer and the like are mounted. Further, a payout control board 37 on which a payout control microcomputer for performing ball payout control and the like, and a hitting ball launching device for hitting a hitting ball into the game area 7 using the rotational force of the motor are installed. Furthermore, a sound for controlling the sound generation from the lamp 27, the game effect LED 28a, the game effect lamps 28b and 28c, the prize ball lamp 51, the ball break lamp 52 and the like, and the speaker 27. A launch control board 91 for controlling the control board 70 and the ball hitting device is also provided.
[0029]
Furthermore, a power supply board 910 on which a power supply circuit for generating DC30V, DC21V, DC12V and DC5V is mounted is provided, and a terminal board 160 provided with terminals for outputting various information to the outside of the gaming machine is installed above. Has been. Near the center, an information terminal board (external information output device) 34 having terminals for outputting various information from the main board 31 to the outside of the gaming machine is installed. In FIG. 2, signals from the lamp control board 35 and the sound control board 70 are sent to the speaker 27, game effect LEDs 28a, game effect lamps 28b and 28c, a prize ball lamp 51 and a ball break lamp provided on the frame side. Although the electrical relay board A77 for supplying to 52 is shown, other relay boards are also provided if necessary for signal relay.
[0030]
FIG. 3 is a rear view of the mechanism plate of the pachinko gaming machine 1 as seen from the back. The game balls stored in the ball storage tank 38 pass through the guide rod 39, pass through the ball break detectors (ball break switches) 187a and 187b and pass through the ball supply rods 186a and 186b as shown in FIG. The delivery device 97 is reached. The game balls paid out from the ball payout device 97 are supplied to the hitting ball supply tray 3 provided on the front surface of the pachinko gaming machine 1 through the connection port 45. A surplus ball passage 46 communicating with the surplus ball receiving tray 4 provided on the front surface of the pachinko gaming machine 1 is formed on the side of the communication port 45. A lot of premium balls based on the winnings are paid out and the hitting ball supply tray 3 becomes full. Finally, when the game balls reach the contact port 45 and further game balls are paid out, the game balls are surplus via the surplus ball passage 46. It is guided to the ball receiving tray 4. When the game ball is further paid out, the sensing lever 47 presses the full tank switch 48 and the full tank switch 48 is turned on. In this state, the rotation of the stepping motor in the ball dispensing device 97 is stopped, the operation of the ball dispensing device 97 is stopped, and the driving of the ball hitting device 34 is also stopped.
[0031]
In order to perform prize ball payout control, signals from a winning opening switch (not shown), the start opening switch 17 and the V count switch 22 are sent to the main board 31. The CPU 56 of the main board 31 knows that a winning corresponding to six prize ball payout has occurred when the start port switch 17 is turned on. Further, when the count switch 23 is turned on, it is known that a winning corresponding to 15 prize ball payouts has occurred. Then, when the winning opening switch is turned on, it is known that a winning corresponding to ten winning ball payouts has occurred. In this embodiment, for example, a game ball won in the winning opening 24 is detected by a winning opening switch 24 a provided in a winning ball flow path from the winning opening 24 and won in the winning opening 19. Is detected by a winning port switch 19a provided in a winning ball flow path from the winning port 19.
[0032]
Next, the configuration of the intermediate base unit installed on the mechanism plate 36 will be described. In the intermediate base unit, ball supply rods 186a and 186b and a ball dispensing device 97 are installed. As shown in FIG. 4, connection concave protrusions 182 are formed on the upper and lower sides of the intermediate base unit. The connection concave protrusion 182 connects and fixes the intermediate base unit and the upper base unit and the lower base unit of the mechanism plate 36.
[0033]
A passage body 184 is fixed to the upper part of the intermediate base unit. A ball dispensing device 97 is fixed to the lower part of the passage body 184. The passage body 184 has payout ball passages 186a and 186b for flowing down two rows of game balls whose flow direction has been changed to the left and right directions by a curve rod 174 (see FIG. 3). On the upstream side of the payout ball passages 186a, 186b, ball break switches 187a, 187b are installed. The ball cut switches 187a and 187b detect the presence or absence of a game ball in the payout ball passages 186a and 186b. When the ball cut switches 187a and 187b no longer detect a game ball, The rotation of the ball (not shown in FIG. 4) is stopped and the ball payout is immobilized, and the ball break lamp 52 enters the ball break notification state.
[0034]
The ball break switches 187a and 187b are locked by locking pieces 188 at positions where it can be detected that about 27 to 28 game balls are present in the payout ball passages 186a and 186b.
[0035]
The central portion of the passage body 184 is formed in a shape that curves to the left and right so as to weaken the ball pressure of the game ball flowing down inside. A stop hole 189 is formed between the payout ball passages 186a and 186b. A mounting boss provided in the intermediate base unit is fitted into the back surface of the stop hole 189. In this state, the set screw is screwed, and the passage body 184 is fixed to the intermediate base unit. The passage body 184 can be aligned by the locking protrusion 185 provided on the intermediate base unit before being screwed.
[0036]
Below the passage body 184, a ball stopper 190 is provided for supplying the game ball to the ball payout device 97 and stopping the supply of the game ball to the ball payout device 97 in the event of a failure. A ball payout device 97 installed below the ball stopper 190 is housed in a rectangular parallelepiped case 198. Projections are provided at four places on the left and right sides of the case 198. The lower end of the case 198 is fitted into the elastic engagement piece provided at the lower part of the intermediate base unit in a state where each protrusion is engaged with the positioning protrusion provided on the intermediate base unit.
[0037]
FIG. 5 is an exploded perspective view of the ball dispensing device 97. The configuration and operation of the ball dispensing device 97 will be described with reference to FIG. In the ball dispensing device 97 in this embodiment, a stepping motor (dispensing motor) 289 rotates a screw 288 to pay out pachinko balls one by one. Note that the ball payout device 97 pays out not only a prize ball based on a prize but also a game ball to be lent.
[0038]
As shown in FIG. 5, the ball dispensing device 97 has two cases 198a and 198b. Engagement protrusions 280 are provided at two positions on the left and right sides of the cases 198a and 198b. In addition, ball supply paths 281a and 281b are formed in the cases 198a and 198b, respectively. The ball supply paths 281a and 281b have curved surfaces 282a and 282b, and ball feed horizontal paths 284a and 284b are formed below the ends of the curved surfaces 282a and 282b. Furthermore, ball discharge paths 283a and 283b are formed at the ends of the ball feed horizontal paths 284a and 284b.
[0039]
The ball supply paths 281a and 281b, the ball feed horizontal paths 284a and 284b, and the ball discharge paths 283a and 283b are formed in front of partition walls 295a and 295b that divide the cases 198a and 198b in the front-rear direction. Further, a ball pressure buffering member 285 is sandwiched between the cases 198a and 198b in front of the partition walls 295a and 295b. The ball pressure buffering member 285 distributes the balls supplied to the ball dispensing device 97 to the left and right sides and guides the balls to the ball supply paths 281a and 281b.
[0040]
In addition, below the ball pressure buffering member 285, a payout motor position sensor using a light emitting element (LED) 286 and a light receiving element (not shown) is provided. The light emitting element 286 and the light receiving element are provided at a predetermined interval. The tip of the screw 288 is inserted within this interval. The ball pressure buffering member 285 is completely housed and fixed inside the cases 198a and 198b.
[0041]
Screws 288 that are rotated by a payout motor 289 are disposed in the ball feed horizontal paths 284a and 284b. The payout motor 289 is fixed to the motor fixing plate 290, and the motor fixing plate 290 is fitted into fixing grooves 291a and 291b formed at the rear of the partition walls 295a and 295b. In this state, the motor shaft of the payout motor 289 protrudes in front of the partition walls 295a and 295b, so that the screw 288 is fixed in front of the protrusion. On the outer periphery of the screw 288, there is provided a spiral projection 288a for moving the game ball placed on the ball feed horizontal paths 284a, 284b forward by the rotation of the payout motor 289.
[0042]
A recess is formed at the tip of the screw 288 so as to accommodate the light emitting element 286, and two notches 292 are formed 180 degrees apart from each other on the outer periphery of the recess. Therefore, during one rotation of the screw 288, the light from the light emitting element 286 is detected twice by the light receiving element through the notch 292.
[0043]
In other words, the payout motor position sensor including the light emitting element 286 and the light receiving element is for stopping the screw 288 at a fixed position, and detects that the payout operation has been performed. The wiring from the light emitting element 286, the light receiving element, and the payout motor 289 are collectively drawn out from a drawing hole formed below the rear portions of the cases 198a and 198b and connected to the connector.
[0044]
When the payout motor 289 rotates in a state where the game balls are placed on the ball feed horizontal paths 284a and 284b, the game balls are moved forward on the ball feed horizontal paths 284a and 284b by the spiral protrusion 288a of the screw 288. Moving. And finally, it falls to the ball discharge paths 283a and 283b from the end of the ball feed horizontal paths 284a and 284b. At this time, the left and right ball feed horizontal paths 284a and 284b are alternately dropped. That is, each time the screw 288 is rotated halfway, one game ball falls from one side. Therefore, each time one game ball falls, the light from the light emitting element 286 is detected by the light receiving element.
[0045]
As shown in FIG. 4, a ball sorting member 311 is provided below the ball dispensing device 97. The ball sorting member 311 is driven by a sorting solenoid 310. For example, when the solenoid 310 is on, the ball sorting member 311 falls to the right, and when it is off, the ball sorting member 311 falls to the left. Below the sorting solenoid 310, a prize ball count switch 301A and a ball lending count switch 301B by proximity switches are provided. At the time of a winning ball based on winning, the ball sorting member 311 falls to the right side, and balls from the ball discharge paths 283a and 283b both pass the winning ball count switch 301A. Further, at the time of lending a ball, the ball sorting member 311 falls to the left side, and balls from the ball discharge paths 283a and 283b both pass the ball lending count switch 301B. Accordingly, the ball payout device 97 can change the payout flow path between the winning ball and the ball lending and pay out a predetermined number of game media.
[0046]
In this way, by providing the ball sorting member 311, the ball that has fallen through the two ball passages passes only one of the prize ball count switch 301 A and the ball lending count switch 301 B. Accordingly, the number of winning balls or the number of balls lent can be immediately grasped from the detection outputs of the winning ball count switch 301A and the ball lending count switch 301B without determining whether the ball is a winning ball or a lending ball.
[0047]
FIG. 6 is a block diagram illustrating an example of a circuit configuration in the main board 31. 6 also shows a payout control board 37, a lamp control board 35, a sound control board 70, a launch control board 91, and a symbol control board 80. The main circuit board 31 includes a basic circuit 53 for controlling the pachinko gaming machine 1 according to a program, a gate switch 12, a start port switch 17, a V count switch 22, a count switch 23 winning port switches 19a and 24a, a full switch 48 and a prize. A switch circuit 58 for supplying a signal from the ball count switch 301A to the basic circuit 53, and a solenoid circuit 59 for driving the solenoid 16 for opening / closing the variable winning ball apparatus 15 and the solenoid 21 for opening / closing the opening / closing plate 20 in accordance with a command from the basic circuit 53. And are installed.
[0048]
Further, according to the data given from the basic circuit 53, the jackpot information indicating the occurrence of the jackpot, the starting information indicating the number of starting winning balls used for starting the image display of the variable display unit 9, and the probability change indicating that the probability variation has occurred. An information output circuit 64 for outputting information and the like to a host computer such as a hall management computer is included.
[0049]
The basic circuit 53 includes a ROM 54 that stores a game control program and the like, a RAM 55 that is an example of storage means used as a work memory, a CPU 56 that performs a control operation in accordance with a control program, and an I / O port unit 57. In this embodiment, the ROM 54 and RAM 55 are built in the CPU 56. That is, the CPU 56 is a one-chip microcomputer. The one-chip microcomputer only needs to incorporate at least the RAM 55, and the ROM 54 and the I / O port unit 57 may be externally attached or built-in. The I / O port unit 57 is a terminal capable of inputting and outputting information in the microcomputer.
[0050]
Further, the main board 31 includes an initial reset circuit 65 for resetting the basic circuit 53 when power is turned on, and an address signal supplied from the basic circuit 53 to decode any I / O port 57. An address decode circuit 67 for outputting a signal for selecting the / O port is provided.
Note that there is also switch information input to the main board 31 from the ball dispensing device 97, but these are omitted in FIG.
[0051]
A ball hitting device for hitting and launching a game ball is driven by a drive motor 94 controlled by a circuit on the launch control board 91. Then, the driving force of the drive motor 94 is adjusted according to the operation amount of the operation knob 5. That is, the circuit on the firing control board 91 is controlled so that the hit ball is fired at a speed corresponding to the operation amount of the operation knob 5.
[0052]
In this embodiment, the lamp control means mounted on the lamp control board 35 controls the display of the start memory indicator 18, the gate passing memory indicator 41 and the decoration lamp 25 provided on the game board. At the same time, display control of the game effect lamps / LEDs 28a, 28b, 28c, the prize ball lamp 51 and the ball-out lamp 52 provided on the frame side is performed. Here, the lamp control means is an example of a light emitter control means. The display control of the variable display unit 9 for variably displaying the special symbol and the variable display 10 for variably displaying the normal symbol is performed by symbol control means mounted on the symbol control board 80.
[0053]
FIG. 7 shows the circuit configuration in the symbol control board 80, LCD (Liquid Crystal Display) 82, the variable display 10, which is an example of realization of the variable display unit 9, and output ports (ports A and B) 571 of the main board 31. , 572 and output buffer circuits 63A and 63B. The output port 571 outputs 8-bit data, and the output port 572 outputs a 1-bit strobe signal (INT signal).
[0054]
The symbol control CPU 101 operates according to a program stored in the control data ROM 102. When an INT signal is input from the main board 31 via the noise filter 107 and the input buffer circuit 105B, the symbol control is performed via the input buffer circuit 105A. Receive commands. As the input buffer circuits 105A and 105B, for example, general-purpose ICs 74HC540 and 74HC14 can be used. When the symbol control CPU 101 does not include an I / O port, an I / O port is provided between the input buffer circuits 105A and 105B and the symbol control CPU 101.
[0055]
Then, the symbol control CPU 101 performs display control of the screen displayed on the LCD 82 in accordance with the received symbol control command. Specifically, a command according to the symbol control command is given to the VDP 103. The VDP 103 reads out necessary data from the character ROM 86. The VDP 103 generates image data to be displayed on the LCD 82 according to the input data, and outputs R, G, B signals and a synchronization signal to the LCD 82.
[0056]
7 also shows a reset circuit 83 for resetting the VDP 103, an oscillation circuit 85 for supplying an operation clock to the VDP 103, and a character ROM 86 for storing frequently used image data. The frequently used image data stored in the character ROM 86 is, for example, a person, animal, or an image made up of characters, figures, symbols, or the like displayed on the LCD 82.
[0057]
The input buffer circuits 105A and 105B can pass signals only in the direction from the main board 31 toward the symbol control board 80. Therefore, there is no room for signals to be transmitted from the symbol control board 80 side to the main board 31 side. That is, the input buffer circuits 105A and 105B constitute irreversible information input means together with the input ports. Even if the tampering is added to the circuit in the symbol control board 80, the signal output by the tampering is not transmitted to the main board 31 side.
[0058]
The outputs of the output ports 571 and 572 may be output to the symbol control board 80 as they are. However, by providing output buffer circuits 63A and 63B capable of transmitting signals only in one direction, the main board 31 and the symbol control board 80 are provided. One-way signal transmission can be made more reliable. That is, the output buffer circuits 63A and 63B constitute irreversible information output means together with the output ports.
[0059]
In addition, for example, a three-terminal capacitor or ferrite bead is used as the noise filter 107 that cuts off the high-frequency signal. However, even if noise is placed between the boards in the symbol control command due to the presence of the noise filter 107, the influence is removed. Is done. A noise filter may be provided also on the output side of the buffer circuits 63A and 63B of the main board 31.
[0060]
FIG. 8 is a block diagram showing a configuration example of the voice control command signal transmission portion of the main board 31 and the voice control board 70. In this embodiment, a voice control command for instructing voice output from the speaker 27 provided outside the gaming area 7 is output from the main board 31 to the voice control board 70 as the game progresses.
[0061]
As shown in FIG. 8, the voice control command is output from the output ports (output ports C and D) 573 and 574 of the I / O port unit 57 in the basic circuit 53. The output port 573 outputs 8-bit data, and the output port 574 outputs a 1-bit INT signal. In the audio control board 70, each signal from the main board 31 is input to the audio control CPU 701 via the input buffer circuits 705 and 705B. When the audio control CPU 701 does not have an I / O port, an I / O port is provided between the input buffer circuits 705A and 705B and the audio control CPU 701.
[0062]
Then, for example, a voice synthesis circuit 702 using a digital signal processor generates voice and sound effects according to instructions from the voice control CPU 701 and outputs them to the volume switching circuit 703. The volume switching circuit 703 sets the output level of the audio control CPU 701 to a level corresponding to the set volume and outputs the level to the volume amplification circuit 704. The volume amplifier circuit 704 outputs the amplified audio signal to the speaker 27.
[0063]
As the input buffer circuits 705A and 705B, for example, 74HC540 and 74HC14, which are general-purpose CMOS-ICs, are used. The input buffer circuits 705A and 705B can pass signals only in the direction from the main board 31 toward the audio control board 70. Therefore, there is no room for signals to be transmitted from the voice control board 70 side to the main board 31 side. Therefore, even if unauthorized modification is added to the circuit in the voice control board 70, a signal output by the unauthorized modification is not transmitted to the main board 31 side. A noise filter may be provided on the input side of the input buffer circuits 705A and 705B.
[0064]
In the main board 31, buffer circuits 67A and 67B are provided outside the output ports 573 and 574. As the buffer circuits 67A and 67B, for example, general-purpose CMOS-ICs 74HC250 and 74HC14 are used. According to such a configuration, since a signal input from the outside to the inside of the main board 31 is blocked, it is possible to further reliably eliminate a signal line from which a signal may be given from the voice control board 70 to the main board 31. be able to. A noise filter may be provided on the output side of the buffer circuits 67A and 67B.
[0065]
FIG. 9 is a block diagram showing signal transmission / reception portions in the main board 31 and the lamp control board 35. In this embodiment, the game effect LED 28a, the game effect lamps 28b and 28c provided on the outside of the game area 7, and the decoration lamp 25 provided on the game board are turned on / off, and the prize ball lamp 51 and the ball are out of play. A lamp control command indicating turning on / off of the lamp 52 is output from the main board 31 to the lamp control board 35. Further, a lamp control command indicating the number of lighting of the start memory display 18 and the gate passing memory display 41 is also output from the main board 31 to the lamp control board 35.
[0066]
As shown in FIG. 9, the lamp control command related to the lamp control is output from the output ports (output ports E and F) 575 and 576 of the I / O port unit 57 in the basic circuit 53. The output port 575 outputs 8-bit data, and the output port 576 outputs a 1-bit INT signal. In the lamp control board 35, a control command from the main board 31 is input to the lamp control CPU 351 via the input buffer circuits 355A and 355B. When the lamp control CPU 351 does not include an I / O port, an I / O port is provided between the input buffer circuits 355A and 355B and the lamp control CPU 351.
[0067]
In the lamp control board 35, the lamp control CPU 351 performs the game effect LED 28 a and the game effect lamp according to the turn-on / off pattern of the game effect LED 28 a, the game effect lamps 28 b and 28 c and the decoration lamp 25 defined according to each control command. 28b, 28c, and the decoration lamp 25 are turned on / off signals. The on / off signal is output to the game effect LED 28a, the game effect lamps 28b and 28c, and the decoration lamp 25. The on / off pattern is stored in the built-in ROM or external ROM of the lamp control CPU 351.
[0068]
In the main board 31, the CPU 56 outputs a control command for instructing the lighting of the prize ball lamp 51 when there is an unpaid prize ball remaining in the stored contents of the RAM 55, and the above-mentioned payout ball passage 186 a, When the ball break switch 187a, 187b (see FIG. 4) installed upstream of 186b does not detect a game ball, a control command for instructing lighting of the ball break lamp 52 is output. In the lamp control board 35, each control command is input to the lamp control CPU 351 via the input buffer circuits 355A and 355B. The lamp control CPU 351 turns on / off the prize ball lamp 51 and the ball-out lamp 52 in accordance with these control commands. The on / off pattern is stored in the built-in ROM or external ROM of the lamp control CPU 351.
[0069]
Further, the lamp control CPU 351 outputs a light on / off signal to the start memory display 18 and the gate passage memory display 41 in accordance with the control command.
[0070]
As the input buffer circuits 355A and 355B, for example, 74HC540 and 74HC14 which are general-purpose CMOS-ICs are used. The input buffer circuits 355A and 355B can pass signals only in the direction from the main board 31 toward the lamp control board 35. Therefore, there is no room for signals to be transmitted from the lamp control board 35 side to the main board 31 side. Even if unauthorized modification is added to the circuit in the lamp control board 35, the signal output by the unauthorized modification is not transmitted to the main board 31 side. Note that a noise filter may be provided on the input side of the input buffer circuits 355A and 355B.
[0071]
In the main board 31, buffer circuits 62A and 62B are provided outside the output ports 575 and 576. As the buffer circuits 62A and 62B, for example, general-purpose CMOS-ICs 74HC250 and 74HC14 are used. According to such a configuration, since a signal input from the outside to the inside of the main board 31 is blocked, a signal line that can give a signal from the lamp control board 70 to the main board 31 is further reliably eliminated. be able to. A noise filter may be provided on the output side of the buffer circuits 62A and 62B.
[0072]
FIG. 10 is a block diagram showing components related to the prize ball, such as components of the payout control board 37 and the ball payout device 97. As shown in FIG. 10, the detection signal from the full switch 48 is input to the I / O port 57 of the main board 31 via the relay board 71. The full tank switch 48 is a switch for detecting a full tank of the surplus ball receiving tray 4.
[0073]
A detection signal from the ball break switch 187 (187a, 187b) is input to the I / O port 57 of the main board 31 via the relay board 72 and the relay board 71. The ball break switch 187 is a switch that detects the presence or absence of a game ball in the payout ball passage.
[0074]
When there is a win, a payout control command indicating the number of winning balls is input from the main board 31 to the payout control board 37. A payout control command indicating the number of winning balls is input to the I / O port 372a via the input buffer circuit 373A. An INT signal is input to the interrupt terminal of the CPU via the input buffer circuit 373B. Each buffer in the input buffer circuits 373A and 373B can pass a signal only in the direction from the main board 31 toward the payout control board 37. Therefore, there is no room for signals to be transmitted from the payout control board 37 side to the main board 31 side. Even if unauthorized modification is added to the circuit in the payout control board 37, a signal output by the unauthorized modification is not transmitted to the main board 31 side. In the main board 31, buffer circuits 68A and 68B are provided outside the output ports 577A and 577B for outputting the payout control command. According to such a configuration, since a signal input from the outside to the inside of the main board 31 is blocked, a signal line in which a signal may be given from the payout control board 37 to the main board 31 is more reliably eliminated. be able to.
[0075]
The CPU 56 of the main board 31 instructs the ball payout prohibition when the detection signal from the ball break switch 187 indicates a ball shortage state or when the detection signal from the full tank switch 48 indicates a full tank state. Send out a payout control command. When the payout control command for instructing the ball payout prohibition is received, the payout control CPU 371 of the payout control board 37 stops the ball payout process.
[0076]
Further, a detection signal from the prize ball count switch 301 A is also input to the I / O port 57 of the main board 31 via the relay board 72 and the relay board 71. Further, the prize ball count switch 301A and the ball lending count switch 301B are provided in the payout mechanism portion of the ball payout device 97, and detect the game balls actually paid out.
[0077]
When there is a win, a payout control command indicating the number of winning balls is input to the payout control board 37 from the output ports (ports G and H) 577A and 577B of the main board 31. The output port 577 outputs 8-bit data, and the output port 578 outputs a 1-bit strobe signal (INT signal). A payout control command indicating the number of winning balls is input to the I / O port 372a via the input buffer circuit 373. The payout control CPU 371 inputs a payout control command via the I / O port 372a, and drives the ball payout device 97 in accordance with the payout control command to perform prize ball payout. In this embodiment, the payout control CPU 371 is a one-chip microcomputer and incorporates at least a RAM.
[0078]
The payout control CPU 371 outputs a ball lending number signal indicating the number of lending balls to the terminal board 160 and a buzzer driving signal to the buzzer board 75 via the output port 372g. A buzzer is mounted on the buzzer substrate 75. Further, an error signal is output to the error display LED 374 via the output port 372e.
[0079]
Further, the detection signal of the detection signal of the prize ball count switch 301 A is input to the input port 372 b of the payout control board 37 via the relay board 72. A drive signal from the payout control board 37 to the payout motor 289 is transmitted to the payout motor 289 in the prize ball mechanism portion of the ball payout device 97 via the output port 372c and the relay board 72. The drive signal from the dispensing control board 37 to the sorting solenoid 310 is transmitted to the sorting solenoid 310 of the ball dispensing apparatus 97 via the output port 372d and the relay board 72.
[0080]
The card unit 50 is equipped with a card unit control microcomputer. Further, the card unit 50 is provided with a fraction display switch 152, a connecting table direction indicator 153, a card insertion display lamp 154, and a card insertion slot 155 (see FIG. 1). The balance display board 74 is connected with a frequency display LED, a ball lending switch, and a return switch provided in the vicinity of the hitting ball supply tray 3.
[0081]
A ball lending switch signal and a return switch signal are given from the balance display board 74 to the card unit 50 via the payout control board 37 in accordance with the player's operation. Further, a card balance display signal indicating a prepaid card balance and a ball lending display signal are given to the balance display board 74 from the card unit 50 via the payout control board 37. Between the card unit 50 and the payout control board 37, a unit operation signal (BRDY signal), a ball lending request signal (BRQ signal), a ball lending completion signal (EXS signal), and a pachinko machine operation signal (PRDY signal) are I / O. Exchanged via port 372f.
[0082]
When the power of the pachinko gaming machine 1 is turned on, the payout control CPU 371 of the payout control board 37 outputs a PRDY signal to the card unit 50. When a card is received in the card unit 50, the ball lending switch is operated and a ball lending switch signal is input, the card unit control microcomputer outputs a BRDY signal to the payout control board 37. When a predetermined delay time elapses from this point, the card unit control microcomputer outputs a BRQ signal to the payout control board 37. Then, the payout control CPU 371 of the payout control board 37 turns on the EXS signal in accordance with the BRQ signal and drives the payout motor 289 to pay out a predetermined number of lending balls to the player. When the payout is completed, the payout control CPU 371 sets the EXS signal to the card unit 50 in the OFF state.
[0083]
As described above, all signals from the card unit 50 are input to the payout control board 37. Accordingly, with respect to the ball lending control, no signal is input from the card unit 50 to the main board 31, and there is no room for an illegal signal input from the card unit 50 side to the basic circuit 53 of the main board 31. The main board 31 and the payout control board 37 are mounted with driver circuits for driving solenoids, motors and lamps, but these circuits are omitted in FIG.
[0084]
In this embodiment, the RAM in the main board 31 and the payout control board 37 is backed up by a backup power source. That is, even if the power supply to the gaming machine is stopped, the contents of the RAM are saved for a predetermined period. When each CPU detects a decrease in power supply voltage, it performs a predetermined process and waits for power recovery. Further, when the power is turned on, each CPU restores the state before the power is turned off based on the stored data when the data is stored in the RAM. Each input port shown in FIG. 10 may be built in the payout control CPU 371.
[0085]
FIG. 11 is a block diagram showing a configuration example around the CPU 56 of the main board 31 for power supply monitoring and power supply backup. As shown in FIG. 11, the voltage drop signal from the first power supply monitoring circuit (first power supply monitoring means) is connected to the non-maskable interrupt terminal (NMI terminal) of the CPU 56. The first power supply monitoring circuit is a circuit that monitors the voltage of any one of the various DC power supplies used by the gaming machine and detects a power supply voltage drop. In this embodiment, the power supply voltage of VSL is monitored, and a low level voltage drop signal is generated when the voltage value falls below a predetermined value. VSL is the largest DC voltage used in gaming machines, and is + 30V in this example. Therefore, the CPU 56 can confirm the occurrence of power interruption by the interrupt process. In this embodiment, the first power supply monitoring circuit is mounted on a power supply board described later.
[0086]
Although the initial reset circuit 65 is also shown in FIG. 11, in this embodiment, the initial reset circuit 65 also serves as a second power supply monitoring circuit (second power supply monitoring means). That is, when the power is turned on, the reset IC 651 sets the output to the low level for a predetermined time determined by the capacity of the external capacitor, and sets the output to the high level when the predetermined time elapses. That is, the reset signal is raised to a high level to make the CPU 56 operable. The reset IC 651 monitors the power supply voltage of VSL, which is the power supply voltage equal to the power supply voltage monitored by the first power supply monitoring circuit, and the voltage value is a predetermined value (the first power supply monitoring circuit outputs a voltage drop signal). When the voltage is lower than the power supply voltage value), a low level voltage drop signal is generated. Therefore, the CPU 56 performs a predetermined power supply stop process in response to the voltage drop signal from the first power supply monitoring circuit, and then the system is reset. In this embodiment, the reset signal and the voltage drop signal from the second power supply monitoring circuit are the same signal.
[0087]
As shown in FIG. 11, the reset signal from the reset IC 651 is input to the NAND circuit 947 and also input to the clear terminal of the counter IC 941 via the inverting circuit (NOT circuit) 944. The counter IC 941 counts the clock signal from the oscillator 943 when the input to the clear terminal becomes low level. The Q5 output of the counter IC 941 is input to the NAND circuit 947 via the NOT circuits 945 and 946. The Q6 output of the counter IC 941 is input to the clock terminal of the flip-flop (FF) 942. The D input of the flip-flop 942 is fixed at a high level, and the Q output is input to an OR circuit (OR circuit) 949. The output of the NAND circuit 947 is introduced into the other input of the OR circuit 949 via the NOT circuit 948. The output of the OR circuit 949 is connected to the reset terminal of the CPU 56. According to such a configuration, since the reset signal (low level signal) is given twice to the reset terminal of the CPU 56 when the power is turned on, the CPU 56 surely starts operation.
[0088]
For example, the detection voltage of the first power supply monitoring circuit (voltage that outputs a voltage drop signal) is + 22V, and the detection voltage of the second power supply monitoring circuit is + 9V. In such a configuration, since the first power monitoring circuit and the second power monitoring circuit monitor the voltage of the same power supply VSL, the timing when the first voltage monitoring circuit outputs the voltage drop signal. And the timing at which the second voltage monitoring circuit outputs the voltage drop signal can be reliably set to a desired predetermined period. The desired predetermined period is a period from when the power supply stop process is started in response to the voltage drop signal from the first power supply monitoring circuit until the power supply stop process is reliably completed.
[0089]
In this example, the first detection condition for the first power supply monitoring means to output the detection signal is that the + 30V power supply voltage has dropped to + 22V, and the second power supply monitoring means outputs the detection signal. The second detection condition that becomes is that the + 30V power supply voltage is lowered to + 9V. However, the voltage value used here is an example, and other values may be used.
[0090]
However, although the monitoring range is narrowed, it is also possible to use a + 5V power supply voltage as the monitoring voltage of the first voltage monitoring circuit and the second voltage monitoring circuit. Also in that case, the detection voltage of the first voltage monitoring circuit is set higher than the detection voltage of the second voltage monitoring circuit.
[0091]
While power is not supplied from the + 5V power source that is the driving power source of the CPU 56 or the like, at least a part of the RAM is backed up by the backup power source supplied from the power supply board, and the contents are preserved even if the power source for the gaming machine is cut off. The When the + 5V power supply is restored, a reset signal is issued from the initial reset circuit 65, so that the CPU 56 returns to a normal operation state. At that time, since necessary data is backed up, it is possible to return to the gaming state at the time of the power failure when recovering from the power failure.
[0092]
11 shows a configuration in which a reset signal (low level signal) is given twice to the reset terminal of the CPU 56 when the power is turned on. However, even if the rising timing of the reset signal is only once, the reset is surely released. When using the CPU to be used, the circuit elements denoted by reference numerals 941 to 949 are not necessary. In that case, the output of the reset IC 651 is directly connected to the reset terminal of the CPU 56.
[0093]
FIG. 12 is a block diagram illustrating a configuration example of the power supply board 910 of the gaming machine. The power supply board 910 is installed independently of the electric component control boards such as the main board 31, the symbol control board 80, the voice control board 70, the lamp control board 35, and the payout control board 37, and each electric part control board in the gaming machine and Generates voltage used by mechanical components. In this example, AC24V, VSL (DC + 30V), DC + 21V, DC + 12V, and DC + 5V are generated. Further, the capacitor 916 serving as a backup power source is charged from a power source line for driving DC +5 V, that is, an IC on each substrate.
[0094]
The transformer 911 converts AC voltage from the AC power source into 24V. The AC 24V voltage is output to the connector 915. The rectifier circuit 912 also generates a DC voltage of +30 V from AC 24 V and outputs it to the DC-DC converter 913 and the connector 915. The DC-DC converter 913 generates + 22V, + 12V, and + 5V and outputs them to the connector 915. The connector 915 is connected to, for example, a relay board, and power of a voltage necessary for each electric component control board and the mechanism component is supplied from the relay board.
[0095]
The + 5V line from the DC-DC converter 913 branches to form a backup + 5V line. A large-capacitance capacitor 916 is connected between the backup + 5V line and the ground level. Capacitor 916 has power so that the storage state can be maintained with respect to the backup RAM of the electrical component control board when the power supply to the gaming machine is cut off (RAM that is backed up by power, that is, storage means that can be in the storage content storage state). Backup power supply. Further, a backflow preventing diode 917 is inserted between the + 5V line and the backup + 5V line.
[0096]
A battery that can be charged from a + 5V power supply may be used as the backup power supply. In the case of using a battery, a rechargeable battery is used in which the capacity disappears when a state in which no power is supplied from the +5 V power source continues for a predetermined time.
[0097]
The power supply board 910 is mounted with a power monitoring IC 902 that constitutes the first power monitoring circuit described above. The power monitoring IC 902 detects the occurrence of power interruption by introducing the VSL power supply voltage and monitoring the VSL power supply voltage. Specifically, when the VSL power supply voltage becomes equal to or lower than a predetermined value (+22 V in this example), a voltage drop signal is output because the power supply is cut off. The power supply voltage to be monitored is preferably higher than the power supply voltage (+5 V in this example) of the circuit element mounted on each electric component control board. In this example, VSL, which is a voltage immediately after being converted from AC to DC, is used. The voltage drop signal from the power monitoring IC 902 is supplied to the main board 31, the payout control board 37, and the like.
[0098]
The predetermined value for the power monitoring IC 902 to detect the power-off is lower than the normal voltage, but is a voltage that allows the CPU on each electrical component control board to operate for a while. Further, the power monitoring IC 902 is configured to monitor a voltage that is higher than a voltage for driving a circuit element such as a CPU (+5 V in this example) and immediately after being converted from AC to DC. Therefore, the monitoring range can be expanded for the voltage required by the CPU. Therefore, more precise monitoring can be performed. Furthermore, when VSL (+ 30V) is used as the monitoring voltage, the voltage supplied to the various switches of the gaming machine is + 12V, so that it can be expected to prevent erroneous switch-on detection at the time of instantaneous power interruption. That is, when the voltage of the + 30V power supply is monitored, it is possible to detect a decrease in the level before + 12V created after the creation of + 30V starts to drop. Therefore, when the voltage of the + 12V power supply decreases, the switch output becomes in the on state. However, if the power supply interruption is recognized by monitoring the + 30V power supply voltage that decreases faster than + 12V, the power supply is turned on before the switch output shows the on state. It is possible to enter a state of waiting for recovery and not detect switch output.
[0099]
Further, since the power monitoring IC 902 is mounted on the power supply board 910 separate from the electric component control board, the voltage drop signal can be supplied from the first power supply monitoring circuit to the plurality of electric component control boards. Even if there are any number of electrical component control boards that require a voltage drop signal, it is only necessary to provide one first power supply monitoring means. Therefore, each electrical component control means in each electrical component control board performs the return control described later. Even if it goes, the cost of the gaming machine does not rise so much.
[0100]
In the configuration shown in FIG. 12, the detection output (voltage drop signal) of the power monitoring IC 902 is supplied to the respective electric component control boards (for example, the main board 31 and the payout control board 37) via the buffer circuits 918 and 919. However, for example, a configuration may be adopted in which one detection output is transmitted to the relay board and the same signal is distributed from the relay board to each electric component control board. Further, a buffer circuit corresponding to the number of substrates that require a voltage drop signal may be provided.
[0101]
Next, the operation of the gaming machine will be described.
FIG. 13 is a flowchart showing main processing executed by the CPU 56 on the main board 31. When the power to the gaming machine is turned on, in the main process, the CPU 56 first checks whether or not it is a time of recovery from a power failure (step S1). Whether or not the power failure has been recovered is confirmed by, for example, a power-off flag set in the backup RAM area when the power is turned off.
[0102]
If it is time to recover from a power failure, a data check (parity check in this example) of the backup RAM area is performed (step S3). In the case of recovery after an unexpected power failure, the data in the backup RAM area should have been saved, so the check result is normal. If the check result is not normal, the internal state cannot be returned to the state when the power is cut off, and therefore an initialization process that is executed when the power is turned on not when the power failure is restored is executed (steps S4 and S2).
[0103]
If the check result is normal, the CPU 56 performs a game state recovery process for returning the internal state to the state at the time of power-off (step S5) and clears the power-off flag (step S6). Then, it returns to the address indicated by the program counter stored in the backup RAM area (the execution address when the power is turned off is set).
[0104]
If it is not time to recover from a power failure, the CPU 56 executes normal initialization processing (steps S1 and S2). Thereafter, in the main process, the process proceeds to a loop process in which the monitoring of the timer interrupt flag (step S6) is confirmed. In the loop, display random number update processing (step S7) is also executed.
[0105]
Here, it is confirmed in step S1 whether or not the recovery from the power failure, and if the recovery from the power failure, the parity check is performed. First, the parity check is performed and the check result is not normal. If it is determined that the power is not recovered from the power failure, the initialization process of step S2 is executed. If the check result is normal, the game state return process may be performed. That is, it may be determined whether or not recovery from a power failure is made based on the result of the parity check.
[0106]
Further, when determining whether or not to execute the power failure recovery processing, that is, when determining whether or not to restore the gaming state, according to the special process flag or the like in the stored RAM data or the start winning memory number data, If it is confirmed that the gaming machine is in a game standby state (not changing in design, not in big hit game, not in probable change, and no start winning memory), it is initial without performing game state recovery processing. The process may be executed.
[0107]
In normal initialization processing, as shown in FIG. 14, after timer and register clear processing (step S2a) and necessary initial value setting processing (step S2b) are performed, a timer allocation is periodically performed every 2 ms. Initial setting of the timer register provided in the CPU 56 (setting that the time-out is 2 ms and the timer repeatedly operates) is performed so as to cause a delay (step S2c). That is, in step S2c, processing for activating a timer interrupt and processing for setting a timer interrupt interval are executed.
[0108]
Therefore, in this embodiment, the internal timer of the CPU 56 is set to repeatedly generate a timer interrupt. In this embodiment, the repetition period is set to 2 ms. Then, as shown in FIG. 15, when a timer interrupt occurs, the CPU 56 sets a timer interrupt flag (step S11).
[0109]
When detecting that the timer interrupt flag is set in step S8, the CPU 56 resets the timer interrupt flag (step S9) and executes a game control process (step S10). With the above control, in this embodiment, the game control process is started every 2 ms. In this embodiment, only the flag is set in the timer interrupt process, and the game control process is executed in the main process, but the game control process may be executed in the timer interrupt process.
[0110]
FIG. 16 is a flowchart showing the game control process of step S10. In the game control process, the CPU 56 first performs a process of outputting the data set in the storage area to the output port (data output process: step S21). Next, various output data output to each output port is set in the storage area, and output data such as jackpot information, start information, probability variation information output to the hall management computer is set in the storage area. Output data setting processing is performed (step S22). Further, various abnormality diagnosis processes are performed by the self-diagnosis function provided in the pachinko gaming machine 1, and an alarm is issued if necessary according to the result (error process: step S23).
[0111]
Next, a process of updating each counter indicating each determination random number such as a big hit determination random number used for game control is performed (step S24).
[0112]
Further, the CPU 56 performs special symbol process processing (step S25). In the special symbol process control, corresponding processing is selected and executed according to a special symbol process flag for controlling the pachinko gaming machine 1 in a predetermined order according to the gaming state. The value of the special symbol process flag is updated during each process according to the gaming state. Further, normal symbol process processing is performed (step S26). In the normal symbol process, a corresponding process is selected and executed in accordance with a normal symbol process flag for controlling the variable display 10 using the 7-segment LED in a predetermined order. The value of the normal symbol process flag is updated during each process according to the gaming state.
[0113]
Further, the CPU 56 inputs the states of the gate sensor 12, the start port sensor 17, the count sensor 23, and the winning port switches 19a and 24a via the switch circuit 58, and determines whether or not there has been a winning for each winning port or winning device. (Switching process: Step S27). The CPU 56 further performs a process of updating a display random number such as a random number that determines the type of the stop symbol (step S28).
[0114]
Further, the CPU 56 performs signal processing with the payout control board 37 (step S29). That is, when a predetermined condition is satisfied, a process for outputting a payout control command to the payout control board 37 is performed. The payout control CPU mounted on the payout control board 37 drives the ball payout device 97 according to the payout control command.
[0115]
As described above, the main process includes a process for determining whether or not to shift to the game control process, and the timer control process based on the timer interrupt periodically generated by the internal timer of the CPU 56 is used for the game control process. Since a flag for determining whether or not to shift is set, all the game control processes are executed reliably. In other words, until all the game control processes are executed, it is not determined whether or not to shift to the next game control process, so it is guaranteed that all the processes in the game control process are completed. ing.
[0116]
Conventional general game control processing is forcibly returned to the initial state by an external interrupt that occurs periodically. If it demonstrates in accordance with the example shown by FIG. 16, for example, even during the process of step S31, it was forcibly returned to the process of step S21. In other words, there is a possibility that the next game control process will be started before all the processes in the game control process are completed.
[0117]
Here, the game control process executed by the CPU 56 of the main board 31 is executed according to the flag set in the timer interrupt process based on the timer interrupt that the internal timer of the CPU 56 periodically generates. A hardware circuit that generates a signal periodically (for example, every 2 ms) is provided, a signal from the circuit is introduced into an external interrupt terminal of the CPU 56, and it is determined whether or not to shift to a game control process by the interrupt signal. A flag may be set for this purpose.
[0118]
Even in such a configuration, the determination of the flag is not performed until all of the game control processes are executed, so that it is guaranteed that all the processes in the game control process are completed.
[0119]
FIG. 17 is a timing chart showing the relationship between the variation of the normal symbol variably displayed on the variable display 10 and the hitting operation (opening and closing of the variable winning ball device 15 in this example). As shown in FIG. 17, at the start of normal symbol variation, a command indicating a variation pattern and a stop symbol is transmitted from the main board 31 to the symbol control board 80. In addition, a command indicating normal symbol stop is transmitted at the time of fluctuation stop.
[0120]
FIG. 18 is a timing chart showing the relationship between the progress of the game and the variation of the special symbol variably displayed on the variable display unit 9. As shown in FIG. 18, the progress of the game is as follows: (1) When the power is turned on, (2) During the customer waiting demonstration, (3) From special symbol changes to finalization, (4) Special symbol finalization From the opening of the first prize winning opening to the closing of the final winning prize opening, and from the closing of the final winning prize opening to the next special symbol.
[0121]
FIG. 19 is a timing chart showing the relationship between changes in special symbols and symbol control commands. As shown in FIG. 19, at the start of variation, commands for designating a variation pattern, designation of left symbol, designation of middle symbol, and designation of right symbol are transmitted from the main board 31 to the symbol control board 80. At the end of the change, a command indicating all symbol stops is transmitted. Thus, in this embodiment, five commands are transmitted for one change.
[0122]
FIG. 20 is an explanatory diagram showing an example of a command form of the symbol control command. In this embodiment, the symbol control command has a 2-byte structure, and the first byte represents MODE (command classification), and the second byte represents EXT (command type).
[0123]
FIG. 21 is an explanatory diagram showing an example of the contents of the symbol control command. In the example shown in FIG. 21, the command 8XXX (X = any value of 4 bits) is a symbol control command related to a normal symbol. The command 9XXX (X = any value of 4 bits) is a symbol control command during a period in which the special symbol is not fluctuating. The command AXXX (X = any value of 4 bits) is a symbol control command during a period in which the special symbol fluctuates. Command BXXX (arbitrary value of X = 4 bits) is a symbol control command indicating that the gaming machine is in a high probability state, and command CXXX (arbitrary value of X = 4 bits) indicates that the gaming machine has a low probability It is a symbol control command indicating that it is in a state. Note that (1) to (6) shown in FIG. 21 correspond to the periods shown in FIG. When the symbol control means of the symbol control board 80 receives the above-described symbol control command from the game control means of the main board 31, the display state of the variable display section 9 and the variable display 10 is changed according to the contents shown in FIG. To do.
[0124]
FIG. 22 is a timing chart showing an example of a form of sending a symbol control command. In this embodiment, a symbol control command is output by 8-bit symbol control signals CD to CD7. Then, when the first byte and the second byte of the symbol control command are output, the INT signal is turned on (low level in this example). The ON period of the INT signal is 1 μs or more, for example, and a period of 4 μs or more is provided between the first byte and the second byte. The symbol control means inputs the symbol control signals CD to CD7 by interruption processing according to the INT signal.
[0125]
The symbol control command is sent only once so that the symbol control means can recognize (can be received). In this example, “recognizable (receivable)” means that the INT signal is turned on, and “recognizable (receivable) is sent once” means that in this example, the INT signal is only once. It is to turn on. Since the game control means is configured to send the command only once, the load required for sending the command is reduced also from this point. However, since it need only be sent once so that it can be recognized, other sending methods may be used.
[0126]
FIG. 23 is an explanatory diagram showing an example of a command form of the voice control command. In this embodiment, the voice control command has a 2-byte structure, and the first byte represents MODE (command classification), and the second byte represents EXT (command type).
[0127]
FIG. 24 is an explanatory diagram showing an example of the contents of a voice control command. In the example shown in FIG. 24, the command 9XXX (X = any value of 4 bits) is a voice control command during a period in which the special symbol does not change. Command AXXX (arbitrary value of X = 4 bits) is a voice control command during a period in which the special symbol fluctuates. Note that (1) to (6) shown in FIG. 24 correspond to the periods shown in FIG. When the voice control means of the voice control board 70 receives the above-described voice control command from the game control means of the main board 31, the voice output state is changed according to the contents shown in FIG.
[0128]
FIG. 25 is a timing chart showing an example of a transmission form of the voice control command. In this embodiment, an audio control command is output by 8-bit audio control signals CD to CD7. Then, when the first byte and the second byte of the voice control command are output, the INT signal is turned on (low level in this example). The ON period of the INT signal is, for example, 2 μs or longer, and a period of 30 μs or longer is provided between the first byte and the second byte. The voice control means inputs the voice control signals CD to CD7 by interruption processing according to the INT signal.
[0129]
The voice control command is sent only once so that the voice control means can recognize it. In this example, “recognizable” means that the INT signal is turned on, and “recognizable once” means that in this example, the INT signal is turned on only once.
[0130]
FIG. 26 is an explanatory diagram showing an example of a command form of the lamp control command. In this embodiment, the lamp control command has a 2-byte structure, the first byte represents MODE (command classification), and the second byte represents EXT (command type).
[0131]
FIG. 27 is an explanatory diagram showing an example of the contents of the lamp control command. In the example shown in FIG. 27, the command 9XXX (X = any value of 4 bits) is a lamp control command in a period in which the special symbol does not fluctuate. Command AXXX (an arbitrary value of X = 4 bits) is a lamp control command during a period in which the special symbol fluctuates. Command BXXX (arbitrary value of X = 4 bits) is a ramp control command indicating that the gaming machine is in a high probability state, and command CXXX (arbitrary value of X = 4 bits) indicates that the gaming machine has a low probability. This is a lamp control command indicating the state. Note that (1) to (6) shown in FIG. 27 correspond to the periods shown in FIG. When the lamp control means receives the above-described lamp control command from the game control means of the main board 31, the lamp / LED display state is changed in accordance with the contents shown in FIG.
[0132]
The command DXXX (arbitrary value of X = 4 bits) is a lamp control command related to the display state of the prize ball lamp 51, and the command EXXX (arbitrary value of 4 bits = X) is a display of the out-of-ball lamp 52. This is a lamp control command related to the state. When the lamp control means receives the lamp control command of “D101” from the game control means of the main board 31, the lamp control means sets the display state of the prize ball lamp 51 as a predetermined display state when there is a prize ball remaining, and “D102” When the lamp control command is received, the display state of the prize ball lamp 51 is set to a display state determined in advance as a case where no prize ball remains. Further, when the lamp control command “E101” is received from the game control means of the main board 31, the display state of the ball break lamp 52 is changed to the display state with a ball, and when the lamp control command “E102” is received, the ball break lamp 52 is displayed. The display state of is the display state when the ball is out.
[0133]
FIG. 28 is a timing chart showing an example of a lamp control command transmission form. In this embodiment, the lamp control command is output by the 8-bit lamp control signals CD to CD7. Then, when the first byte and the second byte of the lamp control command are output, the INT signal is turned on (low level in this example). The ON period of the INT signal is, for example, 2 μs or longer, and a period of 30 μs or longer is provided between the first byte and the second byte. The ON period of the INT signal is, for example, 1 μs or longer. The lamp control means inputs the lamp control signals CD to CD7 by interruption processing according to the INT signal.
[0134]
The lamp control command is sent only once so that the lamp control means can recognize it. In this example, “recognizable” means that the INT signal is turned on, and “recognizable once” means that in this example, the INT signal is turned on only once.
[0135]
FIG. 29 is an explanatory diagram showing an example of a command form of the payout control command. In this embodiment, the payout control command has a 1-byte structure, the upper 4 bits represent MODE (command classification), and the lower 4 bits represent EXT (command type).
[0136]
FIG. 30 is an explanatory diagram showing an example of the contents of the payout control command. In the example shown in FIG. 30, the command 80 (H) is a payout control command for designating a payout enabled state. The command 81 (H) is a payout control command that designates a payout enabled state. Command 9X (H) is a payout control command for designating the number of prize balls. The lower four bits “X” indicate the number of payouts.
[0137]
When the payout control means receives the payout control command of 81 (H) from the game control means of the main board 31, the payout payout and ball lending are stopped, and when the payout control command of 80 (H) is received, the payout ball payout And you can rent a ball. When a payout control command for designating the number of prize balls is received, prize ball payout control is performed according to the number designated by the received command.
[0138]
FIG. 31 is a timing chart showing an example of a delivery form of the payout control command. In this embodiment, a payout control command is output by an 8-bit payout control signal CD to CD7. When the payout control command is output, the INT signal is turned on (low level in this example). The ON period of the INT signal is, for example, 1 μs or longer. The payout control means inputs the payout control signals CD to CD7 by interrupt processing according to the INT signal.
[0139]
The payout control command is sent only once so that the payout control means can recognize it. In this example, “recognizable” means that the INT signal is turned on, and “recognizable once” means that in this example, the INT signal is turned on only once.
[0140]
The payout control command is expected to be sent out more frequently than other control commands. Therefore, the payout control command has a 1-byte configuration, while other control commands have a 2-byte configuration. As described above, if the length of a control command that may be frequently transmitted is shorter than the length of other control commands, it is possible to achieve efficient control command transfer as a whole.
[0141]
However, as shown in FIGS. 20, 23, 26, and 29, the symbol control command, voice control command, lamp control command, and payout control command are all composed of a MODE portion and an EXT portion. That is, the voice control command and the lamp control command have the same form. The form of the voice control command and the payout control command are common. The forms of the lamp control command and the payout control command are also common. The design of the symbol control command and the voice control command is common. Also, the symbol control command and the lamp control command have the same form. The design of the symbol control command and the payout control command is also common.
[0142]
Since the form of each command sent out from the game control means is common, in the program executed by the CPU 56 of the game control means, the creation part and the output part of each command can be easily shared. As a result, the module for sending out the command of the game control program is simplified, the program maintenance becomes easy, and the program diversion to other models becomes easy.
[0143]
In this embodiment, the payout control command has a 1-byte configuration. However, if the 2-byte configuration is used, the command length is also shared. When the payout control command has a 2-byte configuration, for example, as shown in FIG. 32, when the first byte and the second byte of the payout control command are output, the INT signal is turned on (this example (Low level). The ON period of the INT signal is, for example, 1 μs or more, and a period of, for example, 10 μs or more is provided between the first byte and the second byte.
[0144]
The command forms shown in FIGS. 20, 23, 26, and 29 are examples, and other command forms may be used as long as the command forms can be easily shared.
[0145]
FIG. 33 is a flowchart showing an example of a special symbol process processing program executed by the CPU 56. The special symbol process shown in FIG. 33 is a specific process of step S25 in the flowchart of FIG. When performing the special symbol process, the CPU 56 of the main board 31 performs any one of steps S300 to S309 shown in FIG. 33 according to the internal state (the state of the special symbol process flag). In each process, the following process is executed.
[0146]
Special symbol variation waiting process (step S300): Wait until the special symbol variable display can be started.
[0147]
Special symbol determination process (step S301): When variable symbol special display can be started, the number of start winning memories is confirmed. If the starting winning memorized number is not 0, it is determined whether to win or not according to a predetermined value of the big hit determination random number.
[0148]
Stop symbol setting process (step S302): A special symbol stop symbol of right and left middle symbols is determined.
[0149]
Reach operation setting process (step S303): It is determined whether or not a reach operation is performed according to the value of the reach determination random number, and a variation mode of the reach operation is determined according to the value of the reach operation random number.
[0150]
All symbol variation start processing (step S304): Control is performed so that the variation display unit 9 starts variation of all symbols. At this time, a symbol control command for instructing a variation pattern and a symbol control command for instructing a right / left middle stop symbol are transmitted to the symbol control board 80.
[0151]
All symbols stop waiting process (step S305): When a predetermined time has elapsed, control is performed so that all symbols displayed on the variable display unit 9 are stopped.
[0152]
Big hit display processing (step S306): When the stop symbol is a combination of big hit symbols, control is performed so that the symbol control command generated by the big hit is sent to the symbol control board 80, and the internal state (special symbol process flag) is set. Update to move to step S307. If not, the internal state is updated to shift to step S309. The jackpot symbol combination is, for example, a combination of left and right middle symbols.
[0153]
Big winning opening opening process (step S307): Control for opening the big winning opening is started. Specifically, the counter and the flag are initialized, and the solenoid 21 is driven to open the special winning opening. Further, control for sending a control command for starting a round to the symbol control board 80 is performed.
[0154]
Processing during opening of a big winning opening (step S308): control for sending a round end control command to the symbol control board 80 when a round ending condition (for example, the number of winning balls to the big winning opening reaches a predetermined number) is established. I do. If the jackpot game end condition is not satisfied, the special symbol process flag is set to a value corresponding to step S307. If the big hit game ending condition is satisfied, the special symbol process flag is set to a value corresponding to step S309.
[0155]
Big hit end processing (step S309): Control to send a big hit end control command to the symbol control board 80 is performed. When the probability variation flag is set, control is performed to send a symbol control command indicating a high probability state to the symbol control board 80. Further, if the high-probability state is satisfied and an end condition for the state (for example, a specified number of times of fluctuations is satisfied), control is performed to send a control command indicating the low-probability state to the symbol control board 80. . Thereafter, the special symbol process flag is set to a value corresponding to step S300.
[0156]
In accordance with the processing of each step described above, the module that performs the process of sending the symbol control command in the game control program outputs the corresponding symbol control command to the output port and outputs the INT signal to the output port. As the game progresses as described above, a voice control command and a lamp control command are also sent out.
[0157]
FIG. 34 is an explanatory diagram showing a data structure of process data used in the special symbol process. The process data is stored in the ROM 54 of the basic circuit 53. In each process (steps S300 to S309) in the special symbol process, symbol variation control, lamp / LED control, and sound control are performed according to each data set in the process data. That is, process data corresponding to each process (steps S300 to S309) is stored in the ROM 54.
[0158]
In this embodiment, it is assumed that the process data is a collection of one or more data groups composed of 8 bytes. A process timer value is set in the first and second bytes of a data group composed of 8 bytes. Lamp control command data is set in the third and fourth bytes. Voice control command data is set in the fifth and sixth bytes. In the 7th and 8th bytes, symbol control command data is set. An end code indicating the end of the process is added to the end of the process data.
[0159]
FIG. 35 is a flowchart showing a process data / timer setting processing subroutine executed in each special symbol process (steps S300 to S309). In the process data / timer setting process, the CPU 56 executes a special symbol process timer setting process (step S401). Next, 1 is subtracted from the value of the process timer (step S403). If the value of the process timer is not 0, it is determined that this process is continuing (step S408), and the process is terminated.
[0160]
When the value of the process timer becomes 0, the data pointer is set to point to the next data group (8 bytes) in the process data (step S405). Then, the value of the first and second bytes in the data group pointed to by the data pointer is set in the process timer, and this process is continued (step S408), and the process is terminated (step S406). If the data pointed to by the data pointer is an end code (step S407), it is assumed that this process is ended (step S409).
[0161]
FIG. 36 is a flowchart showing the special symbol process timer setting process (step S401). In the special symbol process timer setting process, the CPU 56 checks whether or not the address has been changed (step S421). Here, the address is the head address of process data. That is, when there is a process change, the processes of steps S422 to S424 are executed. If the address is not changed, that is, if the process is continuing, a process data address is set (step S425), and the process is terminated. However, when branching directly from step S421 to step S425, the contents of the process data address are not changed.
[0162]
When the address is changed, that is, when the process is switched, the start address of the process data corresponding to the changed process is set as the data address (step S422). Then, the first and second byte values in the process data are newly set in the process timer (step S423), and the process timer value is saved (step S424). Furthermore, the process data address is set as the value of the data address (step S425).
[0163]
As described above, process data as shown in FIG. 34 is set in advance in the ROM 54 in correspondence with each special symbol process (steps S300 to S309). In each process, each process timer data is set so that the process timer is timed out at the timing of sending at least one of the lamp control command, the voice control command, and the symbol control command.
[0164]
FIG. 37 is a flowchart showing an output data setting process (step S22 in the game control process) in the game control process shown in FIG. In the output data setting process, the CPU 56 determines whether there is any change in the audio data (step S701). When the process timer shown in FIG. 34 expires and the data group (8 bytes) used in the process data is switched (changed to the next time), the voice data can be changed. However, even when the data group is switched, the audio data before and after the switching may be the same. In that case, the CPU 56 does not consider that the audio data has changed.
[0165]
When there is a change in the voice data, the CPU 56 reads out the voice data in the currently used data group in the process data, that is, voice control command data (step S702). Then, the read voice data is set in the buffer area # 2 provided for storing the voice control command (step S703). Also, a voice control command transmission request is set (step S704).
[0166]
Next, the CPU 56 determines whether or not the lamp data is changed (step S711). As shown in FIG. 34, the change of the ramp data can also occur when the process timer times out and the data group (8 bytes) used in the process data is switched. However, even when the data group is switched, the lamp data before and after the switching may be the same. In that case, the CPU 56 does not consider that the lamp data has changed.
[0167]
When the lamp data is changed, the CPU 56 reads out the lamp data in the currently used data group in the process data, that is, the lamp control command data (step S712). Then, the read lamp data is set in the buffer area # 1 provided for storing the lamp control command (step S713). Also, a lamp control command transmission request is set (step S714).
[0168]
Next, the CPU 56 determines whether or not the symbol control data has changed (step S715). As shown in FIG. 34, the symbol control data can also be changed when the process timer expires and the data group (8 bytes) used in the process data is switched. However, even when the data group is switched, the symbol control data before and after the switching may be the same. In that case, the CPU 56 does not consider that the symbol control data has changed.
[0169]
If there is a change in the symbol control data, the CPU 56 reads the symbol control data in the currently used data group in the process data, that is, symbol control command data (step S716). Then, the read symbol control data is set in the buffer area # 3 provided for storing symbol control commands (step S717). Also, a symbol control control command transmission request is set (step S718).
[0170]
As described above, when it is time to send a command, the command to be sent is set in the corresponding buffer area. As for the symbol control command, a plurality of commands may be sent almost simultaneously (fluctuation pattern and stop symbol). In such a case, a plurality of continuous data groups (8 bytes) in the process data. Each symbol control command may be set in each symbol control data. If each process timer value is set to 0, each symbol control command is sequentially set in the buffer area.
[0171]
As for the lamp control command, command setting to the buffer area # 1 may be performed other than the special symbol process. For example, for initialization lamp designation, command setting is performed in the initialization process of the main process, and for gate passing memory number lamp designation, command setting is performed in the normal symbol process process (step S26) in the game control process.
[0172]
FIG. 38 is a flowchart showing a portion related to prize ball control in the switch process (step S27) in the game control process shown in FIG. In the switch process, the CPU 56 sets a ball break flag when the ball break switch 187 detects a ball break (steps S121 and S122). Further, when it is detected by the ball cut switch 187 that the ball is not cut, the ball cut flag is reset (steps S121 and S123).
[0173]
Next, when the lower pan full tank is detected by the full tank switch 48, a full tank flag is set (steps S124 and S125). Further, when it is detected by the full tank switch 48 that the lower pan is not full, the full tank flag is reset (steps S124 and S126).
[0174]
Further, when it is detected that the count switch 23 is turned on, the 15 counter is incremented by 1 (steps S131 and S132), and when any of the winning opening switches 19a and 24a is detected, the 10 counter is incremented by 1 ( In steps S133 and S134), when it is detected that the start port switch 17 is turned on, the six counters are incremented by one (steps S135 and S136).
[0175]
In this embodiment, 15 winning balls are paid out for winning through the big winning opening, 6 winning balls are paid out for winning through the starting winning opening 14, and the other winning openings 19, 24 and the winning ball apparatus. It is assumed that 10 prize balls are paid out for the winning after passing through. The 15 counter, the 10 counter, and the 6 counter are counters for counting the number of winning prizes.
[0176]
39 and 40 are flowcharts showing an example of the winning ball signal process (step S29) in the game control process shown in FIG. In this example, in the winning ball signal processing, first, it is confirmed whether or not the payout is stopped (step S731). The payout stop state is a state after a payout stop instruction command is sent to the payout control board 37. If it is not in the payout stop state, it is confirmed whether or not the above-described ball-out state flag or full tank flag is turned on (step S732).
[0177]
When either of them changes to the ON state, a payout stop instruction command is set in the buffer area # 4 provided for storing the payout control command (step S733), and a payout control command transmission request is set (step S734). ). In step S732, when one of the flags is already in the on state and the other flag is in the on state, the payout control command sending control indicating the payout stop instruction (steps S733 and S734) is executed. I will not.
[0178]
Note that when the ball-out state flag is turned on, control for sending a lamp control command to the lamp control board 35 is also performed. That is, a command for specifying a lamp that is out of ball is set in the buffer area # 1 provided for storing the lamp control command, and a lamp control command transmission request is set.
[0179]
If it is in the payout stopped state, it is checked whether or not both the ball-out state flag and the full tank flag are turned on (step S741). When both are turned off, a payout stop cancel instruction command is set in the buffer area # 4 (step S742), and a payout control command transmission request is set (step S743).
[0180]
When the ball break state flag changes from on to off, control for sending a lamp control command to the lamp control board 35 is also performed. That is, a command for specifying a lamp with a ball is set in the buffer area # 1 provided for storing the lamp control command, and a lamp control command sending request is set.
[0181]
Next, the CPU 56 performs control for sending out the number of prize balls according to winning a prize to the payout control board 37. First, the CPU 56 checks the value of the 15 counter (step S751). As described above, the 15 counter is counted up when the game ball wins the big winning opening and the count switch 23 is turned on. If the value of the 15 counter is not 0, a payout number instruction command indicating 15 payout number instructions is set in the buffer area # 4 (step S752), and a payout control command transmission request is set (step S753). Then, 15 is added to the total number storage (step S754), and the value of the 15 counter is decremented by 1 (step S755).
[0182]
If the value of the 15 counter is 0, the value of the 10 counter is checked (step S756). As described above, the 10 counter is counted up when the game ball has won a winning opening and the winning opening switches 19a and 24a are turned on. If the value of the 10 counter is not 0, a payout number instruction command indicating 10 payout number instructions is set in the buffer area # 4 (step S757), and a payout control command transmission request is set (step S758). Then, 10 is added to the total number storage (step S759) and the value of the 10 counter is decremented by 1 (step S760).
[0183]
If the value of the 10 counter is 0, the value of the 6 counter is checked (step S761). As described above, the six counter is counted up when the game ball wins the start winning opening and the start opening switch 17 is turned on. If the value of the six counter is not 0, a payout number instruction command indicating six payout number instructions is set in the buffer area # 4 (step S762), and a payout control command transmission request is set (step S763). Then, 6 is added to the total number storage (step S764) and the value of the six counter is decremented by 1 (step S765).
[0184]
With the above processing, in this embodiment, the number of prize balls is notified to the payout control board 37 in order from the largest number of prize balls for winning regardless of the order of winning. The number of prize balls may be notified in order.
[0185]
Next, the CPU 56 checks whether or not the content of the total number storage has changed from 0 to a positive value (step S351). The change from 0 to a positive value indicates that the number of prize balls is notified to the payout control board 37 and the prize ball payout is started. Therefore, in order to display the prize ball lamp 51 in a display state when there is a prize ball remaining, the CPU 56 issues a command indicating the designation of lamp with a prize ball remaining in the buffer # 1 provided for storing the lamp control command. Setting is made (step S352), and a lamp control command transmission request is set (step S353).
[0186]
If the total number storage content is not changed from 0 to a positive value, the CPU 56 checks whether the total number storage is 0 (step S361). When it is not 0, that is, when a prize ball is in progress, the prize ball count switch 301A is monitored (step S362). When one prize ball payout is detected by the prize ball count switch 301A, the value of the total number memory is decreased by 1 (step S363). Then, when the value of the total number storage becomes 0 (step S364), it is controlled that the prize ball lamp 51 is in a display state when there is no prize ball remaining because the prize ball payout is completed.
[0187]
That is, a command indicating the no-remaining-ball remaining lamp designation is set in the buffer # 1 provided for storing the lamp control command (step S365), and a lamp control command transmission request is set (step S366).
[0188]
As described above, in the winning ball signal processing, the payout control command is set in the buffer area # 4 provided for storing the payout control command. Further, the lamp control commands relating to the winning ball lamp 51 and the ball-out lamp 42 are set in the buffer area # 1 provided for storing the lamp control commands. Since the control for setting the lamp control command is performed in both the output data setting process and the winning ball signal process shown in FIG. 37, the control is performed so as not to compete. For example, when a command is set in the buffer # 1, if a command has already been set and the command has not yet been transmitted, a new command setting is not performed.
[0189]
In the output data setting process shown in FIG. 37 and the winning ball signal process shown in FIGS. 39 and 40, the process for setting the command to be sent in the buffer area is common. That is, the command is written to the buffer area and a command transmission request is set. Then, it is possible to share a program part for writing commands to the buffer area for the symbol control command, voice control command, lamp control command, and payout control command. For example, when writing a lamp control command to the buffer area, a program configuration may be adopted in which “1” is written in a certain register, a command to be transmitted is set in another register, and a buffer setting subroutine is called. In this case, in the buffer setting subroutine, when it is recognized that “1” is written in the register, the command set in another register is set in the buffer area # 1 provided for the lamp control command. .
[0190]
Also, for each of the symbol control command, voice control command, lamp control command, and payout control command, a table in which all commands are set is prepared, and when the buffer setting subroutine is called, it corresponds to the command to be transmitted. An address in the table or a number corresponding to the address may be set in the register. In this case, in the buffer setting subroutine, the table can be searched based on the address information, the corresponding command can be read, and the read command can be set in the buffer area.
[0191]
As described above, command creation processing to be transmitted can be shared for symbol control commands, voice control commands, lamp control commands, and payout control commands. As a result, the load required for command transmission in the game control means is reduced. In addition, even if it is not common to all control commands, if a process for creating any two or more control commands (for example, a lamp control command and a voice control command) is common, otherwise In comparison, the load required for command transmission in the game control means can be reduced.
[0192]
FIG. 41 is a flowchart showing an example of a data output process (step S21 of the game control process shown in FIG. 16) for outputting a command set in the buffer area. In the data output process, the CPU 56 checks whether or not a symbol control command transmission request is set (step S771). If set, a value corresponding to 1 μs is set in the specific register # 1, a value corresponding to 4 μs is set in the specific register # 2, and “03” is set in the specific register # 3 (step S772). An ON period of the INT signal is set in the specific register # 1. In the specific register # 2, the interval between the first byte and the second byte of the command is set. A value indicating which control command should be sent is set in the specific register # 3.
[0193]
Next, the symbol control command transmission request is reset (step S773), and the command transmission subroutine is called (step S774).
[0194]
Next, the CPU 56 checks whether or not a voice control command transmission request is set (step S776). If set, a value corresponding to 2 μs is set in the specific register # 1, a value corresponding to 30 μs is set in the specific register # 2, and “02” is set in the specific register # 3 (step S777). Further, the voice control command transmission request is reset (step S778), and the command transmission subroutine is called (step S779).
[0195]
Subsequently, the CPU 56 checks whether or not a lamp control command transmission request is set (step S781). If set, a value corresponding to 2 μs is set in the specific register # 1, a value corresponding to 30 μs is set in the specific register # 2, and “01” is set in the specific register # 3 (step S782). Further, the lamp control command transmission request is reset (step S783), and the command transmission subroutine is called (step S784).
[0196]
Then, the CPU 56 checks whether or not a payout control command transmission request is set (step S786). If set, a value corresponding to 1 μs is set in the specific register # 1, a value corresponding to 0 μs is set in the specific register # 2, and “04” is set in the specific register # 3 (step S787). Further, the payout control command transmission request is reset (step S788), and the command transmission subroutine is called (step S789).
[0197]
FIG. 42 is a flowchart showing a command transmission subroutine. In the command transmission subroutine, the CPU 56 sets the buffer area corresponding to the value set in the specific register # 3 (for example, if “03” is set, the buffer area # 3 = the symbol control command storage buffer area). The first byte of the stored data is output to the corresponding output port (step S790). The corresponding output port is the output port 575 if a symbol control command is sent (see FIG. 9).
[0198]
Then, the corresponding INT signal is turned on (step S791). Further, after a delay time corresponding to the value set in the specific register # 1 (step S792), the INT signal is turned off (step S793).
[0199]
Next, the value set in the specific register # 2 is confirmed (step S794). When it is confirmed that 0 is set, the process is terminated. If a value other than 0 is set, the second byte of the data set in the buffer area corresponding to the value set in the specific register # 3 is output to the corresponding output port (step S795), and the specific register After a delay time corresponding to the value set in # 2 (step S796), the corresponding INT signal is turned on (step S797). Further, after a delay time corresponding to the value set in the specific register # 1 is set (step S798), the INT signal is turned off (step S799).
[0200]
Through the processing as described above, the control command is sent from the main board 31 at the timings shown in FIGS. 22, 25, 28 and 31.
[0201]
In this embodiment, since a common subroutine is called for the symbol control command, voice control command, lamp control command, and payout control command, command output processing to be sent can be made common. As a result, the load required for command transmission in the game control means is further reduced. In addition, even if it is not common to all control commands, if the process of outputting any two or more control commands (for example, lamp control command and voice control command) is common, otherwise In comparison, the load required for command transmission in the game control means can be reduced.
[0202]
In this embodiment, the payout control command has a 1-byte structure and the other control commands have a 2-byte structure. However, if the payout control command is also formed of a 2-byte structure, the process of step S794 in FIG. 42 is not necessary. Thus, the sharing effect can be further improved.
[0203]
In this embodiment, since the data output process is started once every 2 ms, each control command can be sent only one command in 2 ms. However, it can be configured such that a plurality of commands can be transmitted within 2 ms. For example, in the game control process shown in FIG. 16, if a program is configured to intermittently execute a data output process or the like a plurality of times, a plurality of commands can be transmitted within 2 ms.
[0204]
Hereinafter, the operation of each electric component control means mounted on the sub-board (in this example, the symbol control board 80, the voice control board 70, the lamp control board 37, and the payout control board 37) will be described.
[0205]
First, the operation of the voice control means will be described. FIG. 43 is a flowchart showing main processing executed by the voice control CPU 701. In the main process, first, an initial value setting process such as clearing the RAM area is performed (step S201). Thereafter, in this embodiment, the voice control CPU 701 proceeds to a loop process for checking the timer interrupt flag (step S202). Then, as shown in FIG. 44, when a timer interrupt occurs, the voice control CPU 701 sets a timer interrupt flag (step S207). If the timer interrupt flag is set in the main processing, the voice control CPU 701 clears the flag (step S203) and performs voice control processing (step S205).
[0206]
In this embodiment, it is assumed that the timer interrupt takes every 2 ms. That is, the voice control process is started every 2 ms.
[0207]
FIG. 45 is a flowchart showing voice control command reception processing by interrupt processing. A voice control INT signal from the main board 31 is input to an interrupt terminal of the voice control CPU 701. Therefore, when the INT signal from the main board 31 is turned on, the voice control CPU 701 is interrupted and the voice control command reception process shown in FIG. 45 is started.
[0208]
In the voice control command reception process, the voice control CPU 701 first reads data from an input port assigned to input voice control command data (step S221). Then, it is confirmed whether or not the first byte of the two-byte voice control command has already been received (step S222). Whether the data has already been received can be confirmed by checking whether valid data is set in the first byte of the reception buffer.
[0209]
If the first byte has not been received yet, it is confirmed whether or not bit 7 of the received 1 byte is “1” (step S223). Bit 7 must be “1” in the MODE byte (first byte) of the 2-byte voice control command (see FIG. 20). If bit 7 is “1”, it is determined that a valid first byte has been received, and the received command is stored in the first byte of the reception buffer (step S224).
[0210]
If the first byte has already been received, it is checked whether bit 7 of the received 1 byte is “0” (step S225). Bit 7 should be “0” in the EXT byte (second byte) of the two-byte voice control command (see FIG. 20). In this case, if bit 7 is “0”, it is determined that a valid second byte has been received, and the received command is stored in the second byte of the reception buffer (step S226). In addition, a communication end flag is set (step S227). The communication end flag is a flag indicating that the voice control command has been normally received.
[0211]
If bit 7 of the received data is not “0” in step S225, the received data is stored again in the first byte of the reception buffer (step S228).
[0212]
As described above, in this embodiment, the voice control command is sent from the main board 31 only once so that the receiving side can recognize it. Then, the possibility of garbled data due to noise or the like cannot be denied. Therefore, in this embodiment, bit 7 of the first byte (MODE) in the 2-byte voice control command is set to “1”, bit 7 of the second byte (EXT) is set to “0”, and the receiving side Thus, it is possible to identify whether the first byte or the second byte has been received. If data corruption or the like occurs in the first byte and bit 7 is no longer “1”, such data is discarded according to the determination in step S223. In addition, when data is garbled in the second byte and the bit 7 is not “0”, that is, when it becomes “1”, the received data becomes 1 by the processing of step S225 and step S228. Judged to be the byte.
[0213]
Thereafter, the first byte of the next voice control command is transmitted from the main board 31 side. If the first byte can be correctly received, the reception is again performed by the processing of step S225 and step S228. It is determined that the data is the first byte. That is, from that point on, it is determined that the first byte sent from the main board 31 is the first byte on the receiving side. Therefore, even if data corruption occurs between the boards, one command is not correctly received on the receiving side. Thereafter, on the receiving side, the second byte of the command sent from the main board 31 is the first byte (MODE). ) And the first byte of the command is not determined to be the second byte (EXT).
[0214]
FIG. 46 is an explanatory diagram showing a configuration example of a voice pattern table set in a ROM mounted on the voice control board 70. As shown in FIG. As shown in FIG. 46, a receivable voice control command and corresponding pattern data are set in the voice pattern table.
[0215]
The ROM in which the sound pattern table is set may be built in the sound control CPU 701 or may be externally attached. 47 also shows commands that are not received by the voice control means. However, if columns corresponding to commands that are not received are provided, for example, control of each electrical component from the main board 31 is possible. This can be easily handled when a common command is sent to the means. That is, in the voice pattern table, data indicating “no change” is set for a command that is not necessary, and when such a command is received, the voice control content may not be changed.
[0216]
FIG. 47 is a flowchart showing the voice control process (step S205).
In the voice control process, the voice control CPU 701 checks whether a communication end flag is set (step S231). The fact that the communication end flag is set means that a voice control command has been received.
[0217]
Therefore, if the communication end flag is set, it is cleared (step S232), the reception command is read from the reception buffer, and then the pattern data corresponding to the reception command in the voice pattern table is read (step S233). Then, control data corresponding to the read pattern data is read from the ROM (step S234), and the following voice control is performed based on the read control data. The control data is data such as sound type and sound duration, and is set in the ROM corresponding to each pattern data.
[0218]
In this embodiment, the speech synthesis circuit 702 is controlled by a transfer request signal (SIRQ), a serial clock signal (SICK), a serial data signal (SI), and a transfer end signal (SRDY). When the SIRQ becomes low level, the voice synthesis circuit 702 captures SI one bit at a time in synchronization with SICK, and when SRDY becomes low level, interprets data composed of each SI received as one voice reproduction data. To do. Therefore, the voice control CPU 701 turns on SIRQ (low level) (step S235), outputs the control data read from the ROM as SI in synchronization with SICK (step S236), and when output is completed, sets SRDY to low. The level is set (step S237). When the voice synthesis circuit 702 receives control data by SI, the voice synthesis circuit 702 generates a voice corresponding to the received control data.
[0219]
Next, the operation of the lamp control means will be described. FIG. 48 is a flowchart showing main processing executed by the lamp control CPU 351. In the main process, first, an initial value setting process such as clearing the RAM area is performed (step S241). Thereafter, in this embodiment, the CPU 351 for lamp control shifts to a loop process for confirming the monitoring of the timer interrupt flag (step S242). As shown in FIG. 49, when a timer interrupt occurs, the lamp control CPU 351 sets a timer interrupt flag (step S247). If the timer interrupt flag is set in the main process, the lamp control CPU 351 clears the flag (step S243) and performs the lamp control process (step S245).
[0220]
In this embodiment, it is assumed that the timer interrupt takes every 2 ms. That is, the lamp control process is started every 2 ms.
[0221]
FIG. 50 is a flowchart showing lamp control command reception processing by interrupt processing. The lamp control INT signal from the main board 31 is input to the interrupt terminal of the lamp control CPU 351. Therefore, when the INT signal from the main board 31 is turned on, the lamp control CPU 351 is interrupted, and the lamp control command reception process shown in FIG. 50 is started.
[0222]
In the lamp control command reception process, the lamp control CPU 351 first reads data from an input port assigned to input of lamp control command data (step S251). Then, it is confirmed whether or not the first byte of the 2-byte lamp control command has been received (step S252). Whether the data has already been received can be confirmed by checking whether valid data is set in the first byte of the reception buffer.
[0223]
If the first byte has not been received yet, it is confirmed whether or not bit 7 of the received 1 byte is “1” (step S253). Bit 7 must be “1” in the MODE byte (first byte) in the 2-byte configuration ramp control command (see FIG. 26). If bit 7 is “1”, it is determined that a valid first byte has been received, and the received command is stored in the first byte of the reception buffer (step S254).
[0224]
If the first byte has already been received, it is confirmed whether bit 7 of the received 1 byte is “0” (step S255). Bit 7 must be “0” in the EXT byte (second byte) of the 2-byte ramp control command (see FIG. 26). In this case, if bit 7 is “0”, it is determined that a valid second byte has been received, and the received command is stored in the second byte of the reception buffer (step S256). Also, a communication end flag is set (step S257). The communication end flag is a flag indicating that the lamp control command has been normally received.
[0225]
If bit 7 of the received data is not “0” in step S255, the received data is newly stored in the first byte of the reception buffer (step S258).
[0226]
As described above, in this embodiment, the lamp control command is sent from the main board 31 only once so that the receiving side can recognize it. Then, the possibility of garbled data due to noise or the like cannot be denied. Therefore, in this embodiment, bit 7 of the first byte (MODE) of the ramp control command having a 2-byte configuration is set to “1”, and bit 7 of the second byte (EXT) is set to “0”. Thus, it is possible to identify whether the first byte or the second byte has been received. If data corruption or the like occurs in the first byte and bit 7 is no longer “1”, such data is discarded according to the determination in step S253. In addition, when data is garbled in the second byte and bit 7 is no longer “0”, that is, when it becomes “1”, the received data is 1 by the processing of step S255 and step S258. Judged to be the byte.
[0227]
After that, the first byte of the next lamp control command is sent from the main board 31 side. If the first byte can be correctly received, the reception is again performed by the processing of step S255 and step S258. It is determined that the data is the first byte. That is, it is determined that the first byte sent from that point is the first byte on the receiving side. Therefore, even if data corruption occurs between the boards, one command is not correctly received on the receiving side. Thereafter, on the receiving side, the second byte of the command sent from the main board 31 is the first byte (MODE). ) And the first byte of the command is not determined to be the second byte (EXT).
[0228]
FIG. 51 is an explanatory diagram showing a configuration example of a lamp pattern table set in a ROM mounted on the lamp control board 35. As shown in FIG. 51, the lamp pattern table includes a lamp control command that can be received and a decorative lamp (game board decoration lamp), a game effect lamp / LED (frame-side light emitter), and a prize ball lamp 51 corresponding to the command. In addition, pattern data regarding lighting / extinguishing of the bulb break lamp 52 is set.
[0229]
The ramp pattern table also includes columns relating to the start memory indicator 18 and the gate passing memory indicator 41 provided in the game board, but these columns are omitted in FIG.
[0230]
The ROM in which the lamp pattern table is set may be built in the lamp control CPU 351 or may be externally attached. 51 also shows commands that are not received by the lamp control means. If a column corresponding to commands that are not received is provided, for example, each electric component control can be performed from the main board 31. This can be easily handled when a common command is sent to the means. That is, in the lamp pattern table, data indicating “no change” is set for an unnecessary command, and when such a command is received, the lamp control content may not be changed.
[0231]
FIG. 52 is a flowchart showing the lamp control process (step S245). In the lamp control process, the lamp control CPU 351 checks whether or not a communication end flag is set (step S261). The fact that the communication end flag is set means that a lamp control command has been received.
[0232]
Therefore, if the communication end flag is set, it is cleared (step S262), the reception command is read from the reception buffer, and then the pattern data corresponding to the reception command in the lamp pattern table is read (step S263). If the pattern data exists, that is, if the pattern data is described (step S264), the corresponding control pattern is changed (step S265). For example, when a lamp control command of “9301” is received, the control pattern related to the decoration lamp is changed, and the control patterns of the other game effect lamps / LEDs, the prize ball lamp 51 and the ball-out lamp are not changed. In addition, the control pattern relating to the start memory indicator 18 and the gate passing memory indicator 41 is not changed. Then, a lamp / LED control process (step S266) is executed.
[0233]
FIG. 53 is an explanatory diagram showing an example of a lamp / LED control pattern corresponding to the pattern data. The lamp / LED control pattern is also set in the ROM. The example shown in FIG. 53 is a lamp / LED control pattern in the case where control is performed so as to repeatedly turn on and off, and a lighting time and a light-off time are set.
[0234]
FIG. 54 is a flowchart showing an example of the lamp / LED control process (step S266). In the lamp / LED control process, the lamp control CPU 351 first checks whether or not it is lit (step S271). If it is lit, it is checked whether or not the actual lighting time has passed the lighting time set in the lamp / LED control pattern (step S272). If it has elapsed, the lamp / LED to be controlled is turned off (step S273).
[0235]
If it is not lit, it is checked whether the actual turn-off time has passed the turn-off time set in the lamp / LED control pattern (step S274). If it has elapsed, the lamp / LED to be controlled is turned on (step S275).
[0236]
This example is a simple example of repeating lighting and extinguishing, but even when a more complicated lighting / extinguishing pattern is realized, the lamp pattern table as illustrated in FIG. 51 corresponds to the lamp control command. In addition to setting the pattern data, a lamp / LED control pattern (a table with specific lighting time etc.) corresponding to each pattern data can be prepared to realize any lighting / extinguishing pattern. Can do.
[0237]
In the lamp pattern table illustrated in FIG. 51, “ON” or “OFF” is set for the prize ball lamp 51 and the ball-out lamp 52. In this case, for example, infinity is set as the lighting time or the light-off time in the lamp / LED control pattern as illustrated in FIG. If such a setting is made, for example, during lighting, lighting is continued until a lamp control command for instructing turning off is received. Further, the display patterns of the winning ball lamp 51 and the ball-out lamp 52 are not limited to lighting or extinguishing, and other display patterns such as blinking patterns may be used. Furthermore, the display color of the prize ball lamp 51 is changed between when there is a remaining number of prize balls (for example, red and green), and when the supply ball is below a predetermined amount, the ball is out of time. The display color of the lamp 52 may be changed (for example, red and green).
[0238]
In the above-described embodiment, the winning ball lamp 51 and the ball-out lamp 52 are separately installed, but a light emitter such as one lamp may also be used. In that case, for example, by changing the display color of the illuminant, it is notified whether or not the supply balls are below a predetermined amount and whether or not there are remaining unpaid prize balls.
[0239]
As described above, in this embodiment, the lamp control means controls the light emitters such as lamps and LEDs provided on the frame side, and the light emitters such as lamps and LEDs provided on the game board. Control. Therefore, in the configuration in which the lamp control board 35 is provided separately from the main board 31, the light emitter control can be simply realized. In addition, since the game control means does not need to control light emitters such as lamps and LEDs on the game board, the load required for the light emitter control of the game control means is reduced, the time required for game progress control is increased, The program capacity that can be allocated to the progress control is increased.
[0240]
The lamp control means controls the light emitters provided on the frame side and the light emitters provided on the game board based on the pattern data. Therefore, even if the light emitter display control is performed according to the command from the game control means, the configuration of the lamp control means can be simply realized.
[0241]
Further, the lamp control means performs display control of the winning ball lamp 51 and the ball-out lamp 52 based on the pattern data. Therefore, even if the display control of the prize ball lamp 51 and the ball break lamp 52 is performed in accordance with a command from the game control means, the configuration of the lamp control means can be simply realized. Further, since the control is performed based on the pattern data, the display pattern can be easily changed. When changing the display pattern, it is only necessary to change the contents of the pattern data and not to change the program. As a result, the program of the lamp control means can be easily used for other models.
[0242]
In the above embodiment, a gaming machine in which a game ball having a predetermined valuable value is paid out in accordance with a winning is taken as an example, but a gaming machine in which a medal or the like as a predetermined valuable value is paid out in accordance with a winning In addition, the present invention is applicable. Further, the present invention can be applied not only to a gaming machine that actually pays out gaming media, but also to gaming machines that add a score as a predetermined valuable value instead of paying out gaming media.
[0243]
【The invention's effect】
As described above, according to the present invention, the gaming machine is executed based on the notification pattern data in which the luminous body control means holds the control of the luminous body provided in the gaming machine in advance. , Based on storage shortage command input Game media stored in storage means Of being in shortage Notification When , Based on the remaining value added command Remaining valuable value to be granted of Notification Can be executed based on the notification pattern data stored in advance. Since it is configured to be possible, in the configuration in which the light emitter control means is provided independently of the game control means, the structure of the light emitter control program can be simplified. Further, since the game control means does not have to perform the control for the above notification, the load on the light emitter control of the game control means is reduced.
[Brief description of the drawings]
FIG. 1 is a front view of a pachinko gaming machine as viewed from the front.
FIG. 2 is an explanatory view showing each board provided on the back surface of the pachinko gaming machine.
FIG. 3 is a rear view of the mechanism plate of the pachinko gaming machine as viewed from the back.
FIG. 4 is a front view showing a configuration around an intermediate base unit installed on a mechanism plate.
FIG. 5 is an exploded perspective view showing a ball dispensing device.
FIG. 6 is a block diagram showing a circuit configuration of a game control board (main board).
FIG. 7 is a block diagram showing a circuit configuration in a symbol control board.
FIG. 8 is a block diagram showing a circuit configuration in a sound control board.
FIG. 9 is a block diagram showing a circuit configuration in a lamp control board.
FIG. 10 is a block diagram showing components related to a prize ball such as components of a payout control board and a ball payout device.
FIG. 11 is a block diagram illustrating an example of a configuration around a CPU for power monitoring and power backup.
FIG. 12 is a block diagram illustrating a configuration example of a power supply board.
FIG. 13 is a flowchart showing main processing executed by the CPU on the main board.
FIG. 14 is a flowchart showing initialization processing.
FIG. 15 is a flowchart showing a 2 ms timer interrupt process.
FIG. 16 is a flowchart showing a game control process.
FIG. 17 is a timing chart showing a relationship between a normal symbol variation state and a hit operation.
FIG. 18 is a timing chart showing the relationship between the progress of the game and the variation of the special symbol.
FIG. 19 is a timing chart showing the relationship between a special symbol variation and a symbol control command.
FIG. 20 is an explanatory diagram showing an example of a command form of a symbol control command.
FIG. 21 is an explanatory diagram showing an example of the contents of a symbol control command.
FIG. 22 is a timing chart showing an example of a form of sending a symbol control command.
FIG. 23 is an explanatory diagram showing an example of a command form of a voice control command.
FIG. 24 is an explanatory diagram showing an example of the contents of a voice control command.
FIG. 25 is a timing chart showing an example of a transmission form of a voice control command.
FIG. 26 is an explanatory diagram showing an example of a command form of a lamp control command.
FIG. 27 is an explanatory diagram showing an example of the content of a lamp control command.
FIG. 28 is a timing chart showing an example of a lamp control command transmission form.
FIG. 29 is an explanatory diagram showing an example of a command form of a payout control command.
FIG. 30 is an explanatory diagram showing an example of the content of a payout control command.
FIG. 31 is a timing chart showing an example of a delivery form of a payout control command.
FIG. 32 is a timing chart showing another example of a payout control command sending form;
FIG. 33 is a flowchart showing a special symbol process.
FIG. 34 is an explanatory diagram showing a data structure of process data.
FIG. 35 is a flowchart showing a process data / timer setting processing subroutine executed in the special symbol process.
FIG. 36 is a flowchart showing a special symbol process timer setting process.
FIG. 37 is a flowchart showing an output data setting process in the game control process.
FIG. 38 is a flowchart showing a portion related to prize ball control of switch processing in game control processing;
FIG. 39 is a flowchart showing an example of a winning ball signal process in the game control process.
FIG. 40 is a flowchart showing an example of a winning ball signal process in the game control process.
FIG. 41 is a flowchart illustrating an example of a data output process.
FIG. 42 is a flowchart showing a command transmission subroutine.
FIG. 43 is a flowchart showing a main process executed by the voice control CPU.
FIG. 44 is a flowchart showing a timer interrupt process.
FIG. 45 is a flowchart showing command reception interrupt processing;
FIG. 46 is an explanatory diagram of a configuration example of an audio pattern table.
FIG. 47 is a flowchart showing an audio control process.
FIG. 48 is a flowchart showing a main process executed by a lamp control CPU.
FIG. 49 is a flowchart showing a timer interrupt process.
FIG. 50 is a flowchart showing command reception interrupt processing;
FIG. 51 is an explanatory diagram showing a configuration example of a lamp pattern table.
FIG. 52 is a flowchart showing lamp control processing.
FIG. 53 is an explanatory diagram showing an example of a lamp / LED control pattern corresponding to pattern data;
FIG. 54 is a flowchart showing an example of a lamp / LED control process.
[Explanation of symbols]
31 Game control board (main board)
35 Lamp control board
37 Dispensing control board
51 prize ball lamp
52 Out-of-ball lamp
53 Basic circuit
56 CPU
70 Voice control board
80 design control board
101 Design control CPU
351 CPU for lamp control
701 Voice control CPU

Claims

When a game is played using a game medium and a winning occurs, a predetermined specific value is provided with a variable display unit that gives a predetermined valuable value, executes variable display of identification information, and stops display of the display result. A gaming machine that controls the gaming state to a specific gaming state advantageous to the player when the result is stopped and displayed on the variable display unit,
Game control means for controlling the progress of the game;
A light emitter control means for controlling a light emitter provided in a gaming machine according to a command output from the game control means;
Display control means for controlling the variable display of the identification information in the variable display section in accordance with a command output from the game control means;
A storage means for storing game media;
The game control means includes
When the variable display of the identification information is started , a command indicating the variable display pattern of the identification information and a command indicating the display result are output once to the display control means, and the variable display of the identification information is terminated and the display result is displayed. A command indicating confirmation of identification information is output to the display control means when the display is stopped,
When a valuable value to be assigned is output to the luminous body control means, and a game medium stored in the storage means is in a shortage state when a valuable value remaining command capable of specifying that is left. Output a storage shortage command that can specify that to the light emitter control means,
The illuminant control means includes, as control of the illuminant, at least a notification that a game medium stored in the storage means has become insufficient based on an input of the storage shortage command, and the remaining value-added command. and informing that there are still valuable resource to be assigned based on the input of Ri can der be performed based on the notification pattern data stored in advance,
The display control means starts variable display of identification information based on the variable display pattern when a command indicating the variable display pattern is input, and displays a display result when the command indicating confirmation is input. A game machine characterized by being stopped and displayed .