JP4115639B2 - Game machine - Google Patents

Game machine Download PDF

Info

Publication number
JP4115639B2
JP4115639B2 JP36578199A JP36578199A JP4115639B2 JP 4115639 B2 JP4115639 B2 JP 4115639B2 JP 36578199 A JP36578199 A JP 36578199A JP 36578199 A JP36578199 A JP 36578199A JP 4115639 B2 JP4115639 B2 JP 4115639B2
Authority
JP
Japan
Prior art keywords
command
payout
control means
game
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP36578199A
Other languages
Japanese (ja)
Other versions
JP2001178934A (en
JP2001178934A5 (en
Inventor
詔八 鵜川
史高 関根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sankyo Co Ltd
Original Assignee
Sankyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sankyo Co Ltd filed Critical Sankyo Co Ltd
Priority to JP36578199A priority Critical patent/JP4115639B2/en
Publication of JP2001178934A publication Critical patent/JP2001178934A/en
Publication of JP2001178934A5 publication Critical patent/JP2001178934A5/ja
Application granted granted Critical
Publication of JP4115639B2 publication Critical patent/JP4115639B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Display Devices Of Pinball Game Machines (AREA)
  • Pinball Game Machines (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、遊技者の操作に応じて遊技が行われるパチンコ遊技機、コイン遊技機、スロット機等の遊技機に関し、特に、遊技盤における遊技領域において遊技者の操作に応じて遊技が行われる遊技機に関する。
【0002】
【従来の技術】
遊技機として、例えば遊技球などの遊技媒体を発射装置によって遊技領域に発射し、遊技領域に設けられている入賞口などの入賞領域に遊技媒体が入賞すると、所定個の賞球が遊技者に払い出されるものがある。さらに、表示状態が変化可能な可変表示部が設けられ、可変表示部の表示結果があらかじめ定められた特定の表示態様となった場合に所定の遊技価値を遊技者に与えるように構成されたものがある。
【0003】
なお、遊技価値とは、遊技機の遊技領域に設けられた可変入賞球装置の状態が打球が入賞しやすい遊技者にとって有利な状態になることや、遊技者にとって有利な状態となるための権利を発生させたりすることや、景品遊技媒体払出の条件が成立しやすくなる状態になることである。
【0004】
パチンコ遊技機では、特別図柄を表示する可変表示部の表示結果があらかじめ定められた特定の表示態様の組合せとなることを、通常、「大当り」という。大当りが発生すると、例えば、大入賞口が所定回数開放して打球が入賞しやすい大当り遊技状態に移行する。そして、各開放期間において、所定個(例えば10個)の大入賞口への入賞があると大入賞口は閉成する。そして、大入賞口の開放回数は、所定回数(例えば16ラウンド)に固定されている。なお、各開放について開放時間(例えば29.5秒)が決められ、入賞数が所定個に達しなくても開放時間が経過すると大入賞口は閉成する。また、大入賞口が閉成した時点で所定の条件(例えば、大入賞口内に設けられているVゾーンへの入賞)が成立していない場合には、大当り遊技状態は終了する。
【0005】
そのような遊技機では、スピーカが設けられ遊技効果を増進するために遊技の進行に伴ってスピーカから種々の効果音が発せられる。また、ランプやLED等の発光体が設けられ、遊技効果を増進するために遊技の進行に伴ってそれらの発光体が点灯されたり消灯されたりする。一般に、効果音を発生する音声制御は、遊技の進行を制御する遊技制御手段によって行われる。また、発光体の点灯/消灯制御は、遊技の進行を制御する遊技制御手段によって行われる。すると、遊技機の機種が異なると、効果音の発生の仕方も異なり、また、ランプやLEDの点灯/消灯のパターン異なるので、それに応じて遊技制御手段の構成を変更しなければならない。従って、機種が異なると遊技制御手段を設計し直す必要があり、設計コストが増大するという問題がある。
【0006】
そのような問題を回避するには、音声制御手段を搭載した音声制御基板を遊技制御手段が搭載された遊技制御基板とは別に設けたり、発光体制御手段を搭載した発光体制御基板を遊技制御基板とは別に設けたりして、遊技の進行に応じて遊技制御手段から音声制御手段や発光体制御手段に制御コマンドを送る構成にすればよい。また、遊技制御手段の負担を軽くする等の目的で、可変表示部の可変表示制御を行う表示制御手段が搭載された表示制御基板が遊技制御基板とは別に設けられている。以下、各基板を電気部品制御基板ということがある。また、電気部品制御基板に搭載されている制御手段を電気部品制御手段ということがある。
【0007】
また、遊技者が遊技球などの遊技媒体を発射装置によって遊技領域に発射して遊技を行う遊技機では、遊技領域に設けられている入賞口などの入賞領域に遊技媒体が入賞すると、所定個の賞球が遊技者に払い出される。遊技媒体の払い出しは払出手段によって行われる。そして、払出手段は、払出制御手段によって制御される。従って、遊技機の遊技進行を制御する遊技制御手段から、入賞に応じた賞球個数が払出制御基板に指示される。払出制御手段は、その指示に応じた個数の遊技媒体を払出手段から払い出す制御を行う。
【0008】
なお、遊技者は、コイン投入によって、あるいは、カード挿入口にプリペイドカード等を挿入して遊技球の貸し出しを受ける。遊技機の払出手段は、コイン投入やカード挿入を検出して所定個数の遊技球を遊技者に払い出す。払出手段は払出制御手段によって制御されるので、遊技球の貸し出し制御も払出制御手段によって実行される。
【0009】
【発明が解決しようとする課題】
遊技制御基板とは別体に表示制御基板や払出制御基板等を設けた場合に、遊技制御手段は、制御コマンドを表示制御基板や払出制御基板に対して送出しなければならない。遊技制御手段は遊技の進行制御を司るものであるから、制御負担は大きい。そのような状態で、さらに制御コマンド送出のための制御を行わなければならないので、遊技制御手段の負荷が極めて高くなってしまう。
【0010】
そこで、本発明は、少なくとも表示制御手段および払出制御手段が遊技制御手段とは独立して設けられている場合に、遊技制御手段の制御コマンド送出に要する負担を軽くすることができる遊技機を提供すること目的とする。
【0011】
【課題を解決するための手段】
本発明による遊技機は、遊技者が所定の遊技を行うことが可能であり、複数の入賞領域が設けられ、それぞれの入賞領域への遊技媒体の入賞に応じて景品として遊技媒体が払い出され、複数種類の図柄を可変表示する可変表示部を備え可変表示部の停止図柄が特定の表示態様となったときに遊技者にとって有利になる大当り遊技状態になる遊技機であって、ROMに格納された遊技制御プログラムに従って遊技の進行を制御する遊技制御用マイクロコンピュータと、遊技制御用マイクロコンピュータからのコマンドに応じて遊技機に設けられる電気部品を制御するための処理を行う電気部品制御手段と、遊技に用いられる遊技媒体を払い出す払出手段とを備え、電気部品制御手段として、少なくとも、遊技制御用マイクロコンピュータから入力されたコマンドに応じて可変表示部の表示制御を行う表示制御手段と、遊技制御用マイクロコンピュータから入力された景品としての遊技媒体の数量を通知するためのコマンドに応じて払出手段を制御して遊技媒体の払出を行わせる払出制御手段とがあり、遊技制御用マイクロコンピュータが搭載される遊技制御基板には、表示制御手段に送出されるコマンドの出力回路である表示用出力回路と払出制御手段に送出されるコマンドの出力回路である払出用出力回路とがそれぞれ設けられ、遊技制御用マイクロコンピュータは、図柄の可変表示の開始時に該図柄の可変表示を開始させるコマンドを表示用出力回路を介して表示制御手段に送出し、大当り遊技状態における可変表示部の表示状態を指定するコマンドを表示用出力回路を介して表示制御手段に送出する制御を行うとともに、入賞領域への遊技媒体の入賞が発生したときに、入賞に応じて払い出される景品としての遊技媒体の数量を通知するためのコマンドを払出用出力回路を介して払出制御手段に送出する制御を行うコマンド送出制御手段と、コマンド送出制御手段が表示制御手段と払出制御手段とのいずれにコマンドを送出する制御を行うのかを指定する指定手段とを有し、可変表示部において図柄の可変表示を開始するときに、図柄の変動開始から変動終了までの可変表示パターンを特定可能なコマンドを表示制御手段に送出し、図柄の可変表示を終了するときに全図柄の停止を示すコマンドを表示制御手段に送出し図柄の可変表示の開始時にコマンドを送出した後、全図柄の停止を示すコマンドを送出するまで可変表示部の図柄の表示状態を変更させるためのコマンドを送出せず、コマンド送出制御手段は、図柄の可変表示を開始させるコマンドおよび可変表示部の表示状態を指定するコマンドを作成する表示制御コマンド作成手段と、表示制御コマンド作成手段が作成するコマンドとデータ量が同一である遊技媒体の数量を通知するためのコマンドを作成する払出制御コマンド作成手段とを含み、指定手段の指定に従って、コマンドを表示用出力回路に出力するのか払出用出力回路に出力するのかを決定し、表示用出力回路から表示制御手段にコマンドを送出する場合と、払出用出力回路から払出制御手段にコマンドを送出する場合とで、同一のコマンド出力処理のサブルーチンを呼び出すことによってコマンド出力モジュールを共用して、決定した表示用出力回路または払出用出力回路にコマンドを出力し、表示制御手段は、図柄の可変表示パターンを特定可能なコマンドを遊技制御用マイクロコンピュータから受信すると可変表示部における図柄の可変表示を開始させ、全図柄の停止を示すコマンドを遊技制御用マイクロコンピュータから受信すると可変表示部における図柄の可変表示を終了させて停止図柄を表示する制御を行うことを特徴とする。
【0012】
遊技制御用マイクロコンピュータは、表示制御手段にコマンドを送出する場合と払出制御手段にコマンドを送出する場合とで、同一のコマンド作成処理のサブルーチンを呼び出すことによってコマンドを作成するように構成されていてもよい。
【0015】
遊技制御用マイクロコンピュータは、少なくとも、表示制御手段にコマンドを送出する際、および払出制御手段にコマンドを送出する際に、コマンド送出先となる制御手段が入力可能にコマンドを一回だけ送出するように構成されていてもよい。
【0017】
表示用出力回路および払出用出力回路は、情報の出力のみが可能な不可逆性情報出力手段であるように構成されていてもよい。
【0018】
表示制御手段に対するコマンドおよび払出制御手段に対するコマンドが入力される入力回路は、情報の入力のみが可能な不可逆性情報入力手段であるように構成されていてもよい。
【0019】
遊技制御用マイクロコンピュータは、入賞に応じて払い出される景品としての遊技媒体の数量を通知するためのコマンドを、以前の入賞に応じた遊技媒体の払出が終了していなくても払出制御手段に対して送出可能であるように構成されていてもよい。
【0020】
払出制御手段は、電力供給が停止しても、未払出の景品としての遊技媒体残数を所定期間記憶保持可能であるように構成されていてもよい。
【0021】
払出制御手段は、遊技媒体貸出要求に応じて払出手段を制御して遊技媒体の払出を行わせることが可能であり、電力供給が停止しても、未払出の貸出遊技媒体残数を所定期間記憶保持可能であるように構成されていてもよい。
【0022】
【発明の実施の形態】
以下、本発明の一実施形態を図面を参照して説明する。
まず、遊技機の一例であるパチンコ遊技機の全体の構成について説明する。図1はパチンコ遊技機1を正面からみた正面図である。なお、ここでは、遊技機の一例としてパチンコ遊技機を示すが、本発明はパチンコ遊技機に限られず、例えばコイン遊技機やスロット機等であってもよい。
【0023】
図1に示すように、パチンコ遊技機1は、額縁状に形成されたガラス扉枠2を有する。ガラス扉枠2の下部表面には打球供給皿3がある。打球供給皿3の下部には、打球供給皿3からあふれた払出球を貯留する余剰玉受皿4と打球を発射する打球操作ハンドル(操作ノブ)5が設けられている。ガラス扉枠2の後方には、遊技盤6が着脱可能に取り付けられている。また、遊技盤6の前面には遊技領域7が設けられている。
【0024】
遊技領域7の中央付近には、複数種類の図柄を可変表示するための可変表示部9と7セグメントLEDによる可変表示器10とを含む可変表示装置8が設けられている。また、可変表示器10の下部には、4個のLEDからなる通過記憶表示器(普通図柄用記憶表示器)41が設けられている。この実施の形態では、可変表示部9には、「左」、「中」、「右」の3つの図柄表示エリアがある。可変表示装置8の側部には、打球を導く通過ゲート11が設けられている。通過ゲート11を通過した打球は、玉出口13を経て始動入賞口14の方に導かれる。通過ゲート11と玉出口13との間の通路には、通過ゲート11を通過した打球を検出するゲートスイッチ12がある。また、始動入賞口14に入った入賞球は、遊技盤6の背面に導かれ、始動口スイッチ17によって検出される。また、始動入賞口14の下部には開閉動作を行う可変入賞球装置15が設けられている。可変入賞球装置15は、ソレノイド16によって開状態とされる。
【0025】
可変入賞球装置15の下部には、特定遊技状態(大当り状態)においてソレノイド21によって開状態とされる開閉板20が設けられている。この実施の形態では、開閉板20が大入賞口を開閉する手段となる。開閉板20から遊技盤6の背面に導かれた入賞球のうち一方(Vゾーン)に入った入賞球はVカウントスイッチ22で検出される。また、開閉板20からの入賞球はカウントスイッチ23で検出される。可変表示装置8の下部には、始動入賞口14に入った入賞球数を表示する4個の表示部を有する始動入賞記憶表示器18が設けられている。この例では、4個を上限として、始動入賞がある毎に、始動入賞記憶表示器18は点灯している表示部を1つずつ増やす。そして、可変表示部9の可変表示が開始される毎に、点灯している表示部を1つ減らす。
【0026】
遊技盤6には、複数の入賞口19,24が設けられ、遊技球の入賞口19,24への入賞は入賞口スイッチ19a,24aによって検出される。遊技領域7の左右周辺には、遊技中に点滅表示される装飾ランプ25が設けられ、下部には、入賞しなかった打球を吸収するアウト口26がある。また、遊技領域7の外側の左右上部には、効果音を発する2つのスピーカ27が設けられている。遊技領域7の外周には、遊技効果LED28aおよび遊技効果ランプ28b,28cが設けられている。
【0027】
そして、この例では、一方のスピーカ27の近傍に、賞球残数があるときに点灯する賞球ランプ51が設けられ、他方のスピーカ27の近傍に、補給玉が切れたときに点灯する球切れランプ52が設けられている。さらに、図1には、パチンコ遊技台1に隣接して設置され、プリペイドカードが挿入されることによって球貸しを可能にするカードユニット50も示されている。
【0028】
カードユニット50には、使用可能状態であるか否かを示す使用可表示ランプ151、カード内に記録された残額情報に端数(100円未満の数)が存在する場合にその端数を打球供給皿3の近傍に設けられる度数表示LEDに表示させるための端数表示スイッチ152、カードユニット50がいずれの側のパチンコ遊技機1に対応しているのかを示す連結台方向表示器153、カードユニット50内にカードが投入されていることを示すカード投入表示ランプ154、記録媒体としてのカードが挿入されるカード挿入口155、およびカード挿入口155の裏面に設けられているカードリーダライタの機構を点検する場合にカードユニット50を解放するためのカードユニット錠156が設けられている。
【0029】
打球発射装置から発射された打球は、打球レールを通って遊技領域7に入り、その後、遊技領域7を下りてくる。打球が通過ゲート11を通ってゲートスイッチ12で検出されると、可変表示器10の表示数字が連続的に変化する状態になる。また、打球が始動入賞口14に入り始動口スイッチ17で検出されると、図柄の変動を開始できる状態であれば、可変表示部9内の図柄が回転を始める。図柄の変動を開始できる状態でなければ、始動入賞記憶を1増やす。
【0030】
可変表示部9内の画像の回転は、一定時間が経過したときに停止する。停止時の画像の組み合わせが大当り図柄の組み合わせであると、大当り遊技状態に移行する。すなわち、開閉板20が、一定時間経過するまで、または、所定個数(例えば10個)の打球が入賞するまで開放する。そして、開閉板20の開放中に打球が特定入賞領域に入賞しVカウントスイッチ22で検出されると、継続権が発生し開閉板20の開放が再度行われる。継続権の発生は、所定回数(例えば15ラウンド)許容される。
【0031】
停止時の可変表示部9内の画像の組み合わせが確率変動を伴う大当り図柄の組み合わせである場合には、次に大当りとなる確率が高くなる。すなわち、高確率状態という遊技者にとってさらに有利な状態となる。また、可変表示器10における停止図柄が所定の図柄(当り図柄)である場合に、可変入賞球装置15が所定時間だけ開状態になる。さらに、高確率状態では、可変表示器10における停止図柄が当り図柄になる確率が高められるとともに、可変入賞球装置15の開放時間と開放回数が高められる。
【0032】
次に、パチンコ遊技機1の裏面に配置されている各基板について説明する。
図2に示すように、パチンコ遊技機1の裏面では、枠体2A内の機構板の上部に球貯留タンク38が設けられ、パチンコ遊技機1が遊技機設置島に設置された状態でその上方から遊技球が球貯留タンク38に供給される。球貯留タンク38内の遊技球は、誘導樋39を通って賞球ケース40Aで覆われる球払出装置に至る。
【0033】
遊技機裏面側では、可変表示部9を制御する可変表示制御ユニット29、遊技制御用マイクロコンピュータ等が搭載された遊技制御基板(主基板)31が設置されている。また、球払出制御を行う払出制御用マイクロコンピュータ等が搭載された払出制御基板37、およびモータの回転力を利用して打球を遊技領域7に発射する打球発射装置が設置されている。さらに、装飾ランプ25、遊技効果LED28a、遊技効果ランプ28b,28c、賞球ランプ51および球切れランプ52等に信号を送るためのランプ制御基板35、スピーカ27からの音声発生を制御するための音声制御基板70および打球発射装置を制御するための発射制御基板91も設けられている。
【0034】
さらに、DC30V、DC21V、DC12VおよびDC5Vを作成する電源回路が搭載された電源基板910が設けられ、上方には、各種情報を遊技機外部に出力するための各端子を備えたターミナル基板160が設置されている。また、中央付近には、主基板31からの各種情報を遊技機外部に出力するための各端子を備えた情報端子盤(外部情報出力装置)34が設置されている。なお、図2には、ランプ制御基板35および音声制御基板70からの信号を、枠側に設けられているスピーカ27、遊技効果LED28a、遊技効果ランプ28b,28c、賞球ランプ51および球切れランプ52に供給するための電飾中継基板A77が示されているが、信号中継の必要に応じて他の中継基板も設けられる。
【0035】
また、図3はパチンコ遊技機1の機構板を背面からみた背面図である。球貯留タンク38に貯留された遊技球は誘導樋39を通り、図3に示されるように、球切れ検出器(球切れスイッチ)187a,187bを通過して球供給樋186a,186bを経て球払出装置97に至る。球払出装置97から払い出された遊技球は、連絡口45を通ってパチンコ遊技機1の前面に設けられている打球供給皿3に供給される。連絡口45の側方には、パチンコ遊技機1の前面に設けられている余剰玉受皿4に連通する余剰玉通路46が形成されている。入賞にもとづく景品球が多数払い出されて打球供給皿3が満杯になり、ついには遊技球が連絡口45に到達した後さらに遊技球が払い出されると遊技球は、余剰玉通路46を経て余剰玉受皿4に導かれる。さらに遊技球が払い出されると、感知レバー47が満タンスイッチ48を押圧して満タンスイッチ48がオンする。その状態では、球払出装置97内のステッピングモータの回転が停止して球払出装置97の動作が停止するとともに打球発射装置34の駆動も停止する。
【0036】
賞球払出制御を行うために、入賞口スイッチ(図示せず)、始動口スイッチ17およびVカウントスイッチ22からの信号が、主基板31に送られる。主基板31のCPU56は、始動口スイッチ17がオンすると6個の賞球払出に対応した入賞が発生したことを知る。また、カウントスイッチ23がオンすると15個の賞球払出に対応した入賞が発生したことを知る。そして、入賞口スイッチがオンすると10個の賞球払出に対応した入賞が発生したことを知る。なお、この実施の形態では、例えば、入賞口24に入賞した遊技球は、入賞口24からの入賞球流路に設けられている入賞口スイッチ24aで検出され、入賞口19に入賞した遊技球は、入賞口19からの入賞球流路に設けられている入賞口スイッチ19aで検出される。
【0037】
次に、機構板36に設置されている中間ベースユニットの構成について説明する。中間ベースユニットには、球供給樋186a,186bや球払出装置97が設置される。図4に示すように、中間ベースユニットの上下には連結凹突部182が形成されている。連結凹突部182は、中間ベースユニットと機構板36の上部ベースユニットおよび下部ベースユニットを連結固定するものである。
【0038】
中間ベースユニットの上部には通路体184が固定されている。そして、通路体184の下部に球払出装置97が固定されている。通路体184は、カーブ樋174(図3参照)によって流下方向を左右方向に変換された2列の遊技球を流下させる払出球通路186a,186bを有する。払出球通路186a,186bの上流側には、球切れスイッチ187a,187bが設置されている。球切れスイッチ187a,187bは、払出球通路186a,186b内の遊技球の有無を検出するものであって、球切れスイッチ187a,187bが遊技球を検出しなくなると球払出装置97における払出モータ(図4において図示せず)の回転を停止して球払出が不動化されるとともに、球切れランプ52が球切れ報知状態となる。
【0039】
なお、球切れスイッチ187a,187bは、払出球通路186a,186bに27〜28個程度の遊技球が存在することを検出できるような位置に係止片188によって係止されている。
【0040】
通路体184の中央部は、内部を流下する遊技球の玉圧を弱めるように、左右に湾曲する形状に形成されている。そして、払出球通路186a,186bの間に止め穴189が形成されている。止め穴189の裏面は中間ベースユニットに設けられている取付ボスがはめ込まれる。その状態で止めねじがねじ止めされて、通路体184は中間ベースユニットに固定される。なお、ねじ止めされる前に、中間ベースユニットに設けられている係止突片185によって通路体184の位置合わせを行えるようになっている。
【0041】
通路体184の下方には、球払出装置97に遊技球を供給するとともに故障時等には球払出装置97への遊技球の供給を停止する球止め装置190が設けられている。球止め装置190の下方に設置される球払出装置97は、直方体状のケース198の内部に収納されている。ケース198の左右4箇所には突部が設けられている。各突部が中間ベースユニットに設けられている位置決め突片に係った状態で、中間ベースユニットの下部に設けられている弾性係合片にケース198の下端がはめ込まれる。
【0042】
図5は球払出装置97の分解斜視図である。球払出装置97の構成および作用を図5を参照して説明する。この実施形態における球払出装置97は、ステッピングモータ(払出モータ)289がスクリュー288を回転させることによりパチンコ玉を1個ずつ払い出す。なお、球払出装置97は、入賞にもとづく景品球だけでなく、貸し出すべき遊技球も払い出す。
【0043】
図5に示すように、球払出装置97は、2つのケース198a,198bを有する。それぞれのケース198a,198bの左右2箇所に、球払出装置97の設置位置上部に設けられた位置決め突片に当接される係合突部280が設けられている。また、それぞれのケース198a,198bには、球供給路281a,281bが形成されている。球供給路281a,281bは湾曲面282a,282bを有し、湾曲面282a,282bの終端の下方には、球送り水平路284a,284bが形成されている。さらに、球送り水平路284a,284bの終端に球排出路283a,283bが形成されている。
【0044】
球供給路281a,281b、球送り水平路284a,284b、球排出路283a,283bは、ケース198a,198bをそれぞれ前後に区画する区画壁295a,295bの前方に形成されている。また、区画壁295a,295bの前方において、玉圧緩衝部材285がケース198a,198b間に挟み込まれる。玉圧緩衝部材285は、球払出装置97に供給される玉を左右側方に振り分けて球供給路281a,281bに誘導する。
【0045】
また、玉圧緩衝部材285の下部には、発光素子(LED)286と受光素子(図示せず)とによる払出モータ位置センサが設けられている。発光素子286と受光素子とは、所定の間隔をあけて設けられている。そして、この間隔内に、スクリュー288の先端が挿入されるようになっている。なお、玉圧緩衝部材285は、ケース198a,198bが張り合わされたときに、完全にその内部に収納固定される。
【0046】
球送り水平路284a,284bには、払出モータ289によって回転させられるスクリュー288が配置されている。払出モータ289はモータ固定板290に固定され、モータ固定板290は、区画壁295a,295bの後方に形成される固定溝291a,291bにはめ込まれる。その状態で払出モータ289のモータ軸が区画壁295a,295bの前方に突出するので、その突出の前方にスクリュー288が固定される。スクリュー288の外周には、払出モータ289の回転によって球送り水平路284a,284bに載置された遊技球を前方に移動させるための螺旋突起288aが設けられている。
【0047】
そして、スクリュー288の先端には、発光素子286を収納するように凹部が形成され、その凹部の外周には、2つの切欠部292が互いに180度離れて形成されている。従って、スクリュー288が1回転する間に、発光素子286からの光は、切欠部292を介して受光素子で2回検出される。
【0048】
つまり、発光素子286と受光素子とによる払出モータ位置センサは、スクリュー288を定位置で停止するためのものであり、かつ、払出動作が行われた旨を検出するものである。なお、発光素子286、受光素子および払出モータ289からの配線は、まとめられてケース198a,198bの後部下方に形成された引出穴から外部に引き出されコネクタに結線される。
【0049】
遊技球が球送り水平路284a,284bに載置された状態において、払出モータ289が回転すると、スクリュー288の螺旋突起288aによって、遊技球は、球送り水平路284a,284b上を前方に向かって移動する。そして、遂には、球送り水平路284a,284bの終端から球排出路283a,283bに落下する。このとき、左右の球送り水平路284a,284bからの落下は交互に行われる。すなわち、スクリュー288が半回転する毎に一方から1個の遊技球が落下する。従って、1個の遊技球が落下する毎に、発光素子286からの光が受光素子によって検出される。
【0050】
図4に示すように、球払出装置97の下方には、球振分部材311が設けられている。球振分部材311は、振分用ソレノイド310によって駆動される。例えば、ソレノイド310のオン時には、球振分部材311は右側に倒れ、オフ時には左側に倒れる。振分用ソレノイド310の下方には、近接スイッチによる賞球カウントスイッチ301Aおよび球貸しカウントスイッチ301Bが設けられている。入賞にもとづく賞球時には、球振分部材311は右側に倒れ、球排出路283a,283bからの玉はともに賞球カウントスイッチ301Aを通過する。また、球貸し時には、球振分部材311は左側に倒れ、球排出路283a,283bからの玉はともに球貸しカウントスイッチ301Bを通過する。従って、球払出装置97は、賞球時と球貸し時とで払出流下路を切り替えて、所定数の遊技媒体の払出を行うことができる。
【0051】
このように、球振分部材311を設けることによって、2条の玉流路を落下してきた玉は、賞球カウントスイッチ301Aと球貸しカウントスイッチ301Bとのうちのいずれか一方しか通過しない。従って、賞球であるのか球貸しであるのかの判断をすることなく、賞球カウントスイッチ301Aと球貸しカウントスイッチ301Bの検出出力から、直ちに賞球数または球貸し数を把握することができる。
【0052】
図6は、主基板31における回路構成の一例を示すブロック図である。なお、図6には、払出制御基板37、ランプ制御基板35、音声制御基板70、発射制御基板91および図柄制御基板80も示されている。主基板31には、プログラムに従ってパチンコ遊技機1を制御する基本回路53と、ゲートスイッチ12、始動口スイッチ17、Vカウントスイッチ22、カウントスイッチ23入賞口スイッチ19a,24a、満タンスイッチ48および賞球カウントスイッチ301Aからの信号を基本回路53に与えるスイッチ回路58と、可変入賞球装置15を開閉するソレノイド16および開閉板20を開閉するソレノイド21を基本回路53からの指令に従って駆動するソレノイド回路59とが搭載されている。
【0053】
また、基本回路53から与えられるデータに従って、大当りの発生を示す大当り情報、可変表示部9の画像表示開始に利用された始動入賞球の個数を示す始動情報、確率変動が生じたことを示す確変情報等をホール管理コンピュータ等のホストコンピュータに対して出力する情報出力回路64を含む。
【0054】
基本回路53は、ゲーム制御用のプログラム等を記憶するROM54、ワークメモリとして使用される記憶手段の一例であるRAM55、制御用のプログラムに従って制御動作を行うCPU56およびI/Oポート部57を含む。この実施の形態では、ROM54,RAM55はCPU56に内蔵されている。すなわち、CPU56は、1チップマイクロコンピュータである。なお、1チップマイクロコンピュータは、少なくともRAM55が内蔵されていればよく、ROM54およびI/Oポート部57は外付けであっても内蔵されていてもよい。また、I/Oポート部57は、マイクロコンピュータにおける情報入出力可能な端子である。
【0055】
さらに、主基板31には、電源投入時に基本回路53をリセットするための初期リセット回路65と、基本回路53から与えられるアドレス信号をデコードしてI/Oポート部57のうちのいずれかのI/Oポートを選択するための信号を出力するアドレスデコード回路67とが設けられている。
なお、球払出装置97から主基板31に入力されるスイッチ情報もあるが、図6ではそれらは省略されている。
【0056】
遊技球を打撃して発射する打球発射装置は発射制御基板91上の回路によって制御される駆動モータ94で駆動される。そして、駆動モータ94の駆動力は、操作ノブ5の操作量に従って調整される。すなわち、発射制御基板91上の回路によって、操作ノブ5の操作量に応じた速度で打球が発射されるように制御される。
【0057】
なお、この実施の形態では、ランプ制御基板35に搭載されているランプ制御手段が、遊技盤に設けられている始動記憶表示器18、ゲート通過記憶表示器41および装飾ランプ25の表示制御を行うとともに、枠側に設けられている遊技効果ランプ・LED28a,28b,28c、賞球ランプ51および球切れランプ52の表示制御を行う。ここで、ランプ制御手段は発光体制御手段の一例である。また、特別図柄を可変表示する可変表示部9および普通図柄を可変表示する可変表示器10の表示制御は、図柄制御基板80に搭載されている図柄制御手段(表示制御手段)によって行われる。
【0058】
図7は、図柄制御基板80内の回路構成を、可変表示部9の一実現例であるLCD(液晶表示装置)82、可変表示器10、主基板31の出力ポート(ポートA,B)571,572および出力バッファ回路63A,63Bとともに示すブロック図である。出力ポート571からは8ビットのデータが出力され、出力ポート572からは1ビットのストローブ信号(INT信号)が出力される。
【0059】
図柄制御用CPU101は、制御データROM102に格納されたプログラムに従って動作し、主基板31からノイズフィルタ107および入力バッファ回路105Bを介してINT信号が入力されると、入力バッファ回路105Aを介して図柄制御コマンドを受信する。入力バッファ回路105A,105Bとして、例えば汎用ICである74HC540,74HC14を使用することができる。なお、図柄制御用CPU101がI/Oポートを内蔵していない場合には、入力バッファ回路105A,105Bと図柄制御用CPU101との間に、I/Oポートが設けられる。
【0060】
そして、図柄制御用CPU101は、受信した図柄制御コマンドに従って、LCD82に表示される画面の表示制御を行う。具体的には、図柄制御コマンドに応じた指令をVDP103に与える。VDP103は、キャラクタROM86から必要なデータを読み出す。VDP103は、入力したデータに従ってLCD82に表示するための画像データを生成し、R,G,B信号および同期信号をLCD82に出力する。
【0061】
なお、図7には、VDP103をリセットするためのリセット回路83、VDP103に動作クロックを与えるための発振回路85、および使用頻度の高い画像データを格納するキャラクタROM86も示されている。キャラクタROM86に格納される使用頻度の高い画像データとは、例えば、LCD82に表示される人物、動物、または、文字、図形もしくは記号等からなる画像などである。
【0062】
入力バッファ回路105A,105Bは、主基板31から図柄制御基板80へ向かう方向にのみ信号を通過させることができる。従って、図柄制御基板80側から主基板31側に信号が伝わる余地はない。すなわち、入力バッファ回路105A,105Bは、入力ポートともに不可逆性情報入力手段を構成する。図柄制御基板80内の回路に不正改造が加えられても、不正改造によって出力される信号が主基板31側に伝わることはない。
【0063】
なお、出力ポート571,572の出力をそのまま図柄制御基板80に出力してもよいが、単方向にのみ信号伝達可能な出力バッファ回路63A,63Bを設けることによって、主基板31から図柄制御基板80への一方向性の信号伝達をより確実にすることができる。すなわち、出力バッファ回路63A,63Bは、出力ポートともに不可逆性情報出力手段を構成する。
【0064】
また、高周波信号を遮断するノイズフィルタ107として、例えば3端子コンデンサやフェライトビーズが使用されるが、ノイズフィルタ107の存在によって、図柄制御コマンドに基板間でノイズが乗ったとしても、その影響は除去される。なお、主基板31のバッファ回路63A,63Bの出力側にもノイズフィルタを設けてもよい。
【0065】
図8は、主基板31における音声制御コマンドの信号送信部分および音声制御基板70の構成例を示すブロック図である。この実施の形態では、遊技進行に応じて、遊技領域7の外側に設けられているスピーカ27の音声出力を指示するための音声制御コマンドが、主基板31から音声制御基板70に出力される。
【0066】
図8に示すように、音声制御コマンドは、基本回路53におけるI/Oポート部57の出力ポート(出力ポートC,D)573,574から出力される。出力ポート573からは8ビットのデータが出力され、出力ポート574からは1ビットのINT信号が出力される。音声制御基板70において、主基板31からの各信号は、入力バッファ回路705,705Bを介して音声制御用CPU701に入力する。なお、音声制御用CPU701がI/Oポートを内蔵していない場合には、入力バッファ回路705A,705Bと音声制御用CPU701との間に、I/Oポートが設けられる。
【0067】
そして、例えばディジタルシグナルプロセッサによる音声合成回路702は、音声制御用CPU701の指示に応じた音声や効果音を発生し音量切替回路703に出力する。音量切替回路703は、音声制御用CPU701の出力レベルを、設定されている音量に応じたレベルにして音量増幅回路704に出力する。音量増幅回路704は、増幅した音声信号をスピーカ27に出力する。
【0068】
入力バッファ回路705A,705Bとして、例えば、汎用のCMOS−ICである74HC540,74HC14が用いられる。入力バッファ回路705A,705Bは、主基板31から音声制御基板70へ向かう方向にのみ信号を通過させることができる。よって、音声制御基板70側から主基板31側に信号が伝わる余地はない。従って、音声制御基板70内の回路に不正改造が加えられても、不正改造によって出力される信号が主基板31側に伝わることはない。なお、入力バッファ回路705A,705Bの入力側にノイズフィルタを設けてもよい。
【0069】
また、主基板31において、出力ポート573,574の外側にバッファ回路67A,67Bが設けられている。バッファ回路67A,67Bとして、例えば、汎用のCMOS−ICである74HC250,74HC14が用いられる。このような構成によれば、外部から主基板31の内部に入力される信号が阻止されるので、音声制御基板70から主基板31に信号が与えられる可能性がある信号ラインをさらに確実になくすことができる。なお、バッファ回路67A,67Bの出力側にノイズフィルタを設けてもよい。
【0070】
図9は、主基板31およびランプ制御基板35における信号送受信部分を示すブロック図である。この実施の形態では、遊技領域7の外側に設けられている遊技効果LED28a、遊技効果ランプ28b,28cと遊技盤に設けられている装飾ランプ25の点灯/消灯と、賞球ランプ51および球切れランプ52の点灯/消灯とを示すランプ制御コマンドが主基板31からランプ制御基板35に出力される。また、始動記憶表示器18およびゲート通過記憶表示器41の点灯個数を示すランプ制御コマンドも主基板31からランプ制御基板35に出力される。
【0071】
図9に示すように、ランプ制御に関するランプ制御コマンドは、基本回路53におけるI/Oポート部57の出力ポート(出力ポートE,F)575,576から出力される。出力ポート575は8ビットのデータを出力し、出力ポート576は1ビットのINT信号を出力する。ランプ制御基板35において、主基板31からの制御コマンドは、入力バッファ回路355A,355Bを介してランプ制御用CPU351に入力する。なお、ランプ制御用CPU351がI/Oポートを内蔵していない場合には、入力バッファ回路355A,355Bとランプ制御用CPU351との間に、I/Oポートが設けられる。
【0072】
ランプ制御基板35において、ランプ制御用CPU351は、各制御コマンドに応じて定義されている遊技効果LED28a、遊技効果ランプ28b,28c、装飾ランプ25の点灯/消灯パターンに従って、遊技効果LED28a、遊技効果ランプ28b,28c、装飾ランプ25に対して点灯/消灯信号を出力する。点灯/消灯信号は、遊技効果LED28a、遊技効果ランプ28b,28c、装飾ランプ25に出力される。なお、点灯/消灯パターンは、ランプ制御用CPU351の内蔵ROMまたは外付けROMに記憶されている。
【0073】
主基板31において、CPU56は、RAM55の記憶内容に未払出の賞球残数があるときに賞球ランプ51の点灯を指示する制御コマンドを出力し、前述した遊技盤裏面の払出球通路186a,186bの上流に設置されている球切れスイッチ187a,187b(図4参照)が遊技球を検出しなくなると球切れランプ52の点灯を指示する制御コマンドを出力する。ランプ制御基板35において、各制御コマンドは、入力バッファ回路355A,355Bを介してランプ制御用CPU351に入力する。ランプ制御用CPU351は、それらの制御コマンドに応じて、賞球ランプ51および球切れランプ52を点灯/消灯する。なお、点灯/消灯パターンは、ランプ制御用CPU351の内蔵ROMまたは外付けROMに記憶されている。
【0074】
さらに、ランプ制御用CPU351は、制御コマンドに応じて始動記憶表示器18およびゲート通過記憶表示器41に対して点灯/消灯信号を出力する。
【0075】
入力バッファ回路355A,355Bとして、例えば、汎用のCMOS−ICである74HC540,74HC14が用いられる。入力バッファ回路355A,355Bは、主基板31からランプ制御基板35へ向かう方向にのみ信号を通過させることができる。従って、ランプ制御基板35側から主基板31側に信号が伝わる余地はない。たとえ、ランプ制御基板35内の回路に不正改造が加えられても、不正改造によって出力される信号がメイン基板31側に伝わることはない。なお、入力バッファ回路355A,355Bの入力側にノイズフィルタを設けてもよい。
【0076】
また、主基板31において、出力ポート575,576の外側にバッファ回路62A,62Bが設けられている。バッファ回路62A,62Bとして、例えば、汎用のCMOS−ICである74HC250,74HC14が用いられる。このような構成によれば、外部から主基板31の内部に入力される信号が阻止されるので、ランプ制御基板70から主基板31に信号が与えられる可能性がある信号ラインをさらに確実になくすことができる。なお、バッファ回路62A,62Bの出力側にノイズフィルタを設けてもよい。
【0077】
図10は、払出制御基板37および球払出装置97の構成要素などの賞球に関連する構成要素を示すブロック図である。図10に示すように、満タンスイッチ48からの検出信号は、中継基板71を介して主基板31のI/Oポート57に入力される。満タンスイッチ48は、余剰玉受皿4の満タンを検出するスイッチである。
【0078】
球切れスイッチ187(187a,187b)からの検出信号は、中継基板72および中継基板71を介して主基板31のI/Oポート57に入力される。球切れスイッチ187は、払出球通路内の遊技球の有無を検出するスイッチである。
【0079】
入賞があると、払出制御基板37には、主基板31から賞球個数を示す払出制御コマンドが入力される。賞球個数を示す払出制御コマンドは、入力バッファ回路373Aを介してI/Oポート372aに入力される。また、INT信号が入力バッファ回路373Bを介してCPUの割込端子に入力される。入力バッファ回路373A,373Bにおける各バッファは、主基板31から払出制御基板37へ向かう方向にのみ信号を通過させることができる。従って、払出制御基板37側から主基板31側に信号が伝わる余地はない。払出制御基板37内の回路に不正改造が加えられても、不正改造によって出力される信号が主基板31側に伝わることはない。また、主基板31において、払出制御コマンドを出力する出力ポート577A,577Bの外側にバッファ回路68A,68Bが設けられている。このような構成によれば、外部から主基板31の内部に入力される信号が阻止されるので、払出制御基板37から主基板31に信号が与えられる可能性がある信号ラインをより確実になくすことができる。
【0080】
主基板31のCPU56は、球切れスイッチ187からの検出信号が球切れ状態を示しているか、または、満タンスイッチ48からの検出信号が満タン状態を示していると、球払出禁止を指示する払出制御コマンドを送出する。球払出禁止を指示する払出制御コマンドを受信すると、払出制御基板37の払出制御用CPU371は、球払出処理を停止する。
【0081】
さらに、賞球カウントスイッチ301Aからの検出信号も、中継基板72および中継基板71を介して主基板31のI/Oポート57に入力される。また、賞球カウントスイッチ301Aおよび球貸しカウントスイッチ301Bは、球払出装置97の払出機構部分に設けられ、実際に払い出された遊技球を検出する。
【0082】
入賞があると、払出制御基板37には、主基板31の出力ポート(ポートG,H)577A,577Bから賞球個数を示す払出制御コマンドが入力される。出力ポート577は8ビットのデータを出力し、出力ポート578は1ビットのストローブ信号(INT信号)を出力する。賞球個数を示す払出制御コマンドは、入力バッファ回路373を介してI/Oポート372aに入力される。払出制御用CPU371は、I/Oポート372aを介して払出制御コマンドを入力し、払出制御コマンドに応じて球払出装置97を駆動して賞球払出を行う。なお、この実施の形態では、払出制御用CPU371は、1チップマイクロコンピュータであり、少なくともRAMが内蔵されている。
【0083】
払出制御用CPU371は、出力ポート372gを介して、貸し玉数を示す球貸し個数信号をターミナル基板160に出力し、ブザー駆動信号をブザー基板75に出力する。ブザー基板75にはブザーが搭載されている。さらに、出力ポート372eを介して、エラー表示用LED374にエラー信号を出力する。
【0084】
さらに、払出制御基板37の入力ポート372bには、中継基板72を介して、賞球カウントスイッチ301Aの検出信号の検出信号が入力される。払出制御基板37からの払出モータ289への駆動信号は、出力ポート372cおよび中継基板72を介して球払出装置97の賞球機構部分における払出モータ289に伝えられる。また、払出制御基板37から振分用ソレノイド310への駆動信号は、出力ポート372dおよび中継基板72を介して球払出装置97の振分用ソレノイド310に伝えられる。
【0085】
カードユニット50には、カードユニット制御用マイクロコンピュータが搭載されている。また、カードユニット50には、端数表示スイッチ152、連結台方向表示器153、カード投入表示ランプ154およびカード挿入口155が設けられている(図1参照)。残高表示基板74には、打球供給皿3の近傍に設けられている度数表示LED、球貸しスイッチおよび返却スイッチが接続される。
【0086】
残高表示基板74からカードユニット50には、遊技者の操作に応じて、球貸しスイッチ信号および返却スイッチ信号が払出制御基板37を介して与えられる。また、カードユニット50から残高表示基板74には、プリペイドカードの残高を示すカード残高表示信号および球貸し可表示信号が払出制御基板37を介して与えられる。カードユニット50と払出制御基板37の間では、ユニット操作信号(BRDY信号)、球貸し要求信号(BRQ信号)、球貸し完了信号(EXS信号)およびパチンコ機動作信号(PRDY信号)がI/Oポート372fを介してやりとりされる。
【0087】
パチンコ遊技機1の電源が投入されると、払出制御基板37の払出制御用CPU371は、カードユニット50にPRDY信号を出力する。カードユニット50においてカードが受け付けられ、球貸しスイッチが操作され球貸しスイッチ信号が入力されると、カードユニット制御用マイクロコンピュータは、払出制御基板37にBRDY信号を出力する。この時点から所定の遅延時間が経過すると、カードユニット制御用マイクロコンピュータは、払出制御基板37にBRQ信号を出力する。そして、払出制御基板37の払出制御用CPU371は、BRQ信号に応じてEXS信号をオンするとともに、払出モータ289を駆動し、所定個の貸し玉を遊技者に払い出す。そして、払出が完了したら、払出制御用CPU371は、カードユニット50にEXS信号をオフ状態にする。
【0088】
以上のように、カードユニット50からの信号は全て払出制御基板37に入力される構成になっている。従って、球貸し制御に関して、カードユニット50から主基板31に信号が入力されることはなく、主基板31の基本回路53にカードユニット50の側から不正に信号が入力される余地はない。なお、主基板31および払出制御基板37には、ソレノイドおよびモータやランプを駆動するためのドライバ回路が搭載されているが、図10では、それらの回路は省略されている。
【0089】
この実施の形態では、主基板31および払出制御基板37におけるRAMは、バックアップ電源でバックアップされている。すなわち、遊技機に対する電力供給が停止しても、所定期間はRAMの内容が保存される。そして、各CPUは、電源電圧の低下を検出すると、所定の処理を行った後に電源復旧待ちの状態になる。また、電源投入時に、各CPUは、RAMにデータが保存されている場合には、保存データにもとづいて電源断前の状態を復元する。また、図10に示された各入力ポートは、払出制御用CPU371に内蔵されていてもよい。
【0090】
図11は、電源監視および電源バックアップのための主基板31のCPU56周りの一構成例を示すブロック図である。図11に示すように、第1の電源監視回路(第1の電源監視手段)からの電圧低下信号が、CPU56のマスク不能割込端子(NMI端子)に接続されている。第1の電源監視回路は、遊技機が使用する各種直流電源のうちのいずれかの電源の電圧を監視して電源電圧低下を検出する回路である。この実施の形態では、VSLの電源電圧を監視して電圧値が所定値以下になるとローレベルの電圧低下信号を発生する。VSLは、遊技機で使用される直流電圧のうちで最大のものであり、この例では+30Vである。従って、CPU56は、割込処理によって電源断の発生を確認することができる。なお、この実施の形態では、第1の電源監視回路は、後述する電源基板に搭載されている。
【0091】
図11には、初期リセット回路65も示されているが、この実施の形態では、初期リセット回路65は、第2の電源監視回路(第2の電源監視手段)も兼ねている。すなわち、リセットIC651は、電源投入時に、外付けのコンデンサの容量で決まる所定時間だけ出力をローレベルとし、所定時間が経過すると出力をハイレベルにする。すなわち、リセット信号をハイレベルに立ち上げてCPU56を動作可能状態にする。また、リセットIC651は、第1の電源監視回路が監視する電源電圧と等しい電源電圧であるVSLの電源電圧を監視して電圧値が所定値(第1の電源監視回路が電圧低下信号を出力する電源電圧値よりも低い値)以下になるとローレベルの電圧低下信号を発生する。従って、CPU56は、第1の電源監視回路からの電圧低下信号に応じて所定の電力供給停止時処理を行った後、システムリセットされる。なお、この実施の形態では、リセット信号と第2の電源監視回路からの電圧低下信号とは同一の信号である。
【0092】
図11に示すように、リセットIC651からのリセット信号は、NAND回路947に入力されるとともに、反転回路(NOT回路)944を介してカウンタIC941のクリア端子に入力される。カウンタIC941は、クリア端子への入力がローレベルになると、発振器943からのクロック信号をカウントする。そして、カウンタIC941のQ5出力がNOT回路945,946を介してNAND回路947に入力される。また、カウンタIC941のQ6出力は、フリップフロップ(FF)942のクロック端子に入力される。フリップフロップ942のD入力はハイレベルに固定され、Q出力は論理和回路(OR回路)949に入力される。OR回路949の他方の入力には、NAND回路947の出力がNOT回路948を介して導入される。そして、OR回路949の出力がCPU56のリセット端子に接続されている。このような構成によれば、電源投入時に、CPU56のリセット端子に2回のリセット信号(ローレベル信号)が与えられるので、CPU56は、確実に動作を開始する。
【0093】
そして、例えば、第1の電源監視回路の検出電圧(電圧低下信号を出力することになる電圧)を+22Vとし、第2の電源監視回路の検出電圧を+9Vとする。そのように構成した場合には、第1の電源監視回路と第2の電源監視回路とは、同一の電源VSLの電圧を監視するので、第1の電圧監視回路が電圧低下信号を出力するタイミングと第2の電圧監視回路が電圧低下信号を出力するタイミングの差を所望の所定期間に確実に設定することができる。所望の所定期間とは、第1の電源監視回路からの電圧低下信号に応じて電力供給停止時処理を開始してから電力供給停止時処理が確実に完了するまでの期間である。
【0094】
この例では、第1の電源監視手段が検出信号を出力することになる第1検出条件は+30V電源電圧が+22Vにまで低下したことであり、第2の電源監視手段が検出信号を出力することになる第2検出条件は+30V電源電圧が+9Vにまで低下したことになる。ただし、ここで用いられている電圧値は一例であって、他の値を用いてもよい。
【0095】
ただし、監視範囲が狭まるが、第1の電圧監視回路および第2の電圧監視回路の監視電圧として+5V電源電圧を用いることも可能である。その場合にも、第1の電圧監視回路の検出電圧は、第2の電圧監視回路の検出電圧よりも高く設定される。
【0096】
CPU56等の駆動電源である+5V電源から電力が供給されていない間、RAMの少なくとも一部は、電源基板から供給されるバックアップ電源によってバックアップされ、遊技機に対する電源が断しても内容は保存される。そして、+5V電源が復旧すると、初期リセット回路65からリセット信号が発せられるので、CPU56は、通常の動作状態に復帰する。そのとき、必要なデータがバックアップされているので、停電等からの復旧時には停電発生時の遊技状態に復帰することができる。
【0097】
なお、図11では、電源投入時にCPU56のリセット端子に2回のリセット信号(ローレベル信号)が与えられる構成が示されたが、リセット信号の立ち上がりタイミングが1回しかなくても確実にリセット解除されるCPUを使用する場合には、符号941〜949で示された回路素子は不要である。その場合、リセットIC651の出力がそのままCPU56のリセット端子に接続される。
【0098】
図12は、遊技機の電源基板910の一構成例を示すブロック図である。電源基板910は、主基板31、図柄制御基板80、音声制御基板70、ランプ制御基板35および払出制御基板37等の電気部品制御基板と独立して設置され、遊技機内の各電気部品制御基板および機構部品が使用する電圧を生成する。この例では、AC24V、VSL(DC+30V)、DC+21V、DC+12VおよびDC+5Vを生成する。また、バックアップ電源となるコンデンサ916は、DC+5Vすなわち各基板上のIC等を駆動する電源のラインから充電される。
【0099】
トランス911は、交流電源からの交流電圧を24Vに変換する。AC24V電圧は、コネクタ915に出力される。また、整流回路912は、AC24Vから+30Vの直流電圧を生成し、DC−DCコンバータ913およびコネクタ915に出力する。DC−DCコンバータ913は、+22V、+12Vおよび+5Vを生成してコネクタ915に出力する。コネクタ915は例えば中継基板に接続され、中継基板から各電気部品制御基板および機構部品に必要な電圧の電力が供給される。
【0100】
DC−DCコンバータ913からの+5Vラインは分岐してバックアップ+5Vラインを形成する。バックアップ+5Vラインとグラウンドレベルとの間には大容量のコンデンサ916が接続されている。コンデンサ916は、遊技機に対する電力供給が遮断されたときの電気部品制御基板のバックアップRAM(電源バックアップされているRAMすなわち記憶内容保持状態となりうる記憶手段)に対して記憶状態を保持できるように電力を供給するバックアップ電源となる。また、+5Vラインとバックアップ+5Vラインとの間に、逆流防止用のダイオード917が挿入される。
【0101】
なお、バックアップ電源として、+5V電源から充電可能な電池を用いてもよい。電池を用いる場合には、+5V電源から電力供給されない状態が所定時間継続すると容量がなくなるような充電池が用いられる。
【0102】
また、電源基板910には、上述した第1の電源監視回路を構成する電源監視用IC902が搭載されている。電源監視用IC902は、VSL電源電圧を導入し、VSL電源電圧を監視することによって電源断の発生を検出する。具体的には、VSL電源電圧が所定値(この例では+22V)以下になったら、電源断が生ずるとして電圧低下信号を出力する。なお、監視対象の電源電圧は、各電気部品制御基板に搭載されている回路素子の電源電圧(この例では+5V)よりも高い電圧であることが好ましい。この例では、交流から直流に変換された直後の電圧であるVSLが用いられている。電源監視用IC902からの電圧低下信号は、主基板31や払出制御基板37等に供給される。
【0103】
電源監視用IC902が電源断を検知するための所定値は、通常時の電圧より低いが、各電気部品制御基板上のCPUが暫くの間動作しうる程度の電圧である。また、電源監視用IC902が、CPU等の回路素子を駆動するための電圧(この例では+5V)よりも高く、また、交流から直流に変換された直後の電圧を監視するように構成されているので、CPUが必要とする電圧に対して監視範囲を広げることができる。従って、より精密な監視を行うことができる。さらに、監視電圧としてVSL(+30V)を用いる場合には、遊技機の各種スイッチに供給される電圧が+12Vであることから、電源瞬断時のスイッチオン誤検出の防止も期待できる。すなわち、+30V電源の電圧を監視すると、+30V作成の以降に作られる+12Vが落ち始める以前の段階でそれの低下を検出できる。よって、+12V電源の電圧が低下するとスイッチ出力がオン状態を呈するようになるが、+12Vより早く低下する+30V電源電圧を監視して電源断を認識すれば、スイッチ出力がオン状態を呈する前に電源復旧待ちの状態に入ってスイッチ出力を検出しない状態となることができる。
【0104】
また、電源監視用IC902は、電気部品制御基板とは別個の電源基板910に搭載されているので、第1の電源監視回路から複数の電気部品制御基板に電圧低下信号を供給することができる。電圧低下信号を必要とする電気部品制御基板が幾つあっても第1の電源監視手段は1つ設けられていればよいので、各電気部品制御基板における各電気部品制御手段が後述する復帰制御を行っても、遊技機のコストはさほど上昇しない。
【0105】
なお、図12に示された構成では、電源監視用IC902の検出出力(電圧低下信号)は、バッファ回路918,919を介してそれぞれの電気部品制御基板(例えば主基板31と払出制御基板37)に伝達されるが、例えば、1つの検出出力を中継基板に伝達し、中継基板から各電気部品制御基板に同じ信号を分配する構成でもよい。また、電圧低下信号を必要とする基板数に応じたバッファ回路を設けてもよい。
【0106】
次に遊技機の動作について説明する。
図13は、主基板31におけるCPU56が実行するメイン処理を示すフローチャートである。遊技機に対する電源が投入されると、メイン処理において、CPU56は、まず、停電からの復旧時であったか否か確認する(ステップS1)。停電からの復旧時であったか否かは、例えば、電源断時にバックアップRAM領域に設定される電源断フラグによって確認される。
【0107】
停電からの復旧時であった場合には、バックアップRAM領域のデータチェック(この例ではパリティチェック)を行う(ステップS3)。不測の電源断が生じた後に復旧した場合には、バックアップRAM領域のデータは保存されていたはずであるから、チェック結果は正常になる。チェック結果が正常でない場合には、内部状態を電源断時の状態に戻すことができないので、停電復旧時でない電源投入時に実行される初期化処理を実行する(ステップS4,S2)。
【0108】
チェック結果が正常であれば、CPU56は、内部状態を電源断時の状態に戻すための遊技状態復旧処理を行うとともに(ステップS5)、電源断フラグをクリアする(ステップS6)。そして、バックアップRAM領域に保存されていたプログラムカウンタ(電源断時の実行アドレスが設定されている)の指すアドレスに復帰する。
【0109】
停電からの復旧時でない場合には、CPU56は、通常の初期化処理を実行する(ステップS1,S2)。その後、メイン処理では、タイマ割込フラグの監視(ステップS6)の確認が行われるループ処理に移行する。なお、ループ内では、表示用乱数更新処理(ステップS7)も実行される。
【0110】
なお、ここでは、ステップS1で停電からの復旧か否かを確認し、停電からの復旧時であればパリティチェックを行ったが、最初に、パリティチェックを実行し、チェック結果が正常でなければ停電からの復旧ではないと判断してステップS2の初期化処理を実行し、チェック結果が正常であれば遊技状態復帰処理を行ってもよい。すなわち、パリティチェックの結果をもって停電からの復旧であるか否かを判断してもよい。
【0111】
また、停電復旧処理を実行するか否か判断する場合に、すなわち、遊技状態を復旧するか否か判断する際に、保存されていたRAMデータにおける特別プロセスフラグ等や始動入賞記憶数データによって、遊技機が遊技待機状態(図柄変動中でなく、大当り遊技中でなく、確変中でなく、また、始動入賞記憶がない状態)であることが確認されたら、遊技状態復旧処理を行わずに初期化処理を実行するようにしてもよい。
【0112】
通常の初期化処理では、図14に示すように、レジスタおよびRAMのクリア処理(ステップS2a)と、必要な初期値設定処理(ステップS2b)が行われた後に、2ms毎に定期的にタイマ割込がかかるようにCPU56に設けられているタイマレジスタの初期設定(タイムアウトが2msであることと繰り返しタイマが動作する設定)が行われる(ステップS2c)。すなわち、ステップS2cで、タイマ割込を能動化する処理と、タイマ割込インタバルを設定する処理とが実行される。
【0113】
従って、この実施の形態では、CPU56の内部タイマが繰り返しタイマ割込を発生するように設定される。この実施の形態では、繰り返し周期は2msに設定される。そして、図15に示すように、タイマ割込が発生すると、CPU56は、タイマ割込フラグをセットする(ステップS11)。
【0114】
CPU56は、ステップS8において、タイマ割込フラグがセットされたことを検出すると、タイマ割込フラグをリセットするとともに(ステップS9)、遊技制御処理を実行する(ステップS10)。以上の制御によって、この実施の形態では、遊技制御処理は2ms毎に起動されることになる。なお、この実施の形態では、タイマ割込処理ではフラグセットのみがなされ、遊技制御処理はメイン処理において実行されるが、タイマ割込処理で遊技制御処理を実行してもよい。
【0115】
図16は、ステップS10の遊技制御処理を示すフローチャートである。遊技制御処理において、CPU56は、まず、格納領域に設定されたデータを出力ポートに出力する処理を行う(データ出力処理:ステップS21)。次いで、各出力ポートに出力される各種出力データを格納領域に設定する処理を行うとともに、ホール管理用コンピュータに出力される大当り情報、始動情報、確率変動情報などの出力データを格納領域に設定する出力データ設定処理を行う(ステップS22)。さらに、パチンコ遊技機1の内部に備えられている自己診断機能によって種々の異常診断処理が行われ、その結果に応じて必要ならば警報が発せられる(エラー処理:ステップS23)。
【0116】
次に、遊技制御に用いられる大当り判定用の乱数等の各判定用乱数を示す各カウンタを更新する処理を行う(ステップS24)。
【0117】
さらに、CPU56は、特別図柄プロセス処理を行う(ステップS25)。特別図柄プロセス制御では、遊技状態に応じてパチンコ遊技機1を所定の順序で制御するための特別図柄プロセスフラグに従って該当する処理が選び出されて実行される。そして、特別図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。また、普通図柄プロセス処理を行う(ステップS26)。普通図柄プロセス処理では、7セグメントLEDによる可変表示器10を所定の順序で制御するための普通図柄プロセスフラグに従って該当する処理が選び出されて実行される。そして、普通図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。
【0118】
さらに、CPU56は、スイッチ回路58を介して、ゲートセンサ12、始動口センサ17、カウントセンサ23および入賞口スイッチ19a,24aの状態を入力し、各入賞口や入賞装置に対する入賞があったか否か判定する(スイッチ処理:ステップS27)。CPU56は、さらに、停止図柄の種類を決定する乱数等の表示用乱数を更新する処理を行う(ステップS28)。
【0119】
また、CPU56は、払出制御基板37との間の信号処理を行う(ステップS29)。すなわち、所定の条件が成立すると払出制御基板37に払出制御コマンドを出力するための処理を行う。払出制御基板37に搭載されている払出制御用CPUは、払出制御コマンドに応じて球払出装置97を駆動する。
【0120】
以上のように、メイン処理には遊技制御処理に移行すべきか否かを判定する処理が含まれ、CPU56の内部タイマが定期的に発生するタイマ割込にもとづくタイマ割込処理で遊技制御処理に移行すべきか否かを判定するためのフラグがセットされるので、遊技制御処理の全てが確実に実行される。つまり、遊技制御処理の全てが実行されるまでは、次回の遊技制御処理に移行すべきか否かの判定が行われないので、遊技制御処理中の全ての各処理が実行完了することは保証されている。
【0121】
従来の一般的な遊技制御処理は、定期的に発生する外部割込によって、強制的に最初の状態に戻されていた。図16に示された例に則して説明すると、例えば、ステップS31の処理中であっても、強制的にステップS21の処理に戻されていた。つまり、遊技制御処理中の全ての各処理が実行完了する前に、次回の遊技制御処理が開始されてしまう可能性があった。
【0122】
なお、ここでは、主基板31のCPU56が実行する遊技制御処理は、CPU56の内部タイマが定期的に発生するタイマ割込にもとづくタイマ割込処理でセットされるフラグに応じて実行されたが、定期的に(例えば2ms毎)信号を発生するハードウェア回路を設け、その回路からの信号をCPU56の外部割込端子に導入し、割込信号によって遊技制御処理に移行すべきか否かを判定するためのフラグをセットするようにしてもよい。
【0123】
そのように構成した場合にも、遊技制御処理の全てが実行されるまでは、フラグの判定が行われないので、遊技制御処理中の全ての各処理が実行完了することが保証される。
【0124】
図17は、可変表示器10において可変表示される普通図柄の変動の様子と当り動作(この例では可変入賞球装置15の開閉)の関係を示すタイミング図である。図17に示すように、普通図柄の変動開始時に、主基板31から図柄制御基板80に変動パターンおよび停止図柄を示すコマンドが送信される。また、変動停止時に、普通図柄停止を示すコマンドが送信される。
【0125】
図18は、遊技の進行状況と可変表示部9において可変表示される特別図柄の変動等の関係を示すタイミング図である。図18に示すように、遊技の進行状況は、▲1▼電源投入時、▲2▼客待ちデモンストレーション中、▲3▼特別図柄の変動から確定まで、▲4▼特別図柄の確定から初回の大入賞口開放まで、▲5▼初回の大入賞口開放から最終回の大入賞口閉鎖まで、▲6▼最終回の大入賞口閉鎖から次の特別図柄の変動までに大別される。
【0126】
図19は、特別図柄の変動と図柄制御コマンドとの関係を示すタイミング図である。図19に示すように、変動開始時に、変動パターン指定、左図柄指定、中図柄指定および右図柄指定のコマンドが主基板31から図柄制御基板80に送信される。また、変動終了時に、全図柄停止を示すコマンドが送信される。このように、この実施の形態では、1回の変動について5個のコマンドが送信される。
【0127】
図20は、図柄制御コマンドのコマンド形態の一例を示す説明図である。この実施の形態では、図柄制御コマンドは2バイト構成であり、1バイト目はMODE(コマンドの分類)を表し、2バイト目はEXT(コマンドの種類)を表す。
【0128】
図21は、図柄制御コマンドの内容の一例を示す説明図である。図21に示された例において、コマンド8XXX(X=4ビットの任意の値)は、普通図柄に関する図柄制御コマンドである。コマンド9XXX(X=4ビットの任意の値)は、特別図柄が変動していない期間における図柄制御コマンドである。コマンドAXXX(X=4ビットの任意の値)は、特別図柄が変動する期間における図柄制御コマンドである。コマンドBXXX(X=4ビットの任意の値)は、遊技機が高確率状態にあることを示す図柄制御コマンドであり、コマンドCXXX(X=4ビットの任意の値)は、遊技機が低確率状態にあることを示す図柄制御コマンドである。なお、図21に示された▲1▼〜▲6▼は、図18に示された期間に対応している。図柄制御基板80の図柄制御手段は、主基板31の遊技制御手段から上述した図柄制御コマンドを受信すると図21に示された内容に応じて可変表示部9および可変表示器10の表示状態を変更する。
【0129】
図22は、図柄制御コマンドの送出形態の一例を示すタイミング図である。この実施の形態では、8ビットの図柄制御信号CD〜CD7によって図柄制御コマンドが出力される。そして、図柄制御コマンドの1バイト目および2バイト目が出力されているときに、INT信号がオン(この例ではローレベル)になる。INT信号のオン期間は例えば1μs以上であり、1バイト目と2バイト目との間には4μs以上の期間があけられる。図柄制御手段は、INT信号に応じた割込処理によって図柄制御信号CD〜CD7を入力する。
【0130】
なお、図柄制御コマンドは、図柄制御手段が認識可能に(受信可能に)1回だけ送出される。認識可能(受信可能)とは、この例では、INT信号がオン状態になることであり、認識可能(受信可能)に1回だけ送出されるとは、この例では、INT信号が1回だけオン状態になることである。遊技制御手段は、コマンドを1回だけ送出するように構成されるので、この点からも、コマンド送出に要する負荷が軽減される。ただし、認識可能に1回だけ送出されればよいのであるから、他の送出方法を用いてもよい。
【0131】
図23は、音声制御コマンドのコマンド形態の一例を示す説明図である。この実施の形態では、音声制御コマンドは2バイト構成であり、1バイト目はMODE(コマンドの分類)を表し、2バイト目はEXT(コマンドの種類)を表す。
【0132】
図24は、音声制御コマンドの内容の一例を示す説明図である。図24に示された例において、コマンド9XXX(X=4ビットの任意の値)は、特別図柄が変動していない期間における音声制御コマンドである。コマンドAXXX(X=4ビットの任意の値)は、特別図柄が変動する期間における音声制御コマンドである。なお、図24に示された▲1▼〜▲6▼は、図18に示された期間に対応している。音声制御基板70の音声制御手段は、主基板31の遊技制御手段から上述した音声制御コマンドを受信すると図24に示された内容に応じて音声出力状態を変更する。
【0133】
図25は、音声制御コマンドの送出形態の一例を示すタイミング図である。この実施の形態では、8ビットの音声制御信号CD〜CD7によって音声制御コマンドが出力される。そして、音声制御コマンドの1バイト目および2バイト目が出力されているときに、INT信号がオン(この例ではローレベル)になる。INT信号のオン期間は例えば2μs以上であり、1バイト目と2バイト目との間には30μs以上の期間があけられる。音声制御手段は、INT信号に応じた割込処理によって音声制御信号CD〜CD7を入力する。
【0134】
なお、音声制御コマンドは、音声制御手段が認識可能に1回だけ送出される。認識可能とは、この例では、INT信号がオン状態になることであり、認識可能に1回だけ送出されるとは、この例では、INT信号が1回だけオン状態になることである。
【0135】
図26は、ランプ制御コマンドのコマンド形態の一例を示す説明図である。この実施の形態では、ランプ制御コマンドは2バイト構成であり、1バイト目はMODE(コマンドの分類)を表し、2バイト目はEXT(コマンドの種類)を表す。
【0136】
図27は、ランプ制御コマンドの内容の一例を示す説明図である。図27に示された例において、コマンド9XXX(X=4ビットの任意の値)は、特別図柄が変動していない期間におけるランプ制御コマンドである。コマンドAXXX(X=4ビットの任意の値)は、特別図柄が変動する期間におけるランプ制御コマンドである。コマンドBXXX(X=4ビットの任意の値)は、遊技機が高確率状態にあることを示すランプ制御コマンドであり、コマンドCXXX(X=4ビットの任意の値)は、遊技機が低確率状態にあることを示すランプ制御コマンドである。なお、図27に示された▲1▼〜▲6▼は、図18に示された期間に対応している。ランプ制御手段は、主基板31の遊技制御手段から上述したランプ制御コマンドを受信すると図27に示された内容に応じてランプ・LEDの表示状態を変更する。
【0137】
また、コマンドDXXX(X=4ビットの任意の値)は、賞球ランプ51の表示状態に関するランプ制御コマンドであり、コマンドEXXX(X=4ビットの任意の値)は、球切れランプ52の表示状態に関するランプ制御コマンドである。ランプ制御手段は、主基板31の遊技制御手段から「D101」のランプ制御コマンドを受信すると賞球ランプ51の表示状態を賞球残がある場合としてあらかじめ定められた表示状態とし、「D102」のランプ制御コマンドを受信すると賞球ランプ51の表示状態を賞球残がない場合としてあらかじめ定められた表示状態とする。また、主基板31の遊技制御手段から「E101」のランプ制御コマンドを受信すると球切れランプ52の表示状態を球あり中の表示状態とし、「E102」のランプ制御コマンドを受信すると球切れランプ52の表示状態を球切れ中の表示状態とする。
【0138】
図28は、ランプ制御コマンドの送出形態の一例を示すタイミング図である。この実施の形態では、8ビットのランプ制御信号CD〜CD7によってランプ制御コマンドが出力される。そして、ランプ制御コマンドの1バイト目および2バイト目が出力されているときに、INT信号がオン(この例ではローレベル)になる。INT信号のオン期間は例えば2μs以上であり、1バイト目と2バイト目との間には30μs以上の期間があけられる。INT信号のオン期間は例えば1μs以上である。ランプ制御手段は、INT信号に応じた割込処理によってランプ制御信号CD〜CD7を入力する。
【0139】
なお、ランプ制御コマンドは、ランプ制御手段が認識可能に1回だけ送出される。認識可能とは、この例では、INT信号がオン状態になることであり、認識可能に1回だけ送出されるとは、この例では、INT信号が1回だけオン状態になることである。
【0140】
図29は、払出制御コマンドのコマンド形態の一例を示す説明図である。この実施の形態では、払出制御コマンドは1バイト構成であり、上位4ビットはMODE(コマンドの分類)を表し、下位4ビットはEXT(コマンドの種類)を表す。
【0141】
図30は、払出制御コマンドの内容の一例を示す説明図である。図30に示された例において、コマンド80(H)は、払出可能状態を指定する払出制御コマンドである。コマンド81(H)は、払出可能状態を指定する払出制御コマンドである。また、コマンド9X(H)は、賞球個数を指定する払出制御コマンドである。下位4ビットの「X」が払出個数を示す。
【0142】
払出制御手段は、主基板31の遊技制御手段から81(H)の払出制御コマンドを受信すると賞球払出および球貸しを停止する状態となり、80(H)の払出制御コマンドを受信すると賞球払出および球貸しができる状態になる。また、賞球個数を指定する払出制御コマンドを受信すると、受信したコマンドで指定された個数に応じた賞球払出制御を行う。
【0143】
図31は、払出制御コマンドの送出形態の一例を示すタイミング図である。この実施の形態では、8ビットの払出制御信号CD〜CD7によって払出制御コマンドが出力される。そして、払出制御コマンドが出力されているときに、INT信号がオン(この例ではローレベル)になる。INT信号のオン期間は例えば1μs以上である。払出制御手段は、INT信号に応じた割込処理によって払出制御信号CD〜CD7を入力する。
【0144】
なお、払出制御コマンドは、払出制御手段が認識可能に1回だけ送出される。認識可能とは、この例では、INT信号がオン状態になることであり、認識可能に1回だけ送出されるとは、この例では、INT信号が1回だけオン状態になることである。
【0145】
払出制御コマンドは、他の制御コマンドに比べると、頻繁に送出されることが予想される。そこで、他の制御コマンドが2バイト構成になっているのに対して、払出制御コマンドは1バイト構成になっている。このように、頻繁に送出される可能性がある制御コマンドの長さを、他の制御コマンドの長さよりも短くしておけば、全体として効率のよい制御コマンドの転送を実現することができる。
【0146】
しかし、図20、図23、図26および図29に示されたように、図柄制御コマンド、音声制御コマンド、ランプ制御コマンドおよび払出制御コマンドは、全てMODE部分とEXT部分とからなっている。すなわち、音声制御コマンドとランプ制御コマンドの形態は共通している。また、音声制御コマンドと払出制御コマンドの形態は共通している。ランプ制御コマンドと払出制御コマンドの形態も共通している。そして、図柄制御コマンドと音声制御コマンドの形態は共通している。また、図柄制御コマンドとランプ制御コマンドの形態は共通している。図柄制御コマンドと払出制御コマンドの形態も共通している。
【0147】
遊技制御手段から送出される各コマンドの形態が共通しているので、遊技制御手段のCPU56が実行するプログラムにおいて、各コマンドの作成部分と出力部分を容易に共通化することができる。その結果、遊技制御プログラムのコマンドの送出に関するモジュールが簡略化され、プログラム保守が容易になるとともに、他機種へのプログラム流用も容易になる。
【0148】
なお、この実施の形態では、パチンコ遊技機を例にとったが、複数の電気部品制御手段が備えられている遊技機であって遊技制御手段から他の電気部品制御手段に制御コマンドを送出するように構成されている遊技機であれば、他のタイプの遊技機にも本発明を適用できる。
【0149】
また、この実施の形態では、払出制御コマンドは1バイト構成であったが、2バイト構成とすれば、コマンド長についても共通化される。払出制御コマンドが2バイト構成である場合には、例えば、図32に示されるように、払出制御コマンドの1バイト目および2バイト目が出力されているときに、それぞれINT信号がオン(この例ではローレベル)になる。INT信号のオン期間は例えば1μs以上であり、1バイト目と2バイト目との間には例えば10μs以上の期間があけられる。
【0150】
また、図20、図23、図26および図29に示されたコマンド形態は一例であって、コマンド形態の共通化が容易になれば、他のコマンド形態を用いてもよい。
【0151】
図33はCPU56が実行する特別図柄プロセス処理のプログラムの一例を示すフローチャートである。図33に示す特別図柄プロセス処理は、図16のフローチャートにおけるステップS25の具体的な処理である。主基板31のCPU56は、特別図柄プロセス処理を行う際に、その内部状態(特別図柄プロセスフラグの状態)に応じて、図33に示すステップS300〜S309のうちのいずれかの処理を行う。各処理において、以下のような処理が実行される。
【0152】
特別図柄変動待ち処理(ステップS300):特別図柄の可変表示が開始できる状態になるのを待つ。
【0153】
特別図柄判定処理(ステップS301):特別図柄の可変表示が開始できる状態になると、始動入賞記憶数を確認する。始動入賞記憶数が0でなければ、所定の大当り決定用乱数の値に応じて大当りとするかはずれとするか決定する。
【0154】
停止図柄設定処理(ステップS302):左右中図柄の特別図柄停止図柄を決定する。
【0155】
リーチ動作設定処理(ステップS303):リーチ判定用乱数の値に応じてリーチ動作するか否か決定するとともに、リーチ動作用乱数の値に応じてリーチ動作の変動態様を決定する。
【0156】
全図柄変動開始処理(ステップS304):可変表示部9において全図柄が変動開始されるように制御する。このとき、図柄制御基板80に対して、変動パターンを指令する図柄制御コマンドと左右中停止図柄を指令する図柄制御コマンドとが送信される。
【0157】
全図柄停止待ち処理(ステップS305):所定時間が経過すると、可変表示部9において表示される全図柄が停止されるように制御する。
【0158】
大当り表示処理(ステップS306):停止図柄が大当り図柄の組み合わせである場合には、大当り発生の図柄制御コマンドが図柄制御基板80に送出されるように制御するとともに内部状態(特別図柄プロセスフラグ)をステップS307に移行するように更新する。そうでない場合には、内部状態をステップS309に移行するように更新する。なお、大当り図柄の組み合わせは、例えば左右中図柄が揃った組み合わせである。
【0159】
大入賞口開放開始処理(ステップS307):大入賞口を開放する制御を開始する。具体的には、カウンタやフラグを初期化するとともに、ソレノイド21を駆動して大入賞口を開放する。また、ラウンド開始の制御コマンドを、図柄制御基板80に送出する制御を行う。
【0160】
大入賞口開放中処理(ステップS308):ラウンド終了条件(例えば大入賞口への入賞球数が所定個に達した)が成立したら、ラウンド終了の制御コマンドを、図柄制御基板80に送出する制御を行う。そして、大当り遊技の終了条件が成立していなければ、特別図柄プロセスフラグをステップS307に対応した値にする。大当り遊技の終了条件が成立していれば、特別図柄プロセスフラグをステップS309に対応した値にする。
【0161】
大当り終了処理(ステップS309):大当り終了の制御コマンドを、図柄制御基板80に送出する制御を行う。そして、確変フラグがセットされている場合には、高確率状態を示す図柄制御コマンドを、図柄制御基板80に送出する制御を行う。また、高確率状態であって、その状態の終了条件(例えば、規定回変動が行われた)が成立していたら、低確率状態を示す制御コマンドを、図柄制御基板80に送出する制御を行う。その後、特別図柄プロセスフラグをステップS300に対応した値にする。
【0162】
上記の各ステップの処理に応じて、遊技制御プログラム中の図柄制御コマンドを送出する処理を行うモジュールは、対応する図柄制御コマンドを出力ポートに出力するとともに、INT信号を出力ポートに出力する。なお、上述したような遊技の進行に伴って、音声制御コマンドやランプ制御コマンドも送出される。
【0163】
図34は、特別図柄プロセス処理において用いられるプロセスデータのデータ構成を示す説明図である。プロセスデータは、基本回路53のROM54に格納されている。そして、特別図柄プロセス処理における各プロセス(ステップS300〜S309)では、プロセスデータに設定されている各データに応じて、図柄変動制御、ランプ・LED制御および音声制御を行う。すなわち、各プロセス(ステップS300〜S309)に応じたプロセスデータがROM54に格納されている。
【0164】
この実施の形態では、プロセスデータは、8バイトで構成されるデータグループが1つ以上集まったものとする。8バイトで構成されるデータグループの1バイト目および2バイト目には、プロセスタイマ値が設定される。3バイト目および4バイト目には、ランプ制御コマンドデータが設定される。5バイト目および6バイト目には、音声制御コマンドデータが設定される。そして、7バイト目および8バイト目には、図柄制御コマンドデータが設定される。また、プロセスデータの最後には、プロセスの終了を示す終了コードが付加されている。
【0165】
図35は、各特別図柄プロセス処理(ステップS300〜S309)で実行されるプロセスデータ/タイマ設定処理サブルーチンを示すフローチャートである。プロセスデータ/タイマ設定処理において、CPU56は、特別図柄プロセスタイマ設定処理を実行する(ステップS401)。次いで、プロセスタイマの値を1減算する(ステップS403)。プロセスタイマの値が0でなければ、このプロセスは継続中であるとして(ステップS408)、処理を終了する。
【0166】
プロセスタイマの値が0になったら、データポインタがプロセスデータ中の次のデータグループ(8バイト)を指すように設定する(ステップS405)。そして、データポインタが指すデータグループにおける1,2バイト目の値をプロセスタイマに設定し、このプロセスは継続中であるとして(ステップS408)、処理を終了する(ステップS406)。なお、データポインタが指すデータが終了コードであれば(ステップS407)、このプロセスは終了したとする(ステップS409)。
【0167】
図36は、特別図柄プロセスタイマ設定処理(ステップS401)を示すフローチャートである。特別図柄プロセスタイマ設定処理において、CPU56は、アドレスの変更があったか否か確認する(ステップS421)。ここで、アドレスとはプロセスデータの先頭アドレスのことである。つまり、プロセスの変更があった場合にステップS422〜S424の処理が実行される。アドレスの変更がない場合、すなわちプロセスが継続中である場合には、プロセスデータアドレスを設定して(ステップS425)、処理を終了する。ただし、ステップS421から直接ステップS425に分岐する場合には、プロセスデータアドレスの内容は変更されない。
【0168】
アドレスの変更があった場合、すなわちプロセスの切替が行われた場合には、変更後のプロセスに対応したプロセスデータの先頭アドレスをデータアドレスに設定する(ステップS422)。そして、そのプロセスデータ中の1,2バイト目の値を新たにプロセスタイマに設定し(ステップS423)、プロセスタイマの値を保存する(ステップS424)。さらに、データアドレスの値をプロセスデータアドレスを設定する(ステップS425)。
【0169】
以上のように、各特別図柄プロセス処理(ステップS300〜S309)のそれぞれに対応して図34に示されたようなプロセスデータがあらかじめROM54に設定される。そして、各プロセス中で、ランプ制御コマンド、音声制御コマンドおよび図柄制御コマンドのうちの少なくとも1つを送出するタイミングでプロセスタイマがタイムアップするように各プロセスタイマデータが設定されている。
【0170】
図37は、図16に示された遊技制御処理における出力データ設定処理(遊技制御処理におけるステップS22)を示すフローチャートである。出力データ設定処理において、CPU56は、音声データに変更がないかどうか判定する(ステップS701)。図34に示すプロセスタイマがタイムアップして、プロセスデータ中で使用されるデータグループ(8バイト)が切り替わったときに(次に移ったときに)音声データの変更が生じうる。ただし、データグループの切替があったときでも、切替前後の音声データが同一である場合もある。その場合には、CPU56は、音声データに変更があったとは見なさない。
【0171】
音声データに変更があった場合には、CPU56は、プロセスデータ中の現在使用中のデータグループにおける音声データすなわち音声制御コマンドデータを読み出す(ステップS702)。そして、読み出した音声データを音声制御コマンドを格納するために設けられているバッファ領域#2に設定する(ステップS703)。また、音声制御コマンド送出要求をセットする(ステップS704)。
【0172】
次に、CPU56は、ランプデータに変更がないかどうか判定する(ステップS711)。図34に示されたように、ランプデータの変更も、プロセスタイマがタイムアップして、プロセスデータ中で使用されるデータグループ(8バイト)が切り替わったときに生じうる。ただし、データグループの切替があったときでも、切替前後のランプデータが同一である場合もある。その場合には、CPU56は、ランプデータに変更があったとは見なさない。
【0173】
ランプデータに変更があった場合には、CPU56は、プロセスデータ中の現在使用中のデータグループにおけるランプデータすなわちランプ制御コマンドデータを読み出す(ステップS712)。そして、読み出したランプデータをランプ制御コマンドを格納するために設けられているバッファ領域#1に設定する(ステップS713)。また、ランプ制御コマンド送出要求をセットする(ステップS714)。
【0174】
次いで、CPU56は、図柄制御データに変更がないかどうか判定する(ステップS715)。図34に示されたように、図柄制御データの変更も、プロセスタイマがタイムアップして、プロセスデータ中で使用されるデータグループ(8バイト)が切り替わったときに生じうる。ただし、データグループの切替があったときでも、切替前後の図柄制御データが同一である場合もある。その場合には、CPU56は、図柄制御データに変更があったとは見なさない。
【0175】
図柄制御データに変更があった場合には、CPU56は、プロセスデータ中の現在使用中のデータグループにおける図柄制御データすなわち図柄制御コマンドデータを読み出す(ステップS716)。そして、読み出した図柄制御データを図柄制御コマンドを格納するために設けられているバッファ領域#3に設定する(ステップS717)。また、図柄制御制御コマンド送出要求をセットする(ステップS718)。
【0176】
以上のようにして、コマンドを送出すべきタイミングになると、対応するバッファ領域に、送出されるべきコマンドが設定される。なお、図柄制御コマンドについては、ほぼ同時に複数のコマンドが送出される場合があるが(変動パターンと停止図柄)、そのような場合には、プロセスデータ中の連続する複数のデータグループ(8バイト)中の各図柄制御データに、各図柄制御コマンドを設定しておけばよい。そして、各プロセスタイマ値を0に設定しておけば、各図柄制御コマンドが順次バッファ領域に設定されることになる。
【0177】
なお、ランプ制御コマンドについては、特別図柄プロセス処理以外でバッファ領域#1へのコマンド設定が行われることがある。例えば、初期化ランプ指定についてはメイン処理の初期化処理でコマンド設定が行われ、ゲート通過記憶数ランプ指定については、遊技制御処理における普通図柄プロセス処理(ステップS26)でコマンド設定が行われる。
【0178】
図38は、図16に示された遊技制御処理におけるスイッチ処理(ステップS27)の賞球制御に関連する部分を示すフローチャートである。スイッチ処理において、CPU56は、球切れスイッチ187によって球切れを検出すると球切れフラグをセットする(ステップS121,S122)。また、球切れスイッチ187によって球切れでないことを検出すると球切れフラグをリセットする(ステップS121,S123)。
【0179】
次いで、満タンスイッチ48によって下皿満タンを検出すると満タンフラグをセットする(ステップS124,S125)。また、満タンスイッチ48によって下皿満タンでないことを検出すると満タンフラグをリセットする(ステップS124,S126)。
【0180】
さらに、カウントスイッチ23がオンしたことを検出すると、15個カウンタを+1し(ステップS131,S132)、入賞口スイッチ19a,24aのいずれかがオンしたことを検出すると、10個カウンタを+1し(ステップS133,S134)、始動口スイッチ17がオンしたことを検出すると6個カウンタを+1する(ステップS135,S136)。
【0181】
この実施の形態では、大入賞口を経た入賞については15個の賞球を払い出し、始動入賞口14を経た入賞については6個の賞球を払い出し、その他の入賞口19,24および入賞球装置を経た入賞については10個の賞球を払い出すとする。15個カウンタ、10個カウンタおよび6個カウンタは、それぞれ、入賞個数を計数するためのカウンタである。
【0182】
図39および図40は、図16に示された遊技制御処理における入賞球信号処理(ステップS29)の一例を示すフローチャートである。この例では、入賞球信号処理において、まず、払出停止状態であるか否か確認する(ステップS731)。払出停止状態は、払出制御基板37に対して払出停止指示のコマンドを送出した後の状態である。払出停止状態でなければ、上述した球切れ状態フラグまたは満タンフラグがオンになったか否かを確認する(ステップS732)。
【0183】
いずれかがオン状態に変化したときには、払出制御コマンドを格納するために設けられているバッファ領域#4に払出停止指示コマンドを設定し(ステップS733)、払出制御コマンド送出要求をセットする(ステップS734)。なお、ステップS732において、いずれか一方のフラグが既にオン状態であったときに他方のフラグがオン状態になったときには、払出停止指示を示す払出制御コマンドの送出制御(ステップS733,S734)は行われない。
【0184】
なお、球切れ状態フラグがオンしたときにはランプ制御基板35に対するランプ制御コマンド送出のための制御も行われる。すなわち、ランプ制御コマンドを格納するために設けられているバッファ領域#1に球切れ中ランプ指定のコマンドが設定され、ランプ制御コマンド送出要求がセットされる。
【0185】
また、払出停止状態であれば、球切れ状態フラグおよび満タンフラグがともにオン状態になったか否かを確認する(ステップS741)。ともにオフ状態となったときには、バッファ領域#4に払出停止解除指示コマンドを設定し(ステップS742)、払出制御コマンド送出要求をセットする(ステップS743)。
【0186】
なお、球切れ状態フラグがオンからオフに変化したときにはランプ制御基板35に対するランプ制御コマンド送出のための制御も行われる。すなわち、ランプ制御コマンドを格納するために設けられているバッファ領域#1に球あり中ランプ指定のコマンドが設定され、ランプ制御コマンド送出要求がセットされる。
【0187】
次いで、CPU56は、入賞に応じた賞球個数を払出制御基板37に送出するための制御を行う。CPU56は、まず、15個カウンタの値をチェックする(ステップS751)。上述したように、15個カウンタは、遊技球が大入賞口に入賞してカウントスイッチ23がオンするとカウントアップされる。15個カウンタの値が0でない場合には、15個の払出個数指示を示す払出個数指示コマンドをバッファ領域#4に設定し(ステップS752)、払出制御コマンド送出要求をセットする(ステップS753)。そして、総合個数記憶に15を加算する(ステップS754)とともに、15個カウンタの値を−1する(ステップS755)。
【0188】
15個カウンタの値が0であれば、10個カウンタの値をチェックする(ステップS756)。上述したように、10個カウンタは、遊技球が入賞口に入賞して入賞口スイッチ19a,24aがオンするとカウントアップされる。10個カウンタの値が0でない場合には、10個の払出個数指示を示す払出個数指示コマンドをバッファ領域#4に設定し(ステップS757)、払出制御コマンド送出要求をセットする(ステップS758)。そして、総合個数記憶に10を加算する(ステップS759)とともに、10個カウンタの値を−1する(ステップS760)。
【0189】
10個カウンタの値が0であれば、6個カウンタの値をチェックする(ステップS761)。上述したように、6個カウンタは、遊技球が始動入賞口に入賞して始動口スイッチ17がオンするとカウントアップされる。6個カウンタの値が0でない場合には、6個の払出個数指示を示す払出個数指示コマンドをバッファ領域#4に設定し(ステップS762)、払出制御コマンド送出要求をセットする(ステップS763)。そして、総合個数記憶に6を加算する(ステップS764)とともに、6個カウンタの値を−1する(ステップS765)。
【0190】
以上のような処理によって、この実施の形態では、入賞順に関わりなく、入賞に対して賞球個数の多いものから順に払出制御基板37に対して賞球個数が通知されることになるが、入賞順に賞球個数を通知するようにしてもよい。
【0191】
次に、CPU56は、総合個数記憶の内容が0から正の値に変化したか否か確認する(ステップS351)。0から正の値に変化したということは、払出制御基板37に賞球個数が通知されて賞球払出が開始されることを示す。そこで、CPU56は、賞球ランプ51を賞球残がある場合の表示状態にするために、ランプ制御コマンドを格納するために設けられているバッファ#1に賞球残ありランプ指定を示すコマンドを設定し(ステップS352)、ランプ制御コマンド送出要求をセットする(ステップS353)。
【0192】
総合個数記憶の内容が0から正の値に変化した状況でない場合には、CPU56は、総合個数記憶が0であるか否か確認する(ステップS361)。0でない場合、すなわち賞球中である場合には、賞球カウントスイッチ301Aを監視する(ステップS362)。賞球カウントスイッチ301Aによって1個の賞球払出を検出したら、総合個数記憶の値を1減らす(ステップS363)。そして、総合個数記憶の値が0になったときには(ステップS364)、賞球払出が完了したとして賞球ランプ51を賞球残がない場合の表示状態にするための制御を行う。
【0193】
すなわち、ランプ制御コマンドを格納するために設けられているバッファ#1に賞球完了中ランプ指定を示すコマンドを設定し(ステップS365)、ランプ制御コマンド送出要求をセットする(ステップS366)。
【0194】
以上のように、入賞球信号処理において、払出制御コマンドを格納するために設けられているバッファ領域#4に払出制御コマンドが設定される。また、賞球ランプ51および球切れランプ42に関するランプ制御コマンドがランプ制御コマンドを格納するために設けられているバッファ領域#1に設定される。なお、ランプ制御コマンドを設定するための制御は、図37に示された出力データ設定処理と入賞球信号処理との双方で行われているので、競合しないような制御がなされる。例えば、バッファ#1にコマンドを設定しようとするときに、既にコマンドが設定されていてそのコマンドが未送信であるならば、新たなコマンド設定を行わないようにする。
【0195】
図37に示された出力データ設定処理および図39,図40に示された入賞球信号処理において、送出されるべきコマンドをバッファ領域に設定する処理は共通である。すなわち、バッファ領域にコマンドを書き込むとともにコマンド送出要求をセットする。すると、図柄制御コマンド、音声制御コマンド、ランプ制御コマンドおよび払出制御コマンドについて、バッファ領域にコマンドを書き込むプログラム部分を共通化することができる。例えば、ランプ制御コマンドをバッファ領域に書き込むときには、あるレジスタに「1」を書き込み、送出されるべきコマンドを別のレジスタにセットして、バッファ設定サブルーチンをコールするといったプログラム構成をとることもできる。その場合、バッファ設定サブルーチンでは、「1」がレジスタに書き込まれていることを認識したときには、別のレジスタに設定されているコマンドをランプ制御コマンド用に設けられているバッファ領域#1に設定する。
【0196】
また、図柄制御コマンド、音声制御コマンド、ランプ制御コマンドおよび払出制御コマンドのそれぞれについて、全てのコマンドが設定されているテーブルを用意し、バッファ設定サブルーチンをコールするときに、送出すべきコマンドに応じたテーブルにおけるアドレスまたはアドレスに対応した番号をレジスタに設定するようにしてもよい。その場合、バッファ設定サブルーチンでは、アドレス情報をもとにテーブルを検索して該当コマンドを読み出し、読み出したコマンドをバッファ領域に設定することができる。
【0197】
以上のように、図柄制御コマンド、音声制御コマンド、ランプ制御コマンドおよび払出制御コマンドについて、送出されるべきコマンド作成処理を共通化することができる。その結果、遊技制御手段におけるコマンド送出に要する負荷が軽減される。なお、全ての制御コマンドについて共通化されていなくても、いずれか2つ以上の制御コマンド(例えば、ランプ制御コマンドと音声制御コマンド)を作成する処理が共通化されていれば、そうでない場合に比べて、遊技制御手段におけるコマンド送出に要する負荷を軽減することができる。
【0198】
図41は、バッファ領域に設定されたコマンドを出力するデータ出力処理(図16に示された遊技制御処理のステップS21)の一例を示すフローチャートである。データ出力処理において、CPU56は、図柄制御コマンド送出要求がセットされているか否か確認する(ステップS771)。セットされていれば、特定レジスタ#1に1μsに相当する値を設定し、特定レジスタ#2に4μsに相当する値を設定し、特定レジスタ#3に「03」を設定する(ステップS772)。特定レジスタ#1には、INT信号のオン期間が設定される。また、特定レジスタ#2には、コマンドの1バイト目と2バイト目の間隔が設定される。そして、特定レジスタ#3には、どの制御コマンドを送出すべきかを示す値が設定される。
【0199】
次いで、図柄制御コマンド送出要求をリセットし(ステップS773)、コマンド送出サブルーチンをコールする(ステップS774)。
【0200】
次に、CPU56は、音声制御コマンド送出要求がセットされているか否か確認する(ステップS776)。セットされていれば、特定レジスタ#1に2μsに相当する値を設定し、特定レジスタ#2に30μsに相当する値を設定し、特定レジスタ#3に「02」を設定する(ステップS777)。また、音声制御コマンド送出要求をリセットし(ステップS778)、コマンド送出サブルーチンをコールする(ステップS779)。
【0201】
続いて、CPU56は、ランプ制御コマンド送出要求がセットされているか否か確認する(ステップS781)。セットされていれば、特定レジスタ#1に2μsに相当する値を設定し、特定レジスタ#2に30μsに相当する値を設定し、特定レジスタ#3に「01」を設定する(ステップS782)。また、ランプ制御コマンド送出要求をリセットし(ステップS783)、コマンド送出サブルーチンをコールする(ステップS784)。
【0202】
そして、CPU56は、払出制御コマンド送出要求がセットされているか否か確認する(ステップS786)。セットされていれば、特定レジスタ#1に1μsに相当する値を設定し、特定レジスタ#2に0μsに相当する値を設定し、特定レジスタ#3に「04」を設定する(ステップS787)。また、払出制御コマンド送出要求をリセットし(ステップS788)、コマンド送出サブルーチンをコールする(ステップS789)。
【0203】
図42は、コマンド送出サブルーチンを示すフローチャートである。コマンド送出サブルーチンでは、CPU56は、特定レジスタ#3に設定されている値に応じたバッファ領域(例えば「03」が設定されていれば、バッファ領域#3=図柄制御コマンド格納用バッファ領域)に設定されているデータの1バイト目を、対応する出力ポートに出力する(ステップS790)。対応する出力ポートとは、図柄制御コマンドを送出するのであれば、出力ポート575である(図9参照)。
【0204】
そして、対応するINT信号をオン状態にする(ステップS791)。また、特定レジスタ#1に設定されている値に応じた時間だけディレイ時間をおいた後(ステップS792)、INT信号をオフ状態にする(ステップS793)。
【0205】
次いで、特定レジスタ#2に設定されている値を確認し(ステップS794)、0が設定されていることを確認したら処理を終了する。0でない値が設定されていたら、特定レジスタ#3に設定されている値に応じたバッファ領域に設定されているデータの2バイト目を、対応する出力ポートに出力し(ステップS795)、特定レジスタ#2に設定されている値に応じた時間だけディレイ時間をおいた後(ステップS796)、対応するINT信号をオン状態にする(ステップS797)。さらに、特定レジスタ#1に設定されている値に応じた時間だけディレイ時間をおいた後(ステップS798)、INT信号をオフ状態にする(ステップS799)。
【0206】
以上のような処理によって、制御コマンドは、図22、図25、図28および図31に示されたようなタイミングで、主基板31から送出される。
【0207】
この実施の形態では、図柄制御コマンド、音声制御コマンド、ランプ制御コマンドおよび払出制御コマンドについて、共通のサブルーチンをコールするので、送出されるべきコマンド出力処理も共通化することができる。その結果、遊技制御手段におけるコマンド送出に要する負荷がさらに軽減される。なお、全ての制御コマンドについて共通化されていなくても、いずれか2つ以上の制御コマンド(例えば、ランプ制御コマンドと音声制御コマンド)を出力する処理が共通化されていれば、そうでない場合に比べて、遊技制御手段におけるコマンド送出に要する負荷を軽減することができる。
【0208】
なお、この実施の形態では、払出制御コマンドは1バイト構成であり、他の制御コマンドは2バイト構成であるが、払出制御コマンドも2バイト構成とすれば、図42におけるステップS794の処理は不要になり、共通化の効果をさらに向上させることができる。
【0209】
また、この実施の形態では、図38に示されたスイッチ処理、図39,図40に示された入賞球信号処理および図41に示されたデータ出力処理は、それぞれ2msに1回実行される。従って、入賞が発生すると、その時点から極めて短い時間後に、賞球個数を示す払出制御コマンドが払出制御基板37に対して送出される。すなわち、遊技制御手段は、遊技中の所定条件の成立(この例では遊技球の入賞)に応じて払い出される景品遊技媒体数を通知するためのコマンドを、以前の所定条件の成立に応じた遊技媒体の払出が終了していなくても払出制御手段に対して送出可能である。
【0210】
この実施の形態では、データ出力処理は2msに1回起動されるので、各制御コマンドは2msの間に1コマンドだけ送出可能である。しかし、2ms間のうちで複数のコマンドを送出可能であるように構成することもできる。例えば、図16に示された遊技制御処理において、データ出力処理等を間欠的に複数回実行するようにプログラム構成しておけば、2ms間のうちで複数のコマンドを送出できるようになる。
【0211】
以下、サブ基板(この例では、図柄制御基板80、音声制御基板70、ランプ制御基板37および払出制御基板37)に搭載されている各電気部品制御手段の動作を説明する。
【0212】
まず、音声制御手段の動作について説明する。図43は、音声制御用CPU701が実行するメイン処理を示すフローチャートである。メイン処理では、まず、RAM領域をクリアする等の初期値設定処理が行われる(ステップS201)。その後、この実施の形態では、音声制御用CPU701は、タイマ割込フラグの監視(ステップS202)の確認を行うループ処理に移行する。そして、図44に示すように、タイマ割込が発生すると、音声制御用CPU701は、タイマ割込フラグをセットする(ステップS207)。メイン処理において、タイマ割込フラグがセットされていたら、音声制御用CPU701は、そのフラグをクリアするとともに(ステップS203)、音声制御処理を行う(ステップS205)。
【0213】
この実施の形態では、タイマ割込は2ms毎にかかるとする。すなわち、音声制御処理は、2ms毎に起動される。
【0214】
図45は、割込処理による音声制御コマンド受信処理を示すフローチャートである。主基板31からの音声制御用のINT信号は音声制御用CPU701の割込端子に入力されている。よって、主基板31からのINT信号がオン状態になると、音声制御用CPU701に割込がかかり、図45に示す音声制御コマンドの受信処理が開始される。
【0215】
音声制御コマンドの受信処理において、音声制御用CPU701は、まず、音声制御コマンドデータの入力に割り当てられている入力ポートからデータを読み込む(ステップS221)。そして、2バイト構成の音声制御コマンドのうちの1バイト目を既に受信したか否か確認する(ステップS222)。既に受信したか否かは、受信バッファの1バイト目に有効なデータが設定されているか否かで確認できる。
【0216】
まだ1バイト目を受信していない場合には、受信した1バイトのうちのビット7が「1」であるか否か確認する(ステップS223)。ビット7が「1」であるのは、2バイト構成の音声制御コマンドのうちのMODEバイト(1バイト目)のはずである(図20参照)。ビット7が「1」であれば、有効な1バイト目を受信したとして、受信したコマンドを受信バッファの1バイト目に格納する(ステップS224)。
【0217】
1バイト目を既に受信している場合には、受信した1バイトのうちのビット7が「0」であるか否か確認する(ステップS225)。ビット7が「0」であるのは、2バイト構成の音声制御コマンドのうちのEXTバイト(2バイト目)のはずである(図20参照)。その場合には、ビット7が「0」であれば、有効な2バイト目を受信したとして、受信したコマンドを受信バッファの2バイト目に格納する(ステップS226)。また、通信終了フラグをセットする(ステップS227)。通信終了フラグは、正常に音声制御コマンドを受信したことを示すフラグである。
【0218】
ステップS225において、受信したデータのビット7が「0」でない場合には、受信したデータをあらためて受信バッファの1バイト目に格納する(ステップS228)。
【0219】
上述したように、この実施の形態では、音声制御コマンドは、主基板31から受信側が認識可能に1回だけ送出される。すると、ノイズ等によって、データ化けが発生する可能性も否定できない。そこで、この実施の形態では、2バイト構成の音声制御コマンドのうちの1バイト目(MODE)のビット7を「1」とし、2バイト目(EXT)のビット7を「0」として、受信側で1バイト目を受信したのか2バイト目を受信したのかを識別可能にする。1バイト目にデータ化け等が生じてビット7が「1」でなくなった場合には、ステップS223の判断によって、そのようなデータは廃棄される。また、2バイト目にデータ化け等が生じてビット7が「0」でなくなった場合には、すなわち、「1」になった場合には、ステップS225およびステップS228の処理によって、受信データは1バイト目であると判断される。
【0220】
その後、主基板31の側からは、次の音声制御コマンドの1バイト目が送出されるが、その1バイト目を正しく受信できた場合には、やはり、ステップS225およびステップS228の処理によって、受信データが1バイト目であると判断される。すなわち、その時点から、主基板31から送出された1バイト目は受信側でも1バイト目であると判断される。従って、基板間でデータ化け等が生じても、1個のコマンドは受信側において正しく受信されないが、その後、受信側において、主基板31から送出されたコマンドの2バイト目を1バイト目(MODE)と判断しコマンドの1バイト目を2バイト目(EXT)と判断してしまうようなことはない。
【0221】
図46は、音声制御基板70に搭載されているROMに設定されている音声パターンテーブルの一構成例を示す説明図である。図46に示すように、音声パターンテーブルには、受信しうる音声制御コマンドとそれに対応したパターンデータが設定されている。
【0222】
なお、音声パターンテーブルが設定されたROMは、音声制御用CPU701に内蔵されていてもよいし外付けであってもよい。また、図47には、音声制御手段が受信することのないコマンドも示されているが、受信することのないコマンドに対応する欄を設けておけば、例えば、主基板31から各電気部品制御手段に対して共通コマンドが送出されるように構成した場合に容易に対応できる。すなわち、音声パターンテーブルにおいて、必要のないコマンドについては「変化なし」を示すデータを設定しておき、そのようなコマンドを受信した場合には、音声制御内容を変化させなければよい。
【0223】
図47は、音声制御処理(ステップS205)を示すフローチャートである。音声制御処理において、音声制御用CPU701は、通信終了フラグがセットされているか否か確認する(ステップS231)。通信終了フラグがセットされているということは、音声制御コマンドを受信したことを意味する。
【0224】
そこで、通信終了フラグがセットされていれば、それをクリアし(ステップS232)、受信コマンドを受信バッファからから読み出した後、音声パターンテーブルにおける受信コマンドに対応したパターンデータを読み込む(ステップS233)。そして、読み込んだパターンデータに対応した制御データをROMから読み出し(ステップS234)、読み出した制御データにもとづいて以下の音声制御を行う。制御データとは、音の種類や音継続時間等のデータであり、各パターンデータに対応してROMに設定されている。
【0225】
この実施の形態では、音声合成回路702は、転送リクエスト信号(SIRQ)、シリアルクロック信号(SICK)、シリアルデータ信号(SI)および転送終了信号(SRDY)によって制御される。音声合成回路702は、SIRQがローレベルになると、SICKに同期してSIを1ビットずつ取り込み、SRDYがローレベルになるとそれまでに受信した各SIからなるデータを1つの音声再生用データと解釈する。従って、音声制御用CPU701は、SIRQをオン(ローレベル)にして(ステップS235)、ROMから読み出した制御データをSICKに同期してSIとして出力し(ステップS236)、出力が完了したらSRDYをローレベルにする(ステップS237)。音声合成回路702は、SIによって制御データを受信すると、受信した制御データに応じた音声を発生する。
【0226】
次に、ランプ制御手段の動作について説明する。図48は、ランプ制御用CPU351が実行するメイン処理を示すフローチャートである。メイン処理では、まず、RAM領域をクリアする等の初期値設定処理が行われる(ステップS241)。その後、この実施の形態では、ランプ制御用CPU351は、タイマ割込フラグの監視(ステップS242)の確認を行うループ処理に移行する。そして、図49に示すように、タイマ割込が発生すると、ランプ制御用CPU351は、タイマ割込フラグをセットする(ステップS247)。メイン処理において、タイマ割込フラグがセットされていたら、ランプ制御用CPU351は、そのフラグをクリアするとともに(ステップS243)、ランプ制御処理を行う(ステップS245)。
【0227】
この実施の形態では、タイマ割込は2ms毎にかかるとする。すなわち、ランプ制御処理は、2ms毎に起動される。
【0228】
図50は、割込処理によるランプ制御コマンド受信処理を示すフローチャートである。主基板31からのランプ制御用のINT信号はランプ制御用CPU351の割込端子に入力されている。よって、主基板31からのINT信号がオン状態になると、ランプ制御用CPU351に割込がかかり、図50に示すランプ制御コマンドの受信処理が開始される。
【0229】
ランプ制御コマンドの受信処理において、ランプ制御用CPU351は、まず、ランプ制御コマンドデータの入力に割り当てられている入力ポートからデータを読み込む(ステップS251)。そして、2バイト構成のランプ制御コマンドのうちの1バイト目を既に受信したか否か確認する(ステップS252)。既に受信したか否かは、受信バッファの1バイト目に有効なデータが設定されているか否かで確認できる。
【0230】
まだ1バイト目を受信していない場合には、受信した1バイトのうちのビット7が「1」であるか否か確認する(ステップS253)。ビット7が「1」であるのは、2バイト構成のランプ制御コマンドのうちのMODEバイト(1バイト目)のはずである(図26参照)。ビット7が「1」であれば、有効な1バイト目を受信したとして、受信したコマンドを受信バッファの1バイト目に格納する(ステップS254)。
【0231】
1バイト目を既に受信している場合には、受信した1バイトのうちのビット7が「0」であるか否か確認する(ステップS255)。ビット7が「0」であるのは、2バイト構成のランプ制御コマンドのうちのEXTバイト(2バイト目)のはずである(図26参照)。その場合には、ビット7が「0」であれば、有効な2バイト目を受信したとして、受信したコマンドを受信バッファの2バイト目に格納する(ステップS256)。また、通信終了フラグをセットする(ステップS257)。通信終了フラグは、正常にランプ制御コマンドを受信したことを示すフラグである。
【0232】
ステップS255において、受信したデータのビット7が「0」でない場合には、受信したデータをあらためて受信バッファの1バイト目に格納する(ステップS258)。
【0233】
上述したように、この実施の形態では、ランプ制御コマンドは、主基板31から受信側が認識可能に1回だけ送出される。すると、ノイズ等によって、データ化けが発生する可能性も否定できない。そこで、この実施の形態では、2バイト構成のランプ制御コマンドのうちの1バイト目(MODE)のビット7を「1」とし、2バイト目(EXT)のビット7を「0」として、受信側で1バイト目を受信したのか2バイト目を受信したのかを識別可能にする。1バイト目にデータ化け等が生じてビット7が「1」でなくなった場合には、ステップS253の判断によって、そのようなデータは廃棄される。また、2バイト目にデータ化け等が生じてビット7が「0」でなくなった場合には、すなわち、「1」になった場合には、ステップS255およびステップS258の処理によって、受信データは1バイト目であると判断される。
【0234】
その後、主基板31の側からは、次のランプ制御コマンドの1バイト目が送出されるが、その1バイト目を正しく受信できた場合には、やはり、ステップS255およびステップS258の処理によって、受信データが1バイト目であると判断される。すなわち、その時点から送出された1バイト目は受信側でも1バイト目であると判断される。従って、基板間でデータ化け等が生じても、1個のコマンドは受信側において正しく受信されないが、その後、受信側において、主基板31から送出されたコマンドの2バイト目を1バイト目(MODE)と判断しコマンドの1バイト目を2バイト目(EXT)と判断してしまうようなことはない。
【0235】
図51は、ランプ制御基板35に搭載されているROMに設定されているランプパターンテーブルの一構成例を示す説明図である。図51に示すように、ランプパターンテーブルには、受信しうるランプ制御コマンドとそれに対応した装飾ランプ(遊技盤の飾りランプ)、遊技効果ランプ・LED(枠側の発光体)、賞球ランプ51および球切れランプ52の点灯/滅灯に関するパターンデータが設定されている。
【0236】
なお、ランプパターンテーブルには、遊技盤に設けられている始動記憶表示器18およびゲート通過記憶表示器41に関する欄もあるが、図51では、それらの欄は省略されている。
【0237】
また、ランプパターンテーブルが設定されたROMは、ランプ制御用CPU351に内蔵されていてもよいし外付けであってもよい。また、図51には、ランプ制御手段が受信することのないコマンドも示されているが、受信することのないコマンドに対応する欄を設けておけば、例えば、主基板31から各電気部品制御手段に対して共通コマンドが送出されるように構成した場合に容易に対応できる。すなわち、ランプパターンテーブルにおいて、必要のないコマンドについては「変化なし」を示すデータを設定しておき、そのようなコマンドを受信した場合には、ランプ制御内容を変化させなければよい。
【0238】
図52は、ランプ制御処理(ステップS245)を示すフローチャートである。ランプ制御処理において、ランプ制御用CPU351は、通信終了フラグがセットされているか否か確認する(ステップS261)。通信終了フラグがセットされているということは、ランプ制御コマンドを受信したことを意味する。
【0239】
そこで、通信終了フラグがセットされていれば、それをクリアし(ステップS262)、受信バッファから受信コマンドを読み出した後、ランプパターンテーブルにおける受信コマンドに対応したパターンデータを読み込む(ステップS263)。パターンデータが存在する場合、すなわち、パターンデータが記載されていた場合には(ステップS264)、該当する制御パターンを変更する(ステップS265)。例えば、「9301」のランプ制御コマンドを受信した場合には、装飾ランプに関する制御パターンを変更し、それ以外の遊技効果ランプ・LED、賞球ランプ51および球切れランプの制御パターンを変更しない。また、始動記憶表示器18およびゲート通過記憶表示器41に関する制御パターンも変更しない。そして、ランプ・LED制御処理(ステップS266)を実行する。
【0240】
図53は、パターンデータに対応したランプ・LED制御パターンの一例を示す説明図である。ランプ・LED制御パターンも、やはりROMに設定されている。図53に示された例は、点灯と消灯とを繰り返すように制御する場合のランプ・LED制御パターンであり、点灯時間と消灯時間とが設定されている。
【0241】
図54は、ランプ・LED制御処理(ステップS266)の一例を示すフローチャートである。ランプ・LED制御処理において、ランプ制御用CPU351は、まず、点灯中であるか否かをチェックする(ステップS271)。点灯中であるならば、実際の点灯時間がランプ・LED制御パターンに設定されていた点灯時間を経過したか否か確認する(ステップS272)。経過していれば、制御対象のランプ・LEDを消灯する(ステップS273)。
【0242】
また、点灯中でなければ、実際の消灯時間がランプ・LED制御パターンに設定されていた消灯時間を経過したか否か確認する(ステップS274)。経過していれば、制御対象のランプ・LEDを点灯する(ステップS275)。
【0243】
この例は、点灯と消灯とを繰り返す簡単な例であるが、より複雑な点灯/消灯パターンを実現する場合であっても、図51に例示されたようなランプパターンテーブルにランプ制御コマンドに対応したパターンデータを設定するとともに、各パターンデータに対応したランプ・LED制御パターン(具体的な点灯時間等が設定されているテーブル)を用意しておけば、任意の点灯/消灯パターンを実現することができる。
【0244】
なお、図51に例示されたランプパターンテーブルにおいて、賞球ランプ51および球切れランプ52については、「点灯」または「消灯」が設定されている。その場合、図53に例示されたようなランプ・LED制御パターンには点灯時間または消灯時間として例えば無限大が設定される。そのように設定しておけば、例えば点灯中では、消灯を指示するランプ制御コマンドを受信するまでは点灯を継続することになる。また、賞球ランプ51および球切れランプの表示パターンは点灯または消灯のみに限られず、他の表示パターン例えば点滅のパターンを用いてもよい。
【0245】
以上のように、この実施の形態では、ランプ制御手段が、枠側に設けられているランプやLED等の発光体を制御するとともに、遊技盤に設けられているランプやLED等の発光体を制御する。従って、主基板31とは別にランプ制御基板35が設けられた構成において、発光体制御が簡潔に実現できる。また、遊技制御手段は遊技盤のランプやLED等の発光体を制御する必要がなくなるので、遊技制御手段の発光体制御に要する負荷が軽減され、遊技進行制御にかけられる時間が増大したり、遊技進行制御に割り当てることができるプログラム容量が増大する。
【0246】
また、ランプ制御手段は、枠側に設けられている発光体も遊技盤に設けられている発光体もパターンデータにもとづいて制御する。よって、遊技制御手段からのコマンドに応じて発光体表示制御を行うように構成されていても、ランプ制御手段の構成を簡潔に実現できる。
【0247】
さらに、ランプ制御手段は、賞球ランプ51および球切れランプ52の表示制御もパターンデータにもとづいて行っている。よって、遊技制御手段からのコマンドに応じて賞球ランプ51および球切れランプ52の表示制御を行うように構成されていても、ランプ制御手段の構成を簡潔に実現できる。また、パターンデータにもとづいて制御を行うことから、表示パターンを容易に変更できる。表示パターンを変更する場合には、パターンデータの内容を変更するだけでよく、プログラムを変更しなくてよい。この結果、ランプ制御手段のプログラムを容易に他機種に流用できる。
【0248】
図55は、図柄制御用CPU101が実行するメイン処理を示すフローチャートである。メイン処理では、まず、RAM領域をクリアする等の初期値設定処理が行われる(ステップS281)。その後、この実施の形態では、図柄制御用CPU101は、タイマ割込フラグの監視(ステップS282)の確認を行うループ処理に移行する。そして、図56に示すように、タイマ割込が発生すると、図柄制御用CPU101は、タイマ割込フラグをセットする(ステップS287)。メイン処理において、タイマ割込フラグがセットされていたら、図柄制御用CPU101は、そのフラグをクリアするとともに(ステップS283)、図柄制御プロセス処理を行う(ステップS285)。図柄制御プロセス処理では、制御状態に応じた各プロセスのうち、現在の制御状態に対応したプロセスを選択して実行する。
【0249】
この実施の形態では、タイマ割込は2ms毎にかかるとする。すなわち、図柄制御処理は、2ms毎に起動される。
【0250】
また、図柄制御用CPU101は、音声制御用CPU701やランプ制御用CPU351の場合と同様に、INT信号にもとづく割込処理によって主基板31からの図柄制御コマンドを受信する(図45および図50参照)。
【0251】
すなわち、図柄制御用CPU101は、INT信号にもとづく割込がかかるとまず、図柄制御コマンドデータの入力に割り当てられている入力ポートからデータを読み込み、2バイト構成の図柄制御コマンドのうちの1バイト目を既に受信したか否か確認する。まだ1バイト目を受信していない場合には、受信した1バイトのうちのビット7が「1」であるか否か確認する。ビット7が「1」であれば、有効な1バイト目を受信したとして、受信したコマンドを受信バッファの1バイト目に格納する。
【0252】
1バイト目を既に受信している場合には、受信した1バイトのうちのビット7が「0」であるか否か確認する。ビット7が「0」であれば、有効な2バイト目を受信したとして、受信したコマンドを受信バッファの2バイト目に格納し、通信終了フラグをセットする。
【0253】
以上のような制御によって、音声制御手段やランプ制御手段の場合と同様、図柄制御手段も、基板間でデータ化け等が生ずると1個のコマンドが受信側において正しく受信されない場合があるが、その後、受信側において、主基板31から送出されたコマンドの2バイト目を1バイト目(MODE)と判断しコマンドの1バイト目を2バイト目(EXT)と判断してしまうようなことはない。
【0254】
図57は、この実施の形態で用いられる制御コマンドと、制御内容との関係を示す説明図である。図柄制御用CPU101は、主基板31から図57に示されたような図柄制御コマンドを受信すると、図柄制御プロセス処理(ステップS85)で、受信した図柄制御コマンドに応じた表示制御を行う。
【0255】
図57には、図柄制御手段が受信することのないコマンドも示されているが、、例えば、主基板31から各電気部品制御手段に対して共通コマンドが送出されるように構成した場合に容易に対応できる。すなわち、図柄制御手段がそのようなコマンドを受信した場合には、図柄制御内容を変化させなければよい。すなわち、受信した制御コマンドを無視すればよい。
【0256】
遊技制御手段が、音声制御手段、ランプ制御手段および図柄制御手段に対して共通コマンドを送出し、音声制御手段、ランプ制御手段および図柄制御手段が、不要な受信コマンドを無視するように構成した場合には、遊技制御手段は共通コマンドを扱い各電気部品制御手段毎の制御コマンドを扱わなくてもよいので、遊技制御手段の制御コマンド送出に要する負荷がさらに低減される。
【0257】
すなわち、遊技制御手段は、遊技制御の制御切替時点等の制御コマンド送出タイミングにおいて、制御コマンドをどの電気部品制御手段に送出しなければならないのかを判断する必要はない。その制御コマンドを各電気部品制御手段に一律に送出してしまえばよい。なお、音声制御手段、ランプ制御手段および図柄制御手段の全てについて共通コマンドを適用するのではなく、いずれか2つ、例えば、音声制御手段とランプ制御手段に対して共通コマンドを送出するようにしてもよい。
【0258】
次に、払出制御用CPU371による払出制御について説明する。図58は、電源監視および電源バックアップのための払出制御用CPU371周りの一構成例を示すブロック図である。図58に示すように、第1の電源監視回路(第1の電源監視手段)からの電圧低下信号が、バッファ回路960を介して払出制御用CPU371のマスク不能割込端子(NMI端子)に接続されている。第1の電源監視回路は、遊技機が使用する各種直流電源のうちのいずれかの電源の電圧を監視して電源電圧低下を検出する回路である。この実施の形態では、VSLの電源電圧を監視して電圧値が所定値以下になるとローレベルの電圧低下信号を発生する。VSLは、遊技機で使用される直流電圧のうちで最大のものであり、この例では+30Vである。従って、払出制御用CPU371は、割込処理によって電源断の発生を確認することができる
【0259】
払出制御基板37には、初期リセット回路975も搭載されているが、この実施の形態では、初期リセット回路975は、第2の電源監視回路(第2の電源監視手段)も兼ねている。すなわち、リセットIC976は、電源投入時に、外付けのコンデンサに容量で決まる所定時間だけ出力をローレベルとし、所定時間が経過すると出力をハイレベルにする。また、リセットIC976は、電源基板910に搭載されている第1の電源監視回路が監視する電源電圧と等しい電源電圧であるVSLの電源電圧を監視して電圧値が所定値(例えば+9V)以下になるとローレベルの電圧低下信号を発生する。従って、電源断時には、リセットIC976からの電圧低下信号がローレベルになることによって払出制御用CPU371がシステムリセットされる。なお、図58に示すように、電圧低下信号はリセット信号と同じ出力信号である。
【0260】
リセットIC976が電源断を検知するための所定値は、通常時の電圧より低いが、払出制御用CPU371が暫くの間動作しうる程度の電圧である。また、リセットIC976が、払出制御用CPU371が必要とする電圧(この例では+5V)よりも高い電圧を監視するように構成されているので、払出制御用CPU371が必要とする電圧に対して監視範囲を広げることができる。従って、より精密な監視を行うことができる。
【0261】
+5V電源から電力が供給されていない間、払出制御用CPU371の内蔵RAMの少なくとも一部は、電源基板から供給されるバックアップ電源がバックアップ端子に接続されることによってバックアップされ、遊技機に対する電源が断しても内容は保存される。そして、+5V電源が復旧すると、初期リセット回路975からリセット信号が発せられるので、払出制御用CPU371は、通常の動作状態に復帰する。そのとき、必要なデータがバックアップされているので、停電等からの復旧時には停電発生時の遊技状態に復帰することができる。
【0262】
以上のように、この実施の形態では、電源基板910に搭載されている第1の電源監視回路が、遊技機で使用される直流電圧のうちで最も高い電源VSLの電圧を監視して、その電源の電圧が所定値を下回ったら電圧低下信号(電源断検出信号)を発生する。電源断検出信号が出力されるタイミングでは、IC駆動電圧は、まだ各種回路素子を十分駆動できる電圧値になっている。従って、IC駆動電圧で動作する払出制御基板37の払出制御用CPU371が所定の電力供給停止時処理を行うための動作時間が確保されている。
【0263】
なお、ここでも、第1の電源監視回路は、遊技機で使用される直流電圧のうちで最も高い電源VSLの電圧を監視することになるが、電源断検出信号を発生するタイミングが、IC駆動電圧で動作する電気部品制御手段が所定の電力供給停止時処理を行うための動作時間が確保されるようなタイミングであれば、監視対象電圧は、最も高い電源VSLの電圧でなくてもよい。すなわち、少なくともIC駆動電圧よりも高い電圧を監視すれば、電気部品制御手段が所定の電力供給停止時処理を行うための動作時間が確保されるようなタイミングで電源断検出信号を発生することができる。
【0264】
その場合、上述したように、監視対象電圧は、賞球カウントスイッチ301A等の遊技機の各種スイッチに供給される電圧が+12Vであることから、電源断時のスイッチオン誤検出の防止も期待できる電圧であることが好ましい。すなわち、スイッチに供給される電圧(スイッチ電圧)である+12V電源電圧が落ち始める以前の段階で、電圧低下を検出できることが好ましい。よって、少なくともスイッチ電圧よりも高い電圧を監視することが好ましい。
【0265】
なお、図58に示された構成では、初期リセット回路975は、電源投入時に、コンデンサの容量で決まる期間のローレベルを出力し、その後ハイレベルを出力する。すなわち、リセット解除タイミングは1回だけである。しかし、図11に示された主基板31の場合と同様に、複数回のリセット解除タイミングが発生するような回路構成を用いてもよい。
【0266】
図59は、払出制御用CPU371のメイン処理を示すフローチャートである。メイン処理では、払出制御用CPU371は、まず、RAM領域をクリアする等の初期値設定処理を行う(ステップS291)。なお、内蔵RAMの電源バックアップされたRAM領域(バックアップRAM領域)にデータが設定されている場合には、それらの領域のクリア処理はなされない。その後、この実施の形態では、払出制御用CPU371は、タイマ割込フラグの監視(ステップS292)の確認を行うループ処理に移行する。
【0267】
ステップS291の初期化処理では、後述する総合個数記憶および貸し玉個数記憶の値が0でない場合には、非バックアップRAM領域をクリアする。そして、賞球再開のための設定を行う。例えば、賞球中処理中フラグのセット等を行う。なお、バックアップRAM領域であっても、賞球個数に関わらない領域であるならば、それらのアドレスを指定してクリアするようにしてもよい。さらに、それら処理の他に、2ms毎に定期的にタイマ割込がかかるように払出制御用CPU371に設けられているタイマレジスタの初期設定(タイムアウトが2msであることと繰り返しタイマが動作する設定)が行われる。すなわち、タイマ割込を能動化する処理と、タイマ割込インタバルを設定する処理とが実行される。
【0268】
従って、この実施の形態では、払出制御用CPU371の内部タイマが繰り返しタイマ割込を発生するように設定される。この実施の形態では、繰り返し周期は2msに設定される。そして、図60に示すように、タイマ割込が発生すると、払出制御用CPU371は、タイマ割込フラグをセットする(ステップS297)。
【0269】
払出制御用CPU371は、ステップS702において、タイマ割込フラグがセットされたことを検出すると、タイマ割込フラグをリセットするとともに(ステップS293)、払出制御処理を実行する(ステップS295)。以上の制御によって、この実施の形態では、払出制御処理は2ms毎に起動されることになる。なお、この実施の形態では、タイマ割込処理ではフラグセットのみがなされ、払出制御処理はメイン処理において実行されるが、タイマ割込処理で払出制御処理を実行してもよい。
【0270】
図61は、払出制御用CPU371が内蔵するRAMの使用例を示す説明図である。この例では、バックアップRAM領域に総合個数記憶(例えば2バイト)および貸し玉個数記憶が形成されている。総合個数記憶は、主基板31の側から指示された払出個数の総数を記憶するものである。貸し玉個数記憶は、未払出の球貸し個数を記憶するものである。なお、バックアップRAM領域には、各種フラグ類を設定するための領域もある。また、図61では、非バックアップ領域も示されているが、払出制御用CPU371が内蔵するRAMは全て電源バックアップされていてもよい。
【0271】
図62は、割込処理による払出制御コマンド受信処理を示すフローチャートである。主基板31からのINT信号は払出制御用CPU371の割込端子に入力されている。よって、主基板31からのINT信号がオン状態になると、払出制御用CPU371に割込がかかり、図62に示す払出制御コマンドの受信処理が開始される。
【0272】
払出制御コマンドの受信処理において、払出制御用CPU371は、まず、払出制御コマンドデータの入力に割り当てられている入力ポートから1バイトのデータを読み込む(ステップS852)。読み込んだデータが払出個数指示コマンドであれば(ステップS853)、払出個数指示コマンドで指示された個数を総合個数記憶に加算する(ステップS855)。そうでなければ、通信終了フラグをセットする(ステップS854)。なお、通信終了フラグは、この例では、払出個数指示コマンド以外のコマンドを受信したことを示すフラグである。
【0273】
以上のように、払出制御基板37に搭載された払出制御用CPU371は、主基板31のCPU56から送られた払出個数指示コマンドに含まれる賞球数をバックアップRAM領域(総合個数記憶)に記憶する。
【0274】
図63〜図66は、払出制御処理(ステップS295)の一例を示すフローチャートである。この例では、払出制御用CPU371は、まず、払出停止中であるか否か確認する(ステップS471)。払出停止中でなければ、主基板31から払出停止指示を示す払出制御コマンドを受信したか否か確認する(ステップS472)。受信していれば、払出モータ289を停止するとともに(ステップS473)、内部状態を払出停止状態に設定する(ステップS474)。すなわち、払出制御手段は、賞球払出も球貸しも停止する状態になる。
【0275】
なお、この実施の形態では、払出停止指示のコマンドを受信したら直ちに払出モータ289を停止するが、そのように制御するのではなく、切りのよいところで払出モータ289を停止するようにしてもよい。例えば、遊技球の払出を25個単位で実行し、一単位の払出が完了した時点で払出モータ289を停止するとともに、内部状態を払出停止状態に設定するようにしてもよい。上述したように、球切れスイッチ187a,187bは、払出球通路186a,186bに27〜28個程度の遊技球が存在することを検出できるような位置に設置されているので、主基板31の遊技制御手段が球切れを検出しても、その時点から少なくとも25個の払出は可能である。従って、一単位の払出が完了した時点で払出停止状態にしても問題は生じない。また、一単位の区切りで払出停止状態とすれば、払出再開時の制御が容易になる。
【0276】
払出停止状態であれば、払出制御用CPU371は、主基板31から払出停止解除指示を示す払出制御コマンドを受信したか否か確認する(ステップS475)。受信していなければ、ステップS471に戻る。払出停止解除指示を示す払出制御コマンドを受信していれば、内部状態の払出停止状態を解除する(ステップS476)。すなわち、払出制御手段は、賞球払出および球貸しができる状態に戻る。
【0277】
払出停止状態でなければ、払出制御用CPU371は、ステップS481以降の処理を行う。ステップS481において、払出制御用CPU371は、現在球貸し中であるか否か確認する。球貸し中であれば、ステップS532の球貸し中の処理に移行する。球貸し中でない場合には、賞球処理中であるか否か確認する(ステップS482)。賞球処理中であれば、ステップS513の賞球処理中の処理に移行する。
【0278】
賞球処理中でもなければ、遊技機の外部機器としてのカードユニット50からの球貸し要求信号であるBRQ信号がオンになっているかどうか確認する(ステップS483)。BRQ信号がオンになっていれば、ステップS491以降の処理を行う。BRQ信号がオンになっていなければ、すなわち球貸し要求が発生していなければ、総合個数記憶が0であるか否か確認する(ステップS491)。総合個数記憶が0であれば、すなわち、賞球払出を開始する必要がない場合には、処理を終了する。
【0279】
なお、この実施の形態では、ステップS481〜S491の判断によって球貸しが賞球処理よりも優先されることになるが、賞球処理が球貸しに優先するようにしてもよい。
【0280】
ステップS492において、払出制御用CPU371は、球貸し処理中フラグをオンし、球貸し個数カウンタに単位数を設定して(ステップS493)、EXS信号をオンする(ステップS494)。単位数は、例えば所定単位である100円で貸し出される遊技球の数(例えば25個)である。そして。球払出装置97の下方の球振分部材311を球貸し側に設定するために振分用ソレノイド310を駆動する(ステップS495)。また、払出モータ289をオンして(ステップS496)、図66に示す球貸し中の処理に移行する。
【0281】
なお、払出モータ289をオンするのは、厳密には、カードユニット50が受付を認識したことを示すためにBRQ信号をOFFとしてからである。また、球貸し個数カウンタはバックアップRAM領域の貸し玉個数記憶に形成されている。また、球貸し処理中フラグもバックアップRAM領域に設定される。
【0282】
ステップS491において総合個数記憶が0でなければ、賞球払出を開始する処理を行う。すなわち、賞球処理中フラグをオンし(ステップS505)、球払出装置97の下方の球振分部材311を賞球側に設定し(ステップS506)、払出モータ289をオンする(ステップS507)。そして、賞球払出中処理に移行する。なお、賞球処理中フラグは、バックアップRAM領域に設定される。
【0283】
ステップS513以降の処理は賞球払出中の処理である。賞球払出中の処理において、払出制御用CPU371は、賞球カウントスイッチ301Aの検出出力によって遊技球の払出がなされたか否かの確認を行う。そして、1個の払出が行われたことを確認したら(ステップS513)、総合個数記憶の値を−1する(ステップS514)。また、総合個数記憶の値が0になったら(ステップS515)、払出モータ289をオフするとともに(ステップS516)、賞球処理中フラグをオフする(ステップS517)。
【0284】
総合個数記憶の内容は、遊技機の電源が断しても、所定期間電源基板910のバックアップ電源によって保存される。従って、所定期間中に電源が回復すると、払出制御用CPU371は、総合個数記憶の内容にもとづいて賞球払出処理を継続することができる。
【0285】
払出制御用CPU371は、電源投入時に、バックアップRAM領域のデータを確認するだけで、通常の初期設定処理を行うのか賞球中の状態を復元するのか決定できる。すなわち、簡単な判断によって、未払出賞球について賞球処理再開を行うことができる。
【0286】
なお、払出制御用CPU371は、主基板31から指示された賞球個数を総合個数記憶で総数として管理したが、賞球数毎(例えば15個、10個、6個)に管理してもよい。例えば、賞球数毎に対応した個数カウンタを設け、払出個数指定コマンドを受信すると、そのコマンドで指定された個数に対応する個数カウンタを+1する。そして、賞球数毎の賞球払出が終了すると、対応する個数カウンタを−1する。その場合にも、各個数カウンタはバックアップRAM領域に形成される。よって、遊技機の電源が断しても、所定期間中に電源が回復すれば、払出制御用CPU371は、各個数カウンタの内容にもとづいて賞球払出処理を継続することができる。
【0287】
図66は、払出制御用CPU371による払出制御処理における球貸し中の処理を示すフローチャートである。球貸し処理において、払出制御用CPU371は、球貸しカウントスイッチ301Bの検出出力によって遊技球の払出がなされたか否かの確認を行う。そして、1個の払出が行われたことを確認したら(ステップS532)、球貸し個数カウンタの値を−1する(ステップS533)。また、球貸し個数カウンタの値が0になったら(ステップS534)、カードユニット50に対して、次の球貸し要求の受付が可能になったことを示すためにEXS信号をオフにする(ステップS535)。また、払出モータ289をオフするとともに(ステップS535)、球貸し処理中フラグをオフする(ステップS537)。
【0288】
なお、球貸し要求の受付を示すEXS信号をオフにした後、所定期間内に再び球貸し要求信号であるBRQ信号がオンしたら、払出モータをオフせずに球貸し処理を続行するようにしてもよい。すなわち、所定単位(この例では100円単位)毎に球貸し処理を行うのではなく、球貸し処理を連続して実行するように構成することもできる。
【0289】
貸し玉個数記憶の内容は、遊技機の電源が断しても、所定期間電源基板910のバックアップ電源によって保存される。従って、所定期間中に電源が回復すると、払出制御用CPU371は、貸し玉個数記憶の内容にもとづいて球貸し処理を継続することができる。
【0290】
上記の払出制御では、バックアップRAM領域の貸し玉個数記憶に記憶されている球貸しに関する情報は、球貸し個数カウンタの値である。すなわち、1回の所定単位(この例では100円に対応する単位数:25個)における未払出遊技球数である。しかし、複数回の所定単位の全てについての未払出貸し玉数を貸し玉個数記憶に記憶してもよい。その場合、例えば、500円分の球貸しの要求、すなわち、所定単位の5回分の球貸し要求を、払出制御用CPU371は、あらかじめ全て受け付け、所定単位5回分の球貸しを行うべき旨の情報をバックアップRAM領域の貸し玉個数記憶に記憶する。
【0291】
図67は、そのような制御を実現するために、払出制御用CPU371が実行する払出制御処理の一部を示すフローチャートである。なお、図67に示された処理以前の処理は、図63に示された処理と同じである。この場合には、カードユニット50からのBRQ信号がオンすると(ステップS491)、玉貸し個数カウンタの値が0ならば玉貸し個数カウンタに単位数(この例では25)を設定し、玉貸し個数カウンタの値が0でなければ玉貸し回数カウンタを+1する(ステップS497)。この実施の形態では、玉貸し回数カウンタは玉貸し回数(所定単位の何回分かを示す)を計数するものであり、玉貸し個数カウンタは、各回の払出数を計数するものとして用いられる。
【0292】
さらに、払出制御用CPU371は、EXS信号をオン状態にしてカードユニット50に要求受付を通知すると、次の回のBRQ信号のオンを許可するために直ちにEXS信号をオフにする(ステップS498)。なお、カードユニット50がEXS信号のオンオフを確実に認識できるように、ステップS498の実行前にディレイ時間をおくことが好ましい。
【0293】
そして、図68に示す玉貸し中の処理において、1個の払出が終了していない間、カードユニット50からの玉貸し要求信号であるBRQ信号がオンになっているかどうか確認する(ステップS545)。BRQ信号がオンになっていれば、玉貸し回数カウンタを+1して(ステップS546)、玉貸し要求の受付を示すEXS信号をオン状態にした後に(ステップS547)、EXS信号をオフにする(ステップS548)。
【0294】
また、払出制御用CPU371は、玉貸し個数カウンタの値が0になったときには、玉貸し回数カウンタの値が0であるか否か確認し(ステップS541)、0でなければ玉貸し個数カウンタにあらためて単位数を設定するとともに(ステップS542)、玉貸し回数カウンタの値を1減らす(ステップS543)。玉貸し回数カウンタの値が0であれば、所定単位の複数分の玉貸しが全て完了したことになるので、払出モータをオフするとともに(ステップS536)、玉貸し処理中フラグをオフする(ステップS537)。
【0295】
以上ような制御によって、カードユニット50から所定回連続して球貸し要求が出力される場合に、全ての要求が順次受け付けられる。そして、受け付けたが、その受付に対してまだ払い出しが開始されていないものについては球貸し回数カウンタの値に保存される。
【0296】
球貸し回数カウンタおよび球貸し個数カウンタの値はバックアップRAM領域における貸し玉個数記憶に記憶されるので、遊技機に対する電源が断しても所定期間は保存される。そして、その所定期間内に電源が回復すれば、払出制御用CPU371は、保存されている球貸し回数カウンタおよび球貸し個数カウンタの値にもとづいて球貸し処理を続行することができる。すなわち、払出制御手段が、複数回の球貸し要求を全て受け付けて、その後に順次球貸し処理を実行するように構成されている場合でも、遊技者に対して球貸しに関する不利益を与えることのない制御が実現される。
【0297】
また、複数回の球貸し要求の受付が開始されると同時に実際の球貸し処理も開始されるように構成してもよいが、事前に複数回の球貸し要求を全て受け付け、受付完了後に実際の球貸し処理を開始するように構成してもよい。
【0298】
図69は、払出制御用CPU371が第1の電源監視手段からの割込に応じて実行される停電発生割込処理を示すフローチャートである。電源基板910の電源監視用IC902が電源電圧の低下を検出すると電圧低下信号が電圧低下を示す状態となり、停電発生割込処理が開始される。停電発生割込処理において、払出制御用CPU371は、割込禁止に設定し(ステップS801)、RAMアクセス禁止状態に設定し(ステップS802)、出力ポートをオフ状態にして(ステップS803)、ループ処理に入る。すなわち、何らの処理もしない状態になる。
【0299】
従って、図58に示されたリセットIC976からのリセット信号によって外部から動作禁止状態(システムリセット)にされる前に、内部的に動作停止状態になる。よって、電源断時に確実に払出制御用CPU371は動作停止する。その結果、電源電圧が低下していくことに伴って生ずる可能性がある異常動作に起因するRAMの内容破壊等を確実に防止することができる。
【0300】
なお、この実施の形態では、停電発生割込処理では最終部でプログラムをループ状態にしたが、ホールト(HALT)命令を発行するように構成してもよい。また、割込処理中には他の割込がかからないような仕様のCPUを用いた場合にはステップS801の処理は不要である。また、この実施の形態では、停電発生割込処理(電力供給停止時処理)はNMIに応じて実行されるが、電源基板からの第1の電圧低下信号(第1の電源監視手段からの電圧低下信号)をマスク可能割込割込端子(IRQ端子)に導入して、割込処理(IRQ処理)で電力供給停止時処理を実行してもよい。
【0301】
図70は、払出制御用CPU371が電源投入時に実行する初期化処理(ステップS701)の一部を示すフローチャートである。電源が投入され、または、電源が復旧したときには、払出制御用CPU371は、まず、バックアップRAM領域に形成されている総合個数記憶または貸し玉個数記憶の値が0でないかどうか確認する(ステップS901)。0である場合には、前回の電源オフ時に未払出賞球はなかったことになるので、通常の初期設定処理を行う。すなわち、レジスタおよび全RAM領域をクリアして(ステップS903)、スタックポインタの初期設定を行う(ステップS904)。
【0302】
総合個数記憶または貸し玉個数記憶の値が0でない場合には、アドレスを指定してレジスタと非バックアップRAM領域をクリアする(ステップS905)。そして、賞球または球貸し再開のための設定を行う。例えば、球貸し処理中フラグのセット等を行う(ステップS906)。なお、バックアップRAM領域であっても、賞球個数に関わらない領域であるならば、それらのアドレスを指定してクリアするようにしてもよい。
【0303】
このように、払出制御用CPU371は、電源投入時に、バックアップRAM領域のデータを確認するだけで、通常の初期設定処理を行うのか賞球払出中または球貸し中の状態を復元するのか決定できる。つまり、未払出の遊技球数および賞球処理中フラグと球貸し処理中フラグとはバックアップRAMに保存されているので、払出制御用CPU371は、賞球処理中フラグまたは球貸し処理中フラグがセットされていれば、総合個数記憶または貸し玉個数記憶の内容に応じた処理を続行することができる。すなわち、簡単な判断によって、未払出賞球または未払出貸し玉について処理再開を行うことができる。
【0304】
また、上記の実施の形態では、停電等の電源断が生じたときの電力供給停止時処理として単にRAMアクセス禁止を行っただけであるが、RAM内のデータを対象としてパリティデータを作成し、作成したパリティデータも保存するようにしてもよい。そして、電源投入時の処理において、パリティデータにもとづく確認を行い、RAM内のデータが正しく保存されていたことを確認したら、保存されているデータにもとづく賞球払出処理または球貸し処理を続行するようにしてもよい。
【0305】
以上に説明したように、この実施の形態では、払い出される遊技球の不足が検知されたとき(球切れ時)にも、下皿満タンで遊技球を払い出すべきでないときの、同一のコマンドである払出停止指示のコマンドが遊技制御手段から払出制御手段に通知される(図39参照)。そして、払出制御手段は、払出停止指示に応じて賞球払出を停止する。すなわち、賞球停止をすべき条件が異なっていても、共通のコマンドが遊技制御手段から払出制御手段に送出される。従って、遊技制御手段から払出制御手段に対する情報伝達に関する負荷が低減される。その結果、遊技制御手段におけるプログラム容量が節減されて遊技制御に回せるプログラム容量が増える等の利点が生ずる。
【0306】
また、球切れ解除についても、下皿満タンの解消についても、同一のコマンドである払出停止解除指示のコマンドが遊技制御手段から払出制御手段に通知される。そして、払出制御手段は、払出停止指示に応じて賞球払出を可能な状態に戻す。すなわち、賞球停止解除の原因が異なっていても、共通のコマンドが遊技制御手段から払出制御手段に送出される。その結果、やはり、遊技制御手段から払出制御手段に対する情報伝達に関する負荷が低減される。
【0307】
また、払出制御手段は、払出停止指示に応じて球貸しを停止する。すなわち、球貸し停止をすべき条件が異なっていても、共通のコマンドが遊技制御手段から払出制御手段に送出される。従って、遊技制御手段から払出制御手段に対する情報伝達に関する負荷が低減される。その結果、遊技制御手段におけるプログラム容量が節減されて遊技制御に回せるプログラム容量が増える等の利点が生ずる。
【0308】
そして、払出制御手段は、払出停止指示に応じて球貸しを可能な状態に戻す。すなわち、球貸し停止解除の原因が異なっていても、共通のコマンドが遊技制御手段から払出制御手段に送出される。その結果、やはり、遊技制御手段から払出制御手段に対する情報伝達に関する負荷が低減される。
【0309】
なお、上記の実施の形態では、払出制御手段は払出停止指示のコマンドを受信すると球貸しも賞球払出もともに停止し、払出停止解除指示に応じて球貸しも賞球払出もともに可能な状態に戻したが、賞球に関する払出停止指示と球貸しに関する払出停止指示とを別コマンドとし、賞球に関する払出停止解除指示と球貸しに関する払出停止解除指示とを別コマンドとしてもよい。その場合でも、賞球停止/停止解除をすべき条件が異なっていても共通のコマンドが遊技制御手段から払出制御手段に送出され、球貸し停止/停止解除をすべき条件が異なっていても共通のコマンドが遊技制御手段から払出制御手段に送出されるように構成することができる。
【0310】
しかし、払出制御手段が払出停止指示のコマンドを受信すると、球貸しも賞球払出もともに停止し、払出停止解除指示のコマンドを受信すると、球貸しも賞球払出もともに可能な状態にすれば、すなわち、1つのコマンドで、球貸しも賞球払出も停止し、また、停止状態を解除すれば、それぞれについての停止指示コマンドおよび停止解除指示コマンドを用いる場合に比べて遊技制御手段から払出制御手段に対する情報伝達に関する負荷がさらに低減される。
【0311】
なお、上記の各実施の形態では、記憶手段としてRAMを用いた場合を示したが、記憶手段として、電気的に書き換えが可能な記憶手段であればRAM以外のものを用いてもよい。また、上記の実施の形態では、払出手段は球貸しも賞球払出も行える構成であったが、球貸しを行う機構と賞球払出を行う機構とが独立していても本発明を適用することができる。その場合、球貸しを行う機構と賞球払出を行う機構とが独立していても、払出制御手段が両方の機構を制御するように構成されていれば、上記の実施の形態のように1つのコマンドで球貸しも賞球払出も停止/停止解除を指示するように構成することがより有効になる。
【0312】
【発明の効果】
以上のように、本発明によれば、遊技機を、遊技制御用マイクロコンピュータが、表示用出力回路から表示制御手段にコマンドを送出する場合と、払出用出力回路から払出制御手段にコマンドを送出する場合とで、同一のコマンド出力処理のサブルーチンを呼び出すことによってコマンド出力モジュールを共用して、決定した表示用出力回路または払出用出力回路にコマンドを出力するように構成したので、それらのコマンドを作成したり出力したりする処理が容易になり、その結果、遊技制御用マイクロコンピュータのコマンド送出に要する負担を軽くすることができる効果がある。
【0313】
遊技制御用マイクロコンピュータが、表示制御手段にコマンドを送出する場合と払出制御手段にコマンドを送出する場合とで、同一のコマンド作成処理のサブルーチンを呼び出すことによってコマンドを作成するように構成されている場合には、遊技制御用マイクロコンピュータが実行する遊技制御プログラムにおける制御コマンド作成部分が簡素化される。
【0316】
遊技制御用マイクロコンピュータが、少なくとも、表示制御手段にコマンドを送出する際、および払出制御手段にコマンドを送出する際に、コマンド送出先となる制御手段が受信可能に情報を一回だけ出力するように構成されている場合には、遊技制御手段における制御コマンド送出のための制御がさらに簡略化され、遊技制御手段の制御コマンド送出に要する負荷がさらに軽減される効果がある。
【0318】
表示用出力回路および払出用出力回路は、情報出力のみが可能な不可逆性情報出力手段であるように構成されている場合には、主基板への不正信号の入力が防止され、不正行為を受けにくくすることができる効果がある。
【0319】
表示制御手段に対するコマンドおよび払出制御手段に対するコマンドが入力される入力回路は、情報の入力のみが可能な不可逆性情報入力手段であるように構成されている場合には、主基板に対して電気部品制御手段を介して不正信号が供給されてしまうことが防止され、不正行為を受けにくくすることができる効果がある。
【0320】
遊技制御用マイクロコンピュータが、入賞に応じて払い出される景品としての遊技媒体の数量を通知するためのコマンドを、以前の入賞に応じた遊技媒体の払出が終了していなくても払出制御手段に対して送出可能であるように構成されている場合には、遊技制御手段は入賞等の所定条件の成立を記憶するために大きな記憶領域を持たなくてよく、遊技制御手段の賞球制御に関する負担を軽減することができる。
【0321】
払出制御手段が、電力供給が停止しても、未払出の景品としての遊技媒体残数を所定期間記憶保持可能であるように構成されている場合には、停電等の不測の電源断が生じても、電源復旧後に記憶内容にもとづく景品払出処理を続行することができるので、遊技者に不利益が与えられることを防止できる。
【0322】
払出制御手段は、遊技媒体貸出要求に応じて払出手段を制御して遊技媒体の払出を行わせることが可能であり、電力供給が停止しても、未払出の貸出遊技媒体残数を所定期間記憶保持可能であるように構成されている場合には、停電等の不測の電源断が生じても、電源復旧後に記憶内容にもとづく遊技媒体貸出処理を続行することができるので、遊技者に不利益が与えられることを防止できる。
【図面の簡単な説明】
【図1】 パチンコ遊技機を正面からみた正面図である。
【図2】 パチンコ遊技機の裏面に設けられている各基板を示す説明図である。
【図3】 パチンコ遊技機の機構板を背面からみた背面図である。
【図4】 機構板に設置されている中間ベースユニット周りの構成を示す正面図である。
【図5】 球払出装置を示す分解斜視図である。
【図6】 遊技制御基板(主基板)の回路構成を示すブロック図である。
【図7】 図柄制御基板内の回路構成を示すブロック図である。
【図8】 音声制御基板内の回路構成を示すブロック図である。
【図9】 ランプ制御基板内の回路構成を示すブロック図である。
【図10】 払出制御基板および球払出装置の構成要素などの賞球に関連する構成要素を示すブロック図である。
【図11】 電源監視および電源バックアップのためのCPU周りの一構成例を示すブロック図である。
【図12】 電源基板の一構成例を示すブロック図である。
【図13】 主基板におけるCPUが実行するメイン処理を示すフローチャートである。
【図14】 初期化処理を示すフローチャートである。
【図15】 2msタイマ割込処理を示すフローチャートである。
【図16】 遊技制御処理を示すフローチャートである。
【図17】 普通図柄の変動の様子と当り動作の関係を示すタイミング図である。
【図18】 遊技の進行状況と特別図柄の変動等の関係を示すタイミング図である。
【図19】 特別図柄の変動と図柄制御コマンドとの関係を示すタイミング図である。
【図20】 図柄制御コマンドのコマンド形態の一例を示す説明図である。
【図21】 図柄制御コマンドの内容の一例を示す説明図である。
【図22】 図柄制御コマンドの送出形態の一例を示すタイミング図である。
【図23】 音声制御コマンドのコマンド形態の一例を示す説明図である。
【図24】 音声制御コマンドの内容の一例を示す説明図である。
【図25】 音声制御コマンドの送出形態の一例を示すタイミング図である。
【図26】 ランプ制御コマンドのコマンド形態の一例を示す説明図である。
【図27】 ランプ制御コマンドの内容の一例を示す説明図である。
【図28】 ランプ制御コマンドの送出形態の一例を示すタイミング図である。
【図29】 払出制御コマンドのコマンド形態の一例を示す説明図である。
【図30】 払出制御コマンドの内容の一例を示す説明図である。
【図31】 払出制御コマンドの送出形態の一例を示すタイミング図である。
【図32】 払出制御コマンドの送出形態の他の例を示すタイミング図である。
【図33】 特別図柄プロセス処理を示すフローチャートである。
【図34】 プロセスデータのデータ構成を示す説明図である。
【図35】 特別図柄プロセス処理で実行されるプロセスデータ/タイマ設定処理サブルーチンを示すフローチャートである。
【図36】 特別図柄プロセスタイマ設定処理を示すフローチャートである。
【図37】 遊技制御処理における出力データ設定処理を示すフローチャートである。
【図38】 遊技制御処理におけるスイッチ処理の賞球制御に関連する部分を示すフローチャートである。
【図39】 遊技制御処理における入賞球信号処理の一例を示すフローチャートである。
【図40】 遊技制御処理における入賞球信号処理の一例を示すフローチャートである。
【図41】 データ出力処理の一例を示すフローチャートである。
【図42】 コマンド送出サブルーチンを示すフローチャートである。
【図43】 音声制御用CPUが実行するメイン処理を示すフローチャートである。
【図44】 タイマ割込処理を示すフローチャートである。
【図45】 コマンド受信割込処理を示すフローチャートである。
【図46】 音声パターンテーブルの一構成例を示す説明図である。
【図47】 音声制御処理を示すフローチャートである。
【図48】 ランプ制御用CPUが実行するメイン処理を示すフローチャートである。
【図49】 タイマ割込処理を示すフローチャートである。
【図50】 コマンド受信割込処理を示すフローチャートである。
【図51】 ランプパターンテーブルの一構成例を示す説明図である。
【図52】 ランプ制御処理を示すフローチャートである。
【図53】 パターンデータに対応したランプ・LED制御パターンの一例を示す説明図である。
【図54】 ランプ・LED制御処理の一例を示すフローチャートである。
【図55】 図柄制御用CPUが実行するメイン処理を示すフローチャートである。
【図56】 タイマ割込処理を示すフローチャートである。
【図57】 図柄制御コマンドと、制御内容との関係を示す説明図である。
【図58】 電源監視および電源バックアップのための払出制御用CPU周りの一構成例を示すブロック図である。
【図59】 払出制御用CPUが実行するメイン処理を示すフローチャートである。
【図60】 払出制御用CPUの2msタイマ割込処理を示すフローチャートである。
【図61】 払出制御手段におけるRAMの一構成例を示す説明図である。
【図62】 払出制御用CPUが実行するコマンド受信処理を示すフローチャートである。
【図63】 払出制御処理を示すフローチャートである。
【図64】 払出制御処理を示すフローチャートである。
【図65】 払出制御処理を示すフローチャートである。
【図66】 払出制御処理を示すフローチャートである。
【図67】 払出制御処理の他の例を示すフローチャートである。
【図68】 払出制御処理の他の例を示すフローチャートである。
【図69】 払出制御用CPUが実行する停電発生割込処理を示すフローチャートである。
【図70】 払出制御用CPUの初期化処理の一例を示すフローチャートである。
【符号の説明】
31 遊技制御基板(主基板)
35 ランプ制御基板
37 払出制御基板
51 賞球ランプ
52 球切れランプ
53 基本回路
56 CPU
70 音声制御基板
80 図柄制御基板
101 図柄制御用CPU
351 ランプ制御用CPU
701 音声制御用CPU
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a gaming machine such as a pachinko gaming machine, a coin gaming machine, or a slot machine in which a game is performed according to a player's operation, and particularly, a game is performed according to a player's operation in a gaming area on a gaming board. It relates to gaming machines.
[0002]
[Prior art]
As a gaming machine, for example, a game medium such as a game ball is launched into a game area by a launching device, and when a game medium is won in a prize area such as a prize opening provided in the game area, a predetermined number of prize balls are given to the player. Some are paid out. Further, a variable display unit capable of changing the display state is provided, and is configured to give a predetermined game value to the player when the display result of the variable display unit becomes a predetermined specific display mode There is.
[0003]
Note that the game value is the right that the state of the variable winning ball device provided in the gaming area of the gaming machine is advantageous for a player who is likely to win a ball, or the advantageous state for a player. Or a condition that a condition for paying out premium game media is likely to be satisfied.
[0004]
In a pachinko game machine, the combination of a specific display mode with a predetermined display result of a variable display unit that displays special symbols is usually referred to as “big hit”. When the big hit occurs, for example, the big winning opening is opened a predetermined number of times, and the game shifts to a big hit gaming state where the hit ball is easy to win. And in each open period, if there is a prize for a predetermined number (for example, 10) of the big prize opening, the big prize opening is closed. And the number of times the special winning opening is opened is fixed to a predetermined number (for example, 16 rounds). An opening time (for example, 29.5 seconds) is determined for each opening, and even if the number of winnings does not reach a predetermined number, the big winning opening is closed when the opening time elapses. Further, when a predetermined condition (for example, winning in the V zone provided in the big prize opening) is not established at the time when the big prize opening is closed, the big hit gaming state is ended.
[0005]
In such a gaming machine, a speaker is provided and various sound effects are emitted from the speaker as the game progresses in order to enhance the gaming effect. In addition, light emitters such as lamps and LEDs are provided, and these light emitters are turned on and off as the game progresses in order to enhance the gaming effect. Generally, sound control for generating sound effects is performed by game control means for controlling the progress of the game. Further, the lighting / extinguishing control of the light emitter is performed by a game control means for controlling the progress of the game. Then, if the model of the gaming machine is different, the method of generating the sound effect is different, and the pattern of lighting / extinguishing of the lamp and LED is different, so the configuration of the game control means must be changed accordingly. Therefore, if the models are different, it is necessary to redesign the game control means, which increases the design cost.
[0006]
In order to avoid such a problem, a sound control board equipped with sound control means is provided separately from a game control board equipped with game control means, or a light emitter control board equipped with light emitter control means is game controlled. It may be provided separately from the substrate, and a control command may be sent from the game control means to the sound control means or the light emitter control means as the game progresses. In addition, for the purpose of reducing the burden on the game control means, a display control board on which display control means for performing variable display control of the variable display unit is mounted is provided separately from the game control board. Hereinafter, each board may be referred to as an electrical component control board. Further, the control means mounted on the electric component control board may be referred to as an electric component control means.
[0007]
Further, in a gaming machine in which a player launches a game medium such as a game ball into a game area with a launching device and plays a game, when a game medium wins a prize area such as a prize opening provided in the game area, a predetermined number The prize ball is paid out to the player. The game media is paid out by a payout means. The payout means is controlled by the payout control means. Accordingly, the game control means for controlling the game progress of the gaming machine instructs the payout control board the number of winning balls corresponding to the winning. The payout control means performs control to pay out the number of game media corresponding to the instruction from the payout means.
[0008]
It should be noted that the player receives a game ball by lending a coin or inserting a prepaid card or the like into the card insertion slot. The payout means of the gaming machine detects coin insertion or card insertion and pays out a predetermined number of game balls to the player. Since the payout means is controlled by the payout control means, the game ball lending control is also executed by the payout control means.
[0009]
[Problems to be solved by the invention]
When a display control board, a payout control board, etc. are provided separately from the game control board, the game control means must send control commands to the display control board or the payout control board. Since the game control means controls the progress of the game, the control burden is large. In such a state, since the control for sending the control command must be further performed, the load on the game control means becomes extremely high.
[0010]
Therefore, the present invention provides a gaming machine that can reduce the burden required for sending a control command of the game control means when at least the display control means and the payout control means are provided independently of the game control means. The purpose is to do.
[0011]
[Means for Solving the Problems]
The gaming machine according to the present invention is A player can play a predetermined game, and a plurality of winning areas are provided, and game media are paid out as prizes according to the winning of the gaming medium to each winning area, and a plurality of types of symbols can be changed. indicate Variable display Preparation , It becomes a big hit gaming state that is advantageous to the player when the stop symbol of the variable display part becomes a specific display mode A gaming machine, According to the game control program stored in the ROM Game control to control the progress of the game Microcomputer And game control Microcomputer Electrical component control means for performing processing for controlling electrical components provided in the gaming machine in response to a command from For A payout means for paying out game media that can be used, and at least as an electrical component control means, According to commands input from the game control microcomputer Display control means for controlling the display of the variable display section; In response to a command for notifying the quantity of game media as a prize input from a game control microcomputer There is a payout control means for controlling the payout means to pay out the game medium, A game control board on which a game control microcomputer is mounted includes a display output circuit which is an output circuit for commands sent to the display control means and a payout output circuit which is an output circuit for commands sent to the payout control means And the game control microcomputer sends a command for starting the variable display of the symbol to the display control means via the display output circuit at the start of the variable display of the symbol, and the variable display in the big hit gaming state As a prize to be paid out in accordance with a prize when a game medium wins a prize area, a command for designating the display state of the game is sent to the display control means via a display output circuit. Command sending control for performing control to send a command for notifying the quantity of game media to the payout control means via the payout output circuit And a designation means for designating which of the display control means and the payout control means the command sending control means performs to send the command, and when the variable display portion starts variable display of the symbol, A command capable of specifying a variable display pattern from the start to the end of the change of symbols is sent to the display control means, and a command indicating stop of all symbols is sent to the display control means when the variable display of symbols is finished. , After sending the command at the start of variable display of the symbol, the command transmission control means does not send a command for changing the symbol display state of the variable display unit until a command indicating stop of all symbols is sent. Display control command creation means for creating a command for starting variable display and a command for designating the display state of the variable display section, and notification of the quantity of game media whose data amount is the same as the command created by the display control command creation means And a payout control command creating means for creating a command for determining whether to output the command to the display output circuit or the payout output circuit according to the designation of the designation means, and displaying from the display output circuit The same command is used when the command is sent to the control means and when the command is sent from the payout output circuit to the payout control means. The command output module is shared by calling an output processing subroutine, and the command is output to the determined display output circuit or payout output circuit. The display control means can play a command that can specify the variable display pattern of the game. When receiving from the control microcomputer, the variable display unit starts variable display of the symbol, and when a command indicating stop of all symbols is received from the game control microcomputer, the variable display unit of the variable display unit ends variable display and the stop symbol is displayed. Control display It is characterized by that.
[0012]
Game control Microcomputer When sending a command to the display control means and when sending a command to the payout control means, Same Command creation Create a command by calling a processing subroutine It may be configured to.
[0015]
Game control Microcomputer At least when the command is sent to the display control means and when the command is sent to the payout control means, the control means as the command destination is input Possible command Only once Send It may be configured to.
[0017]
Display output circuit and payout output circuit Is an irreversible information output means that can only output information Is It may be configured as follows.
[0018]
The input circuit to which the command for the display control means and the command for the payout control means are input may be configured to be an irreversible information input means capable of only inputting information.
[0019]
Game control Microcomputer Is Winning Gifts to be paid out according to As A command to notify the quantity of game media Winning The game medium may be sent out to the payout control means even if the payout of the game medium corresponding to is not completed.
[0020]
The payout control means is the unpaid premium even if the power supply is stopped. As Game media of The remaining number may be configured to be stored and retained for a predetermined period.
[0021]
The payout control means can control the payout means in accordance with the game medium lending request to cause the game medium to be paid out. Even if the power supply stops, the payout control means can calculate the remaining number of loaned game media for a predetermined period. You may be comprised so that memory | storage holding is possible.
[0022]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
First, the overall configuration of a pachinko gaming machine that is an example of a gaming machine will be described. FIG. 1 is a front view of the pachinko gaming machine 1 as seen from the front. Here, a pachinko gaming machine is shown as an example of a gaming machine, but the present invention is not limited to a pachinko gaming machine, and may be a coin gaming machine, a slot machine, or the like.
[0023]
As shown in FIG. 1, the pachinko gaming machine 1 has a glass door frame 2 formed in a frame shape. There is a hitting ball supply tray 3 on the lower surface of the glass door frame 2. Under the hitting ball supply tray 3, there are provided an extra ball receiving tray 4 for storing a payout ball overflowing from the hitting ball supply tray 3 and a hitting operation handle (operation knob) 5 for firing the hitting ball. A game board 6 is detachably attached to the rear side of the glass door frame 2. A game area 7 is provided on the front surface of the game board 6.
[0024]
Near the center of the game area 7, there is provided a variable display device 8 including a variable display unit 9 for variably displaying a plurality of types of symbols and a variable display 10 using 7 segment LEDs. Further, a passage memory display (ordinary symbol memory display) 41 composed of four LEDs is provided below the variable display 10. In this embodiment, the variable display section 9 has three symbol display areas of “left”, “middle”, and “right”. A passing gate 11 for guiding a hit ball is provided on the side of the variable display device 8. The hit ball that has passed through the passing gate 11 is guided to the start winning opening 14 through the ball outlet 13. In the passage between the passage gate 11 and the ball exit 13, there is a gate switch 12 that detects a hit ball that has passed through the passage gate 11. The winning ball that has entered the start winning opening 14 is guided to the back of the game board 6 and detected by the start opening switch 17. A variable winning ball device 15 that opens and closes is provided below the start winning opening 14. The variable winning ball device 15 is opened by a solenoid 16.
[0025]
An open / close plate 20 that is opened by a solenoid 21 in a specific gaming state (big hit state) is provided below the variable winning ball device 15. In this embodiment, the opening / closing plate 20 is a means for opening and closing the special winning opening. Of the winning balls guided from the opening / closing plate 20 to the back of the game board 6, the winning ball entering one (V zone) is detected by the V count switch 22. A winning ball from the opening / closing plate 20 is detected by the count switch 23. At the bottom of the variable display device 8, a start winning memory display 18 having four display units for displaying the number of winning balls that have entered the start winning opening 14 is provided. In this example, with the upper limit being four, each time there is a start prize, the start prize storage display 18 increases the number of lit display units one by one. Then, each time the variable display of the variable display unit 9 is started, the lit display unit is reduced by one.
[0026]
The game board 6 is provided with a plurality of winning openings 19, 24, and winning of the game balls to the winning openings 19, 24 is detected by winning opening switches 19a, 24a. Decorative lamps 25 blinking during the game are provided around the left and right sides of the game area 7, and an outlet 26 for absorbing a hit ball that has not won a prize is provided below. Two speakers 27 that emit sound effects are provided on the left and right upper portions outside the game area 7. On the outer periphery of the game area 7, a game effect LED 28a and game effect lamps 28b and 28c are provided.
[0027]
In this example, a prize ball lamp 51 that is lit when there is a remaining number of prize balls is provided in the vicinity of one speaker 27, and a sphere that is lit when a supply ball is cut near the other speaker 27. A cut lamp 52 is provided. Further, FIG. 1 also shows a card unit 50 that is installed adjacent to the pachinko gaming machine 1 and enables lending of a ball by inserting a prepaid card.
[0028]
The card unit 50 has a usable indicator lamp 151 indicating whether or not it is in a usable state, and when the remaining amount information recorded in the card has a fraction (a number less than 100 yen), the fraction is indicated as a hitting tray. 3, a fraction display switch 152 for displaying on a frequency display LED provided in the vicinity of 3, a connecting table direction indicator 153 indicating which side of the pachinko gaming machine 1 corresponds to the card unit 50, in the card unit 50 Check the card insertion indicator lamp 154 indicating that a card is inserted, the card insertion slot 155 into which a card as a recording medium is inserted, and the mechanism of the card reader / writer provided on the back of the card insertion slot 155. In some cases, a card unit lock 156 is provided for releasing the card unit 50.
[0029]
The hit ball fired from the hit ball launching device enters the game area 7 through the hit ball rail, and then descends the game area 7. When the hit ball is detected by the gate switch 12 through the passing gate 11, the display number of the variable display 10 changes continuously. Further, when the hit ball enters the start winning opening 14 and is detected by the start opening switch 17, the symbol in the variable display portion 9 starts to rotate if the variation of the symbol can be started. If it is not in a state where the change of the symbol can be started, the start winning memory is increased by one.
[0030]
The rotation of the image in the variable display unit 9 stops when a certain time has elapsed. If the combination of images at the time of the stop is a combination of jackpot symbols, the game shifts to a jackpot gaming state. That is, the opening / closing plate 20 is opened until a predetermined time elapses or a predetermined number (for example, 10) of hit balls wins. When the hit ball enters the specific winning area while the opening / closing plate 20 is opened and is detected by the V count switch 22, a right to continue is generated and the opening / closing plate 20 is opened again. The generation of the continuation right is allowed a predetermined number of times (for example, 15 rounds).
[0031]
When the combination of images in the variable display section 9 at the time of stop is a combination of jackpot symbols with probability fluctuations, the probability of the next jackpot increases. That is, it becomes a more advantageous state for the player in a high probability state. Further, when the stop symbol on the variable display 10 is a predetermined symbol (winning symbol), the variable winning ball device 15 is opened for a predetermined time. Further, in the high probability state, the probability that the stop symbol in the variable display 10 becomes a winning symbol is increased, and the opening time and the number of times of opening of the variable winning ball device 15 are increased.
[0032]
Next, each board | substrate arrange | positioned at the back surface of the pachinko game machine 1 is demonstrated.
As shown in FIG. 2, on the back surface of the pachinko gaming machine 1, a ball storage tank 38 is provided above the mechanism plate in the frame 2 </ b> A, and the pachinko gaming machine 1 is installed above the gaming machine installation island. The game balls are supplied to the ball storage tank 38. The game balls in the ball storage tank 38 pass through the guide basket 39 and reach the ball payout device covered with the prize ball case 40A.
[0033]
On the back side of the gaming machine, there are installed a variable display control unit 29 for controlling the variable display unit 9, a game control board (main board) 31 on which a game control microcomputer and the like are mounted. Further, a payout control board 37 on which a payout control microcomputer for performing ball payout control and the like, and a hitting ball launching device for hitting a hitting ball into the game area 7 using the rotational force of the motor are installed. Furthermore, a sound for controlling the sound generation from the lamp 27, the game effect LED 28a, the game effect lamps 28b and 28c, the prize ball lamp 51, the ball break lamp 52 and the like, and the speaker 27. A launch control board 91 for controlling the control board 70 and the ball hitting device is also provided.
[0034]
Furthermore, a power supply board 910 on which a power supply circuit for generating DC30V, DC21V, DC12V and DC5V is mounted is provided, and a terminal board 160 provided with terminals for outputting various information to the outside of the gaming machine is installed above. Has been. Near the center, an information terminal board (external information output device) 34 having terminals for outputting various information from the main board 31 to the outside of the gaming machine is installed. In FIG. 2, signals from the lamp control board 35 and the sound control board 70 are sent to the speaker 27, game effect LEDs 28a, game effect lamps 28b and 28c, a prize ball lamp 51 and a ball break lamp provided on the frame side. Although the electrical relay board A77 for supplying to 52 is shown, other relay boards are also provided if necessary for signal relay.
[0035]
FIG. 3 is a rear view of the mechanism plate of the pachinko gaming machine 1 as seen from the back. The game balls stored in the ball storage tank 38 pass through the guide rod 39, pass through the ball break detectors (ball break switches) 187a, 187b and pass through the ball supply rods 186a, 186b as shown in FIG. The delivery device 97 is reached. The game balls paid out from the ball payout device 97 are supplied to the hitting ball supply tray 3 provided on the front surface of the pachinko gaming machine 1 through the connection port 45. A surplus ball passage 46 communicating with the surplus ball receiving tray 4 provided on the front surface of the pachinko gaming machine 1 is formed on the side of the communication port 45. A lot of premium balls based on the winnings are paid out and the hitting ball supply tray 3 becomes full. Finally, when the game balls reach the contact port 45 and further game balls are paid out, the game balls are surplus via the surplus ball passage 46. It is guided to the ball receiving tray 4. When the game ball is further paid out, the sensing lever 47 presses the full tank switch 48 and the full tank switch 48 is turned on. In this state, the rotation of the stepping motor in the ball dispensing device 97 is stopped, the operation of the ball dispensing device 97 is stopped, and the driving of the ball hitting device 34 is also stopped.
[0036]
In order to perform prize ball payout control, signals from a winning opening switch (not shown), the start opening switch 17 and the V count switch 22 are sent to the main board 31. The CPU 56 of the main board 31 knows that a winning corresponding to six prize ball payout has occurred when the start port switch 17 is turned on. Further, when the count switch 23 is turned on, it is known that a winning corresponding to 15 prize ball payouts has occurred. Then, when the winning opening switch is turned on, it is known that a winning corresponding to ten winning ball payouts has occurred. In this embodiment, for example, a game ball won in the winning opening 24 is detected by a winning opening switch 24a provided in a winning ball flow path from the winning opening 24 and won in the winning opening 19. Is detected by a winning port switch 19a provided in a winning ball flow path from the winning port 19.
[0037]
Next, the configuration of the intermediate base unit installed on the mechanism plate 36 will be described. In the intermediate base unit, ball supply rods 186a and 186b and a ball dispensing device 97 are installed. As shown in FIG. 4, connection concave protrusions 182 are formed on the upper and lower sides of the intermediate base unit. The connection concave protrusion 182 connects and fixes the intermediate base unit and the upper base unit and the lower base unit of the mechanism plate 36.
[0038]
A passage body 184 is fixed to the upper part of the intermediate base unit. A ball dispensing device 97 is fixed to the lower part of the passage body 184. The passage body 184 has payout ball passages 186a and 186b for flowing down two rows of game balls whose flow direction has been changed to the left and right directions by a curve rod 174 (see FIG. 3). On the upstream side of the payout ball passages 186a, 186b, ball break switches 187a, 187b are installed. The ball break switches 187a and 187b detect the presence or absence of a game ball in the payout ball passages 186a and 186b. When the ball break switches 187a and 187b no longer detect a game ball, the payout motor ( The rotation of the ball (not shown in FIG. 4) is stopped and the ball payout is immobilized, and the ball break lamp 52 enters the ball break notification state.
[0039]
The ball break switches 187a and 187b are locked by locking pieces 188 at positions where it can be detected that about 27 to 28 game balls are present in the payout ball passages 186a and 186b.
[0040]
The central portion of the passage body 184 is formed in a shape that curves to the left and right so as to weaken the ball pressure of the game ball flowing down inside. A stop hole 189 is formed between the payout ball passages 186a and 186b. A mounting boss provided in the intermediate base unit is fitted into the back surface of the stop hole 189. In this state, the set screw is screwed, and the passage body 184 is fixed to the intermediate base unit. The passage body 184 can be aligned by the locking protrusion 185 provided on the intermediate base unit before being screwed.
[0041]
Below the passage body 184, a ball stopper 190 is provided for supplying the game ball to the ball payout device 97 and stopping the supply of the game ball to the ball payout device 97 in the event of a failure. A ball payout device 97 installed below the ball stopper 190 is housed in a rectangular parallelepiped case 198. Projections are provided at four places on the left and right sides of the case 198. The lower end of the case 198 is fitted into the elastic engagement piece provided at the lower part of the intermediate base unit in a state where each protrusion is engaged with the positioning protrusion provided on the intermediate base unit.
[0042]
FIG. 5 is an exploded perspective view of the ball dispensing device 97. The configuration and operation of the ball dispensing device 97 will be described with reference to FIG. In the ball dispensing device 97 in this embodiment, a stepping motor (dispensing motor) 289 rotates a screw 288 to pay out pachinko balls one by one. Note that the ball payout device 97 pays out not only a prize ball based on a prize but also a game ball to be lent.
[0043]
As shown in FIG. 5, the ball dispensing device 97 has two cases 198a and 198b. Engagement protrusions 280 are provided at two positions on the left and right sides of the cases 198a and 198b. In addition, ball supply paths 281a and 281b are formed in the cases 198a and 198b, respectively. The ball supply paths 281a and 281b have curved surfaces 282a and 282b, and ball feed horizontal paths 284a and 284b are formed below the ends of the curved surfaces 282a and 282b. Furthermore, ball discharge paths 283a and 283b are formed at the ends of the ball feed horizontal paths 284a and 284b.
[0044]
The ball supply paths 281a and 281b, the ball feed horizontal paths 284a and 284b, and the ball discharge paths 283a and 283b are formed in front of partition walls 295a and 295b that divide the cases 198a and 198b in the front-rear direction. Further, a ball pressure buffering member 285 is sandwiched between the cases 198a and 198b in front of the partition walls 295a and 295b. The ball pressure buffering member 285 distributes the balls supplied to the ball dispensing device 97 to the left and right sides and guides the balls to the ball supply paths 281a and 281b.
[0045]
In addition, below the ball pressure buffering member 285, a payout motor position sensor using a light emitting element (LED) 286 and a light receiving element (not shown) is provided. The light emitting element 286 and the light receiving element are provided at a predetermined interval. The tip of the screw 288 is inserted within this interval. The ball pressure buffering member 285 is completely housed and fixed inside the cases 198a and 198b.
[0046]
Screws 288 that are rotated by a payout motor 289 are disposed in the ball feed horizontal paths 284a and 284b. The payout motor 289 is fixed to the motor fixing plate 290, and the motor fixing plate 290 is fitted into fixing grooves 291a and 291b formed at the rear of the partition walls 295a and 295b. In this state, the motor shaft of the payout motor 289 protrudes in front of the partition walls 295a and 295b, so that the screw 288 is fixed in front of the protrusion. On the outer periphery of the screw 288, there is provided a spiral projection 288a for moving the game ball placed on the ball feed horizontal paths 284a, 284b forward by the rotation of the payout motor 289.
[0047]
A recess is formed at the tip of the screw 288 so as to accommodate the light emitting element 286, and two notches 292 are formed 180 degrees apart from each other on the outer periphery of the recess. Therefore, during one rotation of the screw 288, the light from the light emitting element 286 is detected twice by the light receiving element through the notch 292.
[0048]
In other words, the payout motor position sensor including the light emitting element 286 and the light receiving element is for stopping the screw 288 at a fixed position, and detects that the payout operation has been performed. The wiring from the light emitting element 286, the light receiving element, and the payout motor 289 are collectively drawn out from a drawing hole formed below the rear portions of the cases 198a and 198b and connected to the connector.
[0049]
When the payout motor 289 rotates in a state where the game balls are placed on the ball feed horizontal paths 284a and 284b, the game balls are moved forward on the ball feed horizontal paths 284a and 284b by the spiral protrusion 288a of the screw 288. Moving. And finally, it falls to the ball discharge paths 283a and 283b from the end of the ball feed horizontal paths 284a and 284b. At this time, the left and right ball feed horizontal paths 284a and 284b are alternately dropped. That is, each time the screw 288 is rotated halfway, one game ball falls from one side. Therefore, each time one game ball falls, the light from the light emitting element 286 is detected by the light receiving element.
[0050]
As shown in FIG. 4, a ball sorting member 311 is provided below the ball dispensing device 97. The ball sorting member 311 is driven by the sorting solenoid 310. For example, when the solenoid 310 is on, the ball sorting member 311 falls to the right, and when it is off, the ball sorting member 311 falls to the left. Below the sorting solenoid 310, a prize ball count switch 301A and a ball lending count switch 301B by proximity switches are provided. At the time of a winning ball based on winning, the ball sorting member 311 falls to the right side, and balls from the ball discharge paths 283a and 283b both pass the winning ball count switch 301A. Further, at the time of lending a ball, the ball sorting member 311 falls to the left side, and balls from the ball discharge paths 283a and 283b both pass the ball lending count switch 301B. Accordingly, the ball payout device 97 can change the payout flow path between the winning ball and the ball lending and pay out a predetermined number of game media.
[0051]
In this way, by providing the ball sorting member 311, the ball that has fallen through the two ball passages passes only one of the prize ball count switch 301 </ b> A and the ball lending count switch 301 </ b> B. Accordingly, the number of winning balls or the number of balls lent can be immediately grasped from the detection outputs of the winning ball count switch 301A and the ball lending count switch 301B without determining whether the ball is a winning ball or a lending ball.
[0052]
FIG. 6 is a block diagram illustrating an example of a circuit configuration in the main board 31. 6 also shows a payout control board 37, a lamp control board 35, a sound control board 70, a launch control board 91, and a symbol control board 80. The main circuit board 31 includes a basic circuit 53 for controlling the pachinko gaming machine 1 according to a program, a gate switch 12, a start port switch 17, a V count switch 22, a count switch 23 winning port switches 19a and 24a, a full switch 48 and a prize. A switch circuit 58 for supplying a signal from the ball count switch 301A to the basic circuit 53, and a solenoid circuit 59 for driving the solenoid 16 for opening / closing the variable winning ball apparatus 15 and the solenoid 21 for opening / closing the opening / closing plate 20 in accordance with a command from the basic circuit 53. And are installed.
[0053]
Further, according to the data given from the basic circuit 53, the jackpot information indicating the occurrence of the jackpot, the starting information indicating the number of starting winning balls used for starting the image display of the variable display unit 9, and the probability change indicating that the probability variation has occurred. An information output circuit 64 for outputting information and the like to a host computer such as a hall management computer is included.
[0054]
The basic circuit 53 includes a ROM 54 that stores a game control program and the like, a RAM 55 that is an example of storage means used as a work memory, a CPU 56 that performs a control operation in accordance with a control program, and an I / O port unit 57. In this embodiment, the ROM 54 and RAM 55 are built in the CPU 56. That is, the CPU 56 is a one-chip microcomputer. The one-chip microcomputer only needs to incorporate at least the RAM 55, and the ROM 54 and the I / O port unit 57 may be externally attached or built-in. The I / O port unit 57 is a terminal capable of inputting and outputting information in the microcomputer.
[0055]
Further, the main board 31 includes an initial reset circuit 65 for resetting the basic circuit 53 when power is turned on, and an address signal supplied from the basic circuit 53 to decode any I / O port 57. An address decode circuit 67 for outputting a signal for selecting the / O port is provided.
In addition, there is switch information input to the main board 31 from the ball dispensing device 97, but these are omitted in FIG.
[0056]
A ball hitting device for hitting and launching a game ball is driven by a drive motor 94 controlled by a circuit on the launch control board 91. Then, the driving force of the drive motor 94 is adjusted according to the operation amount of the operation knob 5. That is, the circuit on the firing control board 91 is controlled so that the hit ball is fired at a speed corresponding to the operation amount of the operation knob 5.
[0057]
In this embodiment, the lamp control means mounted on the lamp control board 35 controls the display of the start memory indicator 18, the gate passing memory indicator 41 and the decoration lamp 25 provided on the game board. At the same time, display control of the game effect lamps / LEDs 28a, 28b, 28c, the prize ball lamp 51 and the ball-out lamp 52 provided on the frame side is performed. Here, the lamp control means is an example of a light emitter control means. The display control of the variable display unit 9 for variably displaying the special symbol and the variable display 10 for variably displaying the normal symbol is performed by a symbol control means (display control means) mounted on the symbol control board 80.
[0058]
FIG. 7 shows the circuit configuration in the symbol control board 80, LCD (Liquid Crystal Display) 82, the variable display 10, which is an example of realization of the variable display unit 9, and the output ports (ports A and B) 571 of the main board 31. , 572 and output buffer circuits 63A and 63B. The output port 571 outputs 8-bit data, and the output port 572 outputs a 1-bit strobe signal (INT signal).
[0059]
The symbol control CPU 101 operates according to a program stored in the control data ROM 102. When an INT signal is input from the main board 31 via the noise filter 107 and the input buffer circuit 105B, the symbol control is performed via the input buffer circuit 105A. Receive commands. As the input buffer circuits 105A and 105B, for example, general-purpose ICs 74HC540 and 74HC14 can be used. When the symbol control CPU 101 does not include an I / O port, an I / O port is provided between the input buffer circuits 105A and 105B and the symbol control CPU 101.
[0060]
Then, the symbol control CPU 101 performs display control of the screen displayed on the LCD 82 in accordance with the received symbol control command. Specifically, a command according to the symbol control command is given to the VDP 103. The VDP 103 reads out necessary data from the character ROM 86. The VDP 103 generates image data to be displayed on the LCD 82 according to the input data, and outputs R, G, B signals and a synchronization signal to the LCD 82.
[0061]
7 also shows a reset circuit 83 for resetting the VDP 103, an oscillation circuit 85 for supplying an operation clock to the VDP 103, and a character ROM 86 for storing frequently used image data. The frequently used image data stored in the character ROM 86 is, for example, a person, animal, or an image made up of characters, figures, symbols, or the like displayed on the LCD 82.
[0062]
The input buffer circuits 105A and 105B can pass signals only in the direction from the main board 31 toward the symbol control board 80. Therefore, there is no room for signals to be transmitted from the symbol control board 80 side to the main board 31 side. That is, the input buffer circuits 105A and 105B constitute irreversible information input means together with the input ports. Even if the tampering is added to the circuit in the symbol control board 80, the signal output by the tampering is not transmitted to the main board 31 side.
[0063]
The outputs of the output ports 571 and 572 may be output to the symbol control board 80 as they are. However, by providing output buffer circuits 63A and 63B capable of transmitting signals only in one direction, the main board 31 and the symbol control board 80 are provided. One-way signal transmission can be made more reliable. That is, the output buffer circuits 63A and 63B constitute irreversible information output means together with the output ports.
[0064]
In addition, for example, a three-terminal capacitor or ferrite bead is used as the noise filter 107 that cuts off the high-frequency signal. However, even if noise is placed between the boards in the symbol control command due to the presence of the noise filter 107, the influence is removed. Is done. A noise filter may be provided also on the output side of the buffer circuits 63A and 63B of the main board 31.
[0065]
FIG. 8 is a block diagram showing a configuration example of the voice control command signal transmission portion of the main board 31 and the voice control board 70. In this embodiment, a voice control command for instructing voice output from the speaker 27 provided outside the gaming area 7 is output from the main board 31 to the voice control board 70 as the game progresses.
[0066]
As shown in FIG. 8, the voice control command is output from the output ports (output ports C and D) 573 and 574 of the I / O port unit 57 in the basic circuit 53. The output port 573 outputs 8-bit data, and the output port 574 outputs a 1-bit INT signal. In the audio control board 70, each signal from the main board 31 is input to the audio control CPU 701 via the input buffer circuits 705 and 705B. When the audio control CPU 701 does not have an I / O port, an I / O port is provided between the input buffer circuits 705A and 705B and the audio control CPU 701.
[0067]
Then, for example, a voice synthesis circuit 702 using a digital signal processor generates voice and sound effects according to instructions from the voice control CPU 701 and outputs them to the volume switching circuit 703. The volume switching circuit 703 sets the output level of the audio control CPU 701 to a level corresponding to the set volume and outputs the level to the volume amplification circuit 704. The volume amplifier circuit 704 outputs the amplified audio signal to the speaker 27.
[0068]
As the input buffer circuits 705A and 705B, for example, 74HC540 and 74HC14, which are general-purpose CMOS-ICs, are used. The input buffer circuits 705A and 705B can pass signals only in the direction from the main board 31 toward the audio control board 70. Therefore, there is no room for signals to be transmitted from the voice control board 70 side to the main board 31 side. Therefore, even if unauthorized modification is added to the circuit in the audio control board 70, a signal output by the unauthorized modification is not transmitted to the main board 31 side. A noise filter may be provided on the input side of the input buffer circuits 705A and 705B.
[0069]
In the main board 31, buffer circuits 67A and 67B are provided outside the output ports 573 and 574. As the buffer circuits 67A and 67B, for example, general-purpose CMOS-ICs 74HC250 and 74HC14 are used. According to such a configuration, since a signal input from the outside to the inside of the main board 31 is blocked, it is possible to further reliably eliminate a signal line from which a signal may be given from the voice control board 70 to the main board 31. be able to. A noise filter may be provided on the output side of the buffer circuits 67A and 67B.
[0070]
FIG. 9 is a block diagram showing signal transmission / reception portions in the main board 31 and the lamp control board 35. In this embodiment, the game effect LED 28a, the game effect lamps 28b and 28c provided on the outside of the game area 7, and the decoration lamp 25 provided on the game board are turned on / off, and the prize ball lamp 51 and the ball are out of play. A lamp control command indicating turning on / off of the lamp 52 is output from the main board 31 to the lamp control board 35. Further, a lamp control command indicating the number of lighting of the start memory display 18 and the gate passing memory display 41 is also output from the main board 31 to the lamp control board 35.
[0071]
As shown in FIG. 9, the lamp control command related to the lamp control is output from the output ports (output ports E and F) 575 and 576 of the I / O port unit 57 in the basic circuit 53. The output port 575 outputs 8-bit data, and the output port 576 outputs a 1-bit INT signal. In the lamp control board 35, a control command from the main board 31 is input to the lamp control CPU 351 via the input buffer circuits 355A and 355B. When the lamp control CPU 351 does not include an I / O port, an I / O port is provided between the input buffer circuits 355A and 355B and the lamp control CPU 351.
[0072]
In the lamp control board 35, the lamp control CPU 351 performs the game effect LED 28 a and the game effect lamp according to the turn-on / off pattern of the game effect LED 28 a, the game effect lamps 28 b and 28 c and the decoration lamp 25 defined according to each control command. 28b, 28c, and the decoration lamp 25 are turned on / off signals. The on / off signal is output to the game effect LED 28a, the game effect lamps 28b and 28c, and the decoration lamp 25. The on / off pattern is stored in the built-in ROM or external ROM of the lamp control CPU 351.
[0073]
In the main board 31, the CPU 56 outputs a control command for instructing the lighting of the prize ball lamp 51 when there is an unpaid prize ball remaining in the stored contents of the RAM 55, and the above-mentioned payout ball passage 186 a, When the ball break switch 187a, 187b (see FIG. 4) installed upstream of 186b does not detect a game ball, a control command for instructing lighting of the ball break lamp 52 is output. In the lamp control board 35, each control command is input to the lamp control CPU 351 via the input buffer circuits 355A and 355B. The lamp control CPU 351 turns on / off the prize ball lamp 51 and the ball-out lamp 52 in accordance with these control commands. The on / off pattern is stored in the built-in ROM or external ROM of the lamp control CPU 351.
[0074]
Further, the lamp control CPU 351 outputs a light on / off signal to the start memory display 18 and the gate passage memory display 41 in accordance with the control command.
[0075]
As the input buffer circuits 355A and 355B, for example, 74HC540 and 74HC14 which are general-purpose CMOS-ICs are used. The input buffer circuits 355A and 355B can pass signals only in the direction from the main board 31 toward the lamp control board 35. Therefore, there is no room for signals to be transmitted from the lamp control board 35 side to the main board 31 side. Even if unauthorized modification is added to the circuit in the lamp control board 35, the signal output by the unauthorized modification is not transmitted to the main board 31 side. Note that a noise filter may be provided on the input side of the input buffer circuits 355A and 355B.
[0076]
In the main board 31, buffer circuits 62A and 62B are provided outside the output ports 575 and 576. As the buffer circuits 62A and 62B, for example, general-purpose CMOS-ICs 74HC250 and 74HC14 are used. According to such a configuration, since a signal input from the outside to the inside of the main board 31 is blocked, a signal line that can give a signal from the lamp control board 70 to the main board 31 is further reliably eliminated. be able to. A noise filter may be provided on the output side of the buffer circuits 62A and 62B.
[0077]
FIG. 10 is a block diagram showing components related to the prize ball, such as components of the payout control board 37 and the ball payout device 97. As shown in FIG. 10, the detection signal from the full switch 48 is input to the I / O port 57 of the main board 31 via the relay board 71. The full tank switch 48 is a switch for detecting a full tank of the surplus ball receiving tray 4.
[0078]
A detection signal from the ball break switch 187 (187a, 187b) is input to the I / O port 57 of the main board 31 via the relay board 72 and the relay board 71. The ball break switch 187 is a switch that detects the presence or absence of a game ball in the payout ball passage.
[0079]
When there is a win, a payout control command indicating the number of winning balls is input from the main board 31 to the payout control board 37. A payout control command indicating the number of winning balls is input to the I / O port 372a via the input buffer circuit 373A. An INT signal is input to the interrupt terminal of the CPU via the input buffer circuit 373B. Each buffer in the input buffer circuits 373A and 373B can pass a signal only in the direction from the main board 31 toward the payout control board 37. Therefore, there is no room for signals to be transmitted from the payout control board 37 side to the main board 31 side. Even if unauthorized modification is added to the circuit in the payout control board 37, a signal output by the unauthorized modification is not transmitted to the main board 31 side. In the main board 31, buffer circuits 68A and 68B are provided outside the output ports 577A and 577B for outputting the payout control command. According to such a configuration, since a signal input from the outside to the inside of the main board 31 is blocked, a signal line in which a signal may be given from the payout control board 37 to the main board 31 is more reliably eliminated. be able to.
[0080]
The CPU 56 of the main board 31 instructs the ball payout prohibition when the detection signal from the ball break switch 187 indicates a ball shortage state or when the detection signal from the full tank switch 48 indicates a full tank state. Send out a payout control command. When the payout control command for instructing the ball payout prohibition is received, the payout control CPU 371 of the payout control board 37 stops the ball payout process.
[0081]
Further, a detection signal from the prize ball count switch 301 </ b> A is also input to the I / O port 57 of the main board 31 via the relay board 72 and the relay board 71. Further, the prize ball count switch 301A and the ball lending count switch 301B are provided in the payout mechanism portion of the ball payout device 97, and detect the game balls actually paid out.
[0082]
When there is a win, a payout control command indicating the number of winning balls is input to the payout control board 37 from the output ports (ports G and H) 577A and 577B of the main board 31. The output port 577 outputs 8-bit data, and the output port 578 outputs a 1-bit strobe signal (INT signal). A payout control command indicating the number of winning balls is input to the I / O port 372a via the input buffer circuit 373. The payout control CPU 371 inputs a payout control command via the I / O port 372a, and drives the ball payout device 97 in accordance with the payout control command to perform prize ball payout. In this embodiment, the payout control CPU 371 is a one-chip microcomputer and incorporates at least a RAM.
[0083]
The payout control CPU 371 outputs a ball lending number signal indicating the number of lending balls to the terminal board 160 and a buzzer driving signal to the buzzer board 75 via the output port 372g. A buzzer is mounted on the buzzer substrate 75. Further, an error signal is output to the error display LED 374 via the output port 372e.
[0084]
Further, the detection signal of the detection signal of the prize ball count switch 301 </ b> A is input to the input port 372 b of the payout control board 37 via the relay board 72. A drive signal from the payout control board 37 to the payout motor 289 is transmitted to the payout motor 289 in the prize ball mechanism portion of the ball payout device 97 via the output port 372c and the relay board 72. The drive signal from the dispensing control board 37 to the sorting solenoid 310 is transmitted to the sorting solenoid 310 of the ball dispensing apparatus 97 via the output port 372d and the relay board 72.
[0085]
The card unit 50 is equipped with a card unit control microcomputer. Further, the card unit 50 is provided with a fraction display switch 152, a connecting table direction indicator 153, a card insertion display lamp 154, and a card insertion slot 155 (see FIG. 1). The balance display board 74 is connected with a frequency display LED, a ball lending switch, and a return switch provided in the vicinity of the hitting ball supply tray 3.
[0086]
A ball lending switch signal and a return switch signal are given from the balance display board 74 to the card unit 50 via the payout control board 37 in accordance with the player's operation. Further, a card balance display signal indicating a prepaid card balance and a ball lending display signal are given to the balance display board 74 from the card unit 50 via the payout control board 37. Between the card unit 50 and the payout control board 37, unit operation signals (BRDY signals), ball lending request signals (BRQ signals), ball lending completion signals (EXS signals), and pachinko machine operation signals (PRDY signals) are I / O. Exchanged via port 372f.
[0087]
When the power of the pachinko gaming machine 1 is turned on, the payout control CPU 371 of the payout control board 37 outputs a PRDY signal to the card unit 50. When a card is received in the card unit 50, the ball lending switch is operated and a ball lending switch signal is input, the card unit control microcomputer outputs a BRDY signal to the payout control board 37. When a predetermined delay time elapses from this point, the card unit control microcomputer outputs a BRQ signal to the payout control board 37. Then, the payout control CPU 371 of the payout control board 37 turns on the EXS signal in accordance with the BRQ signal and drives the payout motor 289 to pay out a predetermined number of lending balls to the player. When the payout is completed, the payout control CPU 371 sets the EXS signal to the card unit 50 in the OFF state.
[0088]
As described above, all signals from the card unit 50 are input to the payout control board 37. Accordingly, with respect to the ball lending control, no signal is input from the card unit 50 to the main board 31, and there is no room for an illegal signal input from the card unit 50 side to the basic circuit 53 of the main board 31. The main board 31 and the payout control board 37 are mounted with driver circuits for driving solenoids, motors and lamps, but these circuits are omitted in FIG.
[0089]
In this embodiment, the RAM in the main board 31 and the payout control board 37 is backed up by a backup power source. That is, even if the power supply to the gaming machine is stopped, the contents of the RAM are saved for a predetermined period. When each CPU detects a decrease in power supply voltage, it performs a predetermined process and waits for power recovery. Further, when the power is turned on, each CPU restores the state before the power is turned off based on the stored data when the data is stored in the RAM. Each input port shown in FIG. 10 may be built in the payout control CPU 371.
[0090]
FIG. 11 is a block diagram showing a configuration example around the CPU 56 of the main board 31 for power supply monitoring and power supply backup. As shown in FIG. 11, the voltage drop signal from the first power supply monitoring circuit (first power supply monitoring means) is connected to the non-maskable interrupt terminal (NMI terminal) of the CPU 56. The first power supply monitoring circuit is a circuit that monitors the voltage of any one of the various DC power supplies used by the gaming machine and detects a power supply voltage drop. In this embodiment, the power supply voltage of VSL is monitored, and a low level voltage drop signal is generated when the voltage value falls below a predetermined value. VSL is the largest DC voltage used in gaming machines, and is + 30V in this example. Therefore, the CPU 56 can confirm the occurrence of power interruption by the interrupt process. In this embodiment, the first power supply monitoring circuit is mounted on a power supply board described later.
[0091]
Although the initial reset circuit 65 is also shown in FIG. 11, in this embodiment, the initial reset circuit 65 also serves as a second power supply monitoring circuit (second power supply monitoring means). That is, when the power is turned on, the reset IC 651 sets the output to the low level for a predetermined time determined by the capacity of the external capacitor, and sets the output to the high level when the predetermined time has elapsed. That is, the reset signal is raised to a high level to make the CPU 56 operable. The reset IC 651 monitors the power supply voltage of VSL, which is the power supply voltage equal to the power supply voltage monitored by the first power supply monitoring circuit, and the voltage value is a predetermined value (the first power supply monitoring circuit outputs a voltage drop signal). When the voltage is lower than the power supply voltage value), a low level voltage drop signal is generated. Therefore, the CPU 56 performs a predetermined power supply stop process in response to the voltage drop signal from the first power supply monitoring circuit, and then the system is reset. In this embodiment, the reset signal and the voltage drop signal from the second power supply monitoring circuit are the same signal.
[0092]
As shown in FIG. 11, the reset signal from the reset IC 651 is input to the NAND circuit 947 and also input to the clear terminal of the counter IC 941 via the inverting circuit (NOT circuit) 944. The counter IC 941 counts the clock signal from the oscillator 943 when the input to the clear terminal becomes low level. The Q5 output of the counter IC 941 is input to the NAND circuit 947 via the NOT circuits 945 and 946. The Q6 output of the counter IC 941 is input to the clock terminal of the flip-flop (FF) 942. The D input of the flip-flop 942 is fixed at a high level, and the Q output is input to an OR circuit (OR circuit) 949. The output of the NAND circuit 947 is introduced into the other input of the OR circuit 949 via the NOT circuit 948. The output of the OR circuit 949 is connected to the reset terminal of the CPU 56. According to such a configuration, since the reset signal (low level signal) is given twice to the reset terminal of the CPU 56 when the power is turned on, the CPU 56 surely starts operation.
[0093]
For example, the detection voltage of the first power supply monitoring circuit (voltage that outputs a voltage drop signal) is + 22V, and the detection voltage of the second power supply monitoring circuit is + 9V. In such a configuration, since the first power monitoring circuit and the second power monitoring circuit monitor the voltage of the same power supply VSL, the timing when the first voltage monitoring circuit outputs the voltage drop signal. And the timing at which the second voltage monitoring circuit outputs the voltage drop signal can be reliably set to a desired predetermined period. The desired predetermined period is a period from when the power supply stop process is started in response to the voltage drop signal from the first power supply monitoring circuit until the power supply stop process is reliably completed.
[0094]
In this example, the first detection condition for the first power supply monitoring means to output the detection signal is that the + 30V power supply voltage has dropped to + 22V, and the second power supply monitoring means outputs the detection signal. The second detection condition that becomes is that the + 30V power supply voltage is lowered to + 9V. However, the voltage value used here is an example, and other values may be used.
[0095]
However, although the monitoring range is narrowed, it is also possible to use a + 5V power supply voltage as the monitoring voltage of the first voltage monitoring circuit and the second voltage monitoring circuit. Also in that case, the detection voltage of the first voltage monitoring circuit is set higher than the detection voltage of the second voltage monitoring circuit.
[0096]
While power is not supplied from the + 5V power source that is the driving power source of the CPU 56 or the like, at least a part of the RAM is backed up by the backup power source supplied from the power supply board, and the contents are preserved even if the power source for the gaming machine is cut off. The When the + 5V power supply is restored, a reset signal is issued from the initial reset circuit 65, so that the CPU 56 returns to a normal operation state. At that time, since necessary data is backed up, it is possible to return to the gaming state at the time of the power failure when recovering from the power failure.
[0097]
11 shows a configuration in which a reset signal (low level signal) is given twice to the reset terminal of the CPU 56 when the power is turned on. However, even if the rising timing of the reset signal is only once, the reset is surely released. When using the CPU to be used, the circuit elements denoted by reference numerals 941 to 949 are not necessary. In that case, the output of the reset IC 651 is directly connected to the reset terminal of the CPU 56.
[0098]
FIG. 12 is a block diagram illustrating a configuration example of the power supply board 910 of the gaming machine. The power supply board 910 is installed independently of the electric component control boards such as the main board 31, the symbol control board 80, the voice control board 70, the lamp control board 35, and the payout control board 37, and each electric part control board in the gaming machine and Generates voltage used by mechanical components. In this example, AC24V, VSL (DC + 30V), DC + 21V, DC + 12V, and DC + 5V are generated. A capacitor 916 serving as a backup power supply is charged from a line of power supply for driving DC + 5V, that is, an IC or the like on each substrate.
[0099]
The transformer 911 converts AC voltage from the AC power source into 24V. The AC 24V voltage is output to the connector 915. The rectifier circuit 912 also generates a DC voltage of +30 V from AC 24 V and outputs it to the DC-DC converter 913 and the connector 915. The DC-DC converter 913 generates + 22V, + 12V, and + 5V and outputs them to the connector 915. The connector 915 is connected to, for example, a relay board, and power of a voltage necessary for each electric component control board and the mechanism component is supplied from the relay board.
[0100]
The + 5V line from the DC-DC converter 913 branches to form a backup + 5V line. A large-capacitance capacitor 916 is connected between the backup + 5V line and the ground level. Capacitor 916 has power so that the storage state can be maintained with respect to the backup RAM of the electrical component control board when the power supply to the gaming machine is cut off (RAM that is backed up by power, that is, storage means that can be in the storage content storage state). Backup power supply. Further, a backflow preventing diode 917 is inserted between the + 5V line and the backup + 5V line.
[0101]
A battery that can be charged from a + 5V power supply may be used as the backup power supply. In the case of using a battery, a rechargeable battery is used in which the capacity disappears when a state in which no power is supplied from the +5 V power source continues for a predetermined time.
[0102]
The power supply board 910 is mounted with a power monitoring IC 902 that constitutes the first power monitoring circuit described above. The power monitoring IC 902 detects the occurrence of power interruption by introducing the VSL power supply voltage and monitoring the VSL power supply voltage. Specifically, when the VSL power supply voltage becomes equal to or lower than a predetermined value (+22 V in this example), a voltage drop signal is output because the power supply is cut off. The power supply voltage to be monitored is preferably higher than the power supply voltage (+5 V in this example) of the circuit element mounted on each electric component control board. In this example, VSL, which is a voltage immediately after being converted from AC to DC, is used. The voltage drop signal from the power monitoring IC 902 is supplied to the main board 31, the payout control board 37, and the like.
[0103]
The predetermined value for the power monitoring IC 902 to detect the power-off is lower than the normal voltage, but is a voltage that allows the CPU on each electrical component control board to operate for a while. Further, the power monitoring IC 902 is configured to monitor a voltage that is higher than a voltage for driving a circuit element such as a CPU (+5 V in this example) and immediately after being converted from AC to DC. Therefore, the monitoring range can be expanded for the voltage required by the CPU. Therefore, more precise monitoring can be performed. Furthermore, when VSL (+ 30V) is used as the monitoring voltage, the voltage supplied to the various switches of the gaming machine is + 12V, so that it can be expected to prevent erroneous switch-on detection at the time of instantaneous power interruption. That is, when the voltage of the + 30V power supply is monitored, it is possible to detect a decrease in the level before + 12V created after the creation of + 30V starts to drop. Therefore, when the voltage of the + 12V power supply decreases, the switch output becomes in the on state. However, if the power supply interruption is recognized by monitoring the + 30V power supply voltage that decreases faster than + 12V, the power supply is turned on before the switch output shows the on state. It is possible to enter a state of waiting for recovery and not detect switch output.
[0104]
Further, since the power monitoring IC 902 is mounted on the power supply board 910 separate from the electric component control board, the voltage drop signal can be supplied from the first power supply monitoring circuit to the plurality of electric component control boards. Even if there are any number of electrical component control boards that require a voltage drop signal, it is only necessary to provide one first power supply monitoring means. Therefore, each electrical component control means in each electrical component control board performs the return control described later. Even if it goes, the cost of the gaming machine does not rise so much.
[0105]
In the configuration shown in FIG. 12, the detection output (voltage drop signal) of the power monitoring IC 902 is supplied to the respective electric component control boards (for example, the main board 31 and the payout control board 37) via the buffer circuits 918 and 919. However, for example, a configuration may be adopted in which one detection output is transmitted to the relay board and the same signal is distributed from the relay board to each electric component control board. Further, a buffer circuit corresponding to the number of substrates that require a voltage drop signal may be provided.
[0106]
Next, the operation of the gaming machine will be described.
FIG. 13 is a flowchart showing main processing executed by the CPU 56 on the main board 31. When the power to the gaming machine is turned on, in the main process, the CPU 56 first confirms whether or not it is a time of recovery from a power failure (step S1). Whether or not the power failure has been recovered is confirmed by, for example, a power-off flag set in the backup RAM area when the power is cut off.
[0107]
If it is time to recover from a power failure, a data check (parity check in this example) of the backup RAM area is performed (step S3). In the case of recovery after an unexpected power failure, the data in the backup RAM area should have been saved, so the check result is normal. If the check result is not normal, the internal state cannot be returned to the state when the power is cut off, and therefore an initialization process that is executed when the power is turned on not when the power failure is restored is executed (steps S4 and S2).
[0108]
If the check result is normal, the CPU 56 performs a game state recovery process for returning the internal state to the state at the time of power-off (step S5) and clears the power-off flag (step S6). Then, it returns to the address indicated by the program counter stored in the backup RAM area (the execution address when the power is turned off is set).
[0109]
If it is not time to recover from a power failure, the CPU 56 executes normal initialization processing (steps S1 and S2). Thereafter, in the main process, the process proceeds to a loop process in which the monitoring of the timer interrupt flag (step S6) is confirmed. In the loop, display random number update processing (step S7) is also executed.
[0110]
Here, it is confirmed in step S1 whether or not the recovery from the power failure, and if the recovery from the power failure, the parity check is performed. First, the parity check is performed and the check result is not normal. If it is determined that the power is not recovered from the power failure, the initialization process of step S2 is executed. If the check result is normal, the game state return process may be performed. That is, it may be determined whether or not recovery from a power failure is made based on the result of the parity check.
[0111]
Further, when determining whether or not to execute the power failure recovery processing, that is, when determining whether or not to restore the gaming state, according to the special process flag or the like in the stored RAM data or the start winning memory number data, If it is confirmed that the gaming machine is in a game standby state (not changing in design, not in big hit game, not in probable change, and no start winning memory), it is initial without performing game state recovery processing. The process may be executed.
[0112]
In normal initialization processing, as shown in FIG. 14, after timer and register clear processing (step S2a) and necessary initial value setting processing (step S2b) are performed, a timer allocation is periodically performed every 2 ms. Initial setting of the timer register provided in the CPU 56 (setting that the time-out is 2 ms and the timer repeatedly operates) is performed so as to cause a delay (step S2c). That is, in step S2c, processing for activating a timer interrupt and processing for setting a timer interrupt interval are executed.
[0113]
Therefore, in this embodiment, the internal timer of the CPU 56 is set to repeatedly generate a timer interrupt. In this embodiment, the repetition period is set to 2 ms. Then, as shown in FIG. 15, when a timer interrupt occurs, the CPU 56 sets a timer interrupt flag (step S11).
[0114]
When detecting that the timer interrupt flag is set in step S8, the CPU 56 resets the timer interrupt flag (step S9) and executes a game control process (step S10). With the above control, in this embodiment, the game control process is started every 2 ms. In this embodiment, only the flag is set in the timer interrupt process, and the game control process is executed in the main process, but the game control process may be executed in the timer interrupt process.
[0115]
FIG. 16 is a flowchart showing the game control process of step S10. In the game control process, the CPU 56 first performs a process of outputting the data set in the storage area to the output port (data output process: step S21). Next, various output data output to each output port is set in the storage area, and output data such as jackpot information, start information, probability variation information output to the hall management computer is set in the storage area. An output data setting process is performed (step S22). Further, various abnormality diagnosis processes are performed by the self-diagnosis function provided in the pachinko gaming machine 1, and an alarm is issued if necessary according to the result (error process: step S23).
[0116]
Next, a process of updating each counter indicating each determination random number such as a big hit determination random number used for game control is performed (step S24).
[0117]
Further, the CPU 56 performs special symbol process processing (step S25). In the special symbol process control, corresponding processing is selected and executed according to a special symbol process flag for controlling the pachinko gaming machine 1 in a predetermined order according to the gaming state. The value of the special symbol process flag is updated during each process according to the gaming state. Further, normal symbol process processing is performed (step S26). In the normal symbol process, the corresponding process is selected and executed in accordance with the normal symbol process flag for controlling the variable display 10 using the 7-segment LED in a predetermined order. The value of the normal symbol process flag is updated during each process according to the gaming state.
[0118]
Further, the CPU 56 inputs the states of the gate sensor 12, the start port sensor 17, the count sensor 23, and the winning port switches 19a and 24a via the switch circuit 58, and determines whether or not there has been a winning for each winning port or winning device. (Switch processing: Step S27). The CPU 56 further performs a process of updating a display random number such as a random number that determines the type of the stop symbol (step S28).
[0119]
Further, the CPU 56 performs signal processing with the payout control board 37 (step S29). That is, when a predetermined condition is satisfied, a process for outputting a payout control command to the payout control board 37 is performed. The payout control CPU mounted on the payout control board 37 drives the ball payout device 97 according to the payout control command.
[0120]
As described above, the main process includes a process for determining whether or not to shift to the game control process. The timer interrupt process based on the timer interrupt that the internal timer of the CPU 56 periodically generates is used for the game control process. Since a flag for determining whether or not to shift is set, all the game control processes are executed reliably. In other words, until all the game control processes are executed, it is not determined whether or not to shift to the next game control process, so it is guaranteed that all the processes in the game control process are completed. ing.
[0121]
Conventional general game control processing is forcibly returned to the initial state by an external interrupt that occurs periodically. If it demonstrates in accordance with the example shown by FIG. 16, for example, even during the process of step S31, it was forcibly returned to the process of step S21. In other words, there is a possibility that the next game control process will be started before all the processes in the game control process are completed.
[0122]
Here, the game control process executed by the CPU 56 of the main board 31 is executed according to the flag set in the timer interrupt process based on the timer interrupt that the internal timer of the CPU 56 periodically generates. A hardware circuit that generates a signal periodically (for example, every 2 ms) is provided, a signal from the circuit is introduced into an external interrupt terminal of the CPU 56, and it is determined whether or not to shift to a game control process by the interrupt signal. A flag may be set for this purpose.
[0123]
Even in such a configuration, the determination of the flag is not performed until all of the game control processes are executed, so that it is guaranteed that all the processes in the game control process are completed.
[0124]
FIG. 17 is a timing chart showing the relationship between the variation of the normal symbol variably displayed on the variable display 10 and the hitting operation (opening / closing of the variable winning ball device 15 in this example). As shown in FIG. 17, at the start of normal symbol variation, a command indicating a variation pattern and a stop symbol is transmitted from the main board 31 to the symbol control board 80. In addition, a command indicating normal symbol stop is transmitted at the time of fluctuation stop.
[0125]
FIG. 18 is a timing chart showing the relationship between the progress of the game and the variation of the special symbol variably displayed on the variable display unit 9. As shown in FIG. 18, the progress of the game is as follows: (1) When the power is turned on, (2) During the customer waiting demonstration, (3) From special symbol changes to finalization, (4) Special symbol finalization From the opening of the first prize winning opening to the closing of the final winning prize opening, and from the closing of the final winning prize opening to the next special symbol.
[0126]
FIG. 19 is a timing chart showing the relationship between changes in special symbols and symbol control commands. As shown in FIG. 19, at the start of variation, commands for designating a variation pattern, designation of left symbol, designation of middle symbol, and designation of right symbol are transmitted from the main board 31 to the symbol control board 80. At the end of the change, a command indicating all symbol stops is transmitted. Thus, in this embodiment, five commands are transmitted for one change.
[0127]
FIG. 20 is an explanatory diagram showing an example of a command form of the symbol control command. In this embodiment, the symbol control command has a 2-byte structure, and the first byte represents MODE (command classification), and the second byte represents EXT (command type).
[0128]
FIG. 21 is an explanatory diagram showing an example of the contents of the symbol control command. In the example shown in FIG. 21, the command 8XXX (X = any value of 4 bits) is a symbol control command related to a normal symbol. Command 9XXX (X = any value of 4 bits) is a symbol control command during a period in which the special symbol is not fluctuating. The command AXXX (arbitrary value of X = 4 bits) is a symbol control command during a period when the special symbol fluctuates. Command BXXX (arbitrary value of X = 4 bits) is a symbol control command indicating that the gaming machine is in a high probability state, and command CXXX (arbitrary value of X = 4 bits) indicates that the gaming machine has a low probability. It is a symbol control command indicating that it is in a state. Note that (1) to (6) shown in FIG. 21 correspond to the periods shown in FIG. When the symbol control means of the symbol control board 80 receives the above-described symbol control command from the game control means of the main board 31, the display state of the variable display section 9 and the variable display 10 is changed according to the contents shown in FIG. To do.
[0129]
FIG. 22 is a timing chart showing an example of a form of sending a symbol control command. In this embodiment, a symbol control command is output by 8-bit symbol control signals CD to CD7. Then, when the first byte and the second byte of the symbol control command are output, the INT signal is turned on (low level in this example). The ON period of the INT signal is 1 μs or more, for example, and a period of 4 μs or more is provided between the first byte and the second byte. The symbol control means inputs the symbol control signals CD to CD7 by interruption processing according to the INT signal.
[0130]
The symbol control command is sent only once so that the symbol control means can recognize (can be received). In this example, “recognizable (receivable)” means that the INT signal is turned on, and “recognizable (receivable) is sent once” means that in this example, the INT signal is only once. It is to turn on. Since the game control means is configured to send the command only once, the load required for sending the command is reduced also from this point. However, since it need only be sent once so that it can be recognized, other sending methods may be used.
[0131]
FIG. 23 is an explanatory diagram showing an example of a command form of the voice control command. In this embodiment, the voice control command has a 2-byte structure, and the first byte represents MODE (command classification), and the second byte represents EXT (command type).
[0132]
FIG. 24 is an explanatory diagram showing an example of the contents of a voice control command. In the example shown in FIG. 24, the command 9XXX (X = any value of 4 bits) is a voice control command during a period in which the special symbol does not change. Command AXXX (arbitrary value of X = 4 bits) is a voice control command during a period in which the special symbol fluctuates. Note that (1) to (6) shown in FIG. 24 correspond to the periods shown in FIG. When the voice control means of the voice control board 70 receives the above-described voice control command from the game control means of the main board 31, the voice output state is changed according to the contents shown in FIG.
[0133]
FIG. 25 is a timing chart showing an example of a transmission form of the voice control command. In this embodiment, an audio control command is output by 8-bit audio control signals CD to CD7. Then, when the first byte and the second byte of the voice control command are output, the INT signal is turned on (low level in this example). The ON period of the INT signal is, for example, 2 μs or longer, and a period of 30 μs or longer is provided between the first byte and the second byte. The voice control means inputs the voice control signals CD to CD7 by interruption processing according to the INT signal.
[0134]
The voice control command is sent only once so that the voice control means can recognize it. In this example, “recognizable” means that the INT signal is turned on, and “recognizable once” means that in this example, the INT signal is turned on only once.
[0135]
FIG. 26 is an explanatory diagram showing an example of a command form of the lamp control command. In this embodiment, the lamp control command has a 2-byte structure, the first byte represents MODE (command classification), and the second byte represents EXT (command type).
[0136]
FIG. 27 is an explanatory diagram showing an example of the contents of the lamp control command. In the example shown in FIG. 27, the command 9XXX (X = any value of 4 bits) is a lamp control command during a period in which the special symbol does not change. Command AXXX (an arbitrary value of X = 4 bits) is a lamp control command during a period in which the special symbol fluctuates. The command BXXX (arbitrary value of X = 4 bits) is a ramp control command indicating that the gaming machine is in a high probability state, and the command CXXX (arbitrary value of X = 4 bits) indicates that the gaming machine has a low probability. This is a lamp control command indicating the state. Note that (1) to (6) shown in FIG. 27 correspond to the periods shown in FIG. When the lamp control means receives the above-described lamp control command from the game control means of the main board 31, the lamp / LED display state is changed in accordance with the contents shown in FIG.
[0137]
The command DXXX (arbitrary value of X = 4 bits) is a lamp control command relating to the display state of the prize ball lamp 51, and the command EXXX (arbitrary value of 4 bits = X) is a display of the ball-out lamp 52. This is a lamp control command related to the state. When the lamp control means receives the lamp control command of “D101” from the game control means of the main board 31, the lamp control means sets the display state of the prize ball lamp 51 as a predetermined display state when there is a prize ball remaining, and “D102” When the lamp control command is received, the display state of the prize ball lamp 51 is set to a display state determined in advance as a case where no prize ball remains. Further, when the lamp control command “E101” is received from the game control means of the main board 31, the display state of the ball break lamp 52 is changed to the display state with a ball, and when the lamp control command “E102” is received, the ball break lamp 52 is displayed. The display state of is set to the display state when the ball is out.
[0138]
FIG. 28 is a timing chart showing an example of a lamp control command transmission form. In this embodiment, the lamp control command is output by the 8-bit lamp control signals CD to CD7. Then, when the first byte and the second byte of the lamp control command are output, the INT signal is turned on (low level in this example). The ON period of the INT signal is, for example, 2 μs or longer, and a period of 30 μs or longer is provided between the first byte and the second byte. The ON period of the INT signal is, for example, 1 μs or longer. The lamp control means inputs the lamp control signals CD to CD7 by interruption processing according to the INT signal.
[0139]
The lamp control command is sent only once so that the lamp control means can recognize it. In this example, “recognizable” means that the INT signal is turned on, and “recognizable once” means that in this example, the INT signal is turned on only once.
[0140]
FIG. 29 is an explanatory diagram showing an example of a command form of the payout control command. In this embodiment, the payout control command has a 1-byte structure, the upper 4 bits represent MODE (command classification), and the lower 4 bits represent EXT (command type).
[0141]
FIG. 30 is an explanatory diagram showing an example of the contents of the payout control command. In the example shown in FIG. 30, the command 80 (H) is a payout control command for designating a payout enabled state. The command 81 (H) is a payout control command that designates a payout enabled state. Command 9X (H) is a payout control command for designating the number of prize balls. The lower four bits “X” indicate the number of payouts.
[0142]
When the payout control means receives the 81 (H) payout control command from the game control means of the main board 31, the payout payout and ball lending are stopped, and when the 80 (H) payout control command is received, the payout payout And you can rent a ball. When a payout control command for designating the number of prize balls is received, prize ball payout control is performed according to the number designated by the received command.
[0143]
FIG. 31 is a timing chart showing an example of a delivery form of the payout control command. In this embodiment, a payout control command is output by an 8-bit payout control signal CD to CD7. When the payout control command is output, the INT signal is turned on (low level in this example). The ON period of the INT signal is, for example, 1 μs or longer. The payout control means inputs the payout control signals CD to CD7 by interrupt processing according to the INT signal.
[0144]
The payout control command is sent only once so that the payout control means can recognize it. In this example, “recognizable” means that the INT signal is turned on, and “recognizable once” means that in this example, the INT signal is turned on only once.
[0145]
The payout control command is expected to be sent out more frequently than other control commands. Therefore, the payout control command has a 1-byte configuration, while other control commands have a 2-byte configuration. As described above, if the length of a control command that may be frequently transmitted is shorter than the length of other control commands, it is possible to achieve efficient control command transfer as a whole.
[0146]
However, as shown in FIGS. 20, 23, 26, and 29, the symbol control command, voice control command, lamp control command, and payout control command are all composed of a MODE portion and an EXT portion. That is, the voice control command and the lamp control command have the same form. The form of the voice control command and the payout control command are common. The forms of the lamp control command and the payout control command are also common. The design of the symbol control command and the voice control command is common. Also, the symbol control command and the lamp control command have the same form. The design of the symbol control command and the payout control command is also common.
[0147]
Since the form of each command sent out from the game control means is common, in the program executed by the CPU 56 of the game control means, the creation part and the output part of each command can be easily shared. As a result, the module for sending out the command of the game control program is simplified, the program maintenance becomes easy, and the program diversion to other models becomes easy.
[0148]
In this embodiment, a pachinko gaming machine is taken as an example. However, the gaming machine is provided with a plurality of electrical component control means, and a control command is transmitted from the game control means to another electrical component control means. If the gaming machine is configured as described above, the present invention can be applied to other types of gaming machines.
[0149]
Further, in this embodiment, the payout control command has a 1-byte configuration, but if it has a 2-byte configuration, the command length is also shared. When the payout control command has a 2-byte configuration, for example, as shown in FIG. 32, when the first byte and the second byte of the payout control command are output, the INT signal is turned on (this example (Low level). The ON period of the INT signal is, for example, 1 μs or more, and a period of, for example, 10 μs or more is provided between the first byte and the second byte.
[0150]
The command forms shown in FIGS. 20, 23, 26, and 29 are only examples, and other command forms may be used if the command forms can be easily shared.
[0151]
FIG. 33 is a flowchart showing an example of a special symbol process processing program executed by the CPU 56. The special symbol process shown in FIG. 33 is a specific process of step S25 in the flowchart of FIG. When performing the special symbol process, the CPU 56 of the main board 31 performs any one of steps S300 to S309 shown in FIG. 33 according to the internal state (the state of the special symbol process flag). In each process, the following process is executed.
[0152]
Special symbol variation waiting process (step S300): Wait until the special symbol variable display can be started.
[0153]
Special symbol determination process (step S301): When variable symbol special display can be started, the number of start winning memories is confirmed. If the starting winning memorized number is not 0, it is determined whether to win or not according to a predetermined value of the big hit determination random number.
[0154]
Stop symbol setting process (step S302): A special symbol stop symbol of right and left middle symbols is determined.
[0155]
Reach operation setting process (step S303): It is determined whether or not a reach operation is performed according to the value of the reach determination random number, and a variation mode of the reach operation is determined according to the value of the reach operation random number.
[0156]
All symbol variation start processing (step S304): Control is performed so that the variation display unit 9 starts variation of all symbols. At this time, a symbol control command for instructing a variation pattern and a symbol control command for instructing a right / left middle stop symbol are transmitted to the symbol control board 80.
[0157]
All symbols stop waiting process (step S305): When a predetermined time has elapsed, control is performed so that all symbols displayed on the variable display unit 9 are stopped.
[0158]
Jackpot display processing (step S306): When the stop symbol is a combination of jackpot symbols, control is performed so that the symbol control command generated by the jackpot is sent to the symbol control board 80, and the internal state (special symbol process flag) is set. Update to move to step S307. If not, the internal state is updated to shift to step S309. The jackpot symbol combination is, for example, a combination of left and right middle symbols.
[0159]
Big winning opening opening process (step S307): Control for opening the big winning opening is started. Specifically, the counter and the flag are initialized, and the solenoid 21 is driven to open the special winning opening. Further, control for sending a control command for starting a round to the symbol control board 80 is performed.
[0160]
Processing during opening of a big winning opening (step S308): control for sending a round end control command to the symbol control board 80 when a round ending condition (for example, the number of winning balls to the big winning opening reaches a predetermined number) is established. I do. If the jackpot game end condition is not satisfied, the special symbol process flag is set to a value corresponding to step S307. If the big hit game ending condition is satisfied, the special symbol process flag is set to a value corresponding to step S309.
[0161]
Big hit end processing (step S309): Control to send a big hit end control command to the symbol control board 80 is performed. When the probability variation flag is set, control is performed to send a symbol control command indicating a high probability state to the symbol control board 80. Further, if the high-probability state is satisfied and an end condition for the state (for example, a specified number of times of fluctuations is satisfied), control is performed to send a control command indicating the low-probability state to the symbol control board 80. . Thereafter, the special symbol process flag is set to a value corresponding to step S300.
[0162]
In accordance with the processing of each step described above, the module that performs the process of sending the symbol control command in the game control program outputs the corresponding symbol control command to the output port and outputs the INT signal to the output port. As the game progresses as described above, a voice control command and a lamp control command are also sent out.
[0163]
FIG. 34 is an explanatory diagram showing a data structure of process data used in the special symbol process. The process data is stored in the ROM 54 of the basic circuit 53. In each process (steps S300 to S309) in the special symbol process, symbol variation control, lamp / LED control, and sound control are performed according to each data set in the process data. That is, process data corresponding to each process (steps S300 to S309) is stored in the ROM 54.
[0164]
In this embodiment, it is assumed that the process data is a collection of one or more data groups composed of 8 bytes. A process timer value is set in the first and second bytes of a data group composed of 8 bytes. Lamp control command data is set in the third and fourth bytes. Voice control command data is set in the fifth and sixth bytes. In the 7th and 8th bytes, symbol control command data is set. An end code indicating the end of the process is added to the end of the process data.
[0165]
FIG. 35 is a flowchart showing a process data / timer setting processing subroutine executed in each special symbol process (steps S300 to S309). In the process data / timer setting process, the CPU 56 executes a special symbol process timer setting process (step S401). Next, 1 is subtracted from the value of the process timer (step S403). If the value of the process timer is not 0, it is determined that this process is continuing (step S408), and the process is terminated.
[0166]
When the value of the process timer becomes 0, the data pointer is set to point to the next data group (8 bytes) in the process data (step S405). Then, the value of the first and second bytes in the data group pointed to by the data pointer is set in the process timer, and this process is continued (step S408), and the process is terminated (step S406). If the data pointed to by the data pointer is an end code (step S407), it is assumed that this process is ended (step S409).
[0167]
FIG. 36 is a flowchart showing the special symbol process timer setting process (step S401). In the special symbol process timer setting process, the CPU 56 checks whether or not the address has been changed (step S421). Here, the address is the head address of process data. That is, when there is a process change, the processes of steps S422 to S424 are executed. If the address is not changed, that is, if the process is continuing, a process data address is set (step S425), and the process is terminated. However, when branching directly from step S421 to step S425, the contents of the process data address are not changed.
[0168]
When the address is changed, that is, when the process is switched, the start address of the process data corresponding to the changed process is set as the data address (step S422). Then, the first and second byte values in the process data are newly set in the process timer (step S423), and the process timer value is saved (step S424). Furthermore, the process data address is set as the value of the data address (step S425).
[0169]
As described above, process data as shown in FIG. 34 is set in advance in the ROM 54 in correspondence with each special symbol process (steps S300 to S309). In each process, each process timer data is set so that the process timer is timed out at the timing of sending at least one of the lamp control command, the voice control command, and the symbol control command.
[0170]
FIG. 37 is a flowchart showing an output data setting process (step S22 in the game control process) in the game control process shown in FIG. In the output data setting process, the CPU 56 determines whether there is any change in the audio data (step S701). When the process timer shown in FIG. 34 expires and the data group (8 bytes) used in the process data is switched (changed to the next time), the voice data can be changed. However, even when the data group is switched, the audio data before and after the switching may be the same. In that case, the CPU 56 does not consider that the audio data has changed.
[0171]
When there is a change in the voice data, the CPU 56 reads out the voice data in the currently used data group in the process data, that is, voice control command data (step S702). Then, the read voice data is set in the buffer area # 2 provided for storing the voice control command (step S703). Also, a voice control command transmission request is set (step S704).
[0172]
Next, the CPU 56 determines whether or not the lamp data is changed (step S711). As shown in FIG. 34, the change of the ramp data can also occur when the process timer times out and the data group (8 bytes) used in the process data is switched. However, even when the data group is switched, the lamp data before and after the switching may be the same. In that case, the CPU 56 does not consider that the lamp data has changed.
[0173]
When the lamp data is changed, the CPU 56 reads out the lamp data in the currently used data group in the process data, that is, the lamp control command data (step S712). Then, the read lamp data is set in the buffer area # 1 provided for storing the lamp control command (step S713). Also, a lamp control command transmission request is set (step S714).
[0174]
Next, the CPU 56 determines whether or not the symbol control data has changed (step S715). As shown in FIG. 34, the symbol control data can also be changed when the process timer expires and the data group (8 bytes) used in the process data is switched. However, even when the data group is switched, the symbol control data before and after the switching may be the same. In that case, the CPU 56 does not consider that the symbol control data has changed.
[0175]
If there is a change in the symbol control data, the CPU 56 reads the symbol control data in the currently used data group in the process data, that is, symbol control command data (step S716). Then, the read symbol control data is set in the buffer area # 3 provided for storing symbol control commands (step S717). Also, a symbol control control command transmission request is set (step S718).
[0176]
As described above, when it is time to send a command, the command to be sent is set in the corresponding buffer area. As for the symbol control command, a plurality of commands may be sent almost simultaneously (fluctuation pattern and stop symbol). In such a case, a plurality of continuous data groups (8 bytes) in the process data. Each symbol control command may be set in each symbol control data. If each process timer value is set to 0, each symbol control command is sequentially set in the buffer area.
[0177]
As for the lamp control command, command setting to the buffer area # 1 may be performed other than the special symbol process. For example, for initialization lamp designation, command setting is performed in the initialization process of the main process, and for gate passing memory number lamp designation, command setting is performed in the normal symbol process process (step S26) in the game control process.
[0178]
FIG. 38 is a flowchart showing a portion related to prize ball control in the switch process (step S27) in the game control process shown in FIG. In the switch process, the CPU 56 sets a ball break flag when the ball break switch 187 detects a ball break (steps S121 and S122). Further, when it is detected by the ball cut switch 187 that the ball is not cut, the ball cut flag is reset (steps S121 and S123).
[0179]
Next, when the lower pan full tank is detected by the full tank switch 48, a full tank flag is set (steps S124 and S125). Further, when it is detected by the full tank switch 48 that the lower pan is not full, the full tank flag is reset (steps S124 and S126).
[0180]
Further, when it is detected that the count switch 23 is turned on, the 15 counter is incremented by 1 (steps S131 and S132), and when any of the winning opening switches 19a and 24a is detected, the 10 counter is incremented by 1 ( In steps S133 and S134), when it is detected that the start port switch 17 is turned on, the six counters are incremented by one (steps S135 and S136).
[0181]
In this embodiment, 15 winning balls are paid out for winning through the big winning opening, 6 winning balls are paid out for winning through the starting winning opening 14, and other winning openings 19, 24 and the winning ball apparatus. It is assumed that 10 prize balls are paid out for the winning after passing through. The 15 counter, the 10 counter, and the 6 counter are counters for counting the number of winning prizes.
[0182]
39 and 40 are flowcharts showing an example of the winning ball signal process (step S29) in the game control process shown in FIG. In this example, in the winning ball signal processing, first, it is confirmed whether or not the payout is stopped (step S731). The payout stop state is a state after a payout stop instruction command is sent to the payout control board 37. If it is not in the payout stop state, it is confirmed whether or not the above-described ball-out state flag or full tank flag is turned on (step S732).
[0183]
When either of them changes to the ON state, a payout stop instruction command is set in the buffer area # 4 provided for storing the payout control command (step S733), and a payout control command transmission request is set (step S734). ). In step S732, when one of the flags is already in the on state and the other flag is in the on state, the payout control command sending control indicating the payout stop instruction (steps S733 and S734) is executed. I will not.
[0184]
Note that when the ball-out state flag is turned on, control for sending a lamp control command to the lamp control board 35 is also performed. That is, a command for specifying a lamp that is out of ball is set in the buffer area # 1 provided for storing the lamp control command, and a lamp control command transmission request is set.
[0185]
If it is in the payout stopped state, it is checked whether or not both the ball-out state flag and the full tank flag are turned on (step S741). When both are turned off, a payout stop cancel instruction command is set in the buffer area # 4 (step S742), and a payout control command transmission request is set (step S743).
[0186]
When the ball break state flag changes from on to off, control for sending a lamp control command to the lamp control board 35 is also performed. That is, a command for specifying a lamp with a ball is set in the buffer area # 1 provided for storing the lamp control command, and a lamp control command sending request is set.
[0187]
Next, the CPU 56 performs control for sending out the number of prize balls according to winning a prize to the payout control board 37. First, the CPU 56 checks the value of the 15 counter (step S751). As described above, the 15 counter is counted up when the game ball wins the big winning opening and the count switch 23 is turned on. If the value of the 15 counter is not 0, a payout number instruction command indicating 15 payout number instructions is set in the buffer area # 4 (step S752), and a payout control command transmission request is set (step S753). Then, 15 is added to the total number storage (step S754), and the value of the 15 counter is decremented by 1 (step S755).
[0188]
If the value of the 15 counter is 0, the value of the 10 counter is checked (step S756). As described above, the 10 counter is counted up when the game ball has won a winning opening and the winning opening switches 19a and 24a are turned on. If the value of the 10 counter is not 0, a payout number instruction command indicating 10 payout number instructions is set in the buffer area # 4 (step S757), and a payout control command transmission request is set (step S758). Then, 10 is added to the total number storage (step S759) and the value of the 10 counter is decremented by 1 (step S760).
[0189]
If the value of the 10 counter is 0, the value of the 6 counter is checked (step S761). As described above, the six counter is counted up when the game ball wins the start winning opening and the start opening switch 17 is turned on. If the value of the six counter is not 0, a payout number instruction command indicating six payout number instructions is set in the buffer area # 4 (step S762), and a payout control command transmission request is set (step S763). Then, 6 is added to the total number storage (step S764) and the value of the six counter is decremented by 1 (step S765).
[0190]
With the above processing, in this embodiment, the number of prize balls is notified to the payout control board 37 in order from the largest number of prize balls for winning regardless of the order of winning. The number of prize balls may be notified in order.
[0191]
Next, the CPU 56 checks whether or not the content of the total number storage has changed from 0 to a positive value (step S351). The change from 0 to a positive value indicates that the number of prize balls is notified to the payout control board 37 and the prize ball payout is started. Therefore, in order to display the prize ball lamp 51 in a display state when there is a prize ball remaining, the CPU 56 issues a command indicating the designation of lamp with a prize ball remaining in the buffer # 1 provided for storing the lamp control command. Setting is made (step S352), and a lamp control command transmission request is set (step S353).
[0192]
If the total number storage content is not changed from 0 to a positive value, the CPU 56 checks whether the total number storage is 0 (step S361). When it is not 0, that is, when a prize ball is in progress, the prize ball count switch 301A is monitored (step S362). When one prize ball payout is detected by the prize ball count switch 301A, the value of the total number memory is decreased by 1 (step S363). Then, when the value of the total number storage becomes 0 (step S364), it is controlled that the prize ball lamp 51 is in a display state when there is no prize ball remaining because the prize ball payout is completed.
[0193]
In other words, a command indicating lamp designation during completion of the winning ball is set in the buffer # 1 provided for storing the lamp control command (step S365), and a lamp control command transmission request is set (step S366).
[0194]
As described above, in the winning ball signal processing, the payout control command is set in the buffer area # 4 provided for storing the payout control command. Further, the lamp control commands relating to the winning ball lamp 51 and the ball-out lamp 42 are set in the buffer area # 1 provided for storing the lamp control commands. Since the control for setting the lamp control command is performed in both the output data setting process and the winning ball signal process shown in FIG. 37, the control is performed so as not to compete. For example, when a command is set in the buffer # 1, if a command has already been set and the command has not yet been transmitted, a new command setting is not performed.
[0195]
In the output data setting process shown in FIG. 37 and the winning ball signal process shown in FIGS. 39 and 40, the process for setting the command to be sent in the buffer area is common. That is, the command is written to the buffer area and a command transmission request is set. Then, it is possible to share a program part for writing commands to the buffer area for the symbol control command, voice control command, lamp control command, and payout control command. For example, when writing a lamp control command to the buffer area, a program configuration may be adopted in which “1” is written in a certain register, a command to be transmitted is set in another register, and a buffer setting subroutine is called. In this case, in the buffer setting subroutine, when it is recognized that “1” is written in the register, the command set in another register is set in the buffer area # 1 provided for the lamp control command. .
[0196]
Also, for each of the symbol control command, voice control command, lamp control command, and payout control command, a table in which all commands are set is prepared, and when the buffer setting subroutine is called, it corresponds to the command to be transmitted. An address in the table or a number corresponding to the address may be set in the register. In this case, in the buffer setting subroutine, the table can be searched based on the address information, the corresponding command can be read, and the read command can be set in the buffer area.
[0197]
As described above, command creation processing to be transmitted can be shared for symbol control commands, voice control commands, lamp control commands, and payout control commands. As a result, the load required for command transmission in the game control means is reduced. In addition, even if it is not common to all control commands, if a process for creating any two or more control commands (for example, a lamp control command and a voice control command) is common, otherwise In comparison, the load required for command transmission in the game control means can be reduced.
[0198]
FIG. 41 is a flowchart showing an example of a data output process (step S21 of the game control process shown in FIG. 16) for outputting a command set in the buffer area. In the data output process, the CPU 56 checks whether or not a symbol control command transmission request is set (step S771). If set, a value corresponding to 1 μs is set in the specific register # 1, a value corresponding to 4 μs is set in the specific register # 2, and “03” is set in the specific register # 3 (step S772). An ON period of the INT signal is set in the specific register # 1. In the specific register # 2, the interval between the first byte and the second byte of the command is set. A value indicating which control command should be sent is set in the specific register # 3.
[0199]
Next, the symbol control command transmission request is reset (step S773), and the command transmission subroutine is called (step S774).
[0200]
Next, the CPU 56 checks whether or not a voice control command transmission request is set (step S776). If set, a value corresponding to 2 μs is set in the specific register # 1, a value corresponding to 30 μs is set in the specific register # 2, and “02” is set in the specific register # 3 (step S777). Further, the voice control command transmission request is reset (step S778), and the command transmission subroutine is called (step S779).
[0201]
Subsequently, the CPU 56 checks whether or not a lamp control command transmission request is set (step S781). If set, a value corresponding to 2 μs is set in the specific register # 1, a value corresponding to 30 μs is set in the specific register # 2, and “01” is set in the specific register # 3 (step S782). Further, the lamp control command transmission request is reset (step S783), and the command transmission subroutine is called (step S784).
[0202]
Then, the CPU 56 checks whether or not a payout control command transmission request is set (step S786). If set, a value corresponding to 1 μs is set in the specific register # 1, a value corresponding to 0 μs is set in the specific register # 2, and “04” is set in the specific register # 3 (step S787). Further, the payout control command transmission request is reset (step S788), and the command transmission subroutine is called (step S789).
[0203]
FIG. 42 is a flowchart showing a command transmission subroutine. In the command transmission subroutine, the CPU 56 sets the buffer area corresponding to the value set in the specific register # 3 (for example, if “03” is set, the buffer area # 3 = the symbol control command storage buffer area). The first byte of the stored data is output to the corresponding output port (step S790). The corresponding output port is the output port 575 if a symbol control command is sent (see FIG. 9).
[0204]
Then, the corresponding INT signal is turned on (step S791). Further, after a delay time corresponding to the value set in the specific register # 1 (step S792), the INT signal is turned off (step S793).
[0205]
Next, the value set in the specific register # 2 is confirmed (step S794). When it is confirmed that 0 is set, the process is terminated. If a value other than 0 is set, the second byte of the data set in the buffer area corresponding to the value set in the specific register # 3 is output to the corresponding output port (step S795), and the specific register After a delay time corresponding to the value set in # 2 (step S796), the corresponding INT signal is turned on (step S797). Further, after a delay time corresponding to the value set in the specific register # 1 is set (step S798), the INT signal is turned off (step S799).
[0206]
Through the processing as described above, the control command is sent from the main board 31 at the timings shown in FIGS. 22, 25, 28 and 31.
[0207]
In this embodiment, since a common subroutine is called for the symbol control command, voice control command, lamp control command, and payout control command, command output processing to be sent can be made common. As a result, the load required for command transmission in the game control means is further reduced. In addition, even if it is not common to all control commands, if the process of outputting any two or more control commands (for example, lamp control command and voice control command) is common, otherwise In comparison, the load required for command transmission in the game control means can be reduced.
[0208]
In this embodiment, the payout control command has a 1-byte structure and the other control commands have a 2-byte structure. However, if the payout control command is also formed of a 2-byte structure, the process of step S794 in FIG. 42 is not necessary. Thus, the sharing effect can be further improved.
[0209]
In this embodiment, the switch process shown in FIG. 38, the winning ball signal process shown in FIGS. 39 and 40, and the data output process shown in FIG. 41 are executed once every 2 ms. . Therefore, when a winning occurs, a payout control command indicating the number of winning balls is sent to the payout control board 37 after a very short time from that point. In other words, the game control means sends a command for notifying the number of prize game media to be paid out in accordance with the establishment of a predetermined condition during the game (in this example, a winning game ball) to the game according to the previous establishment of the predetermined condition. Even if the payout of the medium is not completed, it can be sent to the payout control means.
[0210]
In this embodiment, since the data output process is started once every 2 ms, each control command can be sent only one command in 2 ms. However, it can be configured such that a plurality of commands can be transmitted within 2 ms. For example, in the game control process shown in FIG. 16, if a program is configured to intermittently execute a data output process or the like a plurality of times, a plurality of commands can be transmitted within 2 ms.
[0211]
Hereinafter, the operation of each electric component control means mounted on the sub-board (in this example, the symbol control board 80, the voice control board 70, the lamp control board 37, and the payout control board 37) will be described.
[0212]
First, the operation of the voice control means will be described. FIG. 43 is a flowchart showing main processing executed by the voice control CPU 701. In the main process, first, an initial value setting process such as clearing the RAM area is performed (step S201). Thereafter, in this embodiment, the voice control CPU 701 proceeds to a loop process for checking the timer interrupt flag (step S202). Then, as shown in FIG. 44, when a timer interrupt occurs, the voice control CPU 701 sets a timer interrupt flag (step S207). If the timer interrupt flag is set in the main processing, the voice control CPU 701 clears the flag (step S203) and performs voice control processing (step S205).
[0213]
In this embodiment, it is assumed that the timer interrupt takes every 2 ms. That is, the voice control process is started every 2 ms.
[0214]
FIG. 45 is a flowchart showing voice control command reception processing by interrupt processing. A voice control INT signal from the main board 31 is input to an interrupt terminal of the voice control CPU 701. Therefore, when the INT signal from the main board 31 is turned on, the voice control CPU 701 is interrupted and the voice control command reception process shown in FIG. 45 is started.
[0215]
In the voice control command reception process, the voice control CPU 701 first reads data from an input port assigned to input voice control command data (step S221). Then, it is confirmed whether or not the first byte of the two-byte voice control command has already been received (step S222). Whether the data has already been received can be confirmed by checking whether valid data is set in the first byte of the reception buffer.
[0216]
If the first byte has not been received yet, it is confirmed whether or not bit 7 of the received 1 byte is “1” (step S223). Bit 7 must be “1” in the MODE byte (first byte) of the 2-byte voice control command (see FIG. 20). If bit 7 is “1”, it is determined that a valid first byte has been received, and the received command is stored in the first byte of the reception buffer (step S224).
[0217]
If the first byte has already been received, it is checked whether bit 7 of the received 1 byte is “0” (step S225). Bit 7 should be “0” in the EXT byte (second byte) of the two-byte voice control command (see FIG. 20). In this case, if bit 7 is “0”, it is determined that a valid second byte has been received, and the received command is stored in the second byte of the reception buffer (step S226). In addition, a communication end flag is set (step S227). The communication end flag is a flag indicating that the voice control command has been normally received.
[0218]
If bit 7 of the received data is not “0” in step S225, the received data is stored again in the first byte of the reception buffer (step S228).
[0219]
As described above, in this embodiment, the voice control command is sent from the main board 31 only once so that the receiving side can recognize it. Then, the possibility of garbled data due to noise or the like cannot be denied. Therefore, in this embodiment, bit 7 of the first byte (MODE) in the 2-byte voice control command is set to “1”, bit 7 of the second byte (EXT) is set to “0”, and the receiving side Thus, it is possible to identify whether the first byte or the second byte has been received. If data corruption or the like occurs in the first byte and bit 7 is no longer “1”, such data is discarded according to the determination in step S223. In addition, when data is garbled in the second byte and the bit 7 is not “0”, that is, when it becomes “1”, the received data becomes 1 by the processing of step S225 and step S228. Judged to be the byte.
[0220]
Thereafter, the first byte of the next voice control command is transmitted from the main board 31 side. If the first byte can be correctly received, the reception is again performed by the processing of step S225 and step S228. It is determined that the data is the first byte. That is, from that point on, it is determined that the first byte sent from the main board 31 is the first byte on the receiving side. Therefore, even if data corruption occurs between the boards, one command is not correctly received on the receiving side. Thereafter, on the receiving side, the second byte of the command sent from the main board 31 is the first byte (MODE). ) And the first byte of the command is not determined to be the second byte (EXT).
[0221]
FIG. 46 is an explanatory diagram showing a configuration example of a voice pattern table set in a ROM mounted on the voice control board 70. As shown in FIG. As shown in FIG. 46, a receivable voice control command and corresponding pattern data are set in the voice pattern table.
[0222]
The ROM in which the sound pattern table is set may be built in the sound control CPU 701 or may be externally attached. 47 also shows commands that are not received by the voice control means. However, if columns corresponding to commands that are not received are provided, for example, control of each electrical component from the main board 31 is possible. This can be easily handled when a common command is sent to the means. That is, in the voice pattern table, data indicating “no change” is set for a command that is not necessary, and when such a command is received, the voice control content may not be changed.
[0223]
FIG. 47 is a flowchart showing the voice control process (step S205). In the voice control process, the voice control CPU 701 checks whether a communication end flag is set (step S231). The fact that the communication end flag is set means that a voice control command has been received.
[0224]
Therefore, if the communication end flag is set, it is cleared (step S232), the reception command is read from the reception buffer, and then the pattern data corresponding to the reception command in the voice pattern table is read (step S233). Then, control data corresponding to the read pattern data is read from the ROM (step S234), and the following voice control is performed based on the read control data. The control data is data such as sound type and sound duration, and is set in the ROM corresponding to each pattern data.
[0225]
In this embodiment, the speech synthesis circuit 702 is controlled by a transfer request signal (SIRQ), a serial clock signal (SICK), a serial data signal (SI), and a transfer end signal (SRDY). When the SIRQ becomes low level, the voice synthesis circuit 702 captures SI one bit at a time in synchronization with SICK, and when SRDY becomes low level, interprets data composed of each SI received as one voice reproduction data. To do. Therefore, the voice control CPU 701 turns on SIRQ (low level) (step S235), outputs the control data read from the ROM as SI in synchronization with SICK (step S236), and when output is completed, sets SRDY to low. The level is set (step S237). When the voice synthesis circuit 702 receives control data by SI, the voice synthesis circuit 702 generates a voice corresponding to the received control data.
[0226]
Next, the operation of the lamp control means will be described. FIG. 48 is a flowchart showing main processing executed by the lamp control CPU 351. In the main process, first, an initial value setting process such as clearing the RAM area is performed (step S241). Thereafter, in this embodiment, the CPU 351 for lamp control shifts to a loop process for confirming the monitoring of the timer interrupt flag (step S242). As shown in FIG. 49, when a timer interrupt occurs, the lamp control CPU 351 sets a timer interrupt flag (step S247). If the timer interrupt flag is set in the main process, the lamp control CPU 351 clears the flag (step S243) and performs the lamp control process (step S245).
[0227]
In this embodiment, it is assumed that the timer interrupt takes every 2 ms. That is, the lamp control process is started every 2 ms.
[0228]
FIG. 50 is a flowchart showing lamp control command reception processing by interrupt processing. The lamp control INT signal from the main board 31 is input to the interrupt terminal of the lamp control CPU 351. Therefore, when the INT signal from the main board 31 is turned on, the lamp control CPU 351 is interrupted, and the lamp control command reception process shown in FIG. 50 is started.
[0229]
In the lamp control command reception process, the lamp control CPU 351 first reads data from an input port assigned to input of lamp control command data (step S251). Then, it is confirmed whether or not the first byte of the 2-byte lamp control command has been received (step S252). Whether the data has already been received can be confirmed by checking whether valid data is set in the first byte of the reception buffer.
[0230]
If the first byte has not been received yet, it is confirmed whether or not bit 7 of the received 1 byte is “1” (step S253). Bit 7 must be “1” in the MODE byte (first byte) in the 2-byte configuration ramp control command (see FIG. 26). If bit 7 is “1”, it is determined that a valid first byte has been received, and the received command is stored in the first byte of the reception buffer (step S254).
[0231]
If the first byte has already been received, it is confirmed whether bit 7 of the received 1 byte is “0” (step S255). Bit 7 must be “0” in the EXT byte (second byte) of the 2-byte ramp control command (see FIG. 26). In this case, if bit 7 is “0”, it is determined that a valid second byte has been received, and the received command is stored in the second byte of the reception buffer (step S256). Also, a communication end flag is set (step S257). The communication end flag is a flag indicating that the lamp control command has been normally received.
[0232]
If bit 7 of the received data is not “0” in step S255, the received data is newly stored in the first byte of the reception buffer (step S258).
[0233]
As described above, in this embodiment, the lamp control command is sent from the main board 31 only once so that the receiving side can recognize it. Then, the possibility of garbled data due to noise or the like cannot be denied. Therefore, in this embodiment, bit 7 of the first byte (MODE) of the ramp control command having a 2-byte configuration is set to “1”, and bit 7 of the second byte (EXT) is set to “0”. Thus, it is possible to identify whether the first byte or the second byte has been received. If data corruption or the like occurs in the first byte and bit 7 is no longer “1”, such data is discarded according to the determination in step S253. In addition, when data is garbled in the second byte and bit 7 is no longer “0”, that is, when it becomes “1”, the received data is 1 by the processing of step S255 and step S258. Judged to be the byte.
[0234]
After that, the first byte of the next lamp control command is sent from the main board 31 side. If the first byte can be correctly received, the reception is again performed by the processing of step S255 and step S258. It is determined that the data is the first byte. That is, it is determined that the first byte sent from that point is the first byte on the receiving side. Therefore, even if data corruption occurs between the boards, one command is not correctly received on the receiving side. Thereafter, on the receiving side, the second byte of the command sent from the main board 31 is the first byte (MODE). ) And the first byte of the command is not determined to be the second byte (EXT).
[0235]
FIG. 51 is an explanatory diagram showing a configuration example of a lamp pattern table set in a ROM mounted on the lamp control board 35. As shown in FIG. 51, the lamp pattern table includes a lamp control command that can be received and a decoration lamp (game board decoration lamp), a game effect lamp / LED (frame-side light emitter), and a prize ball lamp 51 corresponding thereto. In addition, pattern data regarding lighting / extinguishing of the bulb break lamp 52 is set.
[0236]
The ramp pattern table also includes columns relating to the start memory indicator 18 and the gate passing memory indicator 41 provided on the game board, but these columns are omitted in FIG.
[0237]
The ROM in which the lamp pattern table is set may be built in the lamp control CPU 351 or may be externally attached. 51 also shows commands that are not received by the lamp control means. If a column corresponding to commands that are not received is provided, for example, each electric component control can be performed from the main board 31. This can be easily handled when a common command is sent to the means. That is, in the lamp pattern table, data indicating “no change” is set for an unnecessary command, and when such a command is received, the lamp control content may not be changed.
[0238]
FIG. 52 is a flowchart showing the lamp control process (step S245). In the lamp control process, the lamp control CPU 351 checks whether or not a communication end flag is set (step S261). The fact that the communication end flag is set means that a lamp control command has been received.
[0239]
Therefore, if the communication end flag is set, it is cleared (step S262), the reception command is read from the reception buffer, and then the pattern data corresponding to the reception command in the lamp pattern table is read (step S263). If the pattern data exists, that is, if the pattern data is described (step S264), the corresponding control pattern is changed (step S265). For example, when a lamp control command of “9301” is received, the control pattern related to the decoration lamp is changed, and the control patterns of the other game effect lamps / LEDs, the prize ball lamp 51 and the ball break lamp are not changed. In addition, the control pattern relating to the start memory indicator 18 and the gate passing memory indicator 41 is not changed. Then, a lamp / LED control process (step S266) is executed.
[0240]
FIG. 53 is an explanatory diagram showing an example of a lamp / LED control pattern corresponding to the pattern data. The lamp / LED control pattern is also set in the ROM. The example shown in FIG. 53 is a lamp / LED control pattern in the case where control is performed so as to repeatedly turn on and off, and a lighting time and a light-off time are set.
[0241]
FIG. 54 is a flowchart showing an example of the lamp / LED control process (step S266). In the lamp / LED control process, the lamp control CPU 351 first checks whether or not it is lit (step S271). If it is lit, it is checked whether or not the actual lighting time has passed the lighting time set in the lamp / LED control pattern (step S272). If it has elapsed, the lamp / LED to be controlled is turned off (step S273).
[0242]
If it is not lit, it is checked whether the actual turn-off time has passed the turn-off time set in the lamp / LED control pattern (step S274). If it has elapsed, the lamp / LED to be controlled is turned on (step S275).
[0243]
This example is a simple example of repeating lighting and extinguishing, but even when a more complicated lighting / extinguishing pattern is realized, the lamp pattern table as illustrated in FIG. 51 corresponds to the lamp control command. In addition to setting the pattern data and preparing a lamp / LED control pattern (a table in which specific lighting times are set) corresponding to each pattern data, any lighting / extinguishing pattern can be realized. Can do.
[0244]
In the lamp pattern table illustrated in FIG. 51, “ON” or “OFF” is set for the prize ball lamp 51 and the ball-out lamp 52. In this case, for example, infinity is set as the lighting time or the light-off time in the lamp / LED control pattern illustrated in FIG. If such a setting is made, for example, during lighting, lighting is continued until a lamp control command for instructing turning off is received. Further, the display patterns of the winning ball lamp 51 and the off-ball lamp are not limited to lighting or extinguishing, and other display patterns such as a blinking pattern may be used.
[0245]
As described above, in this embodiment, the lamp control means controls the light emitters such as lamps and LEDs provided on the frame side, and the light emitters such as lamps and LEDs provided on the game board. Control. Therefore, in the configuration in which the lamp control board 35 is provided separately from the main board 31, the light emitter control can be simply realized. In addition, since the game control means does not need to control light emitters such as lamps and LEDs on the game board, the load required for the light emitter control of the game control means is reduced, the time required for game progress control increases, The program capacity that can be allocated to the progress control is increased.
[0246]
The lamp control means controls the light emitters provided on the frame side and the light emitters provided on the game board based on the pattern data. Therefore, even if the light emitter display control is performed according to the command from the game control means, the configuration of the lamp control means can be simply realized.
[0247]
Further, the lamp control means performs display control of the winning ball lamp 51 and the ball-out lamp 52 based on the pattern data. Therefore, even if the display control of the prize ball lamp 51 and the ball break lamp 52 is performed in accordance with a command from the game control means, the configuration of the lamp control means can be simply realized. Further, since the control is performed based on the pattern data, the display pattern can be easily changed. When changing the display pattern, it is only necessary to change the contents of the pattern data and not to change the program. As a result, the program of the lamp control means can be easily used for other models.
[0248]
FIG. 55 is a flowchart showing main processing executed by the symbol control CPU 101. In the main process, first, an initial value setting process such as clearing the RAM area is performed (step S281). Thereafter, in this embodiment, the symbol control CPU 101 shifts to a loop process for confirming monitoring of the timer interrupt flag (step S282). As shown in FIG. 56, when a timer interrupt occurs, the symbol control CPU 101 sets a timer interrupt flag (step S287). If the timer interrupt flag is set in the main processing, the symbol control CPU 101 clears the flag (step S283) and performs symbol control process processing (step S285). In the symbol control process, a process corresponding to the current control state is selected from each process corresponding to the control state and executed.
[0249]
In this embodiment, it is assumed that the timer interrupt takes every 2 ms. That is, the symbol control process is started every 2 ms.
[0250]
Similarly to the case of the voice control CPU 701 and the lamp control CPU 351, the symbol control CPU 101 receives a symbol control command from the main board 31 by an interrupt process based on the INT signal (see FIGS. 45 and 50). .
[0251]
That is, when an interrupt based on the INT signal is applied, the symbol control CPU 101 first reads data from the input port assigned to the symbol control command data input, and reads the first byte of the symbol control command having a 2-byte configuration. To see if it has already been received. If the first byte has not been received yet, it is confirmed whether or not bit 7 of the received one byte is “1”. If bit 7 is “1”, the received command is stored in the first byte of the reception buffer, assuming that a valid first byte has been received.
[0252]
If the first byte has already been received, it is confirmed whether bit 7 of the received 1 byte is “0”. If bit 7 is “0”, it is determined that a valid second byte has been received, the received command is stored in the second byte of the reception buffer, and a communication end flag is set.
[0253]
As in the case of the voice control unit and the lamp control unit, the command control unit may not receive one command correctly on the receiving side if data corruption occurs between the boards. On the receiving side, the second byte of the command sent from the main board 31 is determined as the first byte (MODE), and the first byte of the command is not determined as the second byte (EXT).
[0254]
FIG. 57 is an explanatory diagram showing the relationship between the control commands used in this embodiment and the control contents. When receiving the symbol control command as shown in FIG. 57 from the main board 31, the symbol control CPU 101 performs display control according to the received symbol control command in the symbol control process (step S85).
[0255]
FIG. 57 also shows commands that are not received by the symbol control means. For example, it is easy when a common command is sent from the main board 31 to each electric component control means. It can correspond to. That is, when the symbol control means receives such a command, the symbol control content may not be changed. That is, the received control command may be ignored.
[0256]
When the game control means sends the common command to the voice control means, the lamp control means and the symbol control means, and the voice control means, the lamp control means and the symbol control means are configured to ignore unnecessary received commands In this case, since the game control means handles common commands and does not need to handle control commands for each electric component control means, the load required for sending the control commands of the game control means is further reduced.
[0257]
That is, it is not necessary for the game control means to determine to which electrical component control means the control command should be sent at the control command sending timing such as when the game control is switched. The control command may be sent uniformly to each electric component control means. Note that the common command is not applied to all of the voice control means, the lamp control means, and the symbol control means, but the common command is sent to any two, for example, the voice control means and the lamp control means. Also good.
[0258]
Next, payout control by the payout control CPU 371 will be described. FIG. 58 is a block diagram showing a configuration example around the payout control CPU 371 for power supply monitoring and power supply backup. As shown in FIG. 58, the voltage drop signal from the first power supply monitoring circuit (first power supply monitoring means) is connected to the non-maskable interrupt terminal (NMI terminal) of the payout control CPU 371 via the buffer circuit 960. Has been. The first power supply monitoring circuit is a circuit that monitors the voltage of any one of the various DC power supplies used by the gaming machine and detects a power supply voltage drop. In this embodiment, the power supply voltage of VSL is monitored, and a low level voltage drop signal is generated when the voltage value falls below a predetermined value. VSL is the largest DC voltage used in gaming machines, and is + 30V in this example. Therefore, the payout control CPU 371 can confirm the occurrence of power interruption by the interrupt process.
[0259]
Although the initial reset circuit 975 is also mounted on the payout control board 37, in this embodiment, the initial reset circuit 975 also serves as a second power supply monitoring circuit (second power supply monitoring means). That is, when the power is turned on, the reset IC 976 sets the output to the low level for a predetermined time determined by the capacity of the external capacitor, and sets the output to the high level when the predetermined time has elapsed. In addition, the reset IC 976 monitors the power supply voltage of VSL, which is the power supply voltage equal to the power supply voltage monitored by the first power supply monitoring circuit mounted on the power supply board 910, and the voltage value falls below a predetermined value (eg, +9 V). Then, a low level voltage drop signal is generated. Therefore, when the power is turned off, the payout control CPU 371 is system-reset by the voltage drop signal from the reset IC 976 becoming low level. As shown in FIG. 58, the voltage drop signal is the same output signal as the reset signal.
[0260]
The predetermined value for the reset IC 976 to detect power-off is lower than the normal voltage, but is a voltage that allows the payout control CPU 371 to operate for a while. Further, since the reset IC 976 is configured to monitor a voltage higher than the voltage required by the payout control CPU 371 (in this example, +5 V), the monitoring range for the voltage required by the payout control CPU 371 is set. Can be spread. Therefore, more precise monitoring can be performed.
[0261]
While power is not supplied from the + 5V power supply, at least a part of the built-in RAM of the payout control CPU 371 is backed up by connecting the backup power supplied from the power supply board to the backup terminal, and the power to the gaming machine is cut off. The contents are saved. When the +5 V power supply is restored, a reset signal is issued from the initial reset circuit 975, so that the payout control CPU 371 returns to a normal operation state. At that time, since necessary data is backed up, it is possible to return to the gaming state at the time of the power failure when recovering from the power failure.
[0262]
As described above, in this embodiment, the first power supply monitoring circuit mounted on the power supply board 910 monitors the voltage of the highest power supply VSL among the DC voltages used in the gaming machine, and When the voltage of the power source falls below a predetermined value, a voltage drop signal (power failure detection signal) is generated. At the timing when the power-off detection signal is output, the IC drive voltage is still a voltage value that can sufficiently drive various circuit elements. Therefore, an operation time is secured for the payout control CPU 371 of the payout control board 37 that operates at the IC drive voltage to perform a predetermined power supply stop process.
[0263]
Also in this case, the first power supply monitoring circuit monitors the voltage of the highest power supply VSL among the DC voltages used in the gaming machine, but the timing of generating the power supply interruption detection signal is the IC drive. The monitoring target voltage may not be the voltage of the highest power supply VSL as long as the operation time required for the electric component control means operating at the voltage to perform the predetermined power supply stop process is ensured. That is, if at least a voltage higher than the IC drive voltage is monitored, the power-off detection signal may be generated at such a timing that the operation time for the electric component control means to perform the predetermined power supply stop process is ensured. it can.
[0264]
In this case, as described above, since the voltage supplied to various switches of the gaming machine such as the prize ball count switch 301A is + 12V, the monitoring target voltage can be expected to prevent erroneous switch-on detection when the power is turned off. A voltage is preferred. That is, it is preferable that the voltage drop can be detected before the +12 V power supply voltage, which is the voltage supplied to the switch (switch voltage) starts to drop. Therefore, it is preferable to monitor a voltage higher than at least the switch voltage.
[0265]
In the configuration shown in FIG. 58, the initial reset circuit 975 outputs a low level during a period determined by the capacitance of the capacitor when power is turned on, and then outputs a high level. That is, the reset release timing is only once. However, as in the case of the main board 31 shown in FIG. 11, a circuit configuration that generates a plurality of reset release timings may be used.
[0266]
FIG. 59 is a flowchart showing main processing of the payout control CPU 371. In the main process, the payout control CPU 371 first performs an initial value setting process such as clearing the RAM area (step S291). When data is set in the RAM area (backup RAM area) backed up by the power supply of the built-in RAM, the clearing process of those areas is not performed. Thereafter, in this embodiment, the payout control CPU 371 shifts to a loop process for monitoring the timer interrupt flag (step S292).
[0267]
In the initialization process of step S291, the non-backup RAM area is cleared when the values of the total number storage and the lending ball number storage described later are not zero. Then, settings for restarting the prize ball are made. For example, an in-price ball processing flag is set. Even if it is a backup RAM area, if it is an area not related to the number of winning balls, it may be cleared by designating those addresses. In addition to these processes, initial setting of a timer register provided in the payout control CPU 371 so that a timer interrupt is periodically generated every 2 ms (timeout is 2 ms and setting for repeated timer operation) Is done. That is, processing for activating a timer interrupt and processing for setting a timer interrupt interval are executed.
[0268]
Therefore, in this embodiment, the internal timer of the payout control CPU 371 is set to repeatedly generate a timer interrupt. In this embodiment, the repetition period is set to 2 ms. As shown in FIG. 60, when a timer interrupt occurs, the payout control CPU 371 sets a timer interrupt flag (step S297).
[0269]
When detecting that the timer interrupt flag is set in step S702, the payout control CPU 371 resets the timer interrupt flag (step S293) and executes a payout control process (step S295). With the above control, in this embodiment, the payout control process is started every 2 ms. In this embodiment, only the flag is set in the timer interrupt process, and the payout control process is executed in the main process, but the payout control process may be executed in the timer interrupt process.
[0270]
FIG. 61 is an explanatory diagram showing a usage example of the RAM built in the payout control CPU 371. In this example, a total number storage (for example, 2 bytes) and a rental ball number storage are formed in the backup RAM area. The total number storage stores the total number of payouts instructed from the main board 31 side. The rental ball number storage stores the number of balls that have not been paid out. The backup RAM area also has an area for setting various flags. In FIG. 61, a non-backup area is also shown, but all the RAMs built in the payout control CPU 371 may be backed up.
[0271]
FIG. 62 is a flowchart showing the payout control command receiving process by the interrupt process. The INT signal from the main board 31 is input to the interrupt terminal of the payout control CPU 371. Therefore, when the INT signal from the main board 31 is turned on, the payout control CPU 371 is interrupted, and the payout control command reception process shown in FIG. 62 is started.
[0272]
In the payout control command reception process, the payout control CPU 371 first reads 1-byte data from the input port assigned to input payout control command data (step S852). If the read data is a payout number instruction command (step S853), the number specified by the payout number instruction command is added to the total number memory (step S855). Otherwise, a communication end flag is set (step S854). In this example, the communication end flag is a flag indicating that a command other than the payout number instruction command has been received.
[0273]
As described above, the payout control CPU 371 mounted on the payout control board 37 stores the number of prize balls included in the payout quantity instruction command sent from the CPU 56 of the main board 31 in the backup RAM area (total number memory). .
[0274]
63 to 66 are flowcharts showing an example of the payout control process (step S295). In this example, the payout control CPU 371 first checks whether or not payout is stopped (step S471). If the payout is not stopped, it is confirmed whether or not a payout control command indicating a payout stop instruction is received from the main board 31 (step S472). If it has been received, the payout motor 289 is stopped (step S473), and the internal state is set to the payout stop state (step S474). That is, the payout control means is in a state where both the award ball payout and the ball lending are stopped.
[0275]
In this embodiment, the payout motor 289 is stopped as soon as a payout stop instruction command is received. However, the payout motor 289 may be stopped at a place where the cut is good instead of being controlled as such. For example, the game balls may be paid out in units of 25, and when the payout of one unit is completed, the payout motor 289 may be stopped and the internal state may be set to the payout stop state. As described above, the ball break switches 187a and 187b are installed at positions where it is possible to detect the presence of about 27 to 28 game balls in the payout ball passages 186a and 186b. Even if the control means detects a broken ball, at least 25 payouts are possible from that point. Accordingly, there is no problem even if the payout is stopped when one unit of payout is completed. Further, if the payout is stopped in units of one unit, control at the time of restarting payout becomes easy.
[0276]
If it is in the payout stop state, the payout control CPU 371 checks whether or not a payout control command indicating a payout stop cancellation instruction has been received from the main board 31 (step S475). If not received, the process returns to step S471. If a payout control command indicating a payout stop cancellation instruction has been received, the internal payout stop state is canceled (step S476). That is, the payout control means returns to a state where the prize ball can be paid out and lent out.
[0277]
If it is not in the payout stop state, the payout control CPU 371 performs the processing after step S481. In step S481, the payout control CPU 371 checks whether or not the ball is currently being lent. If the ball is being lent, the process proceeds to the process of renting the ball in step S532. If the ball is not being lent, it is confirmed whether or not the prize ball is being processed (step S482). If the prize ball process is in progress, the process proceeds to the process during the prize ball process in step S513.
[0278]
If the winning ball processing is not in progress, it is confirmed whether or not the BRQ signal, which is a ball lending request signal from the card unit 50 as an external device of the gaming machine, is turned on (step S483). If the BRQ signal is on, the processing from step S491 is performed. If the BRQ signal is not turned on, that is, if a ball lending request is not generated, it is confirmed whether or not the total number storage is 0 (step S491). If the total number storage is 0, that is, if it is not necessary to start paying out a prize ball, the process is terminated.
[0279]
In this embodiment, the ball lending is prioritized over the winning ball processing according to the determinations in steps S481 to S491, but the winning ball processing may be prioritized over the ball lending.
[0280]
In step S492, the payout control CPU 371 turns on the ball lending process flag, sets the unit number in the ball lending number counter (step S493), and turns on the EXS signal (step S494). The number of units is, for example, the number (for example, 25) of game balls lent out at a predetermined unit of 100 yen. And then. In order to set the ball distribution member 311 below the ball dispensing device 97 to the ball lending side, the distribution solenoid 310 is driven (step S495). Also, the payout motor 289 is turned on (step S496), and the process proceeds to the ball lending process shown in FIG.
[0281]
Strictly speaking, the payout motor 289 is turned on after the BRQ signal is turned off to indicate that the card unit 50 has recognized acceptance. The ball lending number counter is formed in a lending ball number storage in the backup RAM area. A ball lending process flag is also set in the backup RAM area.
[0282]
If the total number storage is not 0 in step S491, a process for starting a prize ball payout is performed. That is, the award ball processing flag is turned on (step S505), the ball sorting member 311 below the ball payout device 97 is set to the prize ball side (step S506), and the payout motor 289 is turned on (step S507). Then, the process shifts to a process for paying out a prize ball. The prize ball processing flag is set in the backup RAM area.
[0283]
The process after step S513 is a process during payout of a prize ball. In the process of paying out a prize ball, the payout control CPU 371 checks whether or not a game ball has been paid out based on the detection output of the prize ball count switch 301A. When it is confirmed that one payout has been made (step S513), the total number storage value is decremented by 1 (step S514). Further, when the value of the total number storage becomes 0 (step S515), the payout motor 289 is turned off (step S516), and the prize ball processing flag is turned off (step S517).
[0284]
The contents of the total number storage are saved by the backup power source of the power supply board 910 for a predetermined period even if the gaming machine is turned off. Therefore, when the power is restored during the predetermined period, the payout control CPU 371 can continue the prize ball payout process based on the contents of the total number storage.
[0285]
When the power is turned on, the payout control CPU 371 can determine whether to perform normal initial setting processing or restore the state in the winning ball simply by checking the data in the backup RAM area. In other words, it is possible to resume the prize ball processing for the unpaid prize balls by simple determination.
[0286]
The payout control CPU 371 manages the number of prize balls instructed from the main board 31 as the total number in the total number memory, but may manage each prize ball number (for example, 15, 10, or 6). . For example, a number counter corresponding to the number of winning balls is provided, and when a payout number designation command is received, the number counter corresponding to the number designated by the command is incremented by one. When the prize ball payout for each prize ball number is completed, the corresponding number counter is decremented by one. Also in that case, each number counter is formed in the backup RAM area. Therefore, even if the power of the gaming machine is cut off, if the power recovers during a predetermined period, the payout control CPU 371 can continue the prize ball payout process based on the contents of each number counter.
[0287]
FIG. 66 is a flowchart showing a ball lending process in the payout control process by the payout control CPU 371. In the ball lending process, the payout control CPU 371 checks whether or not a game ball has been paid out based on the detection output of the ball lending count switch 301B. When it is confirmed that one payout has been made (step S532), the value of the ball lending number counter is decremented by 1 (step S533). When the value of the ball lending counter is 0 (step S534), the EXS signal is turned off to indicate to the card unit 50 that the next ball lending request can be accepted (step S534). S535). Further, the payout motor 289 is turned off (step S535), and the ball lending process flag is turned off (step S537).
[0288]
After turning off the EXS signal indicating acceptance of a ball lending request, if the BRQ signal, which is a ball lending request signal, is turned on again within a predetermined period, the ball lending process is continued without turning off the payout motor. Also good. That is, instead of performing the ball lending process for each predetermined unit (100 yen unit in this example), the ball lending process may be executed continuously.
[0289]
The contents of the rental ball number storage are saved by the backup power source of the power supply board 910 for a predetermined period even when the power of the gaming machine is cut off. Accordingly, when the power is restored during the predetermined period, the payout control CPU 371 can continue the ball lending process based on the contents of the lending ball number storage.
[0290]
In the above payout control, the information related to the ball lending stored in the lending ball number storage in the backup RAM area is the value of the ball lending number counter. That is, the number of unpaid game balls in one predetermined unit (in this example, the number of units corresponding to 100 yen: 25). However, the number of unpaid lending balls for all of the predetermined units may be stored in the lending ball number storage. In this case, for example, information indicating that the payout control CPU 371 should accept all the lending requests for 500 yen, that is, the lending requests for 5 times in a predetermined unit, and perform lending for 5 times in a predetermined unit. Is stored in the rental ball number storage in the backup RAM area.
[0291]
FIG. 67 is a flowchart showing a part of the payout control process executed by the payout control CPU 371 in order to realize such control. Note that the process before the process shown in FIG. 67 is the same as the process shown in FIG. In this case, when the BRQ signal from the card unit 50 is turned on (step S491), if the value of the ball lending number counter is 0, the unit number (25 in this example) is set in the ball lending number counter, and the ball lending number If the counter value is not 0, the ball lending counter is incremented by 1 (step S497). In this embodiment, the ball lending number counter counts the number of ball lending (indicating how many times it is in a predetermined unit), and the ball lending number counter is used to count the number of payouts each time.
[0292]
Furthermore, when the payout control CPU 371 turns on the EXS signal and notifies the card unit 50 that the request has been accepted, the payout control CPU 371 immediately turns off the EXS signal to permit the next turn-on of the BRQ signal (step S498). It should be noted that a delay time is preferably set before the execution of step S498 so that the card unit 50 can reliably recognize the ON / OFF of the EXS signal.
[0293]
Then, in the ball lending process shown in FIG. 68, it is confirmed whether or not the BRQ signal, which is a ball lending request signal from the card unit 50, is on while one payout is not completed (step S545). . If the BRQ signal is on, the ball lending counter is incremented by 1 (step S546), the EXS signal indicating acceptance of the ball lending request is turned on (step S547), and then the EXS signal is turned off (step S547). Step S548).
[0294]
Further, when the value of the ball lending number counter becomes 0, the payout control CPU 371 checks whether or not the value of the ball lending number counter is 0 (step S541). The number of units is set again (step S542), and the value of the ball lending number counter is decremented by 1 (step S543). If the value of the ball lending counter is 0, the ball lending for a plurality of predetermined units has been completed, so the payout motor is turned off (step S536) and the ball lending processing flag is turned off (step S536). S537).
[0295]
With the above-described control, when a ball lending request is continuously output from the card unit 50 a predetermined number of times, all requests are sequentially accepted. Then, those that have been accepted but have not yet started to be paid out are saved in the value of the ball lending counter.
[0296]
Since the value of the ball lending number counter and the ball lending number counter are stored in the lending ball number storage in the backup RAM area, they are stored for a predetermined period even when the power to the gaming machine is cut off. If the power supply is restored within the predetermined period, the payout control CPU 371 can continue the ball lending process based on the stored values of the ball lending number counter and the ball lending number counter. In other words, even when the payout control means is configured to accept all ball lending requests multiple times and then sequentially execute the ball lending process, the player may be disadvantaged with respect to ball lending. No control is realized.
[0297]
In addition, it may be configured so that the actual ball lending process is started at the same time as the acceptance of a plurality of ball lending requests is started. The ball lending process may be started.
[0298]
FIG. 69 is a flowchart showing a power failure occurrence interrupt process executed by the payout control CPU 371 in response to an interrupt from the first power supply monitoring unit. When the power monitoring IC 902 on the power supply board 910 detects a drop in the power supply voltage, the voltage drop signal indicates a voltage drop, and the power failure occurrence interrupt process is started. In the power failure occurrence interrupt process, the payout control CPU 371 sets the interrupt prohibition (step S801), sets the RAM access prohibited state (step S802), turns off the output port (step S803), and performs loop processing. to go into. That is, no processing is performed.
[0299]
Therefore, before the operation is prohibited (system reset) from the outside by the reset signal from the reset IC 976 shown in FIG. Therefore, the payout control CPU 371 reliably stops operation when the power is turned off. As a result, it is possible to reliably prevent the RAM contents from being destroyed due to an abnormal operation that may occur as the power supply voltage decreases.
[0300]
In this embodiment, in the power failure occurrence interrupt process, the program is looped at the final part, but a halt (HALT) instruction may be issued. Further, when a CPU having a specification that does not cause other interrupts during the interrupt process is used, the process of step S801 is not necessary. Further, in this embodiment, the power failure occurrence interrupt process (power supply stop process) is executed according to the NMI, but the first voltage drop signal from the power supply board (the voltage from the first power supply monitoring means). A reduction signal) may be introduced into the maskable interrupt terminal (IRQ terminal) and the power supply stop process may be executed by the interrupt process (IRQ process).
[0301]
FIG. 70 is a flowchart showing a part of the initialization process (step S701) executed by the payout control CPU 371 when the power is turned on. When the power is turned on or when the power is restored, the payout control CPU 371 first checks whether the value of the total number storage or the number of rented balls stored in the backup RAM area is not 0 (step S901). . If it is 0, it means that there was no unpaid prize ball at the time of the previous power-off, so normal initial setting processing is performed. That is, the register and the entire RAM area are cleared (step S903), and the stack pointer is initialized (step S904).
[0302]
If the value of the total number storage or the lending ball number storage is not 0, an address is designated and the register and the non-backup RAM area are cleared (step S905). Then, a setting for resuming a prize ball or ball lending is performed. For example, a ball lending process flag is set (step S906). Even if it is a backup RAM area, if it is an area not related to the number of winning balls, it may be cleared by designating those addresses.
[0303]
As described above, the payout control CPU 371 can determine whether to perform normal initial setting processing or to restore the state in which a prize ball is being paid out or being lent out by simply checking the data in the backup RAM area when the power is turned on. That is, since the number of unpaid game balls and the winning ball processing flag and the ball lending processing flag are stored in the backup RAM, the payout control CPU 371 sets the award ball processing flag or the ball lending processing flag. If so, the processing corresponding to the contents of the total number storage or the rental ball number storage can be continued. That is, processing can be resumed for unpaid prize balls or unpaid lending balls by simple determination.
[0304]
In the above embodiment, the RAM access is simply prohibited as the power supply stop process when a power interruption such as a power failure occurs, but the parity data is created for the data in the RAM, The created parity data may also be saved. Then, at the time of power-on processing, confirmation based on the parity data is performed, and if it is confirmed that the data in the RAM is correctly stored, the winning ball payout processing or ball lending processing based on the stored data is continued. You may do it.
[0305]
As described above, in this embodiment, even when a shortage of game balls to be paid out is detected (when a ball is out of service), the same command is used when the game ball should not be paid out when the lower plate is full. The payout stop command is sent from the game control means to the payout control means (see FIG. 39). Then, the payout control means stops the prize ball payout according to the payout stop instruction. That is, even if the conditions for stopping the prize ball are different, a common command is sent from the game control means to the payout control means. Therefore, a load related to information transmission from the game control means to the payout control means is reduced. As a result, there is an advantage that the program capacity in the game control means is reduced and the program capacity that can be used for game control is increased.
[0306]
In addition, the game control means notifies the payout control means of a payout stop release command, which is the same command for releasing the ball breakage and for solving the lower pan full. Then, the payout control means returns to a state in which the prize ball can be paid out according to the payout stop instruction. That is, even if the cause of the award ball stop cancellation is different, a common command is sent from the game control means to the payout control means. As a result, the load related to information transmission from the game control means to the payout control means is also reduced.
[0307]
Further, the payout control means stops the ball lending according to the payout stop instruction. That is, a common command is sent from the game control means to the payout control means even if the conditions for stopping lending are different. Therefore, a load related to information transmission from the game control means to the payout control means is reduced. As a result, there is an advantage that the program capacity in the game control means is reduced and the program capacity that can be used for game control is increased.
[0308]
Then, the payout control means returns the ball lending to a possible state according to the payout stop instruction. That is, even if the causes of the ball lending stop cancellation are different, a common command is sent from the game control means to the payout control means. As a result, the load related to information transmission from the game control means to the payout control means is also reduced.
[0309]
In the above embodiment, when the payout control means receives the payout stop instruction command, both the ball lending and the prize ball payout are stopped, and both the ball lending and the prize ball payout are possible according to the payout stop cancellation instruction. However, the payout stop instruction for the winning ball and the payout stop instruction for the ball lending may be separate commands, and the payout stop canceling instruction for the prize ball and the payout stop canceling instruction regarding the ball lending may be separate commands. Even in such a case, a common command is sent from the game control means to the payout control means even if the conditions for stopping and releasing the winning ball are different, and common even if the conditions for stopping and releasing the ball rental are different. This command can be sent from the game control means to the payout control means.
[0310]
However, when the payout control means receives the payout stop command, both the ball lending and the prize ball payout stop, and when the payout stop release command is received, both the ball lending and the prize ball payout are enabled. That is, with one command, ball lending and prize ball payout are stopped, and if the stop state is canceled, the payout control from the game control means is performed as compared with the case of using the stop instruction command and the stop release instruction command for each. The load related to information transmission to the means is further reduced.
[0311]
In each of the above embodiments, the case where the RAM is used as the storage means has been described. However, as the storage means, any storage means other than the RAM may be used as long as it is an electrically rewritable storage means. Further, in the above embodiment, the payout means is configured to be able to lend a ball and a prize ball. However, the present invention is applied even if a mechanism for lending a ball and a mechanism for paying a prize ball are independent. be able to. In that case, even if the mechanism that lends the ball and the mechanism that pays out the prize ball are independent, if the payout control means is configured to control both mechanisms, 1 as in the above embodiment. It is more effective to configure the ball lending and the winning ball payout to be instructed to stop / release with one command.
[0312]
【The invention's effect】
As described above, according to the present invention, a gaming machine can be used for game control. When the microcomputer for the command sends a command from the display output circuit to the display control means and when the command is sent from the payout output circuit to the payout control means, the command is called by calling the same command output processing subroutine. Command is output to the determined display output circuit or payout output circuit by sharing the output module As a result, it is easy to create and output those commands. As a result, game control For microcomputer There is an effect that the burden required for command transmission can be reduced.
[0313]
Game control Microcomputer However, when sending a command to the display control means and when sending a command to the payout control means, Same Command creation Create a command by calling a processing subroutine Game control if configured to Microcomputer The control command creation part in the game control program executed by is simplified.
[0316]
Game control Microcomputer But, at least, When the command is sent to the display control means and when the command is sent to the payout control means, the control means that is the command sending destination is configured to output the information only once so that it can be received. Control for sending the control command in the game control means is further simplified, and the load required for sending the control command in the game control means is further reduced.
[0318]
Display output circuit and payout output circuit Is an irreversible information output means that can only output information Is In such a configuration, there is an effect that an illegal signal can be prevented from being input to the main board, and an illegal act can be made difficult.
[0319]
When the input circuit to which the command for the display control means and the command for the payout control means are input is configured to be an irreversible information input means capable of only inputting information, an electrical component for the main board It is possible to prevent an illegal signal from being supplied through the control means and to make it difficult to receive an illegal act.
[0320]
Game control Microcomputer But, Payout according to winnings Giveaway As A command to notify the quantity of game media Winning If the game medium is set to be sent to the payout control means even if the payout of the game medium according to the game is not completed, the game control means stores the establishment of a predetermined condition such as a prize. It is not necessary to have a large storage area, and the burden on the prize control of the game control means can be reduced.
[0321]
Unpaid premiums even if the payout control means stops power supply As Game media of If it is configured so that the remaining number can be stored for a predetermined period, even if an unexpected power interruption such as a power failure occurs, the prize payout process based on the stored contents can be continued after the power is restored. It is possible to prevent the player from being disadvantaged.
[0322]
The payout control means can control the payout means in accordance with the game medium lending request to cause the game medium to be paid out. Even if the power supply stops, the payout control means can calculate the remaining number of loaned game media for a predetermined period. If it is configured to be able to retain the memory, even if an unexpected power failure such as a power failure occurs, the game media lending process based on the stored contents can be continued after the power is restored. Profit can be prevented from being given.
[Brief description of the drawings]
FIG. 1 is a front view of a pachinko gaming machine as viewed from the front.
FIG. 2 is an explanatory view showing each substrate provided on the back surface of the pachinko gaming machine.
FIG. 3 is a rear view of the mechanism plate of the pachinko gaming machine as viewed from the back.
FIG. 4 is a front view showing a configuration around an intermediate base unit installed on a mechanism plate.
FIG. 5 is an exploded perspective view showing a ball dispensing device.
FIG. 6 is a block diagram showing a circuit configuration of a game control board (main board).
FIG. 7 is a block diagram showing a circuit configuration in a symbol control board.
FIG. 8 is a block diagram showing a circuit configuration in a sound control board.
FIG. 9 is a block diagram showing a circuit configuration in a lamp control board.
FIG. 10 is a block diagram showing components related to a prize ball, such as components of a payout control board and a ball payout device.
FIG. 11 is a block diagram illustrating an example of a configuration around a CPU for power monitoring and power backup.
FIG. 12 is a block diagram illustrating a configuration example of a power supply board.
FIG. 13 is a flowchart showing main processing executed by the CPU on the main board.
FIG. 14 is a flowchart showing initialization processing.
FIG. 15 is a flowchart showing a 2 ms timer interrupt process.
FIG. 16 is a flowchart showing a game control process.
FIG. 17 is a timing chart showing the relationship between a normal symbol variation state and a hit operation.
FIG. 18 is a timing chart showing the relationship between the progress of the game and the variation of the special symbol.
FIG. 19 is a timing chart showing the relationship between special symbol fluctuations and symbol control commands.
FIG. 20 is an explanatory diagram showing an example of a command form of a symbol control command.
FIG. 21 is an explanatory diagram showing an example of the contents of a symbol control command.
FIG. 22 is a timing chart showing an example of a form of sending a symbol control command.
FIG. 23 is an explanatory diagram showing an example of a command form of a voice control command.
FIG. 24 is an explanatory diagram showing an example of the contents of a voice control command.
FIG. 25 is a timing chart showing an example of a transmission form of a voice control command.
FIG. 26 is an explanatory diagram showing an example of a command form of a lamp control command.
FIG. 27 is an explanatory diagram showing an example of the content of a lamp control command.
FIG. 28 is a timing chart showing an example of a lamp control command transmission form.
FIG. 29 is an explanatory diagram showing an example of a command form of a payout control command.
FIG. 30 is an explanatory diagram showing an example of the content of a payout control command.
FIG. 31 is a timing chart showing an example of a delivery form of a payout control command.
FIG. 32 is a timing chart showing another example of a payout control command sending form;
FIG. 33 is a flowchart showing a special symbol process.
FIG. 34 is an explanatory diagram showing a data structure of process data.
FIG. 35 is a flowchart showing a process data / timer setting processing subroutine executed in the special symbol process.
FIG. 36 is a flowchart showing a special symbol process timer setting process.
FIG. 37 is a flowchart showing an output data setting process in the game control process.
FIG. 38 is a flowchart showing a portion related to prize ball control of switch processing in game control processing.
FIG. 39 is a flowchart showing an example of a winning ball signal process in the game control process.
FIG. 40 is a flowchart showing an example of a winning ball signal process in the game control process.
FIG. 41 is a flowchart illustrating an example of a data output process.
FIG. 42 is a flowchart showing a command transmission subroutine.
FIG. 43 is a flowchart showing a main process executed by the voice control CPU.
FIG. 44 is a flowchart showing a timer interrupt process.
FIG. 45 is a flowchart showing command reception interrupt processing;
FIG. 46 is an explanatory diagram of a configuration example of an audio pattern table.
FIG. 47 is a flowchart showing an audio control process.
FIG. 48 is a flowchart showing a main process executed by a lamp control CPU.
FIG. 49 is a flowchart showing a timer interrupt process.
FIG. 50 is a flowchart showing command reception interrupt processing;
FIG. 51 is an explanatory diagram showing a configuration example of a lamp pattern table.
FIG. 52 is a flowchart showing lamp control processing.
FIG. 53 is an explanatory diagram showing an example of a lamp / LED control pattern corresponding to pattern data;
FIG. 54 is a flowchart showing an example of a lamp / LED control process.
FIG. 55 is a flowchart showing main processing executed by the symbol control CPU.
FIG. 56 is a flowchart showing a timer interrupt process.
FIG. 57 is an explanatory diagram showing a relationship between a symbol control command and control content.
FIG. 58 is a block diagram showing a configuration example around a payout control CPU for power supply monitoring and power supply backup.
FIG. 59 is a flowchart showing main processing executed by the payout control CPU.
FIG. 60 is a flowchart showing a 2 ms timer interrupt process of the payout control CPU.
FIG. 61 is an explanatory diagram showing a configuration example of a RAM in the payout control unit.
FIG. 62 is a flowchart showing command reception processing executed by the payout control CPU.
FIG. 63 is a flowchart showing a payout control process.
FIG. 64 is a flowchart showing a payout control process.
FIG. 65 is a flowchart showing a payout control process.
FIG. 66 is a flowchart showing a payout control process.
FIG. 67 is a flowchart showing another example of the payout control process.
FIG. 68 is a flowchart showing another example of the payout control process.
FIG. 69 is a flowchart showing a power failure occurrence interrupt process executed by the payout control CPU.
FIG. 70 is a flowchart illustrating an example of initialization processing of a payout control CPU.
[Explanation of symbols]
31 Game control board (main board)
35 Lamp control board
37 Dispensing control board
51 prize ball lamp
52 Out-of-ball lamp
53 Basic circuit
56 CPU
70 Voice control board
80 design control board
101 Design control CPU
351 CPU for lamp control
701 Voice control CPU

Claims (9)

遊技者が所定の遊技を行うことが可能であり、複数の入賞領域が設けられ、それぞれの入賞領域への遊技媒体の入賞に応じて景品として遊技媒体が払い出され、複数種類の図柄を可変表示する可変表示部を備え、該可変表示部の停止図柄が特定の表示態様となったときに遊技者にとって有利になる大当り遊技状態になる遊技機であって、
ROMに格納された遊技制御プログラムに従って遊技の進行を制御する遊技制御用マイクロコンピュータと、
前記遊技制御用マイクロコンピュータからのコマンドに応じて遊技機に設けられる電気部品を制御するための処理を行う電気部品制御手段と、
遊技に用いられる遊技媒体を払い出す払出手段とを備え、
前記電気部品制御手段として、少なくとも、前記遊技制御用マイクロコンピュータから入力されたコマンドに応じて前記可変表示部の表示制御を行う表示制御手段と、前記遊技制御用マイクロコンピュータから入力された景品としての遊技媒体の数量を通知するためのコマンドに応じて前記払出手段を制御して遊技媒体の払出を行わせる払出制御手段とがあり、
前記遊技制御用マイクロコンピュータが搭載される遊技制御基板には、前記表示制御手段に送出されるコマンドの出力回路である表示用出力回路と前記払出制御手段に送出されるコマンドの出力回路である払出用出力回路とがそれぞれ設けられ、
前記遊技制御用マイクロコンピュータは、
前記図柄の可変表示の開始時に該図柄の可変表示を開始させるコマンドを前記表示用出力回路を介して前記表示制御手段に送出し、前記大当り遊技状態における前記可変表示部の表示状態を指定するコマンドを前記表示用出力回路を介して前記表示制御手段に送出する制御を行うとともに、前記入賞領域への遊技媒体の入賞が発生したときに、入賞に応じて払い出される景品としての遊技媒体の数量を通知するためのコマンドを前記払出用出力回路を介して前記払出制御手段に送出する制御を行うコマンド送出制御手段と、
前記コマンド送出制御手段が前記表示制御手段と前記払出制御手段とのいずれにコマンドを送出する制御を行うのかを指定する指定手段とを有し、
前記可変表示部において図柄の可変表示を開始するときに、図柄の変動開始から変動終了までの可変表示パターンを特定可能なコマンドを前記表示制御手段に送出し、図柄の可変表示を終了するときに全図柄の停止を示すコマンドを前記表示制御手段に送出し前記図柄の可変表示の開始時にコマンドを送出した後、前記全図柄の停止を示すコマンドを送出するまで前記可変表示部の図柄の表示状態を変更させるためのコマンドを送出せず、
前記コマンド送出制御手段は、
前記図柄の可変表示を開始させるコマンドおよび前記可変表示部の表示状態を指定するコマンドを作成する表示制御コマンド作成手段と、該表示制御コマンド作成手段が作成するコマンドとデータ量が同一である前記遊技媒体の数量を通知するためのコマンドを作成する払出制御コマンド作成手段とを含み、
前記指定手段の指定に従って、コマンドを前記表示用出力回路に出力するのか前記払出用出力回路に出力するのかを決定し、前記表示用出力回路から前記表示制御手段にコマンドを送出する場合と、前記払出用出力回路から前記払出制御手段にコマンドを送出する場合とで、同一のコマンド出力処理のサブルーチンを呼び出すことによってコマンド出力モジュールを共用して、決定した前記表示用出力回路または前記払出用出力回路にコマンドを出力し、
前記表示制御手段は、
前記図柄の可変表示パターンを特定可能なコマンドを前記遊技制御用マイクロコンピュータから受信すると前記可変表示部における図柄の可変表示を開始させ、前記全図柄の停止を示すコマンドを前記遊技制御用マイクロコンピュータから受信すると前記可変表示部における図柄の可変表示を終了させて停止図柄を表示する制御を行う
ことを特徴とする遊技機。
A player can play a predetermined game, and a plurality of winning areas are provided, and game media are paid out as prizes according to the winning of game media to each winning area, and various types of symbols can be changed. A gaming machine comprising a variable display unit for displaying, and in a jackpot gaming state that is advantageous to the player when the stop symbol of the variable display unit is in a specific display mode,
A game control microcomputer for controlling the progress of the game in accordance with a game control program stored in the ROM ;
Electrical component control means for performing processing for controlling electrical components provided in the gaming machine in response to a command from the gaming control microcomputer ;
A payout means for paying out game media used in the game,
As the electrical component control unit, at least, a display control unit for controlling the display of the variable display unit in response to a command input from said gaming control microcomputer, as prizes, which is input from the gaming control microcomputer There is a payout control means for controlling the payout means in accordance with a command for notifying the number of game media and performing payout of the game media,
On the game control board on which the game control microcomputer is mounted, a display output circuit which is an output circuit of commands sent to the display control means and a payout which is an output circuit of commands sent to the payout control means Output circuit for each,
The game control microcomputer is:
A command for sending a command to start variable display of the symbol to the display control means via the display output circuit at the time of starting variable display of the symbol, and designating the display state of the variable display unit in the big hit gaming state Is sent to the display control means via the display output circuit, and the number of game media as prizes to be paid out according to a prize when a prize for the game medium in the prize area occurs is determined. Command sending control means for performing control to send a command for notification to the payout control means via the payout output circuit;
The command sending control means has a designation means for designating which of the display control means and the payout control means performs control for sending a command,
When starting variable display of a symbol in the variable display unit, a command capable of specifying a variable display pattern from the start of variation to the end of variation is sent to the display control means, and when variable display of the symbol is terminated After the command indicating the stop of all symbols is sent to the display control means and the command is sent at the start of variable display of the symbols, the display of the symbols on the variable display section until the command indicating the stop of all symbols is sent Without sending a command to change the state,
The command transmission control means includes
Display control command creating means for creating a command for starting variable display of the symbol and a command for designating the display state of the variable display section, and the game having the same data amount as the command created by the display control command creating means A payout control command creating means for creating a command for notifying the quantity of the medium,
Determining whether to output a command to the display output circuit or the payout output circuit according to the designation by the designation means, and sending the command from the display output circuit to the display control means; and When the command is sent from the output circuit for payout to the payout control means, the command output module is shared by calling a subroutine of the same command output processing, and the determined output circuit for display or the output circuit for payout determined Command to
The display control means includes
When a command capable of specifying the variable display pattern of the symbol is received from the game control microcomputer, the variable display unit starts variable display of the symbol, and a command indicating the stop of all symbols is received from the game control microcomputer. When received , the game machine is characterized in that the variable display of the variable display unit is ended and the control of displaying the stop symbol is performed .
遊技制御用マイクロコンピュータは、表示制御手段にコマンドを送出する場合と払出制御手段にコマンドを送出する場合とで、同一のコマンド作成処理のサブルーチンを呼び出すことによってコマンドを作成する
請求項1記載の遊技機。
2. The game control microcomputer according to claim 1, wherein the game control microcomputer creates a command by calling a same command creation processing subroutine when the command is sent to the display control means and when the command is sent to the payout control means. Machine.
遊技制御用マイクロコンピュータは、少なくとも、表示制御手段にコマンドを送出する際、および払出制御手段にコマンドを送出する際に、コマンド送出先となる制御手段が入力可能にコマンドを一回だけ送出する
請求項1または請求項2記載の遊技機。
The game control microcomputer sends out the command only once so that the control means as the command sending destination can input at least when sending the command to the display control means and sending the command to the payout control means. The gaming machine according to claim 1 or claim 2.
表示用出力回路および払出用出力回路は、情報の出力のみが可能な不可逆性情報出力手段である
請求項1ないし請求項3記載の遊技機。
4. The gaming machine according to claim 1, wherein the display output circuit and the payout output circuit are irreversible information output means capable of only outputting information.
表示制御手段に対するコマンドおよび払出制御手段に対するコマンドが入力される入力回路は、情報の入力のみが可能な不可逆性情報入力手段である
請求項1ないし請求項4記載の遊技機。
The gaming machine according to any one of claims 1 to 4, wherein an input circuit for inputting a command for the display control means and a command for the payout control means is an irreversible information input means capable of only inputting information.
遊技制御用マイクロコンピュータは、入賞に応じて払い出される景品としての遊技媒体の数量を通知するためのコマンドを、以前の入賞に応じた遊技媒体の払出が終了していなくても払出制御手段に対して送出可能である
請求項1ないし請求項5記載の遊技機。
The game control microcomputer sends a command for notifying the quantity of game media as a prize to be paid out according to a prize to the payout control means even if the game media payout according to the previous prize has not ended. The gaming machine according to any one of claims 1 to 5, wherein the gaming machine can be sent out.
払出制御手段は、電力供給が停止しても、未払出の景品としての遊技媒体の残数を所定期間記憶保持可能である
請求項1ないし請求項6記載の遊技機。
The gaming machine according to any one of claims 1 to 6, wherein the payout control means can store and retain the remaining number of game media as unpaid prizes for a predetermined period even when power supply is stopped.
払出制御手段は、遊技媒体貸出要求に応じて払出手段を制御して遊技媒体の払出を行わせることが可能であり、電力供給が停止しても、未払出の貸出遊技媒体残数を所定期間記憶保持可能である
請求項1ないし請求項7記載の遊技機。
The payout control means can control the payout means in accordance with the game medium lending request to cause the game medium to be paid out. Even if the power supply stops, the payout control means calculates the remaining number of unpaid game media for a predetermined period. The gaming machine according to any one of claims 1 to 7, wherein the gaming machine is capable of storing data.
電気部品制御手段として、前記遊技制御用マイクロコンピュータから入力されたコマンドに応じて遊技機に設けられている音発生部品を制御する音声制御手段と、前記遊技制御用マイクロコンピュータから入力されたコマンドに応じて遊技機に設けられている発光体部品を制御する発光体制御手段とがあり、
遊技制御基板には、前記音声制御手段に送出されるコマンドの出力回路である音声用出力回路と前記発光体制御手段に送出されるコマンドの出力回路である発光体用出力回路とが設けられ、
コマンド送出制御手段は、図柄の可変表示中の音出力状態を指定するコマンドを前記音声用出力回路を介して前記音声制御手段に送出し、前記大当り遊技状態における音出力状態を指定するコマンドを前記音声用出力回路を介して前記音声制御手段に送出する制御を行うとともに、前記図柄の可変表示中の発光体の表示状態を指定するコマンドを前記発光体用出力回路を介して前記発光体制御手段に送出し、前記大当り遊技状態における発光体の表示状態を指定するコマンドを前記発光体用出力回路を介して前記発光体制御手段に送出する制御を行い、
指定手段は、コマンド送出制御手段が前記音声制御手段と前記発光体制御手段と表示制御手段と払出制御手段とのいずれにコマンドを送出する制御を行うのかを指定し、
前記コマンド送出制御手段は、前記図柄の可変表示を開始させるコマンド、前記可変表示部の表示状態を指定するコマンドおよび遊技媒体の数量を通知するためのコマンドのデータ量とデータ量が同一である前記音出力状態を指定するコマンドを作成する音声制御コマンド作成手段と、前記図柄の可変表示を開始させるコマンド、前記可変表示部の表示状態を指定するコマンドおよび前記遊技媒体の数量を通知するためのコマンドのデータ量とデータ量が同一である前記発光体の表示状態を指定するコマンドを作成する発光体制御コマンド作成手段とを含み、
前記コマンド送出制御手段は、前記指定手段の指定に従って、コマンドを前記音声用出力回路に出力するのか前記発光体用出力回路に出力するのか表示用出力回路に出力するのか払出用出力回路に出力するのかを決定し、前記音声用出力回路から前記音声制御手段にコマンドを送出する場合と、前記発光体用出力回路から前記発光体制御手段にコマンドを送出する場合と、前記表示用出力回路から前記表示制御手段にコマンドを送出する場合と、前記払出用出力回路から前記払出制御手段にコマンドを送出する場合とで、同一のコマンド出力処理のサブルーチンを呼び出すことによってコマンド出力モジュールを共用して、決定した前記音声用出力回路、前記発光体用出力回路、前記表示用出力回路または前記払出用出力回路にコマンドを出力する
請求項1ないし請求項8記載の遊技機。
As electrical components controlling means, a sound control means for controlling the sound generating part provided in the game machine in accordance with the command input from the gaming control microcomputer, the command input from the gaming control microcomputer There is a light emitter control means for controlling the light emitter parts provided in the gaming machine accordingly,
The game control board is provided with an output circuit for sound that is an output circuit of a command sent to the sound control means and an output circuit for light emitter that is an output circuit of a command sent to the light emitter control means,
The command sending control means sends a command for designating a sound output state during variable display of the symbol to the voice control means via the voice output circuit, and a command for designating the sound output state in the jackpot gaming state Control for sending to the voice control means via the voice output circuit and a command for designating the display state of the light emitter during variable display of the symbol via the light emitter output circuit Control to send a command for designating the display state of the light emitter in the jackpot gaming state to the light emitter control means via the light emitter output circuit,
The designation means designates which of the voice control means, the light emitter control means, the display control means, and the payout control means the command transmission control means performs to send the command,
The command transmission control means has the same data amount as a command for starting variable display of the symbol, a command for designating a display state of the variable display unit, and a command for notifying the number of game media. Voice control command creation means for creating a command for designating a sound output state, a command for starting variable display of the symbol, a command for designating the display state of the variable display section, and a command for notifying the number of game media A light emitter control command creating means for creating a command for designating a display state of the light emitter, the data amount of which is the same as the data amount;
The command transmission control means outputs the command to the payout output circuit, whether to output the command to the audio output circuit, to the light emitter output circuit or to the display output circuit in accordance with the designation of the designation means When the command is sent from the voice output circuit to the voice control means, the command is sent from the light emitter output circuit to the light emitter control means, and the display output circuit sends the command to the voice control means. When a command is sent to the display control means and when a command is sent from the payout output circuit to the payout control means, the same command output module is called by calling the same command output processing subroutine. A command is output to the audio output circuit, the light emitter output circuit, the display output circuit, or the payout output circuit. It claims 1 to gaming machine according to claim 8.
JP36578199A 1999-12-24 1999-12-24 Game machine Expired - Fee Related JP4115639B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP36578199A JP4115639B2 (en) 1999-12-24 1999-12-24 Game machine

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP36578199A JP4115639B2 (en) 1999-12-24 1999-12-24 Game machine

Publications (3)

Publication Number Publication Date
JP2001178934A JP2001178934A (en) 2001-07-03
JP2001178934A5 JP2001178934A5 (en) 2004-08-19
JP4115639B2 true JP4115639B2 (en) 2008-07-09

Family

ID=18485102

Family Applications (1)

Application Number Title Priority Date Filing Date
JP36578199A Expired - Fee Related JP4115639B2 (en) 1999-12-24 1999-12-24 Game machine

Country Status (1)

Country Link
JP (1) JP4115639B2 (en)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4558834B2 (en) * 2009-07-24 2010-10-06 株式会社三共 Game machine
JP4558833B2 (en) * 2009-07-24 2010-10-06 株式会社三共 Game machine
JP5226120B2 (en) * 2011-12-27 2013-07-03 株式会社三共 Game machine
JP6135555B2 (en) * 2014-02-28 2017-05-31 サミー株式会社 Game machine
JP6303600B2 (en) * 2014-02-28 2018-04-04 サミー株式会社 Game machine
JP6303601B2 (en) * 2014-02-28 2018-04-04 サミー株式会社 Game machine
JP6050795B2 (en) * 2014-08-29 2016-12-21 京楽産業.株式会社 Game machine
JP2016049227A (en) * 2014-08-29 2016-04-11 京楽産業.株式会社 Game machine
JP2016049229A (en) * 2014-08-29 2016-04-11 京楽産業.株式会社 Game machine

Also Published As

Publication number Publication date
JP2001178934A (en) 2001-07-03

Similar Documents

Publication Publication Date Title
JP4112149B2 (en) Game machine
JP4115639B2 (en) Game machine
JP4558769B2 (en) Game machine
JP4558834B2 (en) Game machine
JP4642176B2 (en) Game machine
JP4322384B2 (en) Game machine
JP2001178883A (en) Game machine
JP4731652B2 (en) Game machine
JP5576413B2 (en) Game machine
JP4558833B2 (en) Game machine
JP4574724B2 (en) Game machine
JP4137346B2 (en) Game machine
JP5085673B2 (en) Game machine
JP5576412B2 (en) Game machine
JP4527161B2 (en) Game machine
JP4527179B2 (en) Game machine
JP4527178B2 (en) Game machine
JP4527177B2 (en) Game machine
JP5085674B2 (en) Game machine
JP3939479B2 (en) Game machine
JP4574722B2 (en) Game machine
JP4574723B2 (en) Game machine
JP2001178933A (en) Game machine
JP5362861B2 (en) Game machine
JP5362862B2 (en) Game machine

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040308

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040405

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20040423

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20060119

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080416

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110425

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4115639

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110425

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110425

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110425

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110425

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120425

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130425

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130425

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140425

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees