JP4641545B2 - マルチプロセッサの操作を管理する方法、システム、およびコンピュータ・プログラム - Google Patents
マルチプロセッサの操作を管理する方法、システム、およびコンピュータ・プログラム Download PDFInfo
- Publication number
- JP4641545B2 JP4641545B2 JP2007541929A JP2007541929A JP4641545B2 JP 4641545 B2 JP4641545 B2 JP 4641545B2 JP 2007541929 A JP2007541929 A JP 2007541929A JP 2007541929 A JP2007541929 A JP 2007541929A JP 4641545 B2 JP4641545 B2 JP 4641545B2
- Authority
- JP
- Japan
- Prior art keywords
- processor
- cache
- line
- shared
- shared memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0815—Cache consistency protocols
- G06F12/0831—Cache consistency protocols using a bus scheme, e.g. with bus monitoring or watching means
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Saccharide Compounds (AREA)
- Hardware Redundancy (AREA)
Description
Claims (9)
- キャッシュをもつ第1プロセッサと、キャッシュをもつ第2プロセッサと、前記第1プロセッサおよび前記第2プロセッサによって共有される共有メモリを含む共有リソースとを備えたシステムにおいて、
(a)前記第1プロセッサが、前記第1プロセッサのキャッシュのライン(以下「キャッシュ・ライン」と称する)を反復的に読み取るステップを有し、
前記キャッシュ・ラインが前記共有メモリのライン(以下「共有メモリ・ライン」と称する)からキャッシュされ、前記共有メモリ・ラインと前記キャッシュ・ラインとのコヒーレンシがキャッシュ・コヒーレンシ・プロトコルに従い維持され、前記反復的なキャッシュ・ラインの読み取りが前記第1プロセッサを占有して前記第1プロセッサが前記共有リソースにアクセスするのを禁止し、
(b)前記第2プロセッサが、前記共有メモリ・ラインにデータを書き込んで、前記共有リソースに前記第1プロセッサからアクセスできることを前記第1プロセッサに知らせるステップと、
(c)前記第1プロセッサが、前記キャッシュ・コヒーレンシ・プロトコルに従い、前記共有メモリ・ラインへの前記データの書き込みに応答して、前記キャッシュ・ラインの状態を変更するステップとをさらに有する、方法。 - 前記第1プロセッサが、前記キャッシュ・コヒーレンシ・プロトコルに従い、前記共有メモリ・ラインに前記第2プロセッサにより書き込まれた前記データを前記キャッシュ・ラインに取り出すステップをさらに有する、請求項1に記載の方法。
- 前記第1プロセッサが、前記キャッシュ・ラインの読み取り、前記キャッシュ・ラインの状態の変更、および前記共有メモリ・ラインの読み取りを含む第1エラー処理手続きを実行するステップをさらに有する、請求項2に記載の方法。
- 前記第2プロセッサが、前記第1プロセッサが前記キャッシュ・ラインを読み取る間の前記共有リソースのリセット、および前記共有リソースのリセットの完了時の前記共有メモリ・ラインへの前記データの書き込みを含む第2エラー処理手続きを実行するステップをさらに有する、請求項3に記載の方法。
- 前記共有リソースがエラー状態に入る場合に、前記共有リソースが前記第1および第2プロセッサにそれぞれ第1および第2割込みを発するステップをさらに有し、前記第1プロセッサは前記第1割込みに応答して前記第1エラー処理手続きを実行し、前記第2プロセッサは前記第2割込みに応答して前記第2エラー処理手続きを実行する、請求項4に記載の方法。
- 前記第1プロセッサが、前記第2プロセッサが前記共有メモリ・ラインに前記データを書き込んだことを検知するようにスヌープするステップをさらに有する、請求項1に記載の方法。
- 前記第1プロセッサが、前記キャッシュ・ラインを反復的に読み取る期間が終了したことを判定するステップと、
前記期間の終了時、前記第1プロセッサが前記共有リソースのリセットを含む第2エラー処理手続きを実行するステップとをさらに有する、請求項1に記載の方法。 - キャッシュをもつ第1プロセッサと、
キャッシュをもつ第2プロセッサと、
共有メモリを含む複数の共有リソースとを備え、
前記第1プロセッサが、前記共有メモリのライン(以下「共有メモリ・ライン」と称する)を前記第1プロセッサのキャッシュのライン(以下「キャッシュ・ライン」と称する)にキャッシュし且つ前記共有メモリ・ラインと前記キャッシュ・ラインのコヒーレンシをキャッシュ・コヒーレンシ・プロトコルに従い維持するようになされたロジックをもち、
前記第1プロセッサが、前記キャッシュ・ラインを反復的に読み取るようになされたロジックをもち、前記反復的なキャッシュ・ラインの読み取りが前記第1プロセッサを占有して前記第1プロセッサが前記共有リソースにアクセスするのを禁止し、
前記第2プロセッサが、前記共有メモリ・ラインにデータを書き込んで、前記共有リソースに前記第1プロセッサからアクセスできることを前記第1プロセッサに知らせるようになされたロジックをもち、
前記第1プロセッサが、前記キャッシュ・コヒーレンシ・プロトコルに従い、前記共有メモリ・ラインへの前記データの書き込みに応答して、前記キャッシュ・ラインの状態を変更するようになされたロジックをもつ、システム。 - コンピュータ・システムに、請求項1ないし請求項7の何れかの方法に記載された各ステップを実行させる、コンピュータ・プログラム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/001,476 US7418557B2 (en) | 2004-11-30 | 2004-11-30 | Managing multiprocessor operations |
PCT/EP2005/055907 WO2006058826A1 (en) | 2004-11-30 | 2005-11-11 | Managing multiprocessor operations |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2008522264A JP2008522264A (ja) | 2008-06-26 |
JP2008522264A5 JP2008522264A5 (ja) | 2008-10-02 |
JP4641545B2 true JP4641545B2 (ja) | 2011-03-02 |
Family
ID=35645753
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007541929A Expired - Fee Related JP4641545B2 (ja) | 2004-11-30 | 2005-11-11 | マルチプロセッサの操作を管理する方法、システム、およびコンピュータ・プログラム |
Country Status (9)
Country | Link |
---|---|
US (2) | US7418557B2 (ja) |
EP (1) | EP1839156B1 (ja) |
JP (1) | JP4641545B2 (ja) |
CN (1) | CN100568199C (ja) |
AT (1) | ATE402444T1 (ja) |
DE (1) | DE602005008477D1 (ja) |
IL (1) | IL183470A (ja) |
MX (1) | MX2007006350A (ja) |
WO (1) | WO2006058826A1 (ja) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7536694B2 (en) * | 2004-11-30 | 2009-05-19 | International Business Machines Corporation | Exception handling in a multiprocessor system |
US7937709B2 (en) | 2004-12-29 | 2011-05-03 | Intel Corporation | Synchronizing multiple threads efficiently |
JP2006227856A (ja) * | 2005-02-17 | 2006-08-31 | Hitachi Ltd | アクセス制御装置及びそれに搭載されるインターフェース |
US7818056B2 (en) * | 2005-03-24 | 2010-10-19 | Cardiac Pacemakers, Inc. | Blending cardiac rhythm detection processes |
JP4831599B2 (ja) * | 2005-06-28 | 2011-12-07 | ルネサスエレクトロニクス株式会社 | 処理装置 |
US7849362B2 (en) * | 2005-12-09 | 2010-12-07 | International Business Machines Corporation | Method and system of coherent design verification of inter-cluster interactions |
JP2007219571A (ja) * | 2006-02-14 | 2007-08-30 | Hitachi Ltd | 記憶制御装置及びストレージシステム |
WO2012014285A1 (ja) * | 2010-07-27 | 2012-02-02 | 富士通株式会社 | 割込制御方法、マルチコアプロセッサシステム、および割込制御プログラム |
JP5745868B2 (ja) * | 2011-01-18 | 2015-07-08 | トヨタ自動車株式会社 | マルチプロセッサシステム |
JP5614419B2 (ja) | 2012-02-29 | 2014-10-29 | 富士通株式会社 | 情報処理装置、制御方法および制御プログラム |
CN104321750B (zh) * | 2012-04-25 | 2019-03-08 | 英特尔公司 | 在共享存储器编程中保持释放一致性的方法和系统 |
US9135175B2 (en) * | 2012-12-21 | 2015-09-15 | Oracle International Corporation | Distributed cache coherency directory with failure redundancy |
CN103745315A (zh) * | 2013-12-31 | 2014-04-23 | 太原理工大学 | 重点项目行政执法监察联动管理方法及系统 |
US10310982B2 (en) * | 2016-12-15 | 2019-06-04 | International Business Machines Corporation | Target cache line arbitration within a processor cluster |
US10339064B2 (en) * | 2017-03-29 | 2019-07-02 | International Business Machines Corporation | Hot cache line arbitration |
US10915445B2 (en) | 2018-09-18 | 2021-02-09 | Nvidia Corporation | Coherent caching of data for high bandwidth scaling |
CN114327920B (zh) * | 2022-03-16 | 2022-06-21 | 长沙金维信息技术有限公司 | 用于多处理器系统的硬件资源共享方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000181889A (ja) * | 1998-12-15 | 2000-06-30 | Hitachi Ltd | プロセッサおよびマルチプロセッサシステム |
US6751705B1 (en) * | 2000-08-25 | 2004-06-15 | Silicon Graphics, Inc. | Cache line converter |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08202622A (ja) * | 1995-01-31 | 1996-08-09 | Fujitsu Ltd | 分散型メモリ構成のキャッシュ制御方法 |
US5930821A (en) * | 1997-05-12 | 1999-07-27 | Integrated Device Technology, Inc. | Method and apparatus for shared cache lines in split data/code caches |
US6314526B1 (en) | 1998-07-10 | 2001-11-06 | International Business Machines Corporation | Resource group quorum scheme for highly scalable and highly available cluster system management |
US6467050B1 (en) | 1998-09-14 | 2002-10-15 | International Business Machines Corporation | Method and apparatus for managing services within a cluster computer system |
US6622260B1 (en) | 1999-12-30 | 2003-09-16 | Suresh Marisetty | System abstraction layer, processor abstraction layer, and operating system error handling |
US6772298B2 (en) * | 2000-12-20 | 2004-08-03 | Intel Corporation | Method and apparatus for invalidating a cache line without data return in a multi-node architecture |
US6859866B2 (en) | 2001-10-01 | 2005-02-22 | International Business Machines Corporation | Synchronizing processing of commands invoked against duplexed coupling facility structures |
-
2004
- 2004-11-30 US US11/001,476 patent/US7418557B2/en not_active Expired - Fee Related
-
2005
- 2005-11-11 MX MX2007006350A patent/MX2007006350A/es active IP Right Grant
- 2005-11-11 CN CNB2005800406226A patent/CN100568199C/zh not_active Expired - Fee Related
- 2005-11-11 EP EP05808157A patent/EP1839156B1/en active Active
- 2005-11-11 JP JP2007541929A patent/JP4641545B2/ja not_active Expired - Fee Related
- 2005-11-11 WO PCT/EP2005/055907 patent/WO2006058826A1/en active IP Right Grant
- 2005-11-11 AT AT05808157T patent/ATE402444T1/de not_active IP Right Cessation
- 2005-11-11 DE DE602005008477T patent/DE602005008477D1/de active Active
-
2007
- 2007-05-28 IL IL183470A patent/IL183470A/en not_active IP Right Cessation
-
2008
- 2008-03-20 US US12/052,569 patent/US7650467B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000181889A (ja) * | 1998-12-15 | 2000-06-30 | Hitachi Ltd | プロセッサおよびマルチプロセッサシステム |
US6751705B1 (en) * | 2000-08-25 | 2004-06-15 | Silicon Graphics, Inc. | Cache line converter |
Also Published As
Publication number | Publication date |
---|---|
US20080168238A1 (en) | 2008-07-10 |
IL183470A0 (en) | 2007-09-20 |
MX2007006350A (es) | 2007-06-19 |
ATE402444T1 (de) | 2008-08-15 |
EP1839156B1 (en) | 2008-07-23 |
CN101065736A (zh) | 2007-10-31 |
US7418557B2 (en) | 2008-08-26 |
IL183470A (en) | 2011-03-31 |
JP2008522264A (ja) | 2008-06-26 |
CN100568199C (zh) | 2009-12-09 |
US7650467B2 (en) | 2010-01-19 |
US20060117147A1 (en) | 2006-06-01 |
DE602005008477D1 (de) | 2008-09-04 |
EP1839156A1 (en) | 2007-10-03 |
WO2006058826A1 (en) | 2006-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4641545B2 (ja) | マルチプロセッサの操作を管理する方法、システム、およびコンピュータ・プログラム | |
US6912621B2 (en) | Method and apparatus for updating data in mass storage subsystem using emulated shared memory | |
US7107411B2 (en) | Apparatus method and system for fault tolerant virtual memory management | |
US5423044A (en) | Shared, distributed lock manager for loosely coupled processing systems | |
US7343515B1 (en) | System and method for performing error recovery in a data processing system having multiple processing partitions | |
JP5265654B2 (ja) | システムにおけるメモリ冗長性の制御 | |
JP2003162447A (ja) | エラー回復 | |
US10049036B2 (en) | Reliable distributed messaging using non-volatile system memory | |
JP4939180B2 (ja) | 接続された装置を構成するための初期設定コードの実行 | |
JP2006195977A (ja) | ストレージ・アクセス要求をリダイレクトするための方法、システム、および製品 | |
JP5285786B2 (ja) | 回復動作中に使用するためのキャッシュ内の修正済みデータを決定するためのシステム | |
JPH11161625A (ja) | コンピュータ・システム | |
US9632934B2 (en) | Maintaining coherence when removing nodes from a directory-based shared memory system | |
WO2006120225A2 (en) | Dumping data in processing systems to a shared storage | |
US7536694B2 (en) | Exception handling in a multiprocessor system | |
US20050289545A1 (en) | Method to enable user mode process to operate in a privileged execution mode | |
JP2024505635A (ja) | 監視排他命令 | |
EP1895427B1 (en) | Data processing system, data processing apparatus, and data processing method | |
US20060106996A1 (en) | Updating data shared among systems | |
US10789168B2 (en) | Maintaining multiple cache areas | |
US7219256B2 (en) | Method and apparatus for controlling data storage within a data storage system | |
JP3312652B2 (ja) | マルチプロセッサアーキテクチャでのデータベース管理方式 | |
US11016896B2 (en) | Reducing overhead of managing cache areas | |
US10795814B2 (en) | Placement of local cache areas | |
CN117632599A (zh) | 纵向扩展numa系统中的机箱维修和迁移 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080813 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080813 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20100721 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20100809 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100831 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101029 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101124 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101129 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4641545 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131210 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |