JP4634318B2

JP4634318B2 - Solid-state imaging device, driving method thereof, and camera

Info

Publication number: JP4634318B2
Application number: JP2006042302A
Authority: JP
Inventors: 雅史村上
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 2005-02-28
Filing date: 2006-02-20
Publication date: 2011-02-16
Anticipated expiration: 2026-02-20
Also published as: JP2006270931A

Description

本発明は、ＭＯＳ型の固体撮像装置及びその駆動方法に関し、特に固体撮像装置の電流変動に伴う画像劣化を抑圧する技術に関する。 The present invention relates to a MOS type solid-state imaging device and a driving method thereof, and more particularly to a technique for suppressing image deterioration due to current fluctuations in a solid-state imaging device.

ＭＯＳ型の固体撮像装置に関し、消費電力の低減が求められている。このような要望を満たす固体撮像装置として、画素セル内に設けられた増幅トランジスタに流れる電流を抑圧する技術が特許文献１に開示されている。すなわち、画素セルの画素信号を垂直信号線に読み出す垂直信号読み出し期間から垂直信号線を伝達した画素信号を水平信号線に読み出す水平信号読み出し期間に移行する境界で、垂直信号線に接続された負荷トランジスタをＯＦＦ状態にし、増幅トランジスタを流れる電流を変化させる技術が開示されている。 Reduction of power consumption is required for MOS solid-state imaging devices. As a solid-state imaging device that satisfies such demands, Patent Document 1 discloses a technique for suppressing a current flowing through an amplification transistor provided in a pixel cell. That is, the load connected to the vertical signal line at the boundary of transition from the vertical signal readout period for reading the pixel signal of the pixel cell to the vertical signal line to the horizontal signal readout period for reading the pixel signal transmitted through the vertical signal line to the horizontal signal line A technique for changing a current flowing through an amplification transistor by turning off the transistor is disclosed.

また、ＭＯＳ型の固体撮像装置に関し、各画素セルに共通に供給される電源電位を一定電位ではなく、高電位と低電位とを周期的に遷移させることで、増幅トランジスタをＯＮ・ＯＦＦさせ、画素セル内にスイッチトランジスタを設けなくても特定の画素セルのみに選択的に画素信号を出力させる技術が特許文献２に開示されている。
特開平９−２４７５３７号公報特開２００３−４６８６４号公報 In addition, regarding the MOS type solid-state imaging device, the power supply potential supplied in common to each pixel cell is not a constant potential, but periodically changes between a high potential and a low potential, thereby turning on and off the amplification transistor, Patent Document 2 discloses a technique for selectively outputting a pixel signal only to a specific pixel cell without providing a switch transistor in the pixel cell.
Japanese Patent Laid-Open No. 9-247537 JP 2003-46864 A

しかしながら、上記のように垂直信号読み出し期間から水平信号読み出し期間に移行する境界で電流を変化させる特許文献１に記載の固体撮像装置には、以下のような問題がある。 However, the solid-state imaging device described in Patent Document 1 in which the current is changed at the boundary from the vertical signal readout period to the horizontal signal readout period as described above has the following problems.

すなわち、垂直信号読み出し期間では、画素セルの増幅トランジスタに電流を流すため、供給源となる電源において電圧降下が発生する。その後、増幅トランジスタへの電流供給を停止すると、電源電圧は降下せず、電源電圧は電源容量Ｃと電源線のインピーダンスＲとで定まる時間をかけて上昇する。この時定数ＣＲは一般的にＣ＝１０μＦ、Ｒ＝５Ω程度であり、５０μｓｅｃもの時定数を持つ。 That is, in the vertical signal readout period, a current is passed through the amplifying transistor of the pixel cell, so that a voltage drop occurs in the power source serving as a supply source. Thereafter, when the current supply to the amplification transistor is stopped, the power supply voltage does not drop, and the power supply voltage rises over a time determined by the power supply capacitor C and the impedance R of the power supply line. The time constant CR is generally about C = 10 μF and R = 5Ω, and has a time constant of 50 μsec.

従って、従来技術のように、垂直信号読み出し期間から水平信号読み出し期間に移行する境界で増幅トランジスタを流れる電流を変化させると、電流を変化させた直後に水平読み出し動作が開始されることとなり、電源電圧変動の影響を受けて、画面の左から右に向かって、明暗が生じる水平シェーディングの画像の不具合が発生する。 Therefore, if the current flowing through the amplification transistor is changed at the boundary from the vertical signal readout period to the horizontal signal readout period as in the prior art, the horizontal readout operation is started immediately after the current is changed. Under the influence of the voltage fluctuation, a defect in the image of horizontal shading that causes light and darkness occurs from the left to the right of the screen.

このとき、水平シェーディングを抑圧するために、垂直信号読み出し期間と水平信号読み出し期間との間に電源変動が収まる時間を確保すると、結果として、１行分の画素セルの画素信号の読み出しにかかる時間が増え、１枚の画像を取得するための時間が増えるといった別の不具合が発生する。 At this time, in order to suppress the horizontal shading, if a time during which the power supply fluctuation falls between the vertical signal readout period and the horizontal signal readout period is secured, the time required for reading out the pixel signals of the pixel cells for one row as a result. This causes another problem such as an increase in the time for acquiring one image.

そこで、本発明は、信号読み出し時間を増やすことなく、低消費電力化に伴う水平シェーディングの発生を抑圧することが可能な固体撮像装置及びその駆動方法を提供することを目的とする。 Therefore, an object of the present invention is to provide a solid-state imaging device and a driving method thereof that can suppress the occurrence of horizontal shading due to low power consumption without increasing the signal readout time.

上記目的を達成するために、本発明に係る固体撮像装置は、行列状に配置された、光電変換を行う複数の画素セルと、同一列の前記画素セルが共通に接続され、前記画素セルの画素信号を伝達する複数の垂直信号線と、前記各垂直信号線に接続された複数の負荷手段と、前記各垂直信号線に接続され、前記垂直信号線を介して伝達された前記画素セルの画素信号を保持する複数の保持手段と、前記複数の保持手段と共通に接続され、前記保持手段の画素信号を伝達する水平信号線と、前記負荷手段を制御する負荷制御手段とを備え、前記負荷制御手段は、前記保持手段から前記水平信号線に画素信号が読み出される水平信号読み出し期間が終了してから、前記画素セルから前記垂直信号線に画素信号が読み出される垂直信号読み出し期間が開始されるまでの間において、前記負荷手段が負荷として機能する状態から機能しない状態となるように前記負荷手段を制御することを特徴とする。ここで、前記負荷手段は、負荷トランジスタであり、前記負荷制御手段は、前記水平信号読み出し期間が終了してから前記垂直信号読み出し期間が開始されるまでの間において、前記負荷トランジスタがＯＮ状態からＯＦＦ状態となるように前記負荷トランジスタを制御することが好ましい。また、前記固体撮像装置は、前記画素電源を内部に備えることが好ましい。また、前記固体撮像装置は、前記画素電源を外部に備えることが好ましい。 In order to achieve the above object, a solid-state imaging device according to the present invention includes a plurality of pixel cells arranged in a matrix and performing photoelectric conversion, and the pixel cells in the same column are connected in common. A plurality of vertical signal lines for transmitting pixel signals; a plurality of load means connected to the vertical signal lines; and the pixel cells connected to the vertical signal lines and transmitted via the vertical signal lines. A plurality of holding means for holding a pixel signal; a horizontal signal line connected in common to the plurality of holding means for transmitting the pixel signal of the holding means; and a load control means for controlling the load means, The load control unit opens a vertical signal reading period in which a pixel signal is read from the pixel cell to the vertical signal line after a horizontal signal reading period in which the pixel signal is read from the holding unit to the horizontal signal line ends. In until it is, and controls the loading means so that the state of not functioning from a state in which the load means acts as a load. Here, the load means is a load transistor, and the load control means is configured so that the load transistor is in an ON state between the end of the horizontal signal readout period and the start of the vertical signal readout period. It is preferable to control the load transistor so as to be in an OFF state. The solid-state imaging device preferably includes the pixel power source therein. The solid-state imaging device preferably includes the pixel power supply outside.

これによって、水平信号読み出し期間が終わってから垂直信号読み出し期間が始まるまでの間に負荷手段が負荷として機能しないようにされるので、垂直信号読み出し期間から水平信号読み出し期間に移行する際の電源変動を抑圧することができる。その結果、水平信号線に読み出される画素信号は電源変動による変動を受けないので、低消費電力化に伴う水平シェーディングの発生を抑圧することができる。 As a result, the load means is prevented from functioning as a load between the end of the horizontal signal readout period and the start of the vertical signal readout period. Therefore, the power supply fluctuations during the transition from the vertical signal readout period to the horizontal signal readout period. Can be suppressed. As a result, the pixel signal read out to the horizontal signal line is not affected by fluctuations in the power supply, so that the occurrence of horizontal shading accompanying the reduction in power consumption can be suppressed.

また、垂直信号読み出し期間と水平信号読み出し期間との間に電源変動が収まる時間を確保すること無く水平シェーディングを抑圧する。その結果、信号読み出し時間を増やすこと無く、低消費電力化に伴う水平シェーディングの発生を抑圧することができる。 In addition, horizontal shading is suppressed without securing a time during which power supply fluctuations fall between the vertical signal readout period and the horizontal signal readout period. As a result, it is possible to suppress the occurrence of horizontal shading accompanying the reduction in power consumption without increasing the signal readout time.

また、前記画素セルは、光電変換を行う光電変換手段と、前記光電変換手段で生成された信号電荷を保持する電荷保持手段と、前記画素セルに電位を供給する画素電源と、前記電荷保持手段との間に挿入されたスイッチと、前記電荷保持手段の信号電荷に対応する画素信号を出力する増幅手段とを有することが好ましい。また、前記画素電源は、第１電位と前記第１電位よりも高い第２電位とを周期的に供給することが好ましい。また、前記画素電源は、前記垂直信号読み出し期間において前記第２電位の供給を行い、前記水平信号読み出し期間が終了してから前記垂直信号読み出し期間が開始されるまでの間において前記画素セルに供給する電位を前記第２電位から前記第１電位に変化させ、前記固体撮像装置は、さらに、前記垂直信号読み出し期間において前記第２電位の供給が行われているとき、及び前記水平信号読み出し期間が終了してから前記垂直信号読み出し期間が開始されるまでの間において前記第１電位の供給が行われているときに、前記スイッチが開状態となるように前記スイッチを制御するスイッチ制御手段を備えることが好ましい。 The pixel cell includes a photoelectric conversion unit that performs photoelectric conversion, a charge holding unit that holds a signal charge generated by the photoelectric conversion unit, a pixel power source that supplies a potential to the pixel cell, and the charge holding unit. And an amplifying means for outputting a pixel signal corresponding to the signal charge of the charge holding means. The pixel power supply preferably periodically supplies a first potential and a second potential higher than the first potential. The pixel power supply supplies the second potential in the vertical signal readout period and supplies the pixel cell between the end of the horizontal signal readout period and the start of the vertical signal readout period. The solid-state imaging device further changes the potential to be applied from the second potential to the first potential, and when the second potential is supplied in the vertical signal readout period, and the horizontal signal readout period Switch control means is provided for controlling the switch so that the switch is opened when the first potential is supplied during the period from the end to the start of the vertical signal readout period. It is preferable.

これによって、特許文献２等に記載の固体撮像装置における、選択されていない画素セルから画素信号が出ないようにする画素セルの無効化期間、つまり電荷保持手段に第１電位を与える期間での消費電力を低減することができる。 As a result, in the solid-state imaging device described in Patent Document 2 or the like, the invalidation period of the pixel cell that prevents the pixel signal from being output from the unselected pixel cell, that is, the period during which the first potential is applied to the charge holding unit Power consumption can be reduced.

また、前記負荷制御手段は、前記画素電源が前記第２電位から前記第１電位に電位を変化させる前に、前記負荷トランジスタがＯＮ状態からＯＦＦ状態となるように前記負荷トランジスタを制御することが好ましい。 The load control unit may control the load transistor so that the load transistor is changed from an ON state to an OFF state before the pixel power source changes the potential from the second potential to the first potential. preferable.

これによって、画素電源の第２電位から第１電位への電位変化により垂直信号線が受ける影響を抑圧することができる。その結果、垂直信号線と画素セル内の電荷保持手段とのカップリングにより、他の画素セル内の電荷保持手段の電位が上昇するという不具合を防止することができる。すなわち、電荷保持手段のダイナミックレンジの低下を防止することができる。 As a result, the influence of the vertical signal line due to the potential change from the second potential of the pixel power supply to the first potential can be suppressed. As a result, it is possible to prevent a problem that the potential of the charge holding means in the other pixel cells rises due to the coupling between the vertical signal line and the charge holding means in the pixel cell. That is, it is possible to prevent the dynamic range of the charge holding unit from being lowered.

また、本発明は、上記固体撮像装置が搭載されていることを特徴とするカメラとすることもできる。 The present invention can also be a camera in which the solid-state imaging device is mounted.

これによって、高画質の画像を得ることが可能なカメラを実現することができる。
また、本発明は、行列状に配置された、光電変換を行う複数の画素セルと、同一列の前記画素セルが共通に接続され、前記画素セルの画素信号を伝達する複数の垂直信号線と、前記各垂直信号線に接続された複数の負荷手段と、前記各垂直信号線に接続され、前記垂直信号線を介して伝達された前記画素セルの画素信号を保持する複数の保持手段と、前記複数の保持手段と共通に接続され、前記保持手段の画素信号を伝達する水平信号線とを備える固体撮像装置の駆動方法であって、前記画素セルから前記垂直信号線に画素信号を読み出す垂直読み出しステップと、前記保持手段から前記水平信号線に画素信号を読み出す水平読み出しステップと、前記水平読み出しステップが終了してから前記垂直読み出しステップが開始されるまでの間において、前記負荷手段が負荷として機能する状態から機能しない状態となるように前記負荷手段を制御する負荷制御ステップとを含むことを特徴とする固体撮像装置の駆動方法とすることもできる。ここで、前記画素セルは、光電変換を行う光電変換手段と、前記光電変換手段で生成された信号電荷を保持する電荷保持手段と、第１電位と前記第１電位よりも高い第２電位とを周期的に前記画素セルに供給する画素電源と前記電荷保持手段との間に挿入されたスイッチと、前記電荷保持手段の信号電荷に対応する画素信号を出力する増幅手段とを有し、前記垂直読み出しステップにおいて、前記スイッチを開状態とした状態で前記電源に前記第２電位を供給させ、前記負荷制御ステップにおいて、前記負荷手段が負荷として機能する状態から機能しない状態となるように前記負荷手段を制御した後、前記スイッチを開状態とした状態で前記電源の供給する電位を前記第２電位から前記第１電位に変化させることが好ましい。 Thereby, a camera capable of obtaining a high-quality image can be realized.
In addition, according to the present invention, a plurality of pixel cells that perform photoelectric conversion and a plurality of vertical signal lines that transmit the pixel signals of the pixel cells are connected in common to the plurality of pixel cells that are arranged in a matrix. A plurality of load means connected to each vertical signal line; a plurality of holding means connected to each vertical signal line and holding the pixel signal of the pixel cell transmitted via the vertical signal line; A solid-state imaging device driving method including a horizontal signal line connected in common to the plurality of holding units and transmitting a pixel signal of the holding unit, wherein the pixel signal is read from the pixel cell to the vertical signal line. A readout step, a horizontal readout step of reading out a pixel signal from the holding means to the horizontal signal line, and a period between the completion of the horizontal readout step and the start of the vertical readout step. There are may be a method for driving the solid-state imaging device which comprises a load control step of controlling the loading means so that the state of not functioning from a state in which the load means acts as a load. Here, the pixel cell includes a photoelectric conversion unit that performs photoelectric conversion, a charge holding unit that holds a signal charge generated by the photoelectric conversion unit, a first potential, and a second potential that is higher than the first potential. A switch inserted between the pixel power supply for periodically supplying the pixel cell and the charge holding means, and an amplifying means for outputting a pixel signal corresponding to the signal charge of the charge holding means, In the vertical reading step, the second potential is supplied to the power supply in a state where the switch is opened, and in the load control step, the load means is changed from a state where it functions as a load to a state where it does not function. After controlling the means, it is preferable to change the potential supplied by the power source from the second potential to the first potential in a state in which the switch is opened.

これによって、信号読み出し時間を増やすこと無く、低消費電力化に伴う水平シェーディングの発生を抑圧することが可能な固体撮像装置の駆動方法を実現することができる。また、ダイナミックレンジの低下という不具合を防止することが可能な固体撮像装置の駆動方法を実現することができる。 As a result, it is possible to realize a driving method of a solid-state imaging device that can suppress the occurrence of horizontal shading due to low power consumption without increasing the signal readout time. In addition, it is possible to realize a driving method of a solid-state imaging device that can prevent the problem of a decrease in dynamic range.

本発明によれば、保持手段に保持される画素信号が水平信号線に読み出される水平信号読み出し期間における電流変化に伴う電源電圧の変動を抑圧することができるので、低消費電力化に伴って発生する、固体撮像装置の画面の左から右に向かって明暗が生じる水平シェーディングの画像不具合を抑制することができる。また、垂直信号読み出し期間と水平信号読み出し期間との間に電源変動が収まる時間を確保すること無く水平シェーディングを抑圧するので、信号読み出し時間を増やすこと無く、低消費電力化に伴う水平シェーディングの発生を抑圧することができる。 According to the present invention, it is possible to suppress fluctuations in the power supply voltage due to current changes in the horizontal signal readout period in which the pixel signal held in the holding unit is read out to the horizontal signal line. In this way, it is possible to suppress an image defect of horizontal shading in which brightness is darkened from the left to the right of the screen of the solid-state imaging device. In addition, since horizontal shading is suppressed without securing a time for the power supply fluctuation to fall between the vertical signal readout period and the horizontal signal readout period, the occurrence of horizontal shading due to low power consumption without increasing the signal readout time. Can be suppressed.

特に、各画素セルに共通に供給される電源電位を一定電位ではなく、高電位と低電位とに周期的に遷移させることで、特定の画素セルのみに選択的に画素信号を出力させる固体撮像装置において水平信号読み出し期間の終了後から画素セル内の電源電位が低電位のときにスイッチを開状態から閉状態に変化させて画素セルを無効化する際に、負荷トランジスタをＯＦＦ状態とすることにより、画素セルの無効化に伴う垂直信号線の電位変動を抑圧することができる。 In particular, solid-state imaging that selectively outputs a pixel signal only to a specific pixel cell by periodically changing the power supply potential supplied to each pixel cell to a high potential and a low potential instead of a constant potential. In the device, when the power supply potential in the pixel cell is low after the end of the horizontal signal readout period, the load transistor is turned off when the switch is changed from the open state to the closed state to invalidate the pixel cell. As a result, it is possible to suppress fluctuations in the potential of the vertical signal line due to invalidation of the pixel cells.

したがって、垂直信号線の電位変動に伴う、垂直信号線と無効化された非選択の画素セル内の電荷保持手段とのカップリングを抑圧し、電荷保持手段のダイナミックレンジの低下を抑圧することができる。 Therefore, it is possible to suppress the coupling between the vertical signal line and the charge holding unit in the invalidated non-selected pixel cell due to the potential fluctuation of the vertical signal line, and to suppress the decrease in the dynamic range of the charge holding unit. it can.

以下、本発明の実施の形態について図面を用いて詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

（実施の形態１）
〔概要〕
本実施の形態は、画素セル内の増幅トランジスタを流れる電流の制御を水平信号読み出し期間の開始直前ではなく、水平信号読み出し期間の終了後に行うことにより、低消費電力化に伴う、水平信号読み出し期間における電源変動を抑圧する固体撮像装置に関する。特に、各画素セルに共通に供給される電源電位を一定電位ではなく、高電位と低電位とに周期的に遷移させることで、特定の画素セルのみに選択的に画素信号を出力させる固体撮像装置に関し、水平信号読み出し期間の終了後から画素セルの選択を解除するまでの間に増幅トランジスタの電流制御を行うことで、読み出し時間を増やすことなく、水平信号読み出し期間における電流変化に伴う電源電圧の変動を抑圧することができる。従って、読み出し時間を増やすことなく、低消費電力化に伴う、固体撮像装置の画面の左から右に向かって明暗が生じる水平シェーディングの画像不具合を抑制することができる。 (Embodiment 1)
〔Overview〕
In this embodiment, the current flowing through the amplification transistor in the pixel cell is controlled not immediately before the start of the horizontal signal read period but after the end of the horizontal signal read period, so that the horizontal signal read period accompanying the reduction in power consumption is achieved. The present invention relates to a solid-state imaging device that suppresses fluctuations in power supply. In particular, solid-state imaging that selectively outputs a pixel signal only to a specific pixel cell by periodically changing the power supply potential supplied to each pixel cell to a high potential and a low potential instead of a constant potential. With respect to the device, the power supply voltage accompanying the current change in the horizontal signal readout period can be achieved without increasing the readout time by performing current control of the amplification transistor between the end of the horizontal signal readout period and the cancellation of the pixel cell selection. Fluctuations can be suppressed. Therefore, it is possible to suppress an image defect of horizontal shading in which light and darkness occurs from the left to the right of the screen of the solid-state imaging device due to the reduction in power consumption without increasing the readout time.

〔構成〕
図１は、本発明の実施の形態１における固体撮像装置の構成を示す図である。〔Constitution〕
FIG. 1 is a diagram showing a configuration of a solid-state imaging device according to Embodiment 1 of the present invention.

この固体撮像装置は、撮像部８８、垂直走査回路５、水平走査回路１６、行信号処理部９１、負荷回路９２及び負荷制御回路２１からなり、各画素セル８８ａが受光量に応じて出力する画素信号を読み出すものである。なお、垂直走査回路５及び負荷制御回路２１は、それぞれ本発明のスイッチ制御手段及び負荷制御手段の一例である。 This solid-state imaging device includes an imaging unit 88, a vertical scanning circuit 5, a horizontal scanning circuit 16, a row signal processing unit 91, a load circuit 92, and a load control circuit 21, and each pixel cell 88a outputs a pixel corresponding to the amount of received light. The signal is read out. The vertical scanning circuit 5 and the load control circuit 21 are examples of the switch control unit and the load control unit of the present invention, respectively.

各画素セル８８ａは、撮像部８８において行列状に複数配置されている。各列の画素セル８８ａは、共通の垂直信号線８−１〜８−２に接続され、各行の画素セル８８ａは、共通のリード信号線７−１〜７−２及びリセット信号線６−１〜６−２に接続されている。画素セル８８ａの列毎に設けられた垂直信号線８−１〜８−２は、行信号処理部９１及び水平走査回路１６に接続され、画素セル８８ａの画素信号を伝達する。画素セル８８ａの行毎に設けられたリード信号線７−１〜７−２及びリセット信号線６−１〜６−２は、垂直走査回路５に接続されている。以下、各信号線の図番は、例えば垂直信号線８と省略して記述する。 A plurality of pixel cells 88 a are arranged in a matrix in the imaging unit 88. The pixel cells 88a in each column are connected to common vertical signal lines 8-1 to 8-2, and the pixel cells 88a in each row have common read signal lines 7-1 to 7-2 and reset signal lines 6-1. To 6-2. The vertical signal lines 8-1 to 8-2 provided for each column of the pixel cells 88a are connected to the row signal processing unit 91 and the horizontal scanning circuit 16, and transmit the pixel signals of the pixel cells 88a. Read signal lines 7-1 to 7-2 and reset signal lines 6-1 to 6-2 provided for each row of the pixel cells 88a are connected to the vertical scanning circuit 5. Hereinafter, the figure number of each signal line is abbreviated as vertical signal line 8, for example.

画素セル８８ａは、光電変換素子１−１−１〜１−２−２、増幅トランジスタ２−１−１〜２−２−２、リセットトランジスタ３−１−１〜３−２−２、及びリードトランジスタ４−１−１〜４−２−２からなる。以下、各素子の図番は、例えば光電変換素子１と省略して記述する。なお、光電変換素子１、増幅トランジスタ２及びリセットトランジスタ３は、それぞれ本発明の光電変換手段、増幅手段及びスイッチの一例である。 The pixel cell 88a includes photoelectric conversion elements 1-1-1 to 1-2-2, amplification transistors 2-1-1 to 2-2-2, reset transistors 3-1-1 to 2-3-2, and leads. It consists of transistors 4-1-1 through 4-2-2. Hereinafter, the drawing numbers of the respective elements will be abbreviated as, for example, the photoelectric conversion element 1. The photoelectric conversion element 1, the amplification transistor 2, and the reset transistor 3 are examples of the photoelectric conversion unit, the amplification unit, and the switch of the present invention, respectively.

画素セル８８ａの電荷保持部は、増幅トランジスタ２のゲート入力部であって、リードトランジスタ４及びリセットトランジスタ３に共通接続されるノード（図１におけるＡ）に相当する。なお、電荷保持部は、本発明の電荷保持手段の一例である。 The charge holding portion of the pixel cell 88a is a gate input portion of the amplification transistor 2, and corresponds to a node (A in FIG. 1) that is commonly connected to the read transistor 4 and the reset transistor 3. The charge holding unit is an example of the charge holding unit of the present invention.

具体的には、画素セル８８ａの電荷保持部は、集積回路内のＰＮ接合部に相当し、光電変換素子１で生成された電荷を保持することで電位を保持しており、その電位に応じて増幅トランジスタ２と接続された電源１０から垂直信号線８へ流れる電流を制御する。なお、電源１０は、本発明の画素電源の一例である。 Specifically, the charge holding portion of the pixel cell 88a corresponds to a PN junction portion in the integrated circuit, holds the potential by holding the charge generated by the photoelectric conversion element 1, and according to the potential Thus, the current flowing from the power supply 10 connected to the amplification transistor 2 to the vertical signal line 8 is controlled. The power source 10 is an example of the pixel power source of the present invention.

光電変換素子１は、光電変換により受光量に応じた電荷を生成する。
リードトランジスタ４は、通常ＯＦＦ状態であり、リード信号線７に印加されるリードパルスがＨｉ電位になっているときだけＯＮ状態となり、光電変換素子１が生成した電荷を電荷保持部に伝送する。 The photoelectric conversion element 1 generates a charge corresponding to the amount of received light by photoelectric conversion.
The read transistor 4 is normally in an OFF state, and is in an ON state only when a read pulse applied to the read signal line 7 is at a Hi potential, and transmits the charge generated by the photoelectric conversion element 1 to the charge holding unit.

リセットトランジスタ３は、電源１０と電荷保持部との間に挿入されたスイッチである。リセットトランジスタ３は、通常ＯＦＦ状態であり、リセット信号線６に印加されるリセットパルスがＨｉ電位になっているときだけＯＮ状態となり、電荷保持部に電源１０の電位を供給する。 The reset transistor 3 is a switch inserted between the power supply 10 and the charge holding unit. The reset transistor 3 is normally in an OFF state, and is turned ON only when a reset pulse applied to the reset signal line 6 is at a Hi potential, and supplies the potential of the power supply 10 to the charge holding unit.

増幅トランジスタ２は、電荷保持部が保持する電荷の量に応じた画素信号を出力する。
ここで、画素セル８８ａ内の電源１０は、周期的にＨｉ電位とＬｏ電位とを繰り返す電源回路から画素セル８８ａへの出力である。画素セル８８ａが上記のような構成なので、電源１０がＨｉ電位のときにリセットトランジスタ３がＯＮ状態となると、電荷保持部の電位がＨｉ電位となる。それに伴い、増幅トランジスタ２がＯＮ状態となり電源１０から垂直信号線８へと電流が流れ、垂直信号線８の電位が基準電位まで上昇する。 The amplification transistor 2 outputs a pixel signal corresponding to the amount of charge held by the charge holding unit.
Here, the power supply 10 in the pixel cell 88a is an output from the power supply circuit that periodically repeats the Hi potential and the Lo potential to the pixel cell 88a. Since the pixel cell 88a is configured as described above, when the reset transistor 3 is turned on when the power supply 10 is at the Hi potential, the potential of the charge holding portion becomes the Hi potential. Along with this, the amplification transistor 2 is turned on, current flows from the power supply 10 to the vertical signal line 8, and the potential of the vertical signal line 8 rises to the reference potential.

その後、リードトランジスタ４をＯＮ状態として光電変換素子１と電荷保持部とを導通させると、光電変換素子１が生成した電荷の量に応じて電荷保持部の電位が降下する。この降下分に応じて増幅トランジスタ２を介し、垂直信号線８の電位が降下して信号電位となる。行信号処理部９１は上記の基準電位と信号電位との電位差を画素信号として検出している。その後、電源１０がＬｏ電位のときにリセットトランジスタ３がＯＮ状態となると電荷保持部の電位がＬｏ電位となる。それに伴い、増幅トランジスタ２がＯＦＦ状態となる。 Thereafter, when the read transistor 4 is turned on and the photoelectric conversion element 1 and the charge holding unit are brought into conduction, the potential of the charge holding unit drops according to the amount of charge generated by the photoelectric conversion element 1. In response to this drop, the potential of the vertical signal line 8 drops through the amplification transistor 2 to become a signal potential. The row signal processing unit 91 detects a potential difference between the reference potential and the signal potential as a pixel signal. Thereafter, when the reset transistor 3 is turned on when the power supply 10 is at the Lo potential, the potential of the charge holding portion becomes the Lo potential. Accordingly, the amplification transistor 2 is turned off.

このように、電源１０がＨｉ電位のとき、リセットトランジスタ３をＯＮ状態とすることで増幅トランジスタ２をＯＮ状態とし、画素セル８８ａから画素信号が出力されるようにすることができる。すなわち、画素セル８８ａを有効化することができる。また、電源１０がＬｏ電位のとき、リセットトランジスタ３をＯＮ状態とすることで増幅トランジスタ２をＯＦＦ状態とし、画素セル８８ａから画素信号が出力されないようにすることができる。すなわち、画素セル８８ａを無効化することができる。そして、画素セル８８ａが有効化されてから無効化されるまでの間に、画素信号が読み出される。このとき、電源１０は、増幅トランジスタ２等により画素セル８８ａから垂直信号線８に画素信号が読み出される垂直信号読み出し期間において画素セル８８ａが有効化されるように、この期間においてＨｉ電位となる。また、電源１０は、水平読み出しトランジスタ１５−１〜１５−２等によりサンプリング容量１４−１〜１４−２から水平信号線６０に画素信号が読み出される水平信号読み出し期間が終了してから垂直信号読み出し期間が開始されるまでの間において画素セル８８ａが無効化されるように、この期間においてＨｉ電位からＬｏ電位に変化する。垂直走査回路５は、垂直信号読み出し期間において電源１０がＨｉ電位となるとき、及び水平信号読み出し期間が終了してから垂直信号読み出し期間が開始されるまでの間において電源１０がＬｏ電位となるときにリセットトランジスタ３がＯＮ状態となるようにリセットトランジスタ３を制御する。なお、他の画素セル８８ａも同様の構成となっているので説明を省略する。 As described above, when the power supply 10 is at the Hi potential, the amplification transistor 2 can be turned on by setting the reset transistor 3 to the ON state, and the pixel signal can be output from the pixel cell 88a. That is, the pixel cell 88a can be validated. Further, when the power supply 10 is at the Lo potential, the reset transistor 3 is turned on, so that the amplification transistor 2 is turned off so that no pixel signal is output from the pixel cell 88a. That is, the pixel cell 88a can be invalidated. A pixel signal is read out after the pixel cell 88a is validated to invalidated. At this time, the power supply 10 becomes Hi potential in this period so that the pixel cell 88a is activated in the vertical signal reading period in which the pixel signal is read from the pixel cell 88a to the vertical signal line 8 by the amplification transistor 2 or the like. Further, the power supply 10 reads the vertical signal after the horizontal signal reading period in which the pixel signal is read from the sampling capacitors 14-1 to 14-2 to the horizontal signal line 60 by the horizontal reading transistors 15-1 to 15-2 and the like. During this period, the potential changes from the Hi potential to the Lo potential so that the pixel cell 88a is invalidated until the period starts. The vertical scanning circuit 5 is configured such that when the power supply 10 becomes Hi potential during the vertical signal readout period and when the power supply 10 becomes Lo potential between the end of the horizontal signal readout period and the start of the vertical signal readout period. The reset transistor 3 is controlled so that the reset transistor 3 is turned on. The other pixel cells 88a have the same configuration and will not be described.

垂直走査回路５は、撮像部８８の１行分の画素セル８８ａを選択し、選択した画素セル８８ａを有効化するべく、選択した画素セル８８ａに共通に接続されたリセット信号線６にＨｉ電位のリセットパルスを与え、その後、選択した画素セル８８ａに共通に接続されたリード信号線７にＨｉ電位のリードパルスを与えることにより選択した画素セル８８ａの画素信号を出力させて、当該画素セル８８ａを無効化するべく、選択した画素セル８８ａに共通に接続されたリセット信号線６にＨｉ電位のリセットパルスを与える回路である。垂直走査回路５は、この動作を１サイクルとして、次々と画素セル８８ａを行単位で走査していく。 The vertical scanning circuit 5 selects the pixel cells 88a for one row of the imaging unit 88, and in order to validate the selected pixel cell 88a, the Hi potential is applied to the reset signal line 6 commonly connected to the selected pixel cell 88a. The reset signal is applied to the selected pixel cell 88a, and then the read signal line 7 connected in common to the selected pixel cell 88a is applied with a Hi potential read pulse to output the pixel signal of the selected pixel cell 88a. Is a circuit for applying a reset pulse of Hi potential to the reset signal line 6 commonly connected to the selected pixel cell 88a. The vertical scanning circuit 5 sequentially scans the pixel cells 88a row by row, with this operation as one cycle.

負荷回路９２は、複数の垂直信号線８のそれぞれに接続された負荷トランジスタ９−１〜９−２からなり、行信号処理部９１が垂直信号線８の電位を検出する際に、垂直信号線８に一定の電流を流すための回路である。電流を流す期間では負荷トランジスタ９−１〜９−２にＨｉ電位が与えられる。一方、電流供給を停止する期間では負荷トランジスタ９−１〜９−２にＬｏ電位が与えられる。以下、負荷トランジスタの図番は、負荷トランジスタ９と省略して記述する。なお、負荷トランジスタ９は、本発明の負荷手段の一例である。 The load circuit 92 includes load transistors 9-1 to 9-2 connected to each of the plurality of vertical signal lines 8. When the row signal processing unit 91 detects the potential of the vertical signal line 8, the vertical signal line 8 is a circuit for causing a constant current to flow. During the period in which the current flows, the Hi potential is applied to the load transistors 9-1 to 9-2. On the other hand, the Lo potential is applied to the load transistors 9-1 to 9-2 during the period in which the current supply is stopped. Hereinafter, the load transistor diagram number is abbreviated as load transistor 9. The load transistor 9 is an example of the load means of the present invention.

水平走査回路１６は、行信号処理部９１における特定の列の画素セル８８ａの画素信号を水平信号線６０に出力させるための回路である。 The horizontal scanning circuit 16 is a circuit for outputting the pixel signal of the pixel cell 88 a of a specific column in the row signal processing unit 91 to the horizontal signal line 60.

これにより、行信号処理部９１は、読み出された選択した行の画素セル８８ａの画素信号を列毎に順次出力させることができる。 Thereby, the row signal processing unit 91 can sequentially output the pixel signals of the read pixel cells 88a of the selected row for each column.

行信号処理部９１は、行信号処理回路９０−１〜９０−２と、信号線７０と接続された水平信号線リセットトランジスタ１７と、水平読み出し信号線１６−１、１６−２に接続された水平読み出しトランジスタ１５−１〜１５−２とを有する。行信号処理回路９０−１〜９０−２は、サンプルホールド信号線３０に接続されたサンプルホールドトランジスタ１１−１〜１１−２、クランプ容量１２−１〜１２−２、クランプ信号線４０に接続されたクランプトランジスタ１３−１〜１３−２、及び複数の垂直信号線８のそれぞれに接続されたサンプリング容量１４−１〜１４−２より構成される。以下、各素子及び行信号処理回路の図番は、例えばサンプルホールドトランジスタ１１と省略して記述する。なお、サンプリング容量１４は、本発明の保持手段の一例である。 The row signal processing unit 91 is connected to the row signal processing circuits 90-1 to 90-2, the horizontal signal line reset transistor 17 connected to the signal line 70, and the horizontal readout signal lines 16-1 and 16-2. Horizontal read transistors 15-1 to 15-2. The row signal processing circuits 90-1 to 90-2 are connected to the sample hold transistors 11-1 to 11-2 connected to the sample hold signal line 30, the clamp capacitors 12-1 to 12-2, and the clamp signal line 40. The clamp transistors 13-1 to 13-2 and the sampling capacitors 14-1 to 14-2 connected to the plurality of vertical signal lines 8, respectively. In the following, the figure numbers of the respective elements and the row signal processing circuit are abbreviated as, for example, the sample hold transistor 11. The sampling capacitor 14 is an example of a holding unit according to the present invention.

ここで、行信号処理回路９０は、画素セル８８ａのリセット時に信号保持部となるサンプリング容量１４を信号線５０の電位にクランプし、画素セル８８ａのリード時に垂直信号線８の変動を、クランプ容量１２を介してサンプルホールドする。これにより、画素セル８８ａ内の増幅トランジスタ２の閾値ばらつきをキャンセルし、垂直信号線８を介して伝達された画素信号成分のみをサンプリング容量１４に保持することができる。 Here, the row signal processing circuit 90 clamps the sampling capacitor 14 serving as a signal holding unit when the pixel cell 88a is reset to the potential of the signal line 50, and changes the vertical signal line 8 when the pixel cell 88a is read. 12 to hold the sample. Thereby, the threshold variation of the amplification transistor 2 in the pixel cell 88 a can be canceled, and only the pixel signal component transmitted through the vertical signal line 8 can be held in the sampling capacitor 14.

水平信号線６０は、複数のサンプリング容量１４と共通に接続され、サンプリング容量１４が保持する画素信号を伝達する。 The horizontal signal line 60 is commonly connected to the plurality of sampling capacitors 14 and transmits pixel signals held by the sampling capacitors 14.

負荷制御回路２１は、負荷トランジスタ９のＯＮ・ＯＦＦを制御する。具体的には、水平信号読み出し期間が終了してから垂直信号読み出し期間が開始されるまでの間において、負荷トランジスタ９が負荷として機能する状態から機能しない状態となるように負荷トランジスタ９をＯＮ状態からＯＦＦ状態にする。 The load control circuit 21 controls ON / OFF of the load transistor 9. Specifically, between the end of the horizontal signal readout period and the start of the vertical signal readout period, the load transistor 9 is turned on so that the load transistor 9 changes from a state that functions as a load to a state that does not function. To OFF state.

図２は、本発明の実施の形態における固体撮像装置の動作を説明するためのタイミングチャートである。 FIG. 2 is a timing chart for explaining the operation of the solid-state imaging device according to the embodiment of the present invention.

特許文献１に記載の従来の固体撮像装置の駆動方法と異なるところは、パルス駆動する負荷トランジスタ９のゲートと接続された信号線２０に印加される駆動パルスのＨｉ電位からＬｏ電位への立ち下がりタイミングが、垂直信号読み出し期間となる第１の水平期間と、水平信号読み出し期間となる第２の水平期間との境界ｔｂ−１、ｔｂ−２ではなく、第２の水平期間と、電源１０の出力がＬｏ電位のときにリセットトランジスタ３をＯＮ状態とすることにより画素セル８８ａを無効化する画素セル無効化期間となる第３の水平期間との境界ｔｃ−１、ｔｃ−２にあることである。なお、第１の水平期間は、電源１０の出力をＨｉ電位とした状態でリセットトランジスタ３をＯＮ状態とすることにより開始し、第２の水平期間は、最終段の水平読み出しトランジスタ１５をＯＮ状態からＯＦＦ状態とすることにより終了する。 The difference from the driving method of the conventional solid-state imaging device described in Patent Document 1 is that the drive pulse applied to the signal line 20 connected to the gate of the load transistor 9 to be pulse-driven falls from the Hi potential to the Lo potential. The timing is not the boundaries tb-1 and tb-2 between the first horizontal period that is the vertical signal readout period and the second horizontal period that is the horizontal signal readout period, but the second horizontal period and the power supply 10 By being at the boundary tc-1 and tc-2 with the third horizontal period that becomes the pixel cell invalidation period for invalidating the pixel cell 88a by turning on the reset transistor 3 when the output is at the Lo potential. is there. The first horizontal period starts when the reset transistor 3 is turned on while the output of the power supply 10 is set to the Hi potential, and the horizontal readout transistor 15 at the final stage is turned on in the second horizontal period. The process is terminated by setting the state to OFF.

上記固体撮像装置では、負荷制御回路２１により負荷トランジスタ９に流れる電流を水平信号読み出し期間である第２の水平期間中にも流す。よって、垂直信号読み出し期間である第１の水平期間から第２の水平期間に移行する際、電流変動を伴わないために水平信号線６０に読み出される信号１０７−１、１０７−２は電源変動による変動を受けない。 In the solid-state imaging device, the current flowing through the load transistor 9 by the load control circuit 21 also flows during the second horizontal period, which is the horizontal signal readout period. Therefore, when shifting from the first horizontal period, which is the vertical signal readout period, to the second horizontal period, the signals 107-1 and 107-2 read out to the horizontal signal line 60 because no current fluctuation occurs are caused by power supply fluctuations. Not subject to fluctuations.

したがって、低消費電力化に伴って生じる、固体撮像装置の画面の左から右に向かって明暗が生じる水平シェーディングの画像不具合を抑制することができる。 Therefore, it is possible to suppress an image defect of horizontal shading that occurs due to the reduction in power consumption, in which the brightness is darkened from the left to the right of the screen of the solid-state imaging device.

また、上記固体撮像装置では、負荷制御回路２１により水平信号読み出し期間である第２の水平期間から、画素セル８８ａを無効化する第３の水平期間との境界で、負荷トランジスタ９のゲートと接続された信号線２０をＬｏ電位にし、垂直信号線８に駆動電流が流れないようにする。具体的には、リセットトランジスタ３をＯＮ状態にした状態で電源１０をＨｉ電位からＬｏ電位に変化させて増幅トランジスタ２をＯＦＦ状態とする前に、負荷トランジスタ９をＯＮ状態からＯＦＦ状態に変化させる。よって、第３の水平期間において、電源１０がＬｏ電位に変位したときの垂直信号線８の電圧降下を抑制することができる。 In the solid-state imaging device, the load control circuit 21 connects to the gate of the load transistor 9 at the boundary from the second horizontal period, which is the horizontal signal readout period, to the third horizontal period in which the pixel cell 88a is invalidated. The signal line 20 thus set is set to Lo potential so that no drive current flows through the vertical signal line 8. Specifically, the load transistor 9 is changed from the ON state to the OFF state before the power supply 10 is changed from the Hi potential to the Lo potential and the amplification transistor 2 is turned OFF with the reset transistor 3 turned ON. . Therefore, the voltage drop of the vertical signal line 8 when the power supply 10 is displaced to the Lo potential can be suppressed in the third horizontal period.

このことについて、図３を用いて詳細に説明する。
図３は、第３の水平期間から第１の水平期間へ移行する境界近傍で、垂直信号線８に駆動電流が流れないようにした例である。 This will be described in detail with reference to FIG.
FIG. 3 shows an example in which the drive current does not flow through the vertical signal line 8 in the vicinity of the boundary from the third horizontal period to the first horizontal period.

第３の水平期間中、電源１０の出力がＬｏ電位のときにリセットトランジスタ３をＯＮ状態とすることにより、画素セル８８ａが無効化される。このとき、図２に示したタイミングチャートに従って固体撮像装置が動作した場合、負荷トランジスタ９はＯＦＦ状態となって動作しておらず、負荷トランジスタ９と増幅トランジスタ２とで構成されるソースフォロアー回路が作動しないため、垂直信号線８に電荷保持部の電位は反映されない。 During the third horizontal period, the pixel cell 88a is invalidated by turning on the reset transistor 3 when the output of the power supply 10 is at the Lo potential. At this time, when the solid-state imaging device operates according to the timing chart shown in FIG. 2, the load transistor 9 is in an OFF state and does not operate, and the source follower circuit configured by the load transistor 9 and the amplification transistor 2 is Since it does not operate, the potential of the charge holding portion is not reflected on the vertical signal line 8.

しかし、図３に示したタイミングチャートに従って固体撮像装置が動作した場合、負荷トランジスタ９がこの期間中にＯＮ状態となって動作し、負荷トランジスタ９と増幅トランジスタ２とで構成されるソースフォロアー回路が有効となる。その結果、増幅トランジスタ２のソース電位がそのゲート入力である電荷保持部のＨｉ電位からＬｏ電位への電位変化を受け、増幅トランジスタ２のソースと接続される垂直信号線８に電荷保持部の電位低下が読み出され、結果として垂直信号線８の電位が低下する。 However, when the solid-state imaging device operates according to the timing chart shown in FIG. 3, the load transistor 9 operates in an ON state during this period, and the source follower circuit configured by the load transistor 9 and the amplification transistor 2 is It becomes effective. As a result, the source potential of the amplifying transistor 2 receives a potential change from the Hi potential to the Lo potential of the charge holding portion which is the gate input, and the potential of the charge holding portion is connected to the vertical signal line 8 connected to the source of the amplifying transistor 2. The decrease is read out, and as a result, the potential of the vertical signal line 8 is decreased.

そうすると、垂直信号読み出し期間が開始するｔａ−１、ｔａ−２において、リセットトランジスタ３がＯＮ状態となって垂直信号線８の電位が大きく上昇するので、垂直信号線８と、無効化された非選択の画素セル８８ａ内の電荷保持部とのカップリングにより、非選択画素セル８８ａ内の電荷保持部の電位が上昇する。その結果、選択画素セル８８ａの電荷保持部と非選択画素セル８８ａの電荷保持部との電位差が小さくなるので、そのダイナミックレンジが低下する。 Then, at ta-1 and ta-2 at which the vertical signal readout period starts, the reset transistor 3 is turned on, and the potential of the vertical signal line 8 is greatly increased. Due to the coupling with the charge holding portion in the selected pixel cell 88a, the potential of the charge holding portion in the non-selected pixel cell 88a increases. As a result, the potential difference between the charge holding portion of the selected pixel cell 88a and the charge holding portion of the non-selected pixel cell 88a is reduced, so that the dynamic range is lowered.

しかし、図２に示したタイミングチャートに従って固体撮像装置を動作させた場合には、第３の水平期間中は負荷トランジスタ９を駆動させない。よって、垂直信号読み出し期間の開始時点のｔａ−１、ｔａ−２における、垂直信号線８の電位変動に伴う、垂直信号線８と無効化された非選択の画素セル８８ａ内の電荷保持手段とのカップリングを抑圧し、電荷保持部のダイナミックレンジの低下を抑圧することができる。 However, when the solid-state imaging device is operated according to the timing chart shown in FIG. 2, the load transistor 9 is not driven during the third horizontal period. Therefore, the charge holding means in the non-selected pixel cell 88a invalidated with the vertical signal line 8 due to the potential fluctuation of the vertical signal line 8 at ta-1 and ta-2 at the start time of the vertical signal readout period. Coupling can be suppressed, and a decrease in the dynamic range of the charge holding unit can be suppressed.

なお、図３に示したタイミングチャートに従って固体撮像装置を動作させた場合でも、負荷トランジスタ９の信号線２０での電位の立下り時期は図２に示したタイミングチャートと異なるが、図２に示したタイミングチャートに従って固体撮像装置を動作させた場合と同様に、垂直信号読み出し期間である第１の水平期間から第２の水平期間に移行する際、電流変動を伴わないために、水平信号線６０に読み出される信号１０７−１、１０７−２は電源変動による変動を受けない。 Even when the solid-state imaging device is operated according to the timing chart shown in FIG. 3, the falling timing of the potential on the signal line 20 of the load transistor 9 is different from the timing chart shown in FIG. As in the case where the solid-state imaging device is operated according to the timing chart, the horizontal signal line 60 is used in order to avoid current fluctuation when shifting from the first horizontal period, which is the vertical signal readout period, to the second horizontal period. The signals 107-1 and 107-2 read out at the same time are not affected by fluctuations in the power source.

（実施の形態２）
図４は、本発明の実施の形態２におけるカメラの構成を示す図である。 (Embodiment 2)
FIG. 4 is a diagram showing the configuration of the camera according to Embodiment 2 of the present invention.

このカメラ８０は、実施の形態１で示した固体撮像装置８２と、固体撮像装置８２に各種駆動パルスを印加するＤＳＰ（Digital Signal Processor）８１と、固体撮像装置８２とＤＳＰ８１との間に設けられ、画素セル８８ａ内に電源１０を供給する電源出力回路８７により構成される。 The camera 80 is provided between the solid-state imaging device 82 shown in the first embodiment, a DSP (Digital Signal Processor) 81 that applies various drive pulses to the solid-state imaging device 82, and the solid-state imaging device 82 and the DSP 81. The power source output circuit 87 supplies power to the pixel cell 88a.

電源出力回路８７は電源パルスのＬｏ電位を生成する抵抗素子８５、８６、電源パルスのＨｉ電位を生成する電源８３、及び電源パルスのＬｏ、Ｈｉを切り替えるスイッチ８４により構成される。 The power output circuit 87 includes resistance elements 85 and 86 that generate the Lo potential of the power pulse, a power source 83 that generates the Hi potential of the power pulse, and a switch 84 that switches the Lo and Hi of the power pulse.

本実施の形態のカメラ８０では、ＤＳＰ８１から各種駆動パルスが固体撮像装置８２に印加され、固体撮像装置８２が実施の形態１の図２又は図３に示したタイミングチャートに従って動作する。 In the camera 80 of the present embodiment, various drive pulses are applied from the DSP 81 to the solid-state imaging device 82, and the solid-state imaging device 82 operates according to the timing chart shown in FIG. 2 or FIG. 3 of the first embodiment.

これによって、画素からの画素信号のダイナミックレンジを大きく取ることができ、高画質の画像が得られる。 Thereby, the dynamic range of the pixel signal from the pixel can be increased, and a high-quality image can be obtained.

なお、図４に示す本実施の形態のカメラ８０は、携帯電話等に搭載されるモバイルカメラやデジタルスチルカメラに用いられるのが望ましい。 Note that the camera 80 of the present embodiment shown in FIG. 4 is preferably used for a mobile camera or a digital still camera mounted on a mobile phone or the like.

この場合、部品点数を削減するために、カメラ８０の構成は本実施の形態に示した図４の構成に限られない。例えば、電源出力回路８７はＤＳＰ８１の中に含まれていてもよいし、電源出力回路８７は固体撮像装置８２の外部では無く固体撮像装置８２の内部に含まれていてもよい。 In this case, in order to reduce the number of parts, the configuration of the camera 80 is not limited to the configuration of FIG. 4 shown in the present embodiment. For example, the power output circuit 87 may be included in the DSP 81, and the power output circuit 87 may be included inside the solid-state imaging device 82 instead of outside the solid-state imaging device 82.

また、電源出力回路８７の抵抗素子８５、８６はトランジスタにより構成されてもよい。 Further, the resistance elements 85 and 86 of the power output circuit 87 may be constituted by transistors.

また、電源パルスのＨｉ電位は直接電源８３から供給されるのではなく、出力バッファを介して電源８３から供給されてもよい。 Further, the Hi potential of the power pulse is not directly supplied from the power supply 83 but may be supplied from the power supply 83 via the output buffer.

また、本発明は上述した実施形態に限定されるものではなく、その趣旨を逸脱しない範囲で、種々変形して実施することができる。 The present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the spirit of the present invention.

本発明は、ＭＯＳ型の固体撮像装置に利用でき、特に画質が重視されるデジタルスチルカメラや携帯電話等に使用されるモバイルカメラ等に利用できる。 The present invention can be used for a MOS type solid-state imaging device, and can be used for a digital still camera in which image quality is particularly important, a mobile camera used for a mobile phone, and the like.

本発明の実施の形態１における固体撮像装置の構成を示す図である。It is a figure which shows the structure of the solid-state imaging device in Embodiment 1 of this invention. 本発明の実施の形態１における固体撮像装置の動作を示すタイミングチャートである。3 is a timing chart illustrating an operation of the solid-state imaging device according to Embodiment 1 of the present invention. 本発明の実施の形態１における固体撮像装置の動作を示すタイミングチャートの変形例である。It is a modification of the timing chart which shows operation | movement of the solid-state imaging device in Embodiment 1 of this invention. 本発明の実施の形態２におけるカメラの構成を示す図である。It is a figure which shows the structure of the camera in Embodiment 2 of this invention.

Explanation of symbols

１−１−１、１−１−２、１−２−１、１−２−２光電変換素子
２−１−１、２−１−２、２−２−１、２−２−２増幅トランジスタ
３−１−１、３−１−２、３−２−１、３−２−２リセットトランジスタ
４−１−１、４−１−２、４−２−１、４−２−２リードトランジスタ
５垂直走査回路
６−１、６−２リセット信号線
７−１、７−２リード信号線
８−１、８−２垂直信号線
９−１、９−２負荷トランジスタ
１０、８３電源
１１−１、１１−２サンプルホールドトランジスタ
１２−１、１２−２クランプ容量
１３−１、１３−２クランプトランジスタ
１４−１、１４−２サンプリング容量
１５−１、１５−２水平読み出しトランジスタ
１６水平走査回路
１７水平信号線リセットトランジスタ
２０、５０、７０信号線
２１負荷制御回路
３０サンプルホールド信号線
４０クランプ信号線
６０水平信号線
８１ＤＳＰ
８２固体撮像装置
８４スイッチ
８５、８６抵抗素子
８７電源出力回路
８８撮像部
８８ａ画素セル
９０−１、９０−２行信号処理回路
９１行信号処理部
９２負荷回路 1-1-1, 1-1-2, 1-2-1, 1-2-2 photoelectric conversion element 2-1-1, 2-1-2, 2-1-2, 1-2-2 amplification Transistor 3-1-1, 3-1-2, 3-2-1, 3-2-2 Reset transistor 4-1-1, 4-1-2, 4-2-1, 4-2-2 Lead Transistor 5 Vertical scanning circuit 6-1, 6-2 Reset signal line 7-1, 7-2 Read signal line 8-1, 8-2 Vertical signal line 9-1, 9-2 Load transistor 10, 83 Power supply 11- 1, 11-2 Sample hold transistor 12-1, 12-2 Clamp capacitance 13-1, 13-2 Clamp transistor 14-1, 14-2 Sampling capacitance 15-1, 15-2 Horizontal readout transistor 16 Horizontal scanning circuit 17 Horizontal signal line reset transistor 20, 50, 70 Line 21 loads the control circuit 30 sample-and-hold signal line 40 clamp signal line 60 horizontal signal lines 81 DSP
82 Solid-state imaging device 84 Switch 85, 86 Resistive element 87 Power output circuit 88 Imaging unit 88a Pixel cell 90-1, 90-2 Row signal processing circuit 91 Row signal processing unit 92 Load circuit

Claims

A plurality of pixel cells arranged in a matrix and performing photoelectric conversion;
A plurality of vertical signal lines for commonly transmitting the pixel cells in the same column and transmitting pixel signals of the pixel cells;
A plurality of load means connected to each of the vertical signal lines;
A plurality of holding means for holding the pixel signals of the pixel cells connected to the vertical signal lines and transmitted via the vertical signal lines;
A horizontal signal line connected in common to the plurality of holding means and transmitting a pixel signal of the holding means;
Load control means for controlling the load means,
The load control unit starts a vertical signal reading period in which a pixel signal is read from the pixel cell to the vertical signal line after a horizontal signal reading period in which the pixel signal is read from the holding unit to the horizontal signal line ends. In the meantime, the load means is controlled so that the load means changes from a functioning state as a load to a non-functioning state.

The load means is a load transistor;
The load control means controls the load transistor so that the load transistor is changed from an ON state to an OFF state between the end of the horizontal signal readout period and the start of the vertical signal readout period. The solid-state imaging device according to claim 1.

The pixel cell is
Photoelectric conversion means for performing photoelectric conversion;
Charge holding means for holding the signal charge generated by the photoelectric conversion means;
A pixel power supply for supplying a potential to the pixel cell, and a switch inserted between the charge holding means,
The solid-state imaging device according to claim 2, further comprising: an amplifying unit that outputs a pixel signal corresponding to a signal charge of the charge holding unit.

The solid-state imaging device according to claim 3, wherein the pixel power supply periodically supplies a first potential and a second potential that is higher than the first potential.

The pixel power supply supplies the second potential in the vertical signal readout period, and supplies a potential to the pixel cell between the end of the horizontal signal readout period and the start of the vertical signal readout period. From the second potential to the first potential,
The solid-state imaging device is further configured to supply the second potential in the vertical signal readout period and from the end of the horizontal signal readout period to the start of the vertical signal readout period. The solid-state imaging device according to claim 4, further comprising switch control means for controlling the switch so that the switch is opened when the first potential is supplied.

The load control unit controls the load transistor so that the load transistor is changed from an ON state to an OFF state before the pixel power source changes the potential from the second potential to the first potential. The solid-state imaging device according to claim 5.

The solid-state imaging device according to claim 6, wherein the solid-state imaging device includes the pixel power source therein.

The solid-state imaging device according to claim 6, wherein the solid-state imaging device includes the pixel power supply outside.

A camera on which the solid-state imaging device according to claim 1 is mounted.

A plurality of pixel cells that perform photoelectric conversion, a plurality of vertical signal lines that are connected in common to the pixel cells in the same column and transmit pixel signals of the pixel cells, and the vertical signal lines that are arranged in a matrix A plurality of load means connected to each of the vertical signal lines, a plurality of holding means for holding the pixel signals of the pixel cells transmitted via the vertical signal lines, and the plurality of holding means; A solid-state imaging device driving method comprising a horizontal signal line connected in common and transmitting a pixel signal of the holding means,
A vertical read step of reading a pixel signal from the pixel cell to the vertical signal line;
A horizontal readout step of reading out a pixel signal from the holding means to the horizontal signal line;
A load control step of controlling the load means so that the load means changes from a state of functioning as a load to a non-functioning state between the end of the horizontal reading step and the start of the vertical reading step. A method for driving a solid-state imaging device.

The pixel cell periodically includes a photoelectric conversion unit that performs photoelectric conversion, a charge holding unit that holds a signal charge generated by the photoelectric conversion unit, and a first potential and a second potential that is higher than the first potential. A switch inserted between a pixel power supply for supplying to the pixel cell and the charge holding means, and an amplifying means for outputting a pixel signal corresponding to the signal charge of the charge holding means,
In the vertical reading step, the second potential is supplied to the power source in a state where the switch is opened,
In the load control step, the load means is controlled so that the load means changes from a functioning state as a load to a non-functional state, and then the potential supplied by the power supply is set in the state where the switch is opened. The method for driving a solid-state imaging device according to claim 10, wherein the potential is changed from the potential to the first potential.