JP4622084B2 - Pattern formation method - Google Patents
Pattern formation method Download PDFInfo
- Publication number
- JP4622084B2 JP4622084B2 JP2000335138A JP2000335138A JP4622084B2 JP 4622084 B2 JP4622084 B2 JP 4622084B2 JP 2000335138 A JP2000335138 A JP 2000335138A JP 2000335138 A JP2000335138 A JP 2000335138A JP 4622084 B2 JP4622084 B2 JP 4622084B2
- Authority
- JP
- Japan
- Prior art keywords
- resist
- resist layer
- layer
- opening
- exposure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Electron Beam Exposure (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Materials For Photolithography (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、例えば電界効果型半導体装置におけるゲート電極を作製する際に適用して好結果が得られるレジストパターン形成方法に関する。
【０００２】
現在、情報通信分野では自動車レーダや衛星通信および無線通信ネットワークなどへのシステム応用が急速に拡大しつつあり、したがって膨大な情報量を通信しなければならず、そのためには高周波で高速動作が可能な通信システムが必要である。
【０００３】
ここに述べる通信システムにおける高周波デバイスには電界効果型トランジスタが多用されているところであるが、その高周波特性を向上させるにはゲート長の短縮およびゲート抵抗の低減が必要であることから、ゲート電極の横断面形状をＴ型にする手段が採られている。
【０００４】
【従来の技術】
Ｔ型ゲートを形成する手段として、二層レジストプロセス（例えば特開昭６１−７７３７０）、あるいは三層レジストプロセス（例えばＷａｋｉｔａ ｅｔ ａｌ．，Ｊ．Ｖａｃ．Ｓｃｉ．Ｔｅｃｈｎｏｌ．Ｂ１３，２７２５（１９９５））が知られており、パターニング特性が異なるレジストを組み合わせてリフトオフプロセスを実施する方法が主流となっている。
【０００５】
図４に、従来のＴ型ゲート形成時における二層レジストプロセスの例を示す。
【０００６】
このプロセスでは、上層レジストの感度を下層レジストの感度より高い膜で形成することで有機溶剤に対する溶解特性の異なる二層レジスト膜とし、電子ビームの照射量を変更することにより、上層レジスト膜と下層レジスト膜に電極の上部寸法と下部寸法に対応する露光をそれぞれ行い、リフトオフパターンを形成する。
【０００７】
この際、上層のレジストは現像後に逆テーパ形状となることが前提となる。この後、電極材料を蒸着し、レジストを除去することで目的のＴ型ゲート電極を得る。
【０００８】
この方法では、露光工程を２回行う必要があるため、スループットが低く、また、上層・下層の同時現像を行うため、上層と下層のコントラストが低く、十分な解像度が必要な０．１μｍ未満の開口寸法を得ることは困難である。
【０００９】
図５に、従来のＴ型ゲート形成時における三層レジストプロセスの例を示す。
【００１０】
このプロセスでは、有機溶剤に対する溶解特性の異なる下層、中間層、上層レジストを重ねて塗布する。この際、下層のレジストは上層や中間層よりも溶解特性が低いことが前提となる。
【００１１】
次に、上層・下層の開口寸法に相当する露光を行い、続いて上層の現像、中間層のオーバー現像、下層の現像を順次行い、リフトオフパターンを形成する。この後、電極材料を蒸着し、レジストを除去することで目的のＴ型ゲート電極を得る。
【００１２】
この方法では、上層、中間層、下層レジストの現像をそれぞれ個別に行うので、工数が多くかかると同時にスループットも低下するという問題がある。
【００１３】
【発明が解決しようとする課題】
電界効果型トランジスタの作製における従来のＴ型ゲート形成プロセスでは、Ｔ型の傘部とゲート部（茎部）に相当する露光条件を管理する必要がある。
【００１４】
また、従来の方法では上層と下層の現像を同時に行っているため、十分なコントラストがとれず、下層に０．１μｍ未満の開口を形成するのは困難であった。
【００１５】
このため、安定な特性を有する電界効果型トランジスタを作製するためには露光の位置合わせを必要とせずに所望のＴ型ゲートを得ることが大切である。
【００１６】
したがって本発明は、レジスト層を二層構造とし、１回の露光処理で行え、スループットが良く、かつ安定な断面形状を有する０．１μｍ未満のゲートが得られる電界効果型トランジスタのパターン形成方法を提供することを目的とする。
【００１７】
【課題を解決するための手段】
本発明者らが課題を解決するために鋭意検討を行った結果、上に述べた課題は、本発明の〔請求項１〕によれば、（ａ）基板上の第一のレジスト層を形成する工程と、（ｂ）該第一のレジスト層上に該第一のレジスト層より高い感度を有する化学増幅型の第二のレジスト層を形成する工程と、（ｃ）該第一のレジスト層に十分感光可能な電子線による露光を行う工程と、（ｄ）該第二のレジスト層および該第一のレジスト層を逐次現像する工程と、（ｅ）該第二のレジスト層の開口部の断面形状を露光後のベーキング温度によって制御する工程とを含み、露光処理は（ｃ）の１回のみであり、該第一のレジスト及び該第二のレジストはいずれもポジ型であり、該第一のレジスト層に該第二のレジスト層の開口部の寸法より小さい開口部を形成することを特徴とするパターン形成方法とすることで達成される。
【００１８】
すなわち、基板上に形成するレジスト層を、感度の低い第一のレジスト層と第一のレジスト層より感度の高い化学増幅型の第二のレジスト層の二層で構成し、第一のレジスト層に十分感光可能な電子線による露光を行い、続いて第二のレジスト層および第一のレジスト層を逐次現像し、第一のレジスト層に第二のレジスト層の開口部の寸法より小さい開口部を形成することにより、露光を行う際の照射量の制御および露光後に行うベーキング（ post exposure bake のことで、以降ＰＥＢと称す）温度の制御によって、第二のレジスト層の現像後のパターン形状を変化させることができる。また、電子線による露光を行うことにより、光やイオンビームで行う場合よりも、前方散乱（入射時のレジスト中での散乱）、後方散乱（基板内部からのはねかえり）の影響が大きく、後述の、逆テーパ化が容易となる。
【００１９】
さらに、第二のレジスト層の開口部の断面形状を露光後のベーキング温度によって制御することも可能となる。
【００２０】
すなわち、第二のレジスト層に化学増幅型レジストを用い、ＰＥＢの温度を変えることで触媒反応の活性化を制御し、開口部の寸法を広げたり、逆テーパ化させることが可能である。化学増幅型レジストでは、露光によりレジスト中にＨ+ イオンが発生し、ＰＥＢ時にアニオンに引き寄せられながら樹脂中を移動するからである。
【００２２】
この中で、第一のレジスト層の感度を第二のレジスト層の感度より低くしておくことで、Ｔ型のパターン形状とすることができる。
【００２３】
Ｔ型ゲートの形成に用いる第一のレジスト層は低感度であることが必要で、第二のレジスト層の感度に較べて１／２以下であることが望ましい。
【００２４】
第一のレジスト層に用いるレジストの例としてはノボラック樹脂あるいは下記の一般式
【００２５】
【化１】
【００２６】
【化２】
【００２７】
なお、オニウムイオンとしては（Ｃ6 Ｈ5 ）3 Ｓ+ 、（Ｃ6 Ｈ4 ＣＨ3 ）3 Ｓ+ 、（Ｃ6 Ｈ5 ）2 Ｉ+ 、（Ｃ6 Ｈ4 ＣＨ3 ）2 Ｉ+ などが挙げられる。
【００２８】
第二のレジスト層に化学増幅型レジストを用いた場合、第二のレジスト層現像後の第一のレジスト層の現像時に、第二のレジスト層のレジストを溶解させないことが重要である。また、第二のレジスト層と第一のレジスト層の感度差を広げることも重要である。したがって、第一のレジスト層の現像液には炭化水素系で溶解性パラメータが７．０〜９．０（cal/cm3)1/2 の溶剤を用いることが望ましい。ちなみに、（１）式で示した第二のレジスト層の現像液としては塩基性水溶液、さらに好ましくは水酸化テトラメチルアンモニウム水溶液もしくは水酸化カリウム水溶液を用いることが望ましい。
【００２９】
レジストの開口部の寸法を制御する技術として光酸発生剤のアニオンサイズを変えることを検討した。露光によりレジスト中に発生するＨ+ イオンはＰＥＢ時にアニオンに引き寄せられながら樹脂中を移動する。このとき、アニオンサイズが大きいとＨ+ の移動が抑制され、その結果パターンサイズに十分な広がりが見られなくなることが判明した。また、アニオンの分子サイズが大きくなると光酸発生剤自体の融点が降下し、（１）式においてｎが７以上では常温で液体になる。このような光酸発生剤の性質を考慮すると、（１）式においてｎは１から６が望ましい。
【００３０】
また、本発明は０．１μｍ以下の加工も可能であり、微細ゲート電極形成に極めて有力な手段となる。
【００３１】
【発明の実施の形態】
以下に、実施例により本発明をさらに詳細に説明する。
【００３２】
まず、予備実験として以下の調査を行った。
【００３３】
下記物質を混合し、化学増幅型レジストを調製した。
【００３４】
基材樹脂： ポリビニルフェノール／ｔ- ブチルアクリレート共重合体
光酸発生剤： トリフェニルスルフォニウムトリフレート
溶媒： 乳酸エチル
この化学増幅型レジストを用い、下記のプロセスを行った。
【００３５】
１．Ｓｉ基板にレジストをスピンコートし、１１０℃で６０秒間プリベーク。（このときの膜厚は５００ｎｍ）
２．ＫｒＦエキシマレーザ露光機でデータ長０．４μｍの単一線を描画。
【００３６】
３．露光後、１００、１５０℃で１２０秒間ＰＥＢ。
【００３７】
４．２．３８％水酸化テトラメチルアンモニウム水溶液で６０秒間現像。
【００３８】
図２に、現像後のパターン形状におよぼす露光量の影響を示す。
【００３９】
ここで用いた化学増幅型レジストでは、データサイズと同等の開口部の寸法が得られる露光量（最適露光量）は４０ｍＪｃｍ-2であり、露光量を５０、１００、２５０ｍＪｃｍ-2と増やすにつれ、開口部の寸法は０．５０、０．７０、０．９５μｍに広がった。また、露光量４０ｍＪｃｍ-2では順テーパ形状であった開口部の側壁は、露光量５０ｍＪｃｍ-2で垂直、１００、２５０ｍＪｃｍ-2ではそれぞれ０．８、６．５°のテーパ角をもつ逆テーパ形状となった。
【００４０】
また、ＰＥＢ温度を１００℃から１５０℃に上げることで開口部の寸法は０．４０μｍから１．２５μｍに増加した。すなわち、ＰＥＢ温度の上昇と共に開口部の寸法は増加する。
【００４１】
次に、上記の化学増幅型レジストを用い、以下のプロセスを行った。
【００４２】
１．Ｓｉ基板に上記の化学増幅型レジストをスピンコートし、１１０℃で６０秒間プリベーク。（このときの膜厚は７００ｎｍ）
２．電子線露光機（加速電圧３０ｋｅＶ）でデータ長０．１μｍの単一線を描画。
【００４３】
３．露光後、６０、７０、９０、１１０℃で１２０秒間ＰＥＢ。
【００４４】
４．２．３８％水酸化テトラメチルアンモニウム水溶液で６０秒間現像。
【００４５】
以上のプロセスを行った結果、図３の現像後の開口部の寸法におよぼすＰＥＢ温度の影響を示す図に見られるように、露光量やＰＥＢ温度の制御で開口部のテーパ角および寸法のコントロールが可能であることがわかった。
【００４６】
以上の予備実験に基づき、以下のプロセスを行った。
【００４７】
１．Ｓｉ基板に化２を含むレジストである日本ゼオン社製のＺＥＰ５２０を３００ｎｍ塗布後、１８０℃で６０秒間プリベークし、第一のレジスト層を形成。
【００４８】
２．１で形成した第一のレジスト層の上に、予備実験で用いたのと同じ化学増幅型レジストを７００ｎｍスピンコート後、１１０℃で６０秒間プリベークし、第二のレジスト層を形成。
【００４９】
３．電子線露光機（加速電圧３０ｋｅＶ）で、露光量を３０から１２０μＣｃｍ-2と変えてデータ長０．１μｍの単一線を描画。
【００５０】
４．露光後、７０℃で１２０秒間ＰＥＢ。
【００５１】
５．第二のレジスト層を２．３８％水酸化テトラメチルアンモニウム水溶液で現像。
【００５２】
６．第一のレジスト層をシクロヘキサンで現像。
【００５３】
上記のプロセスを行った結果、図１の本発明による現像後の開口部の寸法におよぼす露光量およびＰＥＢ温度の効果を示す図に見られるように、露光量１２０μＣｃｍ-2、ＰＥＢ温度７０℃で第一のレジスト層の開口部の寸法０．０９５μｍ、第二のレジスト層の開口部の寸法０．６０μｍ、第一のレジスト層のテーパ角２４°の逆テーパ状の開口部が得られた。なお、第一のレジスト層の現像液には炭化水素系溶剤のシクロヘキサン（溶解性パラメータ＝８．１８２（ｃａｌ／ｃｍ3 ）1/2)を用いたが、第二のレジスト層の溶解は見られなかった。
【００５４】
本実施例では上記の第一および第二のレジスト層を用い、ＰＥＢ温度を７０℃で逆テーパ状の開口部を形成したが、用いる第一のレジスト層および第二のレジスト層の成分および要求されるレジスト層の厚さ、ＰＥＢ温度によって開口部の寸法を決定することが可能であり、実施例に限定されるものではない。
【００５５】
【発明の効果】
以上説明したように、本発明のパターン形成方法はレジスト層を感度の高い第二のレジスト層と第二のレジスト層よりも感度の低い第一のレジスト層とで構成し、第二のレジスト層を化学増幅型レジストからなるものとすることで、１回の露光でスループットが良く、かつ安定な断面形状を有するゲートが形成できるので生産性が向上し、したがってコストも下げることができるという効果が得られる。
【図面の簡単な説明】
【図１】 本発明による現像後の開口部の寸法におよぼす露光量およびＰＥＢ温度の効果を示す図。
【図２】 現像後の開口部の寸法におよぼす露光量の影響を示す図。
【図３】 現像後の開口部の寸法におよぼすＰＥＢ温度の影響を示す図。
【図４】 従来のＴ型ゲート形成時における二層レジストのプロセスの例を示す図。
【図５】 従来のＴ型ゲート形成時における三層レジストのプロセスの例を示す図。
【符号の説明】
１ 化学増幅型レジスト
２ 開口部
３ テーパ角
４ 第二のレジスト層
５ 第一のレジスト層
６ 基板
７ 下層レジスト層
８ 中間層レジスト層
９ 上層レジスト層[0001]
BACKGROUND OF THE INVENTION
The invention, for example, relates to a resist pattern forming how the good results are obtained by applying in making gate electrode in a field effect semiconductor device.
[0002]
Currently, in the information communication field, system applications for automobile radar, satellite communication, and wireless communication networks are rapidly expanding, and therefore a huge amount of information must be communicated. Communication system is necessary.
[0003]
Field-effect transistors are often used in the high-frequency devices in the communication system described here, but it is necessary to shorten the gate length and the gate resistance in order to improve the high-frequency characteristics. A means for making the cross-sectional shape T-shaped is employed.
[0004]
[Prior art]
As a means for forming a T-type gate, a two-layer resist process (for example, JP-A-61-77370) or a three-layer resist process (for example, Wakita et al., J. Vac. Sci. Technol. B13, 2725 (1995)) And a method of performing a lift-off process by combining resists having different patterning characteristics has become the mainstream.
[0005]
FIG. 4 shows an example of a two-layer resist process when forming a conventional T-type gate.
[0006]
In this process, the upper layer resist film and the lower layer resist film are formed with a film having a higher sensitivity than that of the lower layer resist to form a two layer resist film having different solubility characteristics in organic solvents, and by changing the amount of electron beam irradiation. The resist film is exposed to light corresponding to the upper dimension and lower dimension of the electrode to form a lift-off pattern.
[0007]
At this time, it is assumed that the upper resist has an inversely tapered shape after development. Thereafter, an electrode material is deposited and the resist is removed to obtain a target T-type gate electrode.
[0008]
In this method, since the exposure process needs to be performed twice, the throughput is low, and since the upper layer and the lower layer are simultaneously developed, the contrast between the upper layer and the lower layer is low, and sufficient resolution is required and less than 0.1 μm. It is difficult to obtain the opening size.
[0009]
FIG. 5 shows an example of a three-layer resist process when forming a conventional T-type gate.
[0010]
In this process, a lower layer, an intermediate layer, and an upper layer resist having different solubility characteristics with respect to an organic solvent are applied in layers. At this time, it is assumed that the lower layer resist has lower solubility characteristics than the upper layer and the intermediate layer.
[0011]
Next, exposure corresponding to the opening dimensions of the upper layer and the lower layer is performed, and then the upper layer development, the intermediate layer over-development, and the lower layer development are sequentially performed to form a lift-off pattern. Thereafter, an electrode material is deposited and the resist is removed to obtain a target T-type gate electrode.
[0012]
In this method, the upper layer, the intermediate layer, and the lower layer resist are individually developed, so that there is a problem that the number of steps is increased and the throughput is also reduced.
[0013]
[Problems to be solved by the invention]
In a conventional T-type gate formation process in the manufacture of a field effect transistor, it is necessary to manage exposure conditions corresponding to a T-shaped umbrella part and a gate part (stem part).
[0014]
In the conventional method, since the upper layer and the lower layer are simultaneously developed, sufficient contrast cannot be obtained, and it is difficult to form an opening of less than 0.1 μm in the lower layer.
[0015]
Therefore, in order to produce a field effect transistor having stable characteristics, it is important to obtain a desired T-type gate without requiring exposure alignment.
[0016]
Therefore, the present invention provides a pattern forming method for a field effect transistor in which a resist layer has a two-layer structure and can be obtained by a single exposure process, and has a high throughput and a stable cross-sectional shape with a gate of less than 0.1 μm. The purpose is to provide.
[0017]
[Means for Solving the Problems]
As a result of intensive studies by the present inventors in order to solve the problems, the above-described problem is that, according to [Claim 1] of the present invention, (a) the first resist layer on the substrate is formed. process and, (b) forming a second resist layer of chemical amplification type having a higher than the first resist layer sensitive on said first resist layer, (c) said first resist A step of exposing the layer with a sufficiently sensitive electron beam; (d) a step of sequentially developing the second resist layer and the first resist layer ; and (e) an opening of the second resist layer. The step of controlling the cross-sectional shape of the film by the baking temperature after exposure , and the exposure process is performed only once in (c), and the first resist and the second resist are both positive types, An opening smaller than the opening of the second resist layer is formed in the first resist layer. It is achieved by a pattern forming method comprising Rukoto.
[0018]
That is, the resist layer formed on the substrate is composed of two layers, a first resist layer having a low sensitivity and a second resist layer having a chemical amplification type having a higher sensitivity than the first resist layer. subjected to exposure by sufficient photosensitive possible electron beam, followed by a second resist layer and the first resist layer successively developed, smaller openings than the size of the opening of the second resist layer to the first resist layer The pattern shape after development of the second resist layer can be controlled by controlling the irradiation amount at the time of exposure and baking (post exposure bake, hereinafter referred to as PEB) temperature. Can be changed. In addition, by performing exposure with an electron beam, the effects of forward scattering (scattering in the resist at the time of incidence) and backscattering (bounce from the inside of the substrate) are larger than those performed with light or ion beams. Inverse taper becomes easy.
[0019]
Furthermore, the cross-sectional shape of the opening of the second resist layer can be controlled by the baking temperature after exposure .
[0020]
That is, by using a chemically amplified resist for the second resist layer and changing the temperature of the PEB, the activation of the catalytic reaction can be controlled, and the size of the opening can be widened or inversely tapered. This is because in the chemically amplified resist, H + ions are generated in the resist by exposure and move in the resin while being attracted to the anion during PEB.
[0022]
Among these, by setting the sensitivity of the first resist layer to be lower than the sensitivity of the second resist layer, a T-shaped pattern shape can be obtained.
[0023]
The first resist layer used for forming the T-type gate needs to have low sensitivity, and is desirably 1/2 or less as compared with the sensitivity of the second resist layer.
[0024]
Examples of resists used for the first resist layer include novolak resins or the following general formula:
[Chemical 1]
[Chemical 2]
[0027]
As onium ions, (C 6 H 5 ) 3 S + , (C 6 H 4 CH 3 ) 3 S + , (C 6 H 5 ) 2 I + , (C 6 H 4 CH 3 ) 2 I +, etc. Is mentioned.
[0028]
When a chemically amplified resist is used for the second resist layer, it is important that the resist of the second resist layer is not dissolved when the first resist layer is developed after the development of the second resist layer. It is also important to widen the difference in sensitivity between the second resist layer and the first resist layer. Therefore, it is desirable to use a hydrocarbon-based solvent having a solubility parameter of 7.0 to 9.0 (cal / cm 3 ) 1/2 as the developer for the first resist layer. Incidentally, it is desirable to use a basic aqueous solution, more preferably a tetramethylammonium hydroxide aqueous solution or a potassium hydroxide aqueous solution, as the developer for the second resist layer represented by the formula (1).
[0029]
We investigated changing the anion size of the photoacid generator as a technique to control the size of the resist opening. H + ions generated in the resist by exposure move through the resin while being attracted to the anion during PEB. At this time, it was found that when the anion size is large, the movement of H + is suppressed, and as a result, the pattern size cannot be sufficiently expanded. Further, as the molecular size of the anion increases, the melting point of the photoacid generator itself decreases, and when n is 7 or more in the formula (1), it becomes liquid at room temperature. Considering such properties of the photoacid generator, n is preferably 1 to 6 in the formula (1).
[0030]
Further, the present invention can be processed to 0.1 μm or less, and is an extremely effective means for forming a fine gate electrode.
[0031]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, the present invention will be described in more detail with reference to examples.
[0032]
First, the following investigation was conducted as a preliminary experiment.
[0033]
The following substances were mixed to prepare a chemically amplified resist.
[0034]
Base resin: Polyvinylphenol / t-butyl acrylate copolymer Photoacid generator: Triphenylsulfonium triflate Solvent: Ethyl lactate Using this chemically amplified resist, the following process was performed.
[0035]
1. A Si substrate is spin-coated with a resist and pre-baked at 110 ° C. for 60 seconds. (The film thickness at this time is 500 nm)
2. Draw a single line with a data length of 0.4 μm with a KrF excimer laser exposure machine.
[0036]
3. After exposure, PEB at 100, 150 ° C. for 120 seconds.
[0037]
4.2 Development with 60% aqueous solution of tetramethylammonium hydroxide.
[0038]
FIG. 2 shows the influence of the exposure amount on the pattern shape after development.
[0039]
The chemically amplified resist used herein, as the amount of exposure dimension equivalent opening and the data size is obtained (optimum exposure amount) is 40MJcm -2, increasing the 50,100,250MJcm -2 exposure amount, The size of the opening expanded to 0.50, 0.70, and 0.95 μm. Further, the side walls of exposure 40mJcm opening which was a forward tapered shape in -2 vertically exposure 50MJcm -2, reverse taper with a taper angle of each the 100,250mJcm -2 0.8,6.5 ° It became a shape.
[0040]
Moreover, the dimension of the opening increased from 0.40 μm to 1.25 μm by raising the PEB temperature from 100 ° C. to 150 ° C. That is, the size of the opening increases as the PEB temperature increases.
[0041]
Next, the following process was performed using the above chemically amplified resist.
[0042]
1. The above chemically amplified resist is spin-coated on a Si substrate and pre-baked at 110 ° C. for 60 seconds. (The film thickness at this time is 700 nm)
2. A single line with a data length of 0.1 μm is drawn with an electron beam exposure machine (acceleration voltage 30 keV).
[0043]
3. After exposure, PEB at 60, 70, 90, 110 ° C. for 120 seconds.
[0044]
4.2 Development with 60% aqueous solution of tetramethylammonium hydroxide.
[0045]
As a result of the above process, the taper angle and size of the opening can be controlled by controlling the exposure amount and PEB temperature, as shown in FIG. 3 showing the effect of PEB temperature on the size of the opening after development. Was found to be possible.
[0046]
Based on the above preliminary experiment, the following process was performed.
[0047]
1. ZEP520 manufactured by Nippon Zeon Co., Ltd., which is a resist containing
[0048]
On the first resist layer formed in 2.1, the same chemically amplified resist as used in the preliminary experiment was spin-coated at 700 nm and then pre-baked at 110 ° C. for 60 seconds to form a second resist layer.
[0049]
3. With an electron beam exposure machine (acceleration voltage 30 keV), a single line with a data length of 0.1 μm is drawn by changing the exposure amount from 30 to 120 μCcm −2 .
[0050]
4). After exposure, PEB at 70 ° C. for 120 seconds.
[0051]
5. Develop second resist layer with 2.38% tetramethylammonium hydroxide aqueous solution.
[0052]
6). The first resist layer is developed with cyclohexane.
[0053]
As a result of the above process, as shown in FIG. 1 which shows the effect of the exposure dose and PEB temperature on the size of the opening after development according to the present invention, the exposure dose is 120 μCcm −2 and the PEB temperature is 70 ° C. An inversely tapered opening having a dimension of the opening of the first resist layer of 0.095 μm, a dimension of the opening of the second resist layer of 0.60 μm, and a taper angle of 24 ° of the first resist layer was obtained. Although the hydrocarbon solvent cyclohexane (solubility parameter = 8.182 (cal / cm 3 ) 1/2 ) was used as the developer for the first resist layer, the dissolution of the second resist layer was observed. I couldn't.
[0054]
In this example, the first and second resist layers described above were used, and an inversely tapered opening was formed at a PEB temperature of 70 ° C. Components and requirements of the first resist layer and the second resist layer to be used The dimension of the opening can be determined by the thickness of the resist layer to be formed and the PEB temperature, and is not limited to the embodiment.
[0055]
【The invention's effect】
As described above, in the pattern forming method of the present invention, the resist layer includes the second resist layer having high sensitivity and the first resist layer having lower sensitivity than the second resist layer, and the second resist layer By using a chemically amplified resist, it is possible to form a gate having a good throughput and a stable cross-sectional shape by a single exposure, thereby improving productivity and thus reducing the cost. can get.
[Brief description of the drawings]
FIG. 1 is a graph showing the effects of exposure amount and PEB temperature on the size of an opening after development according to the present invention.
FIG. 2 is a view showing the influence of the exposure amount on the dimension of an opening after development.
FIG. 3 is a diagram showing the influence of PEB temperature on the size of an opening after development.
FIG. 4 is a diagram showing an example of a double-layer resist process when forming a conventional T-type gate.
FIG. 5 is a diagram showing an example of a three-layer resist process when forming a conventional T-type gate.
[Explanation of symbols]
1 chemically amplified resist 2 opening 3
Claims (2)
（ｂ）該第一のレジスト層上に該第一のレジスト層より高い感度を有する化学増幅型の第二のレジスト層を形成する工程と、
（ｃ）該第一のレジスト層に十分感光可能な電子線による露光を行う工程と、
（ｄ）該第二のレジスト層および該第一のレジスト層を逐次現像する工程と、
（ｅ）該第二のレジスト層の開口部の断面形状を露光後のベーキング温度によって制御する工程とを含み、
露光処理は（ｃ）の１回のみであり、
該第一のレジスト及び該第二のレジストはいずれもポジ型であり、
該第一のレジスト層に該第二のレジスト層の開口部の寸法より小さい開口部を形成する
ことを特徴とするパターン形成方法。(A) forming a first resist layer on the substrate;
(B) forming a second resist layer of chemical amplification type having a higher than the first resist layer sensitive on said first resist layer,
(C) a step of exposing the first resist layer with an electron beam that is sufficiently photosensitive;
(D) sequentially developing the second resist layer and the first resist layer ;
(E) controlling the cross-sectional shape of the opening of the second resist layer by the baking temperature after exposure ,
The exposure process is only once in (c),
The first resist and the second resist are both positive type,
An opening smaller than the size of the opening of the second resist layer is formed in the first resist layer.
請求項１記載のパターン形成方法。The pattern forming method according to claim 1.
ＲR ＋+ ＣC ｎn ＦF ２ｎ＋１2n + 1 ＳＯSO ３3 −− （ｎ＝１〜６） （１） (N = 1-6) (1)
ここで、ＲWhere R ＋+ はオニウムイオンを表す。 Represents an onium ion.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000335138A JP4622084B2 (en) | 2000-11-01 | 2000-11-01 | Pattern formation method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000335138A JP4622084B2 (en) | 2000-11-01 | 2000-11-01 | Pattern formation method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002139842A JP2002139842A (en) | 2002-05-17 |
| JP4622084B2 true JP4622084B2 (en) | 2011-02-02 |
Family
ID=18810941
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000335138A Expired - Fee Related JP4622084B2 (en) | 2000-11-01 | 2000-11-01 | Pattern formation method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4622084B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102417026B1 (en) * | 2016-03-31 | 2022-07-05 | 니폰 제온 가부시키가이샤 | Resist pattern formation method and resist |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5731135A (en) * | 1980-08-01 | 1982-02-19 | Nippon Telegr & Teleph Corp <Ntt> | Collective forming method for metallic pattern |
| JPH04269756A (en) * | 1991-02-25 | 1992-09-25 | Nippon Telegr & Teleph Corp <Ntt> | Resist film suitable for lift-off working |
| JPH07220999A (en) * | 1994-02-03 | 1995-08-18 | Mitsubishi Electric Corp | X-ray mask, manufacture thereof and exposure method using the same mask |
| JPH1167792A (en) * | 1997-08-11 | 1999-03-09 | Ricoh Co Ltd | Manufacture of semiconductor device |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5646536A (en) * | 1979-09-22 | 1981-04-27 | Nippon Telegr & Teleph Corp <Ntt> | Formation of microminiature electrode |
| JPS58218119A (en) * | 1982-06-14 | 1983-12-19 | Hitachi Ltd | Pattern forming method |
| JPS6155922A (en) * | 1984-08-27 | 1986-03-20 | Nippon Telegr & Teleph Corp <Ntt> | Formation of pattern |
| JPH02253263A (en) * | 1989-03-28 | 1990-10-12 | Nippon Telegr & Teleph Corp <Ntt> | Liftoff processing resist and pattern forming method using the same |
| JPH02264261A (en) * | 1989-04-05 | 1990-10-29 | Mitsubishi Electric Corp | Resist pattern forming method |
| JP2765561B2 (en) * | 1996-03-29 | 1998-06-18 | 日本電気株式会社 | Fabrication method of fine aerial wiring |
| JPH1197328A (en) * | 1997-09-17 | 1999-04-09 | Toshiba Corp | Method for forming resist pattern |
-
2000
- 2000-11-01 JP JP2000335138A patent/JP4622084B2/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5731135A (en) * | 1980-08-01 | 1982-02-19 | Nippon Telegr & Teleph Corp <Ntt> | Collective forming method for metallic pattern |
| JPH04269756A (en) * | 1991-02-25 | 1992-09-25 | Nippon Telegr & Teleph Corp <Ntt> | Resist film suitable for lift-off working |
| JPH07220999A (en) * | 1994-02-03 | 1995-08-18 | Mitsubishi Electric Corp | X-ray mask, manufacture thereof and exposure method using the same mask |
| JPH1167792A (en) * | 1997-08-11 | 1999-03-09 | Ricoh Co Ltd | Manufacture of semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002139842A (en) | 2002-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8828493B2 (en) | Methods of directed self-assembly and layered structures formed therefrom | |
| KR101439394B1 (en) | Method for forming fine patterns by double patterning process using acid diffusion | |
| JP3901997B2 (en) | Resist material, resist pattern and manufacturing method thereof, and semiconductor device and manufacturing method thereof | |
| EP0494383B1 (en) | photoresist | |
| DE112010004884T5 (en) | Methods for Directed Self-Assembly and Layer Structures Produced Therewith | |
| JP2004086203A (en) | Fine pattern forming material and method for manufacturing electronic device | |
| US20150331324A1 (en) | Methods for Small Trench Patterning Using Chemical Amplified Photoresist Compositions | |
| US9891522B2 (en) | Method and composition of a chemically amplified copolymer resist | |
| JPH07153666A (en) | Method of pattern formation | |
| JP3120402B2 (en) | Photoresist composition containing passivated aromatic amine compound | |
| JPH11283905A (en) | Semiconductor device and manufacture thereof | |
| JP4622084B2 (en) | Pattern formation method | |
| US20230274940A1 (en) | Method to form narrow slot contacts | |
| JPS6239817B2 (en) | ||
| JP2621533B2 (en) | Pattern formation method | |
| JP4727837B2 (en) | Method for forming resist pattern | |
| JP2000181065A (en) | Pattern-forming material and pattern-forming method | |
| KR100349375B1 (en) | Method for forming contact hole with sequential process of resist flow and scanning of electron beam | |
| JP2001066778A (en) | Resist composition and resist pattern forming method | |
| JPS63254729A (en) | Forming method for resist pattern | |
| US7700269B2 (en) | Method of forming stack layer and method of manufacturing electronic device having the same | |
| JPH04269756A (en) | Resist film suitable for lift-off working | |
| JP2009128409A (en) | Material for controlling resist pattern profile, method for manufacturing semiconductor device and method for manufacturing magnetic head | |
| JP2615530B2 (en) | Pattern formation method | |
| JP2647065B2 (en) | Pattern formation method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070906 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100114 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100126 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100326 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100413 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100525 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101005 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101018 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131112 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |