JP4617846B2 - Semiconductor light emitting device, manufacturing method thereof, and manufacturing method of image display device - Google Patents

Semiconductor light emitting device, manufacturing method thereof, and manufacturing method of image display device Download PDF

Info

Publication number
JP4617846B2
JP4617846B2 JP2004336372A JP2004336372A JP4617846B2 JP 4617846 B2 JP4617846 B2 JP 4617846B2 JP 2004336372 A JP2004336372 A JP 2004336372A JP 2004336372 A JP2004336372 A JP 2004336372A JP 4617846 B2 JP4617846 B2 JP 4617846B2
Authority
JP
Japan
Prior art keywords
layer
light emitting
emitting device
semiconductor light
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004336372A
Other languages
Japanese (ja)
Other versions
JP2006147876A (en
Inventor
秋彦 渡辺
勝寛 友田
正人 土居
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2004336372A priority Critical patent/JP4617846B2/en
Publication of JP2006147876A publication Critical patent/JP2006147876A/en
Application granted granted Critical
Publication of JP4617846B2 publication Critical patent/JP4617846B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Led Device Packages (AREA)
  • Led Devices (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、微細な半導体発光素子であっても、外部配線と容易に電気的接続が可能な半導体発光装置に関する。また、本発明に係る半導体発光装置の製造方法、及び本発明に係る半導体発光装置を配置した画像表示装置の製造方法に関する。   The present invention relates to a semiconductor light emitting device that can be easily electrically connected to an external wiring even if it is a fine semiconductor light emitting element. The present invention also relates to a method for manufacturing a semiconductor light emitting device according to the present invention, and a method for manufacturing an image display device in which the semiconductor light emitting device according to the present invention is arranged.

近年になって、コンピュータやテレビ受像装置などの画像表示装置において、液晶表示装置やプラズマディスプレイ装置、有機ELを用いた画像表示装置などが開発され、画像表示装置の軽量化や薄型化が著しい。これら画像表示装置として、半導体発光素子を発光素子として用いる発光ダイオードディスプレイも提案されている。   In recent years, liquid crystal display devices, plasma display devices, image display devices using organic EL, and the like have been developed as image display devices such as computers and television receivers, and the image display devices are significantly reduced in weight and thickness. As these image display devices, light-emitting diode displays using semiconductor light-emitting elements as light-emitting elements have also been proposed.

半導体発光素子を用いた画像表示装置は、青色、緑色、赤色を発光する半導体発光素子を一画素として基板上に配置し、アクティブマトリクス駆動やパッシブマトリクス駆動などの駆動方法を用いて各画素の発光を制御する。また、半導体発光素子を基板上に配置する方法としては、半導体発光素子に形成された電極を基板上の配線に直接接続するフリップチップボンディング法を用いることができるが、そのようにした場合、半導体発光素子が微細であるほど半導体発光素子と、基板に形成された配線との電気的接続が困難になる。   In an image display device using a semiconductor light emitting element, a semiconductor light emitting element that emits blue, green, and red light is disposed on a substrate as one pixel, and light emission of each pixel is performed using a driving method such as active matrix driving or passive matrix driving. To control. In addition, as a method of disposing the semiconductor light emitting element on the substrate, a flip chip bonding method in which an electrode formed on the semiconductor light emitting element is directly connected to a wiring on the substrate can be used. The finer the light emitting element, the more difficult the electrical connection between the semiconductor light emitting element and the wiring formed on the substrate.

図7に、従来の半導体発光素子を配置した画像表示装置90の概略説明図を示す。半導体発光素子80は、n型半導体層81、活性層82、p型半導体層83が順次積層してなり、n型半導体層81の活性層82と接していない端面には図示しない負電極が形成されており、p型半導体層83の活性層82と接していない端面には正電極85が形成されている。   FIG. 7 is a schematic explanatory diagram of an image display device 90 in which a conventional semiconductor light emitting element is arranged. In the semiconductor light emitting device 80, an n-type semiconductor layer 81, an active layer 82, and a p-type semiconductor layer 83 are sequentially stacked, and a negative electrode (not shown) is formed on an end surface of the n-type semiconductor layer 81 that is not in contact with the active layer 82. The positive electrode 85 is formed on the end surface of the p-type semiconductor layer 83 that is not in contact with the active layer 82.

画像表示装置90は、基板91と、下層配線93と、透明電極92と、半導体発光素子80と、絶縁層94と、上層配線95とからなる。基板91は、透光性を有し、画像表示装置90の構成要素を保持できる程度の平坦さと剛性を有している板状の部材である。下層配線93は、基板91上に形成された金属配線層である。透明電極92は、透光性と導電性を有する材質で形成された電極層であり、下層配線93と接続されている。また、半導体発光素子80は、透明電極92の上部に配置されている。絶縁層94は、樹脂などの絶縁材料層であり、半導体発光素子80を基板91に固定している。上層配線95は、絶縁層94、および正電極層85の上部に形成された金属配線層である。   The image display device 90 includes a substrate 91, a lower layer wiring 93, a transparent electrode 92, a semiconductor light emitting element 80, an insulating layer 94, and an upper layer wiring 95. The substrate 91 is a plate-like member having translucency and flat and rigid enough to hold the components of the image display device 90. The lower layer wiring 93 is a metal wiring layer formed on the substrate 91. The transparent electrode 92 is an electrode layer formed of a material having translucency and conductivity, and is connected to the lower layer wiring 93. Further, the semiconductor light emitting element 80 is disposed on the transparent electrode 92. The insulating layer 94 is an insulating material layer such as a resin, and fixes the semiconductor light emitting element 80 to the substrate 91. The upper layer wiring 95 is a metal wiring layer formed on the insulating layer 94 and the positive electrode layer 85.

上記のように画像表示装置90を構成するには、上層配線95を正電極85に接続するために、絶縁層94の上部からビア96を形成して正電極85の上面を露出させる必要がある。このため、正電極85と上層配線95との位置あわせが必要であり、半導体発光素子80が微細になるほど、正電極85と上層配線95との接続が困難であった。   In order to configure the image display device 90 as described above, in order to connect the upper layer wiring 95 to the positive electrode 85, it is necessary to form the via 96 from the upper part of the insulating layer 94 to expose the upper surface of the positive electrode 85. . For this reason, it is necessary to align the positive electrode 85 and the upper layer wiring 95. As the semiconductor light emitting device 80 becomes finer, the connection between the positive electrode 85 and the upper layer wiring 95 becomes more difficult.

半導体発光素子を所定の配線が形成された基板に配置するための方法は従来いくつか提案されており、例えば、一導電型半導体層の電極と、逆導電型半導体層の電極とが同一面側に形成された半導体発光素子において、それぞれの電極にバンプを形成し、これら二つのバンプの上面を同一平面とする方法が提案されている。この方法によると、二つのバンプの上面を同一平面とすることにより、基板への実装を容易に行うことが可能であるとしている。
特開2002−118293号公報
Several methods for arranging a semiconductor light emitting element on a substrate on which predetermined wiring is formed have been proposed. For example, an electrode of one conductivity type semiconductor layer and an electrode of a reverse conductivity type semiconductor layer are on the same side. In the semiconductor light emitting device formed in (1), a method is proposed in which bumps are formed on the respective electrodes, and the upper surfaces of these two bumps are made to be the same plane. According to this method, it is said that mounting on a substrate can be easily performed by making the upper surfaces of two bumps the same plane.
JP 2002-118293 A

上述したように、半導体発光素子に形成された電極を外部配線に直接配置する場合、半導体発光素子が微細になるほど、半導体発光素子に形成された電極と、外部配線との電気的接続が困難になる。特許文献1の方法は、一導電型半導体層の電極と、逆導電型半導体層の電極とが同一面側に形成された半導体発光素子を基板に実装する場合においては、従来よりも実装が容易となるが、半導体発光素子が微細になるほど基板への実装が困難になる問題を解決できていない。また、特許文献1の方法は、一導電型半導体層の電極と、逆導電型半導体層の電極とが同一面側に形成されていない半導体発光素子には適用できない。   As described above, when the electrode formed on the semiconductor light emitting element is directly disposed on the external wiring, the smaller the semiconductor light emitting element is, the more difficult the electrical connection between the electrode formed on the semiconductor light emitting element and the external wiring is. Become. According to the method of Patent Document 1, when a semiconductor light emitting device in which an electrode of one conductivity type semiconductor layer and an electrode of a reverse conductivity type semiconductor layer are formed on the same surface side is mounted on a substrate, the mounting is easier than in the prior art. However, the problem that mounting on a substrate becomes difficult as the semiconductor light emitting element becomes finer cannot be solved. Further, the method of Patent Document 1 cannot be applied to a semiconductor light emitting element in which an electrode of one conductivity type semiconductor layer and an electrode of a reverse conductivity type semiconductor layer are not formed on the same surface side.

したがって、本発明は、半導体発光素子を外部配線に直接接続する場合であっても、半導体発光素子と外部配線との電気的接続の信頼性を向上させることが可能な半導体発光装置を提供することを課題とする。また、本発明に係る半導体装置の製造方法、および本発明に係る半導体装置を配置した画像表示装置の製造方法を提供することを課題とする。   Accordingly, the present invention provides a semiconductor light emitting device capable of improving the reliability of electrical connection between a semiconductor light emitting element and an external wiring even when the semiconductor light emitting element is directly connected to an external wiring. Is an issue. It is another object of the present invention to provide a method for manufacturing a semiconductor device according to the present invention and a method for manufacturing an image display device in which the semiconductor device according to the present invention is arranged.

上記の課題を解決するために、本発明に係る半導体発光装置は、一導電型半導体層と活性層と逆導電型半導体層とを順次積層させてなる半導体発光素子と、逆導電型半導体層上に形成され、逆導電型半導体層とオーミック接続可能な材料によって構成された電極と、半導体素子側面及び電極上を覆い、この電極に貫通するビアの設けられた絶縁層と、ビア内の電極及び絶縁層上に配設されてビアを埋め、その最表面の面積がビアの開口面積よりも大きいバンプと、を有することを特徴とする。このような構成とすることによって、半導体発光素子と配線との電気的接続の信頼性を向上させることが可能となる。 In order to solve the above problems, a semiconductor light-emitting device according to the present invention includes a semiconductor light-emitting element in which a one-conductivity-type semiconductor layer, an active layer, and a reverse-conductivity-type semiconductor layer are sequentially stacked, and a reverse-conductivity-type semiconductor layer. An electrode formed of a material that can be ohmic-connected to the reverse conductivity type semiconductor layer, an insulating layer provided on the side surface of the semiconductor element and over the electrode, and provided with a via that penetrates the electrode; an electrode in the via; And a bump disposed on the insulating layer to fill the via and having an outermost surface area larger than an opening area of the via . With such a configuration, the reliability of electrical connection between the semiconductor light emitting element and the wiring can be improved.

また、上記の課題を解決するために、本発明に係る半導体発光装置の製造方法は、なくとも低温バッファ層と、一導電型半導体層と、活性層と、逆導電型半導体層とを順次積層させてなる半導体成長層を形成する工程を有する。
また、半導体成長層の逆導電型半導体層上に、半導体成長層とオーミック接続可能な材料によって電極を形成する工程と、半導体成長層の上面と電極の上面とに、絶縁材料を被膜して絶縁層を形成する工程を有する。
また、絶縁層にビアを形成し、電極の上面を露出させる工程と、露出した電極の上面及び絶縁層上に、その最表面の面積がビアの開口面積よりも大きいバンプを形成する工程と、半導体成長層を素子分割する工程と、を有することを特徴とする。このような製造方法とすることで、量産性良く本発明に係る半導体発光装置を製造することが可能となる。
Further, in order to solve the above problems, a method of manufacturing a semiconductor light-emitting device according to the present invention, a low-temperature buffer layer even without low, the one conductivity type semiconductor layer, an active layer, and opposite conductivity type semiconductor layer sequentially And a step of forming a laminated semiconductor growth layer .
In addition, an insulating material is coated on the upper surface of the semiconductor growth layer and the upper surface of the electrode to form an insulating layer on the reverse conductivity type semiconductor layer of the semiconductor growth layer by a material that can be ohmic-connected to the semiconductor growth layer. Forming a layer.
A step of forming a via in the insulating layer and exposing the upper surface of the electrode; and a step of forming a bump having an outermost surface area larger than an opening area of the via on the exposed upper surface of the electrode and the insulating layer; And a step of dividing the semiconductor growth layer into elements . With such a manufacturing method, the semiconductor light emitting device according to the present invention can be manufactured with high productivity.

また、上記の課題を解決するために、本発明に係る画像表示装置の製造方法は、透光性且つ絶縁性を有する第1基板の下面に形成された熱硬化性樹脂からなる絶縁層の表面と、一導電型半導体層と活性層と逆導電型半導体層とを順次積層させてなる半導体発光素子と、逆導電型半導体層上に形成され、逆導電型半導体層とオーミック接続可能な材料によって構成された電極と、逆導電型半導体層及び電極上を覆い、電極に貫通するビアの設けられた絶縁層と、ビア内の電極及び絶縁層上に配設されてビアを埋め、その最表面の面積がビアの開口面積よりも大きいバンプと、を備えた半導体発光装置の一導電型半導体層側の端面と、が同一平面になるように、絶縁層に半導体発光装置を埋め込む埋込工程を有する。
また、絶縁層の全面を硬化させる硬化工程と、絶縁層の一導電型半導体層が露出している表面に第1配線を形成する第1配線形成工程と、絶縁層の第1配線が形成された表面に透光性且つ絶縁性を有する第2基板を固着する基板固着工程と、第1基板と絶縁層を分離する分離工程を有する。
また、絶縁層の第2基板が固着されている面の反対側からバンプを突出させるパンプ突出工程と、絶縁層のバンプが突出している面に第2配線を形成する第2配線形成工程を有する。
このような製造方法とすることによって、量産性良く本発明に係る半導体発光装置を配置した画像表示装置を製造することが可能となる。
In order to solve the above-described problem, a method for manufacturing an image display device according to the present invention includes a surface of an insulating layer made of a thermosetting resin formed on a lower surface of a light-transmitting and insulating first substrate. And a semiconductor light emitting device in which one conductive semiconductor layer, an active layer, and a reverse conductive semiconductor layer are sequentially stacked, and a material formed on the reverse conductive semiconductor layer and capable of ohmic connection with the reverse conductive semiconductor layer. The configured electrode, the reverse conductivity type semiconductor layer and the electrode are covered and an insulating layer provided with a via penetrating the electrode, and the via is disposed on the electrode and the insulating layer in the via to fill the outermost surface. A step of embedding the semiconductor light-emitting device in the insulating layer so that the end surface of the semiconductor light-emitting device on the side of one conductive type semiconductor layer provided with a bump having a larger area than the opening area of the via is coplanar Have.
In addition, a curing process for curing the entire surface of the insulating layer, a first wiring forming process for forming a first wiring on a surface where the one-conductive type semiconductor layer of the insulating layer is exposed, and a first wiring for the insulating layer are formed. A substrate fixing step of fixing a translucent and insulating second substrate to the surface, and a separation step of separating the first substrate and the insulating layer.
Also, a bump projecting step for projecting bumps from the opposite side of the surface of the insulating layer to which the second substrate is fixed, and a second wiring forming step for forming second interconnects on the surface of the insulating layer on which the bumps project are formed. .
By using such a manufacturing method, it is possible to manufacture an image display device in which the semiconductor light emitting device according to the present invention is arranged with high mass productivity.

また、上記画像表示装置の製造方法において、前記埋込工程は、所定の板材の上に前記半導体発光装置を前記一導電型半導体層と前記板材とが対向するように画素ピッチに対応した間隔で設置する設置工程と、前記板材の前記半導体発光装置が配置された面を前記絶縁層に圧着することにより前記半導体発光装置を前記絶縁層に埋め込む圧着工程とを含むとすることができる。このようにすることによって、一度に複数の半導体発光装置を絶縁層に埋め込むことが可能となる。   In the method for manufacturing an image display device, the embedding step may include the step of embedding the semiconductor light emitting device on a predetermined plate material at intervals corresponding to a pixel pitch so that the one-conductivity type semiconductor layer and the plate material face each other. It may include an installation step of installing, and a pressure-bonding step of embedding the semiconductor light-emitting device in the insulating layer by pressing the surface of the plate on which the semiconductor light-emitting device is disposed on the insulating layer. This makes it possible to embed a plurality of semiconductor light emitting devices in the insulating layer at a time.

また、上記画像表示装置の製造方法において、前記設置工程は、前記半導体発光装置が前記バンプを介して絶縁性接着剤により固着されたサファイア基板の下に前記板材を配置し、前記サファイア基板の前記半導体発光装置が固着されている面を下面として、前記サファイア基板の上面からレーザーを照射して、前記絶縁性接着剤を選択的に取り除くことにより、前記半導体発光装置を前記板材の上面に選択的に設置する工程を含むとすることができる。このようにすることによって、板材に設置された半導体発光装置同士の間隔を画素ピッチに対応させることが容易となる。   In the method for manufacturing the image display device, the installation step includes disposing the plate material under a sapphire substrate to which the semiconductor light emitting device is fixed by an insulating adhesive via the bumps, By selectively removing the insulating adhesive by irradiating a laser from the upper surface of the sapphire substrate with the surface to which the semiconductor light emitting device is fixed as the lower surface, the semiconductor light emitting device is selectively applied to the upper surface of the plate material. The process of installing in can be included. By doing in this way, it becomes easy to make the space | interval of the semiconductor light-emitting devices installed in the board | plate material respond | correspond to a pixel pitch.

本発明に係る半導体発光装置によると、逆導電型半導体層の上面に電気接続構造体を形成することによって、基板に絶縁層を形成して半導体発光素子を固定する場合であっても、絶縁層にビアを形成して位置合わせを行う必要がなくなる。したがって、外部配線と半導体発光素子との接続の信頼性を向上させることが可能となる。例えば、100マイクロメートル以下の微細な半導体発光素子であっても、外部配線と半導体発光素子との接続の信頼性を確保することが可能となる。   According to the semiconductor light emitting device of the present invention, the insulating layer is formed even when the semiconductor light emitting element is fixed by forming the insulating layer on the substrate by forming the electrical connection structure on the upper surface of the reverse conductivity type semiconductor layer. There is no need to form a via in the alignment. Therefore, it is possible to improve the reliability of connection between the external wiring and the semiconductor light emitting element. For example, it is possible to ensure the reliability of connection between the external wiring and the semiconductor light emitting element even in a fine semiconductor light emitting element of 100 micrometers or less.

また、本発明に係る半導体発光装置の製造方法によると、半導体成長層の上面に絶縁材料を被膜し、絶縁材料からなる絶縁層にビアを形成して半導体成長層の上面を露出させて、露出した半導体成長層の上面にパンプを形成することで、量産性良く本発明に係る半導体発光装置を製造することが可能となる。   According to the method for manufacturing a semiconductor light emitting device of the present invention, the insulating material is coated on the upper surface of the semiconductor growth layer, and a via is formed in the insulating layer made of the insulating material to expose the upper surface of the semiconductor growth layer. By forming a bump on the upper surface of the semiconductor growth layer, the semiconductor light emitting device according to the present invention can be manufactured with high mass productivity.

また、本発明に係る半導体発光装置の製造方法によると、半導体成長層の上面と電極の上面に絶縁材料を被膜し、絶縁材料からなる絶縁層にビアを形成して電極の上面を露出させて、露出した電極の上面にバンプを形成することで、量産性良く本発明に係る半導体発光装置を製造することが可能となる。   According to the method for manufacturing a semiconductor light emitting device of the present invention, an insulating material is coated on the upper surface of the semiconductor growth layer and the upper surface of the electrode, and a via is formed in the insulating layer made of the insulating material to expose the upper surface of the electrode. By forming bumps on the exposed upper surfaces of the electrodes, the semiconductor light emitting device according to the present invention can be manufactured with high mass productivity.

また、本発明に係る画像表示装置の製造方法によると、絶縁層からバンプを突出させることにより、配線の配列が容易となり、量産性良く本発明に係る半導体発光装置を配置した画像表示装置を製造することが可能となる。   Further, according to the method for manufacturing the image display device according to the present invention, the bumps are protruded from the insulating layer, thereby facilitating the arrangement of the wiring, and manufacturing the image display device in which the semiconductor light emitting device according to the present invention is arranged with high mass productivity. It becomes possible to do.

以下に、図を参照しながら本発明の実施形態を詳細に説明する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

図1は、本発明に係る半導体発光装置の実施形態を示す概略説明図である。半導体発光装置10は、n型半導体層11、活性層12、p型半導体層13が順次積層してなる半導体発光素子17と、正電極15を介してp型半導体層13の上面に形成されたバンプ16と、n型半導体層11の下面に形成された負電極14からなる。   FIG. 1 is a schematic explanatory view showing an embodiment of a semiconductor light emitting device according to the present invention. The semiconductor light emitting device 10 is formed on the upper surface of the p-type semiconductor layer 13 through the positive electrode 15 and the semiconductor light-emitting element 17 in which the n-type semiconductor layer 11, the active layer 12, and the p-type semiconductor layer 13 are sequentially stacked. It consists of a bump 16 and a negative electrode 14 formed on the lower surface of the n-type semiconductor layer 11.

本実施形態において、n型半導体層11はn型不純物を添加したGaN系半導体層であり、p型半導体層13はp型不純物を添加したGaN系半導体層である。また、活性層12は、InGaNを含む多重量子井戸活性層である。   In the present embodiment, the n-type semiconductor layer 11 is a GaN-based semiconductor layer to which n-type impurities are added, and the p-type semiconductor layer 13 is a GaN-based semiconductor layer to which p-type impurities are added. The active layer 12 is a multiple quantum well active layer containing InGaN.

バンプ16は、半導体発光素子17と外部配線とを接続するための電気接続構造体である。また、p型半導体層13とオーミック接続可能な電極材料で形成することにより、正電極15を形成することなく、p型半導体層13との良好な電気的接続を構成することが可能となる。例えば、Au、Pt、Al等の金属を用いることができる。また、正電極15を形成する場合は、Cu、Ti等の導電性に優れた他の金属を用いることができる。また、バンプ16の大きさを半導体素子17の大きさと同等もしくはそれ以上にすることにより、例えば100マイクロメートル以下の微細な半導体素子17であっても、半導体素子17と外部配線との電気的接続の信頼性を確保することが可能となる。また、バンプ16の形状としては、   The bump 16 is an electrical connection structure for connecting the semiconductor light emitting element 17 and external wiring. Also, by forming the electrode material that can be ohmic-connected to the p-type semiconductor layer 13, it is possible to configure a good electrical connection with the p-type semiconductor layer 13 without forming the positive electrode 15. For example, metals such as Au, Pt, and Al can be used. Moreover, when forming the positive electrode 15, other metals having excellent conductivity such as Cu and Ti can be used. Further, by making the size of the bump 16 equal to or larger than the size of the semiconductor element 17, even if the semiconductor element 17 is fine, for example, 100 micrometers or less, the electrical connection between the semiconductor element 17 and the external wiring It is possible to ensure the reliability. As the shape of the bump 16,

正電極15は、p型半導体層13とオーミック接続可能な電極材料であれば限定されない。例えば、Au、Pt、Al等の金属を用いることができる。このように、正電極15を形成することにより、p型半導体層13とバンプ16との接触抵抗を低減させることが可能となる。また、バンプ16がp型半導体層13とオーミック接続可能な電極材料で形成されている場合は、p型半導体層13とバンプ16の間に正電極15を形成しなくとも良い。   The positive electrode 15 is not limited as long as it is an electrode material that can be ohmic-connected to the p-type semiconductor layer 13. For example, metals such as Au, Pt, and Al can be used. Thus, by forming the positive electrode 15, the contact resistance between the p-type semiconductor layer 13 and the bump 16 can be reduced. Further, when the bump 16 is formed of an electrode material that can be ohmic-connected to the p-type semiconductor layer 13, it is not necessary to form the positive electrode 15 between the p-type semiconductor layer 13 and the bump 16.

負電極14は、n型半導体層11とオーミック接続可能な電極材料であれば限定されない。例えば、Ti、Al、Au等の金属を用いることができる。また、半導体発光素子17のn型半導体層11側の端面を光取り出し面とするため、負電極14は、配線との接続の信頼性を損なわない程度に小さくすることが望ましい。   The negative electrode 14 is not limited as long as it is an electrode material that can be ohmic-connected to the n-type semiconductor layer 11. For example, metals such as Ti, Al, and Au can be used. In addition, since the end surface of the semiconductor light emitting element 17 on the n-type semiconductor layer 11 side is used as a light extraction surface, it is desirable that the negative electrode 14 be made small enough not to impair the reliability of connection with the wiring.

以上に説明した半導体発光装置10を用いて画像表示装置20を構成した例を以下に示す。基板21上には、下層配線23および透明電極22が形成されている。さらに、下層配線23および透明電極22の上面には絶縁層24が形成されており、透明電極22の上面には半導体発光装置10が配置されている。半導体発光装置10に形成されたバンプ16は、絶縁層24の上面から突出しており、バンプ16および絶縁層24の上面には上層配線25が形成されている。   The example which comprised the image display apparatus 20 using the semiconductor light-emitting device 10 demonstrated above is shown below. On the substrate 21, a lower layer wiring 23 and a transparent electrode 22 are formed. Further, an insulating layer 24 is formed on the upper surfaces of the lower layer wiring 23 and the transparent electrode 22, and the semiconductor light emitting device 10 is disposed on the upper surface of the transparent electrode 22. The bumps 16 formed on the semiconductor light emitting device 10 protrude from the upper surface of the insulating layer 24, and upper layer wirings 25 are formed on the upper surfaces of the bumps 16 and the insulating layer 24.

基板21は、下層配線23、透明電極22、半導体発光装置10、絶縁層24および上層配線25を表面上に保持できる程度の平坦さと剛性を有している板状の部材である。また、基板21は、半導体発光装置10が発光した光を透過することができる透明な材質によって形成されている。例えば、プラスチック基板やガラス基板などを用いることができる。   The substrate 21 is a plate-like member having flatness and rigidity sufficient to hold the lower layer wiring 23, the transparent electrode 22, the semiconductor light emitting device 10, the insulating layer 24, and the upper layer wiring 25 on the surface. The substrate 21 is formed of a transparent material that can transmit light emitted from the semiconductor light emitting device 10. For example, a plastic substrate or a glass substrate can be used.

下層配線23は、基板21上に形成された金属配線であり、例えば、スパッタリング技術やメッキ技術などの公知の配線パターン技術を用いて基板21上に形成される。また、下層配線23は、各半導体発光装置10に共通の電位を与える共通電極として機能している。   The lower layer wiring 23 is a metal wiring formed on the substrate 21 and is formed on the substrate 21 by using a known wiring pattern technique such as a sputtering technique or a plating technique. The lower layer wiring 23 functions as a common electrode that applies a common potential to the semiconductor light emitting devices 10.

透明電極22は、光を透過すると共に導電性を有する材料で形成された電極層であり、例えばITO(インジウム−スズ酸化物)などを用いることができる。   The transparent electrode 22 is an electrode layer formed of a material that transmits light and has conductivity, and for example, ITO (indium-tin oxide) can be used.

絶縁層24は、基板21上の全面わたって下層配線23および透明電極22上に形成された樹脂などの絶縁材料層であり、半導体発光装置10を取り囲んで固定保持している。   The insulating layer 24 is an insulating material layer such as a resin formed on the lower layer wiring 23 and the transparent electrode 22 over the entire surface of the substrate 21, and surrounds and holds the semiconductor light emitting device 10.

上層配線25は、絶縁層24およびバンプ16上に形成された金属配線であり、例えばスパッタリング技術やメッキ技術などの公知の配線パターン技術を用いて絶縁層24およびバンプ16上に形成される。また、上層配線25は、各半導体発光装置10に駆動のための電位を与える駆動電極として機能している。   The upper layer wiring 25 is a metal wiring formed on the insulating layer 24 and the bump 16, and is formed on the insulating layer 24 and the bump 16 using a known wiring pattern technique such as a sputtering technique or a plating technique. Further, the upper layer wiring 25 functions as a driving electrode for applying a driving potential to each semiconductor light emitting device 10.

上記画像表示装置20のように、発光装置として本発明に係る半導体発光装置10を用いることにより、バンプ16を絶縁層24の上面から突出させることができ、上層配線25と半導体発光装置17との電気的接続が容易となる。したがって、半導体発光装置10と上層配線25との電気的接続の信頼性を向上させることが可能となる。   By using the semiconductor light emitting device 10 according to the present invention as the light emitting device like the image display device 20 described above, the bumps 16 can protrude from the upper surface of the insulating layer 24, and the upper layer wiring 25 and the semiconductor light emitting device 17 Electrical connection is easy. Therefore, the reliability of electrical connection between the semiconductor light emitting device 10 and the upper layer wiring 25 can be improved.

次に、本発明に係る半導体発光装置の製造方法について説明する。   Next, a method for manufacturing a semiconductor light emitting device according to the present invention will be described.

まず最初に、図3Aに示すように、サファイア基板31上に、GaNからなる低温バッファ層32、n型不純物を添加したGaN系半導体層であるn型半導体層33、InGaNを含む多重量子井戸構造の活性層34、n型不純物を添加したGaN系半導体層であるp型半導体層35を順次成長させて半導体成長層を形成した後、p型半導体層35とオーミック接続可能な正電極36をリフトオフ法によりp型半導体層35の上面に所定の間隔で形成する。なお、サファイア基板31の代わりにスピネル基板、SiC、GaN単結晶等を用いることもできるが、量産性と結晶性を満たすにはサファイア基板を用いることが望ましい。   First, as shown in FIG. 3A, on a sapphire substrate 31, a low-temperature buffer layer 32 made of GaN, an n-type semiconductor layer 33 which is a GaN-based semiconductor layer to which an n-type impurity is added, and a multiple quantum well structure containing InGaN. After the active layer 34 and the p-type semiconductor layer 35, which is a GaN-based semiconductor layer doped with an n-type impurity, are sequentially grown to form a semiconductor growth layer, the positive electrode 36 capable of ohmic contact with the p-type semiconductor layer 35 is lifted off. It is formed on the upper surface of the p-type semiconductor layer 35 at a predetermined interval by the method. Although a spinel substrate, SiC, GaN single crystal, or the like can be used instead of the sapphire substrate 31, it is desirable to use a sapphire substrate to satisfy mass productivity and crystallinity.

次に、正電極36をマスクとしてエッチングを行いn型半導体層33を一部露出させた後、露出したp型半導体層35の上面および正電極36の上面に熱硬化性樹脂を塗布して絶縁層37を形成する。なお、正電極36を形成しない場合は、所定のレジスト膜をフォトレジスト法によりp型半導体層35の上面に形成してエッチングを行い、n型半導体層33の一部を露出させる。   Next, the n-type semiconductor layer 33 is partially exposed by etching using the positive electrode 36 as a mask, and then a thermosetting resin is applied to the exposed upper surface of the p-type semiconductor layer 35 and the upper surface of the positive electrode 36 for insulation. Layer 37 is formed. When the positive electrode 36 is not formed, a predetermined resist film is formed on the upper surface of the p-type semiconductor layer 35 by a photoresist method, and etching is performed to expose a part of the n-type semiconductor layer 33.

次に、絶縁層37の上面に所定のレジスト膜をフォトレジスト法により形成した後、図3Bに示すように、絶縁層37にビア38をエッチングにより形成して正電極36の上面を露出させる。次に、図3Cに示すように、TiもしくはCuからなるシード層39を正電極36の上面およびビア38の表面にスパッタリングにより形成した後、CuからなるCuめっき層40をビア38の内部および上部と、絶縁層37の上部とにメッキ法により形成する。   Next, after a predetermined resist film is formed on the upper surface of the insulating layer 37 by a photoresist method, as shown in FIG. 3B, a via 38 is formed in the insulating layer 37 by etching to expose the upper surface of the positive electrode 36. Next, as shown in FIG. 3C, a seed layer 39 made of Ti or Cu is formed on the upper surface of the positive electrode 36 and the surface of the via 38 by sputtering, and then a Cu plating layer 40 made of Cu is formed inside and above the via 38. And an upper part of the insulating layer 37 by plating.

Cuめっき層40の形成後、図3Dのように、Cuめっき層40の層上でフォトレジストをパターニングし、マスク層50を形成する。マスク層50の形成後、エッチングすることで、図3Eに示すようなシード層39とCuめっき40とからなるバンプ46を形成する。   After the formation of the Cu plating layer 40, a photoresist is patterned on the layer of the Cu plating layer 40 to form a mask layer 50, as shown in FIG. 3D. After the mask layer 50 is formed, etching is performed to form a bump 46 made of the seed layer 39 and the Cu plating 40 as shown in FIG. 3E.

次に、サファイア基板41にバンプ46の上面をポリイミドなどの樹脂からなる絶縁性接着剤42を用いて固着した後、図3Fに示すように絶縁性基板31の半導体成長層が形成されている面の反対側からレーザーを照射して、低温バッファ層32を取り除き、絶縁性基板31とn型半導体層33を分離する。次に、n型半導体層33、活性層34、p型半導体層35が順次積層してなる半導体成長層をダイシングして半導体発光装置とする。最後に、n型半導体層33とオーミック接続可能な負電極43をn型半導体層33の下面にリフトオフ法により形成する。   Next, after fixing the upper surface of the bump 46 to the sapphire substrate 41 using an insulating adhesive 42 made of a resin such as polyimide, the surface on which the semiconductor growth layer of the insulating substrate 31 is formed as shown in FIG. 3F. The low temperature buffer layer 32 is removed by irradiating a laser from the opposite side of the substrate, and the insulating substrate 31 and the n-type semiconductor layer 33 are separated. Next, the semiconductor growth layer formed by sequentially laminating the n-type semiconductor layer 33, the active layer 34, and the p-type semiconductor layer 35 is diced to obtain a semiconductor light emitting device. Finally, a negative electrode 43 capable of ohmic connection with the n-type semiconductor layer 33 is formed on the lower surface of the n-type semiconductor layer 33 by a lift-off method.

このうように、Cuめっき層40の形成後にフォトレジストをパターニングし、エッチングすることでビア38よりも大きいバンプ46、すなわちビア38のp電極と接触しない開口部よりも大きいバンプ46を形成することができる。このような2段階形状のバンプ46は、半導体と接続するビアの大きさと、最表面のバンプの大きさとを別々にデザインすることができる。   In this way, after forming the Cu plating layer 40, the photoresist is patterned and etched to form a bump 46 larger than the via 38, that is, a bump 46 larger than the opening that does not contact the p-electrode of the via 38. Can do. The bump 46 having such a two-stage shape can be designed separately for the size of the via connected to the semiconductor and the size of the bump on the outermost surface.

ビアを小さくすると、半導体発光装置とビアとの位置合わせでずれが生じても、半導体発光装置のp電極からはみ出し難くなり、p/n接合部にCu等の金属が接触し難くなる。したがって、p/n接合部に金属が接触して発生する半導体発光装置のショートを少なくすることができる。また、バンプを大きくすると、半導体発光装置のバンプ部分をドライエッチング等で頭だしを行う際、バンプによりプラズマが直接半導体発光装置に照射されるのを防ぐことができる。したがって、半導体発光装置の特性劣化を防ぐことができる。   If the via is made small, even if a misalignment occurs in the alignment between the semiconductor light emitting device and the via, it is difficult to protrude from the p electrode of the semiconductor light emitting device, and a metal such as Cu is difficult to contact the p / n junction. Therefore, it is possible to reduce the short circuit of the semiconductor light emitting device that occurs when the metal contacts the p / n junction. In addition, when the bumps are enlarged, it is possible to prevent the semiconductor light emitting device from being directly irradiated with plasma when bumps of the semiconductor light emitting device are cueed by dry etching or the like. Therefore, it is possible to prevent deterioration of the characteristics of the semiconductor light emitting device.

このような2段階形状のバンプを形成することでビアとバンプとの大きさを別々にデザインすることができるため、半導体発光装置のショートと、プラズマの直接照射による特性劣化を防止することができる。   By forming such two-stage bumps, the via and bump sizes can be designed separately, so that the short circuit of the semiconductor light-emitting device and the characteristic deterioration due to direct plasma irradiation can be prevented. .

また、バンプ46は以下のような形成方法で形成されていてもよい。図3Cのように、Cuめっき層40を形成した後、CMP法によりCuめっきの一部を取り除くことで、図4のように、ビア38内のみにバンプ46が形成される。すなわち、ビア38の形状と略同じバンプ46を形成することができる。このように、CMP法によりマスキングせずに容易にバンプ46を形成することができる。また、CMP法によるバンプ46の形成は、サイドエッチングの影響により分解能が高く、より小さな半導体発光装置を形成することができる。そして、ビア38と略同じ形状のバンプ46を半導体発光装置に備えることにより、半導体発光装置を小さくすることができる。   The bumps 46 may be formed by the following forming method. After forming the Cu plating layer 40 as shown in FIG. 3C, a part of the Cu plating is removed by the CMP method, so that the bump 46 is formed only in the via 38 as shown in FIG. That is, the bump 46 having substantially the same shape as the via 38 can be formed. As described above, the bumps 46 can be easily formed without masking by the CMP method. Further, the formation of the bumps 46 by the CMP method has a high resolution due to the influence of side etching, and a smaller semiconductor light emitting device can be formed. The semiconductor light emitting device can be made smaller by providing the semiconductor light emitting device with bumps 46 having substantially the same shape as the via 38.

以下に、本発明に係る半導体発光装置を配置した画像表示装置の製造方法について説明する。   Below, the manufacturing method of the image display apparatus which has arrange | positioned the semiconductor light-emitting device based on this invention is demonstrated.

まず最初に、図5Aに示すように、ポリイミドなどの樹脂からなる絶縁性接着材によりバンプの端面がサファイア基盤60に固着している複数の半導体発光装置62aをサファイア基板60から選択的に分離して、シリコン膜63が形成された発光装置埋め込み用板64の上に画素ピッチに対応した間隔で設置する。半導体発光装置62aの分離は、絶縁性基板60の半導体発光装置62aが固着している面の反対側からレーザーを照射して、絶縁性基板60と半導体発光装置62aとを固着している絶縁性接着剤を選択的に取り除くことにより行うことができる。このようにすることによって、発光装置埋め込み用板64に設置された半導体発光装置62a同士の間隔を画素ピッチに対応させることが容易となる。   First, as shown in FIG. 5A, a plurality of semiconductor light emitting devices 62a whose bump end surfaces are fixed to the sapphire substrate 60 are selectively separated from the sapphire substrate 60 by an insulating adhesive made of resin such as polyimide. Then, they are placed on the light emitting device embedding plate 64 on which the silicon film 63 is formed at intervals corresponding to the pixel pitch. The separation of the semiconductor light emitting device 62a is performed by irradiating a laser from the opposite side of the surface of the insulating substrate 60 to which the semiconductor light emitting device 62a is fixed, so that the insulating substrate 60 and the semiconductor light emitting device 62a are fixed. This can be done by selectively removing the adhesive. By doing so, it becomes easy to make the interval between the semiconductor light emitting devices 62a installed on the light emitting device embedding plate 64 correspond to the pixel pitch.

次に、絶縁層65の一部を露光して、半導体発光装置62a、および半導体発光装置62aと共に配置されて画素を構成する半導体発光装置62b、62cの埋め込み箇所同士を隔てる隔壁71を形成した後、図5Bに示すように、下面に熱硬化性樹脂による絶縁層65が形成された第1ガラス板61の下面と、発光装置埋め込み用板64の半導体発光装置62aが設置されている面とを圧着させて、半導体発光装置62aを絶縁層65に埋め込む。このように、半導体発光装置62aを画素ピッチに対応した間隔で発光装置埋め込み用板64の上に設置した後、発光装置埋め込み用板64の半導体発光装置62aが設置された面を絶縁層65に圧着することによって、一度に複数の半導体発光装置62aを絶縁層65に埋め込むことが可能となる。   Next, a part of the insulating layer 65 is exposed to form the semiconductor light emitting device 62a and the partition wall 71 that is disposed together with the semiconductor light emitting device 62a and separates the embedded portions of the semiconductor light emitting devices 62b and 62c constituting the pixel. As shown in FIG. 5B, the lower surface of the first glass plate 61 with the insulating layer 65 made of thermosetting resin formed on the lower surface, and the surface on which the semiconductor light emitting device 62a of the light emitting device embedding plate 64 is installed. The semiconductor light emitting device 62a is embedded in the insulating layer 65 by pressure bonding. As described above, after the semiconductor light emitting device 62a is installed on the light emitting device embedding plate 64 at intervals corresponding to the pixel pitch, the surface of the light emitting device embedding plate 64 on which the semiconductor light emitting device 62a is installed is used as the insulating layer 65. By pressure bonding, a plurality of semiconductor light emitting devices 62a can be embedded in the insulating layer 65 at a time.

次に、図5Cに示すように、上記までの工程と同様にして、一画素を構成する他の発色の半導体発光装置62b、62cを絶縁層65に埋め込む。なお、隔壁71の形成は、半導体発光装置62aを絶縁層65に埋め込む前に一度行えば再び行わなくとも良い。   Next, as shown in FIG. 5C, in the same manner as the above steps, other colored semiconductor light emitting devices 62b and 62c constituting one pixel are embedded in the insulating layer 65. The partition wall 71 may be formed once before the semiconductor light emitting device 62a is embedded in the insulating layer 65.

次に、図5Dに示すように、半導体発光装置62a、62b、62cを絶縁層65に完全に埋め込み、半導体発光装置62a、62b、62cの絶縁層65から露出している面と、絶縁層65の表面とを同一平面とする。次に、絶縁層65の全面に露光を行い、絶縁層65の全面を硬化させる。   Next, as shown in FIG. 5D, the semiconductor light emitting devices 62a, 62b, 62c are completely embedded in the insulating layer 65, and the surfaces of the semiconductor light emitting devices 62a, 62b, 62c exposed from the insulating layer 65, and the insulating layer 65 And the surface of the same plane. Next, the entire surface of the insulating layer 65 is exposed to cure the entire surface of the insulating layer 65.

次に、図5Eに示すように、絶縁層65の表面に所定の下層配線66をスパッタリング等の公知の配線パターン方法により形成した後、透明電極であるITO膜67を形成する。このITO膜67の形成方法としては、例えば、ITOパッド72を所定の位置に形成してインクジェット法によりITOインクを充填する方法がある。あるいは、スパッタリング法等の乾式成膜法により全面にITOの膜を形成した後、フォトレジストによりパターニング及びエッチングを行うなどの方法によりITO膜67を形成してもよい。   Next, as shown in FIG. 5E, after a predetermined lower layer wiring 66 is formed on the surface of the insulating layer 65 by a known wiring pattern method such as sputtering, an ITO film 67 which is a transparent electrode is formed. As a method for forming the ITO film 67, for example, there is a method in which an ITO pad 72 is formed at a predetermined position and ITO ink is filled by an ink jet method. Alternatively, the ITO film 67 may be formed by a method of patterning and etching with a photoresist after forming an ITO film on the entire surface by a dry film forming method such as sputtering.

次に、図5Fに示すように、ITO膜67の表面に透光性の絶縁性接着材68により第2ガラス基板69を固着した後、第1ガラス板61の絶縁層65が形成されている面の反対側からレーザーを照射して、第1ガラス板61と絶縁層65を分離する。次に、絶縁層65の配線65が形成されていない表面にエッチングを行い、半導体発光装置62a、62b、62cが有するバンプを絶縁層65の表面から突出させる。   Next, as shown in FIG. 5F, after the second glass substrate 69 is fixed to the surface of the ITO film 67 with a translucent insulating adhesive 68, an insulating layer 65 of the first glass plate 61 is formed. The first glass plate 61 and the insulating layer 65 are separated by irradiating laser from the opposite side of the surface. Next, etching is performed on the surface of the insulating layer 65 where the wiring 65 is not formed, and bumps included in the semiconductor light emitting devices 62a, 62b, and 62c are projected from the surface of the insulating layer 65.

最後に、図5Gに示すように、絶縁層65の表面に所定の上層配線70をスパッタリング等の公知の配線パターン方法により形成する。以上のようにして製造された画像表示装置の上面図を図6に示す。なお、図6は、下層配線66を示すために絶縁層65を図示していない。   Finally, as shown in FIG. 5G, a predetermined upper layer wiring 70 is formed on the surface of the insulating layer 65 by a known wiring pattern method such as sputtering. FIG. 6 shows a top view of the image display device manufactured as described above. Note that FIG. 6 does not show the insulating layer 65 in order to show the lower layer wiring 66.

以上のように画像表示装置を製造することにより、本発明に係る半導体発光装置を用いた画像表示装置を量産性良く製造することが可能となる。   By manufacturing the image display device as described above, the image display device using the semiconductor light emitting device according to the present invention can be manufactured with high productivity.

以上、本発明に係る半導体発光装置、その製造方法、および本発明に係る半導体発光装置を配置した画像表示装置の製造方法の実施形態について説明した。なお本発明は、以上の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において各構成要素を適宜変更可能である。   The embodiments of the semiconductor light emitting device according to the present invention, the manufacturing method thereof, and the manufacturing method of the image display device in which the semiconductor light emitting device according to the present invention is arranged have been described above. The present invention is not limited to the above-described embodiment, and each component can be appropriately changed without departing from the gist of the present invention.

本発明に係る半導体発光装置の実施形態を示す概略説明図である。It is a schematic explanatory drawing which shows embodiment of the semiconductor light-emitting device concerning this invention. 同半導体発光装置を配置した画像表示装置の概略説明図である。It is a schematic explanatory drawing of the image display apparatus which has arrange | positioned the semiconductor light-emitting device. 同半導体発光装置の製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process of the semiconductor light-emitting device. 同半導体発光装置の図3Aから続く製造工程を示す断面図である。FIG. 3B is a cross-sectional view showing a manufacturing step continued from FIG. 3A for the semiconductor light emitting device. 同半導体発光装置の図3Bから続く製造工程を示す断面図である。FIG. 3B is a cross-sectional view showing a manufacturing step continued from FIG. 3B for the semiconductor light emitting device. 同半導体発光装置の図3Cから続く製造工程を示す断面図である。FIG. 3C is a cross-sectional view showing a manufacturing step continued from FIG. 3C for the semiconductor light emitting device. 同半導体発光装置の図3Dから続く製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process which continues from FIG. 3D of the semiconductor light-emitting device. 同半導体発光装置の図3Eから続く製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process which continues from FIG. 3E of the same semiconductor light-emitting device. 同半導体発光装置の別のバンプの形状を示す断面図である。It is sectional drawing which shows the shape of another bump of the semiconductor light-emitting device. 同半導体発光装置を配置した画像表示装置の製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process of the image display apparatus which has arrange | positioned the semiconductor light-emitting device. 同半導体発光装置を配置した画像表示装置の図4Aから続く製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process following FIG. 4A of the image display apparatus which has arrange | positioned the semiconductor light-emitting device. 同半導体発光装置を配置した画像表示装置の図4Bから続く製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process which continues from FIG. 4B of the image display apparatus which has arrange | positioned the semiconductor light-emitting device. 同半導体発光装置を配置した画像表示装置の図4Cから続く製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process following FIG. 4C of the image display apparatus which has arrange | positioned the semiconductor light-emitting device. 同半導体発光装置を配置した画像表示装置の図4Dから続く製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process which continues from FIG. 4D of the image display apparatus which has arrange | positioned the semiconductor light-emitting device. 同半導体発光装置を配置した画像表示装置の図4Eから続く製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process which continues from FIG. 4E of the image display apparatus which has arrange | positioned the same semiconductor light-emitting device. 同半導体発光装置を配置した画像表示装置の図4Fから続く製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process following FIG. 4F of the image display apparatus which has arrange | positioned the same semiconductor light-emitting device. 同半導体発光装置を配置した画像表示装置の上面図である。It is a top view of the image display apparatus which has arrange | positioned the semiconductor light-emitting device. 従来の半導体発光素子を配置した画像表示装置の概略説明図である。It is a schematic explanatory drawing of the image display apparatus which has arrange | positioned the conventional semiconductor light-emitting device.

符号の説明Explanation of symbols

10、62a、62b、62c...半導体発光装置
11、33、81...n型窒化物半導体層
12、34、82...活性層
13、35、83...p型窒化物半導体層
14、43...負電極
15、36、85...正電極
16、46...バンプ
17、80...半導体発光素子
20、90...画像表示装置
21、69、91...基板
22、92...透明電極
23、66、93...下層電極
24、37、65、94...絶縁層
25、70、95...上層電極
31、41、60...サファイア基板
32...低温バッファ層
38、96...ビア
39...シード層
40...Cuめっき
42、68...絶縁性接着剤
61...ガラス板
63...シリコン層
64...発光装置埋め込み用板
67...ITO膜
71...隔壁
72...ITOパッド
10, 62a, 62b, 62c ... Semiconductor light emitting device 11, 33, 81 ... n-type nitride semiconductor layers 12, 34, 82 ... active layers 13, 35, 83 ... p-type nitride semiconductors Layers 14, 43 ... negative electrodes 15, 36, 85 ... positive electrodes 16, 46 ... bumps 17, 80 ... semiconductor light emitting elements 20, 90 ... image display devices 21, 69, 91. .. Substrate 22, 92 ... Transparent electrodes 23, 66, 93 ... Lower layer electrodes 24, 37, 65, 94 ... Insulating layers 25, 70, 95 ... Upper layer electrodes 31, 41, 60 ... Sapphire substrate 32 ... low temperature buffer layer 38, 96 ... via 39 ... seed layer 40 ... Cu plating 42, 68 ... insulating adhesive 61 ... glass plate 63 ... silicon Layer 64 ... Light emitting device embedding plate 67 ... ITO film 71 ... Partition wall 72 ... ITO pad

Claims (6)

一導電型半導体層と活性層と逆導電型半導体層とを順次積層させてなる半導体発光素子と、
前記逆導電型半導体層上に形成され、前記逆導電型半導体層とオーミック接続可能な材料によって構成された電極と、
前記半導体素子側面及び前記電極上を覆い、前記電極に貫通するビアの設けられた絶縁層と、
前記ビア内の前記電極及び前記絶縁層上に配設されて前記ビアを埋め、その最表面の面積が前記ビアの開口面積よりも大きいバンプと、
を備えた
半導体発光装置。
A semiconductor light emitting device in which one conductive semiconductor layer, an active layer, and a reverse conductive semiconductor layer are sequentially stacked;
An electrode formed on the reverse conductivity type semiconductor layer and made of a material capable of ohmic connection with the reverse conductivity type semiconductor layer;
An insulating layer which covers the side surface of the semiconductor element and the electrode and is provided with a via penetrating the electrode;
A bump disposed on the electrode and the insulating layer in the via to fill the via, the bump having an outermost surface area larger than the opening area of the via;
A semiconductor light emitting device comprising:
なくとも低温バッファ層と、前記一導電型半導体層と、前記活性層と、前記逆導電型半導体層とを順次積層させてなる半導体成長層を形成する工程と、
前記半導体成長層の前記逆導電型半導体層上に、前記半導体成長層とオーミック接続可能な材料によって電極を形成する工程と、
前記半導体成長層の上面と前記電極の上面とに、絶縁材料を被膜して絶縁層を形成する工程と、
前記絶縁層にビアを形成し、前記電極の上面を露出させる工程と、
露出した前記電極の上面及び前記絶縁層上に、その最表面の面積が前記ビアの開口面積よりも大きいバンプを形成する工程と、
前記半導体成長層を素子分割する工程と
を有する半導体発光装置の製造方法。
Forming a low temperature buffer layer, wherein the one conductivity type semiconductor layer, said active layer, a semiconductor growth layer formed successively by laminating said opposite conductivity type semiconductor layer even without low,
Forming an electrode on the reverse conductivity type semiconductor layer of the semiconductor growth layer with a material capable of ohmic connection with the semiconductor growth layer;
Forming an insulating layer by coating an insulating material on the upper surface of the semiconductor growth layer and the upper surface of the electrode;
Forming a via in the insulating layer and exposing an upper surface of the electrode;
Forming a bump having an area of an outermost surface larger than an opening area of the via on the exposed upper surface of the electrode and the insulating layer;
Dividing the semiconductor growth layer into elements ;
Method of manufacturing a semi-conductor light emitting device that have a.
前記バンプは、前記電極の上面を露出させた後、導電材料のめっきによりめっき層を形成し、前記めっき層の上面にめっき層をマスクする所定の形状のマスク層をパターニングし、前記マスク層によりマスクされていない箇所をエッチングすることにより、その最表面の面積が前記ビアの開口面積よりも大きいバンプを形成する請求項2記載の半導体発光装置の製造方法。The bump exposes the upper surface of the electrode, forms a plating layer by plating with a conductive material, patterns a mask layer having a predetermined shape for masking the plating layer on the upper surface of the plating layer, and 3. The method of manufacturing a semiconductor light emitting device according to claim 2, wherein a bump having an area of the outermost surface larger than an opening area of the via is formed by etching an unmasked portion. 透光性且つ絶縁性を有する第1基板の下面に形成された熱硬化性樹脂からなる絶縁層の表面と、一導電型半導体層と活性層と逆導電型半導体層とを順次積層させてなる半導体発光素子と、前記逆導電型半導体層上に形成され、前記逆導電型半導体層とオーミック接続可能な材料によって構成された電極と、前記逆導電型半導体層及び前記電極上を覆い、前記電極に貫通するビアの設けられた絶縁層と、前記ビア内の前記電極及び前記絶縁層上に配設されて前記ビアを埋め、その最表面の面積が前記ビアの開口面積よりも大きいバンプと、を備えた半導体発光装置の前記一導電型半導体層側の端面と、が同一平面になるように、前記絶縁層に前記半導体発光装置を埋め込む埋込工程と、
前記絶縁層の全面を硬化させる硬化工程と、
前記絶縁層の前記一導電型半導体層が露出している表面に第1配線を形成する第1配線形成工程と、
前記絶縁層の前記第1配線が形成された表面に透光性且つ絶縁性を有する第2基板を固着する基板固着工程と、
前記第1基板と前記絶縁層を分離する分離工程と、
前記絶縁層の前記第2基板が固着されている面の反対側から前記バンプを突出させるパンプ突出工程と、
前記絶縁層の前記バンプが突出している面に第2配線を形成する第2配線形成工程とを有する画像表示装置の製造方法。
A surface of an insulating layer made of a thermosetting resin formed on a lower surface of a light-transmitting and insulating first substrate, a one-conductivity-type semiconductor layer, an active layer, and a reverse-conductivity-type semiconductor layer are sequentially stacked. A semiconductor light-emitting element; an electrode formed on the reverse conductivity type semiconductor layer and made of a material capable of ohmic connection with the reverse conductivity type semiconductor layer; and covering the reverse conductivity type semiconductor layer and the electrode; An insulating layer provided with a via penetrating to the electrode, a bump disposed on the electrode and the insulating layer in the via to fill the via, and an area of the outermost surface being larger than an opening area of the via; and A step of embedding the semiconductor light emitting device in the insulating layer so that the end surface on the one conductivity type semiconductor layer side of the semiconductor light emitting device provided with
A curing step for curing the entire surface of the insulating layer;
A first wiring forming step of forming a first wiring on a surface of the insulating layer where the one-conductivity-type semiconductor layer is exposed;
A substrate fixing step of fixing a translucent and insulating second substrate to the surface of the insulating layer on which the first wiring is formed;
A separation step of separating the first substrate and the insulating layer;
A bump projecting step of projecting the bump from the opposite side of the surface of the insulating layer to which the second substrate is fixed;
Second wiring forming step and the manufacturing method of the field image display apparatus that have a said bump of said insulating layer to form a second wiring on the surface protruding.
前記埋込工程は、所定の板材の上に前記半導体発光装置を前記一導電型半導体層と前記板材とが対向して画素ピッチに対応した間隔で設置する設置工程と、
前記板材の前記半導体発光装置が配置された面を前記絶縁層に圧着することにより前記半導体発光装置を前記絶縁層に埋め込む圧着工程と
を含む請求項記載の画像表示装置の製造方法。
The embedding step is an installation step in which the semiconductor light emitting device is placed on a predetermined plate material at an interval corresponding to a pixel pitch with the one-conductivity-type semiconductor layer and the plate material facing each other.
A pressure bonding step of embedding the semiconductor light emitting device in the insulating layer by pressure bonding the surface of the plate material on which the semiconductor light emitting device is disposed to the insulating layer ;
The method of manufacturing an image display device including請 Motomeko 4 described.
前記設置工程は、前記半導体発光装置が前記バンプを介して絶縁性接着剤により固着されたサファイア基板の下に前記板材を配置し、前記サファイア基板の前記半導体発光装置が固着されている面を下面として、前記サファイア基板の上面からレーザーを照射して、前記絶縁性接着剤を選択的に取り除くことにより、前記半導体発光装置を選択的に前記板材の上面に設置する工程を含む請求項記載の画像表示装置の製造方法。 In the installation step, the plate material is disposed under a sapphire substrate to which the semiconductor light emitting device is fixed by an insulating adhesive via the bumps, and a surface of the sapphire substrate to which the semiconductor light emitting device is fixed is a lower surface. as the by irradiating a laser from the top surface of the sapphire substrate, the by selectively removing it an insulating adhesive, the semiconductor light emitting device selectively the including the step of placing the top surface of the plate Motomeko 5 The manufacturing method of the image display apparatus of description.
JP2004336372A 2004-11-19 2004-11-19 Semiconductor light emitting device, manufacturing method thereof, and manufacturing method of image display device Expired - Fee Related JP4617846B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004336372A JP4617846B2 (en) 2004-11-19 2004-11-19 Semiconductor light emitting device, manufacturing method thereof, and manufacturing method of image display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004336372A JP4617846B2 (en) 2004-11-19 2004-11-19 Semiconductor light emitting device, manufacturing method thereof, and manufacturing method of image display device

Publications (2)

Publication Number Publication Date
JP2006147876A JP2006147876A (en) 2006-06-08
JP4617846B2 true JP4617846B2 (en) 2011-01-26

Family

ID=36627206

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004336372A Expired - Fee Related JP4617846B2 (en) 2004-11-19 2004-11-19 Semiconductor light emitting device, manufacturing method thereof, and manufacturing method of image display device

Country Status (1)

Country Link
JP (1) JP4617846B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7972875B2 (en) 2007-01-17 2011-07-05 The Board Of Trustees Of The University Of Illinois Optical systems fabricated by printing-based assembly
CN107210293B (en) * 2014-12-19 2019-12-17 Glo公司 Light emitting diode array on a backplane and method of making the same
KR102388284B1 (en) * 2015-05-26 2022-04-19 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 Light emitting device
EP3387882B1 (en) * 2015-12-07 2021-05-12 Glo Ab Laser lift-off on isolated iii-nitride light islands for inter-substrate led transfer
JP7105362B2 (en) * 2019-02-26 2022-07-22 京セラ株式会社 Substrate mounted with micro LED element and display device using the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5745983A (en) * 1980-09-03 1982-03-16 Toshiba Corp Manufacture of solid state light emitting indicator
JP2001326388A (en) * 2000-05-12 2001-11-22 Rohm Co Ltd Semiconductor light-emitting device
JP2004281630A (en) * 2003-03-14 2004-10-07 Sony Corp Element transfer method, substrate for element transfer, and display device
JP2004304161A (en) * 2003-03-14 2004-10-28 Sony Corp Light emitting element and device, image display device and method for manufacturing light emitting element and image display device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5745983A (en) * 1980-09-03 1982-03-16 Toshiba Corp Manufacture of solid state light emitting indicator
JP2001326388A (en) * 2000-05-12 2001-11-22 Rohm Co Ltd Semiconductor light-emitting device
JP2004281630A (en) * 2003-03-14 2004-10-07 Sony Corp Element transfer method, substrate for element transfer, and display device
JP2004304161A (en) * 2003-03-14 2004-10-28 Sony Corp Light emitting element and device, image display device and method for manufacturing light emitting element and image display device

Also Published As

Publication number Publication date
JP2006147876A (en) 2006-06-08

Similar Documents

Publication Publication Date Title
US10147622B2 (en) Electric-programmable magnetic module
US10833220B2 (en) Micro light emitting diode device
US9997501B2 (en) Micro-transfer-printed light-emitting diode device
US9825013B2 (en) Transfer-bonding method for the light emitting device and light emitting device array
TWI678000B (en) Printable inorganic semiconductor structures
US9306117B2 (en) Transfer-bonding method for light emitting devices
TWI715885B (en) Light-emitting element array
US10847677B2 (en) High brightness light emitting device with small size
CN213845301U (en) Light emitting element for display and unit pixel having the same
TWI679762B (en) Display device and manufacturing method thereof
WO2018107788A1 (en) Display apparatus and electrical connection structure with via hole
CN109950380B (en) Light emitting diode package
JPH10163536A (en) Led display apparatus and manufacture thereof
US20200373473A1 (en) Method for manufacturing display device using semiconductor light-emitting elements and display device
CN212517197U (en) Light emitting diode display panel and display device with same
CN115863326A (en) Miniature light-emitting diode display device and preparation method thereof
US20120104445A1 (en) Chip package and method for forming the same
CN113257964B (en) Micro LED chip, packaging method thereof and electronic device
JP4617846B2 (en) Semiconductor light emitting device, manufacturing method thereof, and manufacturing method of image display device
CN212412081U (en) Light-emitting element for display and display device having the same
TWI740488B (en) Planar surface mount micro-led for fluidic assembly and method for making same
TWI848019B (en) Microdevice cartridge structure
CN211088274U (en) Display device
CN211088273U (en) Light emitting element for display and display device having the same
TWI756858B (en) System and method for making micro led display

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100518

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100518

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100720

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100928

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101011

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131105

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131105

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees