JP4617736B2

JP4617736B2 - Forward converter

Info

Publication number: JP4617736B2
Application number: JP2004181358A
Authority: JP
Inventors: 匡彦松本
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2004-06-18
Filing date: 2004-06-18
Publication date: 2011-01-26
Anticipated expiration: 2024-06-18
Also published as: JP2006006057A

Description

本発明は、間接制御により出力電圧の安定化を図る絶縁型のフォワードコンバータに関するものである。 The present invention relates to an insulating forward converter that stabilizes an output voltage by indirect control.

図８にはフォワードコンバータの一回路構成例が示され、図９には図８のフォワードコンバータの主要な構成部分の動作波形例が示されている。図８において、符号１はフォワードコンバータを示し、符号２はフォワードコンバータ１の入力側に接続される外部の直流電圧源を示す。符号３はトランスを示し、符号３Ａはトランスの一次コイルを示し、符号３Ｂは二次コイルを示し、符号３Ｃは三次コイルを示している。符号４は主スイッチ素子（例えばＭＯＳＦＥＴ）を示す。符号７は整流側同期整流器を示し、符号８は転流側同期整流器を示し、符号９は平滑用のチョークコイルを示し、符号１０は平滑用のコンデンサを示し、符号１１は、フォワードコンバータ１の出力側に接続される負荷を示している。 FIG. 8 shows an example of a circuit configuration of the forward converter, and FIG. 9 shows an example of operation waveforms of main components of the forward converter of FIG. In FIG. 8, reference numeral 1 indicates a forward converter, and reference numeral 2 indicates an external DC voltage source connected to the input side of the forward converter 1. Reference numeral 3 indicates a transformer, reference numeral 3A indicates a primary coil of the transformer, reference numeral 3B indicates a secondary coil, and reference numeral 3C indicates a tertiary coil. Reference numeral 4 denotes a main switch element (eg, MOSFET). Reference numeral 7 denotes a rectifying side synchronous rectifier, reference numeral 8 denotes a commutation side synchronous rectifier, reference numeral 9 denotes a smoothing choke coil, reference numeral 10 denotes a smoothing capacitor, and reference numeral 11 denotes a forward converter 1. The load connected to the output side is shown.

符号１４，１３は整流用のダイオードを示し、符号１５は平滑用のチョークコイルを示し、符号１６は平滑用のコンデンサを示している。符号１７，１８は分圧抵抗体を示し、符号１９はエラーアンプを示し、符号２０は基準電圧源を示し、符号２１はコンパレータを示し、符号２２は三角波発生回路を示し、符号２９は同期整流器７，８の駆動を制御するための同期整流器駆動回路を示し、符号３０は制御回路４２の直流電圧導入用端子（図示せず）に接続する接続部を示している。 Reference numerals 14 and 13 denote rectifying diodes, reference numeral 15 denotes a smoothing choke coil, and reference numeral 16 denotes a smoothing capacitor. Reference numerals 17 and 18 denote voltage dividing resistors, reference numeral 19 denotes an error amplifier, reference numeral 20 denotes a reference voltage source, reference numeral 21 denotes a comparator, reference numeral 22 denotes a triangular wave generation circuit, and reference numeral 29 denotes a synchronous rectifier. The synchronous rectifier drive circuit for controlling the drive of 7 and 8 is shown, and the code | symbol 30 has shown the connection part connected to the DC voltage introduction | transduction terminal (not shown) of the control circuit 42. FIG.

図８に示すフォワードコンバータ１は、間接制御タイプの一石共振リセットフォワードコンバータである。すなわち、このフォワードコンバータ１では、主スイッチ素子４のオン・オフのスイッチング動作によって、直流電圧源２からトランス３の一次コイル３Ａへの直流電圧の供給が制御されて直流電圧源２からの直流電圧が交流に変換される。そして、この交流電圧は一次コイル３Ａから、二次コイル３Ｂおよび三次コイル３Ｃにそれぞれ伝達され、二次コイル３Ｂと三次コイル３Ｃのそれぞれから出力される。 The forward converter 1 shown in FIG. 8 is an indirect control type single-stone resonant reset forward converter. That is, in the forward converter 1, the supply of the DC voltage from the DC voltage source 2 to the primary coil 3 </ b> A of the transformer 3 is controlled by the on / off switching operation of the main switch element 4, and the DC voltage from the DC voltage source 2 is controlled. Is converted to alternating current. The AC voltage is transmitted from the primary coil 3A to the secondary coil 3B and the tertiary coil 3C, and is output from each of the secondary coil 3B and the tertiary coil 3C.

同期整流器７，８とチョークコイル９とコンデンサ１０と同期整流器駆動回路２９は二次側整流平滑回路４０を構成するものであり、二次コイル３Ｂから出力された交流電圧は、同期整流器駆動回路２９の制御動作による同期整流器７，８の整流動作によって整流され、その後に、チョークコイル９とコンデンサ１０により構成される出力フィルターによって、平滑されて直流に変換される。この直流電圧Ｖoutが負荷１１に出力される。 The synchronous rectifiers 7 and 8, the choke coil 9, the capacitor 10, and the synchronous rectifier driving circuit 29 constitute a secondary side rectifying / smoothing circuit 40, and the AC voltage output from the secondary coil 3 </ b> B is synchronized with the synchronous rectifier driving circuit 29. Is rectified by the rectifying operation of the synchronous rectifiers 7 and 8 by the control operation of the above, and then smoothed and converted to direct current by the output filter constituted by the choke coil 9 and the capacitor 10. This DC voltage Vout is output to the load 11.

また、ダイオード１３，１４とチョークコイル１５とコンデンサ１６は三次側整流平滑回路４１を構成するものであり、三次コイル３Ｃから出力された交流電圧は、ダイオード１３，１４の整流動作によって整流された後に、チョークコイル１５とコンデンサ１６から成るフィルターによって平滑されて直流電圧Ｖccに変換される。 The diodes 13 and 14, the choke coil 15, and the capacitor 16 constitute a tertiary side rectifying and smoothing circuit 41. The AC voltage output from the tertiary coil 3 C is rectified by the rectifying operation of the diodes 13 and 14. Then, it is smoothed by a filter comprising a choke coil 15 and a capacitor 16 and converted to a DC voltage Vcc.

三次側整流平滑回路４１から出力される直流電圧Ｖccは、負荷１１に供給される出力電圧Ｖoutと略比例関係にある。つまり、三次コイル３Ｃの出力電圧は二次コイル２Ｂの出力電圧と略比例関係にあるため、二次コイル２Ｂの出力電圧と同様に三次コイル３Ｃの出力電圧を整流平滑することで、負荷１１への出力電圧Ｖoutと略比例関係にある直流電圧Ｖccを得ることができる。エラーアンプ１９と基準電圧源２０とコンパレータ２１と三角波発生回路２２は制御回路４２を構成するものであり、制御回路４２は、その直流電圧Ｖccを出力電圧Ｖoutの間接的な検出電圧として利用したＰＷＭ制御により、次に示すように、主スイッチ素子４のスイッチング動作を制御して出力電圧Ｖoutの安定化制御を行う。なお、三次側整流平滑回路４１から出力される直流電圧Ｖccを出力電圧Ｖoutの間接的な検出電圧として利用して主スイッチ素子４のスイッチング制御を行って出力電圧Ｖoutを制御する制御方式を間接制御タイプと言う。 The DC voltage Vcc output from the tertiary side rectifying / smoothing circuit 41 is substantially proportional to the output voltage Vout supplied to the load 11. That is, since the output voltage of the tertiary coil 3C is substantially proportional to the output voltage of the secondary coil 2B, the output voltage of the tertiary coil 3C is rectified and smoothed to the load 11 similarly to the output voltage of the secondary coil 2B. The DC voltage Vcc that is approximately proportional to the output voltage Vout of can be obtained. The error amplifier 19, the reference voltage source 20, the comparator 21, and the triangular wave generation circuit 22 constitute a control circuit 42. The control circuit 42 uses the DC voltage Vcc as an indirect detection voltage of the output voltage Vout. By controlling, as shown below, the switching operation of the main switch element 4 is controlled to control the stabilization of the output voltage Vout. Note that the control method for controlling the output voltage Vout by controlling the switching of the main switch element 4 by using the DC voltage Vcc output from the tertiary side rectifying and smoothing circuit 41 as an indirect detection voltage of the output voltage Vout is indirectly controlled. Say type.

図８に示すフォワードコンバータ１では、三次コイル３Ｃの出力電圧を整流平滑して得られた電圧Ｖccは分圧抵抗体１７，１８でもって分圧されてエラーアンプ１９に入力する。エラーアンプ１９は、その分圧電圧と、基準電圧源２０の基準電圧とを比較し、その差分に応じた電圧を持つエラー信号をコンパレータ２１に向けて出力する。コンパレータ２１は、そのエラー信号と、三角波発生回路２２から出力される三角波とに基づいて、主スイッチ素子４のスイッチング動作を制御するためのパルス信号を作り出して主スイッチ素子４の制御端子（ゲート）に加える。例えば、出力電圧Ｖoutが下がり、三次側整流平滑回路４１から出力される間接検出電圧Ｖccも低下すると、コンパレータ２１から主スイッチ素子４に向けて出力されるスイッチング制御用のパルス信号のオンパルス幅が間接検出電圧Ｖccの低下分に応じて広くなる。これにより、主スイッチ素子４のスイッチオン期間が長くなって、出力電圧Ｖoutの低下分が補償される。また反対に、出力電圧Ｖoutが増加し、間接検出電圧Ｖccも増加すると、コンパレータ２１から主スイッチ素子４に向けて出力されるスイッチング制御用のパルス信号のオンパルス幅が間接検出電圧Ｖccの上昇分に応じて狭くなる。これにより、主スイッチ素子４のスイッチオン期間が短くなって、出力電圧Ｖoutの上昇分が補正される。 In the forward converter 1 shown in FIG. 8, the voltage Vcc obtained by rectifying and smoothing the output voltage of the tertiary coil 3 </ b> C is divided by the voltage dividing resistors 17 and 18 and input to the error amplifier 19. The error amplifier 19 compares the divided voltage with the reference voltage of the reference voltage source 20 and outputs an error signal having a voltage corresponding to the difference to the comparator 21. The comparator 21 generates a pulse signal for controlling the switching operation of the main switch element 4 based on the error signal and the triangular wave output from the triangular wave generation circuit 22, and a control terminal (gate) of the main switch element 4. Add to. For example, when the output voltage Vout decreases and the indirect detection voltage Vcc output from the tertiary side rectifying and smoothing circuit 41 also decreases, the on-pulse width of the switching control pulse signal output from the comparator 21 toward the main switch element 4 is indirect. It becomes wider according to the decrease of the detection voltage Vcc. As a result, the switch-on period of the main switch element 4 becomes longer, and the decrease in the output voltage Vout is compensated. On the other hand, when the output voltage Vout increases and the indirect detection voltage Vcc also increases, the on-pulse width of the switching control pulse signal output from the comparator 21 toward the main switch element 4 becomes the increase of the indirect detection voltage Vcc. Narrows accordingly. Thereby, the switch-on period of the main switch element 4 is shortened, and the increase in the output voltage Vout is corrected.

上記のような制御回路４２による主スイッチ素子４のスイッチング制御によって出力電圧Ｖoutの安定化を図ることができる。 The output voltage Vout can be stabilized by the switching control of the main switch element 4 by the control circuit 42 as described above.

特開２００３−１３４８１５号公報JP 2003-134815 A 特開２０００−１５６９７５号公報JP 2000-156975 A 特許第３４４６６５４号公報Japanese Patent No. 3446654

間接制御タイプのフォワードコンバータ１において、良好な出力電圧精度を得るためには、出力電圧Ｖoutと、三次側整流平滑回路４１から出力される間接検出電圧Ｖccとが完全な比例関係にあることが望ましい。外部からフォワードコンバータ１への入力電圧Ｖinの変動や、負荷１１への出力電流の変動や、フォワードコンバータ１の周囲の環境温度変動に拘わらず、出力電圧Ｖoutと間接検出電圧Ｖccとの完全な比例関係が実現できれば、出力電圧Ｖoutを直接検出しなくとも、間接検出電圧Ｖccを利用した制御回路４２の出力安定化制御によって出力電圧Ｖoutの変動を高精度に抑制できて出力電圧精度を高めることが可能である。換言すれば、出力電圧Ｖoutと間接検出電圧Ｖccとの比例関係が崩れると、制御回路４２が高性能なものであっても出力電圧Ｖoutが変動し易くなり、良好な出力電圧精度を確保することは困難となる。 In the indirect control type forward converter 1, in order to obtain good output voltage accuracy, it is desirable that the output voltage Vout and the indirect detection voltage Vcc output from the tertiary side rectifying / smoothing circuit 41 are in a completely proportional relationship. . Regardless of fluctuations in the input voltage Vin from the outside to the forward converter 1, fluctuations in the output current to the load 11, and fluctuations in the ambient temperature around the forward converter 1, the output voltage Vout and the indirect detection voltage Vcc are completely proportional. If the relationship can be realized, fluctuations in the output voltage Vout can be suppressed with high accuracy by output stabilization control of the control circuit 42 using the indirect detection voltage Vcc without directly detecting the output voltage Vout, and the output voltage accuracy can be improved. Is possible. In other words, if the proportional relationship between the output voltage Vout and the indirect detection voltage Vcc breaks, the output voltage Vout is likely to fluctuate even if the control circuit 42 has a high performance, thereby ensuring good output voltage accuracy. Will be difficult.

図８のフォワードコンバータ１の構成では、主スイッチ素子４のスイッチオフ期間における次に述べるような回路動作によって、出力電圧Ｖoutと間接検出電圧Ｖccとの比例関係が崩れてしまうという問題がある。以下に、主スイッチ素子４のスイッチオフ期間におけるフォワードコンバータ１の回路動作の一例を図９を用いて説明する。 In the configuration of the forward converter 1 of FIG. 8, there is a problem that the proportional relationship between the output voltage Vout and the indirect detection voltage Vcc is broken by the following circuit operation during the switch-off period of the main switch element 4. An example of the circuit operation of the forward converter 1 during the switch-off period of the main switch element 4 will be described below with reference to FIG.

例えば、主スイッチ素子４がスイッチオフすると（時間ｔ0）、主スイッチ素子４のソース−ドレイン間に並列的に生じる並列寄生容量と、トランス３の励磁インダクタンスとのＬＣ共振が開始され、これにより、主スイッチ素子４のドレインに、図９（ｂ）に示されるようなＬＣ共振のパルス電圧が生じる。そのＬＣ共振の半周期が経過すると（時間ｔ1）、トランス３のリセットが完了する。 For example, when the main switch element 4 is switched off (time t0), LC resonance between the parallel parasitic capacitance generated in parallel between the source and drain of the main switch element 4 and the exciting inductance of the transformer 3 is started. A pulse voltage of LC resonance as shown in FIG. 9B is generated at the drain of the main switch element 4. When the half cycle of the LC resonance has elapsed (time t1), the reset of the transformer 3 is completed.

このトランス３のリセット完了時点から主スイッチ素子４がオンするまでの期間（時間ｔ1から時間ｔ2までの期間）においては、主スイッチ素子４のドレイン電圧は、後述する電圧Ｖdにクランプされた状態となる。また、主スイッチ素子４のスイッチオフ期間中には、同期整流器駆動回路２９によって、図９（ｅ）の波形例に示されるように転流側同期整流器８のゲートには駆動電圧が印加されて転流側同期整流器８はオン状態に制御され、また、図９（ｄ）の波形例に示されるように整流側同期整流器７のゲートには駆動電圧が加えられず整流側同期整流器７はオフ状態に制御されている。このように、主スイッチ素子４のスイッチオフ期間中には整流側同期整流器７はオフ状態に制御されているのにも拘わらず、整流側同期整流器７のドレイン−ソース間に並列に生じる寄生ダイオードのために、トランス３のリセットが完了すると、トランス３の二次コイル３Ｂ→転流側同期整流器８→整流側同期整流器７の寄生ダイオード→二次コイル３Ｂの経路でもってトランス３の励磁電流が循環通電してしまう。このとき、転流側同期整流器８の両端電圧はほぼ０Ｖに維持されるが、整流側同期整流器７の両端には寄生ダイオードの順方向降下電圧Ｖfが発生する。したがって、トランス３のリセット完了時点から主スイッチ素子４がオンするまでの期間（ｔ1〜ｔ2の期間（トランス励磁電流循環期間））には、二次コイル３Ｂの両端電圧は、その整流側同期整流器７の寄生ダイオードの順方向降下電圧Ｖfでクランプされる。 In a period from the time when the reset of the transformer 3 is completed until the main switch element 4 is turned on (a period from time t1 to time t2), the drain voltage of the main switch element 4 is clamped at a voltage Vd described later. Become. Further, during the switch-off period of the main switch element 4, a drive voltage is applied to the gate of the commutation side synchronous rectifier 8 by the synchronous rectifier drive circuit 29 as shown in the waveform example of FIG. The commutation side synchronous rectifier 8 is controlled to be in an ON state, and the drive voltage is not applied to the gate of the rectification side synchronous rectifier 7 as shown in the waveform example of FIG. It is controlled to the state. As described above, the parasitic diode generated in parallel between the drain and the source of the rectifying side synchronous rectifier 7 even though the rectifying side synchronous rectifier 7 is controlled to be in the OFF state during the switch-off period of the main switch element 4. Therefore, when the reset of the transformer 3 is completed, the exciting current of the transformer 3 is obtained by the path of the secondary coil 3B of the transformer 3 → the commutation side synchronous rectifier 8 → the parasitic diode of the rectification side synchronous rectifier 7 → the secondary coil 3B. Circulation energization. At this time, the voltage across the commutation side synchronous rectifier 8 is maintained at approximately 0 V, but a forward voltage drop Vf of the parasitic diode is generated across the rectification side synchronous rectifier 7. Accordingly, during the period from the time when the transformer 3 is reset to the time when the main switch element 4 is turned on (period t1 to t2 (transformer excitation current circulation period)), the voltage across the secondary coil 3B is the rectifier side synchronous rectifier. 7 is clamped by the forward drop voltage Vf of the parasitic diode.

このため、直流電圧源２からフォワードコンバータ１に供給される入力電圧をＶinとし、一次コイル３Ａの巻き数をＮ１とし、二次コイル３Ｂの巻き数をＮ２とし、三次コイル３Ｃの巻き数をＮ３とした場合、トランス励磁電流循環期間（ｔ1〜ｔ2の期間）の主スイッチ素子４のドレインのクランプ電圧Ｖdは、Ｖd＝Ｖin−（Ｎ１／Ｎ２）×Ｖfの数式で求まる電圧となる。また、三次コイル３Ｃに発生する電圧は、（Ｎ３／Ｎ２）×Ｖfの数式で求まる電圧でクランプされる。 Therefore, the input voltage supplied from the DC voltage source 2 to the forward converter 1 is Vin, the number of turns of the primary coil 3A is N1, the number of turns of the secondary coil 3B is N2, and the number of turns of the tertiary coil 3C is N3. In this case, the clamp voltage Vd of the drain of the main switch element 4 in the transformer excitation current circulation period (period t1 to t2) is a voltage obtained by the equation Vd = Vin− (N1 / N2) × Vf. Further, the voltage generated in the tertiary coil 3C is clamped with a voltage obtained by the formula of (N3 / N2) × Vf.

そして、主スイッチ素子４がスイッチオンされると（時間ｔ2）、フォワードコンバータ１の一次コイル３Ａには入力電圧Ｖinが加わる。したがって、主スイッチ素子４のスイッチオン期間には、二次コイル３Ｂの両端には、（Ｎ２／Ｎ１）×Ｖinの数式で求まる電圧が発生する。また、三次コイル３Ｃの両端には、（Ｎ３／Ｎ１）×Ｖinの数式で求まる電圧が発生する。然る後に、主スイッチ素子４がスイッチオフして、上述したような動作が繰り返し行われる。 When the main switch element 4 is switched on (time t2), the input voltage Vin is applied to the primary coil 3A of the forward converter 1. Therefore, during the switch-on period of the main switch element 4, a voltage determined by the formula (N2 / N1) × Vin is generated at both ends of the secondary coil 3B. In addition, a voltage obtained by a formula of (N3 / N1) × Vin is generated at both ends of the tertiary coil 3C. Thereafter, the main switch element 4 is switched off, and the above-described operation is repeated.

ところで、出力電流による二次側整流平滑回路４０の部品の電圧降下を無視して、出力電圧Ｖoutを求めると次に示すようになる。つまり、チョークコイル９とコンデンサ１０から成る出力フィルターの入力端に加わる電圧は、主スイッチ素子４のスイッチオン期間中には（Ｎ２／Ｎ１）×Ｖinの数式で求まる電圧となり、主スイッチ素子４のスイッチオフ期間中には０Ｖとなる。このため、主スイッチ素子４のディーティ比（主スイッチ素子４のスイッチング動作の１周期Ｔswに対する主スイッチ素子４のスイッチオン期間Ｔonの割合）をＤ（Ｄ＝Ｔon／Ｔsw）とすると、出力電圧Ｖoutは次の数式で表すことができる。 By the way, when the output voltage Vout is obtained by ignoring the voltage drop of the components of the secondary side rectifying and smoothing circuit 40 due to the output current, the following is obtained. That is, the voltage applied to the input end of the output filter composed of the choke coil 9 and the capacitor 10 is a voltage obtained by the formula of (N2 / N1) × Vin during the switch-on period of the main switch element 4, It becomes 0 V during the switch-off period. Therefore, assuming that the duty ratio of the main switch element 4 (the ratio of the switch-on period Ton of the main switch element 4 to one cycle Tsw of the switching operation of the main switch element 4) is D (D = Ton / Tsw), the output voltage Vout Can be expressed as:

Ｖout＝（Ｄ×Ｖin×Ｎ２）／Ｎ１・・・・・（１） Vout = (D × Vin × N2) / N1 (1)

次に、間接検出電圧Ｖccを求める。チョークコイル１５とコンデンサ１６から成るフィルターの入力端に加わる電圧は、主スイッチ素子４のスイッチオン期間には（Ｎ３／Ｎ１）×Ｖinの数式で求まる電圧となり、主スイッチ素子４のスイッチオフ期間のうち、トランス３のリセット期間（時間ｔ0〜ｔ1の期間）は０Ｖとなり、トランス３のリセット終了から主スイッチ素子４がスイッチオンするまでの期間（トランス励磁電流循環期間（時間ｔ1〜ｔ2の期間））は、二次コイル３Ｂに電圧Ｖfが発生していることから、（Ｎ３／Ｎ２）×Ｖfの数式で求まる電圧となる。主スイッチ素子４のスイッチング動作の１周期Ｔswに対するトランス励磁電流循環期間Ｔcyの割合をＤ'（Ｄ'＝Ｔcy／Ｔsw）とすると、間接検出電圧Ｖccは次の数式で表すことができる。 Next, the indirect detection voltage Vcc is obtained. The voltage applied to the input terminal of the filter composed of the choke coil 15 and the capacitor 16 is a voltage obtained by the formula (N3 / N1) × Vin during the switch-on period of the main switch element 4, and the voltage of the switch-off period of the main switch element 4 is Among them, the reset period of the transformer 3 (period of time t0 to t1) is 0V, and the period from the end of reset of the transformer 3 until the main switch element 4 is switched on (transformer excitation current circulation period (period of time t1 to t2) ) Is a voltage obtained by the equation (N3 / N2) × Vf because the voltage Vf is generated in the secondary coil 3B. When the ratio of the transformer excitation current circulation period Tcy to one cycle Tsw of the switching operation of the main switch element 4 is D ′ (D ′ = Tcy / Tsw), the indirect detection voltage Vcc can be expressed by the following equation.

Ｖcc＝（Ｄ×Ｖin×Ｎ３）／Ｎ１＋（Ｄ'×Ｖf×Ｎ３）／Ｎ２・・・・（２） Vcc = (D × Vin × N3) / N1 + (D ′ × Vf × N3) / N2 (2)

数式（１）と数式（２）の比較により、出力電圧Ｖoutと間接検出電圧Ｖccは比例関係に無いことが分かる。つまり、数式（２）の１項目（（Ｄ×Ｖin×Ｎ３）／Ｎ１）は、出力電圧Ｖout（Ｖout＝（Ｄ×Ｖin×Ｎ２）／Ｎ１）と比例関係にあるが、２項目（（Ｄ'×Ｖf×Ｎ３）／Ｎ２）は出力電圧Ｖoutに比例していない。 By comparing the formulas (1) and (2), it can be seen that the output voltage Vout and the indirect detection voltage Vcc are not in a proportional relationship. That is, one item ((D × Vin × N3) / N1) in the formula (2) is proportional to the output voltage Vout (Vout = (D × Vin × N2) / N1), but two items ((D '× Vf × N3) / N2) is not proportional to the output voltage Vout.

その２項目が出力電圧Ｖoutに対する間接検出電圧Ｖccの誤差要因となる。三次コイル３Ｃの巻き数Ｎ３の条件が同じであるならば、二次コイル２Ｂの巻き数Ｎ２が小さくなる程、数式（２）の２項目（つまり、誤差要因）は大きな値となるので、低電圧出力のフォワードコンバータ（つまり、巻き数Ｎ２が小さいフォワードコンバータ）で誤差要因の悪影響が大きくなる。また、主スイッチ素子４のスイッチング動作の１周期（ｔ0〜ｔ3）をＴswとし、主スイッチ素子４のスイッチオン期間（ｔ2〜ｔ3）をＴonとし、トランスリセット期間（ｔ0〜ｔ1）をＴreとし、トランス励磁電流循環期間（ｔ1〜ｔ2）をＴcyとすると、トランス励磁電流循環期間Ｔcyは、Ｔcy＝Ｔsw−（Ｔon＋Ｔre）の数式（３）で表すことができる。 The two items become the cause of error of the indirect detection voltage Vcc with respect to the output voltage Vout. If the condition of the number of turns N3 of the tertiary coil 3C is the same, the smaller the number of turns N2 of the secondary coil 2B, the larger the two items of Equation (2) (that is, error factors). In the voltage output forward converter (that is, the forward converter having a small number of turns N2), the adverse effect of the error factor becomes large. Further, one cycle (t0 to t3) of the switching operation of the main switch element 4 is Tsw, the switch on period (t2 to t3) of the main switch element 4 is Ton, and the transformer reset period (t0 to t1) is Tre. Assuming that the transformer excitation current circulation period (t1 to t2) is Tcy, the transformer excitation current circulation period Tcy can be expressed by Equation (3) of Tcy = Tsw− (Ton + Tre).

トランスリセット期間Ｔreは、トランス３の励磁インダクタンスＬrと、主スイッチ素子４の並列寄生容量Ｃrとによって定まる値（Ｔre＝π√（Ｌr×Ｃr））で一定であり、また、主スイッチ素子４のスイッチング周波数Ｔswも一定であることから、入力電圧Ｖinが高くなって主スイッチ素子４のスイッチオン期間Ｔonが短くなると、数式（３）からも分かるように、トランス励磁電流循環期間Ｔcyは長くなる。反対に、入力電圧Ｖinが低くなって主スイッチ素子４のスイッチオン期間Ｔonが長くなると、トランス励磁電流循環期間Ｔcyは短くなる。このように、トランス励磁電流循環期間Ｔcyは入力電圧Ｖinの変動に応じて変動する。したがって、数式（２）の２項目のＤ'（Ｄ'＝Ｔcy／Ｔsw）は、入力電圧Ｖinの変動によって、変動する。このことから、出力電圧Ｖoutに対する間接検出電圧Ｖccの誤差要因は、入力電圧Ｖinの変動によって変動することが分かる。また、ダイオードの順方向降下電圧Ｖfは周囲の環境温度が低温になるに従って大きくなり、高温になるに従って小さくなることから、数式（２）の２項目（出力電圧Ｖoutに対する間接検出電圧Ｖccの誤差要因）は、周囲の環境温度変動によっても変動してしまうことが分かる。 The transformer reset period Tre is constant at a value determined by the exciting inductance Lr of the transformer 3 and the parallel parasitic capacitance Cr of the main switch element 4 (Tre = π√ (Lr × Cr)). Since the switching frequency Tsw is also constant, when the input voltage Vin is increased and the switch-on period Ton of the main switch element 4 is shortened, the transformer excitation current circulation period Tcy is lengthened as can be seen from Equation (3). On the other hand, when the input voltage Vin decreases and the switch-on period Ton of the main switch element 4 increases, the transformer excitation current circulation period Tcy decreases. Thus, the transformer excitation current circulation period Tcy varies according to the variation of the input voltage Vin. Accordingly, the two items D ′ (D ′ = Tcy / Tsw) in the equation (2) vary depending on the variation of the input voltage Vin. From this, it can be seen that the error factor of the indirect detection voltage Vcc with respect to the output voltage Vout varies depending on the variation of the input voltage Vin. In addition, the forward drop voltage Vf of the diode increases as the ambient environmental temperature decreases, and decreases as the ambient temperature increases. Therefore, two items of Equation (2) (the cause of error of the indirect detection voltage Vcc with respect to the output voltage Vout) ) Will also change due to ambient temperature fluctuations.

上記のように、出力電圧Ｖoutに対する間接検出電圧Ｖccの誤差要因は、入力電圧Ｖinの変動や、周囲の環境温度変動によって、変動してしまうので、間接検出電圧Ｖccが出力電圧Ｖoutと比例関係となるように間接検出電圧Ｖccを補正することは非常に難しい。すなわち、図８に示されるフォワードコンバータ１の回路構成では、出力電圧Ｖoutと間接検出電圧Ｖccの完全な比例関係を得ることは非常に困難であり、出力電圧Ｖoutの良好な精度を確保できないという問題がある。 As described above, the error factor of the indirect detection voltage Vcc with respect to the output voltage Vout varies due to fluctuations in the input voltage Vin and ambient temperature fluctuations. Therefore, the indirect detection voltage Vcc is proportional to the output voltage Vout. It is very difficult to correct the indirect detection voltage Vcc. That is, in the circuit configuration of the forward converter 1 shown in FIG. 8, it is very difficult to obtain a complete proportional relationship between the output voltage Vout and the indirect detection voltage Vcc, and it is impossible to ensure good accuracy of the output voltage Vout. There is.

本発明は上記課題を解決するために成されたものであり、その目的は、主スイッチ素子のスイッチオフ期間中におけるトランス励磁電流循環の悪影響を抑制して、出力電圧Ｖoutと間接検出電圧Ｖccの良好な比例関係を得ることができて出力電圧精度を向上できるフォワードコンバータを提供することにある。 The present invention has been made to solve the above-mentioned problems, and its object is to suppress the adverse effect of the transformer excitation current circulation during the switch-off period of the main switch element, and to reduce the output voltage Vout and the indirect detection voltage Vcc. An object of the present invention is to provide a forward converter capable of obtaining a good proportional relationship and improving output voltage accuracy.

上記目的を達成するために、この発明は次に示すような構成をもって前記課題を解決するための手段としている。すなわち、この発明は、電磁結合された一次コイルと二次コイルと三次コイルを有するトランスと、外部の直流電圧源からトランスの一次側への入力電圧の供給をスイッチング動作により制御してトランスの一次コイルに発生する電圧を制御するものであってトランスの一次コイルに直列に接続した主スイッチ素子と、トランスの一次コイルの電圧に応じたトランスの二次コイルの出力電圧を、該二次コイルの一端と出力端の一端とを導通する経路上で前記二次コイルに直列接続された整流側同期整流器と、前記二次コイルの他端と前記出力端の他端とを導通する経路に一端側が接続され他端側が前記二次コイルと前記整流側同期整流器の直列回路の整流側同期整流器側の端部に接続された転流側同期整流器と、からなる同期整流器で整流し、さらにその整流された出力を出力フィルターで平滑して直流電圧を作り出し当該直流電圧を前記出力端から外部に向けて出力する二次側整流平滑回路と、トランスの三次コイルに発生した電圧を整流し、その整流出力の経路に介設されたチョークコイルと前記整流出力の負極側と正極側の間に接続されたコンデンサとにより形成された積分回路により平滑して三次コイルの整流電圧を平均化した直流電圧を作り出し当該直流電圧を二次側整流平滑回路の出力電圧の間接的な検出電圧として検出出力する三次側整流平滑回路と、三次側整流平滑回路から出力された検出電圧に基づいて主スイッチ素子のスイッチング動作を制御して二次側整流平滑回路の出力電圧の安定化制御を行う制御回路とを有するフォワードコンバータにおいて、
前記整流側同期整流器は並列ダイオードを有するスイッチ素子からなり、前記整流側同期整流器は前記主スイッチ素子のオン・オフに同期してオン・オフし、前記転流側同期整流器は前記主スイッチ素子と相補的なタイミングでオン・オフし、
主スイッチ素子のスイッチオフ後に開始されるトランスのリセットの期間を、主スイッチ素子の並列寄生容量とトランスの励磁インダクタンスによるトランスのリセット期間よりも延長させるトランスリセット期間延長部が設けられ、また、外部の直流電圧源からトランスの一次側に供給される入力電圧の変動を検知して、トランスリセット期間を入力電圧の変動に応じて制御するトランスリセット期間制御部が設けられており、
入力電圧が低くなる方向に変動したときには、制御回路の制御動作によって主スイッチ素子のスイッチオフ期間は短くなる方向に制御され、入力電圧が高くなる方向に変動したときには主スイッチ素子のスイッチオフ期間は長くなる方向に制御される構成と成し、トランスリセット期間延長部は、主スイッチ素子のスイッチオフ期間中に行われるトランスのリセット動作中にトランスの一次コイルの電圧をクランプするためのアクティブクランプ用コンデンサと、アクティブクランプ用コンデンサによる一次コイルの電圧のクランプ動作の開始と終了を制御するアクティブクランプ用スイッチ素子とを備えたアクティブクランプ回路を有して構成され、トランスリセット期間制御部は、アクティブクランプ用スイッチ素子のスイッチング動作を制御するアクティブクランプ制御回路を有して構成されており、そのアクティブクランプ制御回路は、制御回路から主スイッチ素子に向けて出力されるスイッチング制御用の信号を利用し主スイッチ素子がスイッチオフしたことを検知してアクティブクランプ用スイッチ素子をスイッチオンさせアクティブクランプ用コンデンサによる一次コイルの電圧のクランプ動作を開始させ、スイッチング制御用の信号に基づいて主スイッチ素子がスイッチオンする前にアクティブクランプ用スイッチ素子をスイッチオフさせてアクティブクランプ用コンデンサによる一次コイルの電圧のクランプ動作を終了させる構成と成しており、主スイッチ素子のスイッチオフ後に開始されるトランスリセット期間は、主スイッチ素子がスイッチオンする直前まで延長され、主スイッチ素子オフ期間のトランスのリセット完了後に、二次コイルと前記転流側同期整流器とオフ動作中の前記整流側同期整流器の並列ダイオードとを通るループ経路に発生する励磁電流の循環期間であるトランス励磁電流循環期間をほぼ無くすことを特徴としている。 In order to achieve the above object, the present invention has the following configuration as means for solving the above problems. That is, according to the present invention, a transformer having a primary coil, a secondary coil, and a tertiary coil that are electromagnetically coupled, and a primary operation of the transformer by controlling the supply of an input voltage from an external DC voltage source to the primary side of the transformer by a switching operation. The voltage generated in the coil is controlled, the main switch element connected in series with the primary coil of the transformer , and the output voltage of the secondary coil of the transformer according to the voltage of the primary coil of the transformer , A rectifying side synchronous rectifier connected in series with the secondary coil on a path that conducts one end and one end of the output end, and one end side on a path that conducts the other end of the secondary coil and the other end of the output end. and connected to the other end the secondary coil and the rectifier-side synchronous rectifier of the series circuit of the rectifier-side synchronous rectifier side end connected commutation-side synchronous rectifier unit rectifies a synchronous rectifier consisting of Further rectifier and the secondary side rectifying and smoothing circuit for smoothing the DC voltage creates a DC voltage at the output filter the rectified output and output to the outside from the output terminal, a voltage generated in the transformer tertiary coil The rectified voltage of the tertiary coil is averaged by smoothing by an integrating circuit formed by a choke coil interposed in the path of the rectified output and a capacitor connected between the negative electrode side and the positive electrode side of the rectified output . A tertiary side rectifying and smoothing circuit that creates a DC voltage and detects and outputs the DC voltage as an indirect detection voltage of the output voltage of the secondary side rectifying and smoothing circuit, and a main switch based on the detection voltage output from the tertiary side rectifying and smoothing circuit In a forward converter having a control circuit for controlling the switching operation of the element and controlling the stabilization of the output voltage of the secondary side rectifying and smoothing circuit,
The rectifying side synchronous rectifier is composed of a switching element having a parallel diode, the rectifying side synchronous rectifier is turned on / off in synchronization with on / off of the main switching element, and the commutation side synchronous rectifier is connected to the main switching element. ON / OFF at complementary timing,
A transformer reset period extension is provided to extend the transformer reset period, which is started after the main switch element is switched off, from the parallel parasitic capacitance of the main switch element and the transformer's magnetizing inductance. A transformer reset period control unit that detects a change in the input voltage supplied from the DC voltage source to the primary side of the transformer and controls the transformer reset period according to the fluctuation in the input voltage,
When the input voltage fluctuates in the direction of lowering, the control circuit controls the main switch element so that the switch-off period is shortened. When the input voltage fluctuates in the direction of increase, the main switch element switch-off period is The transformer reset period extension is for active clamping to clamp the voltage of the transformer primary coil during the transformer reset operation performed during the switch-off period of the main switch element. The active clamp circuit includes a capacitor and an active clamp switch element that controls the start and end of the clamping operation of the primary coil voltage by the active clamp capacitor. Operation of switch elements The active clamp control circuit is configured to control, and the active clamp control circuit uses the switching control signal output from the control circuit to the main switch element, and the main switch element is switched off. , The active clamp switch element is switched on, the primary clamp voltage is clamped by the active clamp capacitor, and the active clamp switch is switched on before the main switch element is switched on based on the switching control signal. The element is switched off and the primary coil voltage clamping operation by the active clamping capacitor is completed. During the transformer reset period that starts after the main switch element is switched off, the main switch element is switched on. Just before Is extended, after the transformer reset completion of the main switching element off time, the circulation of the excitation current generated in loop path passing through the parallel diode of the rectifier-side synchronous rectifier in the commutation-side synchronous rectifier and the OFF operation and the secondary coil It is characterized by substantially eliminating the transformer excitation current circulation period.

この発明によれば、トランスリセット期間延長部を設ける構成とすることにより、主スイッチ素子がスイッチオフした後に開始されるトランスのリセットの期間を主スイッチ素子がスイッチオンするまで延長させることが可能となる。換言すれば、主スイッチ素子のスイッチオフ期間のほぼ全期間に渡ってトランスのリセット動作を行わせることができて、トランスのリセットが終了すると同時、あるいは、リセット終了直後に主スイッチ素子がスイッチオンする構成とすることができる。このため、トランスのリセットが終了してから主スイッチ素子がスイッチオンするまでの期間を無くす、あるいは、非常に短くすることができて、その期間に発生するトランス励磁電流循環の発生を抑制することができる。 According to the present invention, it is possible to extend the reset period of the transformer started after the main switch element is switched off until the main switch element is switched on by providing the transformer reset period extending portion. Become. In other words, the reset operation of the transformer can be performed over almost the entire switch-off period of the main switch element, and the main switch element is switched on at the same time as or after the reset is completed. It can be set as the structure to do. For this reason, the period from when the reset of the transformer is completed until the main switch element is switched on can be eliminated or extremely shortened, and the occurrence of transformer excitation current circulation that occurs during that period can be suppressed. Can do.

また、制御回路のＰＷＭ制御により、外部の直流電圧源から供給される入力電圧の変動に応じて、主スイッチ素子のスイッチオフ期間（デューティ比）が可変しても、この発明では、トランスリセット期間を入力電圧の変動に応じて制御するトランスリセット期間制御部が設けられているので、入力電圧の変動による主スイッチ素子のスイッチオフ期間の変動に追従してトランスリセット期間を可変することができる。これにより、入力電圧の変動に関係なく、トランス励磁電流循環期間をほぼ無くすことができて、トランス励磁電流循環の発生をほぼ確実に抑制することができる。 Further, according to the present invention, even if the switch-off period (duty ratio) of the main switch element varies according to the fluctuation of the input voltage supplied from the external DC voltage source by the PWM control of the control circuit, in the present invention, the transformer reset period Since the transformer reset period control unit that controls the voltage in accordance with the fluctuation of the input voltage is provided, the transformer reset period can be varied following the fluctuation of the switch-off period of the main switch element due to the fluctuation of the input voltage. As a result, the transformer excitation current circulation period can be substantially eliminated regardless of the fluctuation of the input voltage, and the occurrence of the transformer excitation current circulation can be almost certainly suppressed.

このように、トランス励磁電流循環を抑制することができるので、前記数式（２）の２項目が無くなって、間接検出電圧Ｖccは、Ｖcc＝（Ｄ×Ｖin×Ｎ３）／Ｎ１の数式で表すことができるようになる。このため、間接検出電圧Ｖccは、出力電圧Ｖout（Ｖout＝（Ｄ×Ｖin×Ｎ２）／Ｎ１）と比例関係を持つことができる。よって、この発明では、間接制御タイプであっても、入力電圧Ｖinの変動や、周囲の環境温度の変動に関係なく、常に、安定した良好な出力電圧精度を得ることができる。 Since the transformer excitation current circulation can be suppressed in this way, the two items of the formula (2) are eliminated, and the indirect detection voltage Vcc is expressed by the formula of Vcc = (D × Vin × N3) / N1. Will be able to. Therefore, the indirect detection voltage Vcc can be proportional to the output voltage Vout (Vout = (D × Vin × N2) / N1). Therefore, according to the present invention, even in the indirect control type, stable and good output voltage accuracy can always be obtained regardless of fluctuations in the input voltage Vin and ambient environmental temperature fluctuations.

また、トランスリセット期間延長部としてアクティブクランプ回路が設けられている構成を備えることによって、簡単な回路構成でもってトランスリセット期間の高精度な制御が可能であり、回路構成の複雑化を緩和することができる。 Further, by providing a configuration in which the active clamp circuit is provided as the transformer reset period extension allows precision control of the transformer reset period with a simple circuit configuration, which reduces the complexity of the circuit configuration be able to.

以下に、この発明に係る実施形態例を図面に基づいて説明する。 Embodiments according to the present invention will be described below with reference to the drawings.

図１には本発明に係るフォワードコンバータの第１実施形態例が示されている。なお、この第１実施形態例の説明において、図８のフォワードコンバータと同一構成部分には同一符号を付し、その共通部分の重複説明は省略する。 FIG. 1 shows a first embodiment of a forward converter according to the present invention. In the description of the first embodiment, the same components as those of the forward converter of FIG. 8 are denoted by the same reference numerals, and duplicate descriptions of common portions are omitted.

この第１実施形態例のフォワードコンバータ１では、図８に示されるフォワードコンバータ１の構成に加えて、トランス３に設けた四次コイル３Ｄと、アクティブクランプ用スイッチ素子５と、アクティブクランプ用コンデンサ６と、主スイッチ素子４のドライバ回路２３と、インバータ２４と、ダイオード２５，２７と、抵抗体２６，２８とを有して構成されている。 In the forward converter 1 of the first embodiment, in addition to the configuration of the forward converter 1 shown in FIG. 8, a quaternary coil 3D provided in the transformer 3, an active clamp switch element 5, and an active clamp capacitor 6 And a driver circuit 23 of the main switch element 4, an inverter 24, diodes 25 and 27, and resistors 26 and 28.

アクティブクランプ用スイッチ素子５とアクティブクランプ用コンデンサ６は、アクティブクランプ回路４３を構成している。このアクティブクランプ回路４３は、トランスリセット期間延長部として機能するものであり、主スイッチ素子４がスイッチオフした後に開始されるトランス３のリセットの期間Ｔreを、トランス３の励磁インダクタンスＬrと、主スイッチ素子４の並列寄生容量Ｃrとによるトランスリセット期間よりも延長させるための回路である。 The active clamp switch element 5 and the active clamp capacitor 6 constitute an active clamp circuit 43. The active clamp circuit 43 functions as a transformer reset period extension, and the reset period Tre of the transformer 3 that is started after the main switch element 4 is switched off is divided into the exciting inductance Lr of the transformer 3 and the main switch. This is a circuit for extending the transformer reset period due to the parallel parasitic capacitance Cr of the element 4.

ドライバ回路２３とインバータ２４とダイオード２５，２７と抵抗体２６，２８はアクティブクランプ制御回路４４を構成している。この第１実施形態例では、制御回路４２から出力されるＰＷＭ制御によるパルス信号は、入力電圧Ｖinの変動に応じてオンパルス幅が可変することから、アクティブクランプ制御回路４４は、その制御回路４２の出力パルス信号を利用して入力電圧Ｖinの変動を検知し、当該入力電圧Ｖinの変動に応じて、アクティブクランプ回路４３のアクティブクランプ用スイッチ素子５のスイッチング動作を制御することで、トランスリセット期間Ｔreの長さを制御する構成を備えている。 The driver circuit 23, the inverter 24, the diodes 25 and 27, and the resistors 26 and 28 constitute an active clamp control circuit 44. In the first embodiment, the pulse signal by PWM control output from the control circuit 42 has an on-pulse width that varies according to the fluctuation of the input voltage Vin. Therefore, the active clamp control circuit 44 By detecting a change in the input voltage Vin using the output pulse signal and controlling the switching operation of the active clamp switch element 5 of the active clamp circuit 43 according to the change in the input voltage Vin, the transformer reset period Tre The structure which controls the length of is provided.

つまり、この第１実施形態例では、アクティブクランプ制御回路４４は、制御回路４２の出力信号（コンパレータ２１の出力信号（例えば図２（ａ）参照））を利用したインバータ２４の動作によって、コンパレータ２１の出力信号のハイレベルとローレベルが反転した信号（例えば図２（ｅ）参照）を作り出してアクティブクランプ用スイッチ素子５の制御端子（ゲート）に加えることで、主スイッチ素子４がスイッチオンしているときにはアクティブクランプ用スイッチ素子５をスイッチオフさせ、主スイッチ素子４がスイッチオフしているときにはアクティブクランプ用スイッチ素子５をスイッチオンさせるように、アクティブクランプ用スイッチ素子５のスイッチング動作を制御している。ここで注目すべき点は、アクティブクランプ制御回路４４は、主スイッチ素子４のスイッチオン・オフのタイミングと、アクティブクランプ用スイッチ素子５のスイッチオン・オフのタイミングとを僅かにずらしていることである。 In other words, in the first embodiment, the active clamp control circuit 44 performs the operation of the inverter 24 using the output signal of the control circuit 42 (the output signal of the comparator 21 (see, for example, FIG. 2A)). The main switch element 4 is switched on by generating a signal (for example, see FIG. 2 (e)) in which the high level and low level of the output signal are inverted and applied to the control terminal (gate) of the active clamp switch element 5. The switching operation of the active clamp switch element 5 is controlled so that the active clamp switch element 5 is switched off when the main clamp element 4 is switched off, and the active clamp switch element 5 is switched on when the main switch element 4 is switched off. ing. What should be noted here is that the active clamp control circuit 44 slightly shifts the switch on / off timing of the main switch element 4 and the switch on / off timing of the active clamp switch element 5. is there.

すなわち、アクティブクランプ制御回路４４を構成するダイオード２５と抵抗体２６は立ち下がり遅延回路を構成している。この立ち下がり遅延回路は、コンパレータ２１の出力信号がハイレベルからローレベルに立ち下がったときに、当該立ち下がり遅延回路からインバータ２４に入力する信号のレベルを、図２（ｄ）のＳ部分に示されるように、緩やかに低下させて立ち下がりを遅延させる。この結果、図２（ａ）、（ｅ）の各波形例の比較から分かるように、インバータ２４からアクティブクランプ用スイッチ素子５のゲートに加えられる信号がローレベルからハイレベルに立ち上がってアクティブクランプ用スイッチ素子５がスイッチオンするタイミングが、主スイッチ素子４のスイッチオフのタイミングよりも遅れる。 That is, the diode 25 and the resistor 26 constituting the active clamp control circuit 44 constitute a falling delay circuit. When the output signal of the comparator 21 falls from the high level to the low level, the falling delay circuit sets the level of the signal input from the falling delay circuit to the inverter 24 in the S portion of FIG. As shown, slow down to slow down the fall. As a result, as can be seen from the comparison of the respective waveform examples in FIGS. 2A and 2E, the signal applied from the inverter 24 to the gate of the active clamp switch element 5 rises from the low level to the high level and is used for the active clamp. The timing at which the switch element 5 is switched on is delayed from the timing at which the main switch element 4 is switched off.

また、アクティブクランプ制御回路４４を構成するダイオード２７と抵抗体２８は立ち上がり遅延回路を構成している。この立ち上がり遅延回路は、コンパレータ２１の出力信号（例えば図２（ａ）参照）がローレベルからハイレベルに立ち上がったときに、当該立ち上がり遅延回路からドライバ回路２３に出力する信号の立ち上がりを図２（ｂ）のＳ'部分に示されるように緩やかにして立ち上がりを遅延させる。この結果、図２（ａ）、（ｃ）の各波形例の比較から分かるように、ドライバ回路２３から主スイッチ素子４に加えられる信号がローレベルからハイレベルに立ち上がって主スイッチ素子４がスイッチオンするタイミングが、アクティブクランプ用スイッチ素子５のスイッチオフのタイミングよりも遅れる。換言すれば、アクティブクランプ用スイッチ素子５のスイッチオフのタイミングは、主スイッチ素子４のスイッチオンのタイミングよりも早い。 Further, the diode 27 and the resistor 28 constituting the active clamp control circuit 44 constitute a rise delay circuit. This rise delay circuit shows the rise of the signal output from the rise delay circuit to the driver circuit 23 when the output signal of the comparator 21 (see, for example, FIG. 2A) rises from low level to high level. As shown in the S ′ part of b), the rise is made slow to delay. As a result, as can be seen from the comparison of the waveform examples in FIGS. 2A and 2C, the signal applied from the driver circuit 23 to the main switch element 4 rises from the low level to the high level, and the main switch element 4 is switched. The turn-on timing is delayed from the switch-off timing of the active clamp switch element 5. In other words, the switch-off timing of the active clamp switch element 5 is earlier than the switch-on timing of the main switch element 4.

上記のようなアクティブクランプ制御回路４４によるスイッチ素子４，５のスイッチング制御によって、スイッチ素子４，５は、双方が共にスイッチオフ状態となるデッドタイムをもって相補的にスイッチングオン・オフ動作することとなり、アクティブクランプ動作が行われる。 By switching control of the switch elements 4 and 5 by the active clamp control circuit 44 as described above, the switch elements 4 and 5 are complementarily switched on and off with a dead time when both are switched off, An active clamp operation is performed.

次に、アクティブクランプ回路４３とアクティブクランプ制御回路４４に関わる回路動作例を図２を利用して説明する。例えば、主スイッチ素子４がスイッチオフすると（時間ｔ0）、主スイッチ素子４の並列寄生容量Ｃrと、トランス３の励磁インダクタンスＬrとのＬＣ共振が発生してトランス３のリセット動作が開始される。これにより、主スイッチ素子４のドレインにはリセットパルス電圧が発生する。そして、トランス３の四次コイル３Ｄに発生している電圧と、アクティブクランプ用コンデンサ６の電圧との和が入力電圧Ｖinに達すると（時間ｔ1）、アクティブクランプ用スイッチ素子５の寄生ダイオードが導通して、図２（ｆ）に示されるように主スイッチ素子４のドレイン電圧（つまり、一次コイル３Ａの両端電圧）がクランプされる。 Next, an example of circuit operation related to the active clamp circuit 43 and the active clamp control circuit 44 will be described with reference to FIG. For example, when the main switch element 4 is switched off (time t0), LC resonance occurs between the parallel parasitic capacitance Cr of the main switch element 4 and the exciting inductance Lr of the transformer 3, and the reset operation of the transformer 3 is started. As a result, a reset pulse voltage is generated at the drain of the main switch element 4. When the sum of the voltage generated in the quaternary coil 3D of the transformer 3 and the voltage of the active clamp capacitor 6 reaches the input voltage Vin (time t1), the parasitic diode of the active clamp switch element 5 becomes conductive. Then, as shown in FIG. 2 (f), the drain voltage of the main switch element 4 (that is, the voltage across the primary coil 3A) is clamped.

また、主スイッチ素子４のスイッチオフタイミングよりも遅延してアクティブクランプ用スイッチ素子５がスイッチオンしたときに、アクティブクランプ用スイッチ素子５を通電している電流の向きが、ソース→ドレインの方向から、ドレイン→ソース方向に反転する。これにより、トランス３の励磁インダクタンスＬrと主スイッチ素子４の並列寄生容量ＣrのＬＣ共振から、トランス３の励磁インダクタンスＬrとアクティブクランプ用コンデンサ６とのＬＣ共振に切り換わり、主スイッチ素子４のドレイン電圧（一次コイル３Ａの両端電圧）のクランプが継続される。 Further, when the active clamp switch element 5 is switched on with a delay from the switch-off timing of the main switch element 4, the direction of the current flowing through the active clamp switch element 5 is from the source-to-drain direction. Inverted from drain to source. As a result, the LC resonance between the excitation inductance Lr of the transformer 3 and the parallel parasitic capacitance Cr of the main switch element 4 is switched to the LC resonance between the excitation inductance Lr of the transformer 3 and the active clamp capacitor 6, and the drain of the main switch element 4. The clamping of the voltage (the voltage across the primary coil 3A) is continued.

その後、アクティブクランプ制御回路４４によってアクティブクランプ用スイッチ素子５がスイッチオフすると（時間ｔ2）、トランス３の励磁インダクタンスＬrとアクティブクランプ用コンデンサ６とのＬＣ共振が停止し、再び、トランス３の励磁インダクタンスＬrと主スイッチ素子４の並列寄生容量ＣrのＬＣ共振が開始されてトランス３のリセットが進んで、主スイッチ素子４のドレイン電圧が低下する。そして、アクティブクランプ用スイッチ素子５のスイッチオフタイミングからアクティブクランプ制御回路４４による遅延時間を経過したときに主スイッチ素子４がスイッチオンする（時間ｔ3）。 Thereafter, when the active clamp switch element 5 is switched off by the active clamp control circuit 44 (time t2), the LC resonance between the excitation inductance Lr of the transformer 3 and the active clamp capacitor 6 is stopped, and the excitation inductance of the transformer 3 again. LC resonance of the parallel parasitic capacitance Cr of Lr and the main switch element 4 is started, the reset of the transformer 3 proceeds, and the drain voltage of the main switch element 4 decreases. When the delay time by the active clamp control circuit 44 elapses from the switch-off timing of the active clamp switch element 5, the main switch element 4 is switched on (time t3).

この第１実施形態例では、主スイッチ素子４と相補的なタイミングでもってアクティブクランプ用スイッチ素子５がスイッチオン・オフする構成であることから、主スイッチ素子４のスイッチオン期間に応じてトランス３のリセット期間が変化する構成となっている。つまり、入力電圧Ｖinが低くなる方向に変動したときにはトランスリセット期間は短くなる方向に変動し、入力電圧Ｖinが高くなる方向に変動したときにはトランスリセット期間は長くなる方向に変動して、入力電圧Ｖinが変動しても、トランスリセット期間が終了すると同時、あるいは、終了直後に、主スイッチ素子４がスイッチオンするような構成となっている。 In the first embodiment, the active clamp switch element 5 is switched on / off at a timing complementary to the main switch element 4, so that the transformer 3 corresponds to the switch on period of the main switch element 4. The reset period is changed. That is, when the input voltage Vin varies in the direction of decreasing, the transformer reset period varies in the direction of shortening, and when the input voltage Vin varies in the direction of increasing, the transformer reset period varies in the direction of increasing. The main switch element 4 is configured to be switched on at the same time as or after the end of the transformer reset period even when the transformer reset period ends.

このため、トランスのリセットが終了してから主スイッチ素子４がスイッチオンするまでの期間（トランス励磁電流循環期間）を無くす、あるいは、ほぼ無くすことができる。つまり、主スイッチ素子４のスイッチオフ期間に、トランス３の励磁電流が二次コイル３Ｂと同期整流器７，８を通るループ経路でもって循環通電して同期整流器７の寄生ダイオードの順方向降下電圧Ｖfが二次コイル３Ｂに発生することを防止できる。これにより、トランス励磁電流循環（二次コイル３Ｂの電圧Ｖf）に起因した出力電圧Ｖoutと間接検出電圧Ｖccとの比例関係の崩れを回避することができる。よって、出力電圧Ｖoutと間接検出電圧Ｖccとの望ましい比例関係を得ることができて、良好な出力電圧精度を実現できる。 For this reason, the period (transformer excitation current circulation period) from when the reset of the transformer is completed until the main switch element 4 is switched on can be eliminated or almost eliminated. That is, during the switch-off period of the main switch element 4, the exciting current of the transformer 3 is circulated through the loop path passing through the secondary coil 3B and the synchronous rectifiers 7 and 8, and the forward drop voltage Vf of the parasitic diode of the synchronous rectifier 7 Can be prevented from occurring in the secondary coil 3B. As a result, the proportional relationship between the output voltage Vout and the indirect detection voltage Vcc due to the transformer excitation current circulation (the voltage Vf of the secondary coil 3B) can be avoided. Therefore, a desirable proportional relationship between the output voltage Vout and the indirect detection voltage Vcc can be obtained, and good output voltage accuracy can be realized.

なお、この第１実施形態例で述べたようなアクティブクランプ動作を行わせるための回路構成には様々な回路構成があり、他の回路構成でもって上記同様なアクティブクランプ動作を行わせる構成としてもよい。例えば、図３には、アクティブクランプ動作を行わせるためのその他の回路構成例が示されている。この図３では、四次コイル３Ｄが設けられていない。また、アクティブクランプ用スイッチ素子５は、ＰチャネルＭＯＳＦＥＴにより構成されている。さらに、アクティブクランプ制御回路４４は、ダイオード２５と抵抗体２６から成る立ち下がり遅延回路と、ダイオード２７と抵抗体２８から成る立ち上がり遅延回路と、ドライバ回路２３と、アクティブクランプ用スイッチ素子５のドライブ回路３１と、ドライブ回路３１から出力される信号のローレベルとハイレベルを反転させた信号を作り出すコンデンサ３２およびダイオード３３とを有して構成されている。 There are various circuit configurations for performing the active clamp operation as described in the first embodiment, and other circuit configurations may perform the same active clamp operation as described above. Good. For example, FIG. 3 shows another circuit configuration example for performing the active clamp operation. In FIG. 3, the quaternary coil 3D is not provided. The active clamp switch element 5 is composed of a P-channel MOSFET. Further, the active clamp control circuit 44 includes a falling delay circuit composed of a diode 25 and a resistor 26, a rising delay circuit composed of a diode 27 and a resistor 28, a driver circuit 23, and a drive circuit for the active clamp switch element 5. 31, and a capacitor 32 and a diode 33 that generate a signal obtained by inverting the low level and the high level of the signal output from the drive circuit 31.

この図３の回路構成においても、図１の回路と同様なアクティブクランプ動作が行われて、上記同様な優れた効果を得ることができる。 Also in the circuit configuration of FIG. 3, an active clamp operation similar to that of the circuit of FIG. 1 is performed, and the same excellent effect as described above can be obtained.

以下に、参考例１を説明する。なお、この参考例１の説明において、第１実施形態例と同一構成部分には同一符号を付し、その共通部分の重複説明は省略する。 Reference Example 1 will be described below. In the description of the first reference example , the same components as those in the first embodiment are denoted by the same reference numerals, and redundant description of common portions is omitted.

この参考例１のフォワードコンバータ１は、図４に示されるような回路構成を備えている。すなわち、この参考例１のフォワードコンバータ１は、図８のフォワードコンバータ１に加えて、倍電圧整流回路４５が設けられている。その倍電圧整流回路４５は、トランス３に設けられている五次コイル３Ｅと、コンデンサ３４と、ダイオード３５，３６とを有して構成されており、この倍電圧整流回路４５は二次側整流平滑回路４０の出力側に並列的に接続されている。 The forward converter 1 of the reference example 1 has a circuit configuration as shown in FIG. That is, the forward converter 1 of the reference example 1 is provided with a voltage doubler rectifier circuit 45 in addition to the forward converter 1 of FIG. The voltage doubler rectifier circuit 45 includes a fifth coil 3E provided in the transformer 3, a capacitor 34, and diodes 35 and 36. The voltage doubler rectifier circuit 45 is a secondary side rectifier. It is connected in parallel to the output side of the smoothing circuit 40.

倍電圧整流回路４５は、制御回路４２による主スイッチ素子４のスイッチング動作によって、その回路４５の動作が制御されるものである。例えば、主スイッチ素子４のスイッチオフ期間には、倍電圧整流回路４５の出力電圧（倍電圧整流回路４５の五次コイル３Ｅの両端電圧）は一定電圧にクランプされる。このため、五次コイル３Ｅと一次コイル３Ａの電磁結合によって、一次コイル３Ａの両端電圧もクランプされる。つまり、倍電圧整流回路４５によって、第１実施形態例と同様に、主スイッチ素子４のスイッチオフ期間に一次コイル３Ａの電圧がクランプされてトランスリセット期間が延長される。つまり、この参考例１では、倍電圧整流回路４５がトランスリセット期間延長部として機能している。 The voltage doubler rectifier circuit 45 is configured such that the operation of the circuit 45 is controlled by the switching operation of the main switch element 4 by the control circuit 42. For example, during the switch-off period of the main switch element 4, the output voltage of the voltage doubler rectifier circuit 45 (the voltage across the fifth coil 3E of the voltage doubler rectifier circuit 45) is clamped to a constant voltage. For this reason, the both-ends voltage of the primary coil 3A is also clamped by the electromagnetic coupling of the fifth coil 3E and the primary coil 3A. That is, the voltage doubler rectifier circuit 45 clamps the voltage of the primary coil 3A during the switch-off period of the main switch element 4 and extends the transformer reset period, as in the first embodiment. That is, in the reference example 1 , the voltage doubler rectifier circuit 45 functions as a transformer reset period extension unit.

主スイッチ素子４のスイッチオフ期間における倍電圧整流回路４５の整流動作が終了すると、つまり、制御回路４２の制御動作により主スイッチ素子４がスイッチオンする直前に、五次コイル３Ｅの電圧のクランプが終了し、これにより、一次コイル３Ａの電圧のクランプが解消され直ちにトランス３のリセットが完了する。つまり、この参考例１では、制御回路４２がトランスリセット期間制御部を構成している。 When the rectifying operation of the voltage doubler rectifier circuit 45 in the switch-off period of the main switch element 4 ends, that is, immediately before the main switch element 4 is switched on by the control operation of the control circuit 42, the voltage clamp of the fifth coil 3E is As a result, the clamp of the voltage of the primary coil 3A is released, and the reset of the transformer 3 is completed immediately. That is, in the first reference example , the control circuit 42 forms a transformer reset period control unit.

この参考例１においては、倍電圧整流回路４５によって、図１の回路におけるアクティブクランプ動作と同様な動作が行われて、第１実施形態例と同様な優れた効果を得ることができる。 In the reference example 1 , the voltage doubler rectifier circuit 45 performs the same operation as the active clamp operation in the circuit of FIG. 1, and the same excellent effect as the first embodiment can be obtained.

以下に、参考例２を説明する。なお、この参考例２の説明において、第１実施形態例や参考例１と同一構成部分には同一符号を付し、その共通部分の重複説明は省略する。 Reference Example 2 will be described below. In the description of the reference example 2 , the same components as those in the first embodiment and the reference example 1 are denoted by the same reference numerals, and the duplicate description of the common parts is omitted.

第１実施形態例や参考例１では、主スイッチ素子４のスイッチオフ期間におけるトランスリセット期間の長さを制御して、トランス励磁電流循環期間を無くす構成であった。これに対して、この参考例２では、主スイッチ素子４のスイッチング動作の周波数を制御することで、トランス励磁電流循環期間を無くす構成とした。 In the first embodiment and the reference example 1 , the length of the transformer reset period in the switch-off period of the main switch element 4 is controlled to eliminate the transformer excitation current circulation period. On the other hand, in this reference example 2 , the frequency of the switching operation of the main switch element 4 is controlled to eliminate the transformer excitation current circulation period.

すなわち、主スイッチ素子４がスイッチオフしてからトランス３のリセットが終了するまでの時間は、主スイッチ素子４の並列寄生容量Ｃrと、トランス３の励磁インダクタンスＬrとに基づいて定まる一定の時間であることから、主スイッチ素子４のスイッチオフ期間が、そのトランス３のリセットに必要な一定時間とほぼ等しくなるように制御すれば、トランス励磁電流循環期間を無くすことができる。また、入力電圧Ｖinに応じて主スイッチ素子４のスイッチオン期間を可変制御することにより、出力電圧Ｖoutの安定化制御を行うことができる。これらのことから、この参考例２では、制御回路４２は次に示すような主スイッチ素子４のスイッチング制御を行う。 That is, the time from when the main switch element 4 is switched off to when the reset of the transformer 3 is completed is a fixed time determined based on the parallel parasitic capacitance Cr of the main switch element 4 and the exciting inductance Lr of the transformer 3. Therefore, if the switch-off period of the main switch element 4 is controlled to be substantially equal to the constant time required for resetting the transformer 3, the transformer excitation current circulation period can be eliminated. In addition, the output voltage Vout can be stabilized by variably controlling the switch-on period of the main switch element 4 according to the input voltage Vin. For these reasons, in the reference example 2 , the control circuit 42 performs the switching control of the main switch element 4 as follows.

つまり、図５には入力電圧Ｖinが低いときの動作波形例が示され、図６には入力電圧Ｖinが高いときの動作波形例が示されている。これら図５と図６に示されるように、制御回路４２は、主スイッチ素子４の並列寄生容量Ｃrと、トランス３の励磁インダクタンスＬrとに基づいて定まる一定の時間を主スイッチ素子４のスイッチオフ期間Ｔoffとして固定する。また、入力電圧Ｖinが低くなる方向に変動したときには出力電圧Ｖoutの安定化のために主スイッチ素子４のスイッチオン期間Ｔonを入力電圧Ｖinの変動に応じて長くなる方向に制御し（図５参照）、入力電圧Ｖinが高くなる方向に変動したときには出力電圧Ｖoutの安定化のために主スイッチ素子４のスイッチオン期間Ｔonを入力電圧Ｖinの変動に応じて短くなる方向に制御する（図６参照）。 That is, FIG. 5 shows an operation waveform example when the input voltage Vin is low, and FIG. 6 shows an operation waveform example when the input voltage Vin is high. As shown in FIGS. 5 and 6, the control circuit 42 switches off the main switch element 4 for a certain time determined based on the parallel parasitic capacitance Cr of the main switch element 4 and the excitation inductance Lr of the transformer 3. The period is fixed as Toff. Further, when the input voltage Vin varies in the direction of decreasing, the switch-on period Ton of the main switch element 4 is controlled to increase in accordance with the variation of the input voltage Vin in order to stabilize the output voltage Vout (see FIG. 5). ) When the input voltage Vin changes in the increasing direction, the switch-on period Ton of the main switch element 4 is controlled to become shorter in accordance with the change in the input voltage Vin in order to stabilize the output voltage Vout (see FIG. 6). ).

換言すれば、この参考例２では、制御回路４２は、入力電圧Ｖinが低くなる方向に変動したときには主スイッチ素子４のスイッチング周波数を低くなる方向に制御し、入力電圧Ｖinが高くなる方向に変動したときには主スイッチ素子４のスイッチング周波数を高くなる方向に制御する機能を有して、トランス励磁電流循環の発生を防止しつつ出力電圧Ｖoutの安定化のための制御を行う。 In other words, in the reference example 2 , the control circuit 42 controls the switching frequency of the main switch element 4 to be lowered when the input voltage Vin is lowered, and fluctuates in the direction of increasing the input voltage Vin. When it does, it has a function of controlling the switching frequency of the main switch element 4 in the direction of increasing, and performs control for stabilizing the output voltage Vout while preventing the occurrence of transformer excitation current circulation.

制御回路４２が、そのような制御を実現するための回路構成の一例を述べると、例えば、図７の回路図に示されるように、入力電圧Ｖinを直接的又は間接的に検出する手段４６を設け、この手段４６による入力電圧Ｖinの検出電圧（検出電流）を三角波発生回路２２に入力させる。三角波発生回路２２はその入力電圧Ｖinの検出電圧（検出電流）に応じた周波数を持つ三角波を作り出して出力する構成と成す。つまり、入力電圧Ｖinが高くなる方向に変動したときには三角波発生回路２２から出力される三角波の周波数は入力電圧Ｖinの変動分に応じて高くなる方向に変動し、入力電圧Ｖinが低くなる方向に変動したときには三角波発生回路２２から出力される三角波の周波数が入力電圧Ｖinの変動分に応じて低くなる方向に変動するように構成される。 An example of a circuit configuration for realizing such control by the control circuit 42 will be described. For example, as shown in the circuit diagram of FIG. 7, a means 46 for directly or indirectly detecting the input voltage Vin is provided. The detection voltage (detection current) of the input voltage Vin by the means 46 is input to the triangular wave generation circuit 22. The triangular wave generation circuit 22 is configured to generate and output a triangular wave having a frequency corresponding to the detection voltage (detection current) of the input voltage Vin. In other words, when the input voltage Vin changes in the increasing direction, the frequency of the triangular wave output from the triangular wave generating circuit 22 changes in the increasing direction according to the change in the input voltage Vin, and changes in the direction in which the input voltage Vin decreases. In this case, the frequency of the triangular wave output from the triangular wave generating circuit 22 is configured to vary in a direction that decreases according to the variation of the input voltage Vin.

このように三角波発生回路２２の三角波の周波数が入力電圧Ｖinに応じて変動することによって、制御回路４２から主スイッチ素子４に向けて出力されるスイッチング制御用のパルス信号の周波数を制御することができる。また、制御回路４２には、主スイッチ素子４のスイッチオフ期間を予め定めた時間に固定するための手段（図示せず）が設けられる。 As described above, the frequency of the triangular wave of the triangular wave generating circuit 22 varies according to the input voltage Vin, whereby the frequency of the pulse signal for switching control output from the control circuit 42 toward the main switch element 4 can be controlled. it can. The control circuit 42 is provided with means (not shown) for fixing the switch-off period of the main switch element 4 to a predetermined time.

制御回路４２が上記のような構成を持つことにより、トランス励磁電流循環の発生を防止しつつ出力電圧Ｖoutの安定化のための制御を行うためのスイッチング周波数制御を行うことができる。 Since the control circuit 42 has the above-described configuration, it is possible to perform switching frequency control for performing control for stabilizing the output voltage Vout while preventing occurrence of transformer excitation current circulation.

この参考例２において特有な機能を備える制御回路４２の別の構成例を述べると、例えば、主スイッチ素子４のスイッチオフ期間におけるトランス３のリセットの終了を直接的に又は間接的に検知するトランスリセット終了検知手段（図示せず）を設ける。制御回路４２は、主スイッチ素子４がスイッチオフしているときにトランスリセット終了検知手段によってトランス３のリセットが終了したことを検知したときには、主スイッチ素子４をスイッチオンさせる。また、制御回路４２は、三次側整流平滑回路４１の間接検出電圧Ｖccに基づいて、出力電圧Ｖoutが安定化するように主スイッチ素子４のスイッチオンタイミングを決定する。 To describe another configuration example of the control circuit 42 having a specific function in the reference example 2 , for example, a transformer that directly or indirectly detects the end of reset of the transformer 3 in the switch-off period of the main switch element 4. Reset end detection means (not shown) is provided. The control circuit 42 switches on the main switch element 4 when detecting that the reset of the transformer 3 is completed by the transformer reset end detection means when the main switch element 4 is switched off. Further, the control circuit 42 determines the switch-on timing of the main switch element 4 based on the indirectly detected voltage Vcc of the tertiary side rectifying and smoothing circuit 41 so that the output voltage Vout is stabilized.

このような構成とすることによって、制御回路４２は、主スイッチ素子４のスイッチング周波数を入力電圧Ｖinに応じて可変制御することとなる。つまり、入力電圧Ｖinが高くなる方向に変動したときには出力電圧Ｖoutが高くなる方向に変動しようとするので、その出力電圧Ｖoutの上昇変動を抑制するために制御回路４２は主スイッチ素子４のスイッチオン期間を短くする方向に主スイッチ素子４のスイッチオンタイミングを決定する。反対に、入力電圧Ｖinが低くなる方向に変動したときには出力電圧Ｖoutが低くなる方向に変動しようとするので、その出力電圧Ｖoutの低下変動を抑制するために制御回路４２は主スイッチ素子４のスイッチオン期間を長くする方向に主スイッチ素子４のスイッチオンタイミングを決定することとなる。このような主スイッチ素子４のスイッチオンタイミングの制御と、トランス３のリセット期間はほぼ一定であることとによって、入力電圧Ｖinが高くなる方向に変動したときには主スイッのチ素子４のスイッチング周波数は高くなる方向に変動し、入力電圧Ｖinが低くなる方向に変動したときには主スイッチ素子４のスイッチング周波数は低くなる方向に変動することとなる。つまり、制御回路４２は、トランス励磁電流循環の発生を防止しつつ出力電圧Ｖoutの安定化のための制御を行うためのスイッチング周波数制御を行うことができる。 With this configuration, the control circuit 42 variably controls the switching frequency of the main switch element 4 according to the input voltage Vin. That is, when the input voltage Vin changes in the increasing direction, the output voltage Vout tends to change in the increasing direction. Therefore, the control circuit 42 switches on the main switch element 4 in order to suppress the increase in the output voltage Vout. The switch-on timing of the main switch element 4 is determined so as to shorten the period. On the other hand, when the input voltage Vin changes in the direction of lowering, the output voltage Vout tends to change in the direction of lowering. Therefore, the control circuit 42 switches the switch of the main switch element 4 in order to suppress the lowering of the output voltage Vout. The switch-on timing of the main switch element 4 is determined in the direction of increasing the on period. By controlling the switch-on timing of the main switch element 4 and the reset period of the transformer 3 being almost constant, the switching frequency of the main switch element 4 is changed when the input voltage Vin is increased. When the input voltage Vin changes in the direction of increasing and the input voltage Vin decreases, the switching frequency of the main switch element 4 changes in the direction of decreasing. That is, the control circuit 42 can perform switching frequency control for performing control for stabilizing the output voltage Vout while preventing occurrence of transformer excitation current circulation.

なお、この発明は第１実施形態例の形態に限定されるものではなく、様々な実施の形態を採り得る。 The present invention is not limited to the form of the first implementation embodiment, it may take a variety of embodiments.

第１実施形態例のフォワードコンバータを説明するための回路図である。It is a circuit diagram for demonstrating the forward converter of the example of 1st Embodiment. 図１に示されるフォワードコンバータの主要な構成部分の動作例を説明するための波形図である。It is a wave form diagram for demonstrating the operation example of the main components of the forward converter shown by FIG. アクティブクランプ動作を行うためのその他の回路構成例を説明するための図である。It is a figure for demonstrating the example of another circuit structure for performing active clamp operation | movement. 参考例１のフォワードコンバータを説明するための回路図である。 5 is a circuit diagram for explaining a forward converter of Reference Example 1. FIG. 図６と共に、参考例２において特有な主スイッチ素子のスイッチング周波数制御の動作例を説明するための波形図である。FIG. 7 is a waveform diagram for explaining an operation example of the switching frequency control of the main switch element unique in Reference Example 2 together with FIG. 6. 図５と共に、参考例２において特有な主スイッチ素子のスイッチング周波数制御の動作例を説明するための波形図である。FIG. 6 is a waveform diagram for explaining an operation example of switching frequency control of the main switch element peculiar to Reference Example 2 together with FIG. 5. 参考例２において特有な主スイッチ素子のスイッチング周波数制御を行うための一構成例を説明するための回路図である。 10 is a circuit diagram for explaining a configuration example for performing switching frequency control of a main switch element peculiar to Reference Example 2. FIG. フォワードコンバータの一従来例を説明するための回路図である。It is a circuit diagram for demonstrating one prior art example of a forward converter. 図８に示されるフォワードコンバータの主要な構成部分の動作例を説明するための波形図である。It is a wave form diagram for demonstrating the operation example of the main components of the forward converter shown by FIG.

１フォワードコンバータ
３トランス
３Ａ一次コイル
３Ｂ二次コイル
３Ｃ三次コイル
３Ｄ四次コイル
３Ｅ五次コイル
４主スイッチ素子
５アクティブクランプ用スイッチ素子
６アクティブクランプ用コンデンサ
４０二次側整流平滑回路
４１三次側整流平滑回路
４２制御回路
４３アクティブクランプ回路
４４アクティブクランプ制御回路
４５倍電圧整流回路 DESCRIPTION OF SYMBOLS 1 Forward converter 3 Transformer 3A Primary coil 3B Secondary coil 3C Tertiary coil 3D Fourth coil 3E Fifth coil 4 Main switch element 5 Switch element for active clamp 6 Capacitor for active clamp 40 Secondary side rectification smoothing circuit 41 Secondary side rectification smoothing Circuit 42 Control circuit 43 Active clamp circuit 44 Active clamp control circuit 45 Voltage doubler rectifier circuit

Claims

A transformer having an electromagnetically coupled primary coil, secondary coil and tertiary coil, and a voltage generated in the primary coil of the transformer by controlling the supply of the input voltage from the external DC voltage source to the primary side of the transformer by a switching operation. A main switch element connected in series to the primary coil of the transformer , and an output voltage of the secondary coil of the transformer according to the voltage of the primary coil of the transformer, one end of the secondary coil and one end of the output end A rectifying side synchronous rectifier connected in series with the secondary coil on a path that connects to the secondary coil, and one end side connected to a path that connects the other end of the secondary coil and the other end of the output end, a secondary coil and the rectifier-side synchronous rectifier of the series circuit of the rectifier-side synchronous rectifier side of the end portion connected to the commutation-side synchronous rectifier rectifies a synchronous rectifier comprising a were further its rectification Rectifying the secondary side rectifying and smoothing circuit for outputting the DC voltage creates a DC voltage to the outside from the output terminal of the power smoothed by an output filter, a voltage generated in the transformer tertiary coil, the rectified output A smoothing is performed by an integration circuit formed by a choke coil interposed in the path and a capacitor connected between the negative electrode side and the positive electrode side of the rectified output to produce a DC voltage that averages the rectified voltage of the tertiary coil. A tertiary side rectifying and smoothing circuit that detects and outputs a DC voltage as an indirect detection voltage of the output voltage of the secondary side rectifying and smoothing circuit, and a switching operation of the main switch element based on the detection voltage output from the tertiary side rectifying and smoothing circuit In a forward converter having a control circuit for controlling and stabilizing the output voltage of the secondary side rectifying and smoothing circuit,
The rectifying side synchronous rectifier is composed of a switching element having a parallel diode, the rectifying side synchronous rectifier is turned on / off in synchronization with on / off of the main switching element, and the commutation side synchronous rectifier is connected to the main switching element. ON / OFF at complementary timing,
A transformer reset period extension is provided to extend the transformer reset period, which is started after the main switch element is switched off, from the parallel parasitic capacitance of the main switch element and the transformer's magnetizing inductance. A transformer reset period control unit that detects a change in the input voltage supplied from the DC voltage source to the primary side of the transformer and controls the transformer reset period according to the fluctuation in the input voltage,
When the input voltage fluctuates in the direction of lowering, the control circuit controls the main switch element so that the switch-off period is shortened. When the input voltage fluctuates in the direction of increase, the main switch element switch-off period is The transformer reset period extension is for active clamping to clamp the voltage of the transformer primary coil during the transformer reset operation performed during the switch-off period of the main switch element. The active clamp circuit includes a capacitor and an active clamp switch element that controls the start and end of the clamping operation of the primary coil voltage by the active clamp capacitor. Operation of switch elements The active clamp control circuit is configured to control, and the active clamp control circuit uses the switching control signal output from the control circuit to the main switch element, and the main switch element is switched off. , The active clamp switch element is switched on, the primary clamp voltage is clamped by the active clamp capacitor, and the active clamp switch is switched on before the main switch element is switched on based on the switching control signal. The element is switched off and the primary coil voltage clamping operation by the active clamping capacitor is completed. During the transformer reset period that starts after the main switch element is switched off, the main switch element is switched on. Just before Is extended, after the transformer reset completion of the main switching element off time, the circulation of the excitation current generated in loop path passing through the parallel diode of the rectifier-side synchronous rectifier in the commutation-side synchronous rectifier and the OFF operation and the secondary coil A forward converter characterized by substantially eliminating the transformer excitation current circulation period.