JP4615317B2

JP4615317B2 - 符号化装置

Info

Publication number: JP4615317B2
Application number: JP2005009904A
Authority: JP
Inventors: 寛坂井
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2005-01-18
Filing date: 2005-01-18
Publication date: 2011-01-19
Anticipated expiration: 2025-01-18
Also published as: JP2006203287A

Description

本発明は、画像データを圧縮符号化する符号化装置に関する。

特許文献１には、符号化データの受信開始から復号化終了までの時間（転送時間）を最短化し、かつ、消費電力の増大を抑えるように、復号化速度を最適化する技術について開示されている。
特開２００２−２１８２５５号公報

画像データのようなリアルタイムデータを圧縮符号化する場合、圧縮符号化に要する時間をリアルタイム処理時間内に納めるため、どんな画像が入力されてもデータ圧縮が可能なように符号化装置の圧縮処理能力を決めるのが一般的である。
このため、画像データを圧縮符号化する符号化装置や、圧縮符号化された符号データを復号化する復号化装置は、動作速度を高めにして用いられることが多い。すなわち、画像の圧縮においては動画の同期信号を基準に動作速度を高めにして符号化を行っている。

しかし、この場合は、動作クロックを上げて処理を行っているため、消費電力が大きくなっていた。また、この場合は、復号化においても動作クロックを上げて処理を行っているため、消費電力が大きくなっていた。

そこで、特許文献１に開示の技術においては、符号化データの圧縮率と転送路速度に基づいて、復号化速度を最適化するための条件（同時に動作させる復号器の数とその速度）を決定し、その最適化条件に従って、動作させる復号器を選択し、そのクロック周波数を設定する技術について開示している。

しかしながら、特許文献１に開示の技術では、画像データを圧縮符号化する符号化装置において、動作クロックを最適化するなどして消費電力を低減する技術についてはなんら開示されていない。
また、符号化装置において、動作クロックを最適化するなどして消費電力を低減するためには、画像データの画像サイズも考慮しなければならないが、この点を考慮して消費電力の低減を図る技術は知られていなかった。

そこで、本発明の目的は、画像データを圧縮符号化する場合において、動作クロックを最適化して消費電力を低減することである。

請求項１に記載の発明は、画像データを圧縮符号化する符号化装置において、前記圧縮符号化するときの圧縮率及び前記画像データの転送路の転送速度に基づいて符号化速度を最適化する最適化手段を有し、前記圧縮符号化は各々所定の処理を実行する複数の処理ブロックで順次前記画像データを処理することにより実行され、前記最適化手段は、周波数変換回路と、前記複数の処理ブロックそれぞれについて選択回路およびレジスタを有し、前記周波数変換回路により、前記圧縮符号化を行う動作クロック周波数を複数生成し、前記選択回路により、前記レジスタごとに設定される動作クロック周波数を、前記周波数変換回路により生成される複数の動作クロック周波数から選択して、前記処理ブロックごとに動作クロック周波数を変えることを特徴とする。

請求項２に記載の発明は、請求項１に記載の符号化装置において、前記最適化手段は、前記圧縮率及び前記転送速度の他に前記画像データの画像サイズにも基づいて前記最適化を行うことを特徴とする。

本発明によれば、画像データの圧縮率、転送速度に基づいて最適な符号化速度を選択することにより、画像を圧縮符号化する際の電力の節減を行うことができる。

本発明を実施するための最良の一形態について説明する。
図１は、本実施形態の符号化装置１の回路構成を示すブロック図である。この符号化装置１は、その各処理ブロック１０１〜１０８を同時に動作させることが可能である。各処理ブロック１０１〜１０８には、動作クロックとなるクロック信号Clkが入力されるが、この動作クロック信号Clkは、周波数逓倍回路１１１で逓倍して（又は分周してもよい）、周波数を様々に変えて各処理ブロック１０１〜１０８に入力させることができる。各処理ブロック１０１〜１０８には、クロック信号Clkを制御する制御回路が設けられ、当該各処理ブロック１０１〜１０８で処理が終了した時点でクロック信号Clkの入力の停止を指示する信号（Clkストップ）、クロック信号Clkの入力を開始して動作を開始させる信号（Clkスタート）を、周波数逓倍回路１１１から各処理ブロック１０１〜１０８にクロック信号Clkを出力するラインに介装されたスイッチ１２１に出力して、このスイッチ１２１を開閉する。

符号化装置１は、例えば、JPEG2000アルゴリズムで画像データを圧縮符合化する装置である。符号化装置１において、まず、画像データはVsync等の同期によって画像データ入力部１０１に入力され、入力バッファ部１０２に一時蓄えられる。
入力バッファ部１０２に一時蓄えられた画像データは、符号１０３以下の各処理ブロックで順次処理されて、圧縮符号化される。
まず、符号１０３はＤＣレベル変換・カラー変換部であり、画像データのＤＣレベル変換、カラー変換を行う。入力バッファ部１０２にある一定量の画像データが蓄えられることにより、ＤＣレベル変換・カラー変換部１０３の処理が開始する。このＤＣレベル変換・カラー変換部１０３の処理がスタートするのと同時にＤＣレベル変換・カラー変換部１０３にはクロック信号Clkが供給開始される。ＤＣレベル変換・カラー変換部１０３での処理が終了するとクロック信号Clkの供給が停止し、ＤＣレベル変換・カラー変換部１０３は待機状態になり、消費電力を節約できる。

以下、ＤＣレベル変換・カラー変換部１０３におけるクロック信号Clk供給開始、供給停止により、weblet変換部１０４では画像データのウェーブレット（weblet）変換がなされ、量子化部１０５では量子化がなされ、係数モデリング部１０６では係数モデリングがなされ、算術符号化部１０７では算術符号化がなされ、係数順序制御部１０８では係数順序制御がなされて、画像データは圧縮符号化される。
この各処理ブロック１０１〜１０８で処理を同時並行的に実行できる場合は、同時並行的処理を実行することで処理速度を向上させることができる。係数順序制御部１０８での処理が終了して符号データが完成したときは、その符号データは図示しないメモリ等のバッファに蓄積する。一連の処理で使用される各処理ブロック１０１〜１０８は、当該各ブロック１０１〜１０８での処理が終了すると前述のようにクロック信号Clkが停止して、低消費電流モードになる。

なお、図２に示すように、各処理ブロック１０１〜１０８のスタートは、Vsync等の同期クロックを受けてから前段の各処理ブロック１０１〜１０８の処理が終了した後になる。また、各処理ブロック１０１〜１０８のスタートは、前段の各処理ブロック１０１〜１０８が終了の割り込みを発生してからになる。

図１に戻って、制御部１１２は、符号化装置１の全体を集中的に制御するマイコンなどであり、クロック信号Clkの周波数をレジスタ１１０に設定する。周波数逓倍回路１１１は、このレジスタ１１０の設定値に基づいてクロック信号Clkの周波数を可変する。
この場合のクロック信号Clkの周波数は、画像データ入力部１０１に入力する画像データを圧縮符号化する際の圧縮率、画像データ入力部１０１に入力する画像データの転送路の転送速度、及び、画像データ入力部１０１に入力する画像データの画像サイズに基づいて決定している（最適化手段）。例えば、画像サイズが小さい場合はクロック信号Clkの周波数を小さくする。また、圧縮率が大きい場合もクロック信号Clkの周波数を小さくする。

このように、圧縮率、転送速度、画像サイズに基づいて最適なクロック信号Clkの周波数を選択することにより、最適な圧縮符号化速度を選択し、画像を圧縮符号化する際の電力の節減を行うことができる。
なお、各処理ブロック１０１〜１０８に供給されるクロック信号Clkの周波数を各処理ブロック１０１〜１０８単位で異なるようにしてもよい。

図３は、クロック信号Clkの周波数を処理ブロックごとに設定する例を説明するブロック図である。
処理ブロック３０４，３０５は、前述の各処理ブロック１０１〜１０８のうち互いに前段、後段に位置するいずれかの２つの処理ブロックを示している。各処理ブロック３０４，３０５には、それぞれレジスタ３０２，３０５と、選択回路３０３，３０６が用意されている。レジスタ３０２，３０５は、前述のレジスタ１１０に対応する。
周波数変換回路３０１は、クロック信号Clkから周波数逓倍、分周により複数種類の周波数のクロック信号Clkを生成する。
制御部１１２は、各レジスタ３０２，３０５に処理ブロック３０４，３０５ごとに異なるクロック信号Clkの周波数の設定を行い、選択回路３０３，３０６は、この設定に応じて周波数変換回路３０１が生成する複数種類の周波数のクロック信号Clkから１つを選択して、処理ブロック３０４，３０５に出力する。

このように、処理ブロック１０１〜１０８ごとに最適なクロック信号Clkの周波数を選択することにより、最適な圧縮符号化速度を選択し、さらに消費電力を節減することができる。

本発明の一実施の形態である符号化装置のブロック図である。符号化装置の各処理ブロックへのクロック信号の供給、停止について説明する説明図である。符号化装置においてクロック信号の周波数を処理ブロックごとに設定する例を説明するブロック図である。

符号の説明

１符号化装置
３０４，３０７処理ブロック

Claims

画像データを圧縮符号化する符号化装置において、
前記圧縮符号化するときの圧縮率及び前記画像データの転送路の転送速度に基づいて符号化速度を最適化する最適化手段を有し、
前記圧縮符号化は各々所定の処理を実行する複数の処理ブロックで順次前記画像データを処理することにより実行され、
前記最適化手段は、
周波数変換回路と、前記複数の処理ブロックそれぞれについて選択回路およびレジスタを有し、
前記周波数変換回路により、前記圧縮符号化を行う動作クロック周波数を複数生成し、
前記選択回路により、前記レジスタごとに設定される動作クロック周波数を、前記周波数変換回路により生成される複数の動作クロック周波数から選択して、
前記処理ブロックごとに動作クロック周波数を変えることを特徴とする符号化装置。
前記最適化手段は、前記圧縮率及び前記転送速度の他に前記画像データの画像サイズにも基づいて前記最適化を行うことを特徴とする請求項１に記載の符号化装置。