JP4597627B2 - Wiring board manufacturing method - Google Patents
Wiring board manufacturing method Download PDFInfo
- Publication number
- JP4597627B2 JP4597627B2 JP2004289726A JP2004289726A JP4597627B2 JP 4597627 B2 JP4597627 B2 JP 4597627B2 JP 2004289726 A JP2004289726 A JP 2004289726A JP 2004289726 A JP2004289726 A JP 2004289726A JP 4597627 B2 JP4597627 B2 JP 4597627B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- layer
- insulating layer
- substrate
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 49
- 238000000034 method Methods 0.000 claims description 115
- 239000000758 substrate Substances 0.000 claims description 69
- 239000000463 material Substances 0.000 claims description 64
- 239000000203 mixture Substances 0.000 claims description 56
- 239000010936 titanium Substances 0.000 claims description 26
- 229910052719 titanium Inorganic materials 0.000 claims description 24
- 229910052709 silver Inorganic materials 0.000 claims description 19
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 18
- 239000004332 silver Substances 0.000 claims description 18
- 229910052710 silicon Inorganic materials 0.000 claims description 17
- 239000011368 organic material Substances 0.000 claims description 16
- 239000010703 silicon Substances 0.000 claims description 15
- 238000004544 sputter deposition Methods 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 11
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 10
- 229910052760 oxygen Inorganic materials 0.000 claims description 10
- 239000001301 oxygen Substances 0.000 claims description 10
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- 150000004767 nitrides Chemical class 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- 238000004528 spin coating Methods 0.000 claims description 5
- 238000001704 evaporation Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 294
- 239000004065 semiconductor Substances 0.000 description 77
- 239000010409 thin film Substances 0.000 description 46
- 239000010408 film Substances 0.000 description 44
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 24
- 239000004020 conductor Substances 0.000 description 24
- 230000006378 damage Effects 0.000 description 18
- 230000008569 process Effects 0.000 description 18
- 238000010438 heat treatment Methods 0.000 description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 14
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 13
- 239000003870 refractory metal Substances 0.000 description 13
- 239000002904 solvent Substances 0.000 description 12
- 238000010306 acid treatment Methods 0.000 description 11
- 238000007599 discharging Methods 0.000 description 11
- 239000011347 resin Substances 0.000 description 11
- 229920005989 resin Polymers 0.000 description 11
- 229910052782 aluminium Inorganic materials 0.000 description 9
- 229910052802 copper Inorganic materials 0.000 description 9
- 239000010949 copper Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 9
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 9
- 230000002829 reductive effect Effects 0.000 description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 8
- 239000011651 chromium Substances 0.000 description 8
- 239000012535 impurity Substances 0.000 description 8
- 239000010948 rhodium Substances 0.000 description 8
- 229910052721 tungsten Inorganic materials 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- 239000012298 atmosphere Substances 0.000 description 7
- 229910052804 chromium Inorganic materials 0.000 description 7
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 7
- 238000001035 drying Methods 0.000 description 7
- 229910052737 gold Inorganic materials 0.000 description 7
- 239000010931 gold Substances 0.000 description 7
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 7
- 229910052741 iridium Inorganic materials 0.000 description 7
- 239000004973 liquid crystal related substance Substances 0.000 description 7
- 229910052759 nickel Inorganic materials 0.000 description 7
- 239000010955 niobium Substances 0.000 description 7
- 230000001590 oxidative effect Effects 0.000 description 7
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 7
- 229910052697 platinum Inorganic materials 0.000 description 7
- 229920000642 polymer Polymers 0.000 description 7
- 230000001681 protective effect Effects 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 229910052726 zirconium Inorganic materials 0.000 description 7
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 6
- 239000004642 Polyimide Substances 0.000 description 6
- 239000011521 glass Substances 0.000 description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 6
- 229910052735 hafnium Inorganic materials 0.000 description 6
- 229910052750 molybdenum Inorganic materials 0.000 description 6
- 229910052758 niobium Inorganic materials 0.000 description 6
- 229910052763 palladium Inorganic materials 0.000 description 6
- 229920001721 polyimide Polymers 0.000 description 6
- 229910052715 tantalum Inorganic materials 0.000 description 6
- 238000012360 testing method Methods 0.000 description 6
- 229910052720 vanadium Inorganic materials 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 5
- 239000012212 insulator Substances 0.000 description 5
- 239000002245 particle Substances 0.000 description 5
- QVQLCTNNEUAWMS-UHFFFAOYSA-N barium oxide Chemical compound [Ba]=O QVQLCTNNEUAWMS-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 229910010272 inorganic material Inorganic materials 0.000 description 4
- 239000011147 inorganic material Substances 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 125000001424 substituent group Chemical group 0.000 description 4
- 229920001187 thermosetting polymer Polymers 0.000 description 4
- 238000002834 transmittance Methods 0.000 description 4
- 238000011282 treatment Methods 0.000 description 4
- ZWEHNKRNPOVVGH-UHFFFAOYSA-N 2-Butanone Chemical compound CCC(C)=O ZWEHNKRNPOVVGH-UHFFFAOYSA-N 0.000 description 3
- XEKOWRVHYACXOJ-UHFFFAOYSA-N Ethyl acetate Chemical compound CCOC(C)=O XEKOWRVHYACXOJ-UHFFFAOYSA-N 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 3
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000002105 nanoparticle Substances 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 239000004033 plastic Substances 0.000 description 3
- 239000010453 quartz Substances 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 239000000565 sealant Substances 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 125000000217 alkyl group Chemical group 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 150000004945 aromatic hydrocarbons Chemical class 0.000 description 2
- 229910052788 barium Inorganic materials 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 239000002270 dispersing agent Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 235000019441 ethanol Nutrition 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 230000004927 fusion Effects 0.000 description 2
- 229910052736 halogen Inorganic materials 0.000 description 2
- 150000002367 halogens Chemical class 0.000 description 2
- 238000005984 hydrogenation reaction Methods 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000010943 off-gassing Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 238000006116 polymerization reaction Methods 0.000 description 2
- 229910052703 rhodium Inorganic materials 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 239000003566 sealing material Substances 0.000 description 2
- -1 silver halide Chemical class 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910017073 AlLi Inorganic materials 0.000 description 1
- DKPFZGUDAPQIHT-UHFFFAOYSA-N Butyl acetate Natural products CCCCOC(C)=O DKPFZGUDAPQIHT-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 1
- 239000011358 absorbing material Substances 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 150000001298 alcohols Chemical class 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000005407 aluminoborosilicate glass Substances 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 229910052793 cadmium Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 229920001577 copolymer Polymers 0.000 description 1
- 239000002178 crystalline material Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 150000002148 esters Chemical class 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 239000010419 fine particle Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 238000013007 heat curing Methods 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- FUZZWVXGSFPDMH-UHFFFAOYSA-N hexanoic acid Chemical compound CCCCCC(O)=O FUZZWVXGSFPDMH-UHFFFAOYSA-N 0.000 description 1
- 229920001519 homopolymer Polymers 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- XEEYBQQBJWHFJM-UHFFFAOYSA-N iron Substances [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 1
- 229910052743 krypton Inorganic materials 0.000 description 1
- DNNSSWSSYDEUBZ-UHFFFAOYSA-N krypton atom Chemical compound [Kr] DNNSSWSSYDEUBZ-UHFFFAOYSA-N 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000005499 laser crystallization Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052976 metal sulfide Inorganic materials 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910000476 molybdenum oxide Inorganic materials 0.000 description 1
- 229910052754 neon Inorganic materials 0.000 description 1
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 1
- 230000003472 neutralizing effect Effects 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- AHLBNYSZXLDEJQ-FWEHEUNISA-N orlistat Chemical compound CCCCCCCCCCC[C@H](OC(=O)[C@H](CC(C)C)NC=O)C[C@@H]1OC(=O)[C@H]1CCCCCC AHLBNYSZXLDEJQ-FWEHEUNISA-N 0.000 description 1
- PQQKPALAQIIWST-UHFFFAOYSA-N oxomolybdenum Chemical compound [Mo]=O PQQKPALAQIIWST-UHFFFAOYSA-N 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229920000052 poly(p-xylylene) Polymers 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 description 1
- 239000010944 silver (metal) Substances 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- GPPXJZIENCGNKB-UHFFFAOYSA-N vanadium Chemical compound [V]#[V] GPPXJZIENCGNKB-UHFFFAOYSA-N 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Description
本発明は、液滴吐出法を用いた配線基板及びその作製方法、並びに薄膜トランジスタ及びその作製方法に関する。 The present invention relates to a wiring substrate using a droplet discharge method, a manufacturing method thereof, a thin film transistor, and a manufacturing method thereof.
近年、液滴吐出法は、フラットパネルディスプレイの分野に応用され、活発に開発が進められている。液滴吐出法は、直接描画するためにマスクが不要、大型基板に適用しやすい、材料の利用効率が高い等の多くの利点を有し、カラーフィルタやプラズマディスプレイの電極等の作製に応用されている（例えば、非特許文献１参照）。
液滴吐出法で配線基板を形成する際には、粒子をナノオーダーにした組成物を用いて行うが、上記の組成物によって形成された薄膜は、下層の薄膜との密着性が低いためにその剥離性が高い。そのため、半導体プロセスに必須である洗浄工程等のウエット工程を経ると、形成されたパターンが剥離してしまうことがある。 When forming a wiring board by the droplet discharge method, a composition in which the particles are made in nano order is used, but the thin film formed by the above composition has low adhesion to the lower layer thin film. Its peelability is high. For this reason, when a wet process such as a cleaning process that is essential for a semiconductor process is performed, the formed pattern may be peeled off.
また、ノズルの先端から組成物が吐出される際、レナード現象とよばれる現象が生じる。この現象は、電荷の偏りが生じて、吐出する組成物が正に帯電する現象である。このように、組成物に帯電した電荷によって、該組成物が付着する薄膜が損傷したり破壊されたりすることがあると考えられている。 Further, when the composition is discharged from the tip of the nozzle, a phenomenon called a Leonard phenomenon occurs. This phenomenon is a phenomenon in which the composition to be discharged is positively charged due to a bias in charge. As described above, it is considered that the thin film to which the composition adheres may be damaged or destroyed by the electric charge charged in the composition.
上記の実情を鑑み、本発明は、密着性、耐剥離性を向上させた配線基板及びその作製方法の提供を課題とする。また、組成物が付着する薄膜の損傷や破壊を防止する配線基板及びその作製方法の提供を課題とする。さらに、前記配線基板及びその作製方法を用いることで、密着性、耐剥離性を向上させた薄膜トランジスタ及びその作製方法の提供を課題とする。 In view of the above circumstances, an object of the present invention is to provide a wiring board with improved adhesion and peel resistance and a method for manufacturing the wiring board. It is another object of the present invention to provide a wiring board that prevents damage and destruction of a thin film to which the composition adheres and a method for manufacturing the wiring board. It is another object of the present invention to provide a thin film transistor having improved adhesion and peel resistance and a method for manufacturing the same, by using the wiring board and the method for manufacturing the wiring substrate.
上述した従来技術の課題を解決するために、本発明においては以下の手段を講じる。 In order to solve the above-described problems of the prior art, the following measures are taken in the present invention.
本発明の配線基板の作製方法は、絶縁層に接し、高融点金属からなる第１の導電層を形成する第１のステップと、導電性材料を含む組成物を吐出して、前記第１の導電層に接する第２の導電層を形成する第２のステップを有することを特徴とする。本発明は、液滴吐出法により第２の導電層を形成する前に、第１の導電層を形成しておくことで、該第２の導電層の密着性、耐剥離性を向上させる。さらには、絶縁層は第１の導電層に覆われているため、該絶縁層の損傷や破壊を防止する。 In the method for manufacturing a wiring board of the present invention, the first step of forming a first conductive layer in contact with the insulating layer and made of a refractory metal, and discharging the composition containing a conductive material, It has the 2nd step of forming the 2nd conductive layer which touches a conductive layer, It is characterized by the above-mentioned. In the present invention, the first conductive layer is formed before the second conductive layer is formed by a droplet discharge method, thereby improving the adhesion and peeling resistance of the second conductive layer. Furthermore, since the insulating layer is covered with the first conductive layer, the insulating layer is prevented from being damaged or broken.
本発明の配線基板の作製方法は、開口部が設けられた絶縁層に接し、高融点金属からなる第１の導電層を形成する第１のステップと、導電性材料を含む組成物を吐出して、前記開口部を充填する第２の導電層を形成する第２のステップを有することを特徴とする。本特徴により、第２の導電層の密着性、耐剥離性を向上させる。また、絶縁層の損傷や破壊を防止する。さらに、本構成によると、第１の導電層がバリア層として機能し、絶縁層からの不純物の侵入を防止する。 In the method for manufacturing a wiring board according to the present invention, a first step of forming a first conductive layer made of a refractory metal in contact with an insulating layer provided with an opening, and a composition containing a conductive material are discharged. And a second step of forming a second conductive layer filling the opening. This feature improves the adhesion and peel resistance of the second conductive layer. In addition, damage and destruction of the insulating layer are prevented. Further, according to this structure, the first conductive layer functions as a barrier layer and prevents intrusion of impurities from the insulating layer.
本発明は、絶縁層と第２の導電層の間に、高融点金属からなる第１の導電層を形成することを特徴とし、前記高融点金属とは、Ｔｉ（チタン）、Ｗ（タングステン）、Ｃｒ（クロム）、Ａｌ（アルミニウム）、Ｔａ（タンタル）、Ｎｉ（ニッケル）、Ｚｒ（ジルコニウム）、Ｈｆ（ハフニウム）、Ｖ（バナジウム）、Ｉｒ（イリジウム）、Ｎｂ（ニオブ）、Ｐｄ（鉛）、Ｐｔ（白金）、Ｍｏ（モリブデン）、Ｃｏ（コバルト）又はＲｈ（ロジウム）の材料で形成することを特徴とする。また、前記第１の導電層は、スパッタリング法、蒸着法、イオン注入法、ＣＶＤ法、ディップ法、スピンコート法等の公知の方法で形成することを特徴とし、好適には、スパッタリング法、ディップ法又はスピンコート法で形成することを特徴とする。また、後に第１の導電層を絶縁化する場合には、第１の導電層を０．０１〜１０ｎｍの厚さで形成し、自然酸化で絶縁化すると簡便であり好ましい。 The present invention is characterized in that a first conductive layer made of a refractory metal is formed between an insulating layer and a second conductive layer, and the refractory metal includes Ti (titanium) and W (tungsten). Cr (chromium), Al (aluminum), Ta (tantalum), Ni (nickel), Zr (zirconium), Hf (hafnium), V (vanadium), Ir (iridium), Nb (niobium), Pd (lead) , Pt (platinum), Mo (molybdenum), Co (cobalt), or Rh (rhodium). The first conductive layer is formed by a known method such as a sputtering method, a vapor deposition method, an ion implantation method, a CVD method, a dip method, or a spin coating method. It forms by a method or a spin coat method. In addition, when the first conductive layer is insulated later, it is convenient and preferable that the first conductive layer is formed with a thickness of 0.01 to 10 nm and insulated by natural oxidation.
また、本発明において、絶縁層は、珪素の酸化物材料又は窒化物材料で形成することを特徴とする。これは、上記材料で形成した薄膜の誘電率等がゲート絶縁膜として適当であるということに起因する。 In the present invention, the insulating layer is formed of a silicon oxide material or a nitride material. This is due to the fact that the dielectric constant of the thin film formed of the above material is suitable as a gate insulating film.
また、本発明において、開口部が設けられた絶縁層は、有機材料又は珪素と酸素との結合で骨格構造が形成された材料で形成することを特徴とする。有機材料は、その平坦性が優れているため、後に導電体を成膜した際にも、段差部で膜厚が極端に薄くなったり、断線が起こったりすることがなく、好適である。また、有機材料は、誘電率が低い。そのため、複数の配線の層間絶縁体として用いると、配線容量が低減し、多層配線を形成することが可能となり、高性能化及び高機能化が実現される。 In the present invention, the insulating layer provided with the opening is formed using an organic material or a material in which a skeleton structure is formed by a bond of silicon and oxygen. Since the organic material has excellent flatness, the film thickness is not extremely reduced at the step portion or disconnection occurs even when the conductor is formed later. Organic materials have a low dielectric constant. Therefore, when used as an interlayer insulator for a plurality of wirings, the wiring capacity is reduced, multilayer wiring can be formed, and high performance and high functionality are realized.
一方、珪素と酸素との結合で骨格構造が形成された材料としては、シロキサン系ポリマーが代表例として挙げられ、詳しくは、珪素と酸素との結合で骨格構造が構成され置換基に少なくとも水素を含む材料、又は、置換基にフッ素、アルキル基、または芳香族炭化水素のうち少なくとも１種を有する材料である。この材料も平坦性に優れており、また透明性や耐熱性をも有し、シロキサンポリマーからなる絶縁体を形成後に３００度〜６００度程度以下の温度で加熱処理を行うことができる。この加熱処理により、例えば水素化と焼成の処理を同時に行うことができる。
また、本発明において、開口部が設けられた絶縁層は、１００ｎｍ〜２μｍの厚さで形成することを特徴とする。これは、前記絶縁層には、下層と上層のパターンを接続する開口部が設けられるためである。
On the other hand, a typical example of a material in which a skeleton structure is formed by a bond of silicon and oxygen is a siloxane polymer. Specifically, a skeleton structure is formed by a bond of silicon and oxygen, and at least hydrogen is added to a substituent. Or a material having at least one of fluorine, an alkyl group, and an aromatic hydrocarbon as a substituent. This material is also excellent in flatness, has transparency and heat resistance, and can be subjected to heat treatment at a temperature of about 300 ° C. to 600 ° C. or less after forming an insulator made of a siloxane polymer. By this heat treatment, for example, hydrogenation and baking treatment can be performed simultaneously.
In the present invention, the insulating layer provided with the opening is formed to a thickness of 100 nm to 2 μm. This is because the insulating layer is provided with an opening for connecting the lower layer pattern and the upper layer pattern.
また、本発明において、前記第２の導電層は、銀、金、銅又はインジウム錫酸化物を含む組成物で形成することを特徴とする。これらの材料は、分子をナノオーダーに加工することができ、それらの粒子を溶媒中に分散させれば、液滴吐出法により簡単に描画することができる。 In the present invention, the second conductive layer is formed of a composition containing silver, gold, copper, or indium tin oxide. These materials can process molecules in nano order, and if these particles are dispersed in a solvent, they can be drawn easily by a droplet discharge method.
また、本発明において、上記の第２のステップの後、前記第２の導電層と接しない前記第１の導電層を絶縁化するステップを有することを特徴とする。又は、前記第２の導電層と接しない前記第１の導電層をエッチングするステップを有することを特徴とする。上記の工程は、複数の素子や配線のショートを防止するためであり、必要に応じて行う。また、絶縁化するステップを用いる場合には、上述したように、第１の導電層を０．０１〜１０ｎｍの厚さで形成し、自然酸化で絶縁化すると簡便であり好ましい。 In the present invention, after the second step, there is a step of insulating the first conductive layer that is not in contact with the second conductive layer. Alternatively, the method includes a step of etching the first conductive layer that is not in contact with the second conductive layer. The above process is for preventing a short circuit of a plurality of elements and wirings, and is performed as necessary. In the case of using an insulating step, as described above, it is convenient and preferable that the first conductive layer is formed with a thickness of 0.01 to 10 nm and insulated by natural oxidation.
また本発明は、上記ステップを経て完成した第２の導電層をゲート電極とし、前記絶縁層をゲート絶縁膜とした薄膜トランジスタを形成することを特徴とする。 In addition, the present invention is characterized in that a thin film transistor is formed using the second conductive layer completed through the above steps as a gate electrode and the insulating layer as a gate insulating film.
本発明の配線基板は、珪素の酸化物材料、珪素の窒化物材料、有機材料、珪素と酸素との結合で骨格構造が形成された材料からなる絶縁層に接し、高融点金属からなる第１の導電層と、前記第１の導電層に接し、銀、金、銅又はインジウム錫酸化物からなる第２の導電層を有することを特徴とする。前記第１の導電層は、好適には、０．０１〜１０ｎｍで形成することを特徴とし、また、前記高融点金属とは、Ｔｉ、Ｗ、Ｃｒ、Ａｌ、Ｔａ、Ｎｉ、Ｚｒ、Ｈｆ、Ｖ、Ｉｒ、Ｎｂ、Ｐｄ、Ｐｔ、Ｍｏ、Ｃｏ又はＲｈであることを特徴とする。さらに、本発明は、前記絶縁層をゲート絶縁膜とし、前記第２の導電層をゲート電極とした薄膜トランジスタを提供する。上記の積層構造を有する配線基板と薄膜トランジスタは、密着性、耐剥離性が良好であり、ウエット工程を経ても剥離することがない。 The wiring substrate of the present invention is in contact with an insulating layer made of a silicon oxide material, a silicon nitride material, an organic material, a material in which a skeleton structure is formed by a bond of silicon and oxygen, and is made of a first refractory metal. And a second conductive layer made of silver, gold, copper, or indium tin oxide in contact with the first conductive layer. The first conductive layer is preferably formed with a thickness of 0.01 to 10 nm, and the refractory metal includes Ti, W, Cr, Al, Ta, Ni, Zr, Hf, V, Ir, Nb, Pd, Pt, Mo, Co, or Rh. Furthermore, the present invention provides a thin film transistor in which the insulating layer is a gate insulating film and the second conductive layer is a gate electrode. The wiring substrate and the thin film transistor having the above laminated structure have good adhesion and peeling resistance, and do not peel even after a wet process.
また、本発明の配線基板は、基板上に設けられた絶縁層と、前記絶縁層に接する第１の導電層と、前記第１の導電層に接する第２の導電層とを有し、前記絶縁層は珪素の酸化物材料又は窒化物材料を有し、前記第１の導電層は高融点金属を有し、前記第２の導電層は、銀、金、銅又はインジウム錫酸化物を有することを特徴とする。 The wiring board of the present invention includes an insulating layer provided on the substrate, a first conductive layer in contact with the insulating layer, and a second conductive layer in contact with the first conductive layer, The insulating layer includes an oxide or nitride material of silicon, the first conductive layer includes a refractory metal, and the second conductive layer includes silver, gold, copper, or indium tin oxide. It is characterized by that.
また、本発明の配線基板は、基板上に設けられた絶縁層と、前記絶縁層に接する第１の導電層と、前記第１の導電層に接する第２の導電層とを有し、前記絶縁層は有機材料又は珪素と酸素との結合で骨格構造が形成された材料を有し、前記第１の導電層は高融点金属を有し、前記第２の導電層は、銀、金、銅又はインジウム錫酸化物を有することを特徴とする。 The wiring board of the present invention includes an insulating layer provided on the substrate, a first conductive layer in contact with the insulating layer, and a second conductive layer in contact with the first conductive layer, The insulating layer includes an organic material or a material in which a skeleton structure is formed by a combination of silicon and oxygen, the first conductive layer includes a refractory metal, and the second conductive layer includes silver, gold, It has copper or indium tin oxide.
液滴吐出法により形成された導電層の密着性、耐剥離性を向上させる。さらに下層の薄膜の損傷や破壊を防止する。 Improves adhesion and peel resistance of a conductive layer formed by a droplet discharge method. In addition, damage and destruction of the underlying thin film are prevented.
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる。
（実施の形態１）
Embodiments of the present invention will be described in detail with reference to the drawings. However, the present invention is not limited to the following description, and it is easily understood by those skilled in the art that modes and details can be variously changed without departing from the spirit and scope of the present invention. Therefore, the present invention should not be construed as being limited to the description of the embodiments below. Note that in the structures of the present invention described below, the same reference numerals are used in common in different drawings.
(Embodiment 1)
本発明の実施の形態について、図１を用いて説明する。基板１０は、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス等からなるガラス基板、石英基板、シリコン基板、金属基板、ステンレス基板又は本作製工程の処理温度に耐えうる耐熱性を有するプラスチック基板を用いる（図１（Ａ）参照）。
次に、基板１０上に、絶縁層１１を形成する。絶縁層１１は、ＣＶＤ法、プラズマＣＶＤ法、スパッタリング法、スピンコート法等の公知の方法により、珪素を含む酸化物材料、窒化物材料を用いて、単層又は積層して形成される。
An embodiment of the present invention will be described with reference to FIG. As the
Next, the insulating
続いて、絶縁層１１上に、第１の導電層１２を形成する。第１の導電層１２は、スパッタリング法、蒸着法等の公知の方法により形成される。また、第１の導電層１２は、Ｔｉ、Ｗ、Ｃｒ、Ａｌ、Ｔａ、Ｎｉ、Ｚｒ、Ｈｆ、Ｖ、Ｉｒ、Ｎｂ、Ｐｄ、Ｐｔ、Ｍｏ、Ｃｏ又はＲｈの高融点金属材料で形成することを特徴とする。
なお、第１の導電層１２を自然酸化する工程を後に行う場合には、第１の導電層１２を０．０１〜１０ｎｍの厚さで形成する。但し、０．０１ｎｍの厚さでは、非常に薄く、薄膜の形態をとっていない可能性もあるが、ここでよぶ第１の導電層１２とは、このように、薄膜の形態をとっていない状態も含むものとする。また、第１の導電層１２をより薄く形成するためには、スパッタリング法で形成するとよい。
Subsequently, a first
Note that when the step of naturally oxidizing the first
次に、導電性材料を含む組成物を吐出して、第２の導電層１３を形成する。この第２の導電層１３の形成は、液滴吐出手段１４を用いて行う。液滴吐出手段１４とは、組成物の吐出口を有するノズルや、１つ又は複数のノズルを具備したヘッド等の液滴を吐出する手段を有するものの総称とする。液滴吐出手段１４が具備するノズルの径は、０．０２〜１００μｍ（好適には３０μｍ以下）に設定し、該ノズルから吐出される組成物の吐出量は０．００１ｐｌ〜１００ｐｌ（好適には１０ｐｌ以下）に設定する。吐出量は、ノズルの径の大きさに比例して増加する。また、被処理物とノズルの吐出口との距離は、所望の箇所に滴下するために、出来る限り近づけておくことが好ましく、好適には０．１〜３ｍｍ（好適には１ｍｍ以下）程度に設定する。
Next, the second
液滴吐出手段１４から組成物を吐出する際には、電荷の偏りが生じるために、組成物が正に帯電する傾向があり、この帯電した電荷によって、絶縁層１１が破壊される可能性がある。しかしながら、絶縁層１１は第１の導電層１２で覆われているために、そのような損傷や破壊を防止することができる。
When the composition is discharged from the droplet discharge means 14, the composition of the composition tends to be positively charged due to the bias of the charge. The insulating
吐出口から吐出する組成物は、導電性材料を溶媒に溶解又は分散させたものを用いる。導電性材料とは、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｗ、Ａｌ等の金属、Ｃｄ、Ｚｎの金属硫化物、Ｆｅ、Ｔｉ、Ｓｉ、Ｇｅ、Ｓｉ、Ｚｒ、Ｂａなどの酸化物、ハロゲン化銀の微粒子又は分散性ナノ粒子に相当する。また、透明導電膜として用いられるインジウム錫酸化物（ＩＴＯ）、インジウム錫酸化物と酸化珪素からなるＩＴＳＯ、有機インジウム、有機スズ、酸化亜鉛、窒化チタン等に相当する。
但し、吐出口から吐出する組成物は、比抵抗値を考慮して、金、銀、銅のいずれかの材料を溶媒に溶解又は分散させたものを用いることが好適であり、より好適には、低抵抗な銀、銅を用いるとよい。但し、銀、銅を用いる場合には、不純物対策のため、合わせてバリア膜を設けるとよい。溶媒は、酢酸ブチル、酢酸エチル等のエステル類、イソプロピルアルコール、エチルアルコール等のアルコール類、メチルエチルケトン、アセトン等の有機溶剤等を用いる。組成物の粘度は５０ｃｐ以下が好適であり、これは、乾燥が起こることを防止したり、吐出口から組成物を円滑に吐出できるようにしたりするためである。また、組成物の表面張力は、４０ｍＮ／ｍ以下が好適である。但し、用いる溶媒や、用途に合わせて、組成物の粘度等は適宜調整するとよい。一例として、ＩＴＯや、有機インジウム、有機スズを溶媒に溶解又は分散させた組成物の粘度は５〜５０ｍＰａ・Ｓ、銀を溶媒に溶解又は分散させた組成物の粘度は５〜２０ｍＰａ・Ｓ、金を溶媒に溶解又は分散させた組成物の粘度は１０〜２０ｍＰａ・Ｓに設定するとよい。
A composition in which a conductive material is dissolved or dispersed in a solvent is used as the composition discharged from the discharge port. Conductive materials include metals such as Ag, Au, Cu, Ni, Pt, Pd, Ir, Rh, W, and Al, metal sulfides of Cd, Zn, Fe, Ti, Si, Ge, Si, Zr, Ba It corresponds to oxides such as silver halide fine particles or dispersible nanoparticles. Further, it corresponds to indium tin oxide (ITO) used as a transparent conductive film, ITSO composed of indium tin oxide and silicon oxide, organic indium, organic tin, zinc oxide, titanium nitride, and the like.
However, it is preferable to use a composition in which any of gold, silver and copper is dissolved or dispersed in a solvent in consideration of the specific resistance value, more preferably the composition discharged from the discharge port. It is preferable to use low resistance silver or copper. However, when silver or copper is used, a barrier film may be provided as a countermeasure against impurities. As the solvent, esters such as butyl acetate and ethyl acetate, alcohols such as isopropyl alcohol and ethyl alcohol, organic solvents such as methyl ethyl ketone and acetone are used. The viscosity of the composition is preferably 50 cp or less, in order to prevent the drying from occurring or to smoothly discharge the composition from the discharge port. The surface tension of the composition is preferably 40 mN / m or less. However, the viscosity and the like of the composition may be appropriately adjusted according to the solvent to be used and the application. As an example, the viscosity of a composition in which ITO, organic indium, or organic tin is dissolved or dispersed in a solvent is 5 to 50 mPa · S, the viscosity of a composition in which silver is dissolved or dispersed in a solvent is 5 to 20 mPa · S, The viscosity of the composition in which gold is dissolved or dispersed in a solvent is preferably set to 10 to 20 mPa · S.
各ノズルの径や所望のパターン形状などに依存するが、ノズルの目詰まり防止や高精細なパターンの作製のため、導電体の粒子の径はなるべく小さい方が好ましく、好適には粒径０．１μｍ以下が好ましい。組成物は、電解法、アトマイズ法又は湿式還元法等の公知の方法で形成されるものであり、その粒子サイズは、一般的に約０．０１〜１０μｍである。但し、ガス中蒸発法で形成すると、分散剤で保護されたナノ分子は約７ｎｍと微細であり、またこのナノ粒子は、被覆剤を用いて各粒子の表面を覆うと、溶剤中に凝集がなく、室温で安定に分散し、液体とほぼ同じ挙動を示す。従って、被覆剤を用いることが好ましい。 Although depending on the diameter of each nozzle and the desired pattern shape, the diameter of the conductor particles is preferably as small as possible for preventing nozzle clogging and producing a high-definition pattern. 1 μm or less is preferable. The composition is formed by a known method such as an electrolytic method, an atomizing method, or a wet reduction method, and its particle size is generally about 0.01 to 10 μm. However, when formed in a gas evaporation method, the nanomolecules protected with the dispersant are as fine as about 7 nm. When the surface of each particle is covered with a coating agent, the nanoparticles are aggregated in the solvent. And stably disperse at room temperature and shows almost the same behavior as liquid. Therefore, it is preferable to use a coating agent.
組成物を吐出する工程は、減圧下で行うと、組成物を吐出して被処理物に着弾するまでの間に、該組成物の溶媒が揮発し、後の乾燥と焼成の工程を省略することができる。また、減圧下で行うと、導電体の表面に酸化膜などが形成されないため好ましい。また、組成物を吐出後、乾燥と焼成の一方又は両方の工程を行う。乾燥と焼成の工程は、両工程とも加熱処理の工程であるが、例えば、乾燥は１００度で３分間、焼成は２００〜３５０度で１５分間〜３０分間で行うもので、その目的、温度と時間が異なるものである。乾燥の工程、焼成の工程は、常圧下又は減圧下で、レーザ光の照射や瞬間熱アニール、加熱炉などにより行う。なお、この加熱処理を行うタイミングは特に限定されない。乾燥と焼成の工程を良好に行うためには、基板を加熱しておいてもよく、そのときの温度は、基板等の材質に依存するが、一般的には１００〜８００度（好ましくは２００〜３５０度）とする。本工程により、組成物中の溶媒の揮発、又は化学的に分散剤を除去するとともに、周囲の樹脂が硬化収縮することで、ナノ粒子間を接触させ、融合と融着を加速する。 When the step of discharging the composition is performed under reduced pressure, the solvent of the composition is volatilized between the time of discharging the composition and landing on the object to be processed, and the subsequent drying and baking steps are omitted. be able to. Further, it is preferable to perform under reduced pressure because an oxide film or the like is not formed on the surface of the conductor. In addition, after discharging the composition, one or both steps of drying and baking are performed. The drying and baking steps are both heat treatment steps. For example, drying is performed at 100 degrees for 3 minutes, and baking is performed at 200 to 350 degrees for 15 minutes to 30 minutes. Time is different. The drying process and the firing process are performed under normal pressure or reduced pressure by laser light irradiation, rapid thermal annealing, a heating furnace, or the like. In addition, the timing which performs this heat processing is not specifically limited. In order to satisfactorily perform the drying and firing steps, the substrate may be heated, and the temperature at that time depends on the material of the substrate or the like, but is generally 100 to 800 degrees (preferably 200). ~ 350 degrees). By this step, the solvent in the composition is volatilized or the dispersant is chemically removed, and the surrounding resin is cured and contracted to bring the nanoparticles into contact with each other, thereby accelerating fusion and fusion.
レーザ光の照射は、連続発振またはパルス発振の気体レーザ又は固体レーザを用いれば良い。前者の気体レーザとしては、エキシマレーザ、ＹＡＧレーザ等が挙げられ、後者の固体レーザとしては、Ｃｒ、Ｎｄ等がドーピングされたＹＡＧ、ＹＶＯ4等の結晶を使ったレーザ等が挙げられる。なお、レーザ光の吸収率の関係から、連続発振のレーザを用いることが好ましい。また、パルス発振と連続発振を組み合わせたハイブリッドのレーザ照射方法を用いてもよい。但し、基板１０の耐熱性に依っては、レーザ光の照射による加熱処理は、該基板１０が破壊しないように、数マイクロ秒から数十秒の間で瞬間的に行うとよい。
瞬間熱アニール（ＲＴＡ）は、不活性ガスの雰囲気下で、紫外光乃至赤外光を照射する赤外ランプやハロゲンランプなどを用いて、急激に温度を上昇させ、数分〜数マイクロ秒の間で瞬間的に熱を加えて行う。この処理は瞬間的に行うために、実質的に最表面の薄膜のみを加熱することができ、下層の膜には影響を与えない。つまり、プラスチック基板等の耐熱性が弱い基板にも影響を与えない。
For the laser light irradiation, a continuous wave or pulsed gas laser or solid-state laser may be used. Examples of the former gas laser include an excimer laser and a YAG laser, and examples of the latter solid laser include a laser using a crystal such as YAG or YVO 4 doped with Cr, Nd, or the like. Note that it is preferable to use a continuous wave laser because of the absorption rate of the laser light. Alternatively, a hybrid laser irradiation method combining pulse oscillation and continuous oscillation may be used. However, depending on the heat resistance of the
Instantaneous thermal annealing (RTA) uses an infrared lamp or a halogen lamp that irradiates ultraviolet light or infrared light in an inert gas atmosphere, and rapidly raises the temperature for several minutes to several microseconds. This is done by applying heat instantaneously. Since this treatment is performed instantaneously, only the outermost thin film can be heated substantially without affecting the lower layer film. That is, it does not affect a substrate having low heat resistance such as a plastic substrate.
上記工程を経て、絶縁層１１、第１の導電層１２及び第２の導電層１３が完成する。なお、絶縁層１１上に第１の導電層１２が覆われた状態のままだと、素子や配線がショートする可能性がある場合には、下記の２つの工程のうち、どちらかの工程を行う。
１つは、第２の導電層１３と重ならない第１の導電層１２を絶縁化して、絶縁層１６を形成する工程である（図１（Ｃ）参照）。より詳しくは、第２の導電層１３と重ならない第１の導電層１２を酸化して絶縁化する。このように、第１の導電層１２を絶縁化する場合には、第１の導電層１２を０．０１〜１０ｎｍの厚さで形成しておくことが好適であり、そうすると、自然酸化して絶縁層となる。なお、自然酸化する方法としては、酸素雰囲気下に晒す方法を用いてもよいし、熱処理を行う方法を用いてもよい。
もう１つは、第２の導電層１３をマスクとして、第１の導電層１２をエッチングして、導電層１７を形成する工程である（図１（Ｄ）参照）。
Through the above steps, the insulating
One is a step of insulating the first
The other is a step of forming the
上記のように形成された第２の導電層は配線として用いてもよいし、第２の導電層１３をゲート電極、絶縁層１１をゲート絶縁膜として、薄膜トランジスタの１つの構成要素として用いてもよい。なお、上記の工程を経て完成した導電層を覆うように保護膜を形成してもよく、該保護膜としては、珪素の酸化物材料又は窒化物材料等の公知の材料で形成すればよいが、好適には、緻密な膜質を有する窒化珪素膜を用いるとよい。
The second conductive layer formed as described above may be used as a wiring, or the second
上記のように、絶縁層１１と、液滴吐出法で形成する第２の導電層１３の間に、第１の導電層１２を形成する本発明は、密着性、耐剥離性を向上させ、なおかつ下層の薄膜の損傷や破壊を防止することができる。
（実施の形態２）
As described above, the present invention in which the first
(Embodiment 2)
本発明の実施の形態について、図２を用いて説明する。基板２０は、ガラス基板、石英基板等を用いる（図２（Ａ））。次に、基板２０上に、導電体層（導体層、導電層ともいう）又は半導体層２１を形成する。ここでは、半導体層２１を例示する。なお、必要に応じて、基板２０からの不純物の侵入を防止するために、基板２０上に下地膜を形成するとよい。
An embodiment of the present invention will be described with reference to FIG. As the
次に、基板２０上に、絶縁層２２を形成する。絶縁層２２は、プラズマＣＶＤ法、スパッタリング法、ＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）法、スピンコート法及び液滴吐出法等の公知の方法を用いて、５０ｎｍ〜５μｍ（好適には１００ｎｍ〜２μｍ）の厚さで形成する。絶縁層２２の材料としては、酸化珪素膜、窒化珪素膜、窒化酸化珪素膜及び酸化窒化珪素膜などの珪素を含む材料、アクリル、ベンゾシクロブテン、パリレン、フレア、透過性を有するポリイミドなどの有機材料、シロキサン系ポリマー等の重合によってできた化合物材料、水溶性ホモポリマーと水溶性共重合体を含む組成物等を用いる。
Next, the insulating
有機材料は、その平坦性が優れているため、後に導電体を成膜した際にも、段差部で膜厚が極端に薄くなったり、断線が起こったりすることがなく、好適である。また、有機材料は、誘電率が低い。そのため、複数の配線の層間絶縁体として用いると、配線容量が低減し、多層配線を形成することが可能となり、高性能化及び高機能化が実現される。但し、有機材料は、脱ガス発生の防止のため、その下層と上層に、珪素を含む無機材料で薄膜を形成するとよい。具体的には、プラズマＣＶＤ法やスパッタリング法により、窒化酸化珪素膜や窒化珪素膜を形成するとよい。
シロキサン系ポリマーは、珪素と酸素との結合で骨格構造が構成され置換基に少なくとも水素を含む材料、又は、置換基にフッ素、アルキル基、または芳香族炭化水素のうち少なくとも１種を有する材料の代表例として挙げたものであり、上記条件の範疇にある様々な材料を用いることができる。このシロキサン系ポリマーは、平坦性に優れており、また透明性や耐熱性をも有し、シロキサンポリマーからなる絶縁体を形成後に３００度〜６００度程度以下の温度で加熱処理を行うことができる。この加熱処理により、例えば水素化と焼成の処理を同時に行うことができる。
Since the organic material has excellent flatness, the film thickness is not extremely reduced at the step portion or disconnection occurs even when the conductor is formed later. Organic materials have a low dielectric constant. Therefore, when used as an interlayer insulator for a plurality of wirings, the wiring capacity is reduced, multilayer wiring can be formed, and high performance and high functionality are realized. However, the organic material is preferably formed of a thin film of an inorganic material containing silicon in the lower layer and the upper layer in order to prevent outgassing. Specifically, a silicon nitride oxide film or a silicon nitride film is preferably formed by a plasma CVD method or a sputtering method.
A siloxane-based polymer is a material having a skeleton structure formed of a bond of silicon and oxygen and containing at least hydrogen as a substituent, or a material having at least one of fluorine, an alkyl group, or an aromatic hydrocarbon as a substituent. These are given as representative examples, and various materials within the above conditions can be used. This siloxane-based polymer is excellent in flatness, has transparency and heat resistance, and can be heat-treated at a temperature of about 300 ° C. to 600 ° C. or less after forming an insulator made of a siloxane polymer. . By this heat treatment, for example, hydrogenation and baking treatment can be performed simultaneously.
次に、フォトリソグラフィ技術を用いて、絶縁層２２をパターン加工して、開口部（コンタクトホール）２３を形成する。ウエットエッチング、ドライエッチングのいずれの方法を用いても構わないが、ドライエッチングを用いると、高アスペクト比（３以上）の開口部２３を形成できるため、多層配線を形成する場合には、ドライエッチング法を用いるとよい。また、開口部２３を形成する際に用いるマスクは、ポリイミドやアクリル等の有機材料を用いて、液滴吐出法により形成してもよい。
Next, the insulating
なお、開口部２３の形成には、フォトリソグラフィ技術ではなく、液滴吐出法を用いてもよく、この場合、ノズルから、ウエットエッチング液を吐出することで行う。但し、開口部２３のアスペクト比の制御のため、水などの溶媒で適宜洗浄する工程を追加するとよい。勿論、この洗浄の工程も、液滴吐出法を用いて、ノズルから吐出する液滴を水に交換するか、または、溶液が充填されたヘッドを交換すると、同一の装置で連続処理が可能となり、処理時間の観点から好ましい。上記のいずれかの方法によって、開口部２３の形成後、下層の半導体層２１が露出した状態となる。
Note that the
続いて、絶縁層２２上に、第１の導電層２４を形成する。第１の導電層２４は、スパッタリング法、蒸着法、スピンコート法等の公知の方法により形成される。また、第１の導電層２４、Ｔｉ、Ｗ、Ｃｒ、Ａｌ、Ｔａ、Ｎｉ、Ｚｒ、Ｈｆ、Ｖ、Ｉｒ、Ｎｂ、Ｐｄ、Ｐｔ、Ｍｏ、Ｃｏ又はＲｈの材料で形成することを特徴とする。
なお、第１の導電層２４を自然酸化する工程を後に行う場合には、第１の導電層２４を０．０１〜１０ｎｍの厚さで形成する。但し、０．０１ｎｍの厚さでは、非常に薄く、薄膜の形態をとっていない可能性もあるが、ここでよぶ第１の導電層２４とは、このように、薄膜の形態をとっていない状態も含むものとする。また、第１の導電層２４をより薄く形成するためには、スパッタリング法で形成するとよい。
Subsequently, a first
Note that when the step of naturally oxidizing the first
第１の導電層２４は、後に形成する第２の導電層２５と絶縁層２２との密着性を向上させるだけではなく、バリア層として機能するものであり、埋め込み性を付与し、さらにコンタクト抵抗の低減と安定化をもたらす。特に、後に形成する第２の導電層２５を銀や銅で構成する場合には、第１の導電層２４の形成は、不純物対策に有効となる。
The first
次に、導電性材料を含む組成物を吐出して、第２の導電層２５を形成する。この第２の導電層２５の形成は、液滴吐出手段２６を用いて行う。液滴吐出手段２６から組成物を吐出する際には、電荷の偏りが生じるために、組成物が正に帯電する傾向があり、この帯電した電荷によって、絶縁層２２が破壊される可能性がある。しかしながら、絶縁層２２は第１の導電層２４で覆われているために、そのような損傷や破壊を防止することができる。
Next, a composition containing a conductive material is discharged to form the second
上記工程を経て、絶縁層２２、第１の導電層２４及び第２の導電層２５が完成する。なお、絶縁層２２上に第１の導電層２４が覆われた状態のままだと、素子や配線がショートする可能性がある場合には、下記の２つの工程のうち、どちらかの工程を行う。
１つは、第２の導電層２５と重ならない第１の導電層２４を絶縁化して、絶縁層２７を形成する工程である（図２（Ｃ）参照）。詳しくは、第２の導電層２５と重ならない第１の導電層２４を酸化して絶縁化する。このように、第１の導電層２４を絶縁化する場合には、第１の導電層２４を０．０１〜１０ｎｍの厚さで形成しておくことが好適であり、そうすると、自然酸化して絶縁層となる。なお、自然酸化する方法としては、酸素雰囲気下に晒す方法を用いてもよいし、熱処理を行う方法を用いてもよい。
また、もう１つは、第２の導電層２５をマスクとして、第１の導電層２４をエッチングして、導電層２８を形成する工程である（図２（Ｄ）参照）。
Through the above steps, the insulating
One is a step of insulating the first
The other is a step of forming the
上記のように形成された第２の導電層は、上層と下層を接続する配線として用いるとよい。また、図示しないが、本発明に従って形成された導電層を積層すれば、多層配線を形成することが可能となる。多層配線は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）などの半導体素子を多数組み込む必要がある機能回路に用いることが好適であり、高集積化を可能とし、大幅な小型化が実現され、さらに、配線を引き回す必要がないため、高速化が実現する。なお、上記の工程を経て完成した導電層を覆うように保護膜を形成してもよく、該保護膜としては、珪素の酸化物材料又は窒化物材料等の公知の材料で形成すればよいが、好適には、緻密な膜質を有する窒化珪素膜を用いるとよい。 The second conductive layer formed as described above is preferably used as a wiring connecting the upper layer and the lower layer. Although not shown in the drawing, a multilayer wiring can be formed by laminating conductive layers formed according to the present invention. The multilayer wiring is suitable for use in a functional circuit that needs to incorporate a large number of semiconductor elements such as a CPU (Central Processing Unit), enables high integration, realizes a large size reduction, and further leads the wiring. Since it is not necessary, high speed is realized. Note that a protective film may be formed so as to cover the conductive layer completed through the above steps, and the protective film may be formed of a known material such as a silicon oxide material or a nitride material. Preferably, a silicon nitride film having a dense film quality is used.
上記のように、絶縁層２２と、液滴吐出法で形成する第２の導電層２５の間に、第１の導電層２４を形成する本発明は、密着性、耐剥離性を向上させ、なおかつ下層の薄膜の損傷や破壊を防止することができる。本実施の形態は、上記の実施の形態と自由に組み合わせることができる。
（実施の形態３）
As described above, the present invention in which the first
(Embodiment 3)
本発明の実施の形態について、図３〜図７を用いて説明する。より詳しくは、本発明を適用した薄膜トランジスタの作製方法、該薄膜トランジスタを用いた表示装置の作製方法について説明する。まず、ゲート電極とソース・ドレイン配線の作製に本発明を適用した、チャネルエッチ型の薄膜トランジスタの作製方法と、前記薄膜トランジスタを用いた表示装置の作製方法について、図３、図５（Ａ）を用いて説明する。チャネルエッチ型のトランジスタは、非晶質半導体（アモルファスシリコン、ａ−Ｓｉ）をチャネル部としたトランジスタである。 An embodiment of the present invention will be described with reference to FIGS. More specifically, a method for manufacturing a thin film transistor to which the present invention is applied and a method for manufacturing a display device using the thin film transistor are described. First, a method for manufacturing a channel-etched thin film transistor and a method for manufacturing a display device using the thin film transistor, in which the present invention is applied to manufacturing a gate electrode and a source / drain wiring, are described with reference to FIGS. I will explain. The channel etch type transistor is a transistor using an amorphous semiconductor (amorphous silicon, a-Si) as a channel portion.
基板２００上に、Ｔｉ、Ｗ、Ｃｒ、Ａｌ、Ｔａ、Ｎｉ、Ｚｒ、Ｈｆ、Ｖ、Ｉｒ、Ｎｂ、Ｐｄ、Ｐｔ、Ｍｏ、Ｃｏ又はＲｈ等の高融点金属材料で、公知の方法により、導電層２０１を形成する（図３（Ａ）参照）。次に、導電性材料を含む組成物を吐出して、後にゲート電極として機能する導電層２０２を形成する。この導電層２０２の形成は、液滴吐出手段を用いて行う。次に、導電層２０１のうち、導電層２０２と重ならない部分を絶縁化して、絶縁層２１９を形成する。なお、後に、導電層２０１を自然酸化する工程を行う場合には、該導電層２０１を０．０１〜１０ｎｍの厚さで形成する。
A refractory metal material such as Ti, W, Cr, Al, Ta, Ni, Zr, Hf, V, Ir, Nb, Pd, Pt, Mo, Co, or Rh is formed on the
次に、ゲート絶縁膜として機能する絶縁層２０３、非晶質半導体層２０４、Ｎ型非晶質半導体層２０５を積層して形成する（図３（Ｂ）参照）。続いて、レジストやポリイミド等の絶縁体からなるマスク２０６を形成し、該マスク２０６を用いて、非晶質半導体層２０４、Ｎ型非晶質半導体層２０５を同時にパターン加工して、非晶質半導体層２０７、Ｎ型非晶質半導体層を形成する。マスク２０６を除去した後、導電性材料を含む組成物を吐出して、導電層２１０、２１１を形成し、該導電層２１０、２１１をマスクとして、Ｎ型非晶質半導体層をパターン加工して、Ｎ型非晶質半導体層２０８、２０９を形成する（図３（Ｃ）参照）。なお、図示しないが、導電層２１０、２１１を形成する前に、高融点金属からなる導電層を形成してもよく、そうすると、導電層２１０、２１１の耐剥離性、密着性が向上する。
Next, an insulating
上記工程を経て、チャネルエッチ型の薄膜トランジスタが完成する。次に、絶縁層２１２、２１３、２１４を積層形成し、フォトリソグラフィ技術を用いて、これらの絶縁層に開口部を形成する（図３（Ｄ）参照）。絶縁層２１３としては、有機材料、シロキサン系ポリマー等の重合によってできた化合物材料で形成することが好ましい。そして、有機材料を用いた場合には、脱ガス発生の防止のため、絶縁層２１２、２１４に、珪素を含む無機材料で薄膜を形成するとよい。
Through the above steps, a channel etch type thin film transistor is completed. Next, the insulating
その後、絶縁層２１４上に、Ｔｉ、Ｗ、Ｃｒ、Ａｌ、Ｔａ、Ｎｉ、Ｚｒ、Ｈｆ、Ｖ、Ｉｒ、Ｎｂ、Ｐｄ、Ｐｔ、Ｍｏ、Ｃｏ又はＲｈの材料で導電層２１５を形成する。なお、導電層２１５を自然酸化する工程を後に行う場合には、該導電層２１５を０．０１〜１０ｎｍの厚さで形成する。次に、導電性材料を含む組成物を吐出して、導電層２２５を形成する。この導電層２２５の形成も液滴吐出手段を用いて行う。次に、導電層２１５のうち、導電層２２５と重ならない部分を絶縁化して、絶縁層２１６を形成する。
After that, a
続いて、導電層２２５と接するように、導電性材料を含む組成物を吐出して、導電層２１７、２１８を形成する（図５（Ａ）参照）。導電層２１７、２１８は、透光性を有する導電性材料により形成し、具体的には、インジウム錫酸化物、ＩＴＯと酸化珪素から構成されるＩＴＳＯを用いて形成する。続いて、土手となる絶縁層２２３を形成し、導電層２１８に接するように、電界発光層２２０、導電層２２１、遮蔽体２２２を積層形成して、発光素子を用いた表示機能を有する表示装置が完成する。上記構成では、発光素子を駆動するトランジスタがＮ型トランジスタであり、導電層２１８が陰極、導電層２２１が陽極に相当する。そして、発光素子から発せられる光は、基板２００側に出射する、下面出射を行う表示装置が完成する。上記の作製工程において、液滴吐出方法により導電層２０２、２２５を作製する前に、導電層２０１、２１５を形成しておくことで、該導電層２０２、２２５の密着性、耐剥離性を向上させ、下層の薄膜の損傷や破壊を防止することができる。また、導電層２１５は、バリア膜としても機能する。
Next, a composition containing a conductive material is discharged so as to be in contact with the
続いて、ゲート電極の作製に本発明を適用した、チャネル保護型の薄膜トランジスタの作製方法と、前記薄膜トランジスタを用いた表示装置の作製方法について、図４、図５（Ｂ）を用いて説明する。チャネル保護型のトランジスタは、非晶質半導体をチャネル部としたトランジスタである。 Next, a method for manufacturing a channel protective thin film transistor in which the present invention is applied to manufacturing a gate electrode and a method for manufacturing a display device using the thin film transistor will be described with reference to FIGS. The channel protection type transistor is a transistor using an amorphous semiconductor as a channel portion.
基板２５０上に、高融点金属材料で導電層２５１を形成する（図４（Ａ）参照）。次に、導電性材料を含む組成物を吐出して、後にゲート電極として機能する導電層２５２を形成する。この導電層２５２の形成は、液滴吐出手段を用いて行う。次に、導電層２５１のうち、導電層２５２と重ならない部分を酸化して、絶縁層２６２を形成する。なお、導電層２０１を自然酸化する工程を後に行う場合には、該導電層２０１を０．０１〜１０ｎｍの厚さで形成する。
A
次に、ゲート絶縁膜として機能する絶縁層２５３、非晶質半導体層２５４、絶縁層２５６、Ｎ型非晶質半導体層２５５を積層して形成する（図４（Ｂ）参照）。絶縁層２５６は、全面に絶縁膜を形成後にフォトリソグラフィ技術を用いて形成してもよいし、液滴吐出方法により形成してもよい。なお、フォトリソグラフィ技術を用いる際には、ゲート電極として機能する導電層２５２を用いて裏面露光して形成するとよい。そうすれば、レジスト塗布の工程を省略することができる。
Next, an insulating
続いて、レジストやポリイミド等の絶縁体からなるマスク２５７を形成し、該マスク２５７を用いて、非晶質半導体層２５４、Ｎ型非晶質半導体層２５５を同時にパターン加工して、非晶質半導体層２６６、Ｎ型非晶質半導体層を形成する（図４（Ｃ）参照）。次に、導電性材料を含む組成物を吐出して、導電層２５８、２５９を形成し、該導電層２５８、２５９をマスクとして、Ｎ型非晶質半導体層をパターニングして、Ｎ型非晶質半導体層２６０、２６１を形成する。
Subsequently, a
上記工程を経て、チャネル保護型の薄膜トランジスタが完成する。次に、導電層２５９に接するように、導電性材料を含む組成物を吐出して、画素電極として機能する導電層２６７を形成する。続いて、土手となる絶縁層２７２を形成し、導電層２６７に接するように、電界発光層２７０、導電層２７１を積層形成して、発光素子を用いた表示機能を有する表示装置が完成する（図５（Ｂ）参照）。上記構成では、発光素子を駆動するトランジスタがＮ型トランジスタであり、導電層２６７が陽極、導電層２７１が陰極に相当する。そして、発光素子から発せられる光は、基板２００とは反対側に出射する、上面出射を行う表示装置が完成する。上記作製工程において、導電層２５２の作製前に、導電層２５１を形成しておくことで、該導電層２５２の密着性、耐剥離性を向上させることができる。
Through the above steps, a channel protective thin film transistor is completed. Next, a
なお、上記の図５（Ｂ）に示す構造では、発光素子は上面出射を行うため、導電層２６７として反射性を有する材料を用いて形成するか、又は、導電層２６７の下層に反射性を有する材料からなる層を形成するとよい。
Note that in the structure illustrated in FIG. 5B, since the light-emitting element emits light from the top surface, the
なお、図５（Ｃ）は、図５（Ａ）（Ｂ）に示す構造の等価回路図を示したものであり、より詳しくは、Ｎ型の駆動用トランジスタ２３０と発光素子２３１の等価回路図を示したものである。
FIG. 5C shows an equivalent circuit diagram of the structure shown in FIGS. 5A and 5B. More specifically, FIG. 5C shows an equivalent circuit diagram of the N-
続いて、ゲート電極の作製に本発明を適用した、順スタガ型の薄膜トランジスタの作製方法について、図６を用いて説明する。このトランジスタは、非晶質半導体をチャネル部としたトランジスタである。 Next, a method for manufacturing a forward staggered thin film transistor in which the present invention is applied to manufacturing a gate electrode will be described with reference to FIGS. This transistor is a transistor using an amorphous semiconductor as a channel portion.
基板３０上にスパッタリング法やＣＶＤ法等の公知の方法により、Ｗ、Ａｌ、Ｔａ等の材料を用いて、１００〜８００ｎｍの厚さで導電膜３１を形成し、次に、プラズマＣＶＤ法等の公知の方法により、Ｎ型非晶質半導体３２を５０〜２００ｎｍの厚さで形成する（図６（Ａ）参照）。続いて、レジストやポリイミド等の絶縁体からなるマスク３３、３４を形成する。そして、マスク３３、３４を用いて、導電膜３１とＮ型非晶質半導体３２を同時にパターニングして、導電層３５、３６、Ｎ型非晶質半導体層３７、３８を形成する。この際、できるだけテーパー形状になるように形成する。続いて、アッシング装置、剥離装置を用いてマスク３３、３４を除去し、Ｎ型非晶質半導体層３７、３８に接するように、ＣＶＤ法等により、５０〜２００ｎｍの厚さで半導体層４０を形成する（図６（Ｂ）参照）。半導体層４０としては、非晶質半導体や非晶質半導体の中に結晶粒が分散するように存在しているセミアモルファス半導体（以下ＳＡＳと表記）を用いてもよい。
A
ＳＡＳを用いたトランジスタは、その移動度が２〜２０ｃｍ2／Ｖ・ｓｅｃと、非晶質半導体を用いたトランジスタの２〜２０倍の電界効果移動度を有し、非晶質と結晶構造（単結晶、多結晶を含む）の中間的な構造の半導体である。この半導体は、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質なものであり、その粒径を０．５〜２０ｎｍとして非単結晶半導体中に分散させて存在せしめることが可能である。また、未結合手（ダングリングボンド）の中和剤として水素またはハロゲンを少なくとも１原子％またはそれ以上含ませている。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで安定性が増し良好なＳＡＳが得られる。 A transistor using SAS has a field effect mobility of 2 to 20 cm 2 / V · sec, 2 to 20 times that of a transistor using an amorphous semiconductor, and has an amorphous and crystalline structure ( A semiconductor having an intermediate structure (including single crystal and polycrystal). This semiconductor is a semiconductor having a third state which is stable in terms of free energy, and is a crystalline material having a short-range order and lattice strain, and having a grain size of 0.5 to 20 nm. It can be dispersed in a semiconductor. Further, hydrogen or halogen is contained at least 1 atomic% or more as a neutralizing agent for dangling bonds. Further, by adding a rare gas element such as helium, argon, krypton, or neon to further promote lattice distortion, stability is improved and a favorable SAS can be obtained.
続いて、マスク３９を形成し、該マスク３９を用いて、半導体層４０をパターン加工して、半導体層４５を形成する（図６（Ｃ）参照）。マスク３９を除去した後、ＣＶＤ法等の公知の方法により、ゲート絶縁膜となる絶縁膜４１を４０〜２００ｎｍの厚さで形成する。次に、スパッタリング法又はＣＶＤ法等の公知の方法により、導電層４３を０．５〜１０ｎｍの厚さで形成する。続いて、導電性材料を含む組成物を吐出して、導電層４４を形成する。その後、必要に応じて焼成処理を行う。また、導電層４３のうち、導電層４４と重ならない領域を絶縁化して、絶縁層４６を形成する（図６（Ｄ）参照）。
上記工程を経て、薄膜トランジスタが完成する。上記工程において、導電層４４の作製前に、薄い膜厚の導電層４３を形成しておくことで、導電層４４の密着性、耐剥離性を向上させることができる。
なお、上述した図３〜図５の作製工程に示すように、この薄膜トランジスタにも、上層に発光素子や液晶素子等の表示素子を形成してもよく、そうすると、表示機能を有する表示装置が完成する。
Subsequently, a
Through the above process, a thin film transistor is completed. In the above process, by forming the thin
Note that, as shown in the manufacturing steps of FIGS. 3 to 5 described above, a display element such as a light emitting element or a liquid crystal element may be formed on the thin film transistor, and a display device having a display function is completed. To do.
続いて、ゲート電極の作製に本発明を適用した、トップゲート型の薄膜トランジスタの作製方法について、図７を用いて説明する。このトランジスタは、多結晶半導体をチャネル部としたトランジスタである。 Next, a method for manufacturing a top-gate thin film transistor in which the present invention is applied to manufacturing a gate electrode will be described with reference to FIGS. This transistor is a transistor using a polycrystalline semiconductor as a channel portion.
基板３００上に非晶質半導体を形成し、レーザ結晶化等の公知の結晶化法を用いて結晶化して、多結晶半導体とする。続いて、半導体上に絶縁層３０４を形成する（図７（Ａ）参照）。なお必要に応じて基板３００上に下地膜となる絶縁膜を形成して、該基板３００からの不純物の侵入を防止するとよい。次に、絶縁層３０４上に、高融点金属材料で導電層３０５を形成する。なお、後に、導電層３０５を自然酸化する工程を行う場合には、該導電層３０５を０．０１〜１０ｎｍの厚さで形成する。次に、導電性材料を含む組成物を吐出して、後にゲート電極として機能する導電層３０６を形成する。この導電層３０６の形成は、液滴吐出手段を用いて行う。次に、導電層３０５のうち、露出した領域を絶縁化して、絶縁層３２０を形成する。続いて、導電層３０６をマスクとして、半導体に不純物を添加して、不純物が添加された不純物領域３０２、３０３と、チャネル形成領域３０１を形成する。
An amorphous semiconductor is formed over the
続いて、絶縁層３０７を形成後、フォトリソグラフィ技術を用いて、該絶縁層３０７に開口部を形成する。そして、開口部を充填するように、導電性材料を含む組成物を吐出して、導電層３０８、３０９を形成する。次いで、導電層３０８に接するように、画素電極として機能する導電層３１０を形成し、続いて、配向膜３１１を形成する。そして、カラーフィルタ３１５、対向電極３１４及び配向膜３１３が形成された基板３１６を準備し、基板３００と３１６とを、シール材（図示せず）の加熱硬化により貼り合わせる。その後、液晶３１２を注入すると、液晶素子を用いた表示機能を具備した表示装置が完成する。基板３１６、３００には、偏光板３１７、３１８が貼り付けられる。上記工程において、導電層３０６の作製前に、薄い膜厚の導電層を形成しておくことで、導電層３０６の密着性、耐剥離性を向上させることができる。本実施の形態は、上記の実施の形態と自由に組み合わせることができる。
Subsequently, after forming the insulating
本実施例では、本発明を用いて形成した導電層の密着性の評価を行った実験の結果と、該導電層の透過率を測定した結果について説明する。まず、各実験に用いるサンプルの作製方法について説明する。石英基板上に、０．５ｎｍ、１．０ｎｍ、２．０ｎｍ、５．０ｎｍの各々の厚さで、スパッタリング法により、チタン（Ｔｉ）の薄膜を形成した。次いで、チタン上に、銀を含む組成物を吐出して、線幅が２００μｍの配線を形成した。続いて、第１の加熱処理として、２３０℃で１時間焼成した。その後、第２の加熱処理として２５０℃で１時間焼成したサンプル、３００℃で１時間焼成したサンプル、３５０℃で１時間焼成したサンプル、４１０℃で１時間焼成したサンプルを形成した。また、チタンの薄膜を形成しなかったサンプル、第２の加熱処理を行わなかったサンプルを形成した。上記のように形成したサンプル（計２５個）に対して、テープテスト、フッ酸処理テストの２つの実験を行って、密着性の評価を行った。 In this example, a result of an experiment in which adhesion of a conductive layer formed using the present invention was evaluated and a result of measuring the transmittance of the conductive layer will be described. First, a method for manufacturing a sample used in each experiment will be described. A thin film of titanium (Ti) was formed on a quartz substrate by sputtering at a thickness of 0.5 nm, 1.0 nm, 2.0 nm, and 5.0 nm. Next, a composition containing silver was discharged on titanium to form a wiring having a line width of 200 μm. Subsequently, baking was performed at 230 ° C. for 1 hour as the first heat treatment. Then, as a second heat treatment, a sample fired at 250 ° C. for 1 hour, a sample fired at 300 ° C. for 1 hour, a sample fired at 350 ° C. for 1 hour, and a sample fired at 410 ° C. for 1 hour were formed. In addition, a sample in which the titanium thin film was not formed and a sample in which the second heat treatment was not performed were formed. Two samples of a tape test and a hydrofluoric acid treatment test were performed on the samples (25 in total) formed as described above to evaluate the adhesion.
まず、テープテストの結果について説明する。テープテストは、銀を含む組成物で形成した配線の中央にカッターで切り込みを入れ、全面にテープを貼って密着させた後、物理的手段によりテープを引き剥がすことで評価を行ったものであり、表１にその結果を示す。表１に示すように、チタンを形成しなかったサンプルでは、いずれの温度条件においても、配線が剥がれた。一方、チタンを形成したサンプルでは、全ての温度条件において、配線は剥がれなかった。上記結果により、チタンと銀の組成物の密着性は良好であり、また、チタンの膜厚（０．５ｎｍ、１．０ｎｍ）が非常に薄くても、密着性が良好であることが判明した。 First, the results of the tape test will be described. The tape test was evaluated by cutting the tape with physical means after cutting it with a cutter in the center of the wiring formed with the silver-containing composition, sticking the tape on the entire surface and making it adhere. Table 1 shows the results. As shown in Table 1, in the sample in which titanium was not formed, the wiring was peeled off at any temperature condition. On the other hand, in the sample in which titanium was formed, the wiring did not peel off under all temperature conditions. From the above results, it was found that the adhesion between the titanium and silver compositions was good, and that the adhesion was good even when the titanium film thickness (0.5 nm, 1.0 nm) was very thin. .
次に、フッ酸処理テストの結果について説明する。フッ酸処理テストは、各サンプルをフッ酸に浸した後、配線の剥がれを検査することで評価を行ったものであり、表２にその結果を示す。なお、フッ酸処理は、１０秒間行い、配線の剥がれがみられない場合に、１０秒間のフッ酸処理を繰り返し行った。表２にその結果を示す。表２に示すように、チタンを形成したサンプルでは、９回のフッ酸処理、つまり、合計９０秒間のフッ酸処理を行っても、配線は剥がれなかった。一方、チタンを形成しなかったサンプルでは、第２の加熱処理として２５０℃で１時間加熱したサンプルは、８回目のフッ酸処理、つまり８０秒間のフッ酸処理を行った後に、配線が剥がれてしまった。また、３００℃で１時間加熱したサンプルは、６回目のフッ酸処理、つまり６０秒間のフッ酸処理を行った後、配線が剥がれてしまった。上記結果より、チタンと銀の組成物の密着性は良好であることが判明した。 Next, the results of the hydrofluoric acid treatment test will be described. In the hydrofluoric acid treatment test, each sample was immersed in hydrofluoric acid and then evaluated by inspecting the peeling of the wiring. Table 2 shows the results. Note that the hydrofluoric acid treatment was performed for 10 seconds, and when the wiring was not peeled off, the hydrofluoric acid treatment was repeated for 10 seconds. Table 2 shows the results. As shown in Table 2, in the sample in which titanium was formed, the wiring was not peeled off even after 9 hydrofluoric acid treatments, that is, hydrofluoric acid treatment for a total of 90 seconds. On the other hand, in the sample in which titanium was not formed, in the sample heated at 250 ° C. for 1 hour as the second heat treatment, the wiring was peeled after the eighth hydrofluoric acid treatment, that is, the hydrofluoric acid treatment for 80 seconds. Oops. In addition, after the sample heated at 300 ° C. for 1 hour was subjected to the sixth hydrofluoric acid treatment, that is, the hydrofluoric acid treatment for 60 seconds, the wiring was peeled off. From the above results, it was found that the adhesion between the titanium and silver compositions was good.
また、上記の表２には示していないが、８０℃の雰囲気下において、剥離液に浸す処理を６分行った後、常温の雰囲気下において、イソプロピルアルコールの溶液に浸す処理を６分行っても、チタンは剥離しなかった。
最後に、透過率を測定した結果について説明する。測定結果では、チタンを成膜しないサンプルの透過率がほぼ１であり、チタンの膜厚が厚くなるほど透過率が低くなる傾向があった。しかしながら、加熱処理の条件によって大きな差はみられず、全てのサンプルが透光性を有していた。
Although not shown in Table 2 above, after being immersed in a stripping solution for 6 minutes in an atmosphere at 80 ° C., the immersion in a isopropyl alcohol solution was performed for 6 minutes in an ambient temperature atmosphere. However, the titanium did not peel off.
Finally, the results of measuring the transmittance will be described. As a result of the measurement, the transmittance of the sample in which titanium was not formed was approximately 1, and the transmittance tended to decrease as the titanium film thickness increased. However, no significant difference was observed depending on the heat treatment conditions, and all the samples had translucency.
本発明を適用して薄膜トランジスタを形成し、該薄膜トランジスタを用いて表示装置を形成することができるが、表示素子として発光素子を用いて、なおかつ、該発光素子を駆動するトランジスタとしてＰ型トランジスタを用いた場合、該発光素子から発せられる光は、下面出射、上面出射、両面出射のいずれかを行う。ここでは、いずれの場合に応じた発光素子の積層構造について説明する。 A thin film transistor is formed by applying the present invention, and a display device can be formed using the thin film transistor. A light emitting element is used as a display element, and a P-type transistor is used as a transistor for driving the light emitting element. In such a case, the light emitted from the light emitting element performs any one of bottom emission, top emission, and double emission. Here, a stacked structure of light-emitting elements corresponding to either case will be described.
まず、光が基板４５０側に出射する場合、つまり下面出射を行う場合について、図８（Ａ）を用いて説明する。この場合、トランジスタ４５１に電気的に接続するように、ソース・ドレイン配線４５２、４５３、陽極４５４、電界発光層４５５、陰極４５６が順に積層される。次に、光が基板４５０と反対側に出射する場合、つまり上面出射を行う場合について、図８（Ｂ）を用いて説明する。トランジスタ４５１に電気的に接続するソース・ドレイン配線４６１、４６２、陽極４６３、電界発光層４６４、陰極４６５が順に積層される。上記構成により、陽極４６３において光が透過しても、該光は配線４６２において反射され、基板４５０と反対側に出射する。なお、本構成では、陽極４６３には透光性を有する材料を用いる必要はない。最後に、光が基板４５０側とその反対側の両側に出射する場合、つまり両面出射を行う場合について、図８（Ｃ）を用いて説明する。トランジスタ４５１に電気的に接続するソース・ドレイン配線４７０、４７１、陽極４７２、電界発光層４７３、陰極４７４が順に積層される。このとき、陽極４７２と陰極４７４のどちらも透光性を有する材料、又は光を透過できる厚さで形成すると、両面出射が実現する。
First, a case where light is emitted to the
上記構成において、陰極４５６、４６５、４７４は、仕事関数が小さい材料を用いることが可能で、例えば、Ｃａ、Ａｌ、ＣａＦ、ＭｇＡｇ、ＡｌＬｉ等が望ましい。電界発光層４５５、４６４、４７３は、単層型、積層型、また層の界面がない混合型のいずれでもよく、またシングレット材料、トリプレット材料、又はそれらを組み合わせた材料や、低分子材料、高分子材料及び中分子材料を含む有機材料、電子注入性に優れる酸化モリブデン等に代表される無機材料、有機材料と無機材料の複合材料のいずれを用いてもよい。陽極４５４、４６３、４７２は光を透過する透明導電膜を用いて形成し、例えばＩＴＯ、ＩＴＳＯの他、酸化インジウムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合した透明導電膜を用いる。なお、陽極４５４、４６３、４７２形成前に、酸素雰囲気中でのプラズマ処理や真空雰囲気下での加熱処理を行うとよい。隔壁４５７、４６６、４７５は、珪素を含む材料、有機材料及び化合物材料を用いて形成する。但し、アクリル、ポリイミド等の感光性、非感光性の材料を用いて形成すると、その側面は曲率半径が連続的に変化する形状となり、上層の薄膜が段切れせずに形成されるため好ましい。本実施例は、上記の実施の形態と自由に組み合わせることが可能である。
In the above structure, the
本発明が適用された半導体装置の一形態であるパネルの外観について、図９を用いて説明する。図９（Ａ）はパネルの上面図、図９（Ｂ）は図９（Ａ）のＡ−Ａ’における断面図、図９（Ｃ）はＢ−Ｂ’における断面図である。 The appearance of a panel which is one embodiment of a semiconductor device to which the present invention is applied will be described with reference to FIGS. 9A is a top view of the panel, FIG. 9B is a cross-sectional view taken along A-A ′ of FIG. 9A, and FIG. 9C is a cross-sectional view taken along B-B ′.
図９（Ａ）（Ｂ）に示すように、第１の基板４００１上には、画素部４００２、走査線駆動回路４００４及び保護回路４０４０が設けられ、これらを囲むようにシール材４００５が設けられ、液晶層４００７と共に第２の基板４００６によって封止される。シール材４００５によって囲まれる領域とは別の領域に、別途用意された基板上に多結晶半導体で形成された信号線駆動回路４００３が実装される。画素部４００２と走査線駆動回路４００４は、複数のＴＦＴを有し、図９（Ｂ）には画素部４００２が含むＴＦＴ４０１０と、保護回路４０４０が含むダイオード及び抵抗素子を含む素子群４０４１を例示する。ＴＦＴ４０１０は、非晶質半導体をチャネル部としたＴＦＴであり、該ＴＦＴ４０１０に電気的に接続された画素電極４０３０、第２の基板４００６上に形成された対向電極４０３１及び液晶層４００７が重なる部分が液晶素子である。また、画素電極４０３０と対向電極４０３１に接するように、配向膜４０２０、４０２１が設けられる。スペーサ４０３５は、画素電極４０３０と対向電極４０３１との間の距離を制御するために設けられる。図９（Ｂ）には、信号線駆動回路４００３に含まれる、多結晶半導体で形成されたＴＦＴ４００９を例示する。なお、保護回路４０４０については、いくつかの構成を図１５を用いて後述するので、参考にするとよい。
As shown in FIGS. 9A and 9B, a
また、図９（Ｃ）に示すように、別途形成された信号線駆動回路４００３、走査線駆動回路４００４及び画素部４００２に供給される各種信号は、接続端子４０１５から供給される。接続端子４０１５は、異方性導電体４０１６を介して、ＦＰＣ４０１８に接続される。上記パネルは、多結晶半導体を用いたＴＦＴを有する信号線駆動回路４００３を、第１の基板４００１に貼り合わせる構成であったが、多結晶半導体ではなく、単結晶半導体を用いたＴＦＴで構成される駆動回路を貼り合わせてもよい。また、走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装しても良い。また、上記パネルは、基板４００１上に、画素部４００２及び走査線駆動回路４００４を一体形成した場合を示しており、これらを構成する素子は、多結晶半導体又はセミアモルファス半導体（以下、ＳＡＳ）をチャネル部としたＴＦＴを用いることが好適である。ＳＡＳをチャネル部としたＴＦＴは、移動度が、非晶質半導体）をチャネル部としたＴＦＴよりも高く、走査線駆動回路４００４を構成することが十分な特性を有する。なお図示していないが、上記パネルに偏光板、カラーフィルタや遮蔽膜を有していてもよい。また、表示素子として、液晶素子を有する場合を図示したが、自発光素子などの他の表示素子を適用した半導体装置に本発明を適用してもよい。
In addition, as illustrated in FIG. 9C, various signals supplied to the signal
次に、上記とは異なる半導体装置の一形態であるパネルの外観について、図１２を用いて説明する。図１２（Ａ）はパネルの上面図、図１２（Ｂ）は図１２（Ａ）のＡ−Ａ’における断面図である。 Next, the appearance of a panel which is one embodiment of a semiconductor device different from the above is described with reference to FIGS. FIG. 12A is a top view of the panel, and FIG. 12B is a cross-sectional view taken along line A-A ′ of FIG.
図１２（Ａ）（Ｂ）に示すように、第１の基板５００１上には、画素部５００３、駆動回路５００４、５００５とを囲むようにして、シール材５００６が設けられ、さらに、第１の基板５００１上の素子上に樹脂膜５０１５を形成後、第２の基板５００２により封止される。図１２（Ｂ）には、信号線駆動回路５００５が含むＣＭＯＳ回路５０１０、画素部５００３が含むＴＦＴ５０１１及び発光素子５０１２を例示する。第１の基板５００１上に形成された各回路に供給される各種信号は、ＦＰＣ５００７から供給される。
12A and 12B, a
なお、上記パネルでは、ガラス基板で発光素子５０１２を封止した場合を示すが、封止の処理とは、発光素子を水分から保護するための処理であり、カバー材で機械的に封入する方法、熱硬化性樹脂又は紫外光硬化性樹脂で封入する方法、金属酸化物や窒化物等のバリア能力が高い薄膜により封止する方法のいずれかを用いる。カバー材としては、ガラス、セラミックス、プラスチックもしくは金属を用いることができるが、カバー材側に光を放射させる場合は透光性でなければならない。また、カバー材と上記発光素子が形成された基板とは熱硬化性樹脂又は紫外光硬化性樹脂等のシール材を用いて貼り合わせられ、熱処理又は紫外光照射処理によって樹脂を硬化させて密閉空間を形成する。この密閉空間の中に酸化バリウムに代表される吸湿材を設けることも有効である。さらに、カバー材と発光素子の形成された基板との空間を熱硬化性樹脂若しくは紫外光硬化性樹脂で充填することも可能である。この場合、熱硬化性樹脂若しくは紫外光硬化性樹脂の中に酸化バリウムに代表される吸湿材を添加しておくことは有効である。
Note that the above panel shows a case where the light-emitting
表示機能を有する本発明の半導体装置の構成について、図１３を用いて説明する。図１３は、半導体装置の概略を説明する上面図であり、基板６１００上に、画素部（表示部）６１０２、保護回路６１０３、６１０４が設けられ、引き回し配線を介して、信号線側のドライバＩＣ６１０７、走査線側のドライバＩＣ６１０４と接続される。画素部６１０２を構成する素子として、非晶質半導体又は微結晶半導体を用いる場合、図示するように、ＣＯＧ方式やＴＡＢ方式等の公知の方式によりドライバＩＣ６１０７、６１０８を実装し、これらのドライバＩＣ６１０７、６１０８を駆動回路として用いるとよい。なお、画素部６１０２を構成する素子として、微結晶質半導体を用いる場合、走査線側の駆動回路を該微結晶半導体で構成し、信号線側にドライバＩＣ６１０７を実装してもよい。上記とは別の構成として、走査側及び信号線側の駆動回路の一部を同一基板上に作り込み、一部をドライバＩＣで代用した構成でもよい。つまり、ドライバＩＣを実装するにあたり、その構成は様々であり、本発明はいずれの構成を用いてもよい。
A structure of a semiconductor device of the present invention having a display function will be described with reference to FIGS. FIG. 13 is a top view for explaining the outline of the semiconductor device. A pixel portion (display portion) 6102 and
次に、表示機能を有する本発明の半導体装置の画素回路について、図１４を用いて説明する。図１４（Ａ）は、画素６１０１の等価回路図を示したものであり、該画素６１０１は、信号線６１１４、電源線６１１５、６１１７、走査線６１１６の各配線で囲まれた領域に、画素６１０１に対するビデオ信号の入力を制御するＴＦＴ６１１０、発光素子６１１３の両電極間に流れる電流値を制御するＴＦＴ６１１１、該ＴＦＴ６１１１のゲート・ソース間電圧を保持する容量素子６１１２を有する。なお、図５（Ｂ）では、容量素子６１１２を図示したが、ＴＦＴ６１１１のゲート容量や他の寄生容量で賄うことが可能な場合には、設けなくてもよい。
Next, a pixel circuit of the semiconductor device of the present invention having a display function will be described with reference to FIGS. FIG. 14A shows an equivalent circuit diagram of the
図１４（Ｂ）は、図１４（Ａ）に示した画素６１０１に、ＴＦＴ６１１８と走査線６１１９を新たに設けた構成の画素回路である。ＴＦＴ６１１８の配置により、強制的に発光素子６１１３に電流が流れない状態を作ることができるため、全ての画素に対する信号の書き込みを待つことなく、書き込み期間の開始と同時又は直後に点灯期間を開始することができる。従って、デューティ比が向上して、動画の表示は特に良好に行うことができる。
FIG. 14B illustrates a pixel circuit in which a
図１４（Ｃ）は、図１４（Ｂ）に示した画素６１０１のＴＦＴ６１１１を削除して、新たに、ＴＦＴ６１２５、６１２６と、配線６１２７を設けた画素回路である。本構成では、ＴＦＴ６１２５のゲート電極を一定の電位に保持した配線６１２７に接続することにより、このゲート電極の電位を固定にし、なおかつ飽和領域で動作させる。また、ＴＦＴ６１２５と直列に接続させ、線形領域で動作するＴＦＴ６１２６のゲート電極には、ＴＦＴ６１１０を介して、画素の点灯又は非点灯の情報を伝えるビデオ信号を入力する。線形領域で動作するＴＦＴ６１２６のソース・ドレイン間電圧の値は小さいため、ＴＦＴ６１２６のゲート・ソース間電圧の僅かな変動は、発光素子６１１３に流れる電流値には影響を及ぼさない。従って、発光素子６１１３に流れる電流値は、飽和領域で動作するＴＦＴ６１２５により決定される。上記構成を有する本発明は、ＴＦＴ６１２５の特性バラツキに起因した発光素子６１１３の輝度ムラを改善して画質を高めることができる。なお、ＴＦＴ６１２５のチャネル長Ｌ1、チャネル幅Ｗ1、ＴＦＴ６１２６のチャネル長Ｌ2、チャネル幅Ｗ2は、Ｌ1／Ｗ1：Ｌ2／Ｗ2＝５〜６０００：１を満たすように設定するとよい。また、両ＴＦＴは同じ導電型を有していると作製工程上好ましい。さらに、ＴＦＴ６１２５には、エンハンスメント型だけでなく、ディプリーション型のＴＦＴを用いてもよい。
FIG. 14C illustrates a pixel circuit in which the
図１６は、上記構成の画素回路の上面図を示したものであり、図１６（Ａ）（Ｂ）において、信号線６７０３、電源線６７０４、走査線６７０５、電源線６７０６で囲まれた領域に、ＴＦＴ６７００、６７０１、６７０２、容量素子６７０８を有し、ＴＦＴ６７０１のソース又はドレインに画素電極６７０７が接続される。
FIG. 16 is a top view of the pixel circuit having the above structure. In FIGS. 16A and 16B, a region surrounded by the
なお、表示機能を有する本発明の半導体装置には、アナログのビデオ信号、ディジタルのビデオ信号のどちらを用いてもよい。但し、ディジタルのビデオ信号を用いる場合、そのビデオ信号が電圧を用いているのか、電流を用いているのかで異なる。つまり、発光素子の発光時において、画素に入力されるビデオ信号は、定電圧のものと、定電流のものがある。ビデオ信号が定電圧のものには、発光素子に印加される電圧が一定のものと、発光素子に流れる電流が一定のものとがある。またビデオ信号が定電流のものには、発光素子に印加される電圧が一定のものと、発光素子に流れる電流が一定のものとがある。この発光素子に印加される電圧が一定のものは定電圧駆動であり、発光素子に流れる電流が一定のものは定電流駆動である。定電流駆動は、発光素子の抵抗変化によらず、一定の電流が流れる。本発明の表示装置及びその駆動方法には、電圧のビデオ信号、電流のビデオ信号のどちらを用いてもよく、また定電圧駆動、定電流駆動のどちらを用いてもよい。本実施例は、上記の実施の形態、実施例と自由に組み合わせることができる。 Note that either an analog video signal or a digital video signal may be used for the semiconductor device of the present invention having a display function. However, when a digital video signal is used, it differs depending on whether the video signal uses voltage or current. That is, when the light emitting element emits light, a video signal input to the pixel includes a constant voltage signal and a constant current signal. A video signal having a constant voltage includes a constant voltage applied to the light emitting element and a constant current flowing through the light emitting element. In addition, a video signal having a constant current includes a constant voltage applied to the light emitting element and a constant current flowing in the light emitting element. A constant voltage applied to the light emitting element is constant voltage driving, and a constant current flowing through the light emitting element is constant current driving. In constant current driving, a constant current flows regardless of the resistance change of the light emitting element. In the display device and the driving method thereof of the present invention, either a voltage video signal or a current video signal may be used, and either constant voltage driving or constant current driving may be used. This embodiment can be freely combined with the above embodiment modes and embodiments.
本発明の半導体装置に具備される保護回路の一例について説明する。保護回路は、ＴＦＴ、ダイオード、抵抗素子及び容量素子等から選択された１つ又は複数の素子によって構成されるものであり、以下にはいくつかの保護回路の構成とその動作について説明する。まず、外部回路と内部回路の間に配置される保護回路であって、１つの入力端子に対応した保護回路の等価回路図の構成について、図１５を用いて説明する。図１５（Ａ）に示す保護回路は、Ｐ型ＴＦＴ７２２０、７２３０、容量素子７２１０、７２４０、抵抗素子７２５０を有する。抵抗素子７２５０は２端子の抵抗であり、一端には入力電圧Ｖｉｎ（以下、Ｖｉｎと表記）が、他端には低電位電圧ＶＳＳ（以下、ＶＳＳと表記）が与えられる。抵抗素子７２５０は、入力端子にＶｉｎが与えられなくなったときに、配線の電位をＶＳＳにおとすために設けられており、その抵抗値は配線の配線抵抗よりも十分に大きく設定する。
An example of a protection circuit included in the semiconductor device of the present invention will be described. The protection circuit is composed of one or a plurality of elements selected from a TFT, a diode, a resistance element, a capacitance element, and the like, and the configurations and operations of some protection circuits will be described below. First, a configuration of an equivalent circuit diagram of a protection circuit arranged between an external circuit and an internal circuit and corresponding to one input terminal will be described with reference to FIG. The protection circuit illustrated in FIG. 15A includes P-
Ｖｉｎが高電位電圧ＶＤＤ（以下、ＶＤＤと称する）よりも高い場合、そのゲート・ソース間電圧の関係から、ＴＦＴ７２２０はオン、ＴＦＴ７２３０はオフとなる。そうすると、ＶＤＤがＴＦＴ７２２０を介して、配線に与えられる。従って、雑音等により、ＶｉｎがＶＤＤよりも高くなっても、配線に与えられる電圧は、ＶＤＤよりも高くなることはない。一方、ＶｉｎがＶＳＳよりも低い場合、そのゲート・ソース間電圧の関係から、ＴＦＴ７２２０はオフ、ＴＦＴ７２３０はオンとなる。そうすると、ＶＳＳが配線に与えられる。従って、雑音等により、ＶｉｎがＶＳＳよりも低くなっても、配線に与えられる電圧は、ＶＤＤよりも高くなることはない。さらに、容量素子７２１０、７２４０により、入力端子からの電圧にパルス状の雑音を鈍らせることができ、雑音による電圧の急峻な変化をある程度小さくすることができる。
When Vin is higher than a high potential voltage VDD (hereinafter referred to as VDD), the
上記構成の保護回路の配置により、配線の電圧は、ＶＳＳからＶＤＤ間の範囲に保たれ、この範囲外の異常に高いまたは低い電圧の印加から保護される。さらに、信号が入力される入力端子に保護回路を設けることで、信号が入力されていないときに、信号が与えられる全ての配線の電圧を、一定（ここではＶＳＳ）の高さに保つことができる。つまり信号が入力されていないときは、配線同士をショートした状態にすることができるショートリングとしての機能も有する。そのため、配線間での電圧差に起因する静電破壊を防ぐことができる。また、信号を入力しているときは、抵抗の抵抗値が十分に大きいので、配線に与えられる信号がＶＳＳに引っ張られることがない。 With the arrangement of the protection circuit having the above configuration, the voltage of the wiring is kept in a range between VSS and VDD, and is protected from application of an abnormally high or low voltage outside this range. Further, by providing a protection circuit at an input terminal to which a signal is input, the voltage of all wirings to which a signal is applied can be kept constant (here, VSS) when no signal is input. it can. In other words, when a signal is not input, it also has a function as a short ring that can make the wirings short-circuited. For this reason, electrostatic breakdown due to a voltage difference between the wirings can be prevented. Further, when a signal is being input, the resistance value of the resistor is sufficiently large, so that a signal applied to the wiring is not pulled by VSS.
図１５（Ｂ）に示す保護回路は、Ｐ型ＴＦＴ７２２０、７２３０を、整流性を有するダイオード７２６０、７２７０で代用した等価回路図である。図１５（Ｃ）に示す保護回路は、Ｐ型ＴＦＴ７２２０、７２３０を、ＴＦＴ７３５０、７３６０、７３７０、７３８０で代用した等価回路図である。また、上記とは別の構成の保護回路として、図１５（Ｄ）に示す保護回路は、抵抗素子７２８０、７２９０と、Ｎ型ＴＦＴ７３００を有する。図１５（Ｅ）に示す保護回路は、抵抗素子７２８０、７２９０、Ｐ型ＴＦＴ７３１０及びＮ型ＴＦＴ７３２０を有する。図１５（Ｄ）（Ｅ）の両構成とも、端子７３３０には配線などが接続され、この配線などの電位が急激に変化した場合に、Ｎ型ＴＦＴ７３００、又はＰ型ＴＦＴ７３１０及びＮ型ＴＦＴ７３２０がオンすることで、電流を端子７３３０から７３４０の方向に流す。そうすると、端子７３３０に接続された電位の急激な変動を緩和し、素子の損傷又は破壊を防止することができる。なお、上記保護回路を構成する素子は、耐圧に優れた非晶質半導体により構成することが好ましい。本実施例は、上記の実施の形態と自由に組み合わせることが可能である。
The protection circuit shown in FIG. 15B is an equivalent circuit diagram in which P-
本発明を適用して作製される電子機器の一例として、デジタルカメラ、カーオーディオなどの音響再生装置、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（携帯電話、携帯型ゲーム機等）、家庭用ゲーム機などの記録媒体を備えた画像再生装置などが挙げられる。それら電子機器の具体例を図１０、１１に示す。 As an example of an electronic device manufactured by applying the present invention, a digital camera, a sound reproducing device such as a car audio, a notebook personal computer, a game device, a portable information terminal (mobile phone, portable game machine, etc.), home use An image reproducing device including a recording medium such as a game machine may be used. Specific examples of these electronic devices are shown in FIGS.
図１０（Ａ）はテレビ受像機であり、筐体９５０１、表示部９５０２等を含む。図１０（Ｂ）はパソコン用のモニタであり、筐体９６０１、表示部９６０２等を含む。図１０（Ｃ）はノート型パーソナルコンピュータであり、筐体９８０１、表示部９８０２等を含む。本発明は、上記電子機器の表示部の作製に適用される。上記の電子機器の表示部は、携帯端末と比較すると大型であるため、必然的に、第４世代、第５世代以降の大型のガラス基板を用いることになる。従って、材料の利用効率が高く、またフォトリソグラフィ工程を用いる場合と比較して工程数を削減することが可能な液滴吐出法で配線を形成する本発明を用いると、低価格化が実現される。また、作製工程や費用の面から、非晶質半導体や微結晶半導体をチャネル部としたトランジスタにより構成することが好ましい。
FIG. 10A illustrates a television receiver, which includes a
図１１（Ａ）は携帯端末のうちの携帯電話であり、筐体９１０１、表示部９１０２等を含む。図１１（Ｂ）は携帯端末のうちのＰＤＡであり、筐体９２０１、表示部９２０２等を含む。図１１（Ｃ）はビデオカメラであり、表示部９７０１、９７０２等を含む。本発明は、上記電子機器の表示部の作製に適用される。上記電子機器は、携帯端末であるため、その画面が比較的小型である。従って、表示部と同一の基板上に、多結晶半導体をチャネルとした薄膜トランジスタを用いた駆動回路やＣＰＵ等の機能回路、多層配線を搭載して、小型化を図ることが好ましい。この際、工程数を削減することができる液滴吐出法で配線を形成する本発明を用いると、低価格化が実現される。さらに、上記電子機器は携帯端末であるため、薄型、軽量、小型の点で付加価値を図るために、発光素子を用いた表示部とするとよい。本実施例は、上記の実施の形態、実施例と自由に組み合わせることができる。
FIG. 11A illustrates a mobile phone of mobile terminals, which includes a housing 9101, a
１０ 基板
１１ 絶縁層
１２、１３ 導電層
１４ 液滴吐出手段
１６ 絶縁層
１７ 導電層
２０ 基板
２１ 半導体層
２２、２７ 絶縁層
２３ 開口部
２４、２５、２８ 導電層
２６ 液滴吐出手段
DESCRIPTION OF
Claims (10)
前記絶縁層に接するようにチタンからなる第１の導電層を形成し、
前記第１の導電層に接するように、銀を含む組成物を選択的に吐出して、第２の導電層を形成し、
前記第２の導電層と接しない前記第１の導電層を絶縁化することを特徴とする配線基板の作製方法。 Forming an insulating layer on the substrate;
Forming a first conductive layer made of titanium so as to be in contact with the insulating layer;
A composition containing silver is selectively discharged so as to be in contact with the first conductive layer to form a second conductive layer;
A method for manufacturing a wiring board, wherein the first conductive layer not in contact with the second conductive layer is insulated.
前記絶縁層に接するようにチタンからなる第１の導電層を形成し、
前記第１の導電層に接するように、銀を含む組成物を選択的に吐出して、第２の導電層を形成し、
前記第２の導電層と接しない前記第１の導電層をエッチングすることを特徴とする配線基板の作製方法。 Forming an insulating layer on the substrate;
Forming a first conductive layer made of titanium so as to be in contact with the insulating layer;
A composition containing silver is selectively discharged so as to be in contact with the first conductive layer to form a second conductive layer;
A method for manufacturing a wiring board, comprising: etching the first conductive layer that is not in contact with the second conductive layer.
前記絶縁層に接するようにチタンからなる第１の導電層を形成し、
前記第１の導電層を介して前記開口部を充填するように、銀を含む組成物を選択的に吐出して、第２の導電層を形成し、
前記第２の導電層と接しない前記第１の導電層を絶縁化することを特徴とする配線基板の作製方法。 Forming an insulating layer with an opening on the substrate;
Forming a first conductive layer made of titanium so as to be in contact with the insulating layer;
A composition containing silver is selectively discharged so as to fill the opening through the first conductive layer, thereby forming a second conductive layer;
A method for manufacturing a wiring board, wherein the first conductive layer not in contact with the second conductive layer is insulated.
前記絶縁層に接するようにチタンからなる第１の導電層を形成し、
前記第１の導電層を介して前記開口部を充填するように、銀を含む組成物を選択的に吐出して、第２の導電層を形成し、
前記第２の導電層と接しない前記第１の導電層をエッチングすることを特徴とする配線基板の作製方法。 Forming an insulating layer with an opening on the substrate;
Forming a first conductive layer made of titanium so as to be in contact with the insulating layer;
A composition containing silver is selectively discharged so as to fill the opening through the first conductive layer, thereby forming a second conductive layer;
A method for manufacturing a wiring board, comprising: etching the first conductive layer that is not in contact with the second conductive layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004289726A JP4597627B2 (en) | 2003-10-02 | 2004-10-01 | Wiring board manufacturing method |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003344257 | 2003-10-02 | ||
| JP2004289726A JP4597627B2 (en) | 2003-10-02 | 2004-10-01 | Wiring board manufacturing method |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2005129922A JP2005129922A (en) | 2005-05-19 |
| JP2005129922A5 JP2005129922A5 (en) | 2007-11-15 |
| JP4597627B2 true JP4597627B2 (en) | 2010-12-15 |
Family
ID=34655810
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004289726A Expired - Fee Related JP4597627B2 (en) | 2003-10-02 | 2004-10-01 | Wiring board manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4597627B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4572814B2 (en) * | 2005-11-16 | 2010-11-04 | セイコーエプソン株式会社 | Active matrix substrate, manufacturing method thereof, electro-optical device, and electronic apparatus |
| US8293121B2 (en) | 2006-09-27 | 2012-10-23 | Samsung Electro-Mechanics Co., Ltd. | Method for forming fine wiring |
| JP2012109581A (en) * | 2011-12-19 | 2012-06-07 | Mitsubishi Electric Corp | Semiconductor manufacturing method and semiconductor device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000164531A (en) * | 1998-11-30 | 2000-06-16 | Toshiba Corp | Device and method for forming fine particle film, and semiconductor device and its manufacture |
| JP2002359347A (en) * | 2001-03-28 | 2002-12-13 | Seiko Epson Corp | Semiconductor device, its manufacturing method, circuit board, and electronic apparatus |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06236880A (en) * | 1992-12-14 | 1994-08-23 | Oki Electric Ind Co Ltd | Forming method of metal wiring |
| JP2697649B2 (en) * | 1994-12-28 | 1998-01-14 | 日本電気株式会社 | Semiconductor device and manufacturing method thereof |
-
2004
- 2004-10-01 JP JP2004289726A patent/JP4597627B2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000164531A (en) * | 1998-11-30 | 2000-06-16 | Toshiba Corp | Device and method for forming fine particle film, and semiconductor device and its manufacture |
| JP2002359347A (en) * | 2001-03-28 | 2002-12-13 | Seiko Epson Corp | Semiconductor device, its manufacturing method, circuit board, and electronic apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005129922A (en) | 2005-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7795730B2 (en) | Wiring substrate and method of manufacturing thereof, and thin film transistor and method of manufacturing thereof | |
| US9237657B2 (en) | Wiring substrate, semiconductor device, and method for manufacturing thereof | |
| US9450030B2 (en) | Active matrix light-emitting device with overlapping electroluminescent layers | |
| JP5106674B2 (en) | Display device | |
| US9287343B2 (en) | Display device and method for manufacturing the same | |
| US8902137B2 (en) | Light-emitting device with first and second gate signal lines and electronic equipment using the same | |
| JPWO2015087466A1 (en) | THIN FILM TRANSISTOR SUBSTRATE AND METHOD FOR PRODUCING THIN FILM TRANSISTOR SUBSTRATE | |
| JP4498715B2 (en) | Method for manufacturing semiconductor device | |
| JP4780950B2 (en) | Display device | |
| JP4393968B2 (en) | Wiring manufacturing method and semiconductor device manufacturing method | |
| JP4597627B2 (en) | Wiring board manufacturing method | |
| JP4737971B2 (en) | Liquid crystal display device and method for manufacturing liquid crystal display device | |
| JP2005167212A (en) | Method of manufacturing semiconductor device and wiring board | |
| JP4718818B2 (en) | Method for manufacturing thin film transistor | |
| JP4498840B2 (en) | Method for manufacturing silicon nitride film and method for manufacturing light-emitting device | |
| JP4916653B2 (en) | Wiring substrate manufacturing method and semiconductor device manufacturing method | |
| JP4877867B2 (en) | Method for manufacturing display device | |
| JP5142455B2 (en) | LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE USING THE SAME | |
| JP4683898B2 (en) | Method for manufacturing semiconductor device | |
| JP2005100979A (en) | Display device and its method of manufacture |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070928 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070928 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100628 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100706 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100830 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100921 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100922 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131001 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131001 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |