JP4590543B2

JP4590543B2 - Game machine

Info

Publication number: JP4590543B2
Application number: JP2003346533A
Authority: JP
Inventors: 高明市原; 和也岩田; 明伸寺部
Original assignee: Daiichi Shokai Co Ltd
Current assignee: Daiichi Shokai Co Ltd
Priority date: 2003-10-06
Filing date: 2003-10-06
Publication date: 2010-12-01
Anticipated expiration: 2023-10-06
Also published as: JP2005110818A

Description

本発明は、停電等の電源遮断時にメモリに記憶されているデータをバックアップするバックアップ電源を備えた遊技機に関し、詳しくは、バックアップ電源の残容量の多少に関わらず電源投入時又は電源復旧時に制御装置を正しく立上げるための技術に関する。 The present invention relates to a gaming machine having a backup power source that backs up data stored in a memory at the time of power interruption such as a power failure, and more specifically, control when power is turned on or power is restored regardless of the remaining capacity of the backup power source. The present invention relates to a technique for starting up a device correctly.

停電等の電源遮断時にメモリに記憶されているデータをバックアップする機能を有する遊技機としては、特許文献１に開示の遊技機が知られている。
特許文献１に開示の遊技機は、遊技の進行を司るメイン制御基板（ＣＰＵ，ＲＯＭ，ＲＡＭを有する）と、賞球の払出し制御を行う払出制御基板（ＣＰＵ，ＲＯＭ，ＲＡＭを有する）を備える。これらメイン制御基板と払出制御基板は電源回路に接続される。電源回路は、外部電源から供給される電源を所定の電圧に変換して各制御基板に供給する。
メイン制御基板のＲＡＭ及び払出制御基板のＲＡＭには、コンデンサによって構成されたバックアップ電源が接続される。バックアップ電源用のコンデンサは、電源回路から各制御基板へ電源が供給されている間（すなわち、外部電源から遊技機へ電源が供給されている間）に電力を蓄え、外部電源から遊技機への電源供給が遮断されるとその蓄えた電力をメイン制御基板のＲＡＭ及び払出制御基板のＲＡＭに供給する。これによって、各制御基板のＲＡＭに記憶されているデータが、遊技機への電源供給が遮断されている間も保持される。 A gaming machine disclosed in Patent Document 1 is known as a gaming machine having a function of backing up data stored in a memory at the time of power interruption such as a power failure.
The gaming machine disclosed in Patent Document 1 includes a main control board (having a CPU, ROM, and RAM) that controls the progress of the game, and a payout control board (having a CPU, ROM, and RAM) that controls payout of prize balls. . The main control board and the payout control board are connected to a power supply circuit. The power supply circuit converts the power supplied from the external power supply into a predetermined voltage and supplies it to each control board.
A backup power supply constituted by a capacitor is connected to the RAM of the main control board and the RAM of the payout control board. The capacitor for the backup power supply stores power while power is supplied from the power supply circuit to each control board (that is, while power is supplied from the external power supply to the gaming machine), and from the external power supply to the gaming machine. When the power supply is cut off, the stored power is supplied to the RAM of the main control board and the RAM of the payout control board. As a result, the data stored in the RAM of each control board is retained even while the power supply to the gaming machine is shut off.

ところで、メイン制御基板のＲＡＭや払出制御基板のＲＡＭに記憶されるデータには、遊技者に払出される賞球に関するデータが含まれ、遊技者の利益と密接に関連する。このため、遊技者の利益を確実に保護するためには、電源が遮断されてから電源が復旧するまでの間、バックアップ電源からＲＡＭに対し確実に電力を供給し続ける必要がある。
一方、電源が遮断されてから電源が復旧するまでの復旧期間は、停電の原因等に応じてまちまちである。このため、バックアップ電源を設計する際は、復旧期間を長めに想定する必要がある。また、バックアップ電源を構成するコンデンサは、部品毎のバラツキが大きく、さらに、日々充放電が繰り返されるため劣化によって充電容量が漸減してゆく。
これらの理由から、バックアップ電源用のコンデンサには、容量が大きなものが使用されている（特許文献１の遊技機では、電源遮断時から約３日間データを記憶保持可能なコンデンサが用いられている。）。 By the way, the data stored in the RAM of the main control board and the RAM of the payout control board includes data relating to award balls to be paid out to the player, and is closely related to the profit of the player. For this reason, in order to reliably protect the player's profit, it is necessary to reliably supply power to the RAM from the backup power source until the power source is restored after the power source is shut off.
On the other hand, the recovery period from when the power is shut off until the power is restored varies depending on the cause of the power failure. For this reason, when designing a backup power supply, it is necessary to assume a longer recovery period. Further, the capacitor constituting the backup power source has a large variation for each component, and further, since charging and discharging are repeated every day, the charging capacity gradually decreases due to deterioration.
For these reasons, a capacitor having a large capacity is used as a capacitor for a backup power supply (the gaming machine of Patent Document 1 uses a capacitor capable of storing and holding data for about three days from the time of power-off. .)

しかしながら、バックアップ電源用のコンデンサの容量が大きくなると、電源投入時のコンデンサ電圧（すなわち、ＲＡＭに印加される電圧）の立ち上がり速度がゆっくりとなる。このため、遊技機に対し長期間電源投入が行われず、コンデンサの残容量が少なくなってしまった状態で電源投入が行われると、ＲＡＭに印加される電圧がＲＡＭの動作可能電圧となるまでに長時間を要してしまう。
したがって、ＲＡＭに印加される電圧がＲＡＭの動作可能電圧となる前に、各制御基板のＣＰＵに供給される制御用電源の電圧がＣＰＵの動作可能電圧以上となる場合が生じ得ることとなる。仮に、ＲＡＭに印加される電圧がＲＡＭの動作可能電圧となる前にＣＰＵが処理を開始すると、ＲＡＭにデータを記憶することができないため、ＣＰＵの処理が正常に開始されないこととなる。
そこで、特許文献１の遊技機では、バックアップ電源の電圧を監視する監視回路を設け、電源投入時又は電源復旧時においては監視回路によってバックアップ電源の電圧を監視し、バックアップ電源の電圧が所定の閾値を超えたときに各制御基板のＣＰＵが処理を開始するようにしていた。
特許第３２０１７５４号公報 However, when the capacity of the capacitor for the backup power supply increases, the rising speed of the capacitor voltage (that is, the voltage applied to the RAM) when the power is turned on becomes slow. For this reason, if the game machine is not turned on for a long time and the power is turned on when the remaining capacity of the capacitor is reduced, the voltage applied to the RAM becomes the operable voltage of the RAM. It takes a long time.
Therefore, before the voltage applied to the RAM becomes the operable voltage of the RAM, the voltage of the control power supply supplied to the CPU of each control board may be higher than the operable voltage of the CPU. If the CPU starts processing before the voltage applied to the RAM becomes the operable voltage of the RAM, data cannot be stored in the RAM, and the CPU processing will not start normally.
Therefore, in the gaming machine of Patent Document 1, a monitoring circuit for monitoring the voltage of the backup power supply is provided, and the voltage of the backup power supply is monitored by the monitoring circuit when the power is turned on or when the power is restored. The CPU of each control board starts processing when the value exceeds.
Japanese Patent No. 3120754

上述した特許文献１の遊技機では、バックアップ電源を監視する監視回路を設けることで、電源投入時又は電源復旧時に各制御基板のＣＰＵが正常に処理を開始できるようになっていた。
しかしながら、上記遊技機ではバックアップ電源を監視する監視回路を設けるため、その分だけコストアップになるという問題があった。特に、ＲＡＭに供給されるバックアップ電源の立ち上がり時間が、ＣＰＵに供給される制御用電源の立ち上がり時間より長くなるのは、遊技機に長期間電源投入が行われなかった場合である。したがって、遊技店がほぼ毎日開店している状態（すなわち、営業終了後の夜に電源ＯＦＦが行われ、翌朝の営業開始前に電源投入が行われる状態）であれば、電源時のバックアップ電源用のコンデンサの残容量が充分であり、上述した現象は殆ど生じることはない。このため、稀にしか起こり得ない事態に対し監視回路を設けてコストアップを招くことは、費用対効果の面で許容できない。 In the gaming machine of Patent Document 1 described above, by providing a monitoring circuit that monitors the backup power supply, the CPU of each control board can start processing normally when the power is turned on or when the power is restored.
However, since the gaming machine is provided with a monitoring circuit for monitoring the backup power source, there is a problem that the cost increases accordingly. In particular, the rise time of the backup power supplied to the RAM is longer than the rise time of the control power supplied to the CPU when the gaming machine has not been turned on for a long time. Therefore, if the amusement store is open almost every day (that is, the power is turned off the night after the business is closed and the power is turned on before the next morning, the power supply is used for backup power) The remaining capacity of the capacitor is sufficient, and the above phenomenon hardly occurs. For this reason, it is unacceptable in terms of cost effectiveness to provide a monitoring circuit for a situation that can rarely occur and to increase the cost.

本発明は上述した実情に鑑みなされたものであり、その目的は、バックアップ電源を監視するための監視回路を設けることなく、バックアップ電源の残容量に応じて電源投入時又は電源復旧時の制御装置の立上げ処理を正常に行うことを可能とする遊技機を提供することである。 The present invention has been made in view of the above-described circumstances, and an object of the present invention is to provide a control device at the time of power-on or power-up according to the remaining capacity of the backup power supply without providing a monitoring circuit for monitoring the backup power supply. It is an object of the present invention to provide a gaming machine that enables normal startup processing.

上記課題を解決するために創作された本願に係る遊技機は、ＣＰＵと、ＣＰＵとアクセス可能に接続され、データを一時的に記憶するＲＡＭと、外部電源と接続され、ＣＰＵ及びＲＡＭに電力を供給する電源回路と、電源回路とＲＡＭとの間に配されたバックアップ電源と、を有する。そして、電源回路からＲＡＭへ電力供給が行われている間にバックアップ電源に蓄えた電力を、電源回路からＲＡＭへの電力供給が遮断されたときにＲＡＭに供給することでＲＡＭに記憶されたデータを蓄えた電力が消費される間だけ保持する。
この遊技機においては、電源投入時又は電源復旧時に前記ＣＰＵは、（１）ＲＡＭの所定のアドレスにデータを書き込むステップと、（２）ＲＡＭの前記所定のアドレスからデータを読取るステップと、（３）前記（１）で書き込んだデータと前記（２）で読取ったデータとが一致するか否かを判定するステップとを有し、前記（１）の「データの書き込み」と、前記（２）の「データの読取り」と、前記（３）の「データが一致するか否かの判定」とを１サイクルとする一連の処理を、前記（１）で「書き込んだデータ」と前記（２）で「読取ったデータ」とが一致するまで繰り返し実行し、前記（３）のステップでデータが一致すると判定されると、前記所定のアドレスをクリアした後に、ＲＡＭに記憶されたデータが正常か否かを判定する処理を含む通常の立上げ処理を開始するようプログラムされている。これによって、電源投入時又は電源復旧時において、前記ＣＰＵが前記通常の立ち上げ処理を開始する前にＲＡＭの動作が可能か否かを判断する（手段１）。 Gaming machine according to the present application was created to solve the above problems, a CPU, are connected in a CPU access, a RAM that temporarily stores data, is connected to an external power source, the power to the CPU and RAM A power supply circuit to be supplied, and a backup power supply disposed between the power supply circuit and the RAM . Then, the data of the power stored in the backup power supply while the power supply is performed from the power supply circuit to the RAM, the power supply from the power supply circuit to the RAM is stored in the RAM by supplying to the RAM when it is cut off Is held only while the stored power is consumed.
In this game machine, the CPU at the time of power-on or power is restored, and writing the data into (1) a predetermined address in the RAM, and the step of reading data from the predetermined address of (2) RAM, (3 ) Determining whether or not the data written in (1) matches the data read in (2), wherein “data writing” in (1) and (2) A series of processes in which “reading data” in (1) and “determining whether or not the data match” in (3) are set as one cycle, “written data” in (1) and (2) In step (3), if it is determined that the data matches, the data stored in the RAM is normal after clearing the predetermined address. Or It is programmed to begin normal startup processing which includes. Thus, when the power is turned on or the power is restored, the CPU determines whether or not the RAM can operate before starting the normal startup process (means 1).

（手段１に記載の遊技機の作用と効果）この遊技機では、電源投入時又は電源復旧時にＣＰＵは、まず、ＲＡＭの所定のアドレスにデータを書き込み、次いで、そのアドレスからデータを読み出し、書き込んだデータと読み出したデータが一致する否かを判定する。すなわち、ＲＡＭに供給される電源がＲＡＭの動作可能電圧になることでＲＡＭが正常に動作可能であると間接的に判定する代わりに、ＲＡＭが正常に記憶動作可能か否かを直接判定する。そして、ＲＡＭが正常に記憶動作可能であると通常の立上げ処理を開始する。したがって、ＲＡＭが正常に記憶動作可能となったことを確認してから通常の立上げ処理を開始するため、ＲＡＭに供給される電源を監視する監視回路を設けなくても、正常に処理を立ち上げることができる。 (Operation and effect of gaming machine described in means 1) In this gaming machine, when power is turned on or power is restored, the CPU first writes data to a predetermined address in the RAM, and then reads and writes data from the address. It is determined whether the read data matches the read data. That is, instead of indirectly determining that the RAM can normally operate when the power supplied to the RAM becomes the operable voltage of the RAM, it is directly determined whether the RAM is normally operable. Then, if the RAM is capable of normal storage operation, normal startup processing is started. Therefore, since normal startup processing is started after confirming that the RAM can normally perform the storage operation, the processing is normally started without providing a monitoring circuit for monitoring the power supplied to the RAM. Can be raised.

手段１に記載の遊技機において、前記ＣＰＵは、前記（１）〜（３）のステップをＲＡＭの複数のアドレスに対して行い、各アドレスに対して行った前記（３）の判定の全てにおいてデータが一致すると判定されたときに通常の立上げ処理を開始するようプログラムされていることが好ましい（手段２）。 In the gaming machine according to means 1, the CPU performs the steps (1) to (3) for a plurality of addresses in the RAM , and performs all the determinations of (3) performed for each address. It is preferably programmed to start a normal start-up process when it is determined that the data match (means 2).

（手段２に記載の遊技機の作用と効果）この遊技機では、前記（１）〜（３）のステップをＲＡＭの複数のアドレスに対し行うため、ＲＡＭが正常に記憶動作可能であることをより確実に確認することができる。 That (Operations of the gaming machine according to the means 2 and Effect) This game machine, wherein (1) for performing relative step a plurality of addresses of RAM ~ (3), RAM is normally capable of storing operation It can be confirmed more reliably.

手段１に記載の遊技機においては、前記ＣＰＵは、前記（３）のステップの判定でデータが一致するとの結果が複数回連続して得られたときに、通常の立上げ処理を開始するようにしてもよい（手段３）。 In the gaming machine described in means 1, the CPU starts a normal startup process when a result that the data match is obtained a plurality of times in succession in the determination of the step (3). (Means 3).

（手段３に記載の遊技機の作用と効果）この遊技機では、前記（３）のステップの判定でＲＡＭが正常に記憶動作可能であるとの結果が複数回連続して得られた後に、通常の立上げ処理を開始する。したがって、より確実にＣＰＵの処理を立ち上げることができる。 (Operation and effect of the gaming machine described in the means 3) In this gaming machine, after the result of the determination of the step (3) that the RAM can be normally stored is obtained a plurality of times, Start normal startup processing. Therefore, the CPU processing can be started up more reliably.

以下、本発明をパチンコ機に装備される制御基板（例えば、メイン制御基板，払出制御基板）に適用した一実施形態について図面を参照して説明する。図１は制御基板に実装されるワンチップマイコンと、このワンチップマイコンへの電源供給ラインを示す図である。図１に示すように制御基板に実装されるワンチップマイコン１０（以下、単にマイコン１０という）には、ＣＰＵ２０、ＲＯＭ（図示省略）、ＲＡＭ２２が装備される。ＣＰＵ２０は、ＲＯＭ及びＲＡＭ２２とアクセス可能に接続される。ＣＰＵ２０は、ＲＯＭに格納されたプログラムに従って種々の遊技処理を行い、その際、ＲＡＭ２２に対しデータの書き込み動作及びデータの読み出し動作を行う。 Hereinafter, an embodiment in which the present invention is applied to a control board (for example, a main control board, a payout control board) installed in a pachinko machine will be described with reference to the drawings. FIG. 1 is a diagram showing a one-chip microcomputer mounted on a control board and a power supply line to the one-chip microcomputer. As shown in FIG. 1, a one-chip microcomputer 10 (hereinafter simply referred to as a microcomputer 10) mounted on a control board is equipped with a CPU 20, a ROM (not shown), and a RAM 22. The CPU 20 is connected to the ROM and RAM 22 so as to be accessible. The CPU 20 performs various game processes according to a program stored in the ROM, and at that time, performs a data write operation and a data read operation on the RAM 22.

上述したマイコン１０のＣＰＵ２０には、図示省略した電源回路から制御用電源Ｖｃ（＋５Ｖ）が供給される。制御用電源Ｖｃは、パチンコ機の裏面に配設された電源回路によって作られる。すなわち、電源回路は、外部交流電源と接続され、外部交流電源からパチンコ機に供給される交流電源を＋５Ｖの直流電源に変換する。 Control power Vc (+5 V) is supplied from the power supply circuit (not shown) to the CPU 20 of the microcomputer 10 described above. The control power supply Vc is created by a power supply circuit disposed on the back surface of the pachinko machine. That is, the power supply circuit is connected to an external AC power supply, and converts the AC power supplied from the external AC power supply to the pachinko machine into a + 5V DC power supply.

一方、マイコン１０のＲＡＭ２２には、バックアップ電源用のコンデンサ１８と制御用電源Ｖｃが接続される。具体的には、制御用電源Ｖｃは抵抗１２（ツェナーダイオードへの電流制限用抵抗）及びツェナーダイオード１４を介してグランドに接続される。そして、抵抗１２とツェナーダイオード１４の中間点が、逆流防止用のダイオード１６を介してＲＡＭ２２に接続される。ダイオード１６とＲＡＭ２２との中間点にはコンデンサ１８の一端が接続され、コンデンサ１８の他端はグランドに接続されている。
したがって、制御用電源Ｖｃ（＋５Ｖ）は、ツェナーダイオード１４によって所定の電圧（＋３．３Ｖ）まで降圧される。コンデンサ１８は、降圧された制御用電源Ｖｃによって充電され、コンデンサ１８の両端の電圧（以下、コンデンサ電圧Ｖ_Ｂという）がＲＡＭ２２に印加される。制御用電源Ｖｃが正常の間は、ＲＡＭ２２で消費された電力分、制御用電源ＶｃからＲＡＭ２２に電力が供給される。一方、停電等によって制御用電源Ｖｃからの電力供給が停止すると、コンデンサ１８に蓄えた電力がＲＡＭ２２に供給される。このため、停電等によって電源遮断が発生しても、コンデンサ１８に蓄えた電力分だけＲＡＭ２２のデータが記憶保持されるようになっている。本実施形態では、コンデンサ１８に蓄えた電力によって、ＲＡＭ２２のデータを電源遮断時から約３日間、記憶保持できるようになっている。 On the other hand, a capacitor 18 for backup power and a control power source Vc are connected to the RAM 22 of the microcomputer 10. Specifically, the control power supply Vc is connected to the ground via the resistor 12 (current limiting resistor to the Zener diode) and the Zener diode 14. The intermediate point between the resistor 12 and the Zener diode 14 is connected to the RAM 22 via the backflow preventing diode 16. One end of a capacitor 18 is connected to an intermediate point between the diode 16 and the RAM 22, and the other end of the capacitor 18 is connected to the ground.
Therefore, the control power supply Vc (+5 V) is stepped down to a predetermined voltage (+3.3 V) by the Zener diode 14. Capacitor 18 is charged by the stepped-down control power supply Vc, the voltage across the capacitor 18 (hereinafter, referred to as the capacitor voltage _{V B)} is applied to the RAM 22. While the control power supply Vc is normal, power is supplied from the control power supply Vc to the RAM 22 by the amount of power consumed by the RAM 22. On the other hand, when the power supply from the control power supply Vc is stopped due to a power failure or the like, the power stored in the capacitor 18 is supplied to the RAM 22. For this reason, even if the power is cut off due to a power failure or the like, the data in the RAM 22 is stored and held for the amount of power stored in the capacitor 18. In the present embodiment, the data stored in the capacitor 18 can be stored and held for about three days from the time of power-off by the power stored in the capacitor 18.

ここで、電源投入時（又は電源復旧時）における制御用電源Ｖｃの経時変化と、コンデンサ電圧Ｖ_Ｂ（ＲＡＭ２２に印加される電圧）の経時変化について説明する。図２は制御用電源Ｖｃの経時変化（下側のグラフ）と、コンデンサ電圧Ｖ_Ｂの経時変化（上側のグラフ）とを併せて示す図である。
図２に示すように、制御用電源Ｖｃは、パチンコ機に電源投入が行われると、０Ｖから徐々に立ち上がる。一方、コンデンサ電圧Ｖ_Ｂは、電源投入時にコンデンサ１８の残容量に応じた電圧を持ち、その電圧から徐々に立ち上がる。上述した説明から明らかなように、コンデンサ電圧Ｖ_Ｂは、コンデンサ１８への充電量の増加に応じて上昇する。コンデンサ１８の容量は大きく、抵抗１２を介して充電されるため、その充電に時間を要する。このため、コンデンサ電圧Ｖ_Ｂの電圧変化率（単位時間当たりの電圧上昇率）は、制御用電源Ｖｃの電圧変化率（単位時間当たりの電圧上昇率）と比較して小さくなる。したがって、コンデンサ１８の残容量が比較的残っている状態で電源投入が行われたときは、コンデンサ電圧Ｖ_Ｂが立ち上がってから制御用電源Ｖｃが立ち上がるが（図中の電源投入（１）の場合）、コンデンサ１８が完全放電された状態で電源投入が行われると、コンデンサ電圧Ｖ_Ｂが立ち上がる前に制御用電源Ｖｃが立ち上がる（図中の電源投入（２）の場合）。このため、制御用電源Ｖｃが立ち上がることをもってＣＰＵ２０をパワーオンリセットすると、ＣＰＵ２０が処理を開始するときにＲＡＭ２２が動作可能となっていない場合が生じ得ることとなる。 Here, a change with time of the control power supply Vc and a change with time of the capacitor voltage V _B (voltage applied to the RAM 22) when the power is turned on (or when the power is restored) will be described. Figure 2 is a time course of the control power supply Vc (lower graph), showing together the aging of the capacitor voltage V _B (upper graph).
As shown in FIG. 2, the control power supply Vc gradually rises from 0V when the pachinko machine is turned on. On the other hand, the capacitor voltage V _B has a voltage corresponding to the remaining capacity of the capacitor 18 when the power is turned on, and gradually rises from that voltage. As is apparent from the above description, the capacitor voltage V _B increases as the charge amount of the capacitor 18 increases. Since the capacitor 18 has a large capacity and is charged via the resistor 12, the charging takes time. Therefore, the voltage variation rate of the capacitor voltage V _B (voltage rise rate per unit time) is small compared with the voltage change rate of the control power supply Vc (voltage rise rate per unit time). Therefore, when the power is on in a state where the remaining capacity of the capacitor 18 is relatively still, if it control power supply Vc rises from the rise of the capacitor voltage V _B of the (power-on in FIG. (1) ), the power-on in a state where the capacitor 18 is fully discharged is performed, when the control power supply Vc before rises capacitor voltage V _B rises (power-on in FIG. 2). For this reason, if the power-on reset of the CPU 20 is performed when the control power supply Vc rises, the RAM 22 may not be operable when the CPU 20 starts processing.

そこで、本実施形態のＣＰＵ２０は、パワーオンリセットされるとまず、ＲＡＭ２２が動作可能となっているか否かを確認し、その確認後に通常の立上げ処理を行うようになっている。図３に、ＣＰＵ２０のパワーオンリセット時（すなわち、パチンコ機への電源投入時）の処理のフローチャートを示す。
図３に示すように、パワーオンリセットされるとＣＰＵ２０は、まず、内蔵ＲＡＭのアクセス許可等の初期化処理を行う（Ｓ２）。次いで、ＲＡＭ２２のワーク領域内に判定用に設けた所定のアドレスにデータを書き込み（Ｓ４）、次いで、その書き込んだアドレスからデータを読み出す（Ｓ６）。そして、ステップＳ４で書き込んだデータと、ステップＳ６で読み出したデータが一致するか否かを判定する（Ｓ８）。
ステップＳ４で書き込んだデータとステップＳ６で読み出したデータとが一致しない場合〔ステップＳ８でＮＯ〕は、ＲＡＭ２２が不安定な状態（すなわち、コンデンサ電圧Ｖ_ＢがＲＡＭ２２の動作可能電圧未満の状態）であるため、ステップＳ４に戻ってステップＳ４からの処理を行う。
逆に、ステップＳ４で書き込んだデータとステップＳ６で読み出したデータとが一致する場合〔ステップＳ８でＹＥＳ〕は、ＲＡＭ２２が安定な状態になっているため、ＲＡＭ２２の判定用領域をクリアし、ステップＳ１０に進む。ステップＳ１０に進むと、ＲＡＭクリアスイッチがＯＮされたか否かを判定する（Ｓ１０）。遊技機ごとに設けられたＲＡＭクリアスイッチは、電源投入時に遊技店の店員等によって操作されるスイッチであり、ＲＡＭ２２に記憶保持されたデータをクリアするときにＯＮされる。 Therefore, when the power-on reset is performed, the CPU 20 of the present embodiment first confirms whether or not the RAM 22 is operable, and performs normal startup processing after the confirmation. FIG. 3 shows a flowchart of processing at the time of power-on reset of the CPU 20 (that is, when the power to the pachinko machine is turned on).
As shown in FIG. 3, when the power-on reset is performed, the CPU 20 first performs initialization processing such as access permission of the built-in RAM (S2). Next, data is written to a predetermined address provided for determination in the work area of the RAM 22 (S4), and then data is read from the written address (S6). Then, it is determined whether or not the data written in step S4 matches the data read in step S6 (S8).
If the data written in step S4 does not match the data read in step S6 [NO in step S8], the RAM 22 is unstable (that is, the capacitor voltage V _B is less than the operable voltage of the RAM 22). Therefore, the process returns to step S4 and the processing from step S4 is performed.
Conversely, if the data written in step S4 matches the data read in step S6 (YES in step S8), the RAM 22 is in a stable state, so the determination area in the RAM 22 is cleared, and the step Proceed to S10. In step S10, it is determined whether or not the RAM clear switch is turned on (S10). A RAM clear switch provided for each gaming machine is a switch that is operated by a store clerk or the like at a game store when the power is turned on, and is turned on when data stored in the RAM 22 is cleared.

ＲＡＭクリアスイッチがＯＮされている場合〔ステップＳ１０でＹＥＳ〕は、ＲＡＭ２２をクリアし（Ｓ１４）、しかる後、メイン処理に移行する（Ｓ１６）。したがって、ＲＡＭクリアスイッチが操作されるとＲＡＭ２２がクリアされ、パチンコ機は初期状態から処理を開始する。なお、ステップＳ１６のメイン処理は、パチンコ機において遊技が行われる際に周期的に行われる処理であり、従来公知のパチンコ機で行われている処理と同様の処理である。
一方、ＲＡＭクリアスイッチがＯＮされていない場合〔ステップＳ１０でＮＯ〕は、まずＲＡＭ２２のワーク領域が正常か否かをチェックサムにて確認する（Ｓ１４）。次いで、ＲＡＭ２２が正常でない場合〔ステップＳ１２でＮＯ〕はＲＡＭ２２をクリアし（Ｓ１４）、ステップＳ１６のメイン処理に進む。逆に、ＲＡＭ２２が正常な場合〔ステップＳ１２でＹＥＳ〕は、そのままステップＳ１６のメイン処理に進む。したがって、電源遮断されている間にＲＡＭ２２に記憶保持されたデータを用いて処理を再開する。 If the RAM clear switch is ON [YES in step S10], the RAM 22 is cleared (S14), and then the process proceeds to the main process (S16). Accordingly, when the RAM clear switch is operated, the RAM 22 is cleared, and the pachinko machine starts processing from the initial state. In addition, the main process of step S16 is a process periodically performed when a game is performed in a pachinko machine, and is the same process as a process performed in a conventionally known pachinko machine.
On the other hand, if the RAM clear switch is not turned on [NO in step S10], it is first confirmed by a checksum whether the work area of the RAM 22 is normal (S14). Next, if the RAM 22 is not normal [NO in step S12], the RAM 22 is cleared (S14), and the process proceeds to the main process in step S16. Conversely, if the RAM 22 is normal (YES in step S12), the process proceeds to the main process in step S16. Therefore, the processing is resumed using the data stored and held in the RAM 22 while the power is shut off.

上述した説明から明らかなように、本実施形態においては、電源投入によりパワーオンリセットされたＣＰＵ２０は、まず、ＲＡＭ２２に対する書き込み動作及び読み出し動作が可能か否かの確認を行い、ＲＡＭ２２が動作可能となっているときに限り、通常の立上げ処理（図３においては、本発明に係るステップＳ２〜Ｓ８以外の処理、例えば、Ｓ１０〜Ｓ１４及び図示しない遊技制御におけるデフォルト値の所定のアドレスへの設定、ＣＰＵＩ／Ｆや周辺ＩＣ等電子部品のデフォルト状態の設定等）を開始する。このため、コンデンサ１８が完全放電の状態で電源投入が行われた場合（すなわち、コンデンサ電圧Ｖ_Ｂの立ち上がりが制御用電源Ｖｃの立ち上がりより遅くなる場合）でも、ＣＰＵ２０の立上げ処理を正常に行うことができる。
また、本実施形態においてＣＰＵ２０は、ＲＡＭ２２が動作可能か否かを直接確認し、ＲＡＭ２２が動作可能であると速やかに立上げ処理を行う。このため、コンデンサ１８の劣化等のハードの経年変化に影響されることなく、コンデンサ１８の残容量に応じて最適なタイミングで立上げ処理を開始することができる。
さらに、ＣＰＵ２０はＲＡＭ２２が動作可能となると速やかに立上げ処理を開始するため、従来の技術（コンデンサ電圧Ｖ_Ｂの値を監視する技術）と比較しても短時間で立上げ処理を完了することができる。すなわち、コンデンサ電圧Ｖ_Ｂが所定の閾値を越えたときにＣＰＵ２０をパワーオンリセットする場合は、安全のためコンデンサ電圧Ｖ_Ｂの閾値（ＣＰＵ２０をパワーオンリセットするか否かを決める閾値）をＲＡＭ２２の動作可能電圧より高めに設定する必要がある。このため、ＲＡＭ２２が動作可能となっても、直ちにＣＰＵ２０がパワーオンリセットされない場合が生じ得る。しかしながら、本実施形態ではＲＡＭ２２に直接アクセスして動作可能か否かを判定するため、ＲＡＭ２２が動作可能となると直ちに立上げ処理が開始される。このため、従来の技術と比較しても速やかにパチンコ機を立ち上げることができる。
また、本実施形態では、コンデンサ電圧Ｖ_Ｂを監視する監視回路を設ける必要はなく、ＣＰＵ２０による診断プログラムの実行によってＲＡＭ２２が動作可能となっているか否かを確認する。したがって、監視回路を設けない分だけコストアップを抑制することができる。また、監視回路を設ける必要がないため、マイコン１０に監視回路からの信号を受信する特別なポート等を割り振る必要もない。 As is apparent from the above description, in the present embodiment, the CPU 20 that has been power-on reset by turning on the power first checks whether or not the write operation and the read operation to the RAM 22 are possible, and the RAM 22 is operable. Only when the normal startup process (in FIG. 3, the processes other than steps S2 to S8 according to the present invention, for example, S10 to S14 and setting of a default value in a game control (not shown) to a predetermined address) , Setting of default state of electronic components such as CPU I / F and peripheral IC). Therefore, if the capacitor 18 is powered on is performed in the state of full discharge (i.e., when the rise of the capacitor voltage V _B is slower than the rise of the control power supply Vc) But a successful start-up process of the CPU20 be able to.
In the present embodiment, the CPU 20 directly checks whether or not the RAM 22 is operable. If the RAM 22 is operable, the CPU 20 quickly starts up. Therefore, the start-up process can be started at an optimal timing according to the remaining capacity of the capacitor 18 without being affected by hardware aging such as deterioration of the capacitor 18.
Further, CPU 20 in order to quickly start startup process when the RAM22 are operable, to complete even a short time start-up process over the prior art (technique for monitoring the value of the capacitor voltage V _B) Can do. That is, when the CPU 20 is power-on reset when the capacitor voltage V _B exceeds a predetermined threshold, the threshold of the capacitor voltage V _B (threshold for determining whether to power-on the CPU 20) is set in the RAM 22 for safety. It must be set higher than the operable voltage. For this reason, even if the RAM 22 becomes operable, the CPU 20 may not be immediately reset to power-on. However, in this embodiment, in order to determine whether or not the RAM 22 can be operated by directly accessing the RAM 22, the start-up process is started immediately after the RAM 22 becomes operable. For this reason, a pachinko machine can be quickly launched even compared with the conventional technology.
Further, in the present embodiment, it is not necessary to provide a monitoring circuit for monitoring the capacitor voltage V _B, to confirm whether the RAM22 by executing the diagnostic program by CPU20 has become operational. Therefore, the cost increase can be suppressed by the amount that the monitoring circuit is not provided. Further, since there is no need to provide a monitoring circuit, it is not necessary to allocate a special port or the like for receiving a signal from the monitoring circuit to the microcomputer 10.

以上、本発明の一実施形態について詳細に説明したが、これは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。 As mentioned above, although one Embodiment of this invention was described in detail, this is only an illustration and does not limit a claim. The technology described in the claims includes various modifications and changes of the specific examples illustrated above.

（１）上述した実施形態は、１の制御基板に本発明を適用した例であったが、本発明は、遊技機に装備される複数の制御基板のそれぞれに適用することもできる。例えば、パチンコ機に装備されるメイン制御基板と、払出制御基板のそれぞれに適用することができる。
ここで、払出制御基板がメイン制御基板から送信される払出コマンド等の遊技コマンドを確実に受信するためには、メイン制御基板は、払出制御基板が立上げ処理を完了してから、払出コマンド等の遊技コマンドを送信する必要がある。一方、電源投入時において各制御基板のＣＰＵはＲＡＭの動作が可能か否かの確認を繰り返し行い、各制御基板のＣＰＵが立上げ処理を完了するタイミングはバックアップ電源の残容量によって変化する。
したがって、メイン制御基板は、払出制御基板が立上げ処理を完了したか否かを判断する必要がある。また、いずれかの制御基板がＲＡＭの確認処理を終われないときに、そのことを遊技店の店員等に報知する必要もある。かかる要求を満足するため、図４に示す構成を採用することができる。 (1) Although the above-described embodiment is an example in which the present invention is applied to one control board, the present invention can also be applied to each of a plurality of control boards equipped in a gaming machine. For example, the present invention can be applied to each of a main control board and a payout control board installed in a pachinko machine.
Here, in order for the payout control board to reliably receive a game command such as a payout command transmitted from the main control board, the main control board needs to pay out the payout command, etc. after the payout control board has completed the startup process. It is necessary to send a game command. On the other hand, when the power is turned on, the CPU of each control board repeatedly checks whether or not the operation of the RAM is possible, and the timing at which the CPU of each control board completes the startup process varies depending on the remaining capacity of the backup power supply.
Therefore, the main control board needs to determine whether or not the payout control board has completed the startup process. Further, when any of the control boards does not finish the RAM confirmation process, it is necessary to notify a store clerk or the like of the game store. In order to satisfy this requirement, the configuration shown in FIG. 4 can be employed.

図４は、本発明をメイン制御基板と払出制御基板に適用したときに、電源投入時における両制御基板間の処理を説明するための図である。図４に示すようにメイン制御基板２２は、電源投入時のＲＡＭの動作確認が完了し立上げ処理が終わると、払出基制御基板２４にチェッグコマンドを送信する。次いで、払出制御基板２４から出力される確認信号（ＡＣＫ信号）を受信するまで待機する。チェックコマンドを送信してから所定時間が経過してもＡＣＫ信号を受信しないときは、メイン制御基板２２は再び払出制御基板２４に向かってチェックコマンドを出力する。以下、メイン制御基板２２はＡＣＫ信号を受信するまで、所定時間毎にチェックコマンドを払出制御基板２４に出力する。そして、払出制御基板２４からのＡＣＫ信号を受信すると、パチンコ遊技のための遊技処理を開始する。したがって、メイン制御基板２２から送信される遊技コマンドは、確実に払出制御基板２４で受信されることとなる。
一方、払出制御基板２４には、パチンコ機の状態を表示する状態表示ＬＥＤ２６が接続されている。払出制御基板２４は、電源投入時のＲＡＭの動作確認が完了し立上げ処理が終わると待機する。メイン制御基板２２からのチェックコマンドを受信すると、払出制御基板２４は状態表示ＬＥＤ２６を点灯すると共にメイン制御基板２２にＡＣＫ信号を出力する。
上述の説明から明らかなように、メイン制御基板２２がＲＡＭの動作確認を完了できない場合は、メイン制御基板２２からチェックコマンドが出力されない。このため、状態表示ＬＥＤ２６は点灯されない。一方、払出制御基板２４がＲＡＭの動作確認を完了できない場合は、払出制御基板２４はメイン制御基板２２からのチェックコマンドを受信することはできず、状態表示ＬＥＤ２６も点灯されない。したがって、両制御基板２２，２４が共に正常に立ち上がらないと、状態表示ＬＥＤ２６が点灯されないこととなる。このため、状態表示ＬＥＤ２６の点灯の有無でパチンコ機の状態を判断することができる。 FIG. 4 is a diagram for explaining processing between both control boards when the power is turned on when the present invention is applied to the main control board and the payout control board. As shown in FIG. 4, the main control board 22 transmits a check command to the payout base control board 24 when the operation check of the RAM at the time of power-on is completed and the start-up process is completed. Next, the process waits until an acknowledgment signal (ACK signal) output from the payout control board 24 is received. If the ACK signal is not received even after a predetermined time has elapsed since the check command was transmitted, the main control board 22 outputs the check command toward the payout control board 24 again. Thereafter, the main control board 22 outputs a check command to the payout control board 24 every predetermined time until receiving the ACK signal. When an ACK signal is received from the payout control board 24, a game process for a pachinko game is started. Therefore, the game command transmitted from the main control board 22 is surely received by the payout control board 24.
On the other hand, a state display LED 26 for displaying the state of the pachinko machine is connected to the payout control board 24. The payout control board 24 waits when the operation check of the RAM at the time of power-on is completed and the start-up process is completed. When receiving the check command from the main control board 22, the payout control board 24 turns on the status display LED 26 and outputs an ACK signal to the main control board 22.
As is clear from the above description, when the main control board 22 cannot complete the RAM operation check, the check command is not output from the main control board 22. For this reason, the status display LED 26 is not lit. On the other hand, when the payout control board 24 cannot complete the RAM operation check, the payout control board 24 cannot receive the check command from the main control board 22, and the status display LED 26 is not lit. Therefore, if both the control boards 22 and 24 do not rise normally, the status display LED 26 is not turned on. For this reason, the state of the pachinko machine can be determined based on whether or not the state display LED 26 is lit.

（２）上述した実施形態は、ＲＡＭの１つのアドレスにデータを書き込み、次いで、そのアドレスからデータを読取り、両データが一致するか否かを確認することで、ＲＡＭが動作可能となっているか否かを判断した。しかしながら、ＲＡＭの動作確認はＲＡＭの複数のアドレスに対して行うようにしてもよい。すなわち、ＣＰＵは、データの書き込み、データの読取り、及び両者が一致するか否かの判定を、ＲＡＭの複数のアドレスのそれぞれに行い、各アドレスに対し行った判定の全てが一致する場合に、その後の立上げ処理を開始するようにしてもよい。
例えば、ＣＰＵは、まず、ＲＡＭのアドレスＡに対しデータの書き込み、データの読み取り、及び両データが一致するか否かの判定を行う。次いで、ＲＡＭのアドレスＢに対してデータの書き込み、データの読み取り、及び両データが一致するか否かの判定を行う。そして、ＲＡＭのアドレスＣに対しても同様の処理を行う。そして、ＲＡＭのアドレスＡ，Ｂ，Ｃのそれぞれについて行った判定が正しい場合に、その後の処理を開始する。このように構成すると、ＲＡＭが動作可能となったか否かの判定を確実に行うことができるため、より確実にＣＰＵの処理を立ち上げることができる。
また、上述した各構成において、ＲＡＭが動作可能と判定されてからさらにタイマにより所定時間だけ待機し、その後に通常の立上げ処理を開始するようにしてもよい。このように構成することによって、より確実にＣＰＵの動作を立ち上げることができる。
さらには、書き込んだデータと読み込んだデータが一致するか否かの判定処理を繰り返し行い、書き込んだデータと読み込んだデータが一致するという結果が複数回連続したときに、通常の立上げ処理を開始するようにしてもよい。このような構成によっても、ＣＰＵの正常な立上げを担保することができる。 (2) In the above-described embodiment, whether the RAM is operable by writing data to one address of the RAM, then reading the data from the address, and confirming whether or not both data match. Judged whether or not. However, the RAM operation check may be performed for a plurality of addresses in the RAM. That is, the CPU performs data writing, data reading, and determination of whether or not they match each of the plurality of addresses of the RAM, and when all of the determinations made for each address match, Subsequent startup processing may be started.
For example, the CPU first writes data to the address A of the RAM, reads the data, and determines whether the two data match. Next, data writing to the RAM address B, data reading, and whether or not the two data match are determined. The same processing is performed for the address C in the RAM. Then, if the determination made for each of the RAM addresses A, B, and C is correct, the subsequent processing is started. With this configuration, it is possible to reliably determine whether or not the RAM is operable, so that the CPU processing can be started more reliably.
In each of the above-described configurations, a timer may be further waited for a predetermined time after it is determined that the RAM is operable, and then a normal startup process may be started. With this configuration, the CPU operation can be started more reliably.
Furthermore, the process of determining whether the written data and the read data match is repeated, and when the result that the written data matches the read data continues multiple times, normal startup processing is started. You may make it do. Even with such a configuration, normal startup of the CPU can be ensured.

（３）図１に示す実施形態では、ＣＰＵの制御電圧とＲＡＭの制御電圧とが異なる場合について本発明を適用した例であったが、図５に示すようにＣＰＵの制御電圧とＲＡＭの制御電圧とが同じとなる場合に対しても本発明を適用することができる。
パチンコ機では、バックアップされたＲＡＭの内容を不正に書き換えられることをできるだけ困難にするため、図５に示すように、バックアップコンデンサ１８を他の基板３０に設ける場合がある。そのため、バックアップコンデンサ１８を接続するハーネスからノイズが進入し、ＲＡＭ２２の内容に影響を与えるおそれが生じる。そこで、ＲＡＭ２２の電源供給端子から進入するおそれのあるノイズを除去するため、図５に示すように、抵抗２３およびコンデンサ２９により構成されるフィルタを設ける。
このような場合、除去するノイズの大きさ等によってフィルタを構成する抵抗２３及びコンデンサ２９の特性を変えると、これによってＣＰＵ２０とＲＡＭ２２に供給する電源の立ち上がりの関係が図２に示すようになる場合がある。そこで、本発明を適用することで、ＣＰＵ２０が、ＲＡＭ２２が動作可能か否かを直接確認し、ＲＡＭが動作可能であるときに限り次の処理に移行するようにしておけば、ＣＰＵ２０とＲＡＭ２２に供給する電源の立ち上がりの関係を気にすることなく、抵抗２３及びコンデンサ２９の特性値を決定することができる。 (3) In the embodiment shown in FIG. 1, the present invention is applied to a case where the control voltage of the CPU and the control voltage of the RAM are different, but the control voltage of the CPU and the control of the RAM as shown in FIG. The present invention can also be applied to the case where the voltage is the same.
In the pachinko machine, in order to make it as difficult as possible to illegally rewrite the contents of the backed up RAM, a backup capacitor 18 may be provided on another substrate 30 as shown in FIG. Therefore, noise enters from the harness connecting the backup capacitor 18, which may affect the contents of the RAM 22. Therefore, in order to remove noise that may enter from the power supply terminal of the RAM 22, a filter including a resistor 23 and a capacitor 29 is provided as shown in FIG.
In such a case, when the characteristics of the resistor 23 and the capacitor 29 constituting the filter are changed depending on the magnitude of noise to be removed, etc., the relationship between rising edges of the power supplied to the CPU 20 and the RAM 22 becomes as shown in FIG. There is. Therefore, by applying the present invention, the CPU 20 directly confirms whether or not the RAM 22 is operable, and if the RAM 20 is operable, the CPU 20 and the RAM 22 are transferred to the next process only when the process proceeds to the next process. The characteristic values of the resistor 23 and the capacitor 29 can be determined without worrying about the rise relationship of the power supply to be supplied.

（４）図１に示す実施形態では、図３に示すように電源投入時にＲＡＭクリアスイッチが押されていたか否かをＣＰＵが判定し、ＲＡＭクリアスイッチが押されていた場合はソフト的にＲＡＭの記憶情報をクリアする構成であった。しかしながら、ＲＡＭの記憶情報をクリアする方法としては、バックアップコンデンサと並列にスイッチを設け、このスイッチをオンすることでバックアップコンデンサの電荷を強制的に消費し、ＲＡＭに記憶した情報をクリアする方法を採ることもできる。
かかる方法を採用する場合、次に電源投入を行うときのＣＰＵに供給する電源とＲＡＭに供給する電源の立ち上がりの関係は図２に示すようになる。しかしながら、このような場合にも、本発明を適用することで、ＣＰＵはＲＡＭの動作確認を直接行ってから次の処理に移行するため、ＣＰＵを正常に立ち上げることができる。 (4) In the embodiment shown in FIG. 1, as shown in FIG. 3, the CPU determines whether or not the RAM clear switch has been pressed when the power is turned on. It was the structure which clears the memory information. However, as a method of clearing information stored in the RAM, a switch is provided in parallel with the backup capacitor, and by turning on this switch, the charge of the backup capacitor is forcibly consumed and the information stored in the RAM is cleared. It can also be taken.
When such a method is employed, the relationship between the power supplied to the CPU and the power supplied to the RAM when the power is next turned on is as shown in FIG. However, even in such a case, by applying the present invention, since the CPU directly checks the operation of the RAM and then proceeds to the next process, the CPU can be started up normally.

（５）上述した各実施形態は本発明をパチンコ機に適用した例であったが、本発明はバックアップ機能を有する制御装置を備えた遊技機に対し適用することができ、例えば、スロットマシン等の遊技機にも適用することができる。 (5) Each embodiment described above is an example in which the present invention is applied to a pachinko machine, but the present invention can be applied to a gaming machine having a control device having a backup function, such as a slot machine. It can also be applied to other gaming machines.

また、本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数の目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。 In addition, the technical elements described in the present specification or the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the technology exemplified in this specification or the drawings achieves a plurality of objects at the same time, and has technical utility by achieving one of the objects.

本実施形態の制御基板に実装されるワンチップマイコンと、このワンチップマイコンへの電源供給ラインを示す図。The figure which shows the one-chip microcomputer mounted in the control board of this embodiment, and the power supply line to this one-chip microcomputer. 制御用電源Ｖｃの経時変化と、コンデンサ電圧Ｖ_Ｂの経時変化とを併せて示す図。And aging of the control power supply Vc, shows together and aging of the capacitor voltage V _B. ＣＰＵのパワーオンリセット時の処理手順を示すフローチャート。The flowchart which shows the process sequence at the time of the power-on reset of CPU. 本願の技術をメイン制御基板と払出制御基板に適用した場合に、電源投入時の各制御基板の処理を説明するための図。The figure for demonstrating the process of each control board at the time of power activation, when the technique of this application is applied to a main control board and a payout control board. 本願の技術が適用される他の形態の全体構成を示す図。The figure which shows the whole structure of the other form to which the technique of this application is applied.

Explanation of symbols

１０・・ワンチップマイコン
１２・・抵抗
１４・・ツェナーダイオード
１６・・ダイオード
１８・・コンデンサ
２０・・ＣＰＵ
２２・・ＲＡＭ 10. One-chip microcomputer 12. Resistance 14. Zener diode 16. Diode 18. Capacitor 20. CPU
22..RAM

Claims

CPU,
A RAM that is accessible to the CPU and temporarily stores data;
A power supply circuit connected to an external power supply and supplying power to the CPU and RAM;
A backup power supply disposed between the power supply circuit and the RAM,
The power stored in the backup power supply while power is being supplied from the power supply circuit to the RAM is supplied to the RAM when the power supply from the power supply circuit to the RAM is cut off, whereby the data stored in the RAM is predetermined. A gaming machine that only holds time,
When power is turned on or power is restored, the CPU (1) writes data to a predetermined address for determination provided in a part of the RAM , and (2) reads data from the predetermined address in the RAM. And (3) determining whether or not the data written in (1) and the data read in (2) match , “writing data” in (1), A series of processes in which the “reading of data” in (2) and “determination of whether or not the data match” in (3) are one cycle are referred to as “written data” in (1). It is repeatedly executed until the “read data” in (2) matches, and if it is determined in the step (3) that the data match, the data stored in the RAM after clearing the predetermined address Whether or not is normal Is programmed to begin normal startup processing which includes constant for,
During power-on or power is restored, the gaming machine characterized by determining whether operational of RAM before the CPU starts the startup processing of the normal.