JP4572642B2

JP4572642B2 - デジタル伝送システム、受信装置及びデジタル伝送方法

Info

Publication number: JP4572642B2
Application number: JP2004276029A
Authority: JP
Inventors: 聡上田; 俊雅清水
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2004-09-22
Filing date: 2004-09-22
Publication date: 2010-11-04
Anticipated expiration: 2024-09-22
Also published as: JP2006094051A

Description

本発明は、デジタル伝送における誤り訂正技術に関するものであり、詳しくは、誤り訂正処理において、様々な拘束長で誤り訂正処理を実行し、さらに誤り訂正処理における速度遅延を解消するデジタル伝送システム、受信装置及びデジタル伝送方法に関する。

デジタルデータを所定の通信網を介して伝送するデジタル伝送技術は、主に誤り訂正技術と、変復調技術とによって成り立っている。デジタル伝送技術を利用したサービスとしては、例えば、高品質で多様なサービスを提供するデジタル放送などがある。このデジタル放送は、送信側である放送局から送信されたデジタルデータを受信側において受信するという一方向通信であるため、伝送され、受信した電波に対する電波干渉やノイズ（雑音）によって発生した符号化誤りを訂正するための誤り訂正技術が非常に重要となっている。

誤り訂正技術とは、送信側で送信するデジタル信号に対して、符号化器によりあらかじめ誤り訂正符号化処理をすることで余剰の情報を付加し、伝送中に発生した誤りを受信側の復号器にて、所定の復号方法で復号することで誤り訂正する技術である。このような誤り訂正技術を実現するためのアルゴリズムは複数あるが、誤り訂正の能力は、伝送路（通信経路）の状態、符号化・復号方式、復号器の能力に依存することになるため、デジタル伝送する際の状況に応じて最適なアルゴリズムを適宜選択して用いることになる。

特に、デジタル放送においては、誤り訂正符号化として、畳み込み符号化（内符号化）と、ブロック符号化（外符号化）の２種類を組み合わせた連接符号化により、高い誤り訂正能力を実現している。

畳み込み符号化は、前の情報に関連づけを行った情報を伝送し、受信側では受信信号の連続した関連情報を元にし、もっとも確からしい系列を選ぶことで誤りを訂正するアルゴリズムである。この畳み込み符号化による誤り訂正に用いる復号の方法の一つとしてビタビ復号というアルゴリズムがあり、デジタル伝送においては、畳み込み符号化と共に広く用いられている。

図１０に、この畳み込み符号化を実行する畳み込み符号化器１００と、ビタビ復号を実行するビタビ復号器１０１とを備えたデジタル伝送システムを示す。図１０に示すように、畳み込み符号化器１００は、通信経路１０２を介して伝送するデータＤ_１００を符号化して、符号化データＣＤ_１００を生成する。生成された符号化データＣＤ_１００は、通信経路１０２を介して伝送されることになるが、通信経路１０２においてエラーの影響を受けてしまい、符号化データＣＤＥ_１００となる。ビタビ復号器１０２は、この符号化データＣＤＥ_１００を入力し、復号することでエラー訂正処理を実行することになる。

畳み込み符号化器１００は、図１１に示すように、入力ポート１００Ｘから入力された情報に対して冗長成分を付加することで２倍のデータを生成（符号化）し、出力ポート１００Ａ，１００Ｂから出力する。具体的には、畳み込み符号化器１００は、シフトレジスタと、加算器とから構成され、入力された１ビットの情報系列は、２ビットの符号化系列となって出力される。

このような畳み込み符号化器１００に応じて、ビタビ復号器１０１は、図１２に示すように、畳み込み符号化器１００から出力された冗長成分を付加されたデータを入力ポート１０１Ａ，１０１Ｂから入力し、エラー訂正処理を実行して出力ポート１０１Ｙから出力する。

図１３は、図１１に示した畳み込み符号化器１００と、図１２に示したビタビ復号器１０１とを考慮したデジタル伝送システムである。図１３に示すデジタル伝送システムにおいて、今、１ビットのデジタルデータであるデータＤ１が畳み込み符号化器１００に入力されたとする。畳み込み符号化器１００は、入力されたデータＤ１に対して冗長成分を付加して、２倍の情報量、つまり２ビットのデータＤ１−Ａ，Ｄ１−Ｂを生成する。生成されたデータＤ１−Ａ，Ｄ１−Ｂは、マルチプレクサ１０３でマルチプレクスされて通信経路１０２を介して伝送される。通信経路１０２を介してマルチプレクスされたデータは、デマルチプレクサ１０４に入力されて、データＤ１−Ａ，Ｄ１−Ｂにデマルチプレクスされ、ビタビ復号器１０１の入力ポート１０１Ａ，１０１Ｂに入力される。

ビタビ復号器１０１は、入力されたデータＤ１−Ａ，Ｄ１−Ｂに対してエラー訂正処理を実行し、畳み込み符号化器１００の入力ポート１００Ｘに入力されたデータＤ１に相当するデータを復号する。復号されたデータＤ１は、出力ポート１０１Ｙから出力されることになる。

特開平９−５１２７８号公報

このような、デジタル伝送システムにおいては、畳み込み符号化器１００は、拘束長と呼ばれる、出力ポート１００Ａ，１００Ｂから出力するのに必要な過去の入力ビット数を変えることで誤り訂正能力を変えることができる。つまり、拘束長を大きくすれば、必要な過去の入力ビット数が増えるため、誤り訂正能力が高くなり、拘束長を小さくすれば、必要な過去の入力ビット数が減るため、誤り訂正能力が低くなる。

しかしながら、畳み込み符号化器１００、ビタビ復号器１０１の拘束長は、固定されているため、重要度が高い、例えば秘匿性のあるデータを伝送する場合でも、それほど重要度の高くないデータを伝送する場合でも、全く同じ誤り訂正能力で演算処理が実行されてしまっていた。つまり、重要度の低いデータを伝送する場合において、不必要に高いレベルの誤り訂正処理が実行され、無駄な演算時間、無駄な消費電力が費やされるといった問題や、重要度の高いデータを伝送する場合において、十分でないレベルの誤り訂正処理が実行され、エラー耐性が弱くなってしまうといった問題が発生することになる。

また、このようなデジタル伝送システムは、以下に示すような問題も有している。一般に、ビタビ復号器の上限クロックは、１００〜２００ＭＨｚ程度である。例えば、ビタビ復号器１００の動作クロックが１００ＭＨｚである場合、ビタビ復号器１００でのデータ転送速度は、復号前では１００Ｍｂｐｓ、復号後では５０Ｍｂｐｓとなる。

しかしながら、デジタル伝送システムの通信経路は、ギガビットレベルの通信が実現されており、このような通信経路を採用した場合には、ビタビ復号器１００がデジタル伝送システムの通信における速度遅延を生じさせる元凶となってしまうといった問題がある。

そこで、本発明は、上述したような問題を解決するために案出されたものであり、伝送するデジタルデータの重要度に応じて、適切な誤り訂正処理を選択し、さらに、スループットを向上させるようにしたデジタル伝送システム、受信装置及びデジタル伝送方法を提供することを目的とする。

上述の目的を達成するために、本発明は、デジタルデータを送信する送信装置と、上記送信装置から送信されたデジタルデータを受信する受信装置とを備えるデジタル伝送システムにおいて、上記送信装置は、デジタル信号に対して、それぞれ異なる拘束長で誤り訂正符号化処理を実行する複数の畳み込み符号化手段と、上記複数の畳み込み符号化手段から、所望の拘束長で誤り訂正符号化処理を実行する畳み込み符号化手段を選択する第１の選択手段と、上記第１の選択手段で選択された畳み込み符号化手段で符号化された符号化データをデジタル変調する変調手段と、上記変調手段によって変調された符号化データを送信する送信手段とを有し、上記受信装置は、上記送信手段によって送信された上記符号化データを受信する受信手段と、上記受信手段によって受信された上記符号化データをデジタル復調する復調手段と、上記複数の畳み込み符号化手段に対応した拘束長で誤り訂正復号処理を実行する複数のビタビ復号手段と、上記復調手段によってデジタル復調された符号化データに対して、上記第１の選択手段で選択された上記畳み込み符号化手段の拘束長と同一の拘束長で誤り訂正復号処理を実行するビタビ復号手段を、上記複数のビタビ復号手段から選択する第２の選択手段と、上記ビタビ復号手段の最大拘束長の状態数に応じたパスメトリックを記憶する上記複数のビタビ復号手段に共用された複数のメモリで構成されるパスメモリと、上記パスメモリを構成する複数のメモリに個別にクロックを供給するクロック制御手段とを有し、上記クロック制御手段は、上記パスメモリを構成する複数のメモリのうち、上記第２の選択手段により上記複数のビタビ復号手段から選択されたビタビ復号手段で使用されるいくつかのメモリにクロックを供給し、使用されない他のメモリにはクロックを供給しないことを特徴とする。

また、上述の目的を達成するために、本発明は、送信装置によって送信される所望の拘束長で誤り訂正符号化されて変調された符号化データを、受信手段によって受信する受信装置において、上記受信手段によって受信された上記符号化データをデジタル復調する復調手段と、上記送信装置が備えるデジタル信号に対してそれぞれ異なる拘束長で誤り訂正符号化処理を実行する複数の畳み込み符号化手段に対応した拘束長で、誤り訂正復号処理を実行する複数のビタビ復号手段と、上記復調手段によってデジタル復調された符号化データに対して、上記所望の拘束長と同一の拘束長で誤り訂正復号処理を実行するビタビ復号手段を、上記複数のビタビ復号手段から選択する選択手段と、上記ビタビ復号手段の最大拘束長の状態数に応じたパスメトリックを記憶する上記複数のビタビ復号手段に共用された複数のメモリで構成されるパスメモリと、上記パスメモリを構成する複数のメモリに個別にクロックを供給するクロック制御手段とを有し、上記クロック制御手段は、上記パスメモリを構成する複数のメモリのうち、上記選択手段により上記複数のビタビ復号手段から選択されたビタビ復号手段で使用されるいくつかのメモリにクロックを供給し、使用されない他のメモリにはクロックを供給しないことを特徴とする。

さらにまた、上述の目的を達成するために、本発明は、デジタルデータを送信する送信装置と、上記送信装置から送信されたデジタルデータを受信する受信装置とを備えるデジタル伝送システムにおけるデジタル伝送方法であって、上記送信装置は、デジタル信号に対して、それぞれ異なる拘束長で誤り訂正符号化処理を実行する複数の畳み込み符号化手段から選択された畳み込み符号化手段により、所望の拘束長で誤り訂正符号化処理を実行する畳み込み符号化工程と、上記畳み込み符号化工程で符号化された符号化データをデジタル変調する変調工程と、上記変調工程によって変調された符号化データを送信する送信工程とを有し、上記受信装置は、上記送信工程によって送信された上記符号化データを受信する受信工程と、上記受信工程によって受信された上記符号化データをデジタル復調する復調工程と、上記復調工程によってデジタル復調された符号化データに対して、上記複数の畳み込み符号化手段に対応した拘束長で誤り訂正復号処理を実行する複数のビタビ復号手段から選択されたビタビ復号手段により、上記所望の拘束長で誤り訂正復号処理を実行するビタビ復号工程とを有し、上記ビタビ復号工程では、上記ビタビ復号手段の最大拘束長の状態数に応じたパスメトリックを記憶する上記複数のビタビ復号手段に共用されたパスメモリを構成する複数のメモリのうち、上記複数のビタビ復号手段から選択されたビタビ復号手段で使用されるいくつかのメモリにクロックを供給し、使用されない他のメモリにはクロックを供給しないで、上記誤り訂正復号処理を実行することを特徴とする。

本発明は、通信状況に応じた誤り訂正能力の変更が任意に実行できるため、重要度の低いデータに対しては、不必要な伝送処理を実行することなく、重要度の高いデータに対しては、確実な伝送処理を実行することを可能とする。さらに複数のビタビ復号手段でパスメモリを共用化することで、回路構成の複雑化、高コスト化を抑制することを可能とする。

また、ビタビ復号手段は、同一拘束長での誤り訂正復号処理を並列して実行できるようにマルチチャンネル化されているため、送信装置と、受信装置との通信経路のデータ転送速度に比して、格段に遅かったビタビ復号手段のデータ転送速度を大幅に向上することができるため、デジタル伝送システムのスループットを大幅に向上させることを可能とする。

さらにマルチチャンネル化されたビタビ復号手段のパスメモリも共用化することで回路構成の複雑化、高コスト化を抑制することを可能とする。

以下、本発明を実施するための最良の形態について、図面を参照して詳細に説明をする。なお、本発明は、以下の例に限定されるものではなく、本発明の要旨を逸脱しない範囲で、任意に変更可能であることはいうまでもない。

まず、図１を用いて、本発明の実施の形態として示すデジタル伝送システムについて説明をする。図１は、デジタル伝送において、誤り訂正処理を実行する送信器側の符号化部１０と、受信機側の復号部２０とを模式的に示した図である。

図１に示すように符号化部１０は、送信するデジタルデータをデマルチプレクスするデマルチプレクサ１１と、拘束長がＫ＝３の畳み込み符号化器１２ａと、拘束長がＫ＝７の畳み込み符号化器１２ｂと、拘束長がＫ＝Ｎ（Ｎは、２以上の自然数）の畳み込み符号化器１２ｃと、畳み込み符号化器１２ａ，１２ｂ又は１２ｃから出力される値をマルチプレクスするマルチプレクサ１３とを備えている。マルチプレクサ１３から出力されたデータは、図示しないデジタル変調器によってデジタル変調され、通信経路を介して、受信機側の復号部２０へと伝送される。なお、以下の説明において、畳み込み符号化器１２ａ，１２ｂ，１２ｃを総称する際には、単に畳み込み符号化器１２と呼ぶ。

畳み込み符号化器１２ａ，１２ｂ，１２ｃは、拘束長がそれぞれＫ＝３，７，Ｎと異なっている。各畳み込み符号化器１２は、従来の技術として図１１で示した畳み込み符号化器１００と同じ構成であり、入力された情報に対して冗長成分を付加することで２倍のデータを生成（符号化）し出力する。具体的には、畳み込み符号化器１２は、シフトレジスタと、加算器とから構成され、入力された１ビットの情報系列は、２ビットの符号化系列となって出力される。

符号化部１０に構成される畳み込み符号化器１２の数は、図１に示すように３つでなくてもよく、２以上であればよい。また、それぞれの拘束長も、全て任意の値、つまりＫ＝Ｎ（Ｎは、２以上の自然数）とすることができる。

マルチプレクサ１３は、畳み込み符号化器１２から出力された値をマルチプレクスする際、畳み込み符号化器１２ａ，１２ｂ，１２ｃのいずれによって符号化されたかを示す情報として拘束長情報を、伝送するデジタルデータのヘッダ部分に付加する。

一方、復号部２０は、通信経路を介して伝送され、図示しないデジタル復調器でデジタル復調されたデータをデマルチプレクスするデマルチプレクサ２１と、拘束長がＫ＝３のビタビ復号器２２ａと、拘束長がＫ＝７のビタビ復号器２２ｂと、拘束長がＫ＝Ｎのビタビ復号器２２ｃと、ビタビ復号器２２ａ，２２ｂ又は２２ｃから出力される値をマルチプレクスするマルチプレクサ２３と備えている。なお、以下の説明において、ビタビ復号器２２ａ，２２ｂ，２２ｃを総称する際には、単にビタビ復号器２２と呼ぶ。

ビタビ復号器２２ａ，２２ｂ，２２ｃは、従来の技術として図１２で示したビタビ復号器１０１と同じ構成であり、畳み込み符号化器１２から出力された冗長成分を付加されたデータを入力し、エラー訂正処理を実行して出力する。

図２に、ビタビ復号器２２のデータ入出力タイミングチャートを示す。ビタビ復号器２２は、２つの入力ポート（入力２０Ａ、入力２０Ｂ）から１ビットのデータをそれぞれ入力し、復号処理を実行して、１クロック以上の遅延後に復号後データとして出力ポート（出力２０Ｃ）から出力する。この遅延量は、ビタビ復号器２２が備えるパスメモリで記憶できるパスメトリックの長さに依存する。

デマルチプレクサ２１は、伝送されたデジタルデータのヘッダ部分に付加された拘束長情報を参照し、デマルチプレクスしたデータをビタビ復号器２２ａ，２２ｂ，２２ｃのいずれかに出力する。

ビタビ復号器２２ａ，２２ｂ，２２ｃは、上述した畳み込み符号化器１２に応じて、拘束長がそれぞれＫ＝３，７，Ｎとなっている。各ビタビ復号器２２は、拘束長が同一で、対応する畳み込み符号化器１２から出力された冗長成分を付加されたデータを入力し、エラー訂正処理を実行して出力する。ビタビ復号器２２のパスメトリックを記憶するパスメモリは、ビタビ復号器２２ａ，２２ｂ，２２ｃにおいて全て共通となっている。パスメモリのメモリ容量は、ビタビ復号器２２での復号処理ができないトランスケーションエラーが生じないように、ビタビ復号器２２の拘束長をＫ＝ｎとした場合に、５×ｎ×２^{（ｎ−１）}ビット、確保する必要がある。したがって、パスメモリのメモリ容量は、最低でも最も拘束長が大きいビタビ復号器２２に対応した５×ｎ×２^{（ｎ−１）}ビットだけ用意されている。例えば、拘束長がＫ＝７であるビタビ復号器２２ｂの拘束長を最大拘束長とする場合、Ｋ＝７である場合の状態数に応じたパスメトリックを記憶する容量である、少なくとも５×７×２^{（７−１）}ビットを有したパスメモリが用意されることになる。

図３に、ビタビ復号器２２の拘束長がＫ＝３の場合のビタビ復号の様子を、トレリス表現として表す。拘束長がＫ＝３の場合の状態数は４であり、それぞれの状態にパスメトリックを記憶するパスメモリが用意される。図３に示すノード３１には、２本のブランチが合流しており、その２本のブランチに対してハミング距離を求め、距離の小さい方を復号候補３２とし、大きい方のパスは選択肢から除去される。

このように、異なる拘束長の畳み込み符号化器１２、ビタビ復号器２２を備えることで、例えば、重要度の低いデータを送信する際には、拘束長の小さい畳み込み符号化器１２で符号化するように選択し、重要度の高いデータを送信する際には、拘束長の高い畳み込み符号化器１２で符号化するように選択することで誤り訂正能力を向上させることができる。

つまり、このようなデジタル伝送システムは、通信状況に応じた誤り訂正能力の変更が任意に実行できるため、重要度の低いデータに対しては、不必要な伝送処理を実行することなく、重要度の高いデータに対しては、確実な伝送処理を実行すると共に、ビタビ復号器１２のパスメモリを共用化することで、回路構成の複雑化、高コスト化を抑制することができる。

また、このデジタル伝送システムでは、符号化部１０、復号部２０において、それぞれ複数の畳み込み復号器１２、ビタビ復号器２２を使用しているが、デジタルデータを伝送する際に使用しない回路には、クロックの供給を停止し、さらに、ビタビ復号器２２において共用化されているパスメモリでも使用していないパスメモリにはクロックの供給を停止することで大幅な消費電力の削減を実行することができる。

ところで、デジタル伝送システムにおいて、現段階におけるビタビ復号器２２の動作クロックの上限は、技術的な問題から１００〜２００［ＭＨｚ］程度となっている。例えば、ビタビ復号器２２の動作クロックが、１００［ＭＨｚ］の場合、ビタビ復号を実行する前のデータ転送速度は、１００［Ｍｂｐｓ］程度であり、ビタビ復号後のデータ転送速度は、５０［Ｍｂｐｓ］程度となる。これに較べて、通信経路におけるデータ通信速度は、近年目覚ましく高速化され、ギガビット単位のデータ転送速度を実現する通信経路も存在している。したがって、ビタビ復号器２２におけるデータ転送速度がデジタル伝送システムにおけるデータ転送速度に制限を与えてしまっていることになる。

そこで、図４に示すように、ビタビ復号器２２をマルチチャンネル化し、つまり並列に動作するビタビ復号器２２を用意し、ビタビ復号時の処理を並列処理することで、ビタビ復号器２２のデータ転送速度を向上させる構成とすることができる。

図１では、拘束長がＫ＝７のビタビ復号器２２ａが一つだったのに対して、図４においては、５チャンネル（５ｃｈ）、つまり、５個の並列動作をするビタビ復号器２２ａ１〜２２ａ５からなる復号ブロック２５ａが備えられた構成となっている。このビタビ復号器２２ａ１〜２２ａ５は、並列に動作してビタビ復号処理を実行することで、データ転送速度を向上させることができる。これを一般化すると、図１で示した拘束長がＫ＝Ｎのビタビ復号器２２ｃを、図４では、拘束長がＫ＝Ｎで、Ｍチャンネル（Ｍｃｈ：Ｍは１以上の自然数）、つまりＭ個の並列動作をするビタビ復号器２２ｃ１〜２２ｃＭからなる復号ブロック２５ｃを備えた構成とすることができる。

このような復号ブロック２５ａ，２５ｃに対応して、送信側でも、マルチチャンネル化された畳み込み符号化器１２ａ１〜１２ａ５、畳み込み符号化器１２ｃ１〜１２ｃＭをそれぞれ備える符号化ブロック１５ａ，１５ｃを備えた構成となっている。

図５を用いて、図４で示したマルチチャンネル化された復号ブロックを備えたデジタル伝送システムにおいて、マルチチャンネル化された復号ブロックの効果について説明をする。説明のため図５では、復号ブロックとして、拘束長がＫ＝Ｎであり、４チャンネルのビタビ復号器２２Ｘ１〜２２Ｘ４を備えた復号ブロック２２Ｘを用いている。図５に示すように、各ビタビ復号器２２Ｘ１〜２２Ｘ４に対応するように、送信機側では、畳み込み符号化器１２Ｘ１〜１２Ｘ４からなる符号化ブロック１２Ｘを備えた構成となっている。

このように、４チャンネル（Channel 1〜４）のビタビ復号器２２Ｘ１〜２２Ｘ４で構成される復号ブロック２２Ｘを備えるデジタル伝送システムでは、基本的には４ビット単位でデータ処理が実行されることになる。

まず、送信機側のフラグメントブロック１６に、連続した入力データが入力される。フラグメントブロック１６は、入力された入力データのうちデータ処理単位である４ビットのデータＤ１〜Ｄ４に対してフラグメント処理をして分割し、符号化ブロック１２Ｘに出力する。符号化ブロック１２Ｘに入力されたデータＤ１，Ｄ２，Ｄ３，Ｄ４は、それぞれ畳み込み符号化器１２Ｘ１〜１２Ｘ４に入力される。

データＤ１，Ｄ２，Ｄ３，Ｄ４は、畳み込み符号化器１２Ｘ１〜１２Ｘ４でそれぞれ符号化され符号化データＤ１−Ａ，Ｄ１−Ｂ、符号化データＤ２−Ａ，Ｄ２−Ｂ、符号化データＤ３−Ａ，Ｄ３−Ｂ、符号化データＤ４−Ａ，Ｄ４−Ｂとなる。これら符号化データは、マルチプレクサ１３によって、チャンネル毎にマルチプレクスされる。

マルチプレクスされた符号化データは、それぞれ、通信経路ＴＬの４つのチャンネルＴＬ１，ＴＬ２，ＴＬ３，ＴＬ４を介して、受信機側に伝送される。

受信機側に伝送された各チャンネルの符号化データは、デマルチプレクサ２１によってデマルチプレクスされて、復号ブロック２２Ｘに入力される。

復号ブロック２２Ｘに入力された符号化データＤ１−Ａ，Ｄ１−Ｂ、符号化データＤ２−Ａ，Ｄ２−Ｂ、符号化データＤ３−Ａ，Ｄ３−Ｂ、符号化データＤ４−Ａ，Ｄ４−Ｂは、それぞれ、ビタビ復号２２Ｘ１〜２２Ｘ４にて復号され復号データＤ１，Ｄ２，Ｄ３，Ｄ４となる。

この復号データＤ１，Ｄ２，Ｄ３，Ｄ４は、フラグメントブロック１６にてフラグメントされた順番で、デフラグメントブロック２６によりデフラグメントされ、連続した復号後データとなる。復号された復号後データは、入力データと同じになる。

このように、ビタビ復号器２２Ｘ１〜２２Ｘ４をマルチチャンネル化した場合には、受信機側の復号処理は、図６に示すような動作タイミングチャートを示すことになる。図６（ａ）〜（ｄ）は、それぞれビタビ復号器２２Ｘ〜２２Ｘ４の入出力タイミングを示しており、図６（ｅ）は、デマルチプレクサ２１への符号化データの入力タイミングと、デフラグメントブロック２６からの出力タイミングとを示している。

図７に、ビタビ復号器２２Ｘ１〜２２Ｘ４と、同じ拘束長であるビタビ復号器を一つだけ用いて、つまりマルチチャンネル化させずに、図５で示した４ビットの入力データＤ１〜Ｄ４を復号処理する際のタイミングチャートを示す。図７と、図６とから分かるように、ビタビ復号器をマルチチャンネル化しない場合は、ビタビ復号器の処理能力をそのまま引きずるため、ビタビ復号器をマルチチャンネル化した場合と比較して、同一のデータを処理するのに４倍も要しているのが分かる。つまり、ビタビ復号器をマルチチャンネル化することで、マルチチャンネル化した分だけデータ処理速度が速くなり、データ転送速度を向上させることができる。したがって、ビタビ復号器をマルチチャンネル化することで、通信経路のデータ転送速度に比して、格段に遅かったビタビ復号器のデータ転送速度を大幅に向上することができるため、デジタル伝送システムのスループットを向上させることができる。

続いて、図８を用いて、上述したデジタル伝送システムが備える受信機側の復号部について具体的に説明をする。図８は、上述した図１に模式的に示したデジタル伝送システムの復号部２０の具体的なブロック図である。なお、図８においては、図１で示した復号部２０を復号部５０と呼ぶことにする。

復号部５０は、入力データを入力しデマルチプレクスするデマルチプレクサ５１と、デマルチプレクサ５１からの出力を後段のビタビ復号ブロック５４に応じてデマルチプレクスするデマルチプレクサ５２と、拘束長をＫ＝７とするビタビ復号器５３と、拘束長をＫ＝３とするマルチチャンネル化されたビタビ復号器５４ａ，５４ｂ，５４ｃ，５４ｄとからなるビタビ復号ブロック５４と、使用するパスメモリ５７を制御するパスメモリコントローラ５６と、選択されたビタビ復号器５３又はビタビ復号ブロック５４内の各ビタビ復号器５４ａ〜５４ｄのパスメトリックを記憶する共用化されたパスメモリと、当該復号部５０の各回路に動作クロックを供給するクロックコントローラ５８と、ビタビ復号器５３、ビタビ復号ブロック５４からの出力をマルチプレクスして出力するマルチプレクサ５９とを備えている。

この復号部５０においては、最大の拘束長は、ビタビ復号器５３のＫ＝７である。したがって、共用化されたパスメモリ５７のメモリ容量は、拘束長Ｋ＝７に応じて、少なくとも５×７×２^{（７−１）}ビットだけあればよいことになる。パスメモリコントローラ５６は、ビタビ復号器５３、ビタビ復号部５４の各ビタビ復号器５４ａ〜５４ｄから、それぞれパスメモリ５７があたかも自身のパスメモリとして独立して機能するかのように制御する。

上述したようにパスメモリ５７は、トータルで上述した５×７×２^{（７−１）}ビットのメモリ容量があればよいため、消費電力を低減させるためのクロックコントローラ５８による制御が可能なように、図８に示すようにメモリ容量が小さく、個別にクロックを供給できるような複数のメモリによって構成されている。

例えば、拘束長がＫ＝３であるビタビ復号部５４のビタビ復号器５４ａ〜５４ｄが選択された場合には、拘束長がＫ＝７であるビタビ復号器５３で使用されるパスメモリのメモリ容量よりも少ないメモリ容量で十分である。したがって、クロックコントローラ５８は、ビタビ復号部５４と、最低でも５×３×２^{（３−１）}ビット分のメモリ容量となるようにパスメモリ５７を構成する複数のメモリのうち、いくつかのメモリにクロックを供給することで、大幅に消費電力を低減させることができる。

図８に示す復号部５０が１２５［ＭＨｚ］で動作しているとすると、パラレル−シリアル変換の遅延を考慮した最大通信レートは、図９に示すようになる。Baud Rateは、復号部５０に入力される際の伝送速度であり、Throughput（スループット）は、復号部５０から出力される際の伝送速度である。例えば、拘束長がＫ＝７のときを考えると、ビタビ復号部５４のチャンネルを４チャンネル使用した場合、つまりビタビ復号器５４ａ，５４ｂ，５４ｃ，５４ｄを使用した場合、１チャンネルしか使用しなかった場合と比較して、スループットが４倍に向上しているのが分かる。

以上の説明を踏まえ、再び図４に示すデジタル伝送システムに戻り、その効果を検証する。図４に示すようにビタビ復号器２２をマルチチャンネル化した場合でも、マルチチャンネル化したビタビ復号器２２でそれぞれパスメモリを備えるのではなく、拘束長が違うビタビ復号器２２同士でのパスメモリを共通化したのと同様に、マルチチャンネル化されたビタビ復号器２２同士でもそれぞれのパスメトリックを記憶するパスメモリを共通とする。

これにより、すべてのビタビ復号器２２にとってパスメモリは共通化されるため、図４に示すように複数のビタビ復号器２２を備える構成とした場合でも、複雑な回路構成となることを抑制することができる。また、図４に示すデジタル伝送システムは、図１を用いて説明したように、拘束長の異なるビタビ復号器２２を備えることで、誤り訂正能力を可変とし、同一拘束長のビタビ復号器２２同士でマルチチャンネル化することで、スループットを切り換えながらのデータ通信を実行することができる。

図４に示したデジタル伝送システムでは、使用する畳み込み符号化器１２、ビタビ復号器２２，パスメモリは、それぞれ通信状況によって選択的に用いられるため、使用していない回路にクロックを供給しないようにすれば消費電力を大幅に削減することができる。

本発明を実施するための最良の形態として示すデータ伝送システムを模式的に示した図である。同データ伝送システムが備えるビタビ復号器のデータ入出力タイミングチャートである。ビタビ復号器の拘束長がＫ＝３の場合のビタビ復号の様子をトレリス表現した図である。同データ伝送システムをマルチチャンネル化した様子を模式的に示した図である。ビタビ復号器のマルチチャンネル化について具体的に説明するための図である。ビタビ復号器をマルチチャンネル化した際のデータ入出力タイミングチャートである。ビタビ復号器がマルチチャンネル化されていない場合のデータ入出力タイミングチャートである。復号部をパスメモリの構成まで含めて示した図である。同復号部の最大通信レートを示した図である。従来の技術として示すデジタル伝送システムについて説明するための図である。畳み込み符号化器について説明するための図である。ビタビ復号器について説明するための図である。従来の技術として示すデジタル伝送システムの具体的なデータ伝送について説明するための図である。

符号の説明

１０符号化部、１２畳み込み符号器、２０復号部、２２ビタビ復号器、５０復号部、５３ビタビ復号器、５４ビタビ復号部、５６パスメモリコントローラ、５７パスメモリ、５８クロックコントローラ

Claims

デジタルデータを送信する送信装置と、上記送信装置から送信されたデジタルデータを受信する受信装置とを備えるデジタル伝送システムにおいて、
上記送信装置は、デジタル信号に対して、それぞれ異なる拘束長で誤り訂正符号化処理を実行する複数の畳み込み符号化手段と、
上記複数の畳み込み符号化手段から、所望の拘束長で誤り訂正符号化処理を実行する畳み込み符号化手段を選択する第１の選択手段と、
上記第１の選択手段で選択された畳み込み符号化手段で符号化された符号化データをデジタル変調する変調手段と、
上記変調手段によって変調された符号化データを送信する送信手段とを有し、
上記受信装置は、上記送信手段によって送信された上記符号化データを受信する受信手段と、
上記受信手段によって受信された上記符号化データをデジタル復調する復調手段と、
上記複数の畳み込み符号化手段に対応した拘束長で誤り訂正復号処理を実行する複数のビタビ復号手段と、
上記復調手段によってデジタル復調された符号化データに対して、上記第１の選択手段で選択された上記畳み込み符号化手段の拘束長と同一の拘束長で誤り訂正復号処理を実行するビタビ復号手段を、上記複数のビタビ復号手段から選択する第２の選択手段と、
上記ビタビ復号手段の最大拘束長の状態数に応じたパスメトリックを記憶する上記複数のビタビ復号手段に共用された複数のメモリで構成されるパスメモリと、
上記パスメモリを構成する複数のメモリに個別にクロックを供給するクロック制御手段とを有し、
上記クロック制御手段は、上記パスメモリを構成する複数のメモリのうち、上記第２の選択手段により上記複数のビタビ復号手段から選択されたビタビ復号手段で使用されるいくつかのメモリにクロックを供給し、使用されない他のメモリにはクロックを供給しないこと
を特徴とするデジタル伝送システム。
上記畳み込み符号化手段は、同一拘束長での上記誤り訂正符号化処理を並列して実行するようにマルチチャンネル化され、
上記ビタビ復号手段は、上記マルチチャンネル化された上記畳み込み符号化手段に対応して、同一拘束長での上記誤り訂正復号処理を並列して実行するようにマルチチャンネル化されていること
を特徴とする請求項１記載のデジタル伝送システム。
上記受信装置が備える上記パスメモリは、上記マルチチャンネル化された同一拘束長の上記ビタビ復号手段にも共用されること
を特徴とする請求項２記載のデジタル伝送システム。
送信装置によって送信される所望の拘束長で誤り訂正符号化されて変調された符号化データを、受信手段によって受信する受信装置において、
上記受信手段によって受信された上記符号化データをデジタル復調する復調手段と、
上記送信装置が備えるデジタル信号に対してそれぞれ異なる拘束長で誤り訂正符号化処理を実行する複数の畳み込み符号化手段に対応した拘束長で、誤り訂正復号処理を実行する複数のビタビ復号手段と、
上記復調手段によってデジタル復調された符号化データに対して、上記所望の拘束長と同一の拘束長で誤り訂正復号処理を実行するビタビ復号手段を、上記複数のビタビ復号手段から選択する選択手段と、
上記ビタビ復号手段の最大拘束長の状態数に応じたパスメトリックを記憶する上記複数のビタビ復号手段に共用された複数のメモリで構成されるパスメモリと、
上記パスメモリを構成する複数のメモリに個別にクロックを供給するクロック制御手段とを有し、
上記クロック制御手段は、上記パスメモリを構成する複数のメモリのうち、上記選択手段により上記複数のビタビ復号手段から選択されたビタビ復号手段で使用されるいくつかのメモリにクロックを供給し、使用されない他のメモリにはクロックを供給しないこと
を特徴とする受信装置。
上記畳み込み符号化手段は、同一拘束長での上記誤り訂正符号化処理を並列して実行するようにマルチチャンネル化され、
上記ビタビ復号手段は、上記マルチチャンネル化された上記畳み込み符号化手段に対応して、同一拘束長での上記誤り訂正復号処理を並列して実行するようにマルチチャンネル化されていること
を特徴とする請求項４記載の受信装置。
上記受信装置が備える上記パスメモリは、上記マルチチャンネル化された同一拘束長の上記ビタビ復号手段にも共用されること
を特徴とする請求項５記載の受信装置。
デジタルデータを送信する送信装置と、上記送信装置から送信されたデジタルデータを受信する受信装置とを備えるデジタル伝送システムにおけるデジタル伝送方法であって、
上記送信装置は、デジタル信号に対して、それぞれ異なる拘束長で誤り訂正符号化処理を実行する複数の畳み込み符号化手段から選択された畳み込み符号化手段により、所望の拘束長で誤り訂正符号化処理を実行する畳み込み符号化工程と、
上記畳み込み符号化工程で符号化された符号化データをデジタル変調する変調工程と、
上記変調工程によって変調された符号化データを送信する送信工程とを有し、
上記受信装置は、上記送信工程によって送信された上記符号化データを受信する受信工程と、
上記受信工程によって受信された上記符号化データをデジタル復調する復調工程と、
上記復調工程によってデジタル復調された符号化データに対して、上記複数の畳み込み符号化手段に対応した拘束長で誤り訂正復号処理を実行する複数のビタビ復号手段から選択されたビタビ復号手段により、上記所望の拘束長で誤り訂正復号処理を実行するビタビ復号工程とを有し、
上記ビタビ復号工程では、上記ビタビ復号手段の最大拘束長の状態数に応じたパスメトリックを記憶する上記複数のビタビ復号手段に共用されたパスメモリを構成する複数のメモリのうち、上記複数のビタビ復号手段から選択されたビタビ復号手段で使用されるいくつかのメモリにクロックを供給し、使用されない他のメモリにはクロックを供給しないで、上記誤り訂正復号処理を実行すること
を特徴とするデジタル伝送方法。