JP4570028B2 - Method for forming polysilicon pattern, method for manufacturing thin film transistor, and thin film transistor - Google Patents
Method for forming polysilicon pattern, method for manufacturing thin film transistor, and thin film transistor Download PDFInfo
- Publication number
- JP4570028B2 JP4570028B2 JP2004166022A JP2004166022A JP4570028B2 JP 4570028 B2 JP4570028 B2 JP 4570028B2 JP 2004166022 A JP2004166022 A JP 2004166022A JP 2004166022 A JP2004166022 A JP 2004166022A JP 4570028 B2 JP4570028 B2 JP 4570028B2
- Authority
- JP
- Japan
- Prior art keywords
- island
- thin film
- film transistor
- shaped portion
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明は、アモルファスシリコンにレーザ照射をして得られるポリシリコンパターンの形成方法、このポリシリコンパターンを用いた薄膜トランジスタの製造方法及びこれによって得られる薄膜トランジスタに関する。 The present invention relates to a method for forming a polysilicon pattern obtained by laser irradiation of amorphous silicon, a method for manufacturing a thin film transistor using the polysilicon pattern, and a thin film transistor obtained thereby.
液晶ディスプレイでは、その各画素を薄膜トランジスタ(TFT:Thin Film Transistor)により駆動させている。高精細な液晶ディスプレイを得るためにはアモルファスシリコンよりもキャリア移動度の高いポリシリコンを用いたTFTが必要とされている。なお、ポリシリコンは、一般に、10〜20nm以上の粒径をもつ微細結晶の集合体と定義される。そのポリシリコンの膜を得る方法として、アモルファスシリコン膜をレーザアニールする方法がある。これによって、高温処理に耐えられる高価な石英ガラス基板を用いることなく、廉価なガラス基板(無アルカリガラス)を用いてのポリシリコンTFTが多くの液晶製品に用いられるようになってきた。 In the liquid crystal display, each pixel is driven by a thin film transistor (TFT). In order to obtain a high-definition liquid crystal display, a TFT using polysilicon having higher carrier mobility than amorphous silicon is required. Polysilicon is generally defined as an aggregate of fine crystals having a grain size of 10 to 20 nm or more. As a method of obtaining the polysilicon film, there is a method of laser annealing an amorphous silicon film. As a result, polysilicon TFTs using inexpensive glass substrates (non-alkali glass) have been used in many liquid crystal products without using expensive quartz glass substrates that can withstand high-temperature processing.
従来は、図5に示すように、ガラス基板1上に下地層として例えばSiNx膜2とSiO2膜3を形成し、その上にアモルファスシリコン膜4を全面的に形成し、そのアモルファスシリコン膜4にレーザアニールを行ってポリシリコン化してから所望のパターンにパターニングしていた。あるいは、図6に示すようにアモルファスシリコン膜4の上にキャップ層(例えばSiO2膜)5を形成し、そのキャップ層5に覆われたアモルファスシリコン膜4にレーザアニールを行う方法もある(特許文献1参照)。
一般にアモルファスシリコンの表面は平滑性が高いが、レーザアニールによるポリシリコンへの移行過程で、融解したシリコンが固化するときのシリコン原子の凝集により表面が粗くなるという問題がある。 In general, the surface of amorphous silicon has high smoothness, but there is a problem that the surface becomes rough due to aggregation of silicon atoms when melted silicon solidifies in the process of transition to polysilicon by laser annealing.
表面の凹凸が著しくなると、その上に積まれる膜にも凹凸が反映され、段差部での膜厚が薄くなり断線が生じやすくなったり、また、露光時、照射表面に凹凸があると露光系のレンズ焦点が部分的に合わなくなり、特に微細パターンの加工性が悪くなるなどといった問題がある。さらに、ポリシリコンパターンを薄膜トランジスタの活性領域として用いる場合にはポリシリコンパターンの上にはゲート絶縁膜が形成されるので、ポリシリコンパターンの表面が粗くなると、リーク電流の増加や絶縁耐圧の低下など薄膜トランジスタの特性低下に結びつくおそれもある。 If the surface irregularities become significant, the irregularities are also reflected in the film stacked on the surface, the film thickness at the stepped portion becomes thin and breakage is likely to occur, and if there are irregularities on the irradiated surface during exposure, the exposure system There is a problem that the lens is partially out of focus, and in particular, the workability of a fine pattern is deteriorated. Furthermore, when a polysilicon pattern is used as an active region of a thin film transistor, a gate insulating film is formed on the polysilicon pattern. Therefore, if the surface of the polysilicon pattern becomes rough, an increase in leakage current, a decrease in withstand voltage, etc. There is also a risk that the characteristics of the thin film transistor may be deteriorated.
本発明は上述の問題に鑑みてなされ、その目的とするところは、レーザアニールによるアモルファスシリコンからポリシリコンへの移行過程で表面が粗くなることを抑制するポリシリコンパターンの形成方法、薄膜トランジスタの製造方法及び薄膜トランジスタを提供することにある。 The present invention has been made in view of the above-described problems, and an object of the present invention is to form a polysilicon pattern and a thin film transistor manufacturing method that suppress the roughening of the surface during the transition from amorphous silicon to polysilicon by laser annealing. And providing a thin film transistor.
本発明のポリシリコンパターンの形成方法は、絶縁体にアモルファスシリコンからなる島状部を形成する工程と、その島状部を覆うように絶縁体上にキャップ層を形成する工程と、キャップ層で覆われた島状部にレーザ照射を行い、アモルファスシリコンをポリシリコン化する工程とを含むことを特徴としている。 The method for forming a polysilicon pattern of the present invention includes a step of forming an island-shaped portion made of amorphous silicon in an insulator, a step of forming a cap layer on the insulator so as to cover the island-shaped portion, and a cap layer. And a step of irradiating the covered island portion with laser to form amorphous silicon into polysilicon.
このような本発明によれば、先にアモルファスシリコンを所望のパターン(島状部)にしてからレーザ照射を行う。そのレーザ照射を受けるアモルファスシリコンからなる島状部はその上面及び周囲がキャップ層に覆われ、そのキャップ層は島状部と島状部との間の部分で絶縁体表面にしっかりと固定されているので、キャップ層に拘束された状態で島状部はレーザ照射を受ける。これにより、レーザ照射を受けた際の融解及びこの後の再結晶時の変形を抑えることができ、表面の粗さを低減できる。 According to the present invention, the laser irradiation is performed after the amorphous silicon is first formed into a desired pattern (island-like portion). The island-shaped portion made of amorphous silicon that receives the laser irradiation is covered with a cap layer on the upper surface and the periphery, and the cap layer is firmly fixed to the insulator surface at a portion between the island-shaped portion and the island-shaped portion. Therefore, the island-like portion is irradiated with laser while being constrained by the cap layer. Thereby, melting at the time of laser irradiation and deformation at the time of subsequent recrystallization can be suppressed, and the surface roughness can be reduced.
また、本発明の薄膜トランジスタの製造方法は、上記方法により形成されたポリシリコンパターンに活性領域を形成する工程を含むことを特徴としている。 The thin film transistor manufacturing method of the present invention includes a step of forming an active region in the polysilicon pattern formed by the above method.
この薄膜トランジスタの製造方法において、特に、上記キャップ層を除去せずにそのままゲート絶縁膜として残せば、工数及びコストの低減が図れる。 In this thin film transistor manufacturing method, in particular, if the cap layer is left as it is without removing the cap layer, man-hours and costs can be reduced.
また、本発明の薄膜トランジスタは、上述した薄膜トランジスタの製造方法によって得られることを特徴としている。 The thin film transistor of the present invention is obtained by the above-described method for manufacturing a thin film transistor.
この薄膜トランジスタにおいて、特に、ポリシリコンパターンである島状部の外形線が持つ角部を1つだけとすれば、上記レーザアニールによる再結晶化の際にその角部を起点として結晶成長が進みやすくなり、複数方向から結晶成長が進んでいく場合に比べて結晶粒径を大きくできる。結晶粒径の増大は移動度の向上につながる。 In this thin film transistor, in particular, if there is only one corner portion of the outline of the island-shaped portion that is a polysilicon pattern, crystal growth is likely to proceed from the corner portion at the time of recrystallization by laser annealing. Thus, the crystal grain size can be increased as compared with the case where crystal growth proceeds from a plurality of directions. An increase in crystal grain size leads to an improvement in mobility.
本発明によれば、アモルファスシリコンをレーザアニールすることによって得られるポリシリコンパターンの表面が粗くなるのを抑制でき、加工性及び品質の向上が図れる。特に、そのポリシリコンパターンを薄膜トランジスタの活性領域として用いれば薄膜トランジスタの特性向上に大きく寄与する。 According to the present invention, the surface of a polysilicon pattern obtained by laser annealing amorphous silicon can be suppressed from becoming rough, and workability and quality can be improved. In particular, if the polysilicon pattern is used as an active region of a thin film transistor, it greatly contributes to improving the characteristics of the thin film transistor.
[第1の実施形態]
図1は、本発明の実施形態に係るポリシリコンパターンの形成方法を示す。
[First Embodiment]
FIG. 1 shows a method for forming a polysilicon pattern according to an embodiment of the present invention.
先ず、図1(a)に示すように基板1上にプリカーサ膜を形成する。本実施形態では、基板1は例えばガラス基板であり、プリカーサ膜は例えばSiNx膜2、SiO2膜3、アモルファスシリコン膜4の3層からなる。SiNx膜2は基板1上に例えばプラズマCVD法で形成される。そのSiNx膜2の上にSiO2膜3が例えばプラズマCVD法で形成される。アモルファスシリコン膜4は例えばシランガスを用いたプラズマCVD法でSiO2膜3の上に形成される。
First, a precursor film is formed on the
以上により、基板1、SiNx膜2、SiO2膜3からなる絶縁体8上にアモルファスシリコン膜4が形成された構造が得られる。SiNx膜2及びSiO2膜3からなる下地層は、その上に形成される各種パターンや薄膜トランジスタなどの素子に作用する応力を緩和したり、パターン間や素子間を絶縁分離する役割を担う。その下地層としては、図1に示す構成以外にも、SiNx膜2のみ、SiO2膜3のみ、SiON膜のみ、あるいはこれらのうち少なくとも2つ以上を組み合わせた積層体としてもよい。あるいは、下地層を形成せずに、アモルファスシリコン膜4を基板1上に直接形成してもよい。
As described above, a structure in which the
次いで、SiO2膜3の上に全面的に形成されているアモルファスシリコン膜4のパターニングを行い、図1(b)に示すような島状部4aとする。具体的には、アモルファスシリコン膜4上にレジスト膜を塗布し、その上に所望のパターンが形成されたマスクを密着させてレジスト膜を露光及び現像してレジストパターンを形成する。そして、そのレジストパターンをマスクとしてアモルファスシリコン膜4を選択的にエッチングする。
Next, the
本実施形態では島状部4a(厳密に言うと後述する工程にてポリシリコン化された島状部6)は液晶ディスプレイの各画素をスイッチングする薄膜トランジスタの活性領域として用いられ、m行×n列の画素に対応してm×n個の島状部4aが配置されている。各々の島状部4aの(上面及び底面とも)その平面形状は図3に示すように四角形であり、断面形状は台形状であり、厚さは50nmほどである。
In the present embodiment, the island-
上記エッチング後レジストマスクは除去され、島状部4aが露出された絶縁体8表面は洗浄される。この後、例えばTEOS(tetra ethoxy silane)と酸素との混合ガスを原料ガスとして用いたプラズマCVD法で、島状部4aを覆うようにSiO2膜3上にSiO2膜からなるキャップ層5を形成する(図1(c)参照)。キャップ層5の厚さ(島状部4a上に位置していない部分の厚さ)は、100nm〜300nmほどである。
After the etching, the resist mask is removed, and the surface of the
なお、SiO2膜の原料ガスとしては、TEOSと酸素との混合ガス以外にも、SiH4とN2Oとの混合ガスも使用することができる。また、SiO2膜以外にSiNx膜をキャップ層5として用いてもよい。
In addition to the mixed gas of TEOS and oxygen, a mixed gas of SiH 4 and N 2 O can also be used as the raw material gas for the SiO 2 film. In addition to the SiO 2 film, a SiNx film may be used as the
次いで、図1(d)に示すように、キャップ層5側から島状部4aに向けてレーザ照射を行う。例えば、アルゴンガスとフッ素ガスとを反応させたときに出る紫外光を基にして作られるエキシマレーザが用いられる。レーザ照射を受けた島状部4aは局所的に高温とされ、照射された部分のアモルファスシリコンが融解して、そのあとに再結晶がなされポリシリコンができる。すなわち、アモルファスシリコンからなる島状部4aは、ポリシリコン化された島状部6となる(図3参照)。
Next, as shown in FIG. 1D, laser irradiation is performed from the
本実施形態では、上述したように、レーザ照射を行う前に、ポリシリコン化すべきアモルファスシリコンの膜を島状にパターニングし、且つキャップ層5で上面からだけでなく周囲からも覆い、島状部4aと島状部4aとの間を埋めるキャップ層5は絶縁体8表面にしっかりと固定されている。そのキャップ層5に島状部4aが拘束された状態でレーザ照射を受けるので、ポリシリコンへの移行過程で融解したシリコンが再結晶化するときの変形を抑えることができ、レーザアニール後の島状部6表面の粗れを抑制できる。これにより、その島状部6の上に積まれる膜も良好な平滑性が得られ、段差部での断線防止や、パターンの加工性の向上が図れる。
In the present embodiment, as described above, before performing laser irradiation, the amorphous silicon film to be polysiliconized is patterned into an island shape, and the
また、通常、一度のレーザビーム照射ではポリシリコン化すべき面のすべてをカバーできないため、レーザビームを複数回にわたって走査させる必要がある。この場合に、複数回の走査でレーザビームが重ねられて照射される部分が生じると、重ねられなかった部分との間で結晶化の度合いに差が生じ、ポリシリコンの膜質の特性にばらつきが生じるおそれがある。 In general, it is necessary to scan the laser beam a plurality of times because it is not possible to cover all the surfaces to be polysiliconized by a single laser beam irradiation. In this case, if a portion that is irradiated with a laser beam overlapped by multiple scans is generated, a difference in the degree of crystallization occurs between the portions that are not overlapped and the characteristics of the polysilicon film quality vary. May occur.
しかし、本実施形態では、ポリシリコン化すべきアモルファス膜は、既にパターニングされて島状に小さくされているので、島状部と島状部との間に上記レーザビーム走査の重なり部分を位置させることで、島状部にレーザビーム走査の重なり部分が位置してしまうことを防げる。これにより各々の島状部における結晶化の度合いに差が生じてしまうのを防げる。ポリシリコンの膜質特性のばらつきを抑制できることは、結果としてそのポリシリコンを活性領域として利用する薄膜トランジスタの特性のばらつきを抑制できる。 However, in this embodiment, since the amorphous film to be polysilicon is already patterned and reduced to an island shape, the overlapping portion of the laser beam scanning is positioned between the island shape portion and the island shape portion. Thus, it is possible to prevent the overlapping portion of the laser beam scanning from being located on the island-shaped portion. Thereby, it is possible to prevent a difference in the degree of crystallization in each island-shaped portion. Being able to suppress variations in the film quality characteristics of polysilicon can consequently suppress variations in characteristics of thin film transistors that use the polysilicon as an active region.
以上のようにしてポリシリコンパターンが形成された後、以下に示すようにして薄膜トランジスタの製造工程が続けられる。 After the polysilicon pattern is formed as described above, the thin film transistor manufacturing process is continued as described below.
上述したレーザアニールによるアモルファスシリコンのポリシリコン化の後、通常、キャップ層5はエッチングなどにより除去されるが、本実施形態ではキャップ層すなわちSiO2膜5をそのまま残して薄膜トランジスタのゲート絶縁膜として用いる。これにより、別途ゲート絶縁膜を形成する工程を省け、工数及びコスト低減が図れる。
After the amorphous silicon is converted to polysilicon by laser annealing as described above, the
上述した図1(d)の工程の後、図2(e)に示すように、SiO2膜5上におけるポリシリコン化された島状部6の上に位置する部分に、ゲート電極Gを形成する。そして、そのゲート電極Gをマスクとして(自己整合的に)イオンドーピング法で不純物を注入し、島状部6にソースS及びドレインDを形成する。
After the step of FIG. 1D described above, as shown in FIG. 2E, a gate electrode G is formed on a portion of the SiO 2 film 5 that is located on the
次いで、図2(f)に示すように、ゲート電極Gを覆うようにSiO2膜5上に層間絶縁膜9を形成し、その層間絶縁膜9及びSiO2膜5に、ソースS及びドレインDに達するコンタクトホールを開口した後、そのコンタクトホールを充填する電極11、12aを形成する。ソースSに接続される電極11はデータ線(図示せず)に接続される。ゲート電極Gはゲート線(図示せず)に接続される。これらゲート線とデータ線とはマトリクス状に交差している。また、電極12aは画素電極12bと接続される。以上のようにして薄膜トランジスタが完成する。
Next, as shown in FIG. 2F, an interlayer insulating film 9 is formed on the SiO 2 film 5 so as to cover the gate electrode G, and a source S and a drain D are formed on the interlayer insulating film 9 and the SiO 2 film 5. After opening the contact hole reaching to, the
ポリシリコン化された島状部6は薄膜トランジスタの活性領域として機能し、上述した不純物注入によりソースS及びドレインDが形成される共に、ゲート電極Gに電圧が印加されるとソースS−ドレインD間にチャネルが形成される。そして、平滑性に優れた島状部6の上にゲート絶縁膜、さらにはゲート電極が形成されるので、リーク電流の低減や絶縁耐圧の向上など薄膜トランジスタの品質の向上が図れる。
The polysiliconized island-
次に、島状部のパターンサイズ変化に対する表面粗さの測定を行った結果について説明する。島状部の平面形状は正方形とした。そして、その上面の1辺の長さを3、5、10、20、50μmと変えたものを用意し、これら各々に波長543nmのYAGレーザを用いたレーザアニールによりポリシリコン化を行った。ポリシリコン化後の島状部の表面粗さ(中心線平均粗さ)Raの測定結果を表1に示す。 Next, the result of measuring the surface roughness with respect to the pattern size change of the island-shaped part will be described. The planar shape of the island portion was a square. Then, the one whose length on one side of the upper surface was changed to 3, 5, 10, 20, 50 μm was prepared, and polysilicon was formed by laser annealing using a YAG laser having a wavelength of 543 nm for each of these. Table 1 shows the measurement results of the surface roughness (centerline average roughness) Ra of the island-shaped portion after the formation of polysilicon.
この結果から明らかなように、1辺の長さが50μm以下の島状部のすべてについて、従来例に相当する島状部パターニング前の全面膜の状態でレーザアニールを受けたものよりも表面粗さRaを小さくできている。特に25μm以下のものではRa<100Åとなっており、著しい表面粗さの低減効果が得られている。 As is apparent from this result, the surface roughness of all the island-shaped portions having a side length of 50 μm or less is rougher than that obtained by laser annealing in the state of the whole surface film before the island-shaped portion patterning corresponding to the conventional example. Ra can be reduced. In particular, in the case of 25 μm or less, Ra <100%, and a remarkable effect of reducing the surface roughness is obtained.
[第2の実施形態]
上記第1の実施形態では島状部の平面形状は四角形としたが、その形状を変えることで、結晶化の進行方向を制御することも可能である。例えば、本実施形態では図4に示す平面形状の島状部20を形成した。この島状部20は、各々の一端が結ばれて角部20aを形成する2直線部21a、21bと、これら直線部21a、21b各々の他端を結ぶ弧状部22とからなる外形線を有する。角部20aの内角は180゜より小さく、例えば図示の例では略90゜である。
[Second Embodiment]
In the first embodiment, the planar shape of the island-shaped portion is a quadrangle. However, the direction of crystallization can be controlled by changing the shape. For example, in the present embodiment, the planar island-shaped
図において矢印は、小さな結晶粒が大きな結晶粒に成長していく進行方向を示す。このような形状の島状部20に対してレーザアニールを行ったところ、角部20aを起点として結晶粒の成長が進み、第1の実施形態の正方形パターンに比べて大きな粒径の結晶粒となった。ポリシリコンにおいて結晶粒径の増大は、キャリアの移動度を増大させポリシリコンの品質を高めることにつながる。
In the figure, arrows indicate the traveling direction in which small crystal grains grow into large crystal grains. When laser annealing was performed on the island-shaped
本実施形態の島状部20では、結晶の核が、1つしかない角部20aにでき、矢印の方向に成長していった。これに対して、結晶の核が複数存在し、それら核を起点として結晶が成長した場合にはそれぞれの結晶粒がぶつかるところで粒界ができてしまうため結晶粒が大きくなりにくい。そのため結晶成長の起点となりやすい角部は1つとすることが好ましい。なお、この島状部20においては、上述した50μm以下とするのが好ましい平面寸法の代表長さとしては直線部21a、21bのうち長い方の直線部の長さとする。
In the island-shaped
また、島状部の平面形状は円形であってもよい。この場合には、上記50μm以下とするのが好ましい平面寸法の代表長さとしては直径とする。正方形以外の角形の場合には、最長辺の長さを上記代表長さとする。 Further, the planar shape of the island-like portion may be circular. In this case, the representative length of the plane dimension that is preferably 50 μm or less is the diameter. In the case of a square other than a square, the length of the longest side is the representative length.
以上、本発明の各実施形態について説明したが、勿論、本発明はこれらに限定されることなく、本発明の技術的思想に基づいて種々の変形が可能である。 As mentioned above, although each embodiment of this invention was described, of course, this invention is not limited to these, A various deformation | transformation is possible based on the technical idea of this invention.
液晶ディスプレイにおいて表示部の他に、駆動回路やマイクロプロセッサなどの周辺回路もガラス基板上に形成するシステム・オン・ガラス構造の場合には、それら周辺回路にも、本発明によって得られるポリシリコンパターンや薄膜トランジスタを適用できる。また、ポリシリコンパターンは、薄膜トランジスタに限らず、ダイオードやキャパシタなどに用いてもよい。 In the case of a system-on-glass structure in which a peripheral circuit such as a drive circuit and a microprocessor is formed on a glass substrate in addition to the display unit in a liquid crystal display, the polysilicon pattern obtained by the present invention is also formed on the peripheral circuit. Alternatively, a thin film transistor can be applied. The polysilicon pattern is not limited to the thin film transistor, and may be used for a diode, a capacitor, or the like.
上記実施形態では、アモルファスシリコンからなる島状部に対するレーザ照射は、キャップ層5側から行ったが、基板1側から行ってもよい。この場合には、特に、島状部上面(基板1側に向く面の反対面)の凹凸を抑えることができる。
In the above embodiment, the laser irradiation on the island-shaped portion made of amorphous silicon is performed from the
アモルファスシリコンからなる島状部を形成する方法としては、上記実施形態で説明した方法以外にも、例えば、絶縁体8表面に、得るべき島状部の平面形状に応じた平面形状の開口部を形成し、その開口部を埋めるようにアモルファスシリコン膜を絶縁体8上に形成し、そのアモルファスシリコン膜を絶縁体8表面に到達するまでCMP(Chemical Mechanical Polishing)やエッチバックにて削り取るようにしてもよい。
As a method for forming an island-shaped portion made of amorphous silicon, in addition to the method described in the above embodiment, for example, a planar opening corresponding to the planar shape of the island-shaped portion to be obtained is formed on the surface of the
1…基板、2…SiNx膜、3…SiO2膜、4…アモルファスシリコン膜、4a…アモルファスシリコンからなる島状部、5…キャップ層(ゲート絶縁膜)、6…ポリシリコン化された島状部、8…絶縁体、9…層間絶縁膜、20…島状部、20a…角部、S…ソース、D…ドレイン、G…ゲート。
1 ... substrate, 2 ... SiNx film, 3 ... SiO 2 film, 4 ... amorphous silicon film, an island-shaped portion consisting of 4a ... amorphous silicon, 5 ... cap layer (gate insulating film), 6 ... polysiliconized are
Claims (6)
前記島状部を覆うように前記絶縁体上にキャップ層を形成する工程と、
前記キャップ層で覆われた前記島状部にレーザ照射を行い、前記アモルファスシリコンをポリシリコン化する工程と、
を含み、
前記島状部の外形線が持つ角部は1つだけであることを特徴とするポリシリコンパターンの形成方法。 Forming an island-shaped portion made of amorphous silicon in the insulator;
Forming a cap layer on the insulator so as to cover the island-shaped portion;
Irradiating the island-shaped portion covered with the cap layer with a laser, and converting the amorphous silicon into polysilicon;
Only including,
A method for forming a polysilicon pattern, wherein the outer shape of the island-shaped portion has only one corner .
前記絶縁体上にアモルファスシリコン膜を形成する工程と、
前記アモルファスシリコン膜を選択的にエッチングして島状に残す工程と、
を含むことを特徴とする請求項1に記載のポリシリコンパターンの形成方法。 The step of forming the island-shaped portion includes
Forming an amorphous silicon film on the insulator;
Selectively etching the amorphous silicon film to leave an island shape;
The method of forming a polysilicon pattern according to claim 1, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004166022A JP4570028B2 (en) | 2004-06-03 | 2004-06-03 | Method for forming polysilicon pattern, method for manufacturing thin film transistor, and thin film transistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004166022A JP4570028B2 (en) | 2004-06-03 | 2004-06-03 | Method for forming polysilicon pattern, method for manufacturing thin film transistor, and thin film transistor |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005347560A JP2005347560A (en) | 2005-12-15 |
JP4570028B2 true JP4570028B2 (en) | 2010-10-27 |
Family
ID=35499638
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004166022A Active JP4570028B2 (en) | 2004-06-03 | 2004-06-03 | Method for forming polysilicon pattern, method for manufacturing thin film transistor, and thin film transistor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4570028B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101309111B1 (en) | 2006-07-27 | 2013-09-17 | 삼성전자주식회사 | Method for forming of poly-Si pattern and multi-layer cross point resistive memory device comprising poly-Si pattern and method for manufacturing the same |
WO2010047086A1 (en) | 2008-10-23 | 2010-04-29 | シャープ株式会社 | Semiconductor device, method for manufacturing same, and display device |
KR101507381B1 (en) * | 2014-02-26 | 2015-03-30 | 주식회사 유진테크 | Method for forming polycrystalline silicon film |
US10748769B2 (en) | 2018-05-09 | 2020-08-18 | Tokyo Electron Limited | Methods and systems for patterning of low aspect ratio stacks |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0354819A (en) * | 1989-07-21 | 1991-03-08 | Fuji Electric Co Ltd | Manufacture of soi substrate |
JPH0927453A (en) * | 1994-09-16 | 1997-01-28 | Semiconductor Energy Lab Co Ltd | Manufacture of semiconductor device |
JP2000150377A (en) * | 1998-11-05 | 2000-05-30 | Nec Corp | Manufacture of semiconductor film |
JP2001189462A (en) * | 1993-02-10 | 2001-07-10 | Semiconductor Energy Lab Co Ltd | Manufacturing method of semiconductor device |
JP2003158137A (en) * | 2001-11-19 | 2003-05-30 | Advanced Lcd Technologies Development Center Co Ltd | Thin film semiconductor device and manufacturing method thereof |
-
2004
- 2004-06-03 JP JP2004166022A patent/JP4570028B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0354819A (en) * | 1989-07-21 | 1991-03-08 | Fuji Electric Co Ltd | Manufacture of soi substrate |
JP2001189462A (en) * | 1993-02-10 | 2001-07-10 | Semiconductor Energy Lab Co Ltd | Manufacturing method of semiconductor device |
JPH0927453A (en) * | 1994-09-16 | 1997-01-28 | Semiconductor Energy Lab Co Ltd | Manufacture of semiconductor device |
JP2000150377A (en) * | 1998-11-05 | 2000-05-30 | Nec Corp | Manufacture of semiconductor film |
JP2003158137A (en) * | 2001-11-19 | 2003-05-30 | Advanced Lcd Technologies Development Center Co Ltd | Thin film semiconductor device and manufacturing method thereof |
Also Published As
Publication number | Publication date |
---|---|
JP2005347560A (en) | 2005-12-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6503458B2 (en) | METHOD FOR MANUFACTURING THIN FILM TRANSISTOR AND DISPLAY PANEL | |
US20020048869A1 (en) | Method of forming semiconductor thin film and plastic substrate | |
JPH0792500A (en) | Semiconductor device | |
JP2010145984A (en) | Organic electroluminescent display device and method of manufacturing the same | |
KR19980071529A (en) | Method of manufacturing semiconductor device | |
US7084020B2 (en) | Manufacturing method of a thin-film semiconductor device | |
KR20080010781A (en) | Method for fabricating thin film transistor | |
JP4570028B2 (en) | Method for forming polysilicon pattern, method for manufacturing thin film transistor, and thin film transistor | |
US20040171236A1 (en) | Method for reducing surface roughness of polysilicon films for liquid crystal displays | |
JP2009076736A (en) | Semiconductor device, display device, and manufacturing method thereof | |
JP2009290168A (en) | Thin film transistor, thin film transistor array board, method of manufacturing the transistor and the board, and display device | |
US20120146037A1 (en) | Thin-film transistor and method for manufacturing same | |
JPH08330599A (en) | Thin film transistor, its manufacture and display | |
JP5090693B2 (en) | Display device and manufacturing method thereof | |
JP5117711B2 (en) | Display device and manufacturing method thereof | |
JP3754189B2 (en) | Method for manufacturing semiconductor device | |
JPH10242471A (en) | Thin-film transistor and its manufacture | |
JPH09102615A (en) | Active matrix display | |
KR101343497B1 (en) | Method for fabricating lcd | |
JP5202254B2 (en) | Display device and manufacturing method of display device | |
JP2009064831A (en) | Semiconductor apparatus, display device, and their manufacturing methods | |
KR20060059582A (en) | An array substrate for lcd with two type tft and method of fabrication thereof | |
JP2009200430A (en) | Display device and its manufacturing method | |
JPH08125193A (en) | Semiconductor integrated circuit and fabrication thereof | |
JP3921384B2 (en) | Manufacturing method of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070404 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20071110 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100513 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100518 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100715 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100803 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100805 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130820 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4570028 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |