JP4560717B2 - Correlator - Google Patents
Correlator Download PDFInfo
- Publication number
- JP4560717B2 JP4560717B2 JP2004291411A JP2004291411A JP4560717B2 JP 4560717 B2 JP4560717 B2 JP 4560717B2 JP 2004291411 A JP2004291411 A JP 2004291411A JP 2004291411 A JP2004291411 A JP 2004291411A JP 4560717 B2 JP4560717 B2 JP 4560717B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- data
- memory
- value
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
本発明はスペクトル拡散信号の検出・復調を行うに必要な相関器に関する。特に受信したスペクトル拡散信号に対する同期捕捉を行うための擬似乱数(PN符号)との相関値の演算を高速で行うことができ、回路規模が大きくならない相関器に関する。 The present invention relates to a correlator necessary for detecting and demodulating a spread spectrum signal. In particular, the present invention relates to a correlator that can calculate a correlation value with a pseudo-random number (PN code) for performing synchronization acquisition on a received spread spectrum signal at high speed and does not increase the circuit scale.
スペクトル拡散信号は、搬送波を擬似乱数によって拡散変調した信号であり、その例を図3に示す。この図3の例を式で表すと
受信信号R(τ)の中から、このようなスペクトル拡散信号を検出するためには式2で表されるような逆拡散処理を行う。tは時刻を表し、TMは擬似乱数の1周期の時間を表す。この逆拡散処理は、検出の対象となる信号を作成した際に用いられるものと同じ擬似乱数M(τ+p)と搬送波sin(ωt+φ)を用いて相関値を計算することである。sin(ωt+φ)のφは検出したい信号に含まれる搬送波と位相を一致させるパラメータで、これを調整して位相を一致させる。なお、位相を一致させる方法は本願とは関係が小さいのでその説明は省略する。そして、この状態で擬似乱数の位相を制御するパラメータpを変化させると、擬似乱数の位相が一致しているときだけ相関値が大きな値をとるので、それによってスペクトル拡散信号の検出を行うことができる。むしろ大きな相関値を検出することによってしかスペクトル拡散信号の検出ができないので、パラメータpを変化させながら、その度に計算を行って、相関値の値を調べ直すことが要求され、信号の検出を素早く行うためには、相関値の計算をできるだけ高速に行うことが要求される。
In order to detect such a spread spectrum signal from the received signal R (τ), a despreading process represented by
相関値の計算は、受信信号をA/D変換によってディジタル値に変換し、これを積和演算をすることにより演算することができる。 The correlation value can be calculated by converting the received signal into a digital value by A / D conversion and performing a product-sum operation.
このような積和演算を行うディジタル回路のもっとも単純な回路例を図4に示す。図4に示す相関器は、搬送波sin(ωt+φ)の値を掛ける乗算器以外には、乗算器、加算器、レジスタ、それぞれ1個から構成されており、もっとも回路規模が小さいものである。計算に必要なクロック数は積和演算するデータの個数と同じであり、データの個数が増えるとそれに比例して計算時間が増大する。 FIG. 4 shows a simplest circuit example of a digital circuit that performs such product-sum operation. The correlator shown in FIG. 4 includes one multiplier, one adder, and one register other than the multiplier that multiplies the value of the carrier wave sin (ωt + φ), and has the smallest circuit scale. The number of clocks required for the calculation is the same as the number of data to be subjected to the product-sum operation, and the calculation time increases in proportion to the increase in the number of data.
一方、回路をパイプライン化することで高速に相関演算を行うことができる回路例を図5に示す。この回路を構成するレジスタの個数は積和演算するデータの個数の2倍程度、加算器の個数はデータの個数程度になる。そのためにデータの個数が増えるにつれて回路規模が膨大となる。一方、計算に要するクロック数は、加算処理の部分も含めてパイプライン化されているため、実質1クロックである。 On the other hand, FIG. 5 shows an example of a circuit that can perform correlation operation at high speed by pipelining the circuit. The number of registers constituting this circuit is about twice the number of data to be multiplied and summed, and the number of adders is about the number of data. Therefore, the circuit scale becomes enormous as the number of data increases. On the other hand, the number of clocks required for the calculation is one clock because it is pipelined including the addition processing part.
上述の図4に示す回路は、回路規模を最小とするものであり、また図5の回路は計算時間を最小とする構成である。相関値を演算する場合には積和演算をするデータの個数と要求される計算時間は、目的・用途によってさまざまであるが、ここでは、データの個数が1〜2万個を前提に、その計算時間を数μs程度に収めることを目標に図4、5の回路について考察してみる。 The circuit shown in FIG. 4 described above minimizes the circuit scale, and the circuit shown in FIG. 5 is configured to minimize the calculation time. When calculating the correlation value, the number of data to be multiplied and summed and the required calculation time vary depending on the purpose and application, but here the number of data is assumed to be 1 to 20,000. Consider the circuits of FIGS. 4 and 5 with the goal of keeping the calculation time within a few μs.
図4の回路の場合、回路規模は大変に小さく、回路規模の面からいうと、その作成は容易である。しかし、計算時間はデータの個数に比例するので、計算時間を数μsに抑えるには、動作クロックを少なくとも数GHzレベルにする必要がある。このような動作速度を実現するには最新の半導体技術を使って専用ICを作成する必要があるが、コストは膨大なものとなり、実現は困難である。 In the case of the circuit shown in FIG. 4, the circuit scale is very small, and the circuit scale is easy to create. However, since the calculation time is proportional to the number of data, it is necessary to set the operation clock to at least several GHz level in order to suppress the calculation time to several μs. In order to realize such an operation speed, it is necessary to create a dedicated IC using the latest semiconductor technology, but the cost becomes enormous and difficult to realize.
図5のパイプライン化した回路の場合、データの個数にかかわらず、積和演算に要する時間は1クロックであるので、計算時間を数μsに収めることは可能である。しかし、回路の規模はデータの個数に比例して増大するので、データが1〜2万個の場合には、レジスタを構成するD−FF(フリップフロップ)は十数万個から三十数万個となり、それに加えて、加算回路を構成するゲートを少なくとも数十万個が必要となる。このような規模になると、集積度が向上したとはいっても、大規模PLD(プログラマブルロジックデバイス)を用いて回路を作製することは困難である。仮に実現できたとしてコストの高いものとなり、また専用ICとすると、さらにコストが嵩むものとなる。 In the case of the pipelined circuit of FIG. 5, since the time required for the product-sum operation is one clock regardless of the number of data, the calculation time can be kept within a few μs. However, since the scale of the circuit increases in proportion to the number of data, when the number of data is 1 to 20,000, the number of D-FFs (flip-flops) constituting the register is several hundred thousand to three hundred thousand. In addition to this, at least several hundred thousand gates constituting the adding circuit are required. At such a scale, it is difficult to produce a circuit using a large-scale PLD (programmable logic device) even though the degree of integration is improved. If it can be realized, the cost will be high, and if it is a dedicated IC, the cost will be further increased.
本発明はこのような問題を解決するもので、回路規模をできるだけ小さくし、かつ計算時間を短縮することができるスペクトル拡散信号の相関器を実現することを目的とする。本発明では無駄な再計算を減少して相関値を演算するときに必要なデータの個数を削減し、計算時間を短縮することができるスペクトル拡散信号の相関器を提供することを目的とする。 An object of the present invention is to solve such a problem, and an object thereof is to realize a spread spectrum signal correlator capable of reducing the circuit scale as much as possible and shortening the calculation time. An object of the present invention is to provide a spread spectrum signal correlator capable of reducing the number of data necessary for calculating a correlation value by reducing useless recalculation and shortening the calculation time.
本発明は、スペクトル拡散信号は擬似乱数M(t)で変調されているが、その変調の周期(1チップ)は搬送波の数周期分に相当し、その間は、M(t)の値は変化しないことに着目した。この1チップ間は、擬似乱数の値は変化しないから、1チップ分の信号は、ディジタル的には、Nc個のデータで表現されるので、このようなデータの足しあわせ(積分または累算)を予め行っておくことによって、相関値を計算する際のデータ量は1/Ncに削減される。この1チップ分のデータを足しあわせたものを1チップデータと呼ぶ。 In the present invention, the spread spectrum signal is modulated with a pseudo-random number M (t), and the modulation period (one chip) corresponds to several carrier periods, during which the value of M (t) changes. Focused on not doing. Since the value of the pseudo-random number does not change during this one chip, the signal for one chip is digitally expressed by Nc data, so such data is added (integrated or accumulated). Is performed in advance, the data amount when calculating the correlation value is reduced to 1 / Nc. The sum of the data for one chip is called one-chip data.
次に、1チップデータをもとにして、予めLチップ分の相関値を計算する(これを予備計算と呼ぶことにする)。Lは、複数であるが、上述の数万個のデータに比べるとその数は小さい。相関値を計算するためには計算で用いられる擬似乱数M(t)の値が決まっている必要があるが、予め計算する段階では決めることができない。そこで、考えられる擬似乱数M(t)の値すべてについて計算をすることにする。Lチップ分の相関値を計算する場合、M(t)の値は2Lとおり考えられるので、それらについてすべて計算を行い、その値(これをLチップデータと呼ぶ)をメモリに記憶させておくようにする。ここで注意すべき点はLの値が大きくなるとM(t)の値のパターンが文字どおり指数的に大きくなるので、計算時間とメモリのサイズが指数的に増大する。このため、Lの値はそれらを考慮しながら、決定する。 Next, based on one chip data, a correlation value for L chips is calculated in advance (this will be referred to as preliminary calculation). Although there are a plurality of Ls, the number is small compared to the above-mentioned tens of thousands of data. In order to calculate the correlation value, the value of the pseudo-random number M (t) used in the calculation needs to be determined, but cannot be determined at the stage of calculation in advance. Therefore, calculations are made for all possible pseudorandom numbers M (t). When calculating the correlation value for L chips, there are 2 L possible values of M (t), so all of them are calculated, and the value (this is called L chip data) is stored in the memory. Like that. The point to be noted here is that the pattern of the value of M (t) increases exponentially as the value of L increases, so the calculation time and the memory size increase exponentially. For this reason, the value of L is determined in consideration of them.
すなわち、本発明は、受信されたスペクトル拡散信号と擬似乱数との相関値を演算する相関器において、受信した信号の1チップ期間の信号をそれぞれ足し合わせ開始タイミングをずらして並列に積分する複数Nc個の1チップ累算手段と、この1チップ累算手段からの積分値をそれぞれ格納する1チップデータ用メモリと、前記1チップデータ用メモリに格納されたL個(Lは複数)のデータを読み出してLチップ分の擬似乱数の組み合わせ値との積和演算を行なって積和演算結果のそれぞれを出力するLチップ予備計算手段と、前記演算されたLチップ予備計算結果をそれぞれ格納するLチップデータ用メモリと、拡散符号の一部であるL個の擬似乱数の値と時刻に相当する値に対応する前記Lチップデータ用メモリに格納されたLチップ予備計算結果を順次取り出して加算し、拡散符号1周期分の相関値を得る相関計算手段とを備えたことを特徴とする。 That is, the present invention provides a correlator for calculating a correlation value between the received spread spectrum signal and the pseudo-random number, a plurality Nc integrating into parallel signals of one chip period of the received signal by shifting the summing start timings a number of one-chip accumulation means, the data of the first memory chip data storing respective integral values from the 1-chip accumulation hand stage, L-number stored in the first memory chip data (L is a plural number) storing the L chips precalculation means for outputting the respective product-sum operation result by performing product-sum operation of the combination values of the pseudorandom L chip component reads the computed L chips preliminary calculation results, respectively L chip and data memory, L chip stored in said memory for L chip data corresponding to the value corresponding to the value and time of L pseudo-random number that is part of the spreading code Sequentially adding taken out a preliminary calculation result, characterized in that a correlation calculation means for obtaining a correlation value of the spread code one period.
なお、受信された信号をディジタル信号に変換するA/D変換器と、このA/D変換されたスペクトル拡散受信信号に搬送波信号と周波数および位相が一致する信号とを乗算し前記1チップ累算手段に入力する乗算器とを含むことができる。 The A / D converter that converts the received signal into a digital signal, and the A / D converted spread spectrum reception signal is multiplied by a carrier signal and a signal whose frequency and phase match, and the one-chip accumulation is performed. And a multiplier input to the means.
また、本発明は、ソフトウェアとして実現でき、情報処理装置にインストールすることにより、当該情報処理装置に相関器の機能として、ディジタル信号に変換されたスペクトル拡散受信信号に搬送波と周波数および位相が一致する信号を乗算する乗算機能と、この乗算された信号の1チップ期間の信号をそれぞれ足し合わせ開始タイミングをずらして並列に積分する複数Nc個の1チップ累算機能と、この1チップ累算機能からの積分値を1チップデータ用メモリにそれぞれ格納する機能と、前記1チップデータ用メモリに格納されたL個(Lは複数)のデータを読み出してLチップ分の擬似乱数の組み合わせ値との積和演算を行なって積和演算結果のそれぞれを出力するLチップ予備計算機能と、前記演算されたLチップ予備計算結果をLチップデータ用メモリにそれぞれ格納する機能と、前記拡散符号の一部であるL個の擬似乱数の値と時刻に相当する値に対応する前記Lチップデータ用メモリに格納されたLチップ予備計算結果を順次取り出して加算し、拡散符号1周期分の相関値を得る相関計算機能とを実現させるところにある。 In addition, the present invention can be realized as software, and when installed in an information processing apparatus, as a function of a correlator in the information processing apparatus, a carrier wave, a frequency, and a phase coincide with a spread spectrum reception signal converted into a digital signal. A multiplication function for multiplying signals, a signal of one chip period of the multiplied signals, a plurality of Nc one- chip accumulation functions for integrating in parallel at different start timings, and this one-chip accumulation function of the function of storing each integrated value to 1 memory chip data, the 1-chip L number stored in the data memory (L is a plural number) of the data by reading the combination value of the pseudorandom L chips worth of and L chip precalculated function of outputting a respective product-sum operation result by performing product-sum operation, the computed L chips preliminary calculation result A function of storing each of the chip data memory, wherein L L chips stored in the memory chip data precomputed imaging corresponding to the value corresponding to the value and time of L pseudo-random number that is part of the spreading code A correlation calculation function for obtaining the correlation value for one cycle of the spread code is realized by sequentially extracting and adding the results .
このように、予備計算によってLチップ分の相関値を計算し、Lチップデータとしてメモリに記憶しておけば、実際に相関値の計算を行う場合にそれを用いることによって、取り扱うデータの個数は元のデータの個数の1/(Nc×L)になり、計算時間を大幅に削減することができる。これによって、回路を動作させるクロック信号の周波数を低くすることができる。また、相関値の計算に用いるデータを記憶するためにレジスタではなく、メモリ素子を用いるので、それ以外の計算処理などを行う部分のハードウエア規模を比較的小さくすることができ、小規模で入手な可能なPLD回路を用いてコストの安い相関器を実現することができる。 In this way, if the correlation value for L chips is calculated by preliminary calculation and stored in the memory as L chip data, the number of data to be handled can be obtained by using the correlation value when actually calculating the correlation value. It becomes 1 / (Nc × L) of the number of original data, and the calculation time can be greatly reduced. As a result, the frequency of the clock signal for operating the circuit can be lowered. In addition, since a memory element is used instead of a register to store data used for correlation value calculation, the hardware scale for other calculation processing can be made relatively small and available on a small scale. A low-cost correlator can be realized using a possible PLD circuit.
図1に、本発明の実施例の相関器の回路例を示す。 FIG. 1 shows a circuit example of a correlator according to an embodiment of the present invention.
本実施例は、A/D変換器1、乗算器2、1チップ累算器3、1チップデータ用メモリ4、Lチップ予備計算器5、Lチップデータ用メモリ6、相関計算器7とが順次接続された構成である。
In this embodiment, an A /
受信されたスペクトル拡散信号はA/D変換器1によりディジタルデータに変換される。このスペクトル拡散受信信号は、乗算器2によって検出したい信号に含まれる搬送波と位相・周波数が一致している信号sin(ωt+φ)と掛け合わされる。このデータは、1チップ累算器3に入力されて、Nc個の累算器311〜31Nc でそれぞれ1チップ分が足し合わされて1チップデータ用メモリ4に記憶される。検出したい信号において、擬似乱数M(t)による拡散変調の周期(1チップ)の区切りは既知ではないので、1チップ累算器3内の累算器31は、1チップに含まれるデータの個数と同じNc個用意し、各累算器31の足しあわせ計算の開始タイミングをずらすことによって、チップの区切りがどのタイミングであっても対応できる。
The received spread spectrum signal is converted into digital data by the A /
さらに、1チップデータ用メモリ4に記憶されたデータは、Lチップ予備計算器5によって、L個分読み出され、L個のレジスタ511〜51Lに入力され、L個の乗算器521〜52LでL個の擬似乱数が設定されている記憶素子(レジスタ)541〜54Lからの擬似乱数の値(L個の+1もしくは−1の値)と掛け合わされ上で加算器53で加算される。ここでは、L個の擬似乱数の値については考えられるすべてのパターンについて計算が行われるので、L個の1チップデータから得られるLチップデータは2L個である。すなわち、ここではLチップ予備計算器5は、図1に示すように、擬似乱数のL個の組み合わせに対して2L個並列に用意するか、あるいはひとつのLチップ予備計算器5で擬似乱数の値を変えながら2L回積和計算を行うことになる。ただ、ひとつのLチップ予備計算器5で2L回積和計算する方式であると、回路数は少なくなるが、Lチップ予備計算器5のクロック周波数を高速にする必要がある。このLチップ予備計算器5で予備計算された2L個のデータは、Lチップデータ用メモリ6に記憶される。
Further, L pieces of data stored in the one-
相関計算器7は、擬似乱数の値と時刻に相当する値をLチップデータ用メモリ6に与えることによって、それに対応するLチップデータを即時に取り出して足しあわせていく。これにより、相関計算器7は、相関値の計算し出力する。この相関計算器7で用いる擬似乱数の値は任意に選ぶことができるので、必要に応じて擬似乱数の種類や位相を変えることで、検出したいスペクトル拡散信号に対応した相関値を計算することができる。
The
図2は、この図1に示す回路構成でのスペクトル拡散信号の相関計算を説明する図であり、上から、受信されたスペクトル拡散信号に、搬送波と周波数・位相が一致したsin(ωt+φ)を乗算し、それを1チップデータを累算する。この1チップデータをL個(ここでは、L=3である)取り出し、Lチップデータの予備計算を行う。3個の擬似乱数に対する組み合わせは、8通りあるので、予備計算は8通り行い、8個のLチップデータの予備計算値をLチップデータメモリに格納する。相関計算器7は、このうちの相関計算を行う擬似乱数と時刻に相当する値をLチップデータメモリに入力することで、対応するLチップデータを取り出して足しあわせることで、相関値を得ることができる。
FIG. 2 is a diagram for explaining the correlation calculation of the spread spectrum signal in the circuit configuration shown in FIG. 1. From the top, sin (ωt + φ) having the same frequency and phase as the carrier wave is added to the received spread spectrum signal. Multiply it and accumulate 1 chip data. L pieces of this one-chip data (here, L = 3) are taken out and preliminary calculation of the L-chip data is performed. Since there are eight combinations for the three pseudorandom numbers, eight preliminary calculations are performed, and preliminary calculation values of eight L chip data are stored in the L chip data memory. The
なお、本発明は、情報処理装置にインストールすることにより、その情報処理装置をスペクトル拡散受信信号の相関演算を行うディジタル相関器として機能させるソフトウェアとしても実現することができる。すなわち、ディジタル相関器の機能として、ディジタル信号に変換されたスペクトル拡散受信信号に搬送波と周波数および位相が一致する信号を乗算する乗算機能と、この乗算された信号の1チップ期間の信号を積分する複数の1チップ累算機能と、前記積分された積分値を1チップデータ用メモリ4に格納する機能と、前記1チップデータ用メモリに格納されたデータに基づいてLチップ(Lは複数)分の擬似乱数の組み合わせ値との積和演算を行うLチップ予備計算機能と、前記演算されたLチップ予備計算結果をLチップデータ用メモリ6に格納する機能と、前記Lチップデータ用メモリに格納されたLチップ予備計算結果のデータに基づいてスペクトル拡散信号と擬似乱数との相関値を演算する相関演算機能とを実現させるプログラムを情報処理装置にインストールすることによりディジタル相関器として実現することもできる。このプログラムは、記録媒体に記録し、あるいは通信回線を介して情報処理装置にインストールすることができる。
Note that the present invention can also be realized as software that, when installed in an information processing apparatus, causes the information processing apparatus to function as a digital correlator that performs correlation calculation of spread spectrum received signals. That is, as a function of the digital correlator, a multiplying function for multiplying a spread spectrum received signal converted into a digital signal by a signal whose frequency and phase match with a carrier wave, and a signal of one chip period of the multiplied signal are integrated. Based on a plurality of one-chip accumulation functions, a function for storing the integrated value integrated in the one-
本発明では、GPSによる位置検出のようなスペクトル拡散信号を利用した位置検出において、高速でかつ小さな回路規模でスペクトル拡散信号に対する同期捕捉を行うことができるため、スペクトル拡散信号を用いた位置検出に利用することができる。特に、超音波を用いて建物内で自己の位置を知る必要がある自律走行型ロボットなどにおいて、その位置検出に利用することが可能である。 In the present invention, in the position detection using the spread spectrum signal such as the position detection by GPS, the synchronization acquisition for the spread spectrum signal can be performed at a high speed and with a small circuit scale, so that the position detection using the spread spectrum signal can be performed. Can be used. In particular, it can be used to detect the position of an autonomously traveling robot that needs to know its own position in a building using ultrasonic waves.
1 A/D変換器
2 乗算器
3 1チップ累算器
4 1チップデータ用メモリ
5 Lチップ予備計算器
6 Lチップデータ用メモリ
7 相関計算器
1 A /
Claims (3)
受信した信号の1チップ期間の信号をそれぞれ足し合わせ開始タイミングをずらして並列に積分する複数Nc個の1チップ累算手段と、
この1チップ累算手段からの積分値をそれぞれ格納する1チップデータ用メモリと、
前記1チップデータ用メモリに格納されたL個(Lは複数)のデータを読み出してLチップ分の擬似乱数の組み合わせ値との積和演算を行なって積和演算結果のそれぞれを出力するLチップ予備計算手段と、
前記演算されたLチップ予備計算結果をそれぞれ格納するLチップデータ用メモリと、
拡散符号の一部であるL個の擬似乱数の値と時刻に相当する値に対応する前記Lチップデータ用メモリに格納されたLチップ予備計算結果を順次取り出して加算し、拡散符号1周期分の相関値を得る相関計算手段と
を備えたことを特徴とする相関器。 In a correlator that calculates a correlation value between a received spread spectrum signal and a pseudo-random number,
A plurality of Nc 1-chip accumulating means for adding the signals of the 1-chip period of the received signals and integrating them in parallel at different start timings ;
A first memory chip data storing integrated values from the 1-chip accumulation hand stage respectively,
L for outputting each of the 1-chip memory L number stored in the data (L multiple) data read out by performing product-sum operation of the combination values of the pseudorandom L chip partial sum operation result of Chip preliminary calculation means;
A memory for L chip data storing the computed L chips preliminary calculation results, respectively,
The L chips sequentially removed L chips preliminary calculation result stored in the data memory by adding, spreading code 1 cycle corresponding to the value corresponding to the value and time of L pseudo-random number that is part of the spreading code And a correlation calculating means for obtaining a correlation value of minutes .
請求項1記載の相関器。 An A / D converter that converts the received signal into a digital signal, and the A / D converted spread spectrum reception signal is multiplied by a carrier signal and a signal whose frequency and phase match, and the one-chip accumulation means The correlator according to claim 1, further comprising an input multiplier.
ディジタル信号に変換されたスペクトル拡散受信信号に搬送波と周波数および位相が一致する信号を乗算する乗算機能と、
この乗算された信号の1チップ期間の信号をそれぞれ足し合わせ開始タイミングをずらして並列に積分する複数Nc個の1チップ累算機能と、
この1チップ累算機能からの積分値を1チップデータ用メモリにそれぞれ格納する機能と、
前記1チップデータ用メモリに格納されたL個(Lは複数)のデータを読み出してLチップ分の擬似乱数の組み合わせ値との積和演算を行なって積和演算結果のそれぞれを出力するLチップ予備計算機能と、
前記演算されたLチップ予備計算結果をLチップデータ用メモリにそれぞれ格納する機能と、
前記拡散符号の一部であるL個の擬似乱数の値と時刻に相当する値に対応する前記Lチップデータ用メモリに格納されたLチップ予備計算結果を順次取り出して加算し、拡散符号1周期分の相関値を得る相関計算機能と
を実現させるためのプログラム。 By installing the information processing device, the correlator function of the information processing device
A multiplication function for multiplying a spread spectrum received signal converted into a digital signal by a signal whose frequency and phase match with a carrier wave;
A plurality of Nc 1-chip accumulation functions for adding the signals of the multiplied signals in one chip period and integrating them in parallel at different start timings ;
A function of storing each integrated value from the 1-chip accumulate function in 1 memory chip data,
L for outputting each of the 1-chip memory L number stored in the data (L multiple) data read out by performing product-sum operation of the combination values of the pseudorandom L chip partial sum operation result of Chip preliminary calculation function,
A function of storing each said computed L chips preliminary calculation result in the memory for L chip data,
The sum is taken out the L L chips preliminary calculation result stored in the memory chip data corresponding to the value corresponding to the value and time of L pseudo-random number that is part of the spreading code sequence, the spreading code 1 A program for realizing a correlation calculation function that obtains a correlation value for a period .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004291411A JP4560717B2 (en) | 2004-10-04 | 2004-10-04 | Correlator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004291411A JP4560717B2 (en) | 2004-10-04 | 2004-10-04 | Correlator |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006108987A JP2006108987A (en) | 2006-04-20 |
JP4560717B2 true JP4560717B2 (en) | 2010-10-13 |
Family
ID=36378205
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004291411A Expired - Fee Related JP4560717B2 (en) | 2004-10-04 | 2004-10-04 | Correlator |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4560717B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4598104B2 (en) * | 2008-06-10 | 2010-12-15 | 三菱電機株式会社 | Spread spectrum communication receiver |
US11181636B2 (en) | 2016-10-20 | 2021-11-23 | Samsung Electronics Co., Ltd. | Electronic apparatus and method of detecting information about target object by using ultrasound waves |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07221802A (en) * | 1994-01-31 | 1995-08-18 | Sanyo Electric Co Ltd | Digital demodulator |
JPH10312373A (en) * | 1997-05-09 | 1998-11-24 | Y R P Ido Tsushin Kiban Gijutsu Kenkyusho:Kk | Parallel correlation processing circuit |
JPH11112384A (en) * | 1997-09-30 | 1999-04-23 | Sony Corp | Synchronism acquisition device and reception device for pseudo-noise code |
JP2006340213A (en) * | 2005-06-03 | 2006-12-14 | Toshiba Corp | Spread spectrum signal demodulation apparatus, spread spectrum signal demodulation method, radio wave generating source visualizing apparatus and radio wave generating source visualizing method |
-
2004
- 2004-10-04 JP JP2004291411A patent/JP4560717B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07221802A (en) * | 1994-01-31 | 1995-08-18 | Sanyo Electric Co Ltd | Digital demodulator |
JPH10312373A (en) * | 1997-05-09 | 1998-11-24 | Y R P Ido Tsushin Kiban Gijutsu Kenkyusho:Kk | Parallel correlation processing circuit |
JPH11112384A (en) * | 1997-09-30 | 1999-04-23 | Sony Corp | Synchronism acquisition device and reception device for pseudo-noise code |
JP2006340213A (en) * | 2005-06-03 | 2006-12-14 | Toshiba Corp | Spread spectrum signal demodulation apparatus, spread spectrum signal demodulation method, radio wave generating source visualizing apparatus and radio wave generating source visualizing method |
Also Published As
Publication number | Publication date |
---|---|
JP2006108987A (en) | 2006-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6606346B2 (en) | Method and apparatus for computing signal correlation | |
US9048938B2 (en) | Chirp communications | |
EP2294518B1 (en) | Adaptive correlation | |
US7526015B2 (en) | Parallel correlator implementation using hybrid correlation in spread-spectrum communication | |
US6704348B2 (en) | Method and apparatus for computing signal correlation at multiple resolutions | |
EP2182645B1 (en) | Method and system for spread spectrum signal acquisition | |
US9065549B2 (en) | Correlation calculating method, satellite signal capturing method, and correlation calculating circuit | |
US20060209936A1 (en) | Matched filter and spread spectrum receiver | |
US20070160121A1 (en) | Method and apparatus for performing signal correlation | |
EP3401704A1 (en) | Efficient detection of ranging code correlation function of gnss signal | |
AU7925200A (en) | Signal acquisition system for spread spectrum receiver | |
US20070160117A1 (en) | Satellite signal receiver apparatus and satellite signal reception method | |
US20060215740A1 (en) | Receiving device and signal demodulating method | |
JP6061773B2 (en) | Signal processing apparatus, signal processing method, and signal processing program | |
US7558312B2 (en) | Parallel correlator implementation using block integration for spread-spectrum communication | |
JP4560717B2 (en) | Correlator | |
JP2012528338A (en) | Multiple mode correlator | |
JP2000036774A (en) | Correlation detector and cdma receiver | |
JP3499460B2 (en) | Spreading code generating circuit and spreading code generating method | |
JPH11239081A (en) | Correlation detecting device and reverse spread code switching method of correlation detecting device | |
JP2003032144A (en) | Spread spectrum signal acquisition device and method | |
RU227214U1 (en) | Navigation processor chip | |
RU2153770C1 (en) | Method of reception of wide-band signal and device for its realization ( versions ) | |
CN108513622A (en) | Correlation, catching method and its equipment of Beidou navigation signal | |
Baracchi Frei et al. | Real-time GNSS software receivers Challenges, status and perspectives |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060511 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071004 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100316 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100330 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100528 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100615 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100714 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130806 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4560717 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |