JP4548050B2 - Ceramic multilayer substrate - Google Patents
Ceramic multilayer substrate Download PDFInfo
- Publication number
- JP4548050B2 JP4548050B2 JP2004257787A JP2004257787A JP4548050B2 JP 4548050 B2 JP4548050 B2 JP 4548050B2 JP 2004257787 A JP2004257787 A JP 2004257787A JP 2004257787 A JP2004257787 A JP 2004257787A JP 4548050 B2 JP4548050 B2 JP 4548050B2
- Authority
- JP
- Japan
- Prior art keywords
- glass
- ceramic
- thick film
- film resistor
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
本発明は、セラミック多層基板に関し、更に詳しくは、高精度の抵抗体を内蔵するセラミックス多層基板に関する。 The present invention relates to a ceramic multilayer substrate, and more particularly to a ceramic multilayer substrate incorporating a high-precision resistor.
最近、半導体集積回路等の能動素子と抵抗体やコンデンサ等の受動素子とを複合化して、一つの基板で高機能化、多機能化を実現するハイブリッド集積回路の研究、開発が活発に行われている。半導体素子等の能動素子は急激に高集積化、高密度化が進み、これに伴って基板を含めた受動素子の高密度化、高機能化及び小型化が今後益々重要な課題になってきている。 Recently, active research and development of hybrid integrated circuits that combine active elements such as semiconductor integrated circuits with passive elements such as resistors and capacitors to achieve high functionality and multiple functions on a single substrate has been actively conducted. ing. Active elements such as semiconductor elements are rapidly becoming highly integrated and highly densified, and accordingly, increasing the density, high functionality and miniaturization of passive elements including substrates are becoming increasingly important issues. Yes.
セラミック多層基板は、ハイブリッド集積回路の受動機能を担い、その内部にコンデンサや抵抗体等の受動素子と、これらを電気的に接続する内部導体と、を備え、これに搭載される能動素子等と協働して電子部品としての多機能化、高機能化を実現している。 The ceramic multilayer substrate bears a passive function of the hybrid integrated circuit, and includes a passive element such as a capacitor and a resistor, and an internal conductor that electrically connects them, and an active element mounted on the passive element. By collaborating, it has achieved multi-functionality and high functionality as electronic components.
しかしながら、セラミック多層基板は焼成工程を経て製造されるため、例えば焼成時に抵抗体用材料と内部導体用材料との間で拡散現象が生じ、所定の抵抗値を有する抵抗体を得られないという、セラミック多層基板に特有の問題がある。そこで、例えば特許文献1には高精度な厚膜抵抗体を内蔵するセラミック多層基板が提案されている。このセラミック多層基板の場合には、厚膜抵抗体と接続する内部導体に銀系導体材料にパラジウムを添加し、銀−パラジウム合金からなる内部導体を用いることにより、銀の内部抵抗体中への拡散が抑えられ、抵抗体長と抵抗値の関係が比例関係となる高精度な厚膜抵抗体を得ている。 However, since the ceramic multilayer substrate is manufactured through a firing process, for example, a diffusion phenomenon occurs between the resistor material and the internal conductor material during firing, and a resistor having a predetermined resistance value cannot be obtained. There are problems specific to ceramic multilayer substrates. Therefore, for example, Patent Document 1 proposes a ceramic multilayer substrate incorporating a highly accurate thick film resistor. In the case of this ceramic multilayer substrate, palladium is added to the silver-based conductor material for the inner conductor connected to the thick film resistor, and the inner conductor made of silver-palladium alloy is used, so that the inner conductor of silver is introduced. Diffusion is suppressed, and a highly accurate thick film resistor is obtained in which the relationship between the resistor length and the resistance value is proportional.
しかしながら、特許文献1のセラミック多層基板の場合には内部導体から内部抵抗体への銀の拡散を抑制する効果が確認されているが、実際には内部導体からだけではなく、セラミック基板のガラス成分が抵抗体中へ拡散すると共に抵抗体中のガラス成分がセラミック層中に拡散して、セラミック基板と抵抗体間でガラス成分が相互拡散する現象が生じるため、抵抗体と内部導体間の拡散を抑制するだけでは抵抗値の変動を防止し、安定させた高精度な抵抗体を得るには十分ではないという課題があった。 However, in the case of the ceramic multilayer substrate of Patent Document 1, the effect of suppressing the diffusion of silver from the inner conductor to the inner resistor has been confirmed, but actually the glass component of the ceramic substrate is not only from the inner conductor. Diffuses into the resistor and the glass component in the resistor diffuses into the ceramic layer, causing the glass component to diffuse between the ceramic substrate and the resistor. There has been a problem that merely suppressing it is not sufficient to prevent fluctuation of the resistance value and to obtain a stable highly accurate resistor.
本発明は、上記課題を解決するためになされたもので、抵抗値のバラツキを抑制し、防止することができる高精度な厚膜抵抗体を有するセラミック多層基板及びその製造方法を提供することを目的としている。 The present invention has been made to solve the above problems, and provides a ceramic multilayer substrate having a highly accurate thick film resistor that can suppress and prevent variations in resistance value, and a method for manufacturing the same. It is aimed.
本発明の請求項1に記載のセラミック多層基板は、ガラスAを含む複数のセラミック層からなる積層体と、上記複数のセラミック層の層間に設けられ且つガラスBを含む厚膜抵抗体と、上記厚膜抵抗体と上記セラミック層との間に設けられ且つガラスCを主成分とする拡散防止層と、を有し、上記ガラスCは結晶化ガラスであり、この結晶化ガラスは、少なくとも一部がガラスAの軟化温度及びガラスBの軟化温度で結晶化し得ることを特徴とするものである。 According to a first aspect of the present invention, there is provided a multilayer ceramic substrate comprising a plurality of ceramic layers including glass A, a thick film resistor including glass B provided between the plurality of ceramic layers, and and provided between the thick film resistor and the ceramic layer possess a diffusion preventing layer mainly composed of glass C, and the glass C is crystallized glass, the crystallized glass is at least partially Can be crystallized at the softening temperature of glass A and the softening temperature of glass B.
また、本発明の請求項2に記載のセラミック多層基板は、ガラスAを含む複数のセラミック層からなる積層体と、上記複数のセラミック層の層間に設けられ且つガラスBを含む厚膜抵抗体と、上記厚膜抵抗体と上記セラミック層との間に設けられ且つガラスCを主成分とする拡散防止層と、を有し、上記ガラスCは非晶質ガラスであり、この非晶質ガラスは、その軟化温度をTg C としたとき、Tg A <Tg C 及びTg B <Tg C (但し、Tg A はセラミック層中のガラスAの軟化温度を表し、Tg B は厚膜抵抗体中のガラスBの軟化温度を表す)の関係を満足することを特徴とするものである。 According to a second aspect of the present invention, there is provided a multilayer ceramic substrate comprising a plurality of ceramic layers including glass A, a thick film resistor including glass B provided between the plurality of ceramic layers. A diffusion prevention layer provided between the thick film resistor and the ceramic layer and containing glass C as a main component, the glass C being an amorphous glass, When Tg C is the softening temperature , Tg A <Tg C and Tg B <Tg C (where Tg A represents the softening temperature of glass A in the ceramic layer, and Tg B represents the glass in the thick film resistor). (Representing the softening temperature of B)) .
本発明の請求項3に記載のセラミック基板は、請求項2に記載の発明において、(Tg C −Tg A )が200℃以上であり、且つ、(Tg C −Tg B )が200℃以上であることを特徴とするものである。 The ceramic substrate according to claim 3 of the present invention is the ceramic substrate according to claim 2 , wherein (Tg C -Tg A ) is 200 ° C or higher and (Tg C -Tg B ) is 200 ° C or higher. it is characterized in that.
本発明の請求項4に記載のセラミック基板は、請求項2または請求項3に記載の発明において、Tg B <Tg A であることを特徴とするものである。 The ceramic substrate according to claim 4 of the present invention is characterized in that Tg B <Tg A in the invention according to claim 2 or claim 3.
本発明の請求項5に記載のセラミック多層基板は、請求項1〜請求項4のいずれか1項に記載の発明において、上記拡散防止層は、上記厚膜抵抗体の面積よりも大きく、且つ、上記厚膜抵抗体の全面を覆うように形成されていることを特徴とするものである。 The ceramic multilayer substrate according to claim 5 of the present invention is the ceramic multilayer substrate according to any one of claims 1 to 4, wherein the diffusion prevention layer is larger than an area of the thick film resistor, and The thick film resistor is formed so as to cover the entire surface .
本発明の請求項6に記載のセラミック多層基板は、請求項5に記載の発明において、上記厚膜抵抗体は、その両端がそれぞれ配線導体と接続されており、上記拡散防止層は、上記配線導体をも覆うように形成されていることを特徴とするものである。 Ceramic multilayer substrate according to claim 6 of the present invention is the invention according to claim 5, said thick film resistor, the two ends are respectively connected to wiring conductors, the diffusion preventing layer, the wiring It is characterized by being formed so as to cover the conductor .
また、本発明の請求項7に記載のセラミック多層基板は、ガラスAを含む、若しくは焼成によってガラスAが染み出す材料で形成されたセラミックグリーンシート上にガラスBを含む抵抗体ペースト膜を形成する工程と、上記セラミックグリーンシートと他のセラミックグリーンシートを積層して抵抗体ペーストを含む生の積層体を形成する工程と、上記生の積層体を焼成する工程と、を有し、少なくとも一つの厚膜抵抗体を有するセラミック多層基板を製造する方法であって、上記抵抗体ペースト膜と上記セラミックグリーンシートとの間に上記抵抗体ペースト膜の少なくとも一部を覆うガラスCを主成分とする絶縁体ペースト膜を形成する工程を有し、上記ガラスCとして結晶化ガラスを用い、この結晶化ガラスは、少なくとも一部がガラスAの軟化温度及びガラスBの軟化温度で結晶化し得ることを特徴とするものである。 In the ceramic multilayer substrate according to claim 7 of the present invention, a resistor paste film containing glass B is formed on a ceramic green sheet containing glass A or formed of a material that exudes glass A by firing. And laminating the ceramic green sheet and another ceramic green sheet to form a raw laminate including a resistor paste, and firing the raw laminate. A method of manufacturing a ceramic multilayer substrate having a thick film resistor, wherein the insulation is mainly composed of glass C covering at least part of the resistor paste film between the resistor paste film and the ceramic green sheet. A step of forming a body paste film, and crystallized glass is used as the glass C, and at least a part of the crystallized glass is glass. It is characterized in that can crystallize at the softening temperature of the softening temperature and the glass B of the scan A.
本発明の請求項8に記載のセラミック多層基板の製造方法は、ガラスAを含む、若しくは焼成によってガラスAが染み出す材料で形成されたセラミックグリーンシート上にガラスBを含む抵抗体ペースト膜を形成する工程と、上記セラミックグリーンシートと他のセラミックグリーンシートを積層して抵抗体ペーストを含む生の積層体を形成する工程と、上記生の積層体を焼成する工程と、を有し、少なくとも一つの厚膜抵抗体を有するセラミック多層基板を製造する方法であって、上記抵抗体ペースト膜と上記セラミックグリーンシートとの間に上記抵抗体ペースト膜の少なくとも一部を覆うガラスCを主成分とする絶縁体ペースト膜を形成する工程を有し、上記ガラスCとして非晶質ガラスを用い、この非晶質ガラスは、その軟化温度をTg C としたとき、Tg A <Tg C 及びTg B <Tg C (但し、Tg A はセラミック層中のガラスAの軟化温度を表し、Tg B は厚膜抵抗体中のガラスBの軟化温度を表す)の関係を満足することを特徴とするものである。 In the method for producing a ceramic multilayer substrate according to claim 8 of the present invention, a resistor paste film containing glass B is formed on a ceramic green sheet containing glass A or formed of a material from which glass A exudes by firing. At least one of a step of forming a raw laminate including a resistor paste by laminating the ceramic green sheet and another ceramic green sheet, and a step of firing the raw laminate. A method of manufacturing a ceramic multilayer substrate having two thick film resistors, the main component being glass C covering at least part of the resistor paste film between the resistor paste film and the ceramic green sheet. It has a step of forming an insulating paste layer, an amorphous glass as the glass C, the amorphous glass, the softening temperature when the g C, Tg A <Tg C and Tg B <Tg C (where, Tg A represents the softening temperature of the glass A ceramic layer, Tg B are the softening temperature of the glass B of the thick film resistor It is characterized by satisfying the relationship of
本発明によれば、抵抗値のバラツキを抑制し、防止することができる高精度な厚膜抵抗体を有するセラミック多層基板及びその製造方法を提供することができる。
According to the onset bright, the variation in resistance is suppressed, it is possible to provide a ceramic multilayer substrate and a manufacturing method thereof with high precision thick film resistor can be prevented.
以下、図1〜図3に示す実施形態に基づいて本発明を説明する。尚、各図中、図1の(a)、(b)はそれぞれ本発明のセラミック多層基板の一実施形態を示す断面図で、(a)は全体を示す図、(b)は(a)の四角の枠内を拡大して示す図、図2は図1の(b)に示す拡散防止層、厚膜抵抗体及び面内配線導体の関係を示す平面図、図3の(a)、(b)はそれぞれ本発明のセラミック多層基板の他の実施形態を示す断面図で、(a)は全体を示す図、(b)はその要部を示す図、図4は図3に示すセラミック多層基板を製造する際の生の積層体を示す断面図である。 Hereinafter, the present invention will be described based on the embodiment shown in FIGS. 1A and 1B are sectional views showing an embodiment of the ceramic multilayer substrate of the present invention, FIG. 1A is a diagram showing the whole, and FIG. FIG. 2 is an enlarged view showing the inside of the square frame of FIG. 2, FIG. 2 is a plan view showing the relationship between the diffusion prevention layer, the thick film resistor, and the in-plane wiring conductor shown in FIG. 1B, FIG. (B) is sectional drawing which shows other embodiment of the ceramic multilayer substrate of this invention, (a) is a figure which shows the whole, (b) is a figure which shows the principal part, FIG. 4 is the ceramic shown in FIG. It is sectional drawing which shows the raw laminated body at the time of manufacturing a multilayer substrate.
本実施形態のセラミック多層基板10は、例えば図1、図2に示すように、複数のセラミック層11Aを積層してなる積層体11と、積層体11の最上層のセラミック層11Aとその下層のセラミック層11Aとの間に設けられた厚膜抵抗体12と、厚膜抵抗体12とその上下のセラミック層11A、11Aとの間にそれぞれ設けられた略同一の大きさの上下の拡散防止層13、14と、上下のセラミック層11A、11Aの間に適宜設けられた面内配線導体15と、上下の面内配線導体15、15を電気的に接続するビア導体16と、ビア導体16を介して面内配線導体15と接続され且つ積層体11の上下両面に所定のパターンで設けられた外部端子電極17、18と、を有している。
As shown in FIGS. 1 and 2, for example, the
図1、図2に示すように、厚膜抵抗体12は左右両端部が面内配線導体15、15に接続されて導通するようになっている。厚膜抵抗体12に接続された面内配線導体15、15は、図2に示すように、厚膜抵抗体12の幅方向の全長に渡って接続された接続部15A、15Aと、それぞれの接続部15A、15Aから厚膜抵抗体12の外方へ延びる引き出し部15B、15Bと、を有している。
As shown in FIGS. 1 and 2, the
また、下側の拡散防止層13は、図2に示すように厚膜抵抗体12及び面内配線導体15、15の接続部15A、15Aそれぞれを覆う大きさに形成され、上側の拡散防止層14とで厚膜抵抗体12及び接続部15A、15A全面を挟み、これらを上下のセラミック層11A、11Aから遮断している。つまり、上下の拡散防止層13、14は、上下から厚膜抵抗体12を挟むことによって、後述するようにセラミック多層基板10としての焼成工程で厚膜抵抗体12と上下のセラミック層11Aとの間におけるガラス成分の相互拡散を防止し、厚膜抵抗体12の抵抗値のバラツキを抑制し、抵抗値の安定した高精度の抵抗体を得ることができる。拡散防止層13、14は、厚膜抵抗体12の全面を覆っていることが好ましいが、厚膜抵抗体12の少なくとも一部を覆っていれば、厚膜抵抗体12と上下のセラミック層11Aとの間におけるガラス成分の相互拡散を抑制し、厚膜抵抗体12の抵抗値のバラツキを抑制することができる。
Further, as shown in FIG. 2, the lower
また、図3の(a)、(b)に示すように、拡散防止層13は、厚膜抵抗体12の下側(一方の主面側)にのみ設けても良い。上側(他方の主面側)のセラミック層11A中のガラス成分の軟化温度が厚膜抵抗体12中のガラス成分の軟化温度よりも高い場合には、後述のように厚膜抵抗体12中のガラス成分が流動化しても上側のセラミック層11A中のガラス成分が軟化せず、厚膜抵抗体12中のガラス成分が上側のセラミック層11A内に拡散せず、厚膜抵抗体12のガラス成分の減少による抵抗値の変動を抑制し、防止することができる。尚、図3の(a)、(b)に示すセラミック多層基板10Aは、拡散防止層13を厚膜抵抗体12の下側にのみ設けた以外は図1の(a)、(b)に示したセラミック多層基板10と同様に構成されている。
Further, as shown in FIGS. 3A and 3B, the
而して、上記セラミック層11Aは、ガラスAを含むセラミック材料によって形成されたものであれば良く、セラミック材料自体は特に制限されない。しかし、セラミック材料としては、低温焼結セラミック材料を用いることが好ましい。低温焼結セラミック材料は、1000℃以下の温度で焼成することができるセラミック材料のことを云う。低温焼結セラミック材料としては、例えば、アルミナやフォルステライト、コージェライト等のセラミック粉末にホウ珪酸系ガラス等のガラスを混合したガラス複合系材料、BaO−Al2O3−SiO2系セラミック粉末やAl2O3−CaO−SiO2−MgO−B2O3系セラミック粉末等の非ガラス系材料(出発原料の段階ではガラスが含まれていないが、焼成が進むにつれてガラスが染み出す材料)等を用いることができる。低温焼結セラミック材料を用いることによって、面内配線導体、ビア導体及び外部端子電極等の配線パターンとして、AgまたはCu等の低抵抗で低融点をもつ金属材料を用いることができ、配線パターンと低温焼結セラミック材料との共焼成を行うことができる。
Thus, the
厚膜抵抗体12は、例えば酸化ルテニウムを主成分とする導電性成分と、酸化ルテニウムの焼結を促進するガラスBとを含んでいる。導電性成分は、抵抗体としての主成分である酸化ルテニウムに加え、導電性を付与するAg等の導電性材料を含んでいても良い。ガラスBは、厚膜抵抗体12としての焼結を促進すると共に、低温焼結セラミック材料との同時焼成を可能にする成分である。ガラスBとしては、特に制限されないが、例えばB2O3−SiO2−PbO−CaO−Al2O3等のガラス成分を好ましく用いることができる。導電性成分とガラスBの配合比は、必要とする抵抗値によって適宜調整することができる。ガラスBは、厚膜抵抗体12の焼結時に軟化して流動化し、セラミック層等の隣接層との間で相互拡散して厚膜抵抗体12の抵抗値が変動する虞がある。そこで、本実施形態では厚膜抵抗体12と隣接するセラミック層11Aとの間に拡散防止層13、14が設けられている。
The
拡散防止層13、14は、厚膜抵抗体12と上下のセラミック層11Aとの間でそれぞれのガラス成分であるガラスAとガラスBとが相互拡散することを防止する機能を有している。この相互拡散は、ガラスAの軟化温度TgAとガラスBの軟化温度TgBとが近い場合に顕著になる。拡散防止層13、14は、ガラスCを含むセラミック材料によって形成されている。セラミック材料としては、セラミック層と同様に低温焼結セラミック材料を好ましく用いることができる。ガラスCとしては、結晶化ガラス、非晶質ガラスのいずれも用いることができる。ここで、非晶質ガラスとは、アモルファスなガラスで、溶融加熱、冷却に対して可逆的な性質を示すものを云い、結晶化ガラスとは、加熱、冷却によりガラス中に核が形成され、その核を基に結晶を成長、析出させた失透ガラスで、冷却温度や時間により核成長が変化するものを云う。
The
ガラスCとして結晶化ガラスを用いる場合には、結晶化ガラスとしては、ガラスAの軟化温度TgA及びガラスBの軟化温度TgBで少なくとも一部が結晶化し得るものが好ましい。ガラスCとしてこのような結晶化ガラスを用いることによって、セラミック層中のガラスA及び厚膜抵抗体12のガラスBがそれぞれ軟化する時点で、ガラスCの少なくとも一部が結晶化しているため、この結晶化部分が障壁となってガラスA、Bの相互拡散を抑制して、厚膜抵抗体12の抵抗値の変動を最小限に抑制し、防止することができる。結晶化ガラスとしては、特に制限されないが、例えばB2O3−SiO2−CaO系ガラス、B2O3−Al2O3−SiO2系ガラス等が用いられる。
When crystallized glass is used as the glass C, the crystallized glass is preferably one that can be crystallized at least partially at the softening temperature Tg A of the glass A and the softening temperature Tg B of the glass B. By using such crystallized glass as the glass C, at least a part of the glass C is crystallized when the glass A in the ceramic layer and the glass B of the
また、ガラスCとして非晶質ガラスを用いる場合には、非晶質ガラスとしては、ガラスA、Bそれぞれの軟化温度TgA、TgBより高い軟化温度TgCを有することが好ましい。即ち、TgCは、TgA<TgC及びTgB<TgCの関係を満足することが好ましい。この関係を満足することによって、セラミック層11A中のガラスA及び厚膜抵抗体12中のガラスBが軟化し、流動化しても拡散防止層13、14中のガラスCは軟化しないため、ガラスCによってガラスA、Bの相互拡散を確実に防止することができ、厚膜抵抗体12の抵抗値の変動を抑制し、防止することができる。換言すれば、軟化温度TgCが軟化温度TgA及び軟化温度TgBの双方より低い場合には、焼成時に、拡散防止層13、14中のガラスCが他のガラスA、Bより先に軟化、流動化し、セラミック層中のガラスAと厚膜抵抗体中のガラスCとがガラスCを介して相互拡散し、もって厚膜抵抗体12の抵抗値が変動することがある。非晶質ガラスとしては、特に制限されないが、例えばB2O3−SiO2系ガラス、B2O3−ZnO系ガラス等が用いられる。
When amorphous glass is used as the glass C, the amorphous glass preferably has a softening temperature Tg C higher than the softening temperatures Tg A and Tg B of the glasses A and B, respectively. That, Tg C preferably satisfies the relationship of Tg A <Tg C and Tg B <Tg C. By satisfying this relationship, the glass A in the
また、ガラスA、B、Cそれぞれの軟化温度は、(TgC−TgA)が200℃以上で、(TgC−TgB)が200℃以上の関係を満足することが好ましい。この関係を満足することによって、焼成時に拡散防止層13、14のガラスが軟化することなく、ガラスA、B間の相互拡散をより確実に防止できる。
The softening temperatures of the glasses A, B, and C preferably satisfy the relationship that (Tg C -Tg A ) is 200 ° C or higher and (Tg C -Tg B ) is 200 ° C or higher. By satisfying this relationship, interdiffusion between the glasses A and B can be more reliably prevented without softening the glass of the
また、ガラスA、Bそれぞれの軟化温度は、TgB<TgAの関係を満足することが好ましい。ガラスAの軟化温度TgAがガラスBの軟化温度TgBよりも高いと、厚膜抵抗体12中にセラミック層11A中のガラスAが拡散することをより確実に防止することができる。換言すれば、セラミック層11A中のガラスAの軟化温度TgAが厚膜抵抗体12中のガラスBの軟化温度TgBよりも低いと、セラミック層11A中のガラスAが未焼結状態の厚膜抵抗体12中に入り込み、厚膜抵抗体12の抵抗値の変動を引き起こし易い。
The softening temperatures of the glasses A and B preferably satisfy the relationship of Tg B <Tg A. When the softening temperature Tg A of the glass A is higher than the softening temperature Tg B of the glass B, it is possible to more reliably prevent the glass A in the
また、拡散防止層13、14は、厚膜抵抗体12の面積よりも大きく、且つ、厚膜抵抗体12の全面を覆うように形成されていることが好ましい。拡散防止層13、14が厚膜抵抗体12の全面を覆うことによって、厚膜抵抗体12とセラミック層11Aとの間のガラスA、Bの相互拡散をより確実に防止することができる。更に、厚膜抵抗体12の両端には面内配線導体15、15がそれぞれと接続されている。そして、拡散防止層13、14は、面内配線導体15、15の接続部をも覆うように形成されていることが好ましい。拡散防止層13、14が厚膜抵抗体12の全面は勿論のこと、面内配線導体15、15の接続部をも覆っているため、拡散防止層13、14によって厚膜抵抗体12とセラミック層11Aとの間のガラスA、Bの相互拡散をより確実に防止することができる。
The diffusion prevention layers 13 and 14 are preferably formed so as to be larger than the area of the
以下、具体的な実施例に基づいて本発明のセラミック多層基板について説明する。 Hereinafter, the ceramic multilayer substrate of the present invention will be described based on specific examples.
実施例1
本実施例では、下記組成を有する、抵抗ペースト、セラミックグリーンシートA、B及び絶縁体ガラスペーストを用いて図1に示すセラミック多層基板10を作製した。
Example 1
In this example, a
(1)抵抗ペースト(厚膜抵抗体用)の組成
a)導電性成分;RuO2+Ag(但し、RuO2が99重量%以上)
b)非晶質ガラス成分;B2O3−SiO2−PbO−CaO−Al2O3系ガラス
c)導電性成分:非晶質ガラス成分(重量比)=35:65
d)非晶質ガラスの軟化温度TgB=480℃
(1) Composition of resistance paste (for thick film resistor) a) Conductive component; RuO 2 + Ag (where RuO 2 is 99% by weight or more)
b) Amorphous glass component; B 2 O 3 —SiO 2 —PbO—CaO—Al 2 O 3 -based glass c) Conductive component: Amorphous glass component (weight ratio) = 35: 65
d) Softening temperature of amorphous glass Tg B = 480 ° C.
(2)セラミックグリーンシートAの組成
a)セラミック成分;Al2O3
b)結晶化ガラス成分;B2O3−SiO2−CaO系ガラス
但し、B2O3=5重量%、SiO2=50重量%、CaO=45重量%
c)セラミック成分:結晶化ガラス成分(重量比)=1:1
d)結晶化ガラスの軟化温度TgA=805℃
(2) Composition of ceramic green sheet A a) Ceramic component; Al 2 O 3
b) crystallized glass component; B 2 O 3 -SiO 2 -CaO-based glass, however, B 2 O 3 = 5 wt%, SiO 2 = 50 wt%, CaO = 45 wt%
c) Ceramic component: Crystallized glass component (weight ratio) = 1: 1
d) Softening temperature of crystallized glass Tg A = 805 ° C
(3)セラミックグリーンシートBの組成
a)セラミック成分;TiO2−CaTiSiO5
b)非晶質ガラス成分;SiO2−B2O3−ZnO−CaO系ガラス
但し、SiO2=8重量%、B2O3=35重量%、ZnO=41重量%、CaO=16重量%
c)セラミック成分:非晶質ガラス成分(重量比)=7:3
d)結晶化ガラスの軟化温度TgA=500℃
(3) Composition of ceramic green sheet B a) Ceramic component; TiO 2 —CaTiSiO 5
b) Amorphous glass component: SiO 2 —B 2 O 3 —ZnO—CaO-based glass However, SiO 2 = 8 wt%, B 2 O 3 = 35 wt%, ZnO = 41 wt%, CaO = 16 wt%
c) Ceramic component: amorphous glass component (weight ratio) = 7: 3
d) Softening temperature of crystallized glass Tg A = 500 ° C
(4)絶縁体ガラスペースト(拡散防止層用)の組成
a)セラミック成分;Al2O3
b)結晶化ガラス成分;B2O3−SiO2−CaO系ガラス
但し、B2O3=10重量%、SiO2=45重量%、CaO=45重量%
c)セラミック成分:結晶化ガラス成分(重量比)=1:1
d)結晶化ガラスの軟化温度Tg=870℃
結晶化開始温度=460℃
(4) Composition of insulator glass paste (for diffusion prevention layer) a) Ceramic component; Al 2 O 3
b) crystallized glass component; B 2 O 3 -SiO 2 -CaO-based glass, however, B 2 O 3 = 10 wt%, SiO 2 = 45 wt%, CaO = 45 wt%
c) Ceramic component: Crystallized glass component (weight ratio) = 1: 1
d) Softening temperature of crystallized glass Tg = 870 ° C.
Crystallization start temperature = 460 ° C.
(5)セラミック多層基板の作製
予め調製されたセラミックグリーンシートB上にスクリーン印刷によって絶縁体ガラスペースト、抵抗ペースト及びAg系の導電性ペーストの順にそれぞれ印刷し、乾燥させた。抵抗ペースト膜12’の乾燥膜厚は13μm、絶縁体ガラスペースト膜13’の乾燥膜厚は10μmであった。また、絶縁体ガラスペースト膜13’は、抵抗ペースト膜12’の150%の面積を有し、抵抗ペースト膜12’を完全に覆っている。即ち、抵抗ペースト膜12’の下側にのみ拡散防止層となる絶縁体ガラスペースト膜13’を印刷した。また、セラミックグリーンシートA、Bには所定のパターンで面内配線導体用の導電性ペースト15’を印刷すると共に所定のパターンで形成されたビアホール内に導電性ペースト16’を充填した。尚、図4では焼成前は生の積層体を11’として示し、図3の(a)では焼成後は積層体11として示す。
(5) Production of Ceramic Multilayer Substrate On the ceramic green sheet B prepared in advance, an insulating glass paste, a resistance paste, and an Ag-based conductive paste were printed in this order by screen printing and dried. The dry film thickness of the
次いで、図4に示すように、複数のセラミックグリーンシートAとセラミックグリーンシートBとを、セラミックグリーンシートBを所定の位置に含むように積層して複数のセラミックグリーンシート層11A’からなる生の積層体11’を得た。この生の積層体11’は抵抗ペースト膜12’、絶縁体ガラスペースト膜13’、面内配線導体用の導電性ペースト膜15’及びビア導体用の導電性ペースト16’を内蔵している。そして、この生の積層体11’の上下にその焼結温度では焼結しない、Al2O3を主成分とするセラミックグリーンシートを拘束層11B’として配置した。この拘束層11B’によって生の積層体11’は、その焼成時にその平面方向には実質的に収縮しない。
Next, as shown in FIG. 4, a plurality of ceramic green sheets A and ceramic green sheets B are laminated so that the ceramic green sheets B are included in a predetermined position, and a raw material comprising a plurality of ceramic green sheet layers 11A ′ is formed. A laminate 11 ′ was obtained. This
次いで、60℃の水槽内で178Mpaの圧力で生の積層体11’の静水圧プレスを行った。その後、バッチ炉において生の積層体11’をピーク温度870℃、キープ時間10分間で焼成し、焼成後に上下の拘束層11B’を取り除き、表1に示すシート抵抗値を有する厚膜抵抗体12(図3の(a)、(b)参照)を内蔵するセラミック多層基板(試料No.1〜4)を得た。このセラミック多層基板は、図3の(a)、(b)にセラミック多層基板10として示した。
Subsequently, the
(6)試料の評価
試料No.1〜4のセラミック多層基板それぞれの厚膜抵抗体12について四端子法による抵抗値の測定を行い、その結果を表1に示した。また、試料No.1〜4のセラミック多層基板それぞれの波長分散型X線分析法(WDX)によって、厚膜抵抗体にのみ含まれるガラス成分Pbの分析を行うことによってセラミック層11Aへのガラス成分の拡散度合いを調べた。
(6) Evaluation of Sample The resistance value of each
表1に示す結果によれば、試料No.1〜4のセラミック多層基板の場合には、所定のシート抵抗値を得ることができ、また、同一製造ロット内での抵抗値のバラツキも最大でも12%と小さく、良好な厚膜抵抗体12が得られることが判った。また、WDX分析の結果によれば、厚膜抵抗体12中のガラスBがセラミック層11Aに拡散していないことが観察された。これらのことから、厚膜抵抗体12と下側のセラミック層11Aとの間に拡散防止層13を設けることによって厚膜抵抗体12から下側のセラミック層11AへのガラスBの拡散が観察されず、ガラスBの拡散を抑制し、あるいは防止することができ、安定した抵抗値を高精度で得られることが判った。厚膜抵抗体12と上側のセラミック層11Aとの間には拡散防止層を設けなかったが、厚膜抵抗体12から上側のセラミック層11AへのガラスBの成分Pbの拡散は観察されなかった。これは、上側のセラミック層11A中のガラスAと厚膜抵抗体12中のガラスBとの軟化温度に大きな差があるため、厚膜抵抗体12中のガラスBの成分Pbが上側のセラミック層11Aに入り込まなかったものと考えられる。
According to the results shown in Table 1, sample no. In the case of 1 to 4 ceramic multilayer substrates, a predetermined sheet resistance value can be obtained, and the variation in the resistance value within the same production lot is as small as 12% at the maximum. Was found to be obtained. Moreover, according to the result of the WDX analysis, it was observed that the glass B in the
比較例1
本比較例では、拡散防止層を設けないこと以外は実施例1と同一要領でセラミック基板(試料No.1’〜4’)を作製し、実施例1と同様に抵抗値を測定し、その結果を表2に示した。また、試料No.1’〜4’のセラミック多層基板についてWDX分析を行って厚膜抵抗体のガラスBの拡散について観察した。
Comparative Example 1
In this comparative example, a ceramic substrate (sample Nos. 1 ′ to 4 ′) was prepared in the same manner as in Example 1 except that no diffusion prevention layer was provided, and the resistance value was measured in the same manner as in Example 1. The results are shown in Table 2. Sample No. WDX analysis was performed on the ceramic multilayer substrates 1 ′ to 4 ′, and the diffusion of the glass B of the thick film resistor was observed.
表2に示す結果によれば、厚膜抵抗体の抵抗値は所定のシート抵抗値に対して小さく、シート抵抗値が1kΩ/□の試料3’、10kΩ/□の試料4’では100Ω/□の試料2’と同程度の抵抗値であることが判った。また、WDX分析の結果によれば、厚膜抵抗体中のガラスBの成分Pbが下側のセラミック層に拡散していることが観察された。これらのことから、厚膜抵抗体中に含まれるガラスB(TgB=480℃)が600℃以上で流動的になり下側のセラミック層へ拡散し、高シート抵抗を有する抵抗ペーストほどペースト中に占めるガラスBの割合が高いため、拡散の影響を顕著に受け、抵抗値が大幅に低下することが判った。また、製造ロット内における厚膜抵抗体の抵抗値は、ガラス成分Pbの拡散のバラツキの影響を受け、抵抗値のバラツキが大きくなったものと推定される。また、WDX分析の結果、上側のセラミック層全体へのガラス成分Pbの拡散は観察されなかった。これは、上側のセラミック層中のガラス成分の軟化温度TgA(805℃)が、厚膜抵抗体中のガラス成分の軟化温度TgB(480℃)と大きく離れているためである。 According to the results shown in Table 2, the resistance value of the thick film resistor is smaller than the predetermined sheet resistance value, and 100Ω / □ in the sample 3 ′ having a sheet resistance value of 1 kΩ / □ and the sample 4 ′ having 10 kΩ / □. It was found that the resistance value was comparable to that of the sample 2 ′. Further, according to the results of WDX analysis, it was observed that the component Pb of the glass B in the thick film resistor was diffused into the lower ceramic layer. From these facts, the glass B (Tg B = 480 ° C.) contained in the thick film resistor becomes fluid at 600 ° C. or more and diffuses to the lower ceramic layer. Since the ratio of glass B in the glass is high, it has been found that the resistance is significantly reduced due to the influence of diffusion. Moreover, it is estimated that the resistance value of the thick film resistor in the manufacturing lot is affected by the dispersion of the diffusion of the glass component Pb, and the dispersion of the resistance value is increased. As a result of WDX analysis, no diffusion of glass component Pb into the entire upper ceramic layer was observed. This is because the softening temperature Tg A (805 ° C.) of the glass component in the upper ceramic layer is far from the softening temperature Tg B (480 ° C.) of the glass component in the thick film resistor.
実施例2
本実施例では、図1の(a)、(b)に示すように拡散防止層13、14を厚膜抵抗体12の上下両面に設けたこと以外は実施例1と同様のセラミック多層基板10を作製した。即ち、実施例1と同様に、セラミックグリーンシートB上にスクリーン印刷によって絶縁体ガラスペースト、抵抗ペースト及びAg系の導電性ペーストの順に印刷し、更に導電性ペースト上に絶縁体ガラスペースト印刷し、実施例1と同一要領でセラミックグリーンシートを積層、圧着し、焼成することによって、上下の拡散防止層で厚膜抵抗体が挟まれた、図1に示すセラミック多層基板を得た。
Example 2
In this embodiment, as shown in FIGS. 1A and 1B, the
本実施例によれば、厚膜抵抗体12からのガラス成分Pbの拡散をより確実に防止することができ、抵抗値のバラツキがなく安定した厚膜抵抗体12をセラミック多層基板10内に内蔵させることができる。
According to the present embodiment, the diffusion of the glass component Pb from the
実施例3
本実施例では、実施例1における拡散防止層13を形成する絶縁体ガラスペーストの結晶化ガラスに代えて下記組成を有する非晶質ガラスを用いた以外は、実施例1と同一の要領で試料No.5〜8のセラミック多層基板を作製した。
Example 3
In this example, the sample was prepared in the same manner as in Example 1 except that amorphous glass having the following composition was used in place of the crystallized glass of the insulator glass paste forming the
(1)絶縁体ガラスペーストの組成
a)セラミック成分;Al2O3
b)非晶質ガラス成分;B2O3−SiO2系ガラス
但し、B2O3=30重量%、SiO2=40重量%、ZnO=30重量%
c)セラミック成分:非晶質ガラス成分(重量比)=1:1
d)非晶質ガラスの軟化温度Tg=870℃
(1) Composition of insulator glass paste a) Ceramic component; Al 2 O 3
b) Amorphous glass component: B 2 O 3 —SiO 2 glass, provided that B 2 O 3 = 30 wt%, SiO 2 = 40 wt%, ZnO = 30 wt%
c) Ceramic component: amorphous glass component (weight ratio) = 1: 1
d) Amorphous glass softening temperature Tg = 870 ° C.
表3に示す結果によれば、拡散防止層13中のガラスCとして結晶化ガラスに代えて非晶質ガラス用いても、拡散防止層13によってセラミック層11Aと厚膜抵抗体12との間のガラス成分の相互拡散を防止し、実施例1に準じた抵抗値を有し、抵抗値のバラツキの小さく、安定した厚膜抵抗体12を得られることが判った
According to the results shown in Table 3, even if amorphous glass is used instead of crystallized glass as the glass C in the
また、拡散防止層13中のガラスCの軟化温度TgC(870℃)が厚膜抵抗体12中のガラスBの軟化温度TgB(480℃)と比較して200℃以上高いことから、焼成時に拡散防止層13内のガラスCが軟化することなく、結晶状態でバリアの役割を果たし、セラミック層11Aと厚膜抵抗体12との間のガラス成分Pbの相互拡散を防止し、抑制することができる。
Further, since the softening temperature Tg C (870 ° C.) of the glass C in the
尚、本発明は上記各実施例に何等制限されるものではなく、本発明の趣旨に反しない限り、本発明に包含される。 In addition, this invention is not restrict | limited at all to said each Example, Unless it is contrary to the meaning of this invention, it is included by this invention.
本発明は、例えば電子機器等に用いられるセラミック多層基板として好適に用いることができる。 The present invention can be suitably used as a ceramic multilayer substrate used in, for example, electronic equipment.
10 セラミック多層基板
11 積層体
11A セラミック層
12 厚膜抵抗体
13 拡散防止層
DESCRIPTION OF
Claims (8)
上記複数のセラミック層の層間に設けられ且つガラスBを含む厚膜抵抗体と、
上記厚膜抵抗体と上記セラミック層との間に設けられ且つガラスCを主成分とする拡散防止層と、を有し、
上記ガラスCは結晶化ガラスであり、この結晶化ガラスは、少なくとも一部がガラスAの軟化温度及びガラスBの軟化温度で結晶化し得る
ことを特徴とするセラミック多層基板。 A laminate composed of a plurality of ceramic layers containing glass A;
A thick film resistor provided between the plurality of ceramic layers and including glass B;
Have a, a diffusion preventing layer mainly composed of glass C and provided between the thick-film resistor and the ceramic layer,
The glass C is a crystallized glass, and the crystallized glass can be crystallized at least partially at the softening temperature of the glass A and the softening temperature of the glass B.
上記複数のセラミック層の層間に設けられ且つガラスBを含む厚膜抵抗体と、
上記厚膜抵抗体と上記セラミック層との間に設けられ且つガラスCを主成分とする拡散防止層と、を有し、
上記ガラスCは非晶質ガラスであり、この非晶質ガラスは、その軟化温度をTg C としたとき、Tg A <Tg C 及びTg B <Tg C (但し、Tg A はセラミック層中のガラスAの軟化温度を表し、Tg B は厚膜抵抗体中のガラスBの軟化温度を表す)の関係を満足する
ことを特徴とするセラミック多層基板。 A laminate composed of a plurality of ceramic layers containing glass A;
A thick film resistor provided between the plurality of ceramic layers and including glass B;
A diffusion preventing layer provided between the thick film resistor and the ceramic layer and having glass C as a main component,
The glass C is an amorphous glass. When the softening temperature is Tg C , the amorphous glass has Tg A <Tg C and Tg B <Tg C (where Tg A is the glass in the ceramic layer). represents a softening temperature of a, Tg B features a to Rousset ceramic multilayer substrate which satisfies the relationship represents the softening temperature of the glass B of the thick film resistor).
上記セラミックグリーンシートと他のセラミックグリーンシートを積層して抵抗体ペーストを含む生の積層体を形成する工程と、上記生の積層体を焼成する工程と、を有し、
少なくとも一つの厚膜抵抗体を有するセラミック多層基板を製造する方法であって、
上記抵抗体ペースト膜と上記セラミックグリーンシートとの間に上記抵抗体ペースト膜の少なくとも一部を覆うガラスCを主成分とする絶縁体ペースト膜を形成する工程を有し、
上記ガラスCとして結晶化ガラスを用い、この結晶化ガラスは、少なくとも一部がガラスAの軟化温度及びガラスBの軟化温度で結晶化し得る
ことを特徴とするセラミック多層基板の製造方法。 Forming a resistor paste film containing glass B on a ceramic green sheet formed of a material containing glass A or baked out by glass A;
And laminating the ceramic green sheet and another ceramic green sheet to form a raw laminate including a resistor paste, and firing the raw laminate.
A method of manufacturing a ceramic multilayer substrate having at least one thick film resistor comprising:
Forming an insulator paste film mainly composed of glass C covering at least a part of the resistor paste film between the resistor paste film and the ceramic green sheet;
Using crystallized glass as the glass C, the crystallized glass is at least features and to Rousset ceramic multilayer substrate manufacturing method that some can crystallize at the softening temperature of the softening temperature and glass B of the glass A.
上記セラミックグリーンシートと他のセラミックグリーンシートを積層して抵抗体ペーストを含む生の積層体を形成する工程と、上記生の積層体を焼成する工程と、を有し、
少なくとも一つの厚膜抵抗体を有するセラミック多層基板を製造する方法であって、
上記抵抗体ペースト膜と上記セラミックグリーンシートとの間に上記抵抗体ペースト膜の少なくとも一部を覆うガラスCを主成分とする絶縁体ペースト膜を形成する工程を有し、
上記ガラスCとして非晶質ガラスを用い、この非晶質ガラスは、その軟化温度をTg C としたとき、Tg A <Tg C 及びTg B <Tg C (但し、Tg A はセラミック層中のガラスAの軟化温度を表し、Tg B は厚膜抵抗体中のガラスBの軟化温度を表す)の関係を満足する
ことを特徴とするセラミック多層基板の製造方法。 Forming a resistor paste film containing glass B on a ceramic green sheet formed of a material containing glass A or baked out by glass A;
And laminating the ceramic green sheet and another ceramic green sheet to form a raw laminate including a resistor paste, and firing the raw laminate.
A method of manufacturing a ceramic multilayer substrate having at least one thick film resistor comprising:
Have a step of forming an insulating paste layer mainly composed of glass C covering at least part of the resistive paste film between the resistive paste film and the ceramic green sheet,
An amorphous glass is used as the glass C, and the amorphous glass has Tg A <Tg C and Tg B <Tg C (where Tg A is a glass in the ceramic layer ) when the softening temperature is Tg C. represents a softening temperature of a, Tg B the method of manufacturing a ceramic multilayer substrate which satisfies the relationship represents the softening temperature of the glass B of the thick film resistor).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004257787A JP4548050B2 (en) | 2004-09-03 | 2004-09-03 | Ceramic multilayer substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004257787A JP4548050B2 (en) | 2004-09-03 | 2004-09-03 | Ceramic multilayer substrate |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006073903A JP2006073903A (en) | 2006-03-16 |
JP4548050B2 true JP4548050B2 (en) | 2010-09-22 |
Family
ID=36154167
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004257787A Expired - Fee Related JP4548050B2 (en) | 2004-09-03 | 2004-09-03 | Ceramic multilayer substrate |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4548050B2 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100096178A1 (en) * | 2008-10-17 | 2010-04-22 | Sumsung Electro-Mechanics Co., Ltd. | Non-shirinkage ceramic substrate and manufacturing method thereof |
JP5644945B2 (en) * | 2011-06-29 | 2014-12-24 | 株式会社村田製作所 | Multilayer ceramic substrate and manufacturing method thereof |
TW201436091A (en) | 2013-01-30 | 2014-09-16 | Kyocera Corp | Sample holder and plasma etching apparatus using same |
WO2016114119A1 (en) * | 2015-01-13 | 2016-07-21 | 日本特殊陶業株式会社 | Ceramic substrate and production method therefor |
JP7253343B2 (en) * | 2018-09-14 | 2023-04-06 | Koa株式会社 | current detector |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06244362A (en) * | 1992-12-22 | 1994-09-02 | Nippondenso Co Ltd | Manufacture of thick film multilayer substrate |
JP2000207938A (en) * | 1999-01-13 | 2000-07-28 | Murata Mfg Co Ltd | Insulative glass paste and thick-film circuit parts |
-
2004
- 2004-09-03 JP JP2004257787A patent/JP4548050B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06244362A (en) * | 1992-12-22 | 1994-09-02 | Nippondenso Co Ltd | Manufacture of thick film multilayer substrate |
JP2000207938A (en) * | 1999-01-13 | 2000-07-28 | Murata Mfg Co Ltd | Insulative glass paste and thick-film circuit parts |
Also Published As
Publication number | Publication date |
---|---|
JP2006073903A (en) | 2006-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5481854B2 (en) | Electronic components | |
JP3331083B2 (en) | Low temperature firing ceramic circuit board | |
US20110036622A1 (en) | Laminated ceramic electronic component and method for manufacturing the same | |
EP1074524B1 (en) | Glass-ceramic composition, circuit substrate using the same and manufacture method thereof | |
US10638603B2 (en) | Multilayer ceramic substrate | |
JP3944791B2 (en) | Ceramic multilayer printed circuit board | |
JPWO2013088957A1 (en) | Multi-layer glass ceramic substrate with built-in resistor | |
JP4548050B2 (en) | Ceramic multilayer substrate | |
JP5071559B2 (en) | Multilayer ceramic electronic component and manufacturing method thereof | |
JP7309666B2 (en) | Multilayer ceramic substrate and electronic device | |
JPWO2018100863A1 (en) | Composite electronic component and method of manufacturing the composite electronic component | |
US6596382B2 (en) | Multilayered board and method for fabricating the same | |
JP3785903B2 (en) | Multilayer substrate and manufacturing method thereof | |
JP6493560B2 (en) | Multilayer ceramic substrate and electronic component | |
JP3093601B2 (en) | Ceramic circuit board | |
JP4097276B2 (en) | Multilayer ceramic substrate and manufacturing method thereof | |
JP4699769B2 (en) | Manufacturing method of ceramic multilayer substrate | |
JP2009182285A (en) | Wiring board and method of manufacturing the same | |
JPH0217957B2 (en) | ||
US10457608B2 (en) | Multilayer ceramic substrate and electronic device | |
JPH04354101A (en) | Glass frit, resistor paste and wiring board | |
JP3093602B2 (en) | Manufacturing method of ceramic circuit board | |
JP3103686B2 (en) | Multilayer circuit board | |
JP2001048639A (en) | Glass-ceramic composition, circuit board using the same and its production | |
JP2010232255A (en) | Method for manufacturing multilayer wiring board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070509 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100126 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100303 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100615 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100628 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4548050 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130716 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |