JP4545535B2 - Manufacturing equipment - Google Patents
Manufacturing equipment Download PDFInfo
- Publication number
- JP4545535B2 JP4545535B2 JP2004270728A JP2004270728A JP4545535B2 JP 4545535 B2 JP4545535 B2 JP 4545535B2 JP 2004270728 A JP2004270728 A JP 2004270728A JP 2004270728 A JP2004270728 A JP 2004270728A JP 4545535 B2 JP4545535 B2 JP 4545535B2
- Authority
- JP
- Japan
- Prior art keywords
- emitting element
- substrate
- chamber
- light emitting
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 45
- 239000000758 substrate Substances 0.000 claims description 69
- 230000015572 biosynthetic process Effects 0.000 claims description 26
- 238000010438 heat treatment Methods 0.000 claims description 19
- 238000007789 sealing Methods 0.000 claims description 19
- 239000012298 atmosphere Substances 0.000 claims description 15
- 239000002390 adhesive tape Substances 0.000 claims description 10
- 238000012546 transfer Methods 0.000 claims description 10
- 239000004020 conductor Substances 0.000 claims description 9
- 239000007787 solid Substances 0.000 claims description 6
- 239000011261 inert gas Substances 0.000 claims description 5
- 230000007246 mechanism Effects 0.000 claims description 5
- 239000003566 sealing material Substances 0.000 claims description 5
- 239000000853 adhesive Substances 0.000 claims description 3
- 230000001070 adhesive effect Effects 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 51
- 239000000463 material Substances 0.000 description 46
- 239000010408 film Substances 0.000 description 45
- 238000000034 method Methods 0.000 description 39
- 239000010409 thin film Substances 0.000 description 27
- 239000003990 capacitor Substances 0.000 description 21
- 239000004065 semiconductor Substances 0.000 description 21
- 238000012545 processing Methods 0.000 description 17
- 239000012212 insulator Substances 0.000 description 16
- 230000008569 process Effects 0.000 description 14
- 239000011347 resin Substances 0.000 description 12
- 229920005989 resin Polymers 0.000 description 12
- 230000006866 deterioration Effects 0.000 description 11
- 238000011282 treatment Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 239000011159 matrix material Substances 0.000 description 8
- 239000011368 organic material Substances 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 238000012937 correction Methods 0.000 description 7
- 239000007789 gas Substances 0.000 description 7
- 238000002347 injection Methods 0.000 description 7
- 239000007924 injection Substances 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 238000005192 partition Methods 0.000 description 5
- 239000002356 single layer Substances 0.000 description 5
- 229920001187 thermosetting polymer Polymers 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- QVQLCTNNEUAWMS-UHFFFAOYSA-N barium oxide Chemical compound [Ba]=O QVQLCTNNEUAWMS-UHFFFAOYSA-N 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 4
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 229920000642 polymer Polymers 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000005525 hole transport Effects 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 229910010272 inorganic material Inorganic materials 0.000 description 3
- 239000011147 inorganic material Substances 0.000 description 3
- 239000004033 plastic Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 238000005339 levitation Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000000565 sealant Substances 0.000 description 2
- 125000001424 substituent group Chemical group 0.000 description 2
- 229910001148 Al-Li alloy Inorganic materials 0.000 description 1
- 229910017073 AlLi Inorganic materials 0.000 description 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
- 239000011358 absorbing material Substances 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 125000000217 alkyl group Chemical group 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 150000004945 aromatic hydrocarbons Chemical class 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000002178 crystalline material Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 238000005984 hydrogenation reaction Methods 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 229910052743 krypton Inorganic materials 0.000 description 1
- DNNSSWSSYDEUBZ-UHFFFAOYSA-N krypton atom Chemical compound [Kr] DNNSSWSSYDEUBZ-UHFFFAOYSA-N 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- 239000003550 marker Substances 0.000 description 1
- 229910000476 molybdenum oxide Inorganic materials 0.000 description 1
- 229910052754 neon Inorganic materials 0.000 description 1
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 1
- 230000003472 neutralizing effect Effects 0.000 description 1
- 238000010943 off-gassing Methods 0.000 description 1
- AHLBNYSZXLDEJQ-FWEHEUNISA-N orlistat Chemical compound CCCCCCCCCCC[C@H](OC(=O)[C@H](CC(C)C)NC=O)C[C@@H]1OC(=O)[C@H]1CCCCCC AHLBNYSZXLDEJQ-FWEHEUNISA-N 0.000 description 1
- PQQKPALAQIIWST-UHFFFAOYSA-N oxomolybdenum Chemical compound [Mo]=O PQQKPALAQIIWST-UHFFFAOYSA-N 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 239000000049 pigment Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229920000052 poly(p-xylylene) Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000006116 polymerization reaction Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000010926 purge Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 230000007723 transport mechanism Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Electroluminescent Light Sources (AREA)
Description
本発明は、発光素子を有する表示装置の作製方法に関する。また、表示装置を作製する製造装置に関する。 The present invention relates to a method for manufacturing a display device having a light-emitting element. The present invention also relates to a manufacturing apparatus for manufacturing a display device.
近年、表示装置として、液晶ディスプレイに代わり、エレクトロルミネッセンス素子等を代表とする発光素子を用いた表示装置の研究開発が進められている。この表示装置は、自発光型ゆえの高画質、広視野角、薄型、軽量等の利点を活かして、幅広い利用が期待されている。発光素子は、一対の電極間に、様々な材料からなる単数又は複数の層(以下、電界発光層と称する)が挟まれた構造を有する。 In recent years, as a display device, research and development of a display device using a light emitting element typified by an electroluminescence element or the like instead of a liquid crystal display has been advanced. This display device is expected to be widely used by taking advantage of the self-luminous type, such as high image quality, wide viewing angle, thinness, and light weight. A light-emitting element has a structure in which a single layer or a plurality of layers (hereinafter referred to as electroluminescent layers) made of various materials are sandwiched between a pair of electrodes.
図11(A)は陽極10と陰極12の間に電界発光層11が挟まれた発光素子22の断面構造を示す。発光素子22は、4つの短絡部13〜16を有し、短絡部13、14は、異物(ゴミ)17が陽極10に付着してしまったために、陽極10と陰極12が短絡した部位である。短絡部15は、陽極10の成膜時に、該陽極10に微細な突起が生じてしまったために、電界発光層11にピンホールが生じて、陽極10と陰極12が短絡した部位である。短絡部16は、電界発光層11が均一に成膜されなかったために、電界発光層11にピンホールが生じ、陽極10と陰極12が短絡した部位である。 FIG. 11A shows a cross-sectional structure of the light-emitting element 22 in which the electroluminescent layer 11 is sandwiched between the anode 10 and the cathode 12. The light emitting element 22 has four short-circuit portions 13 to 16, and the short-circuit portions 13 and 14 are portions where the anode 10 and the cathode 12 are short-circuited because the foreign matter (dust) 17 has adhered to the anode 10. . The short-circuit portion 15 is a portion where the anode 10 and the cathode 12 are short-circuited due to a pinhole being generated in the electroluminescent layer 11 because a fine protrusion has occurred in the anode 10 during film formation of the anode 10. The short-circuit portion 16 is a portion where a pinhole is generated in the electroluminescent layer 11 and the anode 10 and the cathode 12 are short-circuited because the electroluminescent layer 11 is not uniformly formed.
図11(B)(C)は、発光素子22を含む画素101がマトリクス状に複数配列された画素部102の上面図を示す。図示するように、画素部102内のいくつかの画素101に短絡部15、16が形成されたり、異物17が付着していたりすると、図11(D)の等価回路図に示すように、発光素子22の陽極と陰極の間は、短絡部により接続され、電流のパス24が形成されている。このような不良が発生した画素では、信号に応じた点灯及び非点灯が行われず、電流のほとんどすべてが短絡部を流れて素子全体が消光する現象が生じたり、特定の画素が点灯又は非点灯しない現象が生じたりして、画像の表示が良好に行われないという問題が発生する。そこで、電界発光層にピンホールが形成されていても、画像の表示を良好に行うことができる表示装置の修理方法、作製方法がある(特許文献1参照)。
また、発光素子は、様々な要因により劣化するが、該劣化を促進する物質として、水分が挙げられる。従って、水分の侵入を防止するために、封止の処理は不活性気体の雰囲気下で行うことが一般的である。 In addition, the light-emitting element deteriorates due to various factors, but moisture is an example of a substance that promotes the deterioration. Therefore, in order to prevent moisture from entering, the sealing process is generally performed in an inert gas atmosphere.
上記の実情を鑑み、本発明は、陽極と陰極の短絡部を絶縁化することで、画像の表示を良好に行うことができる表示装置の作製方法を提供することを課題とする。また、陽極と陰極の短絡部を絶縁化する際に、水分の侵入を防止し、発光素子の劣化を抑制することができる表示装置の作製方法を提供することを課題とする。さらに、上記の表示装置の作製に際し、連続処理を行うことで、作製時間を短縮し、なおかつ作製費用を低減することが可能な製造装置の提供を課題とする。 In view of the above situation, an object of the present invention is to provide a method for manufacturing a display device that can display an image satisfactorily by insulating a short-circuit portion between an anode and a cathode. It is another object of the present invention to provide a method for manufacturing a display device that can prevent moisture from entering and suppress deterioration of a light-emitting element when insulating a short-circuit portion between an anode and a cathode. Furthermore, it is an object of the present invention to provide a manufacturing apparatus capable of reducing manufacturing time and manufacturing cost by performing continuous processing when manufacturing the above display device.
上述した従来技術の課題を解決するために、本発明においては以下の手段を講じる。 In order to solve the above-described problems of the prior art, the following measures are taken in the present invention.
本発明は、陽極と陰極の間に電界発光材料を含む発光素子に逆方向電圧を印加して、前記陽極と前記陰極の短絡部を絶縁化する表示装置の作製方法を提供するものであり、室温から60度〜65度を引いた温度の範囲内、好適には−40度乃至8度の温度の範囲内、さらに好適には−25度乃至8度の温度の範囲内で行うことを特徴とする。発光素子に逆方向電圧を印加すると、陽極と陰極の短絡部のみに局所的に電流が流れ、該短絡部は発熱する。そうすると、短絡部は酸化又は炭化して絶縁化する。この際、陽極、陰極及び電界発光層のいずれかの材料の一部が酸化して絶縁化する。このように、逆方向電圧を印加すると、短絡部が発熱するが、そうすると、大気中に存在する水分が、短絡部に侵入して、該発光素子の劣化が促進される可能性がある。
しかしながら、−40度乃至8度の温度で、発光素子に逆方向電圧を印加する本発明は、水分が一定の形と体積をもつ固体の状態で存在する。つまり、大気中に存在する水分が固体の状態であるため、短絡部が発熱しても、発光素子に水分が侵入することなく、該発光素子の劣化を防止することができる。
The present invention provides a method for manufacturing a display device in which a reverse voltage is applied to a light emitting element including an electroluminescent material between an anode and a cathode to insulate a short circuit portion between the anode and the cathode, It is performed within a temperature range obtained by subtracting 60 to 65 degrees from room temperature, preferably within a temperature range of −40 degrees to 8 degrees, and more preferably within a temperature range of −25 degrees to 8 degrees. And When a reverse voltage is applied to the light emitting element, a current flows locally only in the short-circuit portion between the anode and the cathode, and the short-circuit portion generates heat. If it does so, a short circuit part will oxidize or carbonize and will insulate. At this time, a part of the material of the anode, the cathode and the electroluminescent layer is oxidized and insulated. As described above, when the reverse voltage is applied, the short-circuit portion generates heat. However, moisture existing in the atmosphere may enter the short-circuit portion and promote deterioration of the light-emitting element.
However, the present invention in which a reverse voltage is applied to the light emitting element at a temperature of −40 ° C. to 8 ° C. exists in a solid state where moisture has a constant shape and volume. In other words, since moisture present in the atmosphere is in a solid state, even if the short-circuit portion generates heat, moisture does not enter the light emitting element, and deterioration of the light emitting element can be prevented.
本発明は、発光素子に逆方向電圧を印加する処理の前に、加熱処理を行うことを特徴とする。また本発明は、逆方向電圧を印加する処理の後に、加熱処理を行うことを特徴とする。これらの加熱処理は、100度以上で行うことを特徴とする。
逆方向電圧を印加する処理の前に行う加熱処理は、大気中の水分を気体にするのに有効な処理である。また、逆方向電圧を印加する処理の後に行う加熱処理は、−40度乃至8度の温度から室温に戻って、固体の水分が液体に状態変化して、発光素子に侵入することを防止する観点から、有効な処理である。
The present invention is characterized in that heat treatment is performed before the treatment for applying a reverse voltage to the light-emitting element. In addition, the present invention is characterized in that heat treatment is performed after the treatment for applying the reverse voltage. These heat treatments are performed at 100 degrees or more.
The heat treatment performed before the process of applying the reverse voltage is an effective process for turning the moisture in the atmosphere into a gas. In addition, the heat treatment performed after the process of applying the reverse voltage prevents the solid moisture from changing from a temperature of −40 ° C. to 8 ° C. to room temperature and entering the light-emitting element. This is an effective process from the viewpoint.
発光素子に逆方向電圧を印加する処理は、発光素子の完成後にいつでも行うことができる。しかしながら、発光素子の劣化を促進する物質の侵入を防止するためには、封止後に行うことが好適である。また、−40度乃至8度の温度から室温に戻る際に、水分が液体又は気体に状態変化するため、これらの水分の侵入を防止するためにも、封止後に行うことが好適である。
封止は、カバー材で機械的に封入する方法、熱硬化性樹脂又は紫外光硬化性樹脂で封入する方法、金属酸化物や窒化物等のバリア能力が高い薄膜により封止する方法等のいずれを用いてもよい。具体的に、カバー材で封入した状態とは、発光素子が設けられた第1の基板と、前記第1の基板に対向する第2の基板と、前記第1及び前記第2の基板を固着するシール材とを有する状態に相当する。このとき、第2の基板とは、ガラス基板、金属基板等のいずれでも構わない。
また、発光素子に逆方向電圧を印加する処理は、発光素子及び接続端子が設けられた基板が封止され、前記接続端子と電気的に接続された接着テープとを有する状態、つまり、TABテープに代表される接着テープが実装されたタイミングに行うとよい。この場合には、接着テープを介して、逆方向電圧を印加する信号の供給を簡単に行うことができる。
さらに、発光素子に逆方向電圧を印加する処理は、製品として出荷する前の検査の工程で行うとよい。
The process of applying a reverse voltage to the light emitting element can be performed any time after the light emitting element is completed. However, in order to prevent intrusion of a substance that promotes deterioration of the light-emitting element, it is preferable to perform after sealing. Further, when the temperature returns from −40 ° C. to 8 ° C. to room temperature, the moisture changes into a liquid or a gas. Therefore, in order to prevent the intrusion of these moisture, it is preferable to carry out after sealing.
For sealing, any of a method of mechanically sealing with a cover material, a method of sealing with a thermosetting resin or an ultraviolet light curable resin, a method of sealing with a thin film having a high barrier ability such as a metal oxide or nitride, etc. May be used. Specifically, the state of being sealed with a cover material means that the first substrate provided with a light emitting element, the second substrate facing the first substrate, and the first and second substrates are fixed. This corresponds to a state having a sealing material. At this time, the second substrate may be either a glass substrate or a metal substrate.
In addition, the process of applying the reverse voltage to the light emitting element is a state in which the substrate provided with the light emitting element and the connection terminal is sealed and has an adhesive tape electrically connected to the connection terminal, that is, a TAB tape. It is good to carry out at the timing when the adhesive tape represented by is mounted. In this case, a signal for applying a reverse voltage can be easily supplied via the adhesive tape.
Further, the process of applying the reverse voltage to the light emitting element may be performed in an inspection process before shipping as a product.
発光素子に逆方向電圧を印加する処理は、陽極と陰極の短絡部が絶縁化するまで行えば、1回だけ行ってもよいし、一定期間毎に行ってもよく、さらに経時的に陽極と陰極間の電位差が大きくなるように行ってもよい。一定期間毎に逆方向電圧を印加すると、逆方向電圧の印加によって発生する熱によって生じる短絡部の周囲の電界発光層の劣化を防止することができる。 The process of applying the reverse voltage to the light emitting element may be performed only once or until the short-circuit portion between the anode and the cathode is insulated, or may be performed every predetermined period, and further, You may carry out so that the electrical potential difference between cathodes may become large. When a reverse voltage is applied at regular intervals, deterioration of the electroluminescent layer around the short-circuit portion caused by heat generated by the application of the reverse voltage can be prevented.
本発明は、第1の基板上に、発光素子の電界発光層及び対向電極の一方又は両方を形成する成膜室と、前記発光素子に逆方向電圧を印加して、前記陽極と前記陰極の短絡部を絶縁化する処理室とを有し、前記処理室は−40度乃至8度の温度に保たれていることを特徴とする製造装置を提供する。 The present invention provides a film formation chamber in which one or both of an electroluminescent layer and a counter electrode of a light-emitting element are formed over a first substrate, a reverse voltage is applied to the light-emitting element, and the anode and the cathode And a processing chamber for insulating the short-circuit portion, wherein the processing chamber is maintained at a temperature of -40 degrees to 8 degrees.
本発明は、第1の基板上に、発光素子の電界発光層及び対向電極の一方又は両方を形成する成膜室と、前記発光素子に逆方向電圧を印加して、前記陽極と前記陰極の短絡部を絶縁化する処理室と、前記発光素子に加熱処理を行う加熱処理室とを有し、前記処理室は−40度乃至8度の温度に保たれていることを特徴とする製造装置を提供する。 The present invention provides a film formation chamber in which one or both of an electroluminescent layer and a counter electrode of a light-emitting element are formed over a first substrate, a reverse voltage is applied to the light-emitting element, and the anode and the cathode A manufacturing apparatus comprising: a processing chamber for insulating a short-circuit portion; and a heat processing chamber for performing heat treatment on the light emitting element, wherein the processing chamber is maintained at a temperature of -40 degrees to 8 degrees. I will provide a.
上記製造装置は、前記第1の基板と、前記第1の基板に対向する第2の基板とをシール材により貼り付ける封止室を有していてもよい。また、前記第1の基板上に形成された接続端子に接着テープを貼り付ける接着室を有していてもよい。これらの部屋を有する製造装置を用いることで、より多くの工程の連続処理を行うことが可能となり、作製時間を短縮し、さらに作製費用の低減を実現する。 The manufacturing apparatus may include a sealing chamber in which the first substrate and the second substrate facing the first substrate are attached with a sealing material. Moreover, you may have the adhesion | attachment chamber which affixes an adhesive tape on the connection terminal formed on the said 1st board | substrate. By using a manufacturing apparatus having these rooms, it is possible to perform continuous processing of more processes, shorten manufacturing time, and further reduce manufacturing cost.
上記構成を有する本発明は、陽極と陰極の短絡部を絶縁化することで、画像の表示を良好に行うことができる表示装置の作製方法を提供する。また、陽極と陰極の短絡部を絶縁化する際に、水分の侵入を防止し、発光素子の劣化を抑制することができる表示装置の作製方法を提供する。さらに、上記の表示装置の作製に際し、連続処理を行うことが可能となり、作製時間を短縮し、作製費用の低減を実現する。 The present invention having the above-described structure provides a method for manufacturing a display device that can display an image satisfactorily by insulating a short-circuit portion between an anode and a cathode. In addition, there is provided a method for manufacturing a display device capable of preventing moisture from entering and suppressing deterioration of a light-emitting element when insulating a short-circuit portion between an anode and a cathode. Further, when the display device is manufactured, continuous processing can be performed, so that manufacturing time can be shortened and manufacturing cost can be reduced.
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる。
(実施の形態1)
Embodiments of the present invention will be described in detail with reference to the drawings. However, the present invention is not limited to the following description, and it is easily understood by those skilled in the art that modes and details can be variously changed without departing from the spirit and scope of the present invention. Therefore, the present invention should not be construed as being limited to the description of the embodiments below. Note that in the structures of the present invention described below, the same reference numerals are used in common in different drawings.
(Embodiment 1)
本発明の実施の形態について、図1を用いて説明する。図1(A)は逆方向電圧を印加した後、つまり、短絡部を絶縁化した後の発光素子22の断面構造を示す。なお、図11(A)は、逆方向電圧を印加する前の発光素子22の断面構造を示しているので、適宜参考にするとよい。図1(B)(D)はタイミングチャートを示したものであり、陽極10に印加する電圧をVan、陰極12に印加する電圧をVcaとすると、逆方向電圧を印加する際には、電圧Vcaが電圧Vanよりも大きくなるように、つまり、Van<Vcaの関係式を満たす各電圧を陽極10と陰極12に印加する。この逆方向電圧の印加は、図1(B)に示すように1回だけ行ってもよいし、図1(D)に示すように一定期間毎に行ってもよく、さらに経時的に電位差が大きくなるように行ってもよい。 An embodiment of the present invention will be described with reference to FIG. FIG. 1A shows a cross-sectional structure of the light-emitting element 22 after applying a reverse voltage, that is, after insulating a short-circuit portion. Note that FIG. 11A illustrates a cross-sectional structure of the light-emitting element 22 before the reverse voltage is applied; FIGS. 1B and 1D show timing charts. When the voltage applied to the anode 10 is Van and the voltage applied to the cathode 12 is Vca, the voltage Vca is applied when a reverse voltage is applied. Is higher than the voltage Van, that is, each voltage satisfying the relational expression of Van <Vca is applied to the anode 10 and the cathode 12. The reverse voltage application may be performed only once as shown in FIG. 1B, or may be performed every fixed period as shown in FIG. You may go so that it may become large.
発光素子22に逆方向電圧を印加すると、短絡部のみに局所的に電流が流れ、該短絡部は発熱し、最終的には酸化又は炭化して絶縁化する。図1(A)は、各短絡部に絶縁体18〜21が形成された様子を示しており、各絶縁体18〜21は、陽極10、陰極12を構成する一部の材料が酸化又は炭化されて形成したものである。なお、逆方向電圧を印加するとは、電子とホールが逆方向に広がることであり、換言すると、電子は陽極10に引かれ、ホールは陰極12に引かれて、接合部を乗り越えていくキャリアがない状態を意味する。 When a reverse voltage is applied to the light emitting element 22, a current flows locally only in the short circuit portion, the short circuit portion generates heat, and finally is oxidized or carbonized to be insulated. FIG. 1A shows a state in which insulators 18 to 21 are formed in each short-circuit portion. In each insulator 18 to 21, some materials constituting the anode 10 and the cathode 12 are oxidized or carbonized. Is formed. Applying a reverse voltage means that electrons and holes spread in the opposite direction. In other words, electrons are attracted to the anode 10, holes are attracted to the cathode 12, and carriers that go over the junction are attracted. Means no state.
図1(C)は、陽極10と陰極12の間に各絶縁体18〜21が挟まれた構造を有する発光素子の等価回路図を示したものである。図1(C)に示すように、発光素子22の陽極10と陰極12の間には抵抗体23が配置され、該抵抗体23は、短絡部の各絶縁体18〜21に相当する。逆方向電圧の印加前は、図11(D)に示すように、陽極10と陰極12の短絡部は、パス24となっていたが、逆方向電圧印加後は、短絡部は抵抗体23となっている。このように、抵抗体23となると、信号に応じた点灯及び非点灯が行われなかったり、電流のほとんどすべてが短絡部を流れて素子全体が消光する現象が生じたり、特定の画素が点灯しない現象が生じたりする現象を防止して、画像の表示を良好に行うことができる。 FIG. 1C shows an equivalent circuit diagram of a light-emitting element having a structure in which the insulators 18 to 21 are sandwiched between the anode 10 and the cathode 12. As shown in FIG. 1C, a resistor 23 is disposed between the anode 10 and the cathode 12 of the light emitting element 22, and the resistor 23 corresponds to each of the insulators 18 to 21 in the short circuit portion. Before applying the reverse voltage, as shown in FIG. 11D, the short-circuited portion of the anode 10 and the cathode 12 was a path 24, but after applying the reverse voltage, the short-circuited portion was connected to the resistor 23. It has become. As described above, when the resistor 23 is used, lighting and non-lighting according to the signal are not performed, a phenomenon in which almost all of the current flows through the short-circuit portion and the entire element is extinguished, or a specific pixel does not light up. It is possible to prevent an occurrence of a phenomenon and display an image satisfactorily.
なお、−40度乃至8度の温度で、発光素子に逆方向電圧を印加する処理は、基板上に発光素子が形成された後、発光素子が形成された基板が封止された後、封止後に基板上にドライバICと接続する接着テープが実装された後、製品として出荷される直前等のタイミングで行うとよい。好ましくは、封止した直後であって、さらに、出荷前に行うとよい。 Note that the process of applying a reverse voltage to the light emitting element at a temperature of −40 ° C. to 8 ° C. is performed after the light emitting element is formed over the substrate, the substrate with the light emitting element formed is sealed, and then sealed. After the stop, the adhesive tape to be connected to the driver IC is mounted on the substrate, and it may be performed at a timing just before being shipped as a product. Preferably, it is performed immediately after sealing and before shipping.
上記構成を有する本発明は、陽極と陰極の短絡部を絶縁化することで、画像の表示を良好に行うことができる表示装置の作製方法を提供することができる。また、陽極と陰極の短絡部を絶縁化する際に、水分の侵入を防止し、発光素子の劣化を抑制することができる表示装置の作製方法を提供することができる。
(実施の形態2)
The present invention having the above-described structure can provide a method for manufacturing a display device that can display an image satisfactorily by insulating a short-circuit portion between an anode and a cathode. In addition, when the short-circuit portion between the anode and the cathode is insulated, a method for manufacturing a display device that can prevent moisture from entering and suppress deterioration of the light-emitting element can be provided.
(Embodiment 2)
本発明の実施の形態について、図2を用いて説明する。図2は、1つ又は複数の部屋を具備する製造装置であり、所謂マルチチャンバーである。このマルチチャンバーは、搬送機構402を含む搬送室401、ロード室403、前処理室404、成膜室405、材料交換室413、真空排気用処理室406、成膜室407、成膜室408、封止室409、接着室410、処理室414、411、受渡室412を具備する。 An embodiment of the present invention will be described with reference to FIG. FIG. 2 shows a so-called multi-chamber, which is a manufacturing apparatus having one or a plurality of rooms. The multi-chamber includes a transfer chamber 401 including a transfer mechanism 402, a load chamber 403, a pretreatment chamber 404, a film formation chamber 405, a material exchange chamber 413, a vacuum exhaust treatment chamber 406, a film formation chamber 407, a film formation chamber 408, A sealing chamber 409, an adhesion chamber 410, processing chambers 414 and 411, and a delivery chamber 412 are provided.
マルチチャンバーが具備する複数の部屋から選択された1つ又は複数は減圧の雰囲気に設定する。減圧の雰囲気に設定するには、ドライポンプ、メカニカルブースターポンプ、ターボ分子ポンプ(磁気浮上型)もしくはクライオポンプなどの排気ポンプを用いることが可能であるが、より高純度に高真空状態を得るためには磁気浮上型のターボ分子ポンプが好ましい。 One or more selected from a plurality of rooms included in the multi-chamber is set to a reduced-pressure atmosphere. An exhaust pump such as a dry pump, a mechanical booster pump, a turbo molecular pump (magnetic levitation type), or a cryopump can be used to set the atmosphere at a reduced pressure, but in order to obtain a high vacuum state with higher purity. For this, a magnetic levitation type turbo molecular pump is preferable.
なお、ここでは、一例として、発光素子の陽極に相当する透明導電体まで形成された基板を用いて、該基板上に発光素子の電界発光層と対向電極を形成し、封止して、最後に逆方向電圧を印加した後、出荷するまでの処理工程を示す。 Here, as an example, using a substrate formed up to a transparent conductor corresponding to the anode of the light emitting element, an electroluminescent layer and a counter electrode of the light emitting element are formed on the substrate, sealed, and finally The processing steps from when the reverse voltage is applied to before shipping are shown.
搬送室401は、各処理室への基板の受渡を行う部屋であり、各処理室との間に設けられたゲートを開けた際に、搬送機構402によって行う。ロード室403は基板のセッティング(設置)を行う部屋であり、必要に応じて、基板搬入用と基板搬出用で部屋を区別してもよい。ロード室は、排気ポンプと高純度の窒素ガスや希ガスを導入するためのパージラインを具備する。前処理室404は、発光素子の陽極又は陰極(ここでは陽極)の表面を処理する処理室であり、具体的には、酸素中で紫外線を照射しつつ、100〜120度の温度で加熱する。又は、酸素又は水素中でプラズマを照射しつつ、200〜400度の温度で加熱する。 The transfer chamber 401 is a room for delivering a substrate to each processing chamber, and is performed by the transfer mechanism 402 when a gate provided between the processing chambers is opened. The load chamber 403 is a room for setting (installing) a substrate. If necessary, the room may be distinguished for substrate loading and substrate unloading. The load chamber includes an exhaust pump and a purge line for introducing high-purity nitrogen gas or rare gas. The pretreatment chamber 404 is a treatment chamber for treating the surface of the anode or the cathode (here, the anode) of the light emitting element. Specifically, the pretreatment chamber 404 is heated at a temperature of 100 to 120 degrees while irradiating ultraviolet rays in oxygen. . Or it heats at the temperature of 200-400 degree | times, irradiating a plasma in oxygen or hydrogen.
成膜室405は、蒸着法により電界発光層を形成するための部屋である。必要ならば、メタルマスクを用いて、赤、青、緑の各色に発光する電界発光層を形成する。この電界発光層は、様々な材料により、正孔注入層、正孔輸送層、発光層、電子輸送層及び電子注入層といった複数の層が積層されたものである。材料交換室413は、蒸着する材料を交換するための部屋であり、材料を加熱するヒータや、排気ポンプを具備する。成膜室407は、スピンコート法により電界発光層を形成するための部屋である。搬送室401と成膜室407の間には、真空排気用処理室406が設けられており、該成膜室407では、大気圧(常圧)下での処理が可能となる。成膜室407では、主に正孔注入層が形成される。なお、加熱機構を備えておくことで、成膜後に加熱処理を行ってもよい。 The film formation chamber 405 is a chamber for forming an electroluminescent layer by an evaporation method. If necessary, an electroluminescent layer that emits light of each color of red, blue, and green is formed using a metal mask. The electroluminescent layer is formed by laminating a plurality of layers such as a hole injection layer, a hole transport layer, a light emitting layer, an electron transport layer, and an electron injection layer using various materials. The material exchange chamber 413 is a room for exchanging the material to be deposited, and includes a heater for heating the material and an exhaust pump. The film formation chamber 407 is a chamber for forming an electroluminescent layer by spin coating. A vacuum evacuation treatment chamber 406 is provided between the transfer chamber 401 and the film formation chamber 407. In the film formation chamber 407, processing under atmospheric pressure (normal pressure) is possible. In the film formation chamber 407, a hole injection layer is mainly formed. Note that heat treatment may be performed after film formation by providing a heating mechanism.
成膜室408は、蒸着法により発光素子の陽極又は陰極となる導電体(ここでは陰極となる導電体)を成膜する部屋であり、例えば、Al−Li合金膜(アルミニウムとリチウムとの合金膜)を成膜する。なお、周期表の1族もしくは2族に属する元素とアルミニウムとを共蒸着することも可能である。図示していないが、スパッタリング法により導電体を成膜する成膜室を設けてもよい。これは、陰極である画素電極上に電界発光層が形成された後、陽極が形成されるというような構造を有する素子を形成する場合において、スパッタリングによる成膜が有効であるためである。なお、成膜時の成膜室内は、アルゴン中に酸素を添加した雰囲気にしておくことで成膜された膜中の酸素濃度を制御し、透過率の高い低抵抗な膜を形成することができる。また、その他の成膜室と同様に、各成膜室はゲートにより搬送室と遮断されるのが望ましい。 The film formation chamber 408 is a chamber in which a conductor that serves as an anode or a cathode of a light emitting element (here, a conductor that serves as a cathode) is deposited by vapor deposition, for example, an Al—Li alloy film (an alloy of aluminum and lithium). Film). Note that it is possible to co-evaporate an element belonging to Group 1 or Group 2 of the periodic table and aluminum. Although not shown, a film formation chamber for forming a conductor by a sputtering method may be provided. This is because film formation by sputtering is effective in forming an element having a structure in which an anode is formed after an electroluminescent layer is formed on a pixel electrode which is a cathode. Note that the oxygen concentration in the formed film can be controlled by forming an atmosphere in which oxygen is added to argon in the film formation chamber at the time of film formation, so that a low-resistance film with high transmittance can be formed. it can. Further, like the other film formation chambers, each film formation chamber is preferably isolated from the transfer chamber by a gate.
封止室409は、発光素子を密閉空間に封入するための処理を行う部屋である。この処理は、発光素子を水分から保護するための処理であり、カバー材で機械的に封入する方法、熱硬化性樹脂又は紫外光硬化性樹脂で封入する方法、金属酸化物や窒化物等のバリア能力が高い薄膜により封止する方法を用いる。カバー材としては、ガラス、セラミックス、プラスチックもしくは金属を用いることができるが、カバー材側に光を放射させる場合は透光性でなければならない。また、カバー材と上記発光素子が形成された基板とは熱硬化性樹脂又は紫外光硬化性樹脂等のシール材を用いて貼り合わせられ、熱処理又は紫外光照射処理によって樹脂を硬化させて密閉空間を形成する。この密閉空間の中に酸化バリウムに代表される吸湿材を設けることも有効である。さらに、カバー材と発光素子の形成された基板との空間を熱硬化性樹脂若しくは紫外光硬化性樹脂で充填することも可能である。この場合、熱硬化性樹脂若しくは紫外光硬化性樹脂の中に酸化バリウムに代表される吸湿材を添加しておくことは有効である。 The sealing chamber 409 is a chamber that performs processing for enclosing the light-emitting element in a sealed space. This treatment is a treatment for protecting the light emitting element from moisture, such as a method of mechanically encapsulating with a cover material, a method of encapsulating with a thermosetting resin or an ultraviolet light curable resin, metal oxide, nitride, etc. A method of sealing with a thin film having a high barrier ability is used. As the cover material, glass, ceramics, plastic, or metal can be used. However, when light is emitted to the cover material side, it must be translucent. In addition, the cover material and the substrate on which the light emitting element is formed are bonded together using a sealing material such as a thermosetting resin or an ultraviolet light curable resin, and the resin is cured by heat treatment or ultraviolet light irradiation treatment to form a sealed space. Form. It is also effective to provide a hygroscopic material typified by barium oxide in this sealed space. Further, the space between the cover material and the substrate on which the light emitting element is formed can be filled with a thermosetting resin or an ultraviolet light curable resin. In this case, it is effective to add a moisture absorbing material typified by barium oxide in the thermosetting resin or the ultraviolet light curable resin.
接着室410は、TABテープやFPC(flexible print circuit)等の接着テープを貼り付けて、必要に応じて圧着処理を行う部屋である。好適にはCCDカメラを具備し、該カメラにより、アライメントマーカーを認識して、位置ずれを補正して、所定の位置に接着テープを貼り付けるようにする。
なお、接着テープを貼り付ける方法ではなく、ワイヤボンディング方式やフリップチップ方式を用いてICを実装してもよい。また、基板へのフリップチップ実装、つまり、COG法を採用してもよい。
The adhesive chamber 410 is a chamber in which an adhesive tape such as a TAB tape or FPC (flexible print circuit) is attached, and a pressure-bonding process is performed as necessary. Preferably, a CCD camera is provided, the alignment marker is recognized by the camera, the positional deviation is corrected, and an adhesive tape is attached to a predetermined position.
Note that the IC may be mounted using a wire bonding method or a flip chip method instead of a method of attaching an adhesive tape. Further, flip chip mounting on a substrate, that is, a COG method may be employed.
加熱処理室411は、発光素子に加熱処理を行う部屋であり、大気中の水分が液体ではなく、気体に状態変化するように、100度以上で行う。この加熱処理は、逆方向電圧を印加する前後に行う。
処理室414は、発光素子に逆方向電圧を印加して、陽極と陰極の短絡部を絶縁化する部屋であり、この部屋は、−40度乃至8度の温度に保たれていることを特徴とする。発光素子に逆方向電圧を印加すると、陽極と陰極の短絡部のみに局所的に電流が流れ、該短絡部は発熱する。そうすると、短絡部は酸化して絶縁化する。このように、逆方向電圧を印加すると、短絡部のみが発熱するが、そうすると、大気中に存在する水分が、短絡部に侵入して、該発光素子の劣化が促進される可能性がある。しかしながら、−40度乃至8度の温度で、発光素子に逆方向電圧を印加する本発明は、水分が一定の形と体積をもつ固体の状態で存在する。つまり、大気中に存在する水分が固体の状態であるため、短絡部が発熱しても、発光素子に水分が侵入することなく、該発光素子の劣化を防止することができる。
The heat treatment chamber 411 is a room in which heat treatment is performed on the light-emitting element, and is performed at 100 ° C. or more so that moisture in the atmosphere changes to a gas instead of a liquid. This heat treatment is performed before and after applying the reverse voltage.
The treatment chamber 414 is a room for applying a reverse voltage to the light emitting element to insulate the short-circuit portion between the anode and the cathode, and this room is maintained at a temperature of −40 degrees to 8 degrees. And When a reverse voltage is applied to the light emitting element, a current flows locally only in the short-circuit portion between the anode and the cathode, and the short-circuit portion generates heat. As a result, the short-circuited portion is oxidized and insulated. As described above, when a reverse voltage is applied, only the short-circuited portion generates heat. However, when this happens, moisture present in the atmosphere may enter the short-circuited portion and promote deterioration of the light-emitting element. However, the present invention in which a reverse voltage is applied to the light emitting element at a temperature of −40 ° C. to 8 ° C. exists in a solid state where moisture has a constant shape and volume. In other words, since moisture present in the atmosphere is in a solid state, even if the short-circuit portion generates heat, moisture does not enter the light emitting element, and deterioration of the light emitting element can be prevented.
受渡室(パスボックス)412は、処理が終了した基板を直接外気に晒さないようにするための部屋であり、搬送機構を具備する。この受渡室を介して処理が終了した基板を取り出す。 The delivery room (pass box) 412 is a room for preventing the processed substrate from being directly exposed to the outside air, and includes a transport mechanism. The processed substrate is taken out through this delivery chamber.
なお、本発明の製造装置は、電界発光層と対向電極の成膜室と、逆方向電圧を印加する処理室を少なくとも有するものである。但し、製造時間を短縮するために、封止室、接着室を設けると好適である。また、上記の部屋以外にも、例えば、一枚の基板上に多数できたパネルを切断する部屋を設けてもよい。 Note that the manufacturing apparatus of the present invention has at least a film forming chamber for the electroluminescent layer and the counter electrode, and a processing chamber for applying a reverse voltage. However, in order to shorten the manufacturing time, it is preferable to provide a sealing chamber and an adhesion chamber. In addition to the above room, for example, a room for cutting a large number of panels on a single substrate may be provided.
図12(A)、図13(A)は、縦軸を温度、横軸を時間にして、各工程における温度を示し、図12(B)、図13(B)は、各工程をフローチャートで示したものである。逆電圧印加処理を行うタイミングは、発光素子の完成後ならばいつでも構わないことは上述したが、図12(A)(B)は、封止後に逆方向電圧を印加した場合を示し、図13(A)(B)は発光素子の完成後に逆方向電圧を印加した場合を示す。両図に示すように、封止を行う際は、発光素子の劣化を促進する物質の侵入を防止するために、アルゴンガス等の不活性気体の雰囲気下、酸素ガス等の支燃性気体の雰囲気下、又は減圧下で行うとよい。同様に、加熱処理を行う際も、不活性気体の雰囲気下、又は減圧下で行うとよい。
適宜、上記の本発明の製造装置に関する説明、さらに、本発明の表示装置の作製方法に関する説明の参考にするとよい。
FIGS. 12A and 13A show temperature in each step, with the vertical axis representing temperature and the horizontal axis representing time, and FIGS. 12B and 13B are flowcharts showing each step. It is shown. As described above, the reverse voltage application process may be performed at any time after the light-emitting element is completed. FIGS. 12A and 12B illustrate the case where a reverse voltage is applied after sealing. (A) and (B) show the case where a reverse voltage is applied after completion of a light emitting element. As shown in both figures, when sealing, in order to prevent the intrusion of a substance that promotes deterioration of the light emitting element, in the atmosphere of an inert gas such as an argon gas, a combustion-supporting gas such as an oxygen gas is used. It may be performed in an atmosphere or under reduced pressure. Similarly, heat treatment may be performed in an inert gas atmosphere or under reduced pressure.
The above description of the manufacturing apparatus of the present invention and the description of the manufacturing method of the display apparatus of the present invention may be referred to as appropriate.
上記製造装置を用いることで、陽極と陰極の短絡部を絶縁化することで、画像の表示を良好に行うことができる表示装置の作製と、該短絡部を絶縁化する際に水分の侵入を防止した表示装置の作製に際し、連続処理を可能として、作製時間を短縮し、作製費用の低減を実現する。 By using the above manufacturing apparatus, the short-circuited portion between the anode and the cathode is insulated to produce a display device that can display an image satisfactorily, and moisture can be penetrated when the short-circuited portion is insulated. When manufacturing the prevented display device, continuous processing is possible, the manufacturing time is shortened, and the manufacturing cost is reduced.
本発明が適用された表示装置の構成について、図3、4を用いて説明する。つまり、発光素子の陽極と陰極の短絡部が絶縁化された表示装置の構成について、図3、4を用いて説明する。 A structure of a display device to which the present invention is applied will be described with reference to FIGS. That is, a structure of a display device in which a short circuit portion between an anode and a cathode of a light emitting element is insulated will be described with reference to FIGS.
図3(A)(B)は、各画素に発光素子及び薄膜トランジスタを含むアクティブマトリクス型の表示装置の断面構造を示したものである。より詳しくは、基板200上に形成された薄膜トランジスタ201、202の断面構造を示したものであり、これらの薄膜トランジスタは、チャネル部に多結晶半導体(ポリシリコン、p−Si)を含むトップゲート型のトランジスタである。 3A and 3B illustrate cross-sectional structures of an active matrix display device in which each pixel includes a light-emitting element and a thin film transistor. More specifically, the cross-sectional structure of the thin film transistors 201 and 202 formed on the substrate 200 is shown. These thin film transistors are of the top gate type including a polycrystalline semiconductor (polysilicon, p-Si) in a channel portion. It is a transistor.
薄膜トランジスタ201、202上には、絶縁体203〜205が設けられる。絶縁体203〜205は、酸化珪素膜、窒化珪素膜、窒化酸化珪素膜及び酸化窒化珪素膜等の珪素を含む材料、アクリル、ベンゾシクロブテン、パリレン、フレア、透過性を有するポリイミドなどの有機材料、シロキサン系ポリマー等の重合によってできた化合物材料等を用いて形成する。但し、絶縁体204には、有機材料、化合物材料を用いることが好適であり、これは、有機材料を用いると、その平坦性が優れているため、後に導電体を成膜した際にも、段差部で膜厚が極端に薄くなったり、断線が起こったりすることがなく、好適である。但し、有機材料は、脱ガス発生の防止のため、その下層と上層に、珪素を含む無機材料で薄膜を形成するとよい。具体的には、プラズマCVD法やスパッタリング法により、窒化酸化珪素膜や窒化珪素膜を形成することが好適であるからである。従って、絶縁体203、205は、珪素を含む材料で形成するとよい。シロキサン系ポリマーは、珪素と酸素との結合で骨格構造が構成され置換基に少なくとも水素を含む材料、又は、置換基にフッ素、アルキル基、または芳香族炭化水素のうち少なくとも1種を有する材料の代表例として挙げたものであり、上記条件の範疇にある様々な材料を用いることができる。このシロキサン系ポリマーは、平坦性に優れており、また透明性や耐熱性をも有し、シロキサンポリマーからなる絶縁体を形成後に300度〜600度程度以下の温度で加熱処理を行うことができる。この加熱処理により、例えば水素化と焼成の処理を同時に行うことができる。 Insulators 203 to 205 are provided over the thin film transistors 201 and 202. The insulators 203 to 205 are made of a silicon-containing material such as a silicon oxide film, a silicon nitride film, a silicon nitride oxide film, and a silicon oxynitride film, or an organic material such as acrylic, benzocyclobutene, parylene, flare, or transparent polyimide. It is formed using a compound material made by polymerization of a siloxane polymer or the like. However, it is preferable to use an organic material or a compound material for the insulator 204. This is because when the organic material is used, the flatness thereof is excellent. It is preferable that the film thickness is not extremely reduced or disconnection does not occur at the step portion. However, the organic material is preferably formed of a thin film of an inorganic material containing silicon in the lower layer and the upper layer in order to prevent outgassing. Specifically, it is preferable to form a silicon nitride oxide film or a silicon nitride film by a plasma CVD method or a sputtering method. Therefore, the insulators 203 and 205 are preferably formed using a material containing silicon. A siloxane-based polymer is a material having a skeleton structure formed of a bond of silicon and oxygen and containing at least hydrogen as a substituent, or a material having at least one of fluorine, an alkyl group, or an aromatic hydrocarbon as a substituent. These are given as representative examples, and various materials within the above conditions can be used. This siloxane-based polymer is excellent in flatness, has transparency and heat resistance, and can be heat-treated at a temperature of about 300 ° C. to 600 ° C. or less after forming an insulator made of a siloxane polymer. . By this heat treatment, for example, hydrogenation and baking treatment can be performed simultaneously.
そして、薄膜トランジスタ201、202をP型トランジスタとしたとき、発光素子から発せられる光が基板200側に出射する場合と、基板200と反対側に出射する場合について、図3(A)(B)を用いて説明する。 When the thin film transistors 201 and 202 are P-type transistors, FIGS. 3A and 3B are shown for the case where light emitted from the light emitting element is emitted to the substrate 200 side and the case where the light is emitted to the opposite side of the substrate 200. It explains using.
まず、光が基板200側に出射する場合について、図3(A)を用いて説明する。この場合、各薄膜トランジスタ201、202に電気的に接続するように、陽極206、207、電界発光層208、209、陰極210が順に積層される。陰極210は、仕事関数が小さく、なおかつ光を反射する導電膜であれば公知の材料を用いることが可能で、例えば、Ca、Al、CaF、MgAg、AlLi等を用いることが望ましい。電界発光層208、209は、単層型、積層型、また層の界面がない混合型のいずれでもよい。また、電界発光層208、209は、シングレット材料、トリプレット材料、又はそれらを組み合わせた材料のいずれを用いてもよい。また、低分子材料、高分子材料及び中分子材料を含む有機材料、電子注入性に優れる酸化モリブデン等に代表される無機材料、有機材料と無機材料の複合材料のいずれを用いてもよい。積層型の場合には、通常、陽極206、207上にホール注入層、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層する。
陽極206、207は光を透過する透明導電膜を用いて形成し、例えばITOの他、酸化インジウムに2〜20%の酸化亜鉛(ZnO)を混合した透明導電膜を用いる。また、隔壁211は、絶縁体203〜205と同様に、珪素を含む材料、有機材料及び化合物材料を用いて形成する。但し、アクリル、ポリイミド等の感光性、非感光性の材料を用いて形成すると、その側面は曲率半径が連続的に変化する形状となり、電界発光層が段切れせずに形成されるため好適である。上記構成を有する発光素子から発せられる光は、白抜きの矢印で示すように、基板200側に出射する。
First, the case where light is emitted to the substrate 200 side will be described with reference to FIG. In this case, the anodes 206 and 207, the electroluminescent layers 208 and 209, and the cathode 210 are sequentially stacked so as to be electrically connected to the thin film transistors 201 and 202. As the cathode 210, a known material can be used as long as it has a small work function and reflects light. For example, Ca, Al, CaF, MgAg, AlLi, or the like is preferably used. The electroluminescent layers 208 and 209 may be either a single layer type, a stacked type, or a mixed type having no layer interface. In addition, the electroluminescent layers 208 and 209 may use any of a singlet material, a triplet material, or a material obtained by combining them. Further, an organic material including a low molecular material, a high molecular material, and a medium molecular material, an inorganic material typified by molybdenum oxide having excellent electron injecting property, or a composite material of an organic material and an inorganic material may be used. In the case of the stacked type, the hole injection layer, the hole transport layer, the light emitting layer, the electron transport layer, and the electron injection layer are usually stacked on the anodes 206 and 207 in this order.
The anodes 206 and 207 are formed using a transparent conductive film that transmits light. For example, in addition to ITO, a transparent conductive film in which indium oxide is mixed with 2 to 20% zinc oxide (ZnO) is used. The partition wall 211 is formed using a material containing silicon, an organic material, and a compound material, similarly to the insulators 203 to 205. However, it is preferable to use a photosensitive or non-photosensitive material such as acrylic or polyimide because the side surface has a shape in which the radius of curvature continuously changes and the electroluminescent layer is formed without stepping. is there. Light emitted from the light-emitting element having the above structure is emitted to the substrate 200 side as indicated by a white arrow.
次に、光が基板200と反対側に出射する場合について、図3(B)を用いて説明する。各薄膜トランジスタ201、202に電気的に接続する配線221、222、陽極223、224、電界発光層225、226、陰極227が順に積層される。上記構成により、陽極223、224において光が透過しても、該光は配線221、222において反射される。陰極227は、上記と場合と同様に、仕事関数が小さい導電膜であれば公知の材料を用いることができる。ただしその膜厚は、光を透過する程度とする。例えば20nmの膜厚を有するアルミニウムを用いることができる。電界発光層225、226は、上記と同様に、単層型、積層型、混合型のいずれでもよい。また、隔壁228も、どのような材料で形成してもよい。陽極223、224は光を透過する必要はないが、上記と同様に、透明導電体を用いて形成することができる。なお、図3(C)は、図3(A)(B)に示す、P型の駆動用の薄膜トランジスタ201と発光素子215の等価回路図を示したものである。 Next, the case where light is emitted to the side opposite to the substrate 200 will be described with reference to FIG. Wirings 221 and 222 electrically connected to the thin film transistors 201 and 202, anodes 223 and 224, electroluminescent layers 225 and 226, and a cathode 227 are sequentially stacked. With the above structure, even if light is transmitted through the anodes 223 and 224, the light is reflected at the wirings 221 and 222. As in the case described above, a known material can be used for the cathode 227 as long as it is a conductive film having a low work function. However, the film thickness is set so as to transmit light. For example, aluminum having a thickness of 20 nm can be used. The electroluminescent layers 225 and 226 may be any of a single layer type, a stacked type, and a mixed type as described above. Further, the partition 228 may be formed of any material. The anodes 223 and 224 do not need to transmit light, but can be formed using a transparent conductor as described above. Note that FIG. 3C illustrates an equivalent circuit diagram of the P-type driving thin film transistor 201 and the light-emitting element 215 which are illustrated in FIGS.
図3(A)(B)に示す断面構造において、陽極と陰極の間の絶縁体212、229は、逆方向電圧の印加により、絶縁化されたものである。 In the cross-sectional structures shown in FIGS. 3A and 3B, the insulators 212 and 229 between the anode and the cathode are insulated by applying a reverse voltage.
図4(A)(B)は、各画素に発光素子及び薄膜トランジスタを含むアクティブマトリクス型の表示装置の断面構造を示したものである。より詳しくは、基板240上に形成された薄膜トランジスタ241、242、261、262の断面構造を示したものであり、薄膜トランジスタ241、242は、チャネル部に非晶質半導体(アモルファスシリコン、a−Si)を含むチャネルエッチ型の薄膜トランジスタであり、薄膜トランジスタ261、262はチャネル部に非晶質半導体を含むチャネル保護型の薄膜トランジスタである。 4A and 4B illustrate cross-sectional structures of an active matrix display device in which each pixel includes a light-emitting element and a thin film transistor. More specifically, a cross-sectional structure of the thin film transistors 241, 242, 261, and 262 formed over the substrate 240 is shown. The thin film transistors 241 and 242 have an amorphous semiconductor (amorphous silicon, a-Si) in the channel portion. The thin film transistors 261 and 262 are channel protective thin film transistors including an amorphous semiconductor in a channel portion.
上記の図4(A)(B)に示した構造と同様に、薄膜トランジスタ241、242、261、262上には、絶縁体243〜245が設けられる。絶縁体243〜245は、珪素を含む材料、有機材料、化合物材料を用いて形成する。そして、薄膜トランジスタ241、242、261、262をN型トランジスタとしたとき、発光素子から発せられる光が基板240側に出射する場合と、基板240と反対側に出射する場合について、図4(A)(B)を用いて説明する。 In the same manner as the structure shown in FIGS. 4A and 4B, insulators 243 to 245 are provided over the thin film transistors 241, 242, 261, and 262. The insulators 243 to 245 are formed using a material containing silicon, an organic material, or a compound material. When the thin film transistors 241, 242, 261, and 262 are N-type transistors, the case where light emitted from the light-emitting element is emitted to the substrate 240 side and the case where the light is emitted to the opposite side of the substrate 240 is illustrated in FIG. A description will be given using (B).
まず、光が基板240側に出射する場合について、図4(A)を用いて説明する。この場合、各薄膜トランジスタ241、242に電気的に接続する透明導電体246、247、陰極248、249、電界発光層250、251、陽極252、遮蔽体253が順に積層される。陰極248、249は、上記と同様に、仕事関数が小さい導電膜であれば公知の材料を用いることができる。ただしその膜厚は、光を透過する程度とする。電界発光層250、251は、上記と同様に、単層型、積層型、混合型のいずれでもよい。また、隔壁254もどのような材料で形成してもよい。さらに、陽極252は光を透過する必要はないが、上記と同様に、透明導電膜を用いて形成することができる。遮蔽体253は、例えば光を反射する金属等を用いることができるが、金属膜に限定されない。例えば黒の顔料を添加した樹脂等を用いることもできる。 First, the case where light is emitted to the substrate 240 side will be described with reference to FIG. In this case, the transparent conductors 246 and 247, the cathodes 248 and 249, the electroluminescent layers 250 and 251, the anode 252 and the shield 253 which are electrically connected to the thin film transistors 241 and 242 are sequentially stacked. For the cathodes 248 and 249, a known material can be used as long as it is a conductive film having a low work function, as described above. However, the film thickness is set so as to transmit light. The electroluminescent layers 250 and 251 may be any of a single layer type, a stacked type, and a mixed type as described above. The partition 254 may be formed of any material. Further, the anode 252 does not need to transmit light, but can be formed using a transparent conductive film as described above. The shield 253 can be formed using, for example, a metal that reflects light, but is not limited to a metal film. For example, a resin to which a black pigment is added can also be used.
図4(D)は、スイッチング用トランジスタ273と、薄膜トランジスタ241を含む一画素の上面図を示したものであり、図4(A)は、図4(D)におけるA−Bの断面図に相当する。薄膜トランジスタ241は、ゲート電極に相当する導電体274、非晶質半導体276、ソース・ドレイン配線275、277を有する。コンタクトホール278は、画素電極として機能する透明導電体246に接続する配線と、ソース・ドレイン配線277が接続するための開口部である。 4D illustrates a top view of one pixel including the switching transistor 273 and the thin film transistor 241, and FIG. 4A corresponds to a cross-sectional view taken along a line AB in FIG. 4D. To do. The thin film transistor 241 includes a conductor 274 corresponding to a gate electrode, an amorphous semiconductor 276, and source / drain wirings 275 and 277. The contact hole 278 is an opening through which a wiring connected to the transparent conductor 246 functioning as a pixel electrode and a source / drain wiring 277 are connected.
次に、光が基板240と反対側に出射する場合について、図4(B)を用いて説明する。この場合、各薄膜トランジスタ261、262に電気的に接続する陰極266、267、電界発光層268、269、陽極270の順に積層される。陰極266、267は仕事関数が小さく、なおかつ光を反射する導電膜であれば公知の材料を用いることができる。電界発光層268、269は、上記と同様に、単層型、積層型、混合型のいずれでもよい。複数の層で構成されている場合、通常は、陰極266、267上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。また、隔壁271もどのような材料で形成してもよい。陽極270は光を透過する透明導電膜を用いて形成する。なお、図4(C)は、図4(A)(B)に示すような、N型の駆動用の薄膜トランジスタ241と発光素子256の等価回路図を示したものである。 Next, the case where light is emitted to the side opposite to the substrate 240 will be described with reference to FIG. In this case, the cathodes 266 and 267 electrically connected to the thin film transistors 261 and 262, the electroluminescent layers 268 and 269, and the anode 270 are stacked in this order. As the cathodes 266 and 267, a known material can be used as long as it has a small work function and reflects light. The electroluminescent layers 268 and 269 may be any of a single layer type, a stacked type, and a mixed type as described above. In the case of a plurality of layers, the electron injection layer, the electron transport layer, the light emitting layer, the hole transport layer, and the hole injection layer are usually stacked on the cathodes 266 and 267 in this order. Further, the partition 271 may be formed of any material. The anode 270 is formed using a transparent conductive film that transmits light. Note that FIG. 4C illustrates an equivalent circuit diagram of the N-type driving thin film transistor 241 and the light-emitting element 256 as illustrated in FIGS.
図4(A)(B)に示す断面構造において、陽極と陰極の間の絶縁体255、272は、逆方向電圧の印加により、絶縁化されたものである。 In the cross-sectional structures shown in FIGS. 4A and 4B, the insulators 255 and 272 between the anode and the cathode are insulated by applying a reverse voltage.
図4(A)(B)に示すように、発光素子を駆動する、駆動用トランジスタとして、非晶質半導体でチャネル部を形成するトランジスタを用いる場合、その電流駆動能力の観点から、チャネル幅W/チャネル長L=1〜100(好ましくは5〜20)に設定することが好適である。具体的には、チャネル長を5〜15μm、チャネル幅Wを20〜1200μm(好ましくは40〜600μm)に設定することが好適である。なお、チャネル幅Wとチャネル長を上記のように設定すると、画素内におけるトランジスタの占有面積が大きくなってしまう。従って、発光素子は基板と反対の方向に出射する上面出射を行うことが好ましい。 As shown in FIGS. 4A and 4B, when a transistor in which a channel portion is formed of an amorphous semiconductor is used as a driving transistor for driving a light emitting element, a channel width W is used from the viewpoint of current driving capability. / The channel length L is preferably set to 1 to 100 (preferably 5 to 20). Specifically, it is preferable to set the channel length to 5 to 15 μm and the channel width W to 20 to 1200 μm (preferably 40 to 600 μm). Note that when the channel width W and the channel length are set as described above, the area occupied by the transistor in the pixel increases. Therefore, it is preferable that the light emitting element emits a top surface that is emitted in a direction opposite to the substrate.
また、上記の断面構造においては、発光素子から発せられる光は、基板と同じ方向か、又は基板と反対の方向のどちらか一方に出射する仕組みになっているが、本発明はこれに限定されない。陽極及び陰極の両者に、透光性を有する材料を用いて成膜するか、又は光を透過することが可能な膜厚で成膜すれば、両面出射を行うことができる。また、素子を形成する基板は、ガラス基板、石英基板、金属基板、バルク半導体基板、プラスチック基板に代表される可撓性基板のいずれでもよい。但し、プラスチック基板は、その耐熱性の観点から、一旦ガラス基板に形成した素子を物理的手段で剥離して、その後貼り合わせるという方法を採用するとよい。 In the cross-sectional structure described above, light emitted from the light emitting element is emitted in either the same direction as the substrate or the opposite direction to the substrate, but the present invention is not limited to this. . If both the anode and the cathode are formed using a light-transmitting material or are formed with a film thickness that can transmit light, dual emission can be performed. The substrate on which the element is formed may be any of a glass substrate, a quartz substrate, a metal substrate, a bulk semiconductor substrate, and a flexible substrate typified by a plastic substrate. However, for the plastic substrate, from the viewpoint of heat resistance, it is preferable to employ a method in which an element once formed on a glass substrate is peeled off by physical means and then bonded.
さらに、上記のトランジスタにおいては、多結晶半導体又は非晶質半導体をチャネル部としたトランジスタを図示したが、本発明はこれに限定されず、非晶質半導体の中に結晶粒が分散するように存在しているセミアモルファス半導体(以下SASと表記)を用いてもよい。SASを用いたトランジスタは、その移動度が2〜10cm2/V・secと、非晶質半導体を用いたトランジスタの2〜20倍の電界効果移動度を有し、非晶質と結晶構造(単結晶、多結晶を含む)の中間的な構造の半導体である。この半導体は、自由エネルギー的に安定な第3の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質なものであり、その粒径を0.5〜20nmとして非単結晶半導体中に分散させて存在せしめることが可能である。また、未結合手(ダングリングボンド)の中和剤として水素またはハロゲンを少なくとも1原子%またはそれ以上含ませている。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで安定性が増し良好なSASが得られる。このようなSASに関する記述は、例えば、特許3065528号公報で開示されている。 Further, in the above transistor, a transistor using a polycrystalline semiconductor or an amorphous semiconductor as a channel portion is illustrated, but the present invention is not limited to this, so that crystal grains are dispersed in the amorphous semiconductor. An existing semi-amorphous semiconductor (hereinafter referred to as SAS) may be used. A transistor using a SAS has a mobility of 2 to 10 cm 2 / V · sec, a field effect mobility of 2 to 20 times that of a transistor using an amorphous semiconductor, and has an amorphous and crystalline structure ( A semiconductor having an intermediate structure (including single crystal and polycrystal). This semiconductor is a semiconductor having a third state which is stable in terms of free energy, and is a crystalline material having a short-range order and lattice strain, and having a grain size of 0.5 to 20 nm. It can be dispersed in a semiconductor. Further, hydrogen or halogen is contained at least 1 atomic% or more as a neutralizing agent for dangling bonds. Further, by adding a rare gas element such as helium, argon, krypton, or neon to further promote lattice distortion, stability is improved and a favorable SAS can be obtained. Such a description regarding SAS is disclosed in, for example, Japanese Patent No. 3065528.
本実施例は、上記の実施の形態と自由に組み合わせることができる。 This embodiment can be freely combined with the above embodiment modes.
本発明が適用された表示装置の構成について、図5、6を用いて説明する。図5(A)は、表示装置の概略を示したものであり、複数の画素101がマトリクス状に配置された画素部102、該画素部102の周辺に信号線駆動回路103、走査線駆動回路104、保護回路107、108を有する。また、コントローラ105、電源回路106を有する。コントローラ105は、クロック、クロックバック、スタートパルス及びビデオ信号を信号線駆動回路103及び走査線駆動回路104に供給する役割を担う。電源回路106は、パネルに電源を供給するものであり、具体的には、画素部102内に配置された電源線と接続する。この電源線はアノード線又はカソード線ともよばれ、該アノード線は高電位電圧VDDと同電位、該カソード線は低電位電圧VSSと同電位である。 A structure of a display device to which the present invention is applied will be described with reference to FIGS. FIG. 5A shows an outline of a display device. A pixel portion 102 in which a plurality of pixels 101 are arranged in a matrix, a signal line driver circuit 103 and a scanning line driver circuit around the pixel portion 102. 104 and protection circuits 107 and 108. A controller 105 and a power supply circuit 106 are also provided. The controller 105 plays a role of supplying a clock, a clock back, a start pulse, and a video signal to the signal line driver circuit 103 and the scan line driver circuit 104. The power supply circuit 106 supplies power to the panel. Specifically, the power supply circuit 106 is connected to a power supply line arranged in the pixel portion 102. This power supply line is also called an anode line or a cathode line. The anode line has the same potential as the high potential voltage VDD, and the cathode line has the same potential as the low potential voltage VSS.
各画素101は、一対の電極間に電界発光材料を含む発光素子を有する。発光素子の第1の電極はアノード線、第2の電極はカソード線に接続され、本発明では、−40度乃至8度の温度で、アノード線とカソード線の電位を入れ替えて、該発光素子に逆方向電圧を印加することを特徴とする。発光素子に逆方向電圧を印加するタイミングは、コントローラ105から、所定の信号を電源回路106に供給することで行うことで決定される。
保護回路107、108は、抵抗体、容量体、ダイオード、トランジスタ等から選択された1つ又は複数の素子により構成される。例えば、直列に接続された4つのダイオードを用いて、一端は高電位電源に接続し、他端は低電位電源に接続したものを各配線に設けるとよい。
Each pixel 101 includes a light-emitting element including an electroluminescent material between a pair of electrodes. The first electrode of the light-emitting element is connected to the anode line, and the second electrode is connected to the cathode line. A reverse voltage is applied to the capacitor. The timing for applying the reverse voltage to the light emitting element is determined by supplying a predetermined signal from the controller 105 to the power supply circuit 106.
The protection circuits 107 and 108 include one or a plurality of elements selected from a resistor, a capacitor, a diode, a transistor, and the like. For example, it is preferable to use four diodes connected in series, one end connected to a high potential power source and the other end connected to a low potential power source for each wiring.
図5(B)は、画素101の等価回路図を示したものであり、該画素101は、信号線114、電源線115、117、走査線116の各配線で囲まれた領域に、画素101に対するビデオ信号の入力を制御するトランジスタ110、発光素子113の両電極間に流れる電流値を制御するトランジスタ111、該トランジスタ111のゲート・ソース間電圧を保持する容量素子112を有する。なお、図5(B)では、容量素子112を図示したが、トランジスタ111のゲート容量で賄うことが可能な場合には、設けなくてもよい。 FIG. 5B shows an equivalent circuit diagram of the pixel 101. The pixel 101 is placed in a region surrounded by wirings of the signal line 114, the power supply lines 115 and 117, and the scanning line 116. A transistor 110 for controlling input of a video signal to the transistor, a transistor 111 for controlling a current value flowing between both electrodes of the light emitting element 113, and a capacitor element 112 for holding a gate-source voltage of the transistor 111. Note that although the capacitor 112 is illustrated in FIG. 5B, the capacitor 112 is not necessarily provided when it can be covered by the gate capacitance of the transistor 111.
図6(A)は、図5(B)に示した画素101に、トランジスタ118と走査線119を新たに設けた構成を示したものである。トランジスタ118がオンになると、容量素子112に保持された電荷が放電して、トランジスタ111がオフする。このトランジスタ118の配置により、強制的に発光素子113に電流が流れない状態を作ることができるため、全ての画素に対する信号の書き込みを待つことなく、書き込み期間の開始と同時又は直後に点灯期間を開始することができる。従って、デューティ比が向上して、特に動画の表示を良好に行うことができる。 FIG. 6A illustrates a structure in which a transistor 118 and a scan line 119 are newly provided in the pixel 101 illustrated in FIG. When the transistor 118 is turned on, the charge held in the capacitor 112 is discharged, so that the transistor 111 is turned off. With the arrangement of the transistor 118, a state in which no current flows through the light-emitting element 113 can be forcibly created. Therefore, without waiting for signal writing to all the pixels, the lighting period can be set simultaneously with or immediately after the start of the writing period. Can start. Accordingly, the duty ratio is improved, and particularly, moving images can be displayed favorably.
しかしながら、図6(A)に示す画素101のように、信号線114と電源線115がトランジスタを介して接続された画素101では、発光素子113に逆方向電圧を印加すると、そのゲート・ソース間電圧から、トランジスタ110、118がオンして、電源線115と信号線駆動回路103がショートしてしまう場合が生じる。このようなショートを防止するために、信号線駆動回路103と走査線駆動回路104の各々に逆方向電圧印加回路を設けることが好適である。 However, in the pixel 101 in which the signal line 114 and the power supply line 115 are connected through a transistor as in the pixel 101 illustrated in FIG. 6A, when a reverse voltage is applied to the light-emitting element 113, the gate-source connection is performed. Due to the voltage, the transistors 110 and 118 are turned on, and the power supply line 115 and the signal line driver circuit 103 may be short-circuited. In order to prevent such a short circuit, it is preferable to provide a reverse voltage application circuit in each of the signal line driver circuit 103 and the scanning line driver circuit 104.
そこで、信号線駆動回路103に具備される逆方向電圧印加回路の構成について、図6(B)を用いて説明する。図6(B)に示す逆方向電圧印加回路は、各信号線114に対応して設けられるものであり、アナログスイッチ120を有する。アナログスイッチ120を構成する2つのトランジスタの各ゲート電極は、電源線115、117に接続される。 Thus, the structure of the reverse voltage application circuit included in the signal line driver circuit 103 is described with reference to FIG. The reverse voltage application circuit shown in FIG. 6B is provided corresponding to each signal line 114 and has an analog switch 120. The gate electrodes of the two transistors constituting the analog switch 120 are connected to the power supply lines 115 and 117.
次に、走査線駆動回路104に具備される逆方向電圧印加回路の構成について、図6(C)(D)を用いて説明する。図6(C)(D)に示す逆方向電圧印加回路は、各走査線に対応して設けられるものである。ここでいう走査線とは、信号線114と電源線115との間に配置されたトランジスタのゲート電極が接続している配線に相当するものであり、図6(A)に示す画素では、走査線116、119に相当する。 Next, the structure of the reverse voltage application circuit included in the scan line driver circuit 104 is described with reference to FIGS. The reverse voltage application circuit shown in FIGS. 6C and 6D is provided corresponding to each scanning line. The scan line here corresponds to a wiring to which a gate electrode of a transistor disposed between the signal line 114 and the power supply line 115 is connected. In the pixel illustrated in FIG. It corresponds to the lines 116 and 119.
図6(C)の逆方向電圧印加回路は、アナログスイッチ121、リバース用トランジスタ122、配線123を有する。また、図6(D)に示す逆方向電圧印加回路は、クロックドインバータ124、リバース用トランジスタ122、配線123を有する。上記の図6(B)〜(D)に示す逆方向電圧印加回路のより詳しい構成やその動作については、特願2003−275723号に記載されているので、参考にするとよい。 The reverse voltage application circuit in FIG. 6C includes an analog switch 121, a reverse transistor 122, and a wiring 123. 6D includes a clocked inverter 124, a reverse transistor 122, and a wiring 123. The reverse voltage application circuit illustrated in FIG. A more detailed configuration and operation of the reverse voltage application circuit shown in FIGS. 6B to 6D are described in Japanese Patent Application No. 2003-275723, and may be referred to.
続いて、図5(B)、図6(A)とは異なる画素101の構成について、図7(A)を用いて説明する。図7(A)に示す画素は、図6(A)に示した画素101のトランジスタ111を削除して、新たに、トランジスタ125、126と、配線127を設けたものである。本構成では、トランジスタ125のゲート電極を一定の電位に保持した配線127に接続することにより、このゲート電極の電位を固定にする。また、トランジスタ125を飽和領域で動作させることにより、常に電流を流せる状態にする。そして、トランジスタ125と直列に接続させ、線形領域で動作するトランジスタ126のゲート電極には、トランジスタ110を介して、画素の点灯又は非点灯の情報を伝えるビデオ信号を入力する。線形領域で動作するトランジスタ126のソース・ドレイン間電圧VDSの値は小さいため、トランジスタ126のゲート・ソース間電圧VGSの僅かな変動は、発光素子113に流れる電流値には影響を及ぼさない。従って、発光素子113に流れる電流値は、飽和領域で動作するトランジスタ125により決定される。上記構成を有する本発明は、トランジスタ125の特性バラツキに起因した発光素子113の輝度ムラを改善して画質を高めることができる。なお、トランジスタ125のチャネル長L125、チャネル幅W125、トランジスタ126のチャネル長L126、チャネル幅W126は、L125/W125:L126/W126=5〜6000:1を満たすように設定する。一例として、L125が500μm、W125が3μm、L126が3μm、W126が100μmの場合がある。また、両トランジスタは同じ導電型を有していると作製工程上好ましい。さらに、トランジスタ125には、エンハンスメント型だけでなく、ディプリーション型のトランジスタを用いてもよい。 Next, a structure of the pixel 101 which is different from those in FIGS. 5B and 6A is described with reference to FIG. In the pixel illustrated in FIG. 7A, the transistor 111 of the pixel 101 illustrated in FIG. 6A is deleted, and transistors 125 and 126 and a wiring 127 are newly provided. In this structure, the potential of the gate electrode is fixed by connecting the gate electrode of the transistor 125 to the wiring 127 held at a constant potential. In addition, by operating the transistor 125 in the saturation region, a state in which a current can always flow can be obtained. Then, a video signal for transmitting information on lighting or non-lighting of the pixel is input to the gate electrode of the transistor 126 connected in series with the transistor 125 and operating in the linear region through the transistor 110. Since the value of the source-drain voltage V DS of the transistor 126 operating in the linear region is small, a slight variation in the gate-source voltage V GS of the transistor 126 does not affect the value of the current flowing through the light emitting element 113. . Therefore, the value of the current flowing through the light emitting element 113 is determined by the transistor 125 operating in the saturation region. In the present invention having the above structure, luminance unevenness of the light-emitting element 113 due to variation in characteristics of the transistor 125 can be improved and image quality can be improved. Note that the channel length L 125 and the channel width W 125 of the transistor 125 and the channel length L 126 and the channel width W 126 of the transistor 126 satisfy L 125 / W 125 : L 126 / W 126 = 5 to 6000: 1. Set. As an example, there is a case where L 125 is 500 μm, W 125 is 3 μm, L 126 is 3 μm, and W 126 is 100 μm. In addition, it is preferable in the manufacturing process that both transistors have the same conductivity type. Further, as the transistor 125, not only an enhancement type but also a depletion type transistor may be used.
上記構成の画素を有する場合においても、信号線駆動回路103と電源線115とのショートを防止するために、信号線駆動回路103には図6(B)に示した逆方向電圧印加回路を設け、走査線駆動回路104に図6(C)(D)に図示した逆方向電圧印加回路を設けるとよい。但し、図7(A)の構成の画素を有する場合には、配線127を制御するために、図7(B)に図示する逆方向電圧印加回路を設けるとよい。図7(B)に示す逆方向電圧印加回路は、直列に接続された2つのトランジスタ128、129、配線130を有する。上記の図7(B)に示す逆方向電圧印加回路のより詳しい構成やその動作については、特願2003−278484号に記載されているので、参考にするとよい。 Even in the case where the pixel has the above structure, in order to prevent a short circuit between the signal line driver circuit 103 and the power supply line 115, the signal line driver circuit 103 is provided with the reverse voltage application circuit shown in FIG. The reverse voltage application circuit shown in FIGS. 6C and 6D may be provided in the scanning line driver circuit 104. However, in the case where the pixel having the structure illustrated in FIG. 7A is provided, a reverse voltage application circuit illustrated in FIG. 7B may be provided in order to control the wiring 127. The reverse voltage application circuit illustrated in FIG. 7B includes two transistors 128 and 129 and a wiring 130 which are connected in series. A more detailed configuration and operation of the reverse voltage application circuit shown in FIG. 7B is described in Japanese Patent Application No. 2003-278484, and may be referred to.
なお、本発明の表示装置には、アナログのビデオ信号、ディジタルのビデオ信号のどちらを用いてもよい。但し、ディジタルのビデオ信号を用いる場合、そのビデオ信号が電圧を用いているのか、電流を用いているのかで異なる。つまり、発光素子の発光時において、画素に入力されるビデオ信号は、定電圧のものと、定電流のものがある。ビデオ信号が定電圧のものには、発光素子に印加される電圧が一定のものと、発光素子に流れる電流が一定のものとがある。またビデオ信号が定電流のものには、発光素子に印加される電圧が一定のものと、発光素子に流れる電流が一定のものとがある。この発光素子に印加される電圧が一定のものは定電圧駆動であり、発光素子に流れる電流が一定のものは定電流駆動である。定電流駆動は、発光素子の抵抗変化によらず、一定の電流が流れる。本発明の表示装置及びその駆動方法には、電圧のビデオ信号、電流のビデオ信号のどちらを用いてもよく、また定電圧駆動、定電流駆動のどちらを用いてもよい。 Note that the display device of the present invention may use either an analog video signal or a digital video signal. However, when a digital video signal is used, it differs depending on whether the video signal uses voltage or current. That is, when the light emitting element emits light, a video signal input to the pixel includes a constant voltage signal and a constant current signal. A video signal having a constant voltage includes a constant voltage applied to the light emitting element and a constant current flowing through the light emitting element. In addition, a video signal having a constant current includes a constant voltage applied to the light emitting element and a constant current flowing in the light emitting element. A constant voltage applied to the light emitting element is constant voltage driving, and a constant current flowing through the light emitting element is constant current driving. In constant current driving, a constant current flows regardless of the resistance change of the light emitting element. In the display device and the driving method thereof of the present invention, either a voltage video signal or a current video signal may be used, and either constant voltage driving or constant current driving may be used.
本実施例は、上記の実施の形態、実施例と自由に組み合わせることができる。 This embodiment can be freely combined with the above embodiment modes and embodiments.
本発明が適用されたパッシブマトリクス型の表示装置の構成について、図面を用いて説明する。図8(A)は断面構造を示したものであり、基板300上に陽極となる第1の電極301が全面に形成され、該第1の電極301上に隔壁302が形成される。その後、電界発光層303、陰極となる第2の電極304が形成される。このようにして、発光素子307を含む表示装置が完成する。なお、第1の電極301と第2の電極304の間にある絶縁体308は、逆方向電圧の印加により、絶縁化されたものである。 A structure of a passive matrix display device to which the present invention is applied will be described with reference to the drawings. FIG. 8A illustrates a cross-sectional structure. A first electrode 301 which serves as an anode is formed over the entire surface of a substrate 300, and a partition wall 302 is formed over the first electrode 301. Thereafter, an electroluminescent layer 303 and a second electrode 304 to be a cathode are formed. In this manner, a display device including the light emitting element 307 is completed. Note that the insulator 308 between the first electrode 301 and the second electrode 304 is insulated by application of a reverse voltage.
次いで、パッシブマトリクス型の表示装置の構成について、図8(B)を用いて説明する。複数の画素311がマトリクス状に配置された画素部312、該画素部312の周辺に、保護回路317、318、カラム信号線駆動回路313、ロウ信号線駆動回路314有する。また、コントローラ315、電源回路316を有する。図示するように、発光素子307の一方の電極はカラム信号線に接続され、他方の電極はロウ信号線に接続される。発光素子307に逆方向電圧を印加するタイミングは、コントローラ315から、所定の信号を電源回路316に供給することで行うことで決定される。
保護回路317、318は、抵抗体、容量体、ダイオード、トランジスタ等から選択された1つ又は複数の素子により構成される。例えば、直列に接続された4つのダイオードを用いて、一端は高電位電源に接続し、他端は低電位電源に接続したものを各配線に設けるとよい。
Next, a structure of the passive matrix display device is described with reference to FIG. A pixel portion 312 in which a plurality of pixels 311 are arranged in a matrix, and protective circuits 317 and 318, a column signal line driver circuit 313, and a row signal line driver circuit 314 are provided around the pixel portion 312. In addition, a controller 315 and a power supply circuit 316 are included. As illustrated, one electrode of the light emitting element 307 is connected to the column signal line, and the other electrode is connected to the row signal line. The timing for applying the reverse voltage to the light emitting element 307 is determined by supplying a predetermined signal from the controller 315 to the power supply circuit 316.
The protection circuits 317 and 318 include one or a plurality of elements selected from a resistor, a capacitor, a diode, a transistor, and the like. For example, it is preferable to use four diodes connected in series, one end connected to a high potential power source and the other end connected to a low potential power source for each wiring.
本実施例は、上記の実施の形態、実施例と自由に組み合わせることができる。 This embodiment can be freely combined with the above embodiment modes and embodiments.
本実施例は、本発明が適用された表示装置の一形態であるパネルの外観について、図9を用いて説明する。図9(A)は、パネルの斜視図であり、図9(B)は、図9(A)のA−A’における断面図である。 In this embodiment, the appearance of a panel which is one mode of a display device to which the present invention is applied will be described with reference to FIG. FIG. 9A is a perspective view of the panel, and FIG. 9B is a cross-sectional view taken along line A-A ′ of FIG.
図9(A)(B)に示すパネルは、第1の基板4001上に形成された画素部4002と走査線駆動回路4004を、シール材4005と第2の基板4006を用いて封止したものである。画素部4002は、発光素子4007と薄膜トランジスタ4008を含む。薄膜トランジスタ4008は、非晶質半導体をチャネル部としたトランジスタである。また第1の基板4001上のシール材4005によって囲まれている領域とは異なる領域に、別途用意された基板上には、多結晶半導体で形成された信号線駆動回路4003が実装される。 9A and 9B is a panel in which a pixel portion 4002 and a scan line driver circuit 4004 formed over a first substrate 4001 are sealed with a sealant 4005 and a second substrate 4006. It is. The pixel portion 4002 includes a light emitting element 4007 and a thin film transistor 4008. The thin film transistor 4008 is a transistor using an amorphous semiconductor as a channel portion. In addition, a signal line driver circuit 4003 formed of a polycrystalline semiconductor is mounted over a separately prepared substrate in a region different from the region surrounded by the sealant 4005 over the first substrate 4001.
本実施例では、多結晶半導体を用いたトランジスタを有する信号線駆動回路4003を、第1の基板4001に貼り合わせる例について説明するが、単結晶半導体を用いたトランジスタで信号線駆動回路を形成し、貼り合わせてもよい。図9(B)では、信号線駆動回路4003に含まれる、多結晶半導体で形成されたトランジスタ4009を例示する。また本実施例では、信号線駆動回路4003を別途形成し、第1の基板4001に実装している例を示しているが、この構成に限定されず、走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装しても良い。 In this embodiment, an example in which the signal line driver circuit 4003 including a transistor using a polycrystalline semiconductor is attached to the first substrate 4001 is described; however, a signal line driver circuit is formed using a transistor including a single crystal semiconductor. , You may stick together. FIG. 9B illustrates a transistor 4009 that is included in the signal line driver circuit 4003 and is formed using a polycrystalline semiconductor. In this embodiment, an example in which the signal line driver circuit 4003 is separately formed and mounted on the first substrate 4001 is shown; however, the present invention is not limited to this structure, and the scan line driver circuit is separately formed and mounted. Alternatively, only part of the signal line driver circuit or part of the scan line driver circuit may be separately formed and mounted.
また、別途形成された信号線駆動回路4003と、走査線駆動回路4004及び画素部4002に与えられる各種信号及び電位は、引き回し配線4014及び4015を介して、接続端子4016から供給される。接続端子4016は、FPC4018が有する端子と、異方性導電膜4019を介して電気的に接続されている。 In addition, a variety of signals and potentials are supplied to the signal line driver circuit 4003 which is separately formed, the scan line driver circuit 4004, and the pixel portion 4002 from a connection terminal 4016 through lead wirings 4014 and 4015. The connection terminal 4016 is electrically connected to a terminal included in the FPC 4018 through an anisotropic conductive film 4019.
本発明は、発光素子4007に逆方向電圧を印加して、陽極と陰極の短絡部を絶縁化することで、画像の表示を良好に行うことが可能な表示装置を提供することができる。従って、製品としての信頼性を向上させた表示装置を提供することができる。 The present invention can provide a display device that can display an image satisfactorily by applying a reverse voltage to the light-emitting element 4007 to insulate the short-circuit portion between the anode and the cathode. Accordingly, a display device with improved reliability as a product can be provided.
アクティブマトリクス型の表示装置の場合、各画素に薄膜トランジスタと発光素子を具備される。但し、非晶質半導体をチャネル部とした薄膜トランジスタは、その電気特性(しきい値電圧、電界効果移動度等)が経時的に変化する性質を有する。ここでは、しきい値電圧に注目し、しきい値電圧の補正回路を設けた画素構成について説明する。 In the case of an active matrix display device, each pixel includes a thin film transistor and a light emitting element. However, a thin film transistor using an amorphous semiconductor as a channel portion has a property that its electrical characteristics (threshold voltage, field effect mobility, and the like) change with time. Here, focusing on the threshold voltage, a pixel configuration provided with a threshold voltage correction circuit will be described.
上記補正回路について、図14(A)〜(C)を用いて説明する。図14(A)は等価回路図を示し、トランジスタ等からなるスイッチ531、532、トランジスタ533、容量素子534を有する。この回路の動作について、以下に簡単に説明する。 The correction circuit will be described with reference to FIGS. FIG. 14A shows an equivalent circuit diagram, which includes switches 531 and 532 including transistors, a transistor 533, and a capacitor 534. The operation of this circuit will be briefly described below.
まず、スイッチ531、532をオンにする(図14(A))。そうすると、スイッチ531からトランジスタ533の方向と、スイッチ531から容量素子534の方向に向かって電流IDSが流れる。このとき、電流IDSはI1とI2に分かれて流れ、IDS=I1+I2を満たす。電流が流れ始めた瞬間には、容量素子534に電荷は保持されず、トランジスタ533はオフである。従って、I2=0、IDS=I1である。しかしながら、徐々に容量素子534に電荷が蓄積されて、容量素子534の両電極間に電位差が生じ始める。容量素子534の両電極間の電位差がVthになると、トランジスタ533がオンになり、I2>0となる。このとき、IDS=I1+I2を満たすので、I1は次第に減少するが、依然電流は流れている。そして、容量素子534では、その両電極間の電位差がVDDになるまで、電荷の蓄積が続けられる。容量素子534の両電極間の電位差がVDDになると、I2は流れなくなり、トランジスタ533はオンであるため、IDS=I1となる。 First, the switches 531 and 532 are turned on (FIG. 14A). Then, the current IDS flows from the switch 531 toward the transistor 533 and from the switch 531 toward the capacitor 534. At this time, the current IDS flows separately into I1 and I2, and satisfies IDS = I1 + I2. At the moment when current starts to flow, no charge is held in the capacitor 534 and the transistor 533 is off. Therefore, I2 = 0 and IDS = I1. However, electric charges are gradually accumulated in the capacitor 534, and a potential difference starts to be generated between both electrodes of the capacitor 534. When the potential difference between both electrodes of the capacitor 534 becomes Vth, the transistor 533 is turned on and I 2 > 0. At this time, since IDS = I1 + I2 is satisfied, I1 gradually decreases, but current still flows. Then, in the capacitor 534, charge accumulation is continued until the potential difference between the two electrodes becomes VDD. When the potential difference between both electrodes of the capacitor 534 becomes VDD, I2 stops flowing, and the transistor 533 is on, so IDS = I1.
続いて、スイッチ531をオフにする(図14(B))。そうすると、容量素子534に保持された電荷は、スイッチ532を介してトランジスタ533の方向に流れていき、放電する。この動作は、トランジスタ533がオフになるまで行われる。つまり、容量素子534に保持された電荷が、トランジスタ533のしきい値電圧と同じ値になるまで電荷が保持される。 Subsequently, the switch 531 is turned off (FIG. 14B). Then, the charge held in the capacitor 534 flows in the direction of the transistor 533 through the switch 532 and is discharged. This operation is performed until the transistor 533 is turned off. That is, the charge is held until the charge held in the capacitor 534 has the same value as the threshold voltage of the transistor 533.
このようにすると、容量素子の両電極間の電位差を、あるトランジスタのしきい値電圧と同じ値になるように設定することができる。そして、トランジスタのVgsをそのまま保持して、該トランジスタのゲート電極に信号電圧を入力する。そうすると、トランジスタのゲート電極には、容量素子に保持されているVgsに加えて、前記信号電圧を上乗せした値が入力される。つまり、トランジスタ間のしきい値電圧にバラツキが生じていても、信号電圧が入力されるトランジスタは、常に該トランジスタのしきい値電圧と信号電圧を足した値が入力される。従って、トランジスタ間のしきい値電圧のバラツキの影響を抑制することができる。 In this way, the potential difference between both electrodes of the capacitor can be set to the same value as the threshold voltage of a certain transistor. Then, the Vgs of the transistor is held as it is, and a signal voltage is input to the gate electrode of the transistor. Then, in addition to Vgs held in the capacitor, a value obtained by adding the signal voltage is input to the gate electrode of the transistor. That is, even if the threshold voltage between transistors varies, a transistor to which a signal voltage is input always receives a value obtained by adding the threshold voltage of the transistor and the signal voltage. Therefore, the influence of the variation in threshold voltage between transistors can be suppressed.
上記構成のしきい値補正回路を用いた画素回路の一例について、図14(C)を用いて説明する。列方向に信号線560、電源線561、行方向に走査線562〜564が配置され、これらの配線に囲まれた領域にスイッチ550〜553、トランジスタ554、容量素子555及び発光素子556、走査線565、スイッチ566、容量素子567が設けられる。 An example of a pixel circuit using the threshold correction circuit having the above structure will be described with reference to FIG. A signal line 560, a power supply line 561 are arranged in the column direction, and scanning lines 562 to 564 are arranged in the row direction. Switches 550 to 553, a transistor 554, a capacitor element 555, a light emitting element 556, and a scanning line are surrounded by these wirings. 565, a switch 566, and a capacitor 567 are provided.
このように、しきい値補正回路を設けることで、発光素子を駆動する駆動用トランジスタのしきい値電圧のバラツキを抑制することができ、これらのバラツキに起因した輝度ムラを改善して、高画質の画像を表示する表示装置を提供することができる。なお、本実施例で示したしきい値補正回路は、図5(A)に図示した画素回路にも適用したものであるが、図6(A)に示す画素回路、図7(A)に示す画素回路に適用してもよい。その際、ゲート電極に信号電圧が入力される駆動用トランジスタに、本補正回路を設けるとよい。本実施例は、上記の実施の形態、実施例と自由に組み合わせることができる。 As described above, by providing the threshold correction circuit, variations in threshold voltage of the driving transistor for driving the light emitting element can be suppressed, and luminance unevenness caused by these variations can be improved. A display device that displays an image with high image quality can be provided. Note that the threshold correction circuit shown in this embodiment is also applied to the pixel circuit shown in FIG. 5A, but the pixel circuit shown in FIG. 6A and FIG. You may apply to the pixel circuit shown. At this time, the correction circuit may be provided in a driving transistor in which a signal voltage is input to the gate electrode. This embodiment can be freely combined with the above embodiment modes and embodiments.
本発明を適用して作製される電子機器の一例として、デジタルカメラ、カーオーディオなどの音響再生装置、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末(携帯電話、携帯型ゲーム機等)、家庭用ゲーム機などの記録媒体を備えた画像再生装置などが挙げられる。それら電子機器の具体例を図10に示す。 As an example of an electronic device manufactured by applying the present invention, a digital camera, a sound reproducing device such as a car audio, a notebook personal computer, a game device, a portable information terminal (mobile phone, portable game machine, etc.), home use An image reproducing device including a recording medium such as a game machine may be used. Specific examples of these electronic devices are shown in FIGS.
図10(A)はテレビ受像機であり、筐体9501、表示部9502等を含む。図10(B)はパソコン用のモニタであり、筐体9601、表示部9602等を含む。図10(C)はノート型パーソナルコンピュータであり、筐体9801、表示部9802等を含む。図10(D)は携帯端末のうちの携帯電話であり、筐体9101、表示部9102等を含む。図10(E)は携帯端末のうちのPDAであり、筐体9201、表示部9202等を含む。図10(F)はビデオカメラであり、表示部9701、9702等を含む。 FIG. 10A illustrates a television receiver, which includes a housing 9501, a display portion 9502, and the like. FIG. 10B illustrates a monitor for a personal computer, which includes a housing 9601, a display portion 9602, and the like. FIG. 10C illustrates a laptop personal computer, which includes a housing 9801, a display portion 9802, and the like. FIG. 10D illustrates a mobile phone among mobile terminals, which includes a housing 9101, a display portion 9102, and the like. FIG. 10E illustrates a PDA among portable terminals, which includes a housing 9201, a display portion 9202, and the like. FIG. 10F illustrates a video camera, which includes display portions 9701 and 9702 and the like.
上記の電子機器において、本発明は表示部の作製に適用される。また、表示部の作製に際し、本発明の製造装置を用いるとよい。本発明により、陽極と陰極が短絡した不良を有する場合であっても、逆方向電圧を印加して、短絡部を絶縁化することで、良好に画像を表示することができるため、製品としての信頼性を向上させた電子機器を提供することができる。本実施例は、上記の実施の形態、実施例と自由に組み合わせることができる。 In the above electronic device, the present invention is applied to manufacture of a display portion. In manufacturing the display portion, the manufacturing apparatus of the present invention is preferably used. According to the present invention, even when the anode and the cathode are short-circuited, it is possible to display an image satisfactorily by applying a reverse voltage and insulating the short-circuit portion. An electronic device with improved reliability can be provided. This embodiment can be freely combined with the above embodiment modes and embodiments.
10 陽極
11 電界発光層
12 陰極
13〜16短絡部
17 異物
18〜21 絶縁体
22 発光素子
23 抵抗体
24 パス
401 搬送室
402 搬送機構
403 ロード室
404 前処理室
405 成膜室
406 真空排気用処理室
407 成膜室
408 成膜室
409 封止室
410 接着室
411 加熱処理室
412 受渡室
413 材料交換室
414 処理室
DESCRIPTION OF SYMBOLS 10 Anode 11 Electroluminescent layer 12 Cathode 13-16 Short-circuit part 17 Foreign material 18-21 Insulator 22 Light emitting element 23 Resistor 24 Path 401 Transfer chamber 402 Transfer mechanism 403 Load chamber 404 Pretreatment chamber 405 Film formation chamber 406 Vacuum exhaust processing Chamber 407 Film formation chamber 408 Film formation chamber 409 Sealing chamber 410 Adhesion chamber 411 Heat treatment chamber 412 Delivery chamber 413 Material exchange chamber 414 Treatment chamber
Claims (4)
前記電界発光層上に、前記発光素子の陽極又は陰極である導電体を形成する第2の成膜室と、
−40度〜0度の温度に保たれていることにより水分が固体の状態であり、前記発光素子に逆方向電圧を印加して前記発光素子の陽極と陰極の短絡部を絶縁化する処理室と、
前記発光素子に逆方向電圧を印加する前後に、100度以上の温度で前記発光素子に加熱処理を行う加熱処理室と、
前記第1の成膜室及び前記第2の成膜室に前記第1の基板の受け渡しを行う搬送機構を有
する搬送室と、を有することを特徴とする製造装置。 A first film formation chamber for forming an electroluminescent layer of a light emitting element on a first substrate;
A second film formation chamber for forming a conductor which is an anode or a cathode of the light emitting element on the electroluminescent layer;
Ri moisture solid state der by being kept at a temperature of -40 ° to 0 °, treated to insulate the short circuit portion of the anode and the cathode of the light emitting device by applying a reverse voltage to the light emitting element Room,
A heat treatment chamber for performing heat treatment on the light emitting element at a temperature of 100 degrees or more before and after applying a reverse voltage to the light emitting element;
A manufacturing apparatus comprising: a transfer chamber having a transfer mechanism for delivering the first substrate to the first film formation chamber and the second film formation chamber.
前記第1の基板と、前記第1の基板に対向する第2の基板とをシール材により貼り付ける封止室と、
前記第1の基板上に形成された接続端子に接着テープを貼り付ける接着室をさらに有することを特徴とする製造装置。 In claim 1,
A sealing chamber for adhering the first substrate and the second substrate facing the first substrate with a sealing material;
The manufacturing apparatus further comprising an adhesive chamber for attaching an adhesive tape to the connection terminal formed on the first substrate.
前記第1の基板と、前記第1の基板に対向する第2の基板とをシール材により貼り付ける封止室と、
前記第1の基板上に形成された接続端子に接着テープを貼り付ける接着室をさらに有し、
前記封止室は、不活性気体の雰囲気下または減圧下であることを特徴とする製造装置。 In claim 1,
A sealing chamber for adhering the first substrate and the second substrate facing the first substrate with a sealing material;
An adhesive chamber for attaching an adhesive tape to the connection terminal formed on the first substrate;
The manufacturing apparatus, wherein the sealing chamber is in an inert gas atmosphere or under reduced pressure.
前記加熱処理室は、不活性気体の雰囲気下または減圧下であることを特徴とする製造装置。 In any one of Claims 1 thru | or 3,
The manufacturing apparatus, wherein the heat treatment chamber is under an inert gas atmosphere or under reduced pressure.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004270728A JP4545535B2 (en) | 2003-09-19 | 2004-09-17 | Manufacturing equipment |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003329008 | 2003-09-19 | ||
JP2004270728A JP4545535B2 (en) | 2003-09-19 | 2004-09-17 | Manufacturing equipment |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2005116524A JP2005116524A (en) | 2005-04-28 |
JP2005116524A5 JP2005116524A5 (en) | 2007-08-16 |
JP4545535B2 true JP4545535B2 (en) | 2010-09-15 |
Family
ID=34554673
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004270728A Expired - Fee Related JP4545535B2 (en) | 2003-09-19 | 2004-09-17 | Manufacturing equipment |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4545535B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5446506B2 (en) * | 2009-06-26 | 2014-03-19 | 日本精機株式会社 | Manufacturing method of organic EL element |
JP5911105B2 (en) | 2010-06-02 | 2016-04-27 | Necライティング株式会社 | Organic EL lighting device repair method |
WO2019198181A1 (en) * | 2018-04-11 | 2019-10-17 | 堺ディスプレイプロダクト株式会社 | Organic el display device and manufacturing method for organic el display device |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6310687A (en) * | 1986-04-09 | 1988-01-18 | ザ チエリ− コ−ポレ−シヨン | Display phospholuminescent substance of electroluminescence having lowering inclination to continuous molding |
JPH0414794A (en) * | 1990-05-08 | 1992-01-20 | Idemitsu Kosan Co Ltd | Manufacture of organic electroluminescence element |
JPH05174969A (en) * | 1991-12-25 | 1993-07-13 | Nec Kansai Ltd | Manufacture of phosphor for dispersing el |
JP2002190390A (en) * | 2000-10-10 | 2002-07-05 | Semiconductor Energy Lab Co Ltd | Repair method and manufacturing method for light- emitting device |
JP2002246183A (en) * | 2000-12-12 | 2002-08-30 | Semiconductor Energy Lab Co Ltd | Light-emitting device and manufacturing method for the same |
JP2004055283A (en) * | 2002-07-18 | 2004-02-19 | Seiko Epson Corp | Organic el element, method for manufacturing it, electro-optical device, and electronic apparatus |
-
2004
- 2004-09-17 JP JP2004270728A patent/JP4545535B2/en not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6310687A (en) * | 1986-04-09 | 1988-01-18 | ザ チエリ− コ−ポレ−シヨン | Display phospholuminescent substance of electroluminescence having lowering inclination to continuous molding |
JPH0414794A (en) * | 1990-05-08 | 1992-01-20 | Idemitsu Kosan Co Ltd | Manufacture of organic electroluminescence element |
JPH05174969A (en) * | 1991-12-25 | 1993-07-13 | Nec Kansai Ltd | Manufacture of phosphor for dispersing el |
JP2002190390A (en) * | 2000-10-10 | 2002-07-05 | Semiconductor Energy Lab Co Ltd | Repair method and manufacturing method for light- emitting device |
JP2002246183A (en) * | 2000-12-12 | 2002-08-30 | Semiconductor Energy Lab Co Ltd | Light-emitting device and manufacturing method for the same |
JP2004055283A (en) * | 2002-07-18 | 2004-02-19 | Seiko Epson Corp | Organic el element, method for manufacturing it, electro-optical device, and electronic apparatus |
Also Published As
Publication number | Publication date |
---|---|
JP2005116524A (en) | 2005-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7066818B2 (en) | Semiconductor device | |
JP6691190B2 (en) | Light emitting device | |
JP4574158B2 (en) | Semiconductor display device and manufacturing method thereof | |
JP6028072B2 (en) | Semiconductor device | |
JP6012812B2 (en) | LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE | |
KR100688049B1 (en) | Electronic device | |
US8004178B2 (en) | Organic light emitting diode display with a power line in a non-pixel region | |
CN1735290B (en) | Electroluminescence display device and method of manufacturing the same | |
US20060113905A1 (en) | Display device | |
KR20010085718A (en) | Display device and method for fabricating the same | |
KR100995071B1 (en) | Organic light emitting diode display | |
TW200301669A (en) | Light emitting device, method of manufacturing the same, and manufacturing apparatus therefor | |
JP2001195016A (en) | Electronic device | |
US9711576B2 (en) | Display, method of manufacturing display and electronic device | |
US9780154B2 (en) | Display device and electronic apparatus with thin connection between driving TFT and light emitting element | |
JP2004303522A (en) | Display device and its manufacturing method | |
KR20100050244A (en) | Organic light emitting diode display | |
US8004184B2 (en) | Electro-luminescent display device | |
US7220603B2 (en) | Method for manufacturing display device and manufacturing apparatus | |
JP4545535B2 (en) | Manufacturing equipment | |
JP5127853B2 (en) | Display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070627 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070627 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100119 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100318 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100518 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100527 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100629 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100630 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130709 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130709 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |