JP4541606B2

JP4541606B2 - Tuning circuit

Info

Publication number: JP4541606B2
Application number: JP2001246417A
Authority: JP
Inventors: 晃堀川; 聡吉田; 隆士太矢
Original assignee: Oki Semiconductor Co Ltd
Current assignee: Lapis Semiconductor Co Ltd
Priority date: 2001-08-15
Filing date: 2001-08-15
Publication date: 2010-09-08
Anticipated expiration: 2021-08-15
Also published as: JP2003060432A

Description

【０００１】
【発明の属する技術分野】
本発明は、チューニング回路に関し、たとえば、無線通信機器の電圧制御発振回路におけるPLL（Phase Locked Loop）によるチューニング等に用いて好適なものである。
【０００２】
【従来の技術】
トランスコンダクタンス-Cの積分器に基づいた、高周波の集積アナログフィルタに関するCMOS（Complementary Metal Oxide Semiconductor ）回路が提案されている。この提案は、Bram Nauta,“A CMOS Transconductance-C Filter Technique for Very High Frequencies”， IEEE Journal Solid-State Circuits, Vol.27, No.2, 1992にある。この論文には、優れた高周波特性を有するトランスコンダクタ回路が記載されている。そして、このトランスコンダクタ回路を用いたマスタVCO (Voltage Controlled Oscillator）、周波数- (f-tuning ）およびQ-値チューニング（Q-tuning）、ならびに温度補償機能を有する回路が示されている。
【０００３】
VCO回路は、LC並列共振回路を基にトランスコンダクタ回路をアンプにして用いている。トランスコンダクタンスは、記号gm_dで表す。上述した第２の回路のPLL動作におけるVCOが出力する発振周波数f は、gm_d /(4πC)である。基準クロックの周波数f_refとすると、VCOは、このPLL動作により回路の発振周波数と基準クロックとの差をなくすように周波数調整する。周波数調整は、電圧を調整することでトランスコンダクタンスgm_dの調整を行っている。
【０００４】
また、VCOは、出力振幅をあらかじめ定めた大きさにするために振幅調整電圧をアンプの電源端子に帰還させてコンダクタンス値を変化させ調整している。この調整にあたり、たとえば、発振出力が振幅検出器でその振幅の検出を行い、次段の比較器でこの振幅と基準電圧V_refと比較してこの差をなくすように振幅調整電圧を発生させている。
【０００５】
このように周波数および振幅調整を行うようにトランスコンダクタンス値が調整されてこれら２つの電圧をアンプに供給してフィルタ（すなわち、Gm-Cフィルタ）のチューニングを行っている。
【０００６】
【発明が解決しようとする課題】
ところで、アンプやこのトランスコンダクタンスアンプを用いたVCOがチューニングする場合、上述した周波数および振幅調整の２つのパラメータでこのアンプは、コンダクタンス値を調整することになる。しかしながら、アンプは、この調整により動作が不安定になってしまうおそれがある。
【０００７】
本発明はこのような従来技術の欠点を解消し、トランスコンダクタンスアンプを用いて周波数および振幅のパラメータを同時に調整しても安定に動作させることのできるチューニング回路を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明は上述の課題を解決するために、回路の出力信号を入力側に帰還させて、該信号と基準周波数の信号との差に応じて周波数のチューニングに用いる制御信号を出力し、この制御信号に対応するトランスコンダクタンス値により所定の周波数および出力振幅を調整するチューニング回路において、この回路は、トランスコンダクタンス値に基づいて発振させる発振手段と、この発振手段からの出力信号を帰還させた入力信号と基準周波数の信号との位相差に基づいて所定の周波数に出力させる制御信号を生成する周波数制御手段と、発振手段から帰還させた信号を用いて出力振幅の上限を検出して振幅を制御する振幅制御手段とを含み、発振手段は、周波数制御手段と振幅制御手段とをそれぞれ独立に制御し、さらに、この振幅制御手段は、この振幅制御手段の出力信号を帰還させ、この帰還させた信号における平均電圧である直流成分と第１の基準電圧との比較とに応じて出力信号の直流成分を補正する直流レベル補正手段と、発振手段の出力振幅における上限レベルと第２の基準電圧との大小関係に応じてこの出力振幅を補正する電圧比較手段とを含むことを特徴とする。
【０００９】
本発明のチューニング回路は、発振手段の発振出力を周波数制御手段および振幅制御手段に帰還させ、周波数制御手段で帰還した入力信号と基準周波数の信号との位相差に応じてこの位相差に基づいてトランスコンダクタンス値を可変制御し、振幅制御手段の直流レベル補正手段で出力信号の直流成分と第１の基準電圧との比較とに応じて出力信号の直流成分を基準電圧と等しくなるように補正し、電圧比較手段で出力振幅の上限を検出して第２の基準電圧との大小関係に応じて増幅度を補正して振幅を一定にし、それぞれ独立に所定の周波数の出力および出力振幅にする際にこれまで生じやすかった不安定な動作を回避している。
【００１０】
【発明の実施の形態】
次に添付図面を参照して本発明によるチューニング回路の一実施例を詳細に説明する。
【００１１】
本実施例は、本発明のチューニング回路を発振装置10に適用した場合である。
本発明と直接関係のない部分について図示および説明を省略する。ここで、信号の参照符号はその現れる接続線の参照番号で表す。発振装置10には、図２に示すように電圧制御発振部（Voltage Controlled Oscillator：以下、VCOという）12、周波数制御部14、および振幅調整部16が備えられている。
【００１２】
VCO 12は、ウィーンブリッジ発振回路を基にした制御電圧に応じて発振周波数を変化させる電圧制御発振回路である。VCO 12は、２つの増幅器120, 122、および２つの一対のコンデンサ124a， 124b, 126a, 126b を有する。増幅器120, 122は、ともに差動型のトランスコンダクタンスアンプで、これら増幅器を以後Gmセルと呼ぶ。Gmセル120の(+)入力端子の正側は、振幅調整部16の(+)出力端子に接続されるだけでなく、Gmセル120の(-)出力端子およびコンデンサ124aのGmセル120側に接続されている。また、Gmセル120の(-)入力端子は、振幅調整部16の(-)出力端子、Gmセル120 の(+)出力端子およびコンデンサ124bのGmセル120側にそれぞれ接続されている。
【００１３】
もう一つのGmセル122の(+)入力端子は、コンデンサ124aのGmセル122側に接続され、Gmセル122の(-)出力端子およびコンデンサ126aの一端と接続されている。そして、Gmセル122の(-)入力端子は、コンデンサ124bのGmセル122 側に接続され、Gmセル122の(+)出力端子およびコンデンサ126bの一端と接続されている。さらに、コンデンサ126a, 126bは、他端を接地させている。
【００１４】
Gmセル122は、(-)出力端子からVCO 12の出力信号12aを振幅調整部16の(+)入力端子および周波数制御部14に供給し、(+)出力端子から出力信号12bを振幅調整部16の(-)入力端子に供給している。
【００１５】
なお、Gmセルは差動型に限らず、シングルエンド型のトランスコンダクタンスアンプでもよい。
【００１６】
周波数制御部14には、図３に示すように、位相比較器140、ループフィルタ142、PMOSトランジスタTr1, Tr5, Tr7およびNMOSトランジスタTr3, Tr9, Tr11が含まれている。周波数制御部14には、VCO 12からの出力信号12a（VCO_OUT）が供給される。周波数制御部14には、たとえば図示しないマスターVCOからの基準周波数のクロック12c (＝refclk）も供給されている。位相比較器140は、比較した結果の周波数の増加に対応させて出力するように位相比較器140のUp端子とPMOSトランジスタTr1のゲート端子とを接続する。また、位相比較器140は比較した結果の周波数の減少に対応させて出力するように位相比較器140のDown端子とNMOSトランジスタTr3のゲート端とを接続する。
【００１７】
PMOSトランジスタTr1のソースは電源V_ddのラインに接続されている。NMOSトランジスタTr3のソースは接地されている。そして、PMOSトランジスタTr1とNMOSトランジスタTr3のドレインが共通接続されるとともに、ループフィルタ142の入力端子にも接続されている。
【００１８】
ループフィルタ142は供給される信号を平滑化する機能を有している。平滑化には、たとえば小電流ではコンデンサを用い、大電流では平滑機能に優れたチョークコイルおよびコンデンサを組み合わせたLC型平滑回路等が用いられる。ループフィルタ142は、フィルタ142の出力端子とNMOSトランジスタTr9のゲートとを接続している。
【００１９】
NMOSトランジスタTr9のドレインは、PMOSトランジスタTr5のドレインおよびゲートならびにPMOSトランジスタTr7のゲートを共通接続している。PMOSトランジスタTr7のドレインは、NMOSトランジスタTr11のドレインおよびゲートを共通接続している。周波数制御部14は、この共通接続した位置の電圧信号を周波数制御信号144として図１に示したVCO 12のGmセル120, 122のコンダクタンス値調整端子およびGm-Cフィルタ20のコンダクタンス値調整端子にそれぞれ出力する。また、PMOSトランジスタTr5, Tr7のソースは、電源V_ddのラインに接続させ、NMOSトランジスタTr9, Tr11 のソースは接地させている。
【００２０】
振幅調整部16は、図１に示すように、振幅調整機能をともなう増幅器である。振幅調整部16は、３つの電流源160, 162, 164、電圧比較回路166 、増幅回路168、平滑化フィルタ170およびCMFB（Common-Mode Feed Back）回路172がある。
【００２１】
電流源160, 162, 164は、いずれも入力端子が電源V_ddのラインに接続されている。電流源160の出力端子は、電圧比較回路166のPMOSトランジスタTr16, Tr18, Tr20のソースと共通接続している。
【００２２】
電圧比較回路166には、PMOSトランジスタTr16, Tr18, Tr20およびNMOSトランジスタTr22, Tr24が含まれている。PMOSトランジスタTr16, Tr18はドレインを共通接続するとともに、NMOSトランジスタTr22のドレインおよびゲートにも接続されている。また、PMOSトランジスタTr20のドレインはNMOSトランジスタTr24のドレイン、ゲートおよび平滑化フィルタ170の抵抗170aの一端側とそれぞれ接続している。NMOSトランジスタTr22, Tr24のソースは接地させている。
【００２３】
PMOSトランジスタTr16のゲートは、電流源162の出力端子および増幅回路168のNMOSトランジスタTr26のドレインと接続している。また、PMOSトランジスタTr18のゲートは、電流源164の出力端子および増幅回路168のNMOSトランジスタTr28のドレインと接続している。PMOSトランジスタTr20のゲートには、振幅の基準レベルを表す基準電圧信号16a（V_ref2)が入力端子30を介して供給されている。
【００２４】
増幅回路168は、NMOSトランジスタTr26, Tr28, Tr30を有している。NMOSトランジスタTr26, Tr28のドレインは、上述した接続が行われるとともに、両トランジスタのソースをNMOSトランジスタTr30のドレインと共通接続している。NMOSトランジスタTr26のゲートには、入力端子32を介してVCO 12の出力12aを帰還入力させている。また、NMOSトランジスタTr28のゲートには、入力端子34を介してVCO 12の出力12bを帰還入力させている。NMOSトランジスタTr30のソースは接地させている。増幅回路168は後段で述べるように電流源162, 164をそれぞれ流れる電流に応じてNMOSトランジスタTr30に印加されるバイアス電圧が増減することにより増幅度を変化させている。増幅回路168 は、この変化に応じた信号が制御信号として(+)出力端子36および(-)出力端子38を介して出力する。
【００２５】
平滑化フィルタ170 は、簡単な抵抗170aおよびコンデンサ170bを用いた構成である。抵抗170aは一端をNMOSトランジスタTr24のゲートに接続し、他端をコンデンサ170bの一端とNMOSトランジスタTr30のゲートに接続している。コンデンサ170bはその他端を接地させている。平滑化フィルタ170からNMOSトランジスタTr30のゲートに供給される電圧がバイアス電圧である。
【００２６】
CMFB回路172は、入力端子172aと電流源162の出力端子、PMOSトランジスタTr16のゲート、増幅回路168のNMOSトランジスタTr26のドレインおよび出力端子36を共通接続している。また、CMFB回路172は、入力端子172bと電流源164の出力端子、PMOSトランジスタTr18のゲート、増幅回路168のNMOSトランジスタTr28のドレインおよび出力端子38を共通接続している。CMFB回路172の入力端子172a, 172bには、振幅調整部16から出力端子36, 38から出力される信号が帰還入力信号として印加される。CMFB回路172には、直流成分の補正に用いる基準として基準電圧信号16b（V_ref1）が入力端子40を介して供給されている。
【００２７】
CMFB回路172は、２つの入力信号における平均電圧である直流成分と基準電圧16bとを比較する。CMFB回路172は、比較結果に応動した補正信号18を電流源162, 164の電流調整端子162a, 164aに供給する。電流源162, 164には、電流調整端子に供給される印加電圧が大きいほど、出力電流量を小さくなり、印加電圧が小さいほど、出力電流を大きくなる傾向がある。CMFB回路172は、この傾向を考慮して、直流成分の電圧が基準電圧16bより高いとき補正信号18の電圧を高くし、逆に直流成分の電圧が基準電圧16bより低いとき補正信号18の電圧を低くするように出力する。CMFB回路172は、電流源162, 164における出力電圧の直流成分のレベルを基準電圧16b（V_ref1）になるように調整している。
【００２８】
このように各部を接続し、周波数制御部14および振幅調整部16にそれぞれVCO 12からの帰還させた各入力信号に基づいて周波数と振幅とを分けて動作させる。この動作説明はこれまでの問題点の解決をどのように行うかに主眼をおいて行う。まず、周波数の制御を説明する。VCO 12には、周波数制御部14からコンダクタンス値調整端子に周波数制御信号144 が印加される。VCO 12では周波数制御信号144に応じたコンダクタンス値（Gm値）の変化によりGmセル120, 122が発振周波数を変化させている。発振した出力信号12aがふたたび周波数制御部14に戻されることによって発振装置10は周波数制御における帰還ループ（PLL）を形成させている。
【００２９】
周波数制御部14には、帰還した入力信号12aと、図示しないたとえば、マスター発振器からの基準クロック12cが供給されている。ここで、コンデンサ124a, 124b, 126a, 126bの容量をC1とし、発振出力の周波数をf、基準クロックの周波数f_refとする。また、VCO 12において用いられるパラメータの角周波数をω、振幅調整部16の増幅度をA_aとするとき、VCO 12のループ利得Gは、式(1)
【００３０】
【数１】

と計算される。周波数f は、式(2)
【００３１】
【数２】

で表される。
このとき、１周期分の増幅度G_Tは、式(3)
【００３２】
【数３】

の関係にある。
【００３３】
周波数制御部14は、図３の位相比較器140において周波数比較および位相比較を行う。位相比較器140での周波数比較は、位相比較を用いて入力信号12aが基準クロック12cに対して位相が遅れている場合、出力電圧を上げる方向にあること判断してUp端子からPMOSトランジスタTr1 のゲートにPMOSトランジスタTr1を動作させる周波数上昇信号14aを印加する。周波数上昇信号14aの出力電圧は比較した位相差に比例している。
【００３４】
また、入力信号12aが基準クロック12c に対して位相が進んでいる場合、出力電圧を下降させる方向にあると判断してDown端子からNMOSトランジスタTr3のゲートにNMOSトランジスタTr3を動作させる周波数下降信号14bを印加する。この場合も周波数下降信号14bが出力する電圧は、位相差に比例させている。
【００３５】
したがって、ループフィルタ142 には、上昇／下降のいずれか一方に応じた信号14cが入力される。ループフィルタ142では、信号14cを平滑化してNMOSトランジスタTr9のゲートに供給する。NMOSトランジスタTr9は、ゲートに印加されたバイアス電圧によりPMOSトランジスタTr5, Tr7が動作し、さらにNMOSトランジスタTr11のゲートに電圧が発生する。すなわち、この電圧が周波数制御信号144である。周波数制御信号144は、位相比較器140の上述した比較結果に応じて変化する電圧である。図２に示すように、周波数制御信号144がGmセル120, 122のコンダクタンス値調整端子に供給されると、各Gmセル120, 122はコンダクタンス値（以下、Gm値という）が変化する。Gm値は、周波数制御信号144の上下する方向に応じて同方向に変化する。
【００３６】
周波数制御部14から供給される周波数制御信号144によりGm値が調整され、VCO 12の周波数fは、基準クロックf_refに近い周波数になる。この動作を繰り返すことによりVCO 12の周波数fは所望の周波数になる。換言すると、Gm値は、式(2)からわかるように、周波数fおよびコンデンサ容量（キャパシタンス）C1により決まる。コンデンサ124a, 124b, 126a, 126bがコンデンサの温度特性やプロセス条件によって本来の設計時の容量からずれても周波数制御部14で基準クロックf_refに近づけるように動作させて周波数制御信号144をVCO 12に供給するとGm値が自動的に調整されるので、VCO 12の出力する周波数が保証される。結果として発振装置10は温度やプロセスに依存しないVCO を提供することになる。
【００３７】
なお、VCO 12の振幅を調整する場合、振幅調整部16の増幅度で調整する。このことからわかるように、周波数制御部14は、振幅調整部16に関わるパラメータを何も有していないので（式(1)〜式(3)を参照）、Gm値を変化させることなく、安定に周波数制御することができる。
【００３８】
また、本実施例では周波数制御信号144をGm-Cフィルタ20に供給している。Gm-Cフィルタ20は、図示しないがたとえば、２つのGmセルおよびコンデンサを用いた２つのフィルタを有している。温度およびプロセス条件に応じて２つのフィルタに用いるコンデンサの容量が変動する。この変動は発振装置10でのコンデンサの値の変動に同等である。Gm-Cフィルタ20の２つの内蔵するフィルタに周波数制御信号144を供給すると、Gm値が調整されることから各フィルタ特性が補償されてGm-Cフィルタ20にはチューニング効果が発揮されることになる。
【００３９】
次にVCO 12の出力振幅制御について説明する（図２、図４および図５を参照）。前述した式からわかるようにVCO 12の出力振幅は不安定である。このため、振幅制御を振幅調整部14で行わせる。
【００４０】
一般的に、発振回路の発振条件はループ利得G_Tが１倍のときであることが知られている。したがって、式(3)から、本実施例における各条件は、増幅度A_aが３より小さいとき（A_a＜３）収束、増幅度A_aが３に等しいとき（A_a＝３）発振、そして増幅度A_aをループ利得としてこのループ利得が３より大きいとき（A_a＞３）発散となる。
【００４１】
まず、VCO 12の出力信号における直流成分を検討する。VCO 12の２つの出力信号は、図４において実線と破線で表すように同じ振幅で異なる位相で出力され、CMFB回路172にも入力信号として供給されている。この出力信号における直流成分の電圧30は、二点鎖線でそのレベルを示す。また、図４における一点鎖線は、CMFB回路172に供給される基準電圧16b（V_ref1）を示す。CMFB回路172は、出力信号における直流成分の電圧と基準電圧V_ref1とを比較し、図4(a)に示すように直流成分の電圧が基準電圧V_ref1より低い場合、直流成分の電圧と基準電圧V_ref1が等しいときの出力電圧より低い電圧で補正信号18を電流源162, 164に出力する。電流源162, 164は、供給された補正信号18に応じて流れる電流量を増加させ、直流成分の電圧レベルを上昇させる。
【００４２】
また、図4(b)に示すように直流成分の電圧が基準電圧V_ref1より高い場合、両電圧が等しい場合より高い電圧の補正信号18を電流源162, 164に出力する。この場合電流源162, 164は、供給された補正信号18に応じて流れる電流量を減少させ、直流成分の電圧レベルを低下させる。このように動作させることにより、直流成分の電圧と基準電圧V_ref1とは、ほぼ等しい電圧にすることができる。
【００４３】
次にVCO 12の交流成分について検討する（図５を参照）。ここで、直流成分の電圧レベルは基準電圧V_ref1に調整されているとする。VCO 12の増幅度A_aを３より大きな値にあらかじめ設定しておくと、出力振幅が増大を続けてしまうことからその振幅を調整することになる。図5(a)に示す振幅のように、入力端子32, 34供給される信号の振幅が基準レベルV_ref2より小さいとき、PMOSトランジスタTr20を流れる電流量は、PMOSトランジスタTr16, Tr18よりも多くなる。この結果、NMOSトランジスタTr24のドレイン電圧が高くなる。このドレイン電圧の高電圧傾向は平滑化フィルタ170を介して増幅回路168 のNMOSトランジスタTr30のゲートに印加するバイアス電圧にも影響し、このバイアス電圧も高くする。増幅回路168の増幅度が増えるので、出力端子36, 38からの出力波形の振幅も大きくなる。
【００４４】
また、図5(b)の振幅は基準レベルV_ref2よりも大きいときである。このとき、PMOSトランジスタTr20を流れる電流量は、PMOSトランジスタTr16, Tr18よりも少なくなる。この結果、NMOSトランジスタTr24のドレイン電圧が低くなる。このドレイン電圧の低電圧傾向は平滑化フィルタ170を介して増幅回路168のNMOSトランジスタTr30のゲートに印加するバイアス電圧も低下させる。増幅回路168 の増幅度が小さくなるように動作するので、出力端子36, 38からの出力波形の振幅が抑えられる。
【００４５】
このように動作させることにより、振幅調整部16はVCO 12の出力振幅に対するループ利得を３に保つことができるようになる（図６を参照）この結果、VCO 12は、振幅一定に発振を持続させることができる。
【００４６】
本実施例では、電圧比較回路166の電圧比較をPMOSトランジスタで行う接続関係を示したが（図１を参照）、NMOSトランジスタで構成することもできることは言うまでもない。また、増幅回路168においてもNMOSトランジスタでなく、PMOSトランジスタの構成でも可能である。
【００４７】
VCO 12では、説明を簡単化するため２組のコンデンサの容量を等しくし、ループ利得を３にして安定発振させたが、この実施例に限定されるものでなく、容量をそれぞれ異ならせ、３以外の利得で安定発振させる構成を用いることができる。
【００４８】
以上のように構成することにより、周波数と振幅の制御を分けてそれぞれ独立に行うようにループを形成し、周波数制御信号に応じてトランスコンダクタンスアンプのGm値を調整してVCOの発振を安定に行わせることができる。
【００４９】
また、VCOのループ利得の補正において第１および第２の基準電圧を２つ供給し、出力信号の直流成分の電圧レベルを第１の基準電圧と比較し、第１の基準電圧に対して直流成分のレベルの大小に応じて補正することにより、第１の基準電圧とほぼ同じに定めることができ、出力信号の波形振幅は、第２の基準電圧での振幅に対する振幅の大小に応じて増幅度を補正することにより、振幅を所望の値に設定することができる。
【００５０】
さらに、VCOは出力振幅の上限に基づいて行うことにより、回路構成の簡素化および消費電力を低く抑えることができる。
【００５１】
【発明の効果】
このように本発明のチューニング回路によれば、発振手段の発振出力を周波数制御手段および振幅制御手段に帰還させ、周波数制御手段で帰還した入力信号と基準周波数の信号との位相差に応じてこの位相差に基づいてトランスコンダクタンス値を可変制御し、振幅制御手段の直流レベル補正手段で入力電圧の平均である直流成分と第１の基準電圧との比較とに応じた直流成分を第１の基準電圧と等しくなるように補正することにより、出力電圧の直流成分が定めることができ、電圧比較手段で第２の基準電圧での振幅に対する振幅の大小に応じて増幅度を補正することにより、出力振幅を所望の値に設定することができるという効果を奏する。また、この回路では、出力振幅の上限を検出して振幅制御することにより、それぞれ独立に所定の周波数の出力および出力振幅にする際にこれまで生じやすかった不安定な動作を回避するとともに、回路の簡素化および低消費電力化を実現させることができる。
【図面の簡単な説明】
【図１】本発明のチューニング回路を適用した発振装置における振幅調整部の回路図である。
【図２】本発明のチューニング回路を適用した発振装置の概略的なブロック図である。
【図３】図２の周波数制御部の構成および接続を示す回路図である。
【図４】図３の振幅調整部の出力振幅と基準レベルV_ref1との関係を示す図である。
【図５】図３の振幅調整部の出力振幅と基準レベルV_ref1, V_ref2との関係を示す図である。
【図６】図２のVCOの出力振幅とループ利得との関係を示す図である。
【符号の説明】
10 発振装置
12 VCO
14 周波数制御部
16 振幅調整部
20 Gm-Cフィルタ
120, 122 Gmセル[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a tuning circuit, and is suitable for use in, for example, tuning by a PLL (Phase Locked Loop) in a voltage controlled oscillation circuit of a wireless communication device.
[0002]
[Prior art]
A CMOS (Complementary Metal Oxide Semiconductor) circuit for a high-frequency integrated analog filter based on a transconductance-C integrator has been proposed. This proposal can be found in Bram Nauta, “A CMOS Transconductance-C Filter Technique for Very High Frequencies”, IEEE Journal Solid-State Circuits, Vol. 27, No. 2, 1992. This paper describes a transconductor circuit having excellent high frequency characteristics. A circuit having a master VCO (Voltage Controlled Oscillator), frequency- (f-tuning) and Q-value tuning (Q-tuning), and a temperature compensation function using this transconductor circuit is shown.
[0003]
The VCO circuit uses a transconductor circuit as an amplifier based on an LC parallel resonant circuit. Transconductance, represented by the symbol gm _d. The oscillation frequency f output by the VCO in the PLL operation of the second circuit described above is gm _d / (4πC). If the frequency f _{ref of the} reference clock is used, the VCO adjusts the frequency so as to eliminate the difference between the oscillation frequency of the circuit and the reference clock by this PLL operation. Frequency adjustment is performed to adjust the transconductance gm _d by adjusting the voltage.
[0004]
Further, the VCO adjusts the conductance value by feeding back the amplitude adjustment voltage to the power supply terminal of the amplifier in order to set the output amplitude to a predetermined magnitude. In this adjustment, for example, the amplitude of the oscillation output is detected by the amplitude detector, and the amplitude adjustment voltage is generated by the next-stage comparator so as to eliminate this difference by comparing this amplitude with the reference voltage _Vref. Yes.
[0005]
Thus, the transconductance value is adjusted so as to adjust the frequency and amplitude, and these two voltages are supplied to the amplifier to tune the filter (that is, the Gm-C filter).
[0006]
[Problems to be solved by the invention]
By the way, when an amplifier or a VCO using this transconductance amplifier is tuned, the amplifier adjusts the conductance value with the two parameters of frequency and amplitude adjustment described above. However, the operation of the amplifier may become unstable due to this adjustment.
[0007]
An object of the present invention is to provide a tuning circuit that eliminates the disadvantages of the prior art and can be stably operated even when the frequency and amplitude parameters are simultaneously adjusted using a transconductance amplifier.
[0008]
[Means for Solving the Problems]
In order to solve the above-mentioned problems, the present invention feeds back the output signal of the circuit to the input side, and outputs a control signal used for frequency tuning according to the difference between the signal and the reference frequency signal. In a tuning circuit that adjusts a predetermined frequency and output amplitude according to a transconductance value corresponding to a signal, this circuit includes an oscillating means that oscillates based on the transconductance value, and an input signal obtained by feeding back an output signal from the oscillating means. A frequency control means for generating a control signal to be output at a predetermined frequency based on a phase difference between the reference frequency signal and a reference frequency signal, and detecting the upper limit of the output amplitude using the signal fed back from the oscillation means to control the amplitude The oscillation control means independently controls the frequency control means and the amplitude control means, and the amplitude control means A DC level correction unit that feeds back the output signal of the amplitude control unit and corrects the DC component of the output signal in accordance with a comparison between the DC component that is an average voltage in the fed back signal and the first reference voltage; And voltage comparison means for correcting the output amplitude in accordance with the magnitude relationship between the upper limit level of the output amplitude of the oscillation means and the second reference voltage.
[0009]
The tuning circuit of the present invention feeds back the oscillation output of the oscillation means to the frequency control means and the amplitude control means, and based on this phase difference according to the phase difference between the input signal fed back by the frequency control means and the reference frequency signal. The transconductance value is variably controlled, and the direct current level correction means of the amplitude control means corrects the direct current component of the output signal to be equal to the reference voltage according to the comparison between the direct current component of the output signal and the first reference voltage. When the upper limit of the output amplitude is detected by the voltage comparison means, the amplification is corrected according to the magnitude relationship with the second reference voltage, the amplitude is made constant, and the output and output amplitude of a predetermined frequency are independently set. It avoids the unstable operation that was easy to occur in the past.
[0010]
DETAILED DESCRIPTION OF THE INVENTION
Next, an embodiment of a tuning circuit according to the present invention will be described in detail with reference to the accompanying drawings.
[0011]
In this embodiment, the tuning circuit of the present invention is applied to the oscillation device 10.
The illustration and description of parts not directly related to the present invention are omitted. Here, the reference number of the signal is represented by the reference number of the connecting line that appears. As shown in FIG. 2, the oscillation device 10 includes a voltage controlled oscillation unit (Voltage Controlled Oscillator: hereinafter referred to as VCO) 12, a frequency control unit 14, and an amplitude adjustment unit 16.
[0012]
The VCO 12 is a voltage controlled oscillation circuit that changes the oscillation frequency according to a control voltage based on the Wien bridge oscillation circuit. The VCO 12 has two

amplifiers

120, 122 and two pairs of

capacitors

124a, 124b, 126a, 126b. The

amplifiers

120 and 122 are both differential transconductance amplifiers, and these amplifiers are hereinafter referred to as Gm cells. The positive side of the (+) input terminal of the Gm cell 120 is not only connected to the (+) output terminal of the amplitude adjustment unit 16, but also to the (−) output terminal of the Gm cell 120 and the Gm cell 120 side of the capacitor 124a. It is connected. The (−) input terminal of the Gm cell 120 is connected to the (−) output terminal of the amplitude adjustment unit 16, the (+) output terminal of the Gm cell 120, and the Gm cell 120 side of the capacitor 124b.
[0013]
The (+) input terminal of another Gm cell 122 is connected to the Gm cell 122 side of the capacitor 124a, and is connected to the (−) output terminal of the Gm cell 122 and one end of the capacitor 126a. The (−) input terminal of the Gm cell 122 is connected to the Gm cell 122 side of the capacitor 124b, and is connected to the (+) output terminal of the Gm cell 122 and one end of the capacitor 126b. Furthermore, the other ends of the

capacitors

126a and 126b are grounded.
[0014]
The Gm cell 122 supplies the output signal 12a of the VCO 12 from the (-) output terminal to the (+) input terminal and the frequency control unit 14 of the amplitude adjustment unit 16, and the output signal 12b from the (+) output terminal. Supplying to 16 (-) input terminals.
[0015]
The Gm cell is not limited to the differential type, but may be a single-ended type transconductance amplifier.
[0016]
As shown in FIG. 3, the frequency control unit 14 includes a phase comparator 140, a loop filter 142, PMOS transistors Tr1, Tr5, Tr7 and NMOS transistors Tr3, Tr9, Tr11. The frequency control unit 14 is supplied with an output signal 12a (VCO_OUT) from the VCO 12. The frequency control unit 14 is also supplied with a reference frequency clock 12c (= refclk) from a master VCO (not shown), for example. The phase comparator 140 connects the Up terminal of the phase comparator 140 and the gate terminal of the PMOS transistor Tr1 so as to output in accordance with the increase in frequency as a result of the comparison. In addition, the phase comparator 140 connects the Down terminal of the phase comparator 140 and the gate end of the NMOS transistor Tr3 so as to output in accordance with the decrease in frequency as a result of the comparison.
[0017]
The source of the PMOS transistor Tr1 is connected to the line of the power supply _Vdd . The source of the NMOS transistor Tr3 is grounded. The drains of the PMOS transistor Tr1 and the NMOS transistor Tr3 are connected in common and also connected to the input terminal of the loop filter 142.
[0018]
The loop filter 142 has a function of smoothing the supplied signal. For smoothing, for example, a capacitor is used for a small current, and an LC type smoothing circuit combined with a choke coil and a capacitor excellent in a smoothing function is used for a large current. The loop filter 142 connects the output terminal of the filter 142 and the gate of the NMOS transistor Tr9.
[0019]
The drain of the NMOS transistor Tr9 commonly connects the drain and gate of the PMOS transistor Tr5 and the gate of the PMOS transistor Tr7. The drain of the PMOS transistor Tr7 commonly connects the drain and gate of the NMOS transistor Tr11. The frequency control unit 14 uses the voltage signal at the commonly connected position as the frequency control signal 144 to the conductance value adjustment terminals of the

Gm cells

120 and 122 of the VCO 12 and the conductance value adjustment terminal of the Gm-C filter 20 shown in FIG. Output each. Further, the sources of the PMOS transistors Tr5 and Tr7 are connected to the line of the power supply _Vdd , and the sources of the NMOS transistors Tr9 and Tr11 are grounded.
[0020]
As shown in FIG. 1, the amplitude adjusting unit 16 is an amplifier having an amplitude adjusting function. The amplitude adjustment unit 16 includes three

current sources

160, 162, 164, a voltage comparison circuit 166, an amplification circuit 168, a smoothing filter 170, and a CMFB (Common-Mode Feed Back) circuit 172.
[0021]
The

current sources

160, 162, and 164 all have input terminals connected to the line of the power supply _Vdd . The output terminal of the current source 160 is commonly connected to the sources of the PMOS transistors Tr16, Tr18, Tr20 of the voltage comparison circuit 166.
[0022]
The voltage comparison circuit 166 includes PMOS transistors Tr16, Tr18, Tr20 and NMOS transistors Tr22, Tr24. The PMOS transistors Tr16 and Tr18 have their drains connected in common and are also connected to the drain and gate of the NMOS transistor Tr22. The drain of the PMOS transistor Tr20 is connected to the drain and gate of the NMOS transistor Tr24 and one end of the resistor 170a of the smoothing filter 170, respectively. The sources of the NMOS transistors Tr22 and Tr24 are grounded.
[0023]
The gate of the PMOS transistor Tr16 is connected to the output terminal of the current source 162 and the drain of the NMOS transistor Tr26 of the amplifier circuit 168. The gate of the PMOS transistor Tr18 is connected to the output terminal of the current source 164 and the drain of the NMOS transistor Tr28 of the amplifier circuit 168. A reference voltage signal 16a (V _ref2 ) representing a reference level of amplitude is supplied to the gate of the PMOS transistor Tr20 via the input terminal 30.
[0024]
The amplifier circuit 168 includes NMOS transistors Tr26, Tr28, and Tr30. The drains of the NMOS transistors Tr26 and Tr28 are connected as described above, and the sources of both transistors are commonly connected to the drain of the NMOS transistor Tr30. The output 12a of the VCO 12 is fed back to the gate of the NMOS transistor Tr26 via the input terminal 32. Further, the output 12b of the VCO 12 is fed back to the gate of the NMOS transistor Tr28 via the input terminal 34. The source of the NMOS transistor Tr30 is grounded. As will be described later, the amplification circuit 168 changes the amplification degree by increasing or decreasing the bias voltage applied to the NMOS transistor Tr30 according to the currents flowing through the

current sources

162 and 164, respectively. The amplifier circuit 168 outputs a signal corresponding to this change as a control signal via the (+) output terminal 36 and the (−) output terminal 38.
[0025]
The smoothing filter 170 has a simple resistance 170a and capacitor 170b. The resistor 170a has one end connected to the gate of the NMOS transistor Tr24 and the other end connected to one end of the capacitor 170b and the gate of the NMOS transistor Tr30. The other end of the capacitor 170b is grounded. A voltage supplied from the smoothing filter 170 to the gate of the NMOS transistor Tr30 is a bias voltage.
[0026]
In the CMFB circuit 172, the input terminal 172a and the output terminal of the current source 162, the gate of the PMOS transistor Tr16, the drain of the NMOS transistor Tr26 of the amplifier circuit 168, and the output terminal 36 are connected in common. In the CMFB circuit 172, the input terminal 172b and the output terminal of the current source 164, the gate of the PMOS transistor Tr18, the drain of the NMOS transistor Tr28 of the amplifier circuit 168, and the output terminal 38 are connected in common. Signals output from the

output terminals

36 and 38 from the amplitude adjustment unit 16 are applied to the

input terminals

172a and 172b of the CMFB circuit 172 as feedback input signals. A reference voltage signal 16b (V _ref1 ) is supplied to the CMFB circuit 172 via the input terminal 40 as a reference used for correcting the DC component.
[0027]
The CMFB circuit 172 compares the DC component, which is the average voltage of the two input signals, with the reference voltage 16b. The CMFB circuit 172 supplies the correction signal 18 corresponding to the comparison result to the

current adjustment terminals

162a and 164a of the

current sources

162 and 164. In the

current sources

162 and 164, the larger the applied voltage supplied to the current adjustment terminal, the smaller the output current amount, and the smaller the applied voltage, the larger the output current. In consideration of this tendency, the CMFB circuit 172 increases the voltage of the correction signal 18 when the DC component voltage is higher than the reference voltage 16b, and conversely, the voltage of the correction signal 18 when the DC component voltage is lower than the reference voltage 16b. Is output to lower. The CMFB circuit 172 adjusts the level of the DC component of the output voltage at the

current sources

162 and 164 to be the reference voltage 16b (V _ref1 ).
[0028]
In this way, the respective units are connected, and the frequency control unit 14 and the amplitude adjustment unit 16 are operated by dividing the frequency and the amplitude based on the input signals fed back from the VCO 12, respectively. This operation explanation focuses on how to solve the conventional problems. First, frequency control will be described. A frequency control signal 144 is applied to the VCO 12 from the frequency control unit 14 to the conductance value adjustment terminal. In the VCO 12, the

Gm cells

120 and 122 change the oscillation frequency by a change in conductance value (Gm value) according to the frequency control signal 144. The oscillation device 10 forms a feedback loop (PLL) in frequency control by returning the oscillated output signal 12a to the frequency control unit 14 again.
[0029]
The frequency control unit 14 is supplied with a feedback input signal 12a and a reference clock 12c from a master oscillator (not shown), for example. Here, the capacitance of the

capacitors

124a, 124b, 126a, 126b is C1, the frequency of the oscillation output is f, and the frequency f _{ref of the} reference clock. Further, when the angular frequency of the parameter used in the VCO 12 is ω and the amplification degree of the amplitude adjustment unit 16 is A _a , the loop gain G of the VCO 12 is expressed by the following equation
[0030]
[Expression 1]

Is calculated. The frequency f is given by equation (2)
[0031]
[Expression 2]

It is represented by
In this case, the amplification degree G _T of one cycle of the formula (3)
[0032]
[Equation 3]

Are in a relationship.
[0033]
The frequency control unit 14 performs frequency comparison and phase comparison in the phase comparator 140 of FIG. In the frequency comparison by the phase comparator 140, when the phase of the input signal 12a is delayed with respect to the reference clock 12c using the phase comparison, it is determined that the output voltage is in the direction of increasing and the PMOS transistor Tr1 is connected to the PMOS transistor Tr1. A frequency increase signal 14a for operating the PMOS transistor Tr1 is applied to the gate. The output voltage of the frequency increase signal 14a is proportional to the compared phase difference.
[0034]
Further, when the phase of the input signal 12a is advanced with respect to the reference clock 12c, it is determined that the output voltage is in the direction of decreasing, and the frequency decreasing signal 14b for operating the NMOS transistor Tr3 from the Down terminal to the gate of the NMOS transistor Tr3. Apply. In this case as well, the voltage output from the frequency drop signal 14b is proportional to the phase difference.
[0035]
Therefore, the loop filter 142 receives a signal 14c corresponding to one of up / down. In the loop filter 142, the signal 14c is smoothed and supplied to the gate of the NMOS transistor Tr9. In the NMOS transistor Tr9, the PMOS transistors Tr5 and Tr7 are operated by the bias voltage applied to the gate, and a voltage is generated at the gate of the NMOS transistor Tr11. That is, this voltage is the frequency control signal 144. The frequency control signal 144 is a voltage that changes in accordance with the comparison result of the phase comparator 140 described above. As shown in FIG. 2, when the frequency control signal 144 is supplied to the conductance value adjustment terminals of the

Gm cells

120 and 122, the conductance values (hereinafter referred to as Gm values) of the

Gm cells

120 and 122 change. The Gm value changes in the same direction according to the direction in which the frequency control signal 144 moves up and down.
[0036]
The Gm value is adjusted by the frequency control signal 144 supplied from the frequency control unit 14, and the frequency f of the VCO 12 becomes a frequency close to the reference clock f _ref . By repeating this operation, the frequency f of the VCO 12 becomes a desired frequency. In other words, the Gm value is determined by the frequency f and the capacitor capacitance (capacitance) C1, as can be seen from the equation (2). Even if the

capacitors

124a, 124b, 126a, and 126b deviate from the original design capacity due to the temperature characteristics and process conditions of the capacitors, the frequency control unit 14 is operated so as to be close to the reference clock f _ref by changing the frequency control signal 144 to the VCO 12 Since the Gm value is automatically adjusted when supplied to, the frequency output by the VCO 12 is guaranteed. As a result, the oscillation device 10 provides a VCO independent of temperature and process.
[0037]
Note that when adjusting the amplitude of the VCO 12, the amplitude is adjusted by the amplitude of the amplitude adjusting unit 16. As can be seen from this, the frequency control unit 14 does not have any parameters related to the amplitude adjustment unit 16 (see Equations (1) to (3)), so without changing the Gm value, The frequency can be controlled stably.
[0038]
In this embodiment, the frequency control signal 144 is supplied to the Gm-C filter 20. Although not shown, the Gm-C filter 20 has, for example, two filters using two Gm cells and a capacitor. The capacitances of the capacitors used for the two filters vary depending on the temperature and process conditions. This variation is equivalent to the variation of the capacitor value in the oscillation device 10. When the frequency control signal 144 is supplied to two built-in filters of the Gm-C filter 20, the Gm value is adjusted, so that each filter characteristic is compensated and the Gm-C filter 20 exhibits a tuning effect. Become.
[0039]
Next, output amplitude control of the VCO 12 will be described (see FIGS. 2, 4 and 5). As can be seen from the above equation, the output amplitude of the VCO 12 is unstable. For this reason, amplitude control is performed by the amplitude adjustment unit 14.
[0040]
Generally, the oscillation condition of the oscillator circuit is known to be the loop gain G _T is when one fold. Therefore, from equation (3), each condition in the present embodiment, when the amplification degree A _a is less than 3 (A _a <3) converges, when the amplification degree A _a is equal to 3 (A _a = 3) oscillator, When the gain A _a is a loop gain and the loop gain is larger than 3 (A _a > 3), divergence occurs.
[0041]
First, the DC component in the output signal of VCO 12 is examined. The two output signals of the VCO 12 are output with the same amplitude and different phases as shown by the solid line and the broken line in FIG. 4, and are also supplied to the CMFB circuit 172 as input signals. The voltage 30 of the DC component in this output signal indicates its level with a two-dot chain line. 4 indicates the reference voltage 16b (V _ref1 ) supplied to the CMFB circuit 172. The CMFB circuit 172 compares the DC component voltage in the output signal with the reference voltage V _ref1, and if the DC component voltage is lower than the reference voltage V _ref1 as shown in FIG. The correction signal 18 is output to the

current sources

162 and 164 at a voltage lower than the output voltage when the voltages V _ref1 are equal. The

current sources

162 and 164 increase the amount of current flowing according to the supplied correction signal 18 and increase the voltage level of the DC component.
[0042]
Also, as shown in FIG. 4 (b), when the voltage of the DC component is higher than the reference voltage V _ref1 , a higher correction signal 18 is output to the

current sources

162 and 164 than when both voltages are equal. In this case, the

current sources

162 and 164 reduce the amount of current flowing in accordance with the supplied correction signal 18 and reduce the voltage level of the DC component. By operating in this way, the DC component voltage and the reference voltage _Vref1 can be made substantially equal.
[0043]
Next, the AC component of VCO 12 will be examined (see Fig. 5). Here, it is assumed that the voltage level of the DC component is adjusted to the reference voltage V _ref1 . If the amplification degree A _a of the VCO 12 is set in advance to a value larger than 3, the output amplitude will continue to increase, and the amplitude will be adjusted. As the amplitude shown in FIG. 5 (a), when the amplitude of

input terminals

32, 34 supply the signal is less than the reference level V _ref2, the amount of current flowing in the PMOS transistor Tr20 is larger than PMOS transistors Tr16, Tr18 . As a result, the drain voltage of the NMOS transistor Tr24 increases. This high voltage tendency of the drain voltage also affects the bias voltage applied to the gate of the NMOS transistor Tr30 of the amplifier circuit 168 via the smoothing filter 170, and this bias voltage is also increased. Since the amplification degree of the amplifier circuit 168 increases, the amplitude of the output waveform from the

output terminals

36 and 38 also increases.
[0044]
Also, the amplitude in FIG. 5 (b) is larger than the reference level _Vref2 . At this time, the amount of current flowing through the PMOS transistor Tr20 is smaller than that of the PMOS transistors Tr16 and Tr18. As a result, the drain voltage of the NMOS transistor Tr24 is lowered. This low voltage tendency of the drain voltage also reduces the bias voltage applied to the gate of the NMOS transistor Tr30 of the amplifier circuit 168 via the smoothing filter 170. Since the amplification circuit 168 operates so as to reduce the amplification degree, the amplitude of the output waveform from the

output terminals

36 and 38 can be suppressed.
[0045]
By operating in this way, the amplitude adjustment unit 16 can keep the loop gain with respect to the output amplitude of the VCO 12 at 3 (see FIG. 6). As a result, the VCO 12 continues to oscillate at a constant amplitude. Can be made.
[0046]
In the present embodiment, the connection relation in which the voltage comparison of the voltage comparison circuit 166 is performed by the PMOS transistor is shown (see FIG. 1), but it is needless to say that the voltage comparison circuit 166 can also be configured by the NMOS transistor. Further, the amplifier circuit 168 may be configured as a PMOS transistor instead of an NMOS transistor.
[0047]
In the VCO 12, for the sake of simplicity, the capacitances of the two sets of capacitors are made equal and the loop gain is set to 3, and stable oscillation is performed. However, the present invention is not limited to this embodiment. A configuration for stable oscillation with a gain other than that can be used.
[0048]
By configuring as described above, a loop is formed so that frequency and amplitude control are performed separately, and the Gm value of the transconductance amplifier is adjusted according to the frequency control signal to stabilize the VCO oscillation. Can be done.
[0049]
Further, in the correction of the loop gain of the VCO, two first and second reference voltages are supplied, the voltage level of the DC component of the output signal is compared with the first reference voltage, and the DC voltage is compared with the first reference voltage. By correcting according to the level of the component, it can be determined to be substantially the same as the first reference voltage, and the waveform amplitude of the output signal is amplified according to the amplitude relative to the amplitude at the second reference voltage. By correcting the degree, the amplitude can be set to a desired value.
[0050]
Further, the VCO is performed based on the upper limit of the output amplitude, so that the circuit configuration can be simplified and the power consumption can be kept low.
[0051]
【The invention's effect】
Thus, according to the tuning circuit of the present invention, the oscillation output of the oscillating means is fed back to the frequency control means and the amplitude control means, and this is controlled according to the phase difference between the input signal fed back by the frequency control means and the reference frequency signal. The transconductance value is variably controlled based on the phase difference, and the direct current component corresponding to the comparison between the direct current component that is the average of the input voltage and the first reference voltage is controlled by the direct current level correction device of the amplitude control device. By correcting to be equal to the voltage, the DC component of the output voltage can be determined, and the output is corrected by correcting the amplification degree according to the magnitude of the amplitude with respect to the amplitude at the second reference voltage by the voltage comparison means. There is an effect that the amplitude can be set to a desired value. In addition, in this circuit, by detecting the upper limit of the output amplitude and controlling the amplitude, it is possible to avoid an unstable operation that has been likely to occur until the output and output amplitude of a predetermined frequency independently of each other. Simplification and low power consumption can be realized.
[Brief description of the drawings]
FIG. 1 is a circuit diagram of an amplitude adjustment unit in an oscillation device to which a tuning circuit of the present invention is applied.
FIG. 2 is a schematic block diagram of an oscillation device to which a tuning circuit of the present invention is applied.
3 is a circuit diagram showing a configuration and connection of a frequency control unit in FIG. 2;
4 is a diagram illustrating a relationship between an output amplitude of an amplitude adjustment unit in FIG. 3 and a reference level V _ref1 .
5 is a diagram showing the relationship between the output amplitude of the amplitude adjustment unit of FIG. 3 and reference levels V _ref1 and V _ref2 . FIG.
6 is a diagram showing the relationship between the output amplitude and loop gain of the VCO in FIG. 2. FIG.
[Explanation of symbols]
10 Oscillator
12 VCO
14 Frequency controller
16 Amplitude adjustment section
20 Gm-C filter
120, 122 Gm cell

Claims

An output signal of the circuit is fed back to the input side, and a control signal used for frequency tuning is output according to a difference between the signal and a reference frequency signal, and a predetermined frequency and a transconductance value corresponding to the control signal are output. In the tuning circuit for adjusting the output amplitude, the circuit includes:
Oscillating means for oscillating based on the transconductance value;
Frequency control means for generating a control signal to be output at a predetermined frequency based on a phase difference between an input signal obtained by feeding back an output signal from the oscillation means and a signal of the reference frequency;
Amplitude control means for detecting the upper limit of the output amplitude using the signal fed back from the oscillation means and controlling the amplitude,
The oscillation means controls the frequency control means and the amplitude control means independently of each other,
Further, the amplitude control means feeds back the output signal of the amplitude control means, and the direct current component of the output signal according to the comparison between the direct current component which is an average voltage in the fed back signal and the first reference voltage. DC level correction means for correcting
A tuning circuit comprising voltage comparing means for correcting the output amplitude in accordance with a magnitude relationship between an upper limit level of the output amplitude of the oscillating means and a second reference voltage.

2. The circuit according to claim 1, wherein the oscillating means includes first amplifying means based on the transconductance value;
A first capacitor connected to the output terminal of the first amplifying means;
Second amplification means based on the transconductance value;
A second capacitor connected to the input terminal of the second amplification means,
The amplitude control means controls the oscillation means in accordance with the output of the amplitude control means, and forms a loop by feeding back the output of the oscillation means to the input of the amplitude control means. circuit.

3. The circuit according to claim 2, wherein the oscillating means feeds back the output of the second amplifying means to the frequency control means as an output signal from the oscillating means to form a loop, and the frequency control means Detecting phase synchronization between the feedback input signal and the reference frequency signal, and outputting the control signal to the oscillating means according to the detection result,
The circuit is further connected to filter means for tuning filter characteristics in accordance with the transconductance value, and the control signal is supplied from the frequency control means to the filter means.