JP4537721B2 - Deposition method - Google Patents

Deposition method Download PDF

Info

Publication number
JP4537721B2
JP4537721B2 JP2004025322A JP2004025322A JP4537721B2 JP 4537721 B2 JP4537721 B2 JP 4537721B2 JP 2004025322 A JP2004025322 A JP 2004025322A JP 2004025322 A JP2004025322 A JP 2004025322A JP 4537721 B2 JP4537721 B2 JP 4537721B2
Authority
JP
Japan
Prior art keywords
film
forming method
film forming
metal
organic compound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004025322A
Other languages
Japanese (ja)
Other versions
JP2005213632A (en
Inventor
晃 古谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2004025322A priority Critical patent/JP4537721B2/en
Publication of JP2005213632A publication Critical patent/JP2005213632A/en
Application granted granted Critical
Publication of JP4537721B2 publication Critical patent/JP4537721B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

この発明は、成膜方法に関する。更に、具体的には、導電性物質と絶縁性物質とが混在する基板上に金属を含む薄膜を形成する方法に関するものである。   The present invention relates to a film forming method. More specifically, the present invention relates to a method for forming a thin film containing a metal over a substrate in which a conductive substance and an insulating substance are mixed.

近年の半導体装置においては、配線における信号伝搬の遅延が素子動作を律速している。従って、素子動作を高速化するため、配線におけるRC遅延を低減することが必要となっている。このため、絶縁膜材料としては、従来の絶縁膜材料であるSiOより誘電率の低い低誘電率(Low-k)絶縁膜を用いることが考えられ、また、配線材料としては抵抗率の低い材料を、用いることが考えられている。 In recent semiconductor devices, the delay of signal propagation in the wiring determines the element operation. Therefore, it is necessary to reduce the RC delay in the wiring in order to increase the device operation speed. For this reason, it is conceivable to use a low dielectric constant (Low-k) insulating film having a dielectric constant lower than that of SiO 2 which is a conventional insulating film material, and a low resistivity as a wiring material. It is contemplated to use materials.

現在、抵抗率の低い配線材料としては、具体的に、CuあるいはCu合金の適用が研究されている。Cuは、従来、配線材料として用いられてきたAlに比して、比抵抗が35%程低く、また、エレクトロマイグレーション耐性も高いことから、高集積化する半導体装置において、信頼性の高い配線材料として期待されている。   Currently, as a wiring material having a low resistivity, application of Cu or a Cu alloy is specifically studied. Cu has a specific resistance of about 35% lower than Al conventionally used as a wiring material and also has a high electromigration resistance. Therefore, a highly reliable wiring material in a highly integrated semiconductor device. As expected.

Cuを配線として用いる場合には、Cuの絶縁膜中への拡散防止、絶縁膜との密着性の改善、絶縁膜内部への酸化の進行防止等の観点から、絶縁膜とCuとの間に、バリアメタル膜を形成する手段が多用されている。一般に、バリアメタル膜としては、Ta、TaN等の単層膜あるいは積層膜が用いられ、成膜方法としては、スパッタ法が用いられている。   In the case of using Cu as a wiring, from the viewpoints of preventing diffusion of Cu into the insulating film, improving adhesion with the insulating film, preventing progress of oxidation into the insulating film, etc., between the insulating film and Cu. A means for forming a barrier metal film is frequently used. In general, a single-layer film or a laminated film of Ta, TaN or the like is used as the barrier metal film, and a sputtering method is used as the film formation method.

しかし、バリアメタル膜は、例えば、ビア底に存在することで、配線のエレクトロマイグレーション信頼性を低下させる。ここで、エレクトロマイグレーションは、配線に高密度の電流を流した場合に、Cuと電子が運動量を交換することで、Cuが電子の方向に拡散する現象である。即ち、バリアメタル膜がビア底部に存在することで、この拡散が途切れるため、Cuの空孔が形成され易くなる。   However, the presence of the barrier metal film at the bottom of the via, for example, reduces the electromigration reliability of the wiring. Here, electromigration is a phenomenon in which Cu and electrons diffuse in the direction of electrons when Cu and electrons exchange momentum when a high-density current is passed through the wiring. That is, since the barrier metal film is present at the bottom of the via, this diffusion is interrupted, so that Cu vacancies are easily formed.

また、一般に、Cuに比べて、高抵抗であり、ビア抵抗の増加の問題を生じる。特に、スパッタ法で形成するバリアメタル膜は、ビア底部においては、厚く形成され易く、従って、ビア抵抗は高くなり易い。   In general, the resistance is higher than that of Cu, resulting in an increase in via resistance. In particular, the barrier metal film formed by sputtering is easily formed thick at the bottom of the via, and therefore the via resistance tends to be high.

このような問題を解決するため、ビア底部にバリアメタル膜のない配線構造を形成する手法が考えられている。この配線構造を形成する場合、バリアメタル膜形成後、ビア底部のバリアメタル膜のみを選択的に除去する。そして、ビア底部に下層配線が露出した状態で、Cuの埋め込みを行う。ここで、ビア底のバリアメタル膜の除去方法としては、逆スパッタ等のイオン照射でバリアメタル膜をエッチ除去する手法が用いられる(例えば、特許文献1参照)。   In order to solve such a problem, a method of forming a wiring structure having no barrier metal film at the bottom of the via is considered. When this wiring structure is formed, only the barrier metal film at the bottom of the via is selectively removed after the barrier metal film is formed. Then, Cu is buried with the lower layer wiring exposed at the bottom of the via. Here, as a method of removing the barrier metal film at the bottom of the via, a technique of removing the barrier metal film by ion irradiation such as reverse sputtering is used (for example, see Patent Document 1).

特開平11−220023号公報Japanese Patent Laid-Open No. 11-220023

しかし、デュアルダマシン法によりCu配線を形成する場合に、ビア底のバリアメタル膜のみを、イオン照射によりエッチ除去することは困難である。即ち、デュアルダマシン法においては、ビアと溝とを形成した後に、バリアメタル膜の成膜を行うため、バリアメタル膜除去の際には、ビア底部と同時に、溝底部に露出するバリアメタル膜をも除去してしまうことが考えられる。   However, when forming the Cu wiring by the dual damascene method, it is difficult to etch away only the barrier metal film at the bottom of the via by ion irradiation. That is, in the dual damascene method, the barrier metal film is formed after the via and the trench are formed. Therefore, when removing the barrier metal film, the barrier metal film exposed to the bottom of the trench is removed simultaneously with the bottom of the via. May also be removed.

また、ビア底部のバリアメタル膜除去の際に、逆スパッタ等の手法を用いると、下層配線に用いられたCuが同時にスパッタされる。そして、スパッタされたCuは、ビア底のバリアメタル膜が薄い箇所に打ち込まれて、配線特性を劣化させることが考えられる。   Further, when a technique such as reverse sputtering is used for removing the barrier metal film at the bottom of the via, Cu used for the lower layer wiring is sputtered simultaneously. The sputtered Cu may be implanted into a portion where the barrier metal film at the bottom of the via is thin to deteriorate the wiring characteristics.

更に、上述のように、バリアメタル膜形成後に、ビア底のバリアメタル膜のみを、選択的に除去する場合、マスクを形成した後、イオン照射等を行う必要があり、工程数が増加し、半導体装置の生産性を低下させることが考えられる。   Furthermore, as described above, when only the barrier metal film at the bottom of the via is selectively removed after the barrier metal film is formed, it is necessary to perform ion irradiation after forming the mask, which increases the number of processes, It is conceivable to reduce the productivity of the semiconductor device.

本発明は、上述のような問題を解決し、絶縁膜に接する部分にのみ選択的にバリアメタル膜を形成する成膜方法を提供するものである。   The present invention solves the above-described problems and provides a film forming method in which a barrier metal film is selectively formed only on a portion in contact with an insulating film.

この発明の成膜方法は、導電性物質と絶縁性物質とが混在する試料基板の前記絶縁物質上にのみ選択的に金属を含む膜を成膜する成膜方法において、
前記導電性物質上に、有機化合物を吸着させる有機化合物吸着工程と、
前記絶縁性物質上に、前記金属を含む有機金属化合物を吸着させる有機金属化合物吸着工程と、
前記導電性物質上に吸着した前記有機化合物を脱離させ、かつ、前記絶縁性物質上に付着した前記有機金属化合物を還元して前記金属を含む膜を析出する還元剤を供給する還元剤供給工程と、
を備えるものである。
A film forming method of the present invention is a film forming method for selectively forming a film containing a metal only on the insulating material of a sample substrate in which a conductive material and an insulating material are mixed.
An organic compound adsorption step of adsorbing an organic compound on the conductive material;
An organometallic compound adsorption step of adsorbing the organometallic compound containing the metal on the insulating material;
The conductive material of the organic compound adsorbed onto desorbed, and the insulating said material on adhering to by reducing organometallic compound to deposit a film containing the metal, a reducing agent supplying a reducing agent A supply process;
Is provided.

この発明においては、導電性物質と絶縁性物質とが混在する試料基板に、有機化合物、有機金属化合物を順に供給する。これにより、導電性物質上には、有機化合物を吸着させ、絶縁性物質上には、有機金属化合物を吸着させることができる。その後、還元剤の供給により、絶縁性物質上にのみ金属を含む膜を析出させることができる。従って、この方法により、絶縁性物質上にのみ、選択的に、金属を含む膜を形成することができる。   In this invention, an organic compound and an organometallic compound are sequentially supplied to a sample substrate in which a conductive substance and an insulating substance are mixed. Thereby, an organic compound can be adsorbed on the conductive material, and an organometallic compound can be adsorbed on the insulating material. Thereafter, a film containing a metal can be deposited only on the insulating material by supplying the reducing agent. Therefore, a metal-containing film can be selectively formed only on the insulating material by this method.

以下、図面を参照してこの発明の実施の形態について説明する。なお、各図において、同一または相当する部分には同一符号を付してその説明を簡略化ないし省略する。   Embodiments of the present invention will be described below with reference to the drawings. In the drawings, the same or corresponding parts are denoted by the same reference numerals, and the description thereof is simplified or omitted.

この発明においては、試料基板上に、金属又は金属化合物の原子又は分子の単層膜を形成することを繰り返して、所望の膜厚の金属又は金属化合物膜を成膜する気相単原子層成長法を応用したものであり、試料基板上の導電性物質よりも導電性が低い金属又は金属化合物膜を形成する。   In this invention, vapor phase monoatomic layer growth is performed by repeatedly forming a single layer film of metal or metal compound atoms or molecules on a sample substrate to form a metal or metal compound film having a desired film thickness. A metal or metal compound film having a conductivity lower than that of the conductive material on the sample substrate is formed.

具体的には、導電性物質と絶縁性物質とが混在する試料基板上に、まず、有機化合物を供給する。これにより、有機化合物は、導電性物質上にのみ吸着する。ここで、有機化合物が、導電性物質上にのみ吸着するのは、導電性物質との電子の授受が容易だからである。   Specifically, an organic compound is first supplied onto a sample substrate in which a conductive material and an insulating material are mixed. As a result, the organic compound is adsorbed only on the conductive material. Here, the organic compound is adsorbed only on the conductive substance because it is easy to exchange electrons with the conductive substance.

次に、金属元素を含む有機金属化合物を供給する。ここで、先に供給する有機化合物は、この有機金属化合物に含まれる金属を除く元素で構成される有機物との反応性が低いものを用いる。このような有機化合物を予め、導電性物質上に吸着させておくことにより、有機金属化合物を供給しても、導電性物質上には吸着せず、絶縁性物質上にのみに、有機金属化合物を吸着させることができる。   Next, an organometallic compound containing a metal element is supplied. Here, as the organic compound to be supplied first, an organic compound having low reactivity with an organic substance composed of an element excluding a metal contained in the organometallic compound is used. By adsorbing such an organic compound on the conductive material in advance, even if the organometallic compound is supplied, it does not adsorb on the conductive material, but only on the insulating material. Can be adsorbed.

その後、還元剤を供給する。ここで用いる還元剤は、導電性物質上に吸着した有機化合物を脱離させ、かつ、絶縁性物質上に吸着した有機金属化合物を還元し、有機金属化合物に含まれる金属元素を含む物質を析出する。これにより、絶縁性物質上にのみ、金属元素を含む化合物からなる単層膜が形成される。このような工程を繰り返すことにより、絶縁性物質上にのみ、金属を含む膜を形成することができる。   Thereafter, a reducing agent is supplied. The reducing agent used here desorbs the organic compound adsorbed on the conductive substance, reduces the organometallic compound adsorbed on the insulating substance, and deposits the substance containing the metal element contained in the organometallic compound. To do. Thus, a single layer film made of a compound containing a metal element is formed only on the insulating material. By repeating such steps, a metal-containing film can be formed only on the insulating material.

実施の形態1.
図1は、この発明の実施の形態1における成膜方法により成膜した試料基板を説明するための断面模式図である。
図1に示すように、実施の形態1における試料基板において、Si基板2上には、Cu膜4と、Si酸化膜6とが形成されている。また、Si酸化膜6上には、膜厚約1nmのTaN膜8が形成される。
Embodiment 1 FIG.
FIG. 1 is a schematic cross-sectional view for explaining a sample substrate formed by the film forming method according to Embodiment 1 of the present invention.
As shown in FIG. 1, in the sample substrate in the first embodiment, a Cu film 4 and a Si oxide film 6 are formed on a Si substrate 2. On the Si oxide film 6, a TaN film 8 having a thickness of about 1 nm is formed.

図2は、この発明の実施の形態1における成膜方法について説明するためのフロー図である。また、図3〜図6は、この発明の実施の形態1における成膜過程における状態を説明するための断面模式図である。
以下、図1〜6を参照して、この発明の実施の形態1における成膜方法について説明する。
FIG. 2 is a flowchart for explaining the film forming method according to Embodiment 1 of the present invention. 3 to 6 are schematic cross-sectional views for explaining states in the film forming process according to the first embodiment of the present invention.
Hereinafter, a film forming method according to Embodiment 1 of the present invention will be described with reference to FIGS.

図3に示すように、試料基板において、Si基板2上には、導電性物質としてCu膜4が形成され、絶縁性物質として、Si酸化膜6が形成されている。このような試料基板を約150度〜350度の温度に保つ。   As shown in FIG. 3, in the sample substrate, on the Si substrate 2, a Cu film 4 is formed as a conductive material, and a Si oxide film 6 is formed as an insulating material. Such a sample substrate is maintained at a temperature of about 150 to 350 degrees.

ここで、ジメチルアミン(HN(CH)とアルゴン(Ar)とを、約0.2〜約1秒間供給する(ステップS2)。これにより、図4に示すように、メチルアミノ基(NC)12が、Cu膜4上にのみ選択的に吸着される。ここで、Cu膜4上のみに吸着するのは、導電性物質であるCuとの電子の授受が容易だからである。その後、アルゴンのみを、約0.2〜約1秒間供給して、試料基板上の余分なジメチルアミンを除去する(ステップS4)。 Here, dimethylamine (HN (CH 3) 2) and the argon (Ar), to supply about 0.2 to about 1 second (step S2). Thereby, as shown in FIG. 4, the methylamino group (NC 2 H 5 ) 12 is selectively adsorbed only on the Cu film 4. Here, it adsorbs only on the Cu film 4 because it is easy to exchange electrons with Cu, which is a conductive material. Thereafter, only argon is supplied for about 0.2 to about 1 second to remove excess dimethylamine on the sample substrate (step S4).

次に、ペンタジメチルアミノタンタル(Ta[N(CH)とアルゴンとを、約0.2〜約1秒間供給する(ステップS6)。このとき、供給する原料の温度は、約60度〜100度とする。これにより、図5に示すように、Si酸化膜6上にのみ、TaとN(CHとを含む化合物14が吸着される。なお、Cu膜4上には、ペンタジメチルアミノタンタルとの反応性が低いメチルアミノ基12が吸着されているため、Cu膜4上には吸着されない。その後、アルゴンのみを、約0.2〜約1秒間供給して、試料基板上の余分なペンタジメチルアミノタンタルを除去する(ステップS8)。 Next, pentadimethylamino tantalum (Ta [N (CH 3 ) 2 ] 5 ) and argon are supplied for about 0.2 to about 1 second (step S6). At this time, the temperature of the raw material to be supplied is about 60 to 100 degrees. As a result, as shown in FIG. 5, the compound 14 containing Ta and N (CH 3 ) 2 is adsorbed only on the Si oxide film 6. Since the methylamino group 12 having low reactivity with pentadimethylaminotantalum is adsorbed on the Cu film 4, it is not adsorbed on the Cu film 4. Thereafter, argon alone is supplied for about 0.2 to about 1 second to remove excess pentadimethylamino tantalum on the sample substrate (step S8).

次に、図6に示すように、アンモニア(NH)16を、約0.2〜約1秒間供給する(ステップS10)。ここで供給されたアンモニア16は、Si酸化膜6上に吸着したTaとN(CHとを含む化合物14と反応し、TaNを析出する。一方、Cu膜4上に吸着したメチルアミノ基12を脱離させる。これにより、Si酸化膜6上にのみ原子単層レベルの薄いTaN膜8を形成することができる。その後、アルゴンを、約0.2〜約1秒間供給し、余分なアンモニア16を除去する(ステップS12)。 Next, as shown in FIG. 6, ammonia (NH 3 ) 16 is supplied for about 0.2 to about 1 second (step S10). The ammonia 16 supplied here reacts with the compound 14 containing Ta and N (CH 3 ) 2 adsorbed on the Si oxide film 6 to precipitate TaN. On the other hand, the methylamino group 12 adsorbed on the Cu film 4 is desorbed. Thereby, the thin TaN film 8 at the atomic single layer level can be formed only on the Si oxide film 6. Thereafter, argon is supplied for about 0.2 to about 1 second to remove excess ammonia 16 (step S12).

以上のように、ジメチルアミンとアルゴンの供給(ステップS2)、アルゴンの供給(ステップS4)、ペンタジメチルアミノタンタルとアルゴンの供給(ステップS6)、アルゴンの供給(ステップS8)、アンモニアの供給(ステップS10)、アルゴンの供給(ステップS12)の工程からなるサイクルを約10〜50回程度繰り返し行うことにより、単層のTaN膜が重ねて形成され、膜厚約1nmのTaN膜8を、Si酸化膜6上にのみ形成することができる。 As described above, supply of dimethylamine and argon (step S2), supply of argon (step S4), supply of pentadimethylaminotantalum and argon (step S6), supply of argon (step S8), supply of ammonia (step) S10), by repeating the cycle consisting of argon supply (step S12) about 10 to 50 times, a single TaN film is formed to overlap, and a TaN film 8 having a thickness of about 1 nm is formed by Si oxidation. It can be formed only on the film 6.

以上説明したように、この実施の形態1によれば、まず、試料基板に、有機化合物であるジメチルアミンを供給し、エチルアミノ基12を吸着させる。これにより、次に供給される有機金属化合物であるペンタジメチルアミノタンタルは、Cu膜4上には吸着せず、Si基板6上にのみ吸着する。従って、その後にアンモニアを供給しても、Cu膜4上では、金属化合物は析出されず、Si酸化膜6上にのみTaN膜を形成することができる。 As described above, according to the first embodiment, first, dimethylamine, which is an organic compound, is supplied to a sample substrate to adsorb the ethylamino group 12. Thereby, pentadimethylamino tantalum, which is an organometallic compound to be supplied next, does not adsorb on the Cu film 4 but adsorbs only on the Si substrate 6. Therefore, even if ammonia is subsequently supplied, no metal compound is deposited on the Cu film 4, and a TaN film can be formed only on the Si oxide film 6.

また、実施の形態1において説明した方法によれば、イオン照射による逆スパッタなどを行うことなく、絶縁膜であるSi酸化膜6上にのみに、選択的に成膜を行うことができる。従って、より確実かつ容易にTaN膜を成膜することができる。   Further, according to the method described in the first embodiment, the film can be selectively formed only on the Si oxide film 6 which is an insulating film without performing reverse sputtering by ion irradiation. Therefore, the TaN film can be formed more reliably and easily.

なお、実施の形態1においては、ジメチルアミンを用いる場合について説明した。しかし、この発明において、有機化合物として用いる材料は、ジメチルアミンに限るものではなく、例えば、エチルアジド(C)、ジメチルヒトラジン(HNN(CH)、ジエチルアミン(HN(C)、トリメチルアミン(N(CH)、トリエチルアミン(N(C)、トリメチルシラン(HSi(CH)、テトラメチルシラン(Si(CH)、トリエチルシラン(HSi(C)、テトラエチルシラン(Si(C)等、他の有機化合物を用いるものであってもよい。 In the first embodiment, the case where dimethylamine is used has been described. However, in the present invention, the material used as the organic compound is not limited to dimethylamine. For example, ethyl azide (C 2 H 5 N 3 ), dimethylhumanrazine (H 2 NN (CH 3 ) 2 ), diethylamine (HN ( C 2 H 5) 2), trimethylamine (N (CH 3) 3) , triethylamine (N (C 2 H 5) 3), trimethylsilane (HSi (CH 3) 3) , tetramethylsilane (Si (CH 3) 4 ), triethylsilane (HSi (C 2 H 5 ) 3 ), tetraethylsilane (Si (C 2 H 5 ) 4 ), or other organic compounds may be used.

また、実施の形態1においては、有機金属化合物としてペンタジメチルアミノタンタルを用いる場合について説明した。しかし、この発明において、有機金属化合物は、これに限るものではなく、例えば、テルブチルイミドトリスヂメチルアミドタンタル([CN)TaN(C))、ペンタジエチルアミノタンタル(Ta[N(C)等、他の有機金属化合物を用いた物であってもよい。 In the first embodiment, the case where pentadimethylaminotantalum is used as the organometallic compound has been described. However, in the present invention, the organometallic compound is not limited to this. For example, terbutylimide trisdimethylamido tantalum ([C 2 H 5 ] 2 N) 3 TaN (C 4 H 9 )), pentadiethylamino tantalum (Ta [N (C 2 H 5) 2] 5) or the like, may be those with other organometallic compounds.

また、実施の形態1においては、TaN膜8を形成する場合について説明した。しかし、この発明において、金属を含む膜は、TaN膜に限るものではなく、他の金属を含む膜であってもよい。この場合、他の金属を含む有機金属化合物を供給すればよい。具体的に、例えば、有機金属化合物に含まれる金属は、タンタル(Ta)の他に、TiやZr等であってもよい。即ち、この場合、TiNやZrN等を絶縁膜上に形成することができる。Tiを含む有機金属化合物としては、必ずしもこれに限るものではないが、例えば、テトラキスジメチルアミノチタニウム(Ti[N(CH)や、テトラキスジエチルアミノチタニウム(Ti[N(C)等が考えられる。また、Zrを含む有機金属化合物としては、必ずしもこれに限るものではないが、テトラキスジメチルア
ミノジルコニウム(Zr[N(CH)や、テトラキスジエチルアミノジルコニウム(Zr[N(C)等が考えられる。
In the first embodiment, the case where the TaN film 8 is formed has been described. However, in the present invention, the film containing metal is not limited to the TaN film, and may be a film containing other metal. In this case, an organometallic compound containing another metal may be supplied. Specifically, for example, the metal contained in the organometallic compound may be Ti, Zr, or the like in addition to tantalum (Ta). That is, in this case, TiN, ZrN, or the like can be formed on the insulating film. The organometallic compound containing Ti is not necessarily limited to this. For example, tetrakisdimethylaminotitanium (Ti [N (CH 3 ) 2 ] 4 ) or tetrakisdiethylaminotitanium (Ti [N (C 2 H 5 ) 2 ] 4 ) etc. are conceivable. In addition, the organometallic compound containing Zr is not necessarily limited to this, but tetrakisdimethylaminozirconium (Zr [N (CH 3 ) 2 ] 4 ) or tetrakisdiethylaminozirconium (Zr [N (C 2 H 5). ) 2 ] 4 ) etc. are conceivable.

また、実施の形態1においては、還元剤として、アンモニアを用いる場合について説明した。しかし、この発明において還元剤は、アンモニアに限るものではない。この発明においては、還元剤は、導電性物質上に吸着した有機化合物を脱離し、かつ、絶縁性物質上に吸着した有機金属化合物を還元して金属を含む物質を析出するものであればよく、例えば、アンモニアの他に、ヒドラジン(N)あるいは水素ラジカル等を用いることが考えられる。なお、必ずしもこれに限るものではないが、水素ラジカルを用いる場合には、例えば、He/Hプラズマ等により還元剤の供給を行うことが考えられる。 In the first embodiment, the case where ammonia is used as the reducing agent has been described. However, in this invention, the reducing agent is not limited to ammonia. In the present invention, the reducing agent may be any agent that desorbs the organic compound adsorbed on the conductive substance and deposits the metal-containing substance by reducing the organometallic compound adsorbed on the insulating substance. For example, it is conceivable to use hydrazine (N 2 H 4 ) or a hydrogen radical in addition to ammonia. Although not necessarily limited to this, when hydrogen radicals are used, it is conceivable to supply the reducing agent using, for example, He / H 2 plasma.

また、実施の形態1においては、試料基板に、導電性物質としてCu膜4が形成され、絶縁性物質としてSi酸化膜6が形成されている場合について説明した。しかし、この発明において、試料基板はこれに限るものではなく、他の導電性物質と他の絶縁性物質とを混在させたものであってもよい。   In the first embodiment, the case where the Cu film 4 is formed as the conductive material and the Si oxide film 6 is formed as the insulating material on the sample substrate has been described. However, in the present invention, the sample substrate is not limited to this, and may be a mixture of another conductive substance and another insulating substance.

また、この発明において、成膜温度等の成膜条件は、実施の形態1において説明した条件に限定されるものではない。但し、例えば、有機化合物や有機金属化合物の供給の際には、熱分解反応による析出が生じない程度の温度に保つことが好ましい。また、実施の形態1においては、TaN膜成膜のための各工程(ステップS2〜S12)を、約10〜50回程度繰り返す場合について説明した。しかし、この発明はこれに限るものではない。繰り返し回数等は、温度や形成する膜厚を考慮して、適宜決定すればよい。   In the present invention, the film formation conditions such as the film formation temperature are not limited to the conditions described in the first embodiment. However, for example, when supplying an organic compound or an organometallic compound, it is preferable to maintain the temperature at such a level that precipitation due to a thermal decomposition reaction does not occur. Moreover, in Embodiment 1, the case where each process (steps S2-S12) for TaN film formation was repeated about 10 to 50 times was demonstrated. However, the present invention is not limited to this. The number of repetitions may be appropriately determined in consideration of the temperature and the film thickness to be formed.

実施の形態2.
図7は、この発明の実施の形態2における半導体装置を説明するための断面模式図である。
図7に示すように、実施の形態2において形成する半導体装置は、デュアルダマシン法により形成した配線構造を有するものである。また、実施の形態2においては、この配線構造におけるバリアメタル膜の形成の際に、この発明における成膜方法を適用して用いている。
Embodiment 2. FIG.
FIG. 7 is a schematic sectional view for illustrating the semiconductor device according to the second embodiment of the present invention.
As shown in FIG. 7, the semiconductor device formed in Embodiment 2 has a wiring structure formed by a dual damascene method. In the second embodiment, when the barrier metal film is formed in this wiring structure, the film forming method according to the present invention is applied.

図7に示すように、実施の形態2の半導体装置においては、基板22に、Cu配線24が形成されている。基板22には、必要に応じて、ゲート電極、層間絶縁膜、配線層等(図示せず)が形成されている。また、基板22上には、低誘電率膜26が形成されている。また、低誘電率膜26には、低誘電率膜26を貫通し、Cu配線24に接続する、Cu配線28が形成されている。Cu配線28は、デュアルダマシン構造を有する。即ち、Cu配線28は、低誘電率膜26を貫通するように形成されたビア30及び溝32内部に、TiN膜34が形成され、更に、Cuシード膜36をシード膜として、Cu38が埋め込まれて構成されている。   As shown in FIG. 7, in the semiconductor device of the second embodiment, a Cu wiring 24 is formed on the substrate 22. A gate electrode, an interlayer insulating film, a wiring layer, etc. (not shown) are formed on the substrate 22 as necessary. A low dielectric constant film 26 is formed on the substrate 22. In addition, a Cu wiring 28 that penetrates the low dielectric constant film 26 and is connected to the Cu wiring 24 is formed in the low dielectric constant film 26. The Cu wiring 28 has a dual damascene structure. That is, in the Cu wiring 28, a TiN film 34 is formed inside the via 30 and the groove 32 formed so as to penetrate the low dielectric constant film 26, and Cu 38 is embedded using the Cu seed film 36 as a seed film. Configured.

図8は、実施の形態2における半導体装置の製造方法を説明するためのフロー図である。また、図9〜図13は、実施の形態2の半導体装置の製造過程における状態を説明するための断面模式図である。
以下、図7〜図13を用いて、この発明の実施の形態2における半導体装置の製造方法について説明する。
FIG. 8 is a flowchart for explaining the method for manufacturing a semiconductor device in the second embodiment. 9 to 13 are schematic cross-sectional views for explaining states in the manufacturing process of the semiconductor device of the second embodiment.
A method for manufacturing a semiconductor device according to the second embodiment of the present invention will be described below with reference to FIGS.

まず、図9に示すように、Cu配線24の形成された基板22に、低誘電率膜26を形成し、低誘電率膜26に、Cu配線24の表面を露出するようにビア30及び溝32を形成する(ステップS22)。   First, as shown in FIG. 9, a low dielectric constant film 26 is formed on a substrate 22 on which a Cu wiring 24 is formed, and vias 30 and grooves are exposed on the low dielectric constant film 26 so that the surface of the Cu wiring 24 is exposed. 32 is formed (step S22).

次に、基板22を約150〜350度の温度に保ち、ジメチルアミン(HN(CH)と窒素(N)とを供給する(ステップS24)。これにより、図10に示すように、ビア30底部において露出するCu配線24表面に、メチル基42が単分子層レベルで薄く吸着する。その後、窒素を供給して、余分なジメチルアミンを除去する(ステップS26)。 Next, the substrate 22 is maintained at a temperature of about 150 to 350 degrees, and dimethylamine (HN (CH 3 ) 2 ) and nitrogen (N 2 ) are supplied (step S24). As a result, as shown in FIG. 10, the methyl groups 42 are thinly adsorbed on the surface of the Cu wiring 24 exposed at the bottom of the via 30 at the monomolecular layer level. Thereafter, nitrogen is supplied to remove excess dimethylamine (step S26).

次に、テトラキスジメチルアミノチタニウム(Ti[N(CH)と窒素とを供給する(ステップS28)。ここでは、この原料を、室温と同程度〜約50度程度に加熱して、窒素と共に供給する(バブリング)か、あるいは、気化器を用いた液体搬送供給により供給を行う。これにより、図11に示すように、ビア30及び溝32内壁を含む低誘電率膜26の露出する部分に、Tiと(Cとを含む化合物44が単分子層レベルで薄く吸着する。なお、この際、ビア30底部には、ジメチルアミン42が吸着されているため、ビア30底部には、テトラメチルアミノチタニウムは吸着しない。その後、窒素を供給し、余分な、テトラキスジメチルアミノチタニウムを除去する(ステップS30)。 Next, tetrakisdimethylaminotitanium (Ti [N (CH 3 ) 2 ] 4 ) and nitrogen are supplied (step S28). Here, the raw material is heated to about the same temperature as room temperature to about 50 degrees and supplied together with nitrogen (bubbling), or is supplied by liquid conveyance supply using a vaporizer. As a result, as shown in FIG. 11, the compound 44 containing Ti and (C 2 H 5 ) 2 is thinned at the monomolecular layer level on the exposed portion of the low dielectric constant film 26 including the inner walls of the via 30 and the groove 32. Adsorb. At this time, since dimethylamine 42 is adsorbed on the bottom of the via 30, tetramethylaminotitanium is not adsorbed on the bottom of the via 30. Thereafter, nitrogen is supplied to remove excess tetrakisdimethylaminotitanium (step S30).

次に、図12に示すように、アンモニア(NH)46を供給する(ステップS32)。これにより、アンモニア46は、低誘電率膜26表面に吸着したTiと(Cとを含む化合物44を還元し、TiNを析出する。これにより、ビア30及び溝32内壁を含めて、低誘電率膜26の露出する部分に、分子層レベルの薄いTiN膜が形成される。また、このとき、ビア30底部に吸着したメチル基42は、アンモニア46により脱離される。その後、窒素を供給し、余分な、アンモニアを除去する(ステップS34)。 Next, as shown in FIG. 12, ammonia (NH 3 ) 46 is supplied (step S32). Thereby, the ammonia 46 reduces the compound 44 containing Ti and (C 2 H 5 ) 2 adsorbed on the surface of the low dielectric constant film 26, and precipitates TiN. Thereby, a thin TiN film at the molecular layer level is formed on the exposed portion of the low dielectric constant film 26 including the via 30 and the inner wall of the groove 32. At this time, the methyl group 42 adsorbed on the bottom of the via 30 is desorbed by the ammonia 46. Thereafter, nitrogen is supplied to remove excess ammonia (step S34).

その後、TiN膜が、バリアメタル膜として必要な膜厚になるまで、上述したような、単分子層レベルのTiN膜の形成工程、即ち、ジメチルアミンと窒素との供給、窒素の供給、テトラキスジメチルアミノチタニウムと窒素との供給、窒素の供給、アンモニアの供給、窒素の供給の工程(ステップS24〜S34)を繰り返し行う。   Thereafter, until the TiN film reaches the required thickness as a barrier metal film, a monolayer TiN film forming process as described above, that is, supply of dimethylamine and nitrogen, supply of nitrogen, tetrakisdimethyl The steps of supplying aminotitanium and nitrogen, supplying nitrogen, supplying ammonia, and supplying nitrogen (steps S24 to S34) are repeated.

TiN膜34が所望の膜厚に形成された後、図13に示すように、Cuシード膜36を形成する(ステップS36)。その後、Cuシード膜36をシード膜として、電解めっき法により、Cu38の埋め込みを行う(ステップS38)。更に、CMP(Chemical Mechanical Polishing)による平坦化を行い(ステップS40)、図7に示すようなデュアルダマシン構造を有する配線構造が形成される。
その後、必要に応じて、絶縁膜の形成、配線の形成等を行い、多層配線構造を有する半導体装置が形成される。
After the TiN film 34 is formed to a desired thickness, a Cu seed film 36 is formed as shown in FIG. 13 (step S36). Thereafter, Cu 38 is embedded by electrolytic plating using the Cu seed film 36 as a seed film (step S38). Further, planarization by CMP (Chemical Mechanical Polishing) is performed (step S40), and a wiring structure having a dual damascene structure as shown in FIG. 7 is formed.
Thereafter, if necessary, an insulating film, a wiring, and the like are formed to form a semiconductor device having a multilayer wiring structure.

以上説明したように、実施の形態2においては、まず、有機化合物として、ジメチルアミン42をCu配線上にのみを吸着させる。これにより、後に供給されるTiと(Cとを含む化合物44は、Cu配線24上には吸着せず、低誘電率膜26が露出する部分にのみ吸着する。従って、このあと、還元剤として、アンモニアが供給されても、TiN膜が析出されるのは、低誘電率膜26の表面のみとなる。従って、Cu配線24上には、バリアメタル膜(TiN膜34)が形成されない状態で、Cuの埋め込みを行うことができる。即ち、ビア30底部においては、下層配線であるCu配線24と、ビア30に埋め込まれたCuとが直接接する。従って、エレクトロマイグレーションによる配線形状の劣化を抑えた信頼性の高い配線構造を得ることができる。 As described above, in the second embodiment, first, dimethylamine 42 is adsorbed only on the Cu wiring as the organic compound. Thereby, the compound 44 containing Ti and (C 2 H 5 ) 2 supplied later is not adsorbed on the Cu wiring 24 but adsorbed only on the portion where the low dielectric constant film 26 is exposed. Therefore, after that, even if ammonia is supplied as a reducing agent, the TiN film is deposited only on the surface of the low dielectric constant film 26. Therefore, Cu can be embedded on the Cu wiring 24 without forming a barrier metal film (TiN film 34). That is, at the bottom of the via 30, the Cu wiring 24 that is the lower layer wiring and the Cu embedded in the via 30 are in direct contact. Therefore, it is possible to obtain a highly reliable wiring structure in which deterioration of the wiring shape due to electromigration is suppressed.

また、実施の形態2においては、従来のように、逆スパッタによるバリアメタル膜の除去を行わない。従って、溝32底部に露出する低誘電率膜26には、TiN膜34が形成され、除去されることなくそのままバリアメタル膜として機能させることができる。従って、溝32底部における、低誘電率膜26中へのCuの拡散を抑えることができる。   In the second embodiment, the barrier metal film is not removed by reverse sputtering as in the prior art. Therefore, the TiN film 34 is formed on the low dielectric constant film 26 exposed at the bottom of the trench 32, and can be directly functioned as a barrier metal film without being removed. Therefore, the diffusion of Cu into the low dielectric constant film 26 at the bottom of the groove 32 can be suppressed.

また、実施の形態2においては、バリアメタル膜形成後に、逆スパッタによるビア底部のバリアメタル膜の除去工程を行う必要がない。従って、半導体装置の生産性の向上を図ることができる。   Further, in the second embodiment, it is not necessary to perform a removal process of the barrier metal film at the via bottom by reverse sputtering after the barrier metal film is formed. Accordingly, the productivity of the semiconductor device can be improved.

なお、実施の形態2においては、バリアメタル膜として、TiN膜34を形成する場合について説明した。しかし、この発明においてバリアメタル膜は、TiN膜に限るものではなく、例えば、TaN膜、ZrN膜等を形成するものであってもよい。また、バリアメタル膜は、金属化合物の単層膜に限るものではなく、TaとTaN、TiとTiN、ZrとZrNといった、積層構造を有するものであっても良い。なお、バリアメタル膜形成の際に用いる有機金属化合物、有機化合物、還元剤等の説明は、実施の形態1に説明したのと同様であるから説明を省略する。   In the second embodiment, the case where the TiN film 34 is formed as the barrier metal film has been described. However, in the present invention, the barrier metal film is not limited to the TiN film, and may be, for example, a TaN film, a ZrN film, or the like. The barrier metal film is not limited to a single layer film of a metal compound, and may have a laminated structure such as Ta and TaN, Ti and TiN, and Zr and ZrN. Note that descriptions of the organometallic compound, the organic compound, the reducing agent, and the like used when forming the barrier metal film are the same as those described in Embodiment 1, and thus the description thereof is omitted.

また、実施の形態2においては、デュアルダマシン構造を有するCu配線28を形成する場合について説明した。この実施の形態2において説明した方法を用いれば、溝32底部に露出する低誘電率膜26上にも確実にバリアメタル膜を形成し、一方、ビア30底部においては、バリアメタル膜を成膜しないようにすることができる。従って、特に、デュアルダマシン法による配線特性の向上には有効である。しかし、この発明は、デュアルダマシン法においてのみ用いるものではなく、導電性材料と絶縁性材料とが混在する基板上の、絶縁性材料上にのみ金属を有する薄膜を形成する必要がある場合に、適用することができる。   In the second embodiment, the case where the Cu wiring 28 having the dual damascene structure is formed has been described. If the method described in the second embodiment is used, a barrier metal film is reliably formed also on the low dielectric constant film 26 exposed at the bottom of the trench 32, while a barrier metal film is formed at the bottom of the via 30. You can avoid it. Therefore, it is particularly effective for improving the wiring characteristics by the dual damascene method. However, the present invention is not used only in the dual damascene method, and when it is necessary to form a thin film having a metal only on an insulating material on a substrate in which a conductive material and an insulating material are mixed, Can be applied.

また、実施の形態2においては、Cu配線28の形成においてCu38を埋め込む際、Cuシード膜36を電極とした電解メッキ法を用いる場合について説明した。しかし、この発明において、Cu38の埋め込み方法はこれに限るものではなく、例えば、Cuシード膜36を形成せずに、無電界メッキ法により埋め込むもの等であってもよい。
その他は、実施の形態1と同様であるから説明を省略する。
In the second embodiment, the case where the electrolytic plating method using the Cu seed film 36 as an electrode is used when Cu 38 is embedded in the formation of the Cu wiring 28 has been described. However, in the present invention, the Cu 38 burying method is not limited to this. For example, the Cu 38 may be buried by electroless plating without forming the Cu seed film 36.
Others are the same as those in the first embodiment, and thus description thereof is omitted.

なお、例えば、実施の形態1、2におけるCu膜4、Cu配線24は、この発明の導電性物質に該当し、Si酸化膜6、低誘電率膜26は、絶縁性物質に該当する。また、実施の形態1、2におけるTaN膜8、TiN膜34は、この発明における金属を含む膜に該当する。   For example, the Cu film 4 and the Cu wiring 24 in the first and second embodiments correspond to the conductive material of the present invention, and the Si oxide film 6 and the low dielectric constant film 26 correspond to the insulating material. Further, the TaN film 8 and the TiN film 34 in the first and second embodiments correspond to the film containing metal in the present invention.

また、例えば、実施の形態1、2におけるステップS2、S24を実行することにより、この発明の有機化合物吸着工程が実行され、ステップS6、S28を実行することにより、この発明の有機金属化合物吸着工程が実行され、ステップS10、S32を実行することにより、この発明の還元剤供給工程が実行される。   Further, for example, the organic compound adsorption process of the present invention is executed by executing steps S2 and S24 in the first and second embodiments, and the organometallic compound adsorption process of the present invention is performed by executing steps S6 and S28. Is executed, and the reducing agent supply process of the present invention is executed by executing steps S10 and S32.

この発明の実施の形態1において形成される薄膜を説明するための断面模式図である。It is a cross-sectional schematic diagram for demonstrating the thin film formed in Embodiment 1 of this invention. この発明の実施の形態1における成膜方法について説明するためのフロー図である。It is a flowchart for demonstrating the film-forming method in Embodiment 1 of this invention. この発明の実施の形態1における成膜過程における状態を説明するための断面模式図である。It is a cross-sectional schematic diagram for demonstrating the state in the film-forming process in Embodiment 1 of this invention. この発明の実施の形態1における成膜過程における状態を説明するための断面模式図である。It is a cross-sectional schematic diagram for demonstrating the state in the film-forming process in Embodiment 1 of this invention. この発明の実施の形態1における成膜過程における状態を説明するための断面模式図である。It is a cross-sectional schematic diagram for demonstrating the state in the film-forming process in Embodiment 1 of this invention. この発明の実施の形態1における成膜過程における状態を説明するための断面模式図である。It is a cross-sectional schematic diagram for demonstrating the state in the film-forming process in Embodiment 1 of this invention. この発明の実施の形態2における半導体装置について説明するための断面模式図である。It is a cross-sectional schematic diagram for demonstrating the semiconductor device in Embodiment 2 of this invention. この発明の実施の形態2における成膜方法について説明するためのフロー図である。It is a flowchart for demonstrating the film-forming method in Embodiment 2 of this invention. この発明の実施の形態2における半導体装置の製造過程における状態を説明するための断面模式図である。It is a cross-sectional schematic diagram for demonstrating the state in the manufacture process of the semiconductor device in Embodiment 2 of this invention. この発明の実施の形態2における半導体装置の製造過程における状態を説明するための断面模式図である。It is a cross-sectional schematic diagram for demonstrating the state in the manufacture process of the semiconductor device in Embodiment 2 of this invention. この発明の実施の形態2における半導体装置の製造過程における状態を説明するための断面模式図である。It is a cross-sectional schematic diagram for demonstrating the state in the manufacture process of the semiconductor device in Embodiment 2 of this invention. この発明の実施の形態2における半導体装置の製造過程における状態を説明するための断面模式図である。It is a cross-sectional schematic diagram for demonstrating the state in the manufacture process of the semiconductor device in Embodiment 2 of this invention. この発明の実施の形態2における半導体装置の製造過程における状態を説明するための断面模式図である。It is a cross-sectional schematic diagram for demonstrating the state in the manufacture process of the semiconductor device in Embodiment 2 of this invention.

符号の説明Explanation of symbols

2 Si基板
4 Cu膜
6 Si酸化膜
8 TaN膜
12 メチルアミノ基
14 TaとN(CH3)2を含む化合物
16 アンモニア
22 基板
24 Cu配線
26 低誘電率膜
28 Cu配線
30 ビア
32 溝
34 TiN膜
36 Cuシード膜
38 Cu
42 メチル基
44 TiとN(Cを含む化合物
46 アンモニア
2 Si substrate 4 Cu film 6 Si oxide film 8 TaN film 12 Methylamino group 14 Compound containing Ta and N (CH3) 2 16 Ammonia 22 Substrate 24 Cu wiring 26 Low dielectric constant film 28 Cu wiring 30 Via 32 groove 34 TiN film 36 Cu seed film 38 Cu
42 Methyl group 44 Compound containing Ti and N (C 2 H 5 ) 2 46 Ammonia

Claims (6)

導電性物質と絶縁性物質とが混在する試料基板の前記絶縁物質上にのみ選択的に金属を含む膜を成膜する成膜方法において、
前記導電性物質上に、有機化合物を吸着させる有機化合物吸着工程と、
前記絶縁性物質上に、前記金属を含む有機金属化合物を吸着させる有機金属化合物吸着工程と、
前記導電性物質上に吸着した前記有機化合物を脱離させ、かつ、前記絶縁性物質上に付着した前記有機金属化合物を還元して前記金属を含む膜を析出する還元剤を供給する還元剤供給工程と、
を備えることを特徴とする成膜方法。
In a film forming method for selectively forming a film containing a metal only on the insulating material of the sample substrate in which a conductive material and an insulating material are mixed,
An organic compound adsorption step of adsorbing an organic compound on the conductive material;
An organometallic compound adsorption step of adsorbing the organometallic compound containing the metal on the insulating material;
The conductive material of the organic compound adsorbed onto desorbed, and the insulating said material on adhering to by reducing organometallic compound to deposit a film containing the metal, a reducing agent supplying a reducing agent A supply process;
A film forming method comprising:
前記有機金属化合物に含まれる前記金属を除く元素で構成される有機物は、前記有機化合物と反応性が低いものであることを特徴とする請求項1に記載の成膜方法。 2. The film forming method according to claim 1, wherein an organic substance composed of an element excluding the metal contained in the organometallic compound has low reactivity with the organic compound. 前記有機化合物は、ジメチルアミン、ジエチルアミン、トリメチルシラン、テトラメチルシラン、トリエチルシラン、テトラエチルシラン、エチルアジド、ジメチルヒトラジン、トリメチルアミン、又は、トリエチルアミンのうちのいずれかを含むことを特徴とする請求項1又は2に記載の成膜方法。   The organic compound includes any one of dimethylamine, diethylamine, trimethylsilane, tetramethylsilane, triethylsilane, tetraethylsilane, ethyl azide, dimethylhumanrazine, trimethylamine, or triethylamine. 2. The film forming method described in 1. 前記金属は、チタニウム、ジルコニウム、又は、タンタルのうちのいずれかを含むことを特徴とする請求項1から3のいずれかに記載の成膜方法。 The film forming method according to claim 1, wherein the metal contains any one of titanium, zirconium, and tantalum . 前記有機金属化合物は、ペンタジメチルアミノタンタル、テルブチルイミドトリスヂメチルアミドタンタル、ペンタジエチルアミノタンタル、テトラキスジメチルアミノチタニウム、テトラキスジエチルアミノチタニウム、テトラキスジメチルアミノジルコニウム、又は、テトラキスジエチルアミノジルコニウムのうちのいずれかを含むことを特徴とする請求項4に記載の成膜方法。 The organometallic compound comprises pentamethylene dimethylamino tantalum, Tel butylimido tris diethylene methylamide tantalum, penta diethylamino tantalum, tetrakis (dimethylamino) titanium, tetrakis (diethylamino) titanium, tetrakis (dimethylamino) zirconium, or any of tetrakis (diethylamino) zirconium The film forming method according to claim 4. 前記還元剤は、アンモニア、ヒドラジン、あるいは、水素ラジカルを含むことを特徴とする請求項1から5のいずれかに記載の成膜方法。   The film forming method according to claim 1, wherein the reducing agent includes ammonia, hydrazine, or hydrogen radicals.
JP2004025322A 2004-02-02 2004-02-02 Deposition method Expired - Fee Related JP4537721B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004025322A JP4537721B2 (en) 2004-02-02 2004-02-02 Deposition method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004025322A JP4537721B2 (en) 2004-02-02 2004-02-02 Deposition method

Publications (2)

Publication Number Publication Date
JP2005213632A JP2005213632A (en) 2005-08-11
JP4537721B2 true JP4537721B2 (en) 2010-09-08

Family

ID=34907739

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004025322A Expired - Fee Related JP4537721B2 (en) 2004-02-02 2004-02-02 Deposition method

Country Status (1)

Country Link
JP (1) JP4537721B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7257883B2 (en) * 2018-07-25 2023-04-14 東京エレクトロン株式会社 Plasma processing method and plasma processing apparatus

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003508897A (en) * 1999-08-24 2003-03-04 エーエスエム アメリカ インコーポレイテッド Bottomless deposition method of barrier layer in integrated circuit metallization scheme

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003508897A (en) * 1999-08-24 2003-03-04 エーエスエム アメリカ インコーポレイテッド Bottomless deposition method of barrier layer in integrated circuit metallization scheme

Also Published As

Publication number Publication date
JP2005213632A (en) 2005-08-11

Similar Documents

Publication Publication Date Title
US7737028B2 (en) Selective ruthenium deposition on copper materials
TWI333234B (en) Integration of ald/cvd barriers with porous low k materials
US7694413B2 (en) Method of making a bottomless via
US7262133B2 (en) Enhancement of copper line reliability using thin ALD tan film to cap the copper line
US7799674B2 (en) Ruthenium alloy film for copper interconnects
US9343407B2 (en) Method to fabricate copper wiring structures and structures formed thereby
TWI645511B (en) Doped tantalum nitride for copper barrier applications
US8440564B2 (en) Schemes for forming barrier layers for copper in interconnect structures
US20080242088A1 (en) Method of forming low resistivity copper film structures
TW200414318A (en) Oxygen bridge structures and methods
EP1927134A2 (en) A structure for a semiconductor device and a method of manufacturing the same
JP4804725B2 (en) Method for forming conductive structure of semiconductor device
KR101069630B1 (en) Method for fabricating metal line using adsorption inhibitor in semiconductor device
US20100193956A1 (en) Multi-layer metal wiring of semiconductor device preventing mutual metal diffusion between metal wirings and method for forming the same
TWI803510B (en) Seed layers for copper interconnects
JP4537721B2 (en) Deposition method
JP2009038248A (en) Semiconductor device and its manufacturing method
US7645699B2 (en) Method of forming a diffusion barrier layer using a TaSiN layer and method of forming a metal interconnection line using the same
KR100488223B1 (en) Electroless plating process, and embedded wire and forming process thereof
KR100667905B1 (en) Method of forming a copper wiring in a semiconductor device
WO2009019827A1 (en) Semiconductor device and manufacturing method thereof
JP2006024668A (en) Process for fabricating semiconductor device
KR100622639B1 (en) Method of manufacturing a semiconductor device
KR100503965B1 (en) Method of forming a diffusion barrier layer in a semiconductor device
JP2006147895A (en) Manufacturing method of semiconductor device

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050511

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050621

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090507

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100302

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100430

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100615

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100618

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130625

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees