JP4536874B2 - 自動化調整増幅器回路 - Google Patents
自動化調整増幅器回路 Download PDFInfo
- Publication number
- JP4536874B2 JP4536874B2 JP2000171840A JP2000171840A JP4536874B2 JP 4536874 B2 JP4536874 B2 JP 4536874B2 JP 2000171840 A JP2000171840 A JP 2000171840A JP 2000171840 A JP2000171840 A JP 2000171840A JP 4536874 B2 JP4536874 B2 JP 4536874B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- input
- circuit
- amplifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/04—Modifications of control circuit to reduce distortion caused by control
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3223—Modifications of amplifiers to reduce non-linear distortion using feed-forward
- H03F1/3229—Modifications of amplifiers to reduce non-linear distortion using feed-forward using a loop for error extraction and another loop for error subtraction
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
- H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
- H03F2201/3233—Adaptive predistortion using lookup table, e.g. memory, RAM, ROM, LUT, to generate the predistortion
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Control Of Amplification And Gain Control (AREA)
- Transmitters (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、低歪み高周波増幅器の分野に関し、特に、低歪み高周波増幅器のための統合オンボード自動化調整回路に関する。
【０００２】
【従来の技術】
ワイヤレス通信アプリケーションにある信号のようなマルチトーン高周波入力信号の増幅においては、通常、好ましくない（不要な）相互変調周波数が生成されることにより、出力信号（例えば、入力信号を増幅した信号）の歪みが生じる。結果として生じる歪み（通常、相互変調歪み（ＩＭＤ：intermodulation distortion）という）は好ましくないため、歪みのない出力信号を得るためには、除去しなければならない。最近、ＩＭＤ問題に対処するため、出力信号の相互変調歪みをほぼ除去しながらマルチトーン信号を増幅することが可能な低歪み増幅器が開発されている。
【０００３】
図１に、出力信号ＲＦ＿Ｏｕｔの相互変調歪みをほぼ最小にしながらマルチトーン入力信号ＲＦ＿Ｉｎを増幅することが可能な低歪み増幅器回路１０を示す。回路１０は、第１の減衰器３２、移相器３４および増幅器３６を有する第１増幅器回路３０と、第２の減衰器２２、移相器２４および増幅器２６を有する第２増幅器回路２０とを含む。また、回路１０は、第３減衰器１２、第４減衰器４４、第３移相器４６、４個のカプラ１４、１８、４２、５２、および、２個の遅延回路１６、４８を有する。
【０００４】
第３減衰器１２の入力は、入力信号ＲＦ＿Ｉｎを受け取るように接続される。第３減衰器は、回路１０の全利得を調節する（図３〜図５を参照して後述する）ために使用可能な制御変数ＡｔｔＩｎを有する。第３減衰器１２の出力は、第１カプラ１４の入力ポートに接続される。第１カプラ１４は、１０ｄＢパワースプリッタとして構成される。カプラ１４は通常、カプラ１４の直通ポートおよび結合ポートからパワーを取り出す従来の並列カプラライン型である。カプラ１４の直通ポートは、第１遅延回路１６の入力に接続される。カプラ１４の結合ポートは、第１増幅器回路３０の第１減衰器３２の入力に接続される。第１遅延回路１６の出力は、第２カプラ１８の入力ポートに接続される。第２カプラ１８は、１０ｄＢ減算デバイス（すなわち、後で詳細に説明するように、信号Ｓ２から信号Ｓ５を減算する）として構成される。第３カプラ１８は、通常、従来の並列カプラライン型カプラである。カプラ１８の直通ポートは、第２増幅器回路２０の第２減衰器２２の入力に接続される。
【０００５】
第２減衰器２２の出力は、第２移相器２４の入力に接続される。第２移相器２４の出力は、第２増幅器２６の入力に接続される。増幅器２６は、通常、Ａ級、ＡＢ級またはＢ級で動作する従来の高周波増幅器であり、５０Ｗ程度の出力パワーを生成するために３０ｄＢ程度の利得ＧａｉｎＡを有する。第２増幅器２６の出力は、第４カプラ５２の結合ポートに接続される。第４カプラは、３ｄＢコンバイナとして構成される。第４カプラ５２は、適当な位相調節をした従来のウィルキンソンカプラとすることが可能である。
【０００６】
第１減衰器３２の出力は、第２移相器３４の入力に接続される。第１移相器３４の出力は、第１増幅器３６の入力に接続される。第１増幅器３６は、通常、Ａ級、ＡＢ級またはＢ級で動作する従来の高周波増幅器であり、５０Ｗ程度の出力パワーを生成するために３０ｄＢ程度の利得ＧａｉｎＢを有する。第１増幅器３６の出力は、第３カプラ４２の入力ポートに接続される。第３カプラ４２は、従来の３０ｄＢスプリッタとして構成される。第３カプラ４２の直通ポートは、第２遅延回路４８の入力に接続される。第２遅延回路４８の出力は、第４カプラ５２の直通ポートに接続される。第３カプラ４２の結合ポートは、第４減衰器４４の入力に接続される。第４減衰器４４の出力は、第３移相器４６の入力に接続される。第３移相器４６の出力は、第２カプラ１８の結合ポートに接続される。
【０００７】
動作時において、入力信号ＲＦ＿Ｉｎは、第３減衰器１２により減衰された後、第１カプラ１４により２つの信号Ｓ１、Ｓ２に分割される。通常、ＲＦ＿Ｉｎは、第１基本周波数と、第１基本周波数より高い第２基本周波数の正弦波成分からなるマルチトーン高周波信号である。しかし、いずれの周波数も、標準的なワイヤレス通信周波数帯域内（例えば、８００ＭＨｚ〜９６０ＭＨｚ）にある。ただし、回路１０は、より低い、または、より高い、周波数帯域の他のアプリケーションでも使用可能である。
【０００８】
信号Ｓ１は、第１増幅器回路３０に入力され、そこで増幅されて、第１増幅器３６の出力において増幅信号Ｓ３となる。信号Ｓ３は、信号の所望のＲＦ部分と同相の好ましくない相互変調歪み成分（ＩＭＤ）を含む。その後、信号Ｓ３は、第３カプラ４２に入力される。第３カプラ４２は、増幅信号Ｓ３を表す２つの信号Ｓ４、Ｓ８を出力する。信号Ｓ４は、第４減衰器４４により減衰され、第３移相器４６により１８０度移相されて信号Ｓ５となる。信号Ｓ５は、遅延信号Ｓ２（後述）と１８０度位相がずれているが、ＲＦ部分の振幅は小さい。信号Ｓ５は、第２カプラ１８に入力される。信号Ｓ８は、第２遅延回路４８に入力される。第２遅延回路４８は、時間遅延を導入することにより、Ｓ８を遅延した信号を第４カプラ５２に出力する。信号Ｓ８は、所望のＲＦ部分および好ましくないＩＭＤ部分を含む。
【０００９】
信号Ｓ２は、第１遅延回路１６に入力される。第１遅延回路１６は、時間遅延を導入することにより、Ｓ２を遅延した信号を第２カプラ１８に出力する。この遅延は、信号Ｓ２およびＳ５が第２カプラ１８に同時に到達することを保証する。第２カプラ１８の出力（信号Ｓ６）は、信号Ｓ５を信号Ｓ２から差し引いた信号を表す。ここで、信号Ｓ５の小さいＲＦ部分のみが第２カプラ１８により差し引かれる。Ｓ６のＲＦ部分は、信号Ｓ１のＲＦ部分と、振幅はほぼ等しいが、位相は１８０度ずれている。また、Ｓ６は、信号Ｓ５からのＩＭＤ部分をも含む。信号Ｓ２はＩＭＤを含まず、相殺が起こらないからである。Ｓ６は、第２増幅器回路２０により増幅されて信号Ｓ７となり、第４カプラ５２に入力される。信号Ｓ６のＩＭＤ部分は、第２増幅器２６により導入された新たなＩＭＤ部分により減衰される。こうして、信号Ｓ７のＩＭＤ部分は、信号Ｓ８のＩＭＤ部分と、振幅は等しいが、位相は１８０度ずれることになる。しかし、信号Ｓ７のＲＦ部分は、信号Ｓ８のＲＦ部分と同相である。
【００１０】
第４カプラ５２に存在する２つの信号Ｓ８およびＳ７の所望のＲＦ信号部分は、互いに同相であるため、第４カプラ５２で足し合わされて高利得（入力ＲＦ＿Ｉｎに比べて）のＲＦ＿Ｏｕｔとなる。信号Ｓ８のＩＭＤ部分は、信号Ｓ７のＩＭＤ部分と振幅が等しくなるが、互いに位相が１８０度ずれるため、ＩＭＤはほぼ打ち消し合う。このようにして、回路１０は、相互変調歪みをほぼ最小化しながら大出力パワー利得を有する。
【００１１】
回路１０が正しく動作するためには、減衰器２２、３２、４４および移相器２４、３４、４６が適切にバランスがとれていなければならない。各減衰器２２、３２、４４はそれぞれ、システムユーザにより設定可能な制御変数ＡｔｔＡ、ＡｔｔＢ、ＡｔｔＦを有する。同様に、各移相器２４、３４、４６はそれぞれ、同じくシステムユーザにより設定可能な制御変数ＰｈａｓｅＡ、ＰｈａｓｅＢ、ＰｈａｓｅＦを有する。これらの変数の適切な設定を見つけるには、実験室でオフラインで、または生産ラインで実行される特別の調整手続きが必要である。生産時間を短縮するため、この調整は通常、１つの周波数および１つの温度で実行される。得られた変数は、ルックアップテーブルに入れられ、回路の動作範囲の残りの部分に対する回路性能を得るために推定が行われる。
【００１２】
【発明が解決しようとする課題】
しかし、このアプローチは、増幅器回路２０、３０の不均一な利得、ＩＭＤ性能および温度応答のようないくつかの要因による不正確な予測を生成することがある。さらに、減衰器および移相器の「二重作用」（すなわち、減衰器は、しばしば減衰とともに位相シフトを導入し、一方、移相器は、位相シフト中に挿入遅延を変える。いずれも、これらの制御変数の関数として生じる）が、不正確な補償を導入することにより、低歪み増幅器回路の動作の効率が悪くなる傾向がある。このように、低歪み高周波増幅器のための連続自動化調整機構が必要とされている。
【００１３】
さらに、調整機構を増幅器とオンボードで統合し、調整が、実験室や生産ラインで実行されるのではなく、増幅器の通常動作中に現場で行われることが可能であるのが好ましい。このように、低歪み高周波増幅器の統合オンボード調整機構が必要とされている。
【００１４】
【課題を解決するための手段】
本発明は、低歪み高周波増幅器の連続自動化調整機構を提供する。
【００１５】
また、本発明は、低歪み高周波増幅器の統合オンボード調整機構を提供する。
【００１６】
本発明の上記およびその他の特徴および利点は、低歪み増幅器を、増幅器の自動化調整を実行する最適化回路と統合することによって達成される。最適化回路は、現在の動作条件下での増幅器の動作を示すさまざまな信号を抽出するように設計された抽出回路を有する。抽出回路から受け取った情報を使用する制御回路が、現在の動作条件に対する増幅器の主要コンポーネントの適当な制御設定を決定する。最適化回路は、すべての動作条件下で出力の相互変調歪みが最小化または除去されることを保証しながら、増幅器出力が所望の信号レベルを有することを保証する。
【００１７】
【発明の実施の形態】
図２に、本発明により構成された、オンボード自動化調整を有する低歪み増幅器回路１００を示す。回路１００は、図１の回路を修正したもの（１０′で示す）、指標抽出回路１０１および制御回路２００を有する。制御回路２００および抽出回路１０１は、最適化回路を形成する。最適化回路は、以下で説明するように、増幅器回路１０′の自動化調整を実行することにより、すべての動作条件下で出力の相互変調歪みが最小化または除去されることを保証しながら、回路１００の出力ＲＦ＿Ｏｕｔが所望の信号レベルを有することを保証する。
【００１８】
回路１０′は、２つの小さい例外を除いて、図１を参照して前述した回路１０と本質的に同じである。第１に、第３減衰器１２の入力は、入力信号ＲＦ＿Ｉｎに直接に接続される代わりに、第５カプラ１０２からの信号ＩＮ１出力に接続される。第５カプラ１０２は、１０ｄＢスプリッタとして構成され、入力信号ＲＦ＿Ｉｎを２つの信号ＩＮ１およびＩＮ２に分割する。第２に、第４カプラ５２の孤立ポート（図１の回路１０では使用されていない）からの信号Ｓ１０出力は、回路１００の最適化（詳細は後述）を助けるために、抽出回路１０１によって使用される。こうして、回路１０′は、入力信号ＩＮ１の一部を受け取り、（図１を参照して前述したように）相互変調歪みが最小化または除去された所望の出力ＲＦ＿Ｏｕｔを生成する。
【００１９】
抽出回路１０１は、第５カプラ１０２、第６カプラ１２０、遅延回路１０４、増幅器１０６、４個のダイオード１１０、１２４、１３２、１４２、４個のアナログ−ディジタル変換器（ＡＤＣ）１１２、１２６、１３４、１４４、減衰器１２８、サンプリング抵抗１５０、５個のシャント抵抗１２２、１３０、１４０、１５２、１０８およびパワー分割器回路１５４を有する。
【００２０】
第５カプラ１０２の入力は、入力信号ＲＦ＿Ｉｎを受け取るように接続される。第５カプラ１０２は、１０ｄＢパワースプリッタとして構成される。カプラ１０２は、従来の並列カプラライン型カプラとすることが可能である。カプラ１０２の直通ポートは、増幅器回路１０′の減衰器１２の入力に接続される。第５カプラ１０２の結合ポートは、第３遅延回路１０４の入力に接続される。
【００２１】
遅延回路１０４の出力は、第３増幅器１０６の入力に接続される。増幅器１０６の出力は、抵抗１０８および第１ダイオード１１０の並列結合に接続される。また、増幅器１０６の出力は、第６カプラ１２０の結合ポートにも接続される。第６カプラ１２０は、３ｄＢコンバイナとして構成される。ダイオード１１０の出力は、ＡＤＣ１１２の入力に接続される。ＡＤＣ１１２の出力は、制御回路２００の入力に接続される。
【００２２】
回路１０′の第４カプラ５２の孤立ポートは、第２ダイオード１３２に接続される。第２ダイオード１３２の出力は、第２ＡＤＣ１３４の入力に接続される。また、シャント抵抗１３０が、接地電位と、第２ダイオード１３２の入力の間に接続される。ＡＤＣ１３４の出力は、制御回路２００の入力に接続される。
【００２３】
サンプリング抵抗１５０は、第５カプラ５２の出力ポートＲＦ＿Ｏｕｔと、パワー分割器回路１５４の入力の間に接続される。サンプリング抵抗１５０は、出力伝送線にとって透過的な値を有する。サンプリング抵抗１５０の値の一例は、約１キロオームである。シャント抵抗１５２は、サンプリング抵抗１５０に比べて非常に小さい値を有し、サンプリング抵抗１５０と接地電位の間に接続される。例えば、サンプリング抵抗１５０の値が１キロオームである場合、シャント抵抗１５２の値は約５０オームである。パワー分割器回路１５４は、単純な抵抗ネットワークパワー分割器であることが可能であり、あるいは、３ｄＢカプラとすることも可能である。
【００２４】
パワー分割器回路１５４の第１の出力は、第３ダイオード１４２の入力に接続される。第３ダイオード１４２の出力は、第３ＡＤＣ１４４の入力に接続される。また、シャント抵抗１４０が、接地電位と、第３ダイオード１４２の入力の間に接続される。ＡＤＣ１４４の出力は、制御回路２００の入力に接続される。
【００２５】
パワー分割器回路１５４の第２の出力は、第５減衰器１２８の入力に接続される。第５減衰器１２８の出力は、カプラ１２０の直通ポートに接続される。カプラ１２０の入力ポートは、第４ダイオード１２４に直接接続される。ダイオード１２４の出力は、第４ＡＤＣ１２６の入力に接続される。また、シャント抵抗１２２が、接地電位と、第４ダイオード１２４の入力の間に接続される。ＡＤＣ１２６の出力は、制御回路２００の入力に接続される。
【００２６】
動作時において、入力信号ＲＦ＿Ｉｎは、第５カプラ１０２の入力に入力される。第５カプラ１０２は、増幅器回路１０′の第３減衰器１２に信号ＩＮ１を出力し、第３遅延回路１０４に信号ＩＮ２を出力する。第１の信号ＩＮ１は、図１を参照して前述したように、増幅器回路１０′により増幅され、所望の出力ＲＦ＿Ｏｕｔを得る。ＲＦ＿Ｏｕｔは、サンプリング抵抗１５０によりサンプリングされる。サンプリング抵抗１５０は、シャント抵抗１５２に接続されると、２２ｄＢ減衰器として作用し、信号Ｓ１１を生成する。信号Ｓ１１は、パワー分割器回路１５４に入力され、２つの信号ＰＳ１およびＰＳ２に分割される。ＰＳ１およびＰＳ２はいずれも、ＲＦ＿Ｏｕｔ信号をサンプリングした信号を表す。
【００２７】
ＰＳ２出力信号は、（ダイオード１４２を介して）第３ＡＤＣ１４４に入力される。第３ＡＤＣ１４４は、ＰＳ２信号を信号Ａ／Ｄ３へとディジタル化し、この信号は制御回路２００に送られる。Ａ／Ｄ３信号は、回路１００の出力信号ＲＦ＿Ｏｕｔの現在のＲＦ値のディジタル表現であり、制御変数ＡｔｔＡ、ＡｔｔＢ、ＡｔｔＦ、ＰｈａｓｅＡ、ＰｈａｓｅＢ、ＰｈａｓｅＦを適当に設定するために、制御回路２００によって使用される。パワー分割器回路１５４の他方の出力（すなわち、信号ＰＳ１）は、（減衰器１２８を介して）カプラ１２０の直通ポートに入力される。カプラ１２０は、３ｄＢコンバイナとして作用する。
【００２８】
信号ＩＮ２（入力信号ＲＦ＿Ｉｎを表す）は、第３遅延回路１０４により遅延され、増幅器１０６により増幅されて信号Ｓ１４となる。信号Ｓ１４は、カプラ１２０の結合ポートに入力される。信号Ｓ１４とＰＳ１の位相が正しいと仮定すると、これらの信号は打ち消し合うはずである。カプラ１２０からの出力信号Ｓ１３は、増幅器回路１０′の全ＩＭＤを表す。信号Ｓ１３は、（ダイオード１２４を介して）第４ＡＤＣ１２６に入力される。第４ＡＤＣ１２６は、Ｓ１３信号を信号Ａ／Ｄ１へとディジタル化し、この信号は制御回路２００に送られる。Ａ／Ｄ１信号は、入力信号ＲＦ＿Ｉｎがマルチトーン信号である場合には、回路１０′の出力ＩＭＤの現在のＲＦ値のディジタル表現であり、入力信号ＲＦ＿ＩｎがＣＤＭＡ信号である場合には、スペクトル再生(Spectral Regrowth)である。Ａ／Ｄ１は、制御変数ＡｔｔＡ、ＡｔｔＢ、ＡｔｔＦ、ＰｈａｓｅＡ、ＰｈａｓｅＢ、ＰｈａｓｅＦを適当に設定するために、制御回路２００によって使用される。
【００２９】
信号Ｓ１０（第４カプラ５２の孤立ポートからの出力）は、第１および第２の増幅器回路２０、３０における利得が等しいことの指標として作用する。すなわち、第１および第２の増幅器回路２０、３０がいずれも同じ利得を有する場合、信号Ｓ１０は最小になる。また、第１および第２の増幅器回路２０、３０の利得の差が増大すると、信号Ｓ１０は最大値に近づく。信号Ｓ１０は、（ダイオード１３２を介して）第２ＡＤＣ１３４に入力される。第２ＡＤＣ１３４は、Ｓ１０信号を信号Ａ／Ｄ２へとディジタル化し、この信号は制御回路２００に送られる。Ａ／Ｄ２信号は、第１および第２の増幅器回路２０、３０の「等利得」指標のディジタル表現である。前述のように、信号Ａ／Ｄ２は、これらの利得が等しいときに最小になる。Ａ／Ｄ２は、制御変数ＡｔｔＡ、ＡｔｔＢ、ＡｔｔＦ、ＰｈａｓｅＡ、ＰｈａｓｅＢ、ＰｈａｓｅＦを適当に設定するために、制御回路２００によって使用される。
【００３０】
また、信号Ｓ１４は、（ダイオード１１０を介して）第１ＡＤＣ１１２に入力される。第１ＡＤＣ１１２は、Ｓ１４信号を信号Ａ／Ｄ４へとディジタル化し、この信号は制御回路２００に送られる。Ａ／Ｄ４信号は、入力信号ＲＦ＿Ｉｎの現在のＲＦ値のディジタル表現であり、制御変数ＡｔｔＩｎを適当に設定するために、制御回路２００によって使用される。
【００３１】
制御回路２００は、メモリ回路２０２に接続された、または、メモリ回路２０２を有する、プロセッサ２０４とすることが可能である。制御回路２００は、抽出回路１０１から入力信号Ａ／Ｄ１、Ａ／Ｄ２、Ａ／Ｄ３およびＡ／Ｄ４を受け取り、すべての動作条件下で出力の相互変調歪みが最小化または除去されることを保証しながら、回路１００の出力が所望の信号レベルを有することを保証するように（詳細は、図３〜図５を参照して後述）、増幅器回路１０′のさまざまな制御変数ＡｔｔＩｎ、ＡｔｔＡ、ＡｔｔＢ、ＡｔｔＦ、ＰｈａｓｅＡ、ＰｈａｓｅＢ、ＰｈａｓｅＦを設定するために、制御信号ＣＯＮＴＲＯＬを出力する。認識されるように、制御回路２００は、ハードウェアもしくは特定用途向け集積回路（ＡＳＩＣ）またはハードウェアとソフトウェアの組合せとして実現可能である。
【００３２】
図３〜図５に、オンボード自動化調整を有する低歪み増幅器回路１００（図２）を調整するための例示的な自動化方法３００の流れ図を示す。以下で説明するように、方法３００は、信号Ａ／Ｄ１（出力ＩＭＤを表す）およびＡ／Ｄ２（第１および第２の増幅器回路２０、３０の等利得を表す）の値をモニタして、回路１００（図２）の適当な調整を決定する。適当な調整は、信号Ａ／Ｄ１、Ａ／Ｄ２が所定の最小値にあるときに達成される。信号Ａ／Ｄ３は、出力パワーを固定レベルに調節して、不十分な出力パワーにより引き起こされる偽のＩＭＤが起こらないことを保証するために使用される。信号Ａ／Ｄ３およびＡ／Ｄ４は、最終的には、回路１００（図２）の最終利得設定を調節（第３減衰器１２のＡｔｔＩｎ制御設定を介して）するために使用されることになる。すなわち、Ａ／Ｄ３からＡ／Ｄ４を引いたものが、回路１００の現在の利得となり、これを所望の利得と比較することができる。所望の利得を達成するのに必要な調節は、ＡｔｔＩｎを調節することによりなされる。
【００３３】
方法３００は、さまざまな制御設定を適当に調節するために、修正単体法を利用するのが好ましい。略言すれば、当業者に周知のように、単体法は、変数（例えば、回路１００の制御変数設定）を調節して、システムの可能な最良の結果を達成する変数の設定（例えば、第１および第２増幅器回路の利得が等しく、出力信号ＲＦ＿ＯｕｔのＩＭＤが最小という適当な増幅）を求めるものである。単体法は、多くの変数を扱うことができる。図２の回路１００の場合、変数は、制御変数ＡｔｔＡ、ＡｔｔＢ、ＡｔｔＦ、ＰｈａｓｅＡ、ＰｈａｓｅＢ、およびＰｈａｓｅＦの一部または全部を含むことが可能である。
【００３４】
当業者に周知のように、単体法は、最初のＶ＋１個のテスト（試行）から開始する。ただし、Ｖは、可能な最良の結果を達成するために調節される変数の個数を表す。すなわち、２個の変数を調節しようとする場合、３個の初期テストがある。各テストは、変数のうちの少なくとも１つに対する相異なる設定を含む。初期テストが、大きい設定の範囲を含むように、各テストの設定は、互いに十分に離れているべきである。初期テストは「単体」を形成する。
【００３５】
初期テストを実行し、結果を分析した後、最も不利な結果を有するテストを却下し、異なる変数設定を有する新たなテストで置き換える。従って、常にＶ＋１個のテスト結果がある。新たなテストの変数は、もとの単体への「リフレクション」により計算されるが、通常、好ましくない結果につながる変数の逆になるように選択される。新たなテストを実行し、新たな最も不利な結果を判定し、Ｖ＋１個のテストのうちの１つを次の新たなテストで置き換える。この手続きを、所望の結果が達成されるまで続ける。所望の結果が達成されたら、単体法は終了し、所望の結果を生じた変数設定は、保存された後、システムによって使用される。
【００３６】
図３〜図５に、低歪み増幅器回路１００（図２）を調整する例示的な自動化方法３００を示す。方法３００は、制御回路２００（図２）によって実行されるのが好ましい。制御回路２００が、メモリ回路２０２と通信するプロセッサ２０４として実現される場合、方法３００は、プロセッサ２０４により実行されるソフトウェアプログラムとして実現され、方法３００のプログラムおよび結果はメモリ回路２０２に格納される。しかし、認識されるように、方法３００は、制御回路２００とともに、ハードウェア、ＡＳＩＣまたはハードウェアとソフトウェアの任意の組合せとしても実現可能であり、本発明の方法３００は、ソフトウェアを実行するマイクロプロセッサに限定されるものではない。方法３００は、回路１００が現在の動作条件に対して調整されるように現場で実行されることも可能である。この場合、動作温度のような因子は、方法３００の実行中に考慮される。
【００３７】
この例示的な方法３００では、説明の目的のために、制御変数ＰｈａｓｅＡ、ＰｈａｓｅＢおよびＡｔｔＦのみを使用する。認識されるように、制御変数ＡｔｔＡ、ＡｔｔＢ、ＡｔｔＦ、ＰｈａｓｅＡ、ＰｈａｓｅＢ、およびＰｈａｓｅＦの任意の組合せを方法３００により処理することが可能である。方法３００によって処理されない制御変数は、過去の調整（すなわち、経験）に基づいて、デフォルト値に設定される。ここでは、変数ＰｈａｓｅＡ、ＰｈａｓｅＢおよびＡｔｔＦをまとめてＶと表す。ステップ３０２で、回路１００が動作するように、選択された制御変数ＰｈａｓｅＡ、ＰｈａｓｅＢおよびＡｔｔＦを初期値に初期設定する。これらの初期値は、例えば、各変数の変域の中間の値とすることも可能であり、あるいは、過去の調整（すなわち、経験）に基づいて選択された他の値とすることも可能である。ＰｈａｓｅＡおよびＰｈａｓｅＢに対する設定は、度／ボルトを単位とし、ＡｔｔＦに対する設定は利得／ボルトを単位とする。ステップ３０４で、方法３００が、各変数の変域内の値のみを選択するように、制御変数Ｖの変域を設定する。制御変数Ｖの変域をまとめてＶｒで表す。
【００３８】
ステップ３０６で、所望の（しきい値）パワーＰｔおよび所望の（しきい値）ＩＭＤ ＰｔＩｍｄを選択する。しきい値パワーＰｔは、増幅器２０および３０（図２）の「等利得」に対する最小の所望の値を表す。すなわち、しきい値パワーＰｔは、第１および第２の増幅器２０、３０の利得がほぼ等しくなるような値に設定される。上記のように、信号Ａ／Ｄ２は、第１および第２の増幅器回路２０、３０の等利得を表し、信号Ａ／Ｄ２が最小になるときを決定するためにＰｔと比較される。しきい値ＩＭＤ ＰｔＩｍｄは、出力ＩＭＤが最小となるような値に設定される。上記のように、信号Ａ／Ｄ１は、回路１００の出力ＩＭＤを表し、信号Ａ／Ｄ１が最小になるときを決定するためにＰｔＩｍｄと比較される。
【００３９】
ステップ３０８で、実行されるテスト数を表すテストカウンタＣｔを０に初期化する。テストは、増幅器回路１０′（図２）を変数セットにロードした後、Ａ／Ｄ３またはＡ／Ｄ１のパワー値をしきい値ＰｔまたはＰｔＩｍｄ（ステップ３２０で後述）と比較することを表す。ループカウンタＣLも０に初期化される。ステップ３１０で、ループ回数限界Ｃｎが、方法３００によって実行されるべきテストループの最大数に設定される。この限界Ｃｎは、所望のＡ／Ｄ１およびＡ／Ｄ２信号が達成されない場合に方法３００が無限にループしないようにする。
【００４０】
ステップ３１２で、最初のＫ個のテストを作成し実行する。ただし、Ｋ＝Ｖ＋１（Ｖは変数の個数を表す）である。３個の変数Ｖが調節されるため、４個の初期テストがあることになる。４個の初期テストは、４個の異なる変数のセットによって表され、それぞれｓｅｔ１、ｓｅｔ２、ｓｅｔ３およびｓｅｔ４とラベルされる。ｓｅｔ１は、変数ＰｈａｓｅＡ、ＰｈａｓｅＢおよびＡｔｔＦのそれぞれに対する設定ＰｈＡ１、ＰｈＢ１、ＡｔＦ１を含む。同様に、ｓｅｔ２は、設定ＰｈＡ２、ＰｈＢ２、ＡｔＦ２を含み、ｓｅｔ３は、設定ＰｈＡ３、ＰｈＢ３、ＡｔＦ３を含み、ｓｅｔ４は、設定ＰｈＡ４、ＰｈＢ４、ＡｔＦ４を含む。これらのテスト設定をまとめて、テスト設定ＰｈＡ、ＰｈＢおよびＡｔＦと表す。
【００４１】
制御回路２００が、（図２の制御信号ＣＯＮＴＲＯＬを介して）制御変数ＰｈａｓｅＡ、ＰｈａｓｅＢおよびＡｔｔＦをテストセットのうちの１つのセット内の値に設定すると、それぞれのテストが実行される。すなわち、例えばｓｅｔ１に基づいて第１のテストを実行するには、ＰｈａｓｅＡをＰｈＡ１に設定し、ＰｈａｓｅＢをＰｈＢ１に設定し、ＡｔｔＦをＡｔＦ１に設定する。抽出される信号Ａ／Ｄ１、Ａ／Ｄ２、Ａ／Ｄ３、Ａ／Ｄ４は、テストで使用された制御設定に基づいた増幅器回路１００（図２）の性能を示すことになる。Ｖ＋１個のテストのそれぞれを実行した後、抽出信号Ａ／Ｄ１、Ａ／Ｄ２、Ａ／Ｄ３、Ａ／Ｄ４のセットがＶ＋１個あることになる。
【００４２】
この時点で、テストカウンタＣｔをインクリメントすることができる（ステップ３１４）。Ｃｔの現在の値はＶ＋１であり、今の例では４である。ステップ３１６〜３１８で、抽出信号の４個のセットから最良のパワーＰｂ（すなわち、最小の値の信号Ａ／Ｄ２）を選択し、テストする（すなわち、しきい値パワーＰｔと比較する）。ステップ３２０で、最良パワーＰｂがしきい値パワーＰｔ（これは、図２の増幅器２０および３０の「等利得」に対する最小の所望の値を表す）以下であるかどうかを判断する。選択された最良パワーＰｂがしきい値パワーＰｔ以下である場合、方法３００はステップ３２４に進み、この最良パワーＰｂを有するテストに対応する抽出されたＩＭＤ（すなわち、信号Ａ／Ｄ１）をテストする（すなわち、しきい値ＩＭＤ ＰｔＩｍｄと比較する）。この抽出されたＩＭＤを以下ＰｂＩｍｄで表す。ＰｂＩｍｄがＰｔＩｍｄ以下である場合、方法３００は、本発明の低歪み増幅器回路を適当に調整したことになる。この場合、テストで使用された制御変数の値は、ステップ３３０〜３３４で格納され、方法３００は終了する。この時点で、他の抽出信号Ａ／Ｄ３およびＡ／Ｄ４を用いて、回路１００が所望の利得を有することを確かめることができる。すなわち、Ａ／Ｄ３からＡ／Ｄ４を引いたものは、回路１００の現在の利得を表し、これを所望の利得と比較することができる。所望の利得を達成するのに必要な調節は、第３減衰器１２（図２）のＡｔｔＩｎを調節することによってなされる。
【００４３】
ＰｂＩｍｄがＰｔＩｍｄより大きいか（ステップ３２６）、または、最良パワーＰｂがしきい値パワーＰｔより大きい（ステップ３２０）場合、方法３００はステップ３２２に進み、方法３００が次のテストループを実行すべきかどうかを判断する。すなわち、ステップ３２２で、ループカウンタＣLがループ限界Ｃｎ以上であるかどうかを判断する。ループカウンタＣLがループ限界Ｃｎ以上である場合、方法３００は終了する。この時点では、所望の出力パワーおよびＩＭＤのレベルは見つからず、方法３００を再実行しなければならない。
【００４４】
ループカウンタＣLがループ限界Ｃｎより小さい場合（ステップ３２２）、方法３００はステップ３４０に進み、最悪のパワーのテストセットが選択される。このセットを以下ではセットＷという。セットＷは、｛Ｗ１，Ｗ２，Ｗ３｝を含み、これらはそれぞれ、最悪のパワーを生じたテスト設定ＰｈＡ、ＰｈＢおよびＡｔＦを表す。
【００４５】
この時点で、方法３００は、通常の単体法処理を実行して、最悪の場合のセットＷを、新たなテストセットで置き換える。ステップ３４２で、重心セットＣを計算する。重心セットＣは、｛Ｃ１，Ｃ２，Ｃ３｝を含み、テストで使用されたそれぞれのテスト設定ＰｈＡ、ＰｈＢおよびＡｔＦの重心を表す。Ｃ１は、テスト設定ＰｈＡの重心を表し、Σx=1 4ＰｈＡｘ／４と設定される。Ｃ２は、テスト設定ＰｈＢの重心を表し、Σx=1 4ＰｈＢｘ／４と設定される。Ｃ３は、テスト設定ＡｔＦの重心を表し、Σx=1 4ＡｔＦｘ／４と設定される。
【００４６】
重心Ｃを計算した後、ステップ３４４で、リフレクションセットＲを計算する。リフレクションＲは、Ｃ＋α×（Ｃ−Ｗ）に等しい。ただし、α＝１である。リフレクションセットＲは、｛Ｒ１，Ｒ２，Ｒ３｝を含む。Ｒ１は、第１のテスト設定ＰｈＡのリフレクションを表し、Ｃ１＋（Ｃ１−Ｗ１）に等しい。Ｒ２は、第２のテスト設定ＰｈＢのリフレクションを表し、Ｃ２＋（Ｃ２−Ｗ２）に等しい。Ｒ３は、第３のテスト設定ＡｔＦのリフレクションを表し、Ｃ３＋（Ｃ３−Ｗ３）に等しい。その後、リフレクションＲを、リフレクション変域Ｖｒと比較する（ステップ３４６）。
【００４７】
ステップ３４６で、リフレクションＲがＶｒで定義される最小値以下である場合、リフレクションＲを最小値Ｖｍｉｎに設定し（ステップ３４８）、方法３００はステップ３６０に進む。ステップ３４６で、リフレクションＲがリフレクション変域より大きいと判断された場合、方法はステップ３５０に進み、リフレクションＲが変域Ｖｒの最大値以上であるかどうかを判断する。ステップ３５０で、リフレクションＲが変域Ｖｒの最大値以上であると判断された場合、リフレクションＲは最大値Ｖｍａｘに設定され（ステップ３５２）、方法３００はステップ３６０に進む。ステップ３５０で、リフレクションＲが変域Ｖｒの最大値より小さいと判断された場合、方法３００はステップ３６０に進む。
【００４８】
ステップ３６０で、リフレクションＲを新たなテストとして使用する。この新たなテストは、制御変数ＰｈａｓｅＡ、ＰｈａｓｅＢおよびＡｔｔＦをそれぞれ表すＰｈＡＲ、ＰｈＢＲおよびＡｔＦＲを含むセットを有する。この新たなテストは、制御回路２００が、制御変数ＰｈａｓｅＡ、ＰｈａｓｅＢおよびＡｔｔＦを（図２の制御信号ＣＯＮＴＲＯＬを介して）ＰｈＡＲ、ＰｈＢＲおよびＡｔＦＲの値に設定すると、実行される。抽出信号Ａ／Ｄ１、Ａ／Ｄ２、Ａ／Ｄ３、Ａ／Ｄ４は、新たなテストで使用された制御設定に基づく増幅器回路１００（図２）の性能を示す。リフレクションテスト設定を利用したテストを実行した後には、抽出信号Ａ／Ｄ１、Ａ／Ｄ２、Ａ／Ｄ３、Ａ／Ｄ４の新たなセットがある。この時点で、テストカウンタＣｔをインクリメントすることができる（ステップ３６４）。
【００４９】
ステップ３６６で、リフレクションＲのテストに対応する信号Ａ／Ｄ２、Ｐｒ、を最悪の場合のパワーＰｗと比較する。ステップ３６６で、リフレクションパワーＰｒが最悪の場合のパワーＰｗより小さいと判断された場合、方法はステップ３６８に進み、そこで、リフレクションパワーＰｒが最悪の場合のパワーＰｗより「極端に小さい」かどうかを判断する。「極端に小さい」という用語は、リフレクションパワーＰｒと最悪の場合のパワーＰｗの差が所定の差しきい値（これは、単体法での過去の調整および経験に基づいて設定される）より大きいことを意味する。リフレクションパワーＰｒが最悪の場合のパワーＰｗより極端に小さい場合、このリフレクションは捨てられ、方法３００はステップ４１０に進む。ステップ３６８で、リフレクションＲが最悪の場合のパワーＰｗより極端に小さいのではない場合、方法３００はステップ３７０に進む。この時点で、リフレクションテストセットＲは、最悪の場合のセットＷを置き換え、Ｖ＋１個のテストの一部となる。
【００５０】
ステップ３７０で、古い最悪の場合のパワーＰｗが、現在のリフレクションすなわち新しいテストパワーＰｒに設定される。テストカウンタＣｔをインクリメントし（ステップ３７２）、新たな最良のパワーＰｂを、Ｖ＋１個のテストから決定する（ステップ３７４）。新たな最良のパワーＰｂが決定された後、方法３００はステップ３１８に進み、そこでテストされる（すなわち、上記のように、しきい値パワーＰｔと比較される）。
【００５１】
ステップ３６８で、リフレクションＰｒが最悪の場合のパワーＰｗより極端に小さいと判断された場合、方法３００はステップ４１０に進む。ステップ４１０で、リフレクションＲを捨てる。ステップ４１２で、拡大セットＥｒを計算する。Ｅｒは、Ｃ＋γ×（Ｃ−Ｗ）に等しい。ただし、γは２に等しい。拡大セットＥｒは、｛Ｅｒ１，Ｅｒ２，Ｅｒ３｝を含む。Ｅｒ１は、第１のテスト設定ＰｈＡの拡大を表し、Ｃ１＋２×（Ｃ１−Ｗ１）に等しい。Ｅｒ２は、第２のテスト設定ＰｈＢの拡大を表し、Ｃ２＋２×（Ｃ２−Ｗ２）に等しい。Ｅｒ３は、第３のテスト設定ＡｔＦの拡大を表し、Ｃ３＋２×（Ｃ３−Ｗ３）に等しい。
【００５２】
ステップ４１４で、拡大Ｅｒを新たなテストとして使用する。この新たなテストは、制御変数ＰｈａｓｅＡ、ＰｈａｓｅＢおよびＡｔｔＦをそれぞれ表すＰｈＡＥｒ、ＰｈＢＥｒおよびＡｔＦＥｒを含むセットを有する。この拡大セットは、Ｖ＋１個のテストの一部となる。この新たなテストは、制御回路２００が、制御変数ＰｈａｓｅＡ、ＰｈａｓｅＢおよびＡｔｔＦを（図２の制御信号ＣＯＮＴＲＯＬを介して）ＰｈＡＥｒ、ＰｈＢＥｒおよびＡｔＦＥｒの値に設定すると、実行される。抽出信号Ａ／Ｄ１、Ａ／Ｄ２、Ａ／Ｄ３、Ａ／Ｄ４は、新たなテスト（ＰｈＡＥｒ、ＰｈＢＥｒおよびＡｔＦＥｒに基づく）で使用された制御設定に基づく増幅器回路１００（図２）の性能を示す。拡大テスト設定を利用したテストを実行した後には、抽出信号Ａ／Ｄ１、Ａ／Ｄ２、Ａ／Ｄ３、Ａ／Ｄ４の新たなセットがある。この時点で、テストカウンタＣｔをインクリメントすることができ（ステップ４１８）、方法はステップ３７０に進み、そこで、古い最悪の場合のパワーＰｗは、新しい拡大テストパワーＰｒに設定される。
【００５３】
ステップ３６６で、リフレクションパワーＰｒが最悪の場合のパワーＰｗより大きいと判断された場合、方法はステップ３８０に進む。ステップ３８０で、リフレクションＲを捨てる。ステップ３８２で、新たな縮小リフレクションＲｃを計算する。リフレクションＲｃは、Ｃ＋α×（Ｃ−Ｗ）に等しい。ただし、α＝０．５０である。リフレクションセットＲｃは、｛Ｒｃ１，Ｒｃ２，Ｒｃ３｝を含む。この新たなリフレクションセットＲｃは、Ｖ＋１個のテストの一部となる。Ｒｃ１は、第１のテスト設定ＰｈＡの新たなリフレクションを表し、Ｃ１＋０．５０×（Ｃ１−Ｗ１）に等しい。Ｒｃ２は、第２のテスト設定ＰｈＢの新たなリフレクションを表し、Ｃ２＋０．５０×（Ｃ２−Ｗ２）に等しい。Ｒｃ３は、第３のテスト設定ＡｔＦの新たなリフレクションを表し、Ｃ３＋０．５０×（Ｃ３−Ｗ３）に等しい。ステップ３８４で、新たなリフレクションＲｃを新たなテストとして使用する。この新たなテストは、制御変数ＰｈａｓｅＡ、ＰｈａｓｅＢおよびＡｔｔＦをそれぞれ表すＰｈＡＲｃ、ＰｈＢＲｃおよびＡｔＦＲｃを含むセットを有する。この新たなテストは、制御回路２００が、制御変数ＰｈａｓｅＡ、ＰｈａｓｅＢおよびＡｔｔＦを（図２の制御信号ＣＯＮＴＲＯＬを介して）ＰｈＡＲｃ、ＰｈＢＲｃおよびＡｔＦＲｃの値に設定すると、実行される。抽出信号Ａ／Ｄ１、Ａ／Ｄ２、Ａ／Ｄ３、Ａ／Ｄ４は、新たなテストで使用された制御設定に基づく増幅器回路１００（図２）の性能を示す。新たなリフレクションテストセットを利用したテストを実行した後には、抽出信号Ａ／Ｄ１、Ａ／Ｄ２、Ａ／Ｄ３、Ａ／Ｄ４の新たなセットがある。この時点で、テストカウンタＣｔをインクリメントすることができる（ステップ３８８）。
【００５４】
ステップ３９０で、新たなリフレクションＲｃのテストに対応する信号Ａ／Ｄ２、Ｐｒ、を最悪の場合のパワーＰｗと比較する。ステップ３９０で、新たなリフレクションパワーＰｒが最悪の場合のパワーＰｗより小さいと判断された場合、方法はステップ３７０に進み、そこで、古い最悪の場合のパワーＰｗが、新たな拡大テストパワーＰｒに設定される。
【００５５】
ステップ３９０で、新たなリフレクションパワーＰｒが最悪の場合のパワーＰｗより小さくないと判断された場合、方法はステップ３９２に進む。ステップ３９２で、新たなリフレクションＲｃを捨てる。ステップ３９４で、コントラクション（収縮）セットＣｒを計算する。Ｃｒは、Ｃ＋β×（Ｃ−Ｗ）に等しい。ただし、βは−０．５０に等しい。コントラクションセットＣｒは、｛Ｃｒ１，Ｃｒ２，Ｃｒ３｝を含む。Ｃｒ１は、第１のテスト設定ＰｈＡのコントラクションを表し、Ｃ１−０．５０×（Ｃ１−Ｗ１）に等しい。Ｃｒ２は、第２のテスト設定ＰｈＢのコントラクションを表し、Ｃ２−０．５０×（Ｃ２−Ｗ２）に等しい。Ｃｒ３は、第３のテスト設定ＡｔＦのコントラクションを表し、Ｃ３−０．５０×（Ｃ３−Ｗ３）に等しい。
【００５６】
ステップ３９４で、コントラクションＣｒを新たなテストとして使用する。この新たなテストは、制御変数ＰｈａｓｅＡ、ＰｈａｓｅＢおよびＡｔｔＦをそれぞれ表すＰｈＡＣｒ、ＰｈＢＣｒおよびＡｔＦＣｒを含むセットを有する。このコントラクションセットは、Ｖ＋１個のテストの一部となる。この新たなテストは、制御回路２００が、制御変数ＰｈａｓｅＡ、ＰｈａｓｅＢおよびＡｔｔＦを（図２の制御信号ＣＯＮＴＲＯＬを介して）ＰｈＡＣｒ、ＰｈＢＣｒおよびＡｔＦＣｒの値に設定すると、実行される。抽出信号Ａ／Ｄ１、Ａ／Ｄ２、Ａ／Ｄ３、Ａ／Ｄ４は、新たなテスト（ＰｈＡＣｒ、ＰｈＢＣｒおよびＡｔＦＣｒに基づく）で使用された制御設定に基づく増幅器回路１００（図２）の性能を示す。コントラクションテストセットを利用したテストを実行した後には、抽出信号Ａ／Ｄ１、Ａ／Ｄ２、Ａ／Ｄ３、Ａ／Ｄ４の新たなセットがある。この時点で、テストカウンタＣｔをインクリメントすることができ（ステップ４００）、方法はステップ３７０に進み、そこで、古い最悪の場合のパワーＰｗが、新たな拡大テストパワーＰｒに設定される。
【００５７】
前述のように、方法３００は、しきい値パワーＰｔ以下の選択された最良のパワーＰｂがあって（ステップ３２０）ＩＭＤ ＰｂＩｍｄがしきい値ＩＭＤ ＰｔＩｍｄ以下になる（ステップ３２６）まで、または、ループカウンタＣLがループ限界Ｃｎを超える（ステップ３２２）まで、継続される。最良のパワーＰｂがしきい値パワーＰｔ以下で、対応するＩＭＤがしきい値ＩＭＤ Ｉｍｄｔ以下であるような最良のパワーＰｂが見つかった場合、方法３００は、本発明の低歪み増幅器回路を適当に調整したことになる。
【００５８】
図６は、オンボード自動化調整を有する低歪み増幅器回路１００（図２）を利用した例示的なシステム４００の高水準ブロック図である。システム４００は、任意のワイヤレス通信システムであることが可能であるが、好ましくは、ＴＤＭＡまたはＣＤＭＡシステムである。システム４００は、送信機（ＸＭＴＲ）回路４０２、低歪み増幅器回路１００およびアンテナ４０４を有する。例えばワイヤレス受信機へ送信すべき情報を含む入力信号が、ＸＭＴＲ４０２によって受け取られる。ＸＭＴＲ４０２は、受信機と通信するのに必要な信号の変換および処理を実行し、ＲＦ信号ＲＦ＿Ｉｎを増幅器回路１００に出力する。上記のように、適当に調整された増幅器回路１００は、ＲＦ信号ＲＦ＿Ｏｕｔをアンテナ４０４に出力する。アンテナ４０４は、ＲＦ＿Ｏｕｔ信号を送信する。
【００５９】
【発明の効果】
以上述べたごとく、本発明によれば、低歪み高周波増幅器の連続自動化調整機構が実現される。
【図面の簡単な説明】
【図１】低歪み増幅器回路の回路図である。
【図２】本発明により構成された、オンボード自動化調整を有する低歪み増幅器回路の回路図である。
【図３】図２の低歪み増幅器回路を調整する例示的な自動化方法の流れ図である。
【図４】図２の低歪み増幅器回路を調整する例示的な自動化方法の流れ図である。
【図５】図２の低歪み増幅器回路を調整する例示的な自動化方法の流れ図である。
【図６】図２の低歪み増幅器回路を利用した例示的なシステムの高水準ブロック図である。
【符号の説明】
１０ 低歪み増幅器回路
１２ 第３減衰器
１４ 第１カプラ
１６ 第１遅延回路
１８ 第２カプラ
２０ 第２増幅器回路
２２ 第２減衰器
２４ 第２移相器
２６ 第２増幅器
３０ 第１増幅器回路
３２ 第１減衰器
３４ 第１移相器
３６ 第１増幅器
４２ 第３カプラ
４４ 第４減衰器
４６ 第３移相器
４８ 第２遅延回路
５２ 第４カプラ
１００ 低歪み増幅器回路
１０１ 抽出回路
１０２ 第５カプラ
１０４ 第３遅延回路
１０６ 第３増幅器
１０８ シャント抵抗
１１０ 第１ダイオード
１１２ 第１ＡＤＣ
１２０ 第６カプラ
１２２ シャント抵抗
１２４ 第４ダイオード
１２６ 第４ＡＤＣ
１２８ 減衰器
１３０ シャント抵抗
１３２ 第２ダイオード
１３４ 第２ＡＤＣ
１４０ シャント抵抗
１４２ 第３ダイオード
１４４ 第３ＡＤＣ
１５０ サンプリング抵抗
１５２ シャント抵抗
１５４ パワー分割器回路
２００ 制御回路
２０２ メモリ回路
２０４ プロセッサ
４０２ 送信機（ＸＭＴＲ）回路
４０４ アンテナ
【発明の属する技術分野】
本発明は、低歪み高周波増幅器の分野に関し、特に、低歪み高周波増幅器のための統合オンボード自動化調整回路に関する。
【０００２】
【従来の技術】
ワイヤレス通信アプリケーションにある信号のようなマルチトーン高周波入力信号の増幅においては、通常、好ましくない（不要な）相互変調周波数が生成されることにより、出力信号（例えば、入力信号を増幅した信号）の歪みが生じる。結果として生じる歪み（通常、相互変調歪み（ＩＭＤ：intermodulation distortion）という）は好ましくないため、歪みのない出力信号を得るためには、除去しなければならない。最近、ＩＭＤ問題に対処するため、出力信号の相互変調歪みをほぼ除去しながらマルチトーン信号を増幅することが可能な低歪み増幅器が開発されている。
【０００３】
図１に、出力信号ＲＦ＿Ｏｕｔの相互変調歪みをほぼ最小にしながらマルチトーン入力信号ＲＦ＿Ｉｎを増幅することが可能な低歪み増幅器回路１０を示す。回路１０は、第１の減衰器３２、移相器３４および増幅器３６を有する第１増幅器回路３０と、第２の減衰器２２、移相器２４および増幅器２６を有する第２増幅器回路２０とを含む。また、回路１０は、第３減衰器１２、第４減衰器４４、第３移相器４６、４個のカプラ１４、１８、４２、５２、および、２個の遅延回路１６、４８を有する。
【０００４】
第３減衰器１２の入力は、入力信号ＲＦ＿Ｉｎを受け取るように接続される。第３減衰器は、回路１０の全利得を調節する（図３〜図５を参照して後述する）ために使用可能な制御変数ＡｔｔＩｎを有する。第３減衰器１２の出力は、第１カプラ１４の入力ポートに接続される。第１カプラ１４は、１０ｄＢパワースプリッタとして構成される。カプラ１４は通常、カプラ１４の直通ポートおよび結合ポートからパワーを取り出す従来の並列カプラライン型である。カプラ１４の直通ポートは、第１遅延回路１６の入力に接続される。カプラ１４の結合ポートは、第１増幅器回路３０の第１減衰器３２の入力に接続される。第１遅延回路１６の出力は、第２カプラ１８の入力ポートに接続される。第２カプラ１８は、１０ｄＢ減算デバイス（すなわち、後で詳細に説明するように、信号Ｓ２から信号Ｓ５を減算する）として構成される。第３カプラ１８は、通常、従来の並列カプラライン型カプラである。カプラ１８の直通ポートは、第２増幅器回路２０の第２減衰器２２の入力に接続される。
【０００５】
第２減衰器２２の出力は、第２移相器２４の入力に接続される。第２移相器２４の出力は、第２増幅器２６の入力に接続される。増幅器２６は、通常、Ａ級、ＡＢ級またはＢ級で動作する従来の高周波増幅器であり、５０Ｗ程度の出力パワーを生成するために３０ｄＢ程度の利得ＧａｉｎＡを有する。第２増幅器２６の出力は、第４カプラ５２の結合ポートに接続される。第４カプラは、３ｄＢコンバイナとして構成される。第４カプラ５２は、適当な位相調節をした従来のウィルキンソンカプラとすることが可能である。
【０００６】
第１減衰器３２の出力は、第２移相器３４の入力に接続される。第１移相器３４の出力は、第１増幅器３６の入力に接続される。第１増幅器３６は、通常、Ａ級、ＡＢ級またはＢ級で動作する従来の高周波増幅器であり、５０Ｗ程度の出力パワーを生成するために３０ｄＢ程度の利得ＧａｉｎＢを有する。第１増幅器３６の出力は、第３カプラ４２の入力ポートに接続される。第３カプラ４２は、従来の３０ｄＢスプリッタとして構成される。第３カプラ４２の直通ポートは、第２遅延回路４８の入力に接続される。第２遅延回路４８の出力は、第４カプラ５２の直通ポートに接続される。第３カプラ４２の結合ポートは、第４減衰器４４の入力に接続される。第４減衰器４４の出力は、第３移相器４６の入力に接続される。第３移相器４６の出力は、第２カプラ１８の結合ポートに接続される。
【０００７】
動作時において、入力信号ＲＦ＿Ｉｎは、第３減衰器１２により減衰された後、第１カプラ１４により２つの信号Ｓ１、Ｓ２に分割される。通常、ＲＦ＿Ｉｎは、第１基本周波数と、第１基本周波数より高い第２基本周波数の正弦波成分からなるマルチトーン高周波信号である。しかし、いずれの周波数も、標準的なワイヤレス通信周波数帯域内（例えば、８００ＭＨｚ〜９６０ＭＨｚ）にある。ただし、回路１０は、より低い、または、より高い、周波数帯域の他のアプリケーションでも使用可能である。
【０００８】
信号Ｓ１は、第１増幅器回路３０に入力され、そこで増幅されて、第１増幅器３６の出力において増幅信号Ｓ３となる。信号Ｓ３は、信号の所望のＲＦ部分と同相の好ましくない相互変調歪み成分（ＩＭＤ）を含む。その後、信号Ｓ３は、第３カプラ４２に入力される。第３カプラ４２は、増幅信号Ｓ３を表す２つの信号Ｓ４、Ｓ８を出力する。信号Ｓ４は、第４減衰器４４により減衰され、第３移相器４６により１８０度移相されて信号Ｓ５となる。信号Ｓ５は、遅延信号Ｓ２（後述）と１８０度位相がずれているが、ＲＦ部分の振幅は小さい。信号Ｓ５は、第２カプラ１８に入力される。信号Ｓ８は、第２遅延回路４８に入力される。第２遅延回路４８は、時間遅延を導入することにより、Ｓ８を遅延した信号を第４カプラ５２に出力する。信号Ｓ８は、所望のＲＦ部分および好ましくないＩＭＤ部分を含む。
【０００９】
信号Ｓ２は、第１遅延回路１６に入力される。第１遅延回路１６は、時間遅延を導入することにより、Ｓ２を遅延した信号を第２カプラ１８に出力する。この遅延は、信号Ｓ２およびＳ５が第２カプラ１８に同時に到達することを保証する。第２カプラ１８の出力（信号Ｓ６）は、信号Ｓ５を信号Ｓ２から差し引いた信号を表す。ここで、信号Ｓ５の小さいＲＦ部分のみが第２カプラ１８により差し引かれる。Ｓ６のＲＦ部分は、信号Ｓ１のＲＦ部分と、振幅はほぼ等しいが、位相は１８０度ずれている。また、Ｓ６は、信号Ｓ５からのＩＭＤ部分をも含む。信号Ｓ２はＩＭＤを含まず、相殺が起こらないからである。Ｓ６は、第２増幅器回路２０により増幅されて信号Ｓ７となり、第４カプラ５２に入力される。信号Ｓ６のＩＭＤ部分は、第２増幅器２６により導入された新たなＩＭＤ部分により減衰される。こうして、信号Ｓ７のＩＭＤ部分は、信号Ｓ８のＩＭＤ部分と、振幅は等しいが、位相は１８０度ずれることになる。しかし、信号Ｓ７のＲＦ部分は、信号Ｓ８のＲＦ部分と同相である。
【００１０】
第４カプラ５２に存在する２つの信号Ｓ８およびＳ７の所望のＲＦ信号部分は、互いに同相であるため、第４カプラ５２で足し合わされて高利得（入力ＲＦ＿Ｉｎに比べて）のＲＦ＿Ｏｕｔとなる。信号Ｓ８のＩＭＤ部分は、信号Ｓ７のＩＭＤ部分と振幅が等しくなるが、互いに位相が１８０度ずれるため、ＩＭＤはほぼ打ち消し合う。このようにして、回路１０は、相互変調歪みをほぼ最小化しながら大出力パワー利得を有する。
【００１１】
回路１０が正しく動作するためには、減衰器２２、３２、４４および移相器２４、３４、４６が適切にバランスがとれていなければならない。各減衰器２２、３２、４４はそれぞれ、システムユーザにより設定可能な制御変数ＡｔｔＡ、ＡｔｔＢ、ＡｔｔＦを有する。同様に、各移相器２４、３４、４６はそれぞれ、同じくシステムユーザにより設定可能な制御変数ＰｈａｓｅＡ、ＰｈａｓｅＢ、ＰｈａｓｅＦを有する。これらの変数の適切な設定を見つけるには、実験室でオフラインで、または生産ラインで実行される特別の調整手続きが必要である。生産時間を短縮するため、この調整は通常、１つの周波数および１つの温度で実行される。得られた変数は、ルックアップテーブルに入れられ、回路の動作範囲の残りの部分に対する回路性能を得るために推定が行われる。
【００１２】
【発明が解決しようとする課題】
しかし、このアプローチは、増幅器回路２０、３０の不均一な利得、ＩＭＤ性能および温度応答のようないくつかの要因による不正確な予測を生成することがある。さらに、減衰器および移相器の「二重作用」（すなわち、減衰器は、しばしば減衰とともに位相シフトを導入し、一方、移相器は、位相シフト中に挿入遅延を変える。いずれも、これらの制御変数の関数として生じる）が、不正確な補償を導入することにより、低歪み増幅器回路の動作の効率が悪くなる傾向がある。このように、低歪み高周波増幅器のための連続自動化調整機構が必要とされている。
【００１３】
さらに、調整機構を増幅器とオンボードで統合し、調整が、実験室や生産ラインで実行されるのではなく、増幅器の通常動作中に現場で行われることが可能であるのが好ましい。このように、低歪み高周波増幅器の統合オンボード調整機構が必要とされている。
【００１４】
【課題を解決するための手段】
本発明は、低歪み高周波増幅器の連続自動化調整機構を提供する。
【００１５】
また、本発明は、低歪み高周波増幅器の統合オンボード調整機構を提供する。
【００１６】
本発明の上記およびその他の特徴および利点は、低歪み増幅器を、増幅器の自動化調整を実行する最適化回路と統合することによって達成される。最適化回路は、現在の動作条件下での増幅器の動作を示すさまざまな信号を抽出するように設計された抽出回路を有する。抽出回路から受け取った情報を使用する制御回路が、現在の動作条件に対する増幅器の主要コンポーネントの適当な制御設定を決定する。最適化回路は、すべての動作条件下で出力の相互変調歪みが最小化または除去されることを保証しながら、増幅器出力が所望の信号レベルを有することを保証する。
【００１７】
【発明の実施の形態】
図２に、本発明により構成された、オンボード自動化調整を有する低歪み増幅器回路１００を示す。回路１００は、図１の回路を修正したもの（１０′で示す）、指標抽出回路１０１および制御回路２００を有する。制御回路２００および抽出回路１０１は、最適化回路を形成する。最適化回路は、以下で説明するように、増幅器回路１０′の自動化調整を実行することにより、すべての動作条件下で出力の相互変調歪みが最小化または除去されることを保証しながら、回路１００の出力ＲＦ＿Ｏｕｔが所望の信号レベルを有することを保証する。
【００１８】
回路１０′は、２つの小さい例外を除いて、図１を参照して前述した回路１０と本質的に同じである。第１に、第３減衰器１２の入力は、入力信号ＲＦ＿Ｉｎに直接に接続される代わりに、第５カプラ１０２からの信号ＩＮ１出力に接続される。第５カプラ１０２は、１０ｄＢスプリッタとして構成され、入力信号ＲＦ＿Ｉｎを２つの信号ＩＮ１およびＩＮ２に分割する。第２に、第４カプラ５２の孤立ポート（図１の回路１０では使用されていない）からの信号Ｓ１０出力は、回路１００の最適化（詳細は後述）を助けるために、抽出回路１０１によって使用される。こうして、回路１０′は、入力信号ＩＮ１の一部を受け取り、（図１を参照して前述したように）相互変調歪みが最小化または除去された所望の出力ＲＦ＿Ｏｕｔを生成する。
【００１９】
抽出回路１０１は、第５カプラ１０２、第６カプラ１２０、遅延回路１０４、増幅器１０６、４個のダイオード１１０、１２４、１３２、１４２、４個のアナログ−ディジタル変換器（ＡＤＣ）１１２、１２６、１３４、１４４、減衰器１２８、サンプリング抵抗１５０、５個のシャント抵抗１２２、１３０、１４０、１５２、１０８およびパワー分割器回路１５４を有する。
【００２０】
第５カプラ１０２の入力は、入力信号ＲＦ＿Ｉｎを受け取るように接続される。第５カプラ１０２は、１０ｄＢパワースプリッタとして構成される。カプラ１０２は、従来の並列カプラライン型カプラとすることが可能である。カプラ１０２の直通ポートは、増幅器回路１０′の減衰器１２の入力に接続される。第５カプラ１０２の結合ポートは、第３遅延回路１０４の入力に接続される。
【００２１】
遅延回路１０４の出力は、第３増幅器１０６の入力に接続される。増幅器１０６の出力は、抵抗１０８および第１ダイオード１１０の並列結合に接続される。また、増幅器１０６の出力は、第６カプラ１２０の結合ポートにも接続される。第６カプラ１２０は、３ｄＢコンバイナとして構成される。ダイオード１１０の出力は、ＡＤＣ１１２の入力に接続される。ＡＤＣ１１２の出力は、制御回路２００の入力に接続される。
【００２２】
回路１０′の第４カプラ５２の孤立ポートは、第２ダイオード１３２に接続される。第２ダイオード１３２の出力は、第２ＡＤＣ１３４の入力に接続される。また、シャント抵抗１３０が、接地電位と、第２ダイオード１３２の入力の間に接続される。ＡＤＣ１３４の出力は、制御回路２００の入力に接続される。
【００２３】
サンプリング抵抗１５０は、第５カプラ５２の出力ポートＲＦ＿Ｏｕｔと、パワー分割器回路１５４の入力の間に接続される。サンプリング抵抗１５０は、出力伝送線にとって透過的な値を有する。サンプリング抵抗１５０の値の一例は、約１キロオームである。シャント抵抗１５２は、サンプリング抵抗１５０に比べて非常に小さい値を有し、サンプリング抵抗１５０と接地電位の間に接続される。例えば、サンプリング抵抗１５０の値が１キロオームである場合、シャント抵抗１５２の値は約５０オームである。パワー分割器回路１５４は、単純な抵抗ネットワークパワー分割器であることが可能であり、あるいは、３ｄＢカプラとすることも可能である。
【００２４】
パワー分割器回路１５４の第１の出力は、第３ダイオード１４２の入力に接続される。第３ダイオード１４２の出力は、第３ＡＤＣ１４４の入力に接続される。また、シャント抵抗１４０が、接地電位と、第３ダイオード１４２の入力の間に接続される。ＡＤＣ１４４の出力は、制御回路２００の入力に接続される。
【００２５】
パワー分割器回路１５４の第２の出力は、第５減衰器１２８の入力に接続される。第５減衰器１２８の出力は、カプラ１２０の直通ポートに接続される。カプラ１２０の入力ポートは、第４ダイオード１２４に直接接続される。ダイオード１２４の出力は、第４ＡＤＣ１２６の入力に接続される。また、シャント抵抗１２２が、接地電位と、第４ダイオード１２４の入力の間に接続される。ＡＤＣ１２６の出力は、制御回路２００の入力に接続される。
【００２６】
動作時において、入力信号ＲＦ＿Ｉｎは、第５カプラ１０２の入力に入力される。第５カプラ１０２は、増幅器回路１０′の第３減衰器１２に信号ＩＮ１を出力し、第３遅延回路１０４に信号ＩＮ２を出力する。第１の信号ＩＮ１は、図１を参照して前述したように、増幅器回路１０′により増幅され、所望の出力ＲＦ＿Ｏｕｔを得る。ＲＦ＿Ｏｕｔは、サンプリング抵抗１５０によりサンプリングされる。サンプリング抵抗１５０は、シャント抵抗１５２に接続されると、２２ｄＢ減衰器として作用し、信号Ｓ１１を生成する。信号Ｓ１１は、パワー分割器回路１５４に入力され、２つの信号ＰＳ１およびＰＳ２に分割される。ＰＳ１およびＰＳ２はいずれも、ＲＦ＿Ｏｕｔ信号をサンプリングした信号を表す。
【００２７】
ＰＳ２出力信号は、（ダイオード１４２を介して）第３ＡＤＣ１４４に入力される。第３ＡＤＣ１４４は、ＰＳ２信号を信号Ａ／Ｄ３へとディジタル化し、この信号は制御回路２００に送られる。Ａ／Ｄ３信号は、回路１００の出力信号ＲＦ＿Ｏｕｔの現在のＲＦ値のディジタル表現であり、制御変数ＡｔｔＡ、ＡｔｔＢ、ＡｔｔＦ、ＰｈａｓｅＡ、ＰｈａｓｅＢ、ＰｈａｓｅＦを適当に設定するために、制御回路２００によって使用される。パワー分割器回路１５４の他方の出力（すなわち、信号ＰＳ１）は、（減衰器１２８を介して）カプラ１２０の直通ポートに入力される。カプラ１２０は、３ｄＢコンバイナとして作用する。
【００２８】
信号ＩＮ２（入力信号ＲＦ＿Ｉｎを表す）は、第３遅延回路１０４により遅延され、増幅器１０６により増幅されて信号Ｓ１４となる。信号Ｓ１４は、カプラ１２０の結合ポートに入力される。信号Ｓ１４とＰＳ１の位相が正しいと仮定すると、これらの信号は打ち消し合うはずである。カプラ１２０からの出力信号Ｓ１３は、増幅器回路１０′の全ＩＭＤを表す。信号Ｓ１３は、（ダイオード１２４を介して）第４ＡＤＣ１２６に入力される。第４ＡＤＣ１２６は、Ｓ１３信号を信号Ａ／Ｄ１へとディジタル化し、この信号は制御回路２００に送られる。Ａ／Ｄ１信号は、入力信号ＲＦ＿Ｉｎがマルチトーン信号である場合には、回路１０′の出力ＩＭＤの現在のＲＦ値のディジタル表現であり、入力信号ＲＦ＿ＩｎがＣＤＭＡ信号である場合には、スペクトル再生(Spectral Regrowth)である。Ａ／Ｄ１は、制御変数ＡｔｔＡ、ＡｔｔＢ、ＡｔｔＦ、ＰｈａｓｅＡ、ＰｈａｓｅＢ、ＰｈａｓｅＦを適当に設定するために、制御回路２００によって使用される。
【００２９】
信号Ｓ１０（第４カプラ５２の孤立ポートからの出力）は、第１および第２の増幅器回路２０、３０における利得が等しいことの指標として作用する。すなわち、第１および第２の増幅器回路２０、３０がいずれも同じ利得を有する場合、信号Ｓ１０は最小になる。また、第１および第２の増幅器回路２０、３０の利得の差が増大すると、信号Ｓ１０は最大値に近づく。信号Ｓ１０は、（ダイオード１３２を介して）第２ＡＤＣ１３４に入力される。第２ＡＤＣ１３４は、Ｓ１０信号を信号Ａ／Ｄ２へとディジタル化し、この信号は制御回路２００に送られる。Ａ／Ｄ２信号は、第１および第２の増幅器回路２０、３０の「等利得」指標のディジタル表現である。前述のように、信号Ａ／Ｄ２は、これらの利得が等しいときに最小になる。Ａ／Ｄ２は、制御変数ＡｔｔＡ、ＡｔｔＢ、ＡｔｔＦ、ＰｈａｓｅＡ、ＰｈａｓｅＢ、ＰｈａｓｅＦを適当に設定するために、制御回路２００によって使用される。
【００３０】
また、信号Ｓ１４は、（ダイオード１１０を介して）第１ＡＤＣ１１２に入力される。第１ＡＤＣ１１２は、Ｓ１４信号を信号Ａ／Ｄ４へとディジタル化し、この信号は制御回路２００に送られる。Ａ／Ｄ４信号は、入力信号ＲＦ＿Ｉｎの現在のＲＦ値のディジタル表現であり、制御変数ＡｔｔＩｎを適当に設定するために、制御回路２００によって使用される。
【００３１】
制御回路２００は、メモリ回路２０２に接続された、または、メモリ回路２０２を有する、プロセッサ２０４とすることが可能である。制御回路２００は、抽出回路１０１から入力信号Ａ／Ｄ１、Ａ／Ｄ２、Ａ／Ｄ３およびＡ／Ｄ４を受け取り、すべての動作条件下で出力の相互変調歪みが最小化または除去されることを保証しながら、回路１００の出力が所望の信号レベルを有することを保証するように（詳細は、図３〜図５を参照して後述）、増幅器回路１０′のさまざまな制御変数ＡｔｔＩｎ、ＡｔｔＡ、ＡｔｔＢ、ＡｔｔＦ、ＰｈａｓｅＡ、ＰｈａｓｅＢ、ＰｈａｓｅＦを設定するために、制御信号ＣＯＮＴＲＯＬを出力する。認識されるように、制御回路２００は、ハードウェアもしくは特定用途向け集積回路（ＡＳＩＣ）またはハードウェアとソフトウェアの組合せとして実現可能である。
【００３２】
図３〜図５に、オンボード自動化調整を有する低歪み増幅器回路１００（図２）を調整するための例示的な自動化方法３００の流れ図を示す。以下で説明するように、方法３００は、信号Ａ／Ｄ１（出力ＩＭＤを表す）およびＡ／Ｄ２（第１および第２の増幅器回路２０、３０の等利得を表す）の値をモニタして、回路１００（図２）の適当な調整を決定する。適当な調整は、信号Ａ／Ｄ１、Ａ／Ｄ２が所定の最小値にあるときに達成される。信号Ａ／Ｄ３は、出力パワーを固定レベルに調節して、不十分な出力パワーにより引き起こされる偽のＩＭＤが起こらないことを保証するために使用される。信号Ａ／Ｄ３およびＡ／Ｄ４は、最終的には、回路１００（図２）の最終利得設定を調節（第３減衰器１２のＡｔｔＩｎ制御設定を介して）するために使用されることになる。すなわち、Ａ／Ｄ３からＡ／Ｄ４を引いたものが、回路１００の現在の利得となり、これを所望の利得と比較することができる。所望の利得を達成するのに必要な調節は、ＡｔｔＩｎを調節することによりなされる。
【００３３】
方法３００は、さまざまな制御設定を適当に調節するために、修正単体法を利用するのが好ましい。略言すれば、当業者に周知のように、単体法は、変数（例えば、回路１００の制御変数設定）を調節して、システムの可能な最良の結果を達成する変数の設定（例えば、第１および第２増幅器回路の利得が等しく、出力信号ＲＦ＿ＯｕｔのＩＭＤが最小という適当な増幅）を求めるものである。単体法は、多くの変数を扱うことができる。図２の回路１００の場合、変数は、制御変数ＡｔｔＡ、ＡｔｔＢ、ＡｔｔＦ、ＰｈａｓｅＡ、ＰｈａｓｅＢ、およびＰｈａｓｅＦの一部または全部を含むことが可能である。
【００３４】
当業者に周知のように、単体法は、最初のＶ＋１個のテスト（試行）から開始する。ただし、Ｖは、可能な最良の結果を達成するために調節される変数の個数を表す。すなわち、２個の変数を調節しようとする場合、３個の初期テストがある。各テストは、変数のうちの少なくとも１つに対する相異なる設定を含む。初期テストが、大きい設定の範囲を含むように、各テストの設定は、互いに十分に離れているべきである。初期テストは「単体」を形成する。
【００３５】
初期テストを実行し、結果を分析した後、最も不利な結果を有するテストを却下し、異なる変数設定を有する新たなテストで置き換える。従って、常にＶ＋１個のテスト結果がある。新たなテストの変数は、もとの単体への「リフレクション」により計算されるが、通常、好ましくない結果につながる変数の逆になるように選択される。新たなテストを実行し、新たな最も不利な結果を判定し、Ｖ＋１個のテストのうちの１つを次の新たなテストで置き換える。この手続きを、所望の結果が達成されるまで続ける。所望の結果が達成されたら、単体法は終了し、所望の結果を生じた変数設定は、保存された後、システムによって使用される。
【００３６】
図３〜図５に、低歪み増幅器回路１００（図２）を調整する例示的な自動化方法３００を示す。方法３００は、制御回路２００（図２）によって実行されるのが好ましい。制御回路２００が、メモリ回路２０２と通信するプロセッサ２０４として実現される場合、方法３００は、プロセッサ２０４により実行されるソフトウェアプログラムとして実現され、方法３００のプログラムおよび結果はメモリ回路２０２に格納される。しかし、認識されるように、方法３００は、制御回路２００とともに、ハードウェア、ＡＳＩＣまたはハードウェアとソフトウェアの任意の組合せとしても実現可能であり、本発明の方法３００は、ソフトウェアを実行するマイクロプロセッサに限定されるものではない。方法３００は、回路１００が現在の動作条件に対して調整されるように現場で実行されることも可能である。この場合、動作温度のような因子は、方法３００の実行中に考慮される。
【００３７】
この例示的な方法３００では、説明の目的のために、制御変数ＰｈａｓｅＡ、ＰｈａｓｅＢおよびＡｔｔＦのみを使用する。認識されるように、制御変数ＡｔｔＡ、ＡｔｔＢ、ＡｔｔＦ、ＰｈａｓｅＡ、ＰｈａｓｅＢ、およびＰｈａｓｅＦの任意の組合せを方法３００により処理することが可能である。方法３００によって処理されない制御変数は、過去の調整（すなわち、経験）に基づいて、デフォルト値に設定される。ここでは、変数ＰｈａｓｅＡ、ＰｈａｓｅＢおよびＡｔｔＦをまとめてＶと表す。ステップ３０２で、回路１００が動作するように、選択された制御変数ＰｈａｓｅＡ、ＰｈａｓｅＢおよびＡｔｔＦを初期値に初期設定する。これらの初期値は、例えば、各変数の変域の中間の値とすることも可能であり、あるいは、過去の調整（すなわち、経験）に基づいて選択された他の値とすることも可能である。ＰｈａｓｅＡおよびＰｈａｓｅＢに対する設定は、度／ボルトを単位とし、ＡｔｔＦに対する設定は利得／ボルトを単位とする。ステップ３０４で、方法３００が、各変数の変域内の値のみを選択するように、制御変数Ｖの変域を設定する。制御変数Ｖの変域をまとめてＶｒで表す。
【００３８】
ステップ３０６で、所望の（しきい値）パワーＰｔおよび所望の（しきい値）ＩＭＤ ＰｔＩｍｄを選択する。しきい値パワーＰｔは、増幅器２０および３０（図２）の「等利得」に対する最小の所望の値を表す。すなわち、しきい値パワーＰｔは、第１および第２の増幅器２０、３０の利得がほぼ等しくなるような値に設定される。上記のように、信号Ａ／Ｄ２は、第１および第２の増幅器回路２０、３０の等利得を表し、信号Ａ／Ｄ２が最小になるときを決定するためにＰｔと比較される。しきい値ＩＭＤ ＰｔＩｍｄは、出力ＩＭＤが最小となるような値に設定される。上記のように、信号Ａ／Ｄ１は、回路１００の出力ＩＭＤを表し、信号Ａ／Ｄ１が最小になるときを決定するためにＰｔＩｍｄと比較される。
【００３９】
ステップ３０８で、実行されるテスト数を表すテストカウンタＣｔを０に初期化する。テストは、増幅器回路１０′（図２）を変数セットにロードした後、Ａ／Ｄ３またはＡ／Ｄ１のパワー値をしきい値ＰｔまたはＰｔＩｍｄ（ステップ３２０で後述）と比較することを表す。ループカウンタＣLも０に初期化される。ステップ３１０で、ループ回数限界Ｃｎが、方法３００によって実行されるべきテストループの最大数に設定される。この限界Ｃｎは、所望のＡ／Ｄ１およびＡ／Ｄ２信号が達成されない場合に方法３００が無限にループしないようにする。
【００４０】
ステップ３１２で、最初のＫ個のテストを作成し実行する。ただし、Ｋ＝Ｖ＋１（Ｖは変数の個数を表す）である。３個の変数Ｖが調節されるため、４個の初期テストがあることになる。４個の初期テストは、４個の異なる変数のセットによって表され、それぞれｓｅｔ１、ｓｅｔ２、ｓｅｔ３およびｓｅｔ４とラベルされる。ｓｅｔ１は、変数ＰｈａｓｅＡ、ＰｈａｓｅＢおよびＡｔｔＦのそれぞれに対する設定ＰｈＡ１、ＰｈＢ１、ＡｔＦ１を含む。同様に、ｓｅｔ２は、設定ＰｈＡ２、ＰｈＢ２、ＡｔＦ２を含み、ｓｅｔ３は、設定ＰｈＡ３、ＰｈＢ３、ＡｔＦ３を含み、ｓｅｔ４は、設定ＰｈＡ４、ＰｈＢ４、ＡｔＦ４を含む。これらのテスト設定をまとめて、テスト設定ＰｈＡ、ＰｈＢおよびＡｔＦと表す。
【００４１】
制御回路２００が、（図２の制御信号ＣＯＮＴＲＯＬを介して）制御変数ＰｈａｓｅＡ、ＰｈａｓｅＢおよびＡｔｔＦをテストセットのうちの１つのセット内の値に設定すると、それぞれのテストが実行される。すなわち、例えばｓｅｔ１に基づいて第１のテストを実行するには、ＰｈａｓｅＡをＰｈＡ１に設定し、ＰｈａｓｅＢをＰｈＢ１に設定し、ＡｔｔＦをＡｔＦ１に設定する。抽出される信号Ａ／Ｄ１、Ａ／Ｄ２、Ａ／Ｄ３、Ａ／Ｄ４は、テストで使用された制御設定に基づいた増幅器回路１００（図２）の性能を示すことになる。Ｖ＋１個のテストのそれぞれを実行した後、抽出信号Ａ／Ｄ１、Ａ／Ｄ２、Ａ／Ｄ３、Ａ／Ｄ４のセットがＶ＋１個あることになる。
【００４２】
この時点で、テストカウンタＣｔをインクリメントすることができる（ステップ３１４）。Ｃｔの現在の値はＶ＋１であり、今の例では４である。ステップ３１６〜３１８で、抽出信号の４個のセットから最良のパワーＰｂ（すなわち、最小の値の信号Ａ／Ｄ２）を選択し、テストする（すなわち、しきい値パワーＰｔと比較する）。ステップ３２０で、最良パワーＰｂがしきい値パワーＰｔ（これは、図２の増幅器２０および３０の「等利得」に対する最小の所望の値を表す）以下であるかどうかを判断する。選択された最良パワーＰｂがしきい値パワーＰｔ以下である場合、方法３００はステップ３２４に進み、この最良パワーＰｂを有するテストに対応する抽出されたＩＭＤ（すなわち、信号Ａ／Ｄ１）をテストする（すなわち、しきい値ＩＭＤ ＰｔＩｍｄと比較する）。この抽出されたＩＭＤを以下ＰｂＩｍｄで表す。ＰｂＩｍｄがＰｔＩｍｄ以下である場合、方法３００は、本発明の低歪み増幅器回路を適当に調整したことになる。この場合、テストで使用された制御変数の値は、ステップ３３０〜３３４で格納され、方法３００は終了する。この時点で、他の抽出信号Ａ／Ｄ３およびＡ／Ｄ４を用いて、回路１００が所望の利得を有することを確かめることができる。すなわち、Ａ／Ｄ３からＡ／Ｄ４を引いたものは、回路１００の現在の利得を表し、これを所望の利得と比較することができる。所望の利得を達成するのに必要な調節は、第３減衰器１２（図２）のＡｔｔＩｎを調節することによってなされる。
【００４３】
ＰｂＩｍｄがＰｔＩｍｄより大きいか（ステップ３２６）、または、最良パワーＰｂがしきい値パワーＰｔより大きい（ステップ３２０）場合、方法３００はステップ３２２に進み、方法３００が次のテストループを実行すべきかどうかを判断する。すなわち、ステップ３２２で、ループカウンタＣLがループ限界Ｃｎ以上であるかどうかを判断する。ループカウンタＣLがループ限界Ｃｎ以上である場合、方法３００は終了する。この時点では、所望の出力パワーおよびＩＭＤのレベルは見つからず、方法３００を再実行しなければならない。
【００４４】
ループカウンタＣLがループ限界Ｃｎより小さい場合（ステップ３２２）、方法３００はステップ３４０に進み、最悪のパワーのテストセットが選択される。このセットを以下ではセットＷという。セットＷは、｛Ｗ１，Ｗ２，Ｗ３｝を含み、これらはそれぞれ、最悪のパワーを生じたテスト設定ＰｈＡ、ＰｈＢおよびＡｔＦを表す。
【００４５】
この時点で、方法３００は、通常の単体法処理を実行して、最悪の場合のセットＷを、新たなテストセットで置き換える。ステップ３４２で、重心セットＣを計算する。重心セットＣは、｛Ｃ１，Ｃ２，Ｃ３｝を含み、テストで使用されたそれぞれのテスト設定ＰｈＡ、ＰｈＢおよびＡｔＦの重心を表す。Ｃ１は、テスト設定ＰｈＡの重心を表し、Σx=1 4ＰｈＡｘ／４と設定される。Ｃ２は、テスト設定ＰｈＢの重心を表し、Σx=1 4ＰｈＢｘ／４と設定される。Ｃ３は、テスト設定ＡｔＦの重心を表し、Σx=1 4ＡｔＦｘ／４と設定される。
【００４６】
重心Ｃを計算した後、ステップ３４４で、リフレクションセットＲを計算する。リフレクションＲは、Ｃ＋α×（Ｃ−Ｗ）に等しい。ただし、α＝１である。リフレクションセットＲは、｛Ｒ１，Ｒ２，Ｒ３｝を含む。Ｒ１は、第１のテスト設定ＰｈＡのリフレクションを表し、Ｃ１＋（Ｃ１−Ｗ１）に等しい。Ｒ２は、第２のテスト設定ＰｈＢのリフレクションを表し、Ｃ２＋（Ｃ２−Ｗ２）に等しい。Ｒ３は、第３のテスト設定ＡｔＦのリフレクションを表し、Ｃ３＋（Ｃ３−Ｗ３）に等しい。その後、リフレクションＲを、リフレクション変域Ｖｒと比較する（ステップ３４６）。
【００４７】
ステップ３４６で、リフレクションＲがＶｒで定義される最小値以下である場合、リフレクションＲを最小値Ｖｍｉｎに設定し（ステップ３４８）、方法３００はステップ３６０に進む。ステップ３４６で、リフレクションＲがリフレクション変域より大きいと判断された場合、方法はステップ３５０に進み、リフレクションＲが変域Ｖｒの最大値以上であるかどうかを判断する。ステップ３５０で、リフレクションＲが変域Ｖｒの最大値以上であると判断された場合、リフレクションＲは最大値Ｖｍａｘに設定され（ステップ３５２）、方法３００はステップ３６０に進む。ステップ３５０で、リフレクションＲが変域Ｖｒの最大値より小さいと判断された場合、方法３００はステップ３６０に進む。
【００４８】
ステップ３６０で、リフレクションＲを新たなテストとして使用する。この新たなテストは、制御変数ＰｈａｓｅＡ、ＰｈａｓｅＢおよびＡｔｔＦをそれぞれ表すＰｈＡＲ、ＰｈＢＲおよびＡｔＦＲを含むセットを有する。この新たなテストは、制御回路２００が、制御変数ＰｈａｓｅＡ、ＰｈａｓｅＢおよびＡｔｔＦを（図２の制御信号ＣＯＮＴＲＯＬを介して）ＰｈＡＲ、ＰｈＢＲおよびＡｔＦＲの値に設定すると、実行される。抽出信号Ａ／Ｄ１、Ａ／Ｄ２、Ａ／Ｄ３、Ａ／Ｄ４は、新たなテストで使用された制御設定に基づく増幅器回路１００（図２）の性能を示す。リフレクションテスト設定を利用したテストを実行した後には、抽出信号Ａ／Ｄ１、Ａ／Ｄ２、Ａ／Ｄ３、Ａ／Ｄ４の新たなセットがある。この時点で、テストカウンタＣｔをインクリメントすることができる（ステップ３６４）。
【００４９】
ステップ３６６で、リフレクションＲのテストに対応する信号Ａ／Ｄ２、Ｐｒ、を最悪の場合のパワーＰｗと比較する。ステップ３６６で、リフレクションパワーＰｒが最悪の場合のパワーＰｗより小さいと判断された場合、方法はステップ３６８に進み、そこで、リフレクションパワーＰｒが最悪の場合のパワーＰｗより「極端に小さい」かどうかを判断する。「極端に小さい」という用語は、リフレクションパワーＰｒと最悪の場合のパワーＰｗの差が所定の差しきい値（これは、単体法での過去の調整および経験に基づいて設定される）より大きいことを意味する。リフレクションパワーＰｒが最悪の場合のパワーＰｗより極端に小さい場合、このリフレクションは捨てられ、方法３００はステップ４１０に進む。ステップ３６８で、リフレクションＲが最悪の場合のパワーＰｗより極端に小さいのではない場合、方法３００はステップ３７０に進む。この時点で、リフレクションテストセットＲは、最悪の場合のセットＷを置き換え、Ｖ＋１個のテストの一部となる。
【００５０】
ステップ３７０で、古い最悪の場合のパワーＰｗが、現在のリフレクションすなわち新しいテストパワーＰｒに設定される。テストカウンタＣｔをインクリメントし（ステップ３７２）、新たな最良のパワーＰｂを、Ｖ＋１個のテストから決定する（ステップ３７４）。新たな最良のパワーＰｂが決定された後、方法３００はステップ３１８に進み、そこでテストされる（すなわち、上記のように、しきい値パワーＰｔと比較される）。
【００５１】
ステップ３６８で、リフレクションＰｒが最悪の場合のパワーＰｗより極端に小さいと判断された場合、方法３００はステップ４１０に進む。ステップ４１０で、リフレクションＲを捨てる。ステップ４１２で、拡大セットＥｒを計算する。Ｅｒは、Ｃ＋γ×（Ｃ−Ｗ）に等しい。ただし、γは２に等しい。拡大セットＥｒは、｛Ｅｒ１，Ｅｒ２，Ｅｒ３｝を含む。Ｅｒ１は、第１のテスト設定ＰｈＡの拡大を表し、Ｃ１＋２×（Ｃ１−Ｗ１）に等しい。Ｅｒ２は、第２のテスト設定ＰｈＢの拡大を表し、Ｃ２＋２×（Ｃ２−Ｗ２）に等しい。Ｅｒ３は、第３のテスト設定ＡｔＦの拡大を表し、Ｃ３＋２×（Ｃ３−Ｗ３）に等しい。
【００５２】
ステップ４１４で、拡大Ｅｒを新たなテストとして使用する。この新たなテストは、制御変数ＰｈａｓｅＡ、ＰｈａｓｅＢおよびＡｔｔＦをそれぞれ表すＰｈＡＥｒ、ＰｈＢＥｒおよびＡｔＦＥｒを含むセットを有する。この拡大セットは、Ｖ＋１個のテストの一部となる。この新たなテストは、制御回路２００が、制御変数ＰｈａｓｅＡ、ＰｈａｓｅＢおよびＡｔｔＦを（図２の制御信号ＣＯＮＴＲＯＬを介して）ＰｈＡＥｒ、ＰｈＢＥｒおよびＡｔＦＥｒの値に設定すると、実行される。抽出信号Ａ／Ｄ１、Ａ／Ｄ２、Ａ／Ｄ３、Ａ／Ｄ４は、新たなテスト（ＰｈＡＥｒ、ＰｈＢＥｒおよびＡｔＦＥｒに基づく）で使用された制御設定に基づく増幅器回路１００（図２）の性能を示す。拡大テスト設定を利用したテストを実行した後には、抽出信号Ａ／Ｄ１、Ａ／Ｄ２、Ａ／Ｄ３、Ａ／Ｄ４の新たなセットがある。この時点で、テストカウンタＣｔをインクリメントすることができ（ステップ４１８）、方法はステップ３７０に進み、そこで、古い最悪の場合のパワーＰｗは、新しい拡大テストパワーＰｒに設定される。
【００５３】
ステップ３６６で、リフレクションパワーＰｒが最悪の場合のパワーＰｗより大きいと判断された場合、方法はステップ３８０に進む。ステップ３８０で、リフレクションＲを捨てる。ステップ３８２で、新たな縮小リフレクションＲｃを計算する。リフレクションＲｃは、Ｃ＋α×（Ｃ−Ｗ）に等しい。ただし、α＝０．５０である。リフレクションセットＲｃは、｛Ｒｃ１，Ｒｃ２，Ｒｃ３｝を含む。この新たなリフレクションセットＲｃは、Ｖ＋１個のテストの一部となる。Ｒｃ１は、第１のテスト設定ＰｈＡの新たなリフレクションを表し、Ｃ１＋０．５０×（Ｃ１−Ｗ１）に等しい。Ｒｃ２は、第２のテスト設定ＰｈＢの新たなリフレクションを表し、Ｃ２＋０．５０×（Ｃ２−Ｗ２）に等しい。Ｒｃ３は、第３のテスト設定ＡｔＦの新たなリフレクションを表し、Ｃ３＋０．５０×（Ｃ３−Ｗ３）に等しい。ステップ３８４で、新たなリフレクションＲｃを新たなテストとして使用する。この新たなテストは、制御変数ＰｈａｓｅＡ、ＰｈａｓｅＢおよびＡｔｔＦをそれぞれ表すＰｈＡＲｃ、ＰｈＢＲｃおよびＡｔＦＲｃを含むセットを有する。この新たなテストは、制御回路２００が、制御変数ＰｈａｓｅＡ、ＰｈａｓｅＢおよびＡｔｔＦを（図２の制御信号ＣＯＮＴＲＯＬを介して）ＰｈＡＲｃ、ＰｈＢＲｃおよびＡｔＦＲｃの値に設定すると、実行される。抽出信号Ａ／Ｄ１、Ａ／Ｄ２、Ａ／Ｄ３、Ａ／Ｄ４は、新たなテストで使用された制御設定に基づく増幅器回路１００（図２）の性能を示す。新たなリフレクションテストセットを利用したテストを実行した後には、抽出信号Ａ／Ｄ１、Ａ／Ｄ２、Ａ／Ｄ３、Ａ／Ｄ４の新たなセットがある。この時点で、テストカウンタＣｔをインクリメントすることができる（ステップ３８８）。
【００５４】
ステップ３９０で、新たなリフレクションＲｃのテストに対応する信号Ａ／Ｄ２、Ｐｒ、を最悪の場合のパワーＰｗと比較する。ステップ３９０で、新たなリフレクションパワーＰｒが最悪の場合のパワーＰｗより小さいと判断された場合、方法はステップ３７０に進み、そこで、古い最悪の場合のパワーＰｗが、新たな拡大テストパワーＰｒに設定される。
【００５５】
ステップ３９０で、新たなリフレクションパワーＰｒが最悪の場合のパワーＰｗより小さくないと判断された場合、方法はステップ３９２に進む。ステップ３９２で、新たなリフレクションＲｃを捨てる。ステップ３９４で、コントラクション（収縮）セットＣｒを計算する。Ｃｒは、Ｃ＋β×（Ｃ−Ｗ）に等しい。ただし、βは−０．５０に等しい。コントラクションセットＣｒは、｛Ｃｒ１，Ｃｒ２，Ｃｒ３｝を含む。Ｃｒ１は、第１のテスト設定ＰｈＡのコントラクションを表し、Ｃ１−０．５０×（Ｃ１−Ｗ１）に等しい。Ｃｒ２は、第２のテスト設定ＰｈＢのコントラクションを表し、Ｃ２−０．５０×（Ｃ２−Ｗ２）に等しい。Ｃｒ３は、第３のテスト設定ＡｔＦのコントラクションを表し、Ｃ３−０．５０×（Ｃ３−Ｗ３）に等しい。
【００５６】
ステップ３９４で、コントラクションＣｒを新たなテストとして使用する。この新たなテストは、制御変数ＰｈａｓｅＡ、ＰｈａｓｅＢおよびＡｔｔＦをそれぞれ表すＰｈＡＣｒ、ＰｈＢＣｒおよびＡｔＦＣｒを含むセットを有する。このコントラクションセットは、Ｖ＋１個のテストの一部となる。この新たなテストは、制御回路２００が、制御変数ＰｈａｓｅＡ、ＰｈａｓｅＢおよびＡｔｔＦを（図２の制御信号ＣＯＮＴＲＯＬを介して）ＰｈＡＣｒ、ＰｈＢＣｒおよびＡｔＦＣｒの値に設定すると、実行される。抽出信号Ａ／Ｄ１、Ａ／Ｄ２、Ａ／Ｄ３、Ａ／Ｄ４は、新たなテスト（ＰｈＡＣｒ、ＰｈＢＣｒおよびＡｔＦＣｒに基づく）で使用された制御設定に基づく増幅器回路１００（図２）の性能を示す。コントラクションテストセットを利用したテストを実行した後には、抽出信号Ａ／Ｄ１、Ａ／Ｄ２、Ａ／Ｄ３、Ａ／Ｄ４の新たなセットがある。この時点で、テストカウンタＣｔをインクリメントすることができ（ステップ４００）、方法はステップ３７０に進み、そこで、古い最悪の場合のパワーＰｗが、新たな拡大テストパワーＰｒに設定される。
【００５７】
前述のように、方法３００は、しきい値パワーＰｔ以下の選択された最良のパワーＰｂがあって（ステップ３２０）ＩＭＤ ＰｂＩｍｄがしきい値ＩＭＤ ＰｔＩｍｄ以下になる（ステップ３２６）まで、または、ループカウンタＣLがループ限界Ｃｎを超える（ステップ３２２）まで、継続される。最良のパワーＰｂがしきい値パワーＰｔ以下で、対応するＩＭＤがしきい値ＩＭＤ Ｉｍｄｔ以下であるような最良のパワーＰｂが見つかった場合、方法３００は、本発明の低歪み増幅器回路を適当に調整したことになる。
【００５８】
図６は、オンボード自動化調整を有する低歪み増幅器回路１００（図２）を利用した例示的なシステム４００の高水準ブロック図である。システム４００は、任意のワイヤレス通信システムであることが可能であるが、好ましくは、ＴＤＭＡまたはＣＤＭＡシステムである。システム４００は、送信機（ＸＭＴＲ）回路４０２、低歪み増幅器回路１００およびアンテナ４０４を有する。例えばワイヤレス受信機へ送信すべき情報を含む入力信号が、ＸＭＴＲ４０２によって受け取られる。ＸＭＴＲ４０２は、受信機と通信するのに必要な信号の変換および処理を実行し、ＲＦ信号ＲＦ＿Ｉｎを増幅器回路１００に出力する。上記のように、適当に調整された増幅器回路１００は、ＲＦ信号ＲＦ＿Ｏｕｔをアンテナ４０４に出力する。アンテナ４０４は、ＲＦ＿Ｏｕｔ信号を送信する。
【００５９】
【発明の効果】
以上述べたごとく、本発明によれば、低歪み高周波増幅器の連続自動化調整機構が実現される。
【図面の簡単な説明】
【図１】低歪み増幅器回路の回路図である。
【図２】本発明により構成された、オンボード自動化調整を有する低歪み増幅器回路の回路図である。
【図３】図２の低歪み増幅器回路を調整する例示的な自動化方法の流れ図である。
【図４】図２の低歪み増幅器回路を調整する例示的な自動化方法の流れ図である。
【図５】図２の低歪み増幅器回路を調整する例示的な自動化方法の流れ図である。
【図６】図２の低歪み増幅器回路を利用した例示的なシステムの高水準ブロック図である。
【符号の説明】
１０ 低歪み増幅器回路
１２ 第３減衰器
１４ 第１カプラ
１６ 第１遅延回路
１８ 第２カプラ
２０ 第２増幅器回路
２２ 第２減衰器
２４ 第２移相器
２６ 第２増幅器
３０ 第１増幅器回路
３２ 第１減衰器
３４ 第１移相器
３６ 第１増幅器
４２ 第３カプラ
４４ 第４減衰器
４６ 第３移相器
４８ 第２遅延回路
５２ 第４カプラ
１００ 低歪み増幅器回路
１０１ 抽出回路
１０２ 第５カプラ
１０４ 第３遅延回路
１０６ 第３増幅器
１０８ シャント抵抗
１１０ 第１ダイオード
１１２ 第１ＡＤＣ
１２０ 第６カプラ
１２２ シャント抵抗
１２４ 第４ダイオード
１２６ 第４ＡＤＣ
１２８ 減衰器
１３０ シャント抵抗
１３２ 第２ダイオード
１３４ 第２ＡＤＣ
１４０ シャント抵抗
１４２ 第３ダイオード
１４４ 第３ＡＤＣ
１５０ サンプリング抵抗
１５２ シャント抵抗
１５４ パワー分割器回路
２００ 制御回路
２０２ メモリ回路
２０４ プロセッサ
４０２ 送信機（ＸＭＴＲ）回路
４０４ アンテナ
Claims (5)
- 自動化調整増幅器回路（１００）であって、
増幅回路（１０’）を含み、前記増幅回路は、入力と、該入力に存在する信号を増幅した信号を出力する第１出力と、前記増幅回路の調整指標信号を出力する第２出力とを有し、さらに、
前記第１および第２出力ならびに前記入力に存在する信号を用いて複数の前記調整指標信号を抽出する、前記第１および第２出力ならびに前記入力に接続された抽出回路（１０１）を含み、前記複数の調整指標信号は前記増幅回路の等利得指標と相互変調歪み指標とを含むものであり、さらに、
前記複数の調整指標信号の入力に応答して、前記増幅回路の制御変数を調節する少なくとも１つの制御信号を出力する、前記増幅回路に接続された制御回路（２００）を含み、
前記増幅回路は、
前記入力に存在する前記信号を第１および第２入力信号部分に分割する第１カプラ（１４）と、
前記第１入力信号部分を増幅して、所望信号部分および不要信号部分を有する第１の増幅された信号を生成する第１増幅器（３０）と、
前記第１の増幅された信号の位相をシフトして第２信号を形成する移相回路（４６）と、
前記第２入力信号部分を前記第２信号と足し合わせて第３信号を形成する第２カプラ（１８）と、
前記第３信号を増幅して、所望信号部分および不要信号部分を有する第２の増幅された信号を生成する第２増幅器（２０）と、
前記第１および第２の増幅された信号の不要信号部分を実質的に相殺するとともに、前記第１および第２の増幅された信号の所望信号部分を足し合わせて第４信号を形成して前記第１出力に出力するコンバイナ（５２）とを含み、前記コンバイナが、前記第１および第２増幅器がいずれも同じ利得を有する場合に最小となり、前記第１および第２増幅器の利得の差が増大すると最大値に近づく信号を形成し、形成された前記信号が前記第２出力に出力されることを特徴とする自動化調整増幅器回路。 - 前記制御回路は、前記増幅回路の利得を調節することを特徴とする請求項１に記載の増幅器回路。
- 前記制御回路は、前記第１出力において出力される信号の相互変調歪みを最小にすることを特徴とする請求項２に記載の増幅器回路。
- 前記制御回路は、前記第１出力において出力される信号のスペクトル再生を最小にすることを特徴とする請求項２に記載の増幅器回路。
- ワイヤレス通信システム用の送信機であって、
キャリア成分を有する入力信号を受け取るように接続された、第１出力を有する送信機回路（１０２）と、
増幅器回路（１００）とを含み、前記増幅器回路（１００）は、
増幅回路（１０’）を含み、前記増幅回路は、前記第１出力に接続された入力と、該入力に存在する信号を増幅した信号を出力する第２出力と、前記増幅回路の調整指標信号を出力する第３出力とを有し、さらに、
前記第２および第３出力ならびに前記入力に存在する信号を用いて複数の前記調整指標信号を抽出する、前記第２および第３出力ならびに前記入力に接続された抽出回路（１０１）を含み、前記複数の調整指標信号は前記増幅回路の等利得指標と相互変調歪み指標とを含むものであり、さらに、
前記複数の調整指標信号の入力に応答して、前記増幅回路の制御変数を調節する少なくとも１つの制御信号を出力する、前記増幅回路に接続された制御回路（２００）を含み、前記送信機はさらに、
前記第２出力に現れる信号を送信するアンテナ（４０４）を含み、
前記増幅回路は、
前記入力に存在する前記信号を第１および第２入力信号部分に分割する第１カプラ（１４）と、
前記第１入力信号部分を増幅して、所望信号部分および不要信号部分を有する第１の増幅された信号を生成する第１増幅器（３０）と、
前記第１の増幅された信号の位相をシフトして第２信号を形成する移相回路（４６）と、
前記第２入力信号部分を前記第２信号と足し合わせて第３信号を形成する第２カプラ（１８）と、
前記第３信号を増幅して、所望信号部分および不要信号部分を有する第２の増幅された信号を生成する第２増幅器（２０）と、
前記第１および第２の増幅された信号の不要信号部分を実質的に相殺するとともに、前記第１および第２の増幅された信号の所望信号部分を足し合わせて第４信号を形成して前記第２出力に出力するコンバイナ（５２）とを含み、前記コンバイナが、前記第１および第２増幅器がいずれも同じ利得を有する場合に最小となり、前記第１および第２増幅器の利得の差が増大すると最大値に近づく信号を形成し、形成された前記信号が前記第３出力に出力されることを特徴とする送信機。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/327538 | 1999-06-08 | ||
| US09/327,538 US6236286B1 (en) | 1999-06-08 | 1999-06-08 | Integrated on-board automated alignment for a low distortion amplifier |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001036355A JP2001036355A (ja) | 2001-02-09 |
| JP2001036355A5 JP2001036355A5 (ja) | 2004-09-09 |
| JP4536874B2 true JP4536874B2 (ja) | 2010-09-01 |
Family
ID=23276957
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000171840A Expired - Fee Related JP4536874B2 (ja) | 1999-06-08 | 2000-06-08 | 自動化調整増幅器回路 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US6236286B1 (ja) |
| EP (1) | EP1059728A3 (ja) |
| JP (1) | JP4536874B2 (ja) |
| KR (1) | KR100643663B1 (ja) |
| CN (1) | CN1183660C (ja) |
| AU (1) | AU3786000A (ja) |
| BR (1) | BR0003101A (ja) |
| CA (1) | CA2310344C (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180092474A (ko) * | 2017-02-09 | 2018-08-20 | 전자부품연구원 | 광대역 다중 입출력 rf 변조기 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3876408B2 (ja) * | 2001-10-31 | 2007-01-31 | 富士通株式会社 | 歪補償装置及び歪補償方法 |
| US7126421B2 (en) * | 2003-09-23 | 2006-10-24 | Powerwave Technologies, Inc. | Method for aligning feed forward loops |
| US7876867B2 (en) * | 2006-08-08 | 2011-01-25 | Qualcomm Incorporated | Intermodulation distortion detection and mitigation |
| CN101697477B (zh) * | 2009-10-28 | 2011-12-28 | 深圳市云海通讯股份有限公司 | 调整功放电路输出信号线性度的系统、方法及功放电路 |
| US9203348B2 (en) | 2012-01-27 | 2015-12-01 | Freescale Semiconductor, Inc. | Adjustable power splitters and corresponding methods and apparatus |
| US8514007B1 (en) * | 2012-01-27 | 2013-08-20 | Freescale Semiconductor, Inc. | Adjustable power splitter and corresponding methods and apparatus |
| US9225291B2 (en) | 2013-10-29 | 2015-12-29 | Freescale Semiconductor, Inc. | Adaptive adjustment of power splitter |
| US9774299B2 (en) | 2014-09-29 | 2017-09-26 | Nxp Usa, Inc. | Modifiable signal adjustment devices for power amplifiers and corresponding methods and apparatus |
| US9647611B1 (en) | 2015-10-28 | 2017-05-09 | Nxp Usa, Inc. | Reconfigurable power splitters and amplifiers, and corresponding methods |
| US10606723B2 (en) * | 2015-12-18 | 2020-03-31 | Texas Instruments Incorporated | Systems and methods for optimal trim calibrations in integrated circuits |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4926134A (en) * | 1988-12-29 | 1990-05-15 | Westinghouse Electric Corp. | Gain monitoring of distortion cancellation amplifiers in a feedforward linear amplifier |
| US5386198A (en) * | 1993-01-28 | 1995-01-31 | Telefonaktiebolaget L M Ericsson | Linear amplifier control |
| US5304945A (en) * | 1993-04-19 | 1994-04-19 | At&T Bell Laboratories | Low-distortion feed-forward amplifier |
| US5365187A (en) * | 1993-10-29 | 1994-11-15 | Hewlett-Packard Company | Power amplifier utilizing the vector addition of two constant envelope carriers |
| US5489875A (en) * | 1994-09-21 | 1996-02-06 | Simon Fraser University | Adaptive feedforward linearizer for RF power amplifiers |
| US5528196A (en) * | 1995-01-06 | 1996-06-18 | Spectrian, Inc. | Linear RF amplifier having reduced intermodulation distortion |
| JP3361657B2 (ja) * | 1995-07-20 | 2003-01-07 | 松下電器産業株式会社 | フィードフォワード増幅器の制御装置および制御方法 |
| RU2142670C1 (ru) * | 1995-11-16 | 1999-12-10 | Самсунг Электроникс Ко., Лтд. | Устройство линейного усиления мощности |
| US5831478A (en) * | 1997-09-30 | 1998-11-03 | Motorola, Inc. | Feedforward amplifier |
-
1999
- 1999-06-08 US US09/327,538 patent/US6236286B1/en not_active Expired - Lifetime
-
2000
- 2000-05-31 EP EP00304647A patent/EP1059728A3/en not_active Ceased
- 2000-05-31 CA CA002310344A patent/CA2310344C/en not_active Expired - Fee Related
- 2000-05-31 BR BR0003101-1A patent/BR0003101A/pt not_active Application Discontinuation
- 2000-06-02 AU AU37860/00A patent/AU3786000A/en not_active Abandoned
- 2000-06-07 CN CNB001181130A patent/CN1183660C/zh not_active Expired - Fee Related
- 2000-06-07 KR KR1020000030964A patent/KR100643663B1/ko not_active IP Right Cessation
- 2000-06-08 JP JP2000171840A patent/JP4536874B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180092474A (ko) * | 2017-02-09 | 2018-08-20 | 전자부품연구원 | 광대역 다중 입출력 rf 변조기 |
| KR102317936B1 (ko) * | 2017-02-09 | 2021-10-27 | 한국전자기술연구원 | 광대역 다중 입출력 rf 변조기 |
Also Published As
| Publication number | Publication date |
|---|---|
| AU3786000A (en) | 2000-12-14 |
| CA2310344A1 (en) | 2000-12-08 |
| JP2001036355A (ja) | 2001-02-09 |
| EP1059728A3 (en) | 2003-08-20 |
| US6236286B1 (en) | 2001-05-22 |
| CA2310344C (en) | 2002-10-22 |
| BR0003101A (pt) | 2001-01-30 |
| CN1183660C (zh) | 2005-01-05 |
| EP1059728A2 (en) | 2000-12-13 |
| CN1283894A (zh) | 2001-02-14 |
| KR20010014999A (ko) | 2001-02-26 |
| KR100643663B1 (ko) | 2006-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3805221B2 (ja) | 歪み補償装置 | |
| JP3393650B2 (ja) | 適応型アンプ歪補償回路 | |
| JP4536874B2 (ja) | 自動化調整増幅器回路 | |
| US5789976A (en) | Digital adaptive control of feedforward amplifier using frequency domain cancellation | |
| US5119040A (en) | Method and apparatus for optimizing the performance of a power amplifier circuit | |
| US8417194B2 (en) | Compensation device applied to power amplifier, method for determining pre-distortion of power amplifier, and method for compensating linearity of power amplifier thereof | |
| JP3303141B2 (ja) | 無線周波数通信システムにおいて使用する増幅回路および増幅器の制御方法 | |
| US6275105B1 (en) | Adaptive linearization of a feedforward amplifier by complex gain stabilization of the error amplifier | |
| US5977825A (en) | Electronic circuit for linearization of an amplifier | |
| JP3967530B2 (ja) | 適応性ゲイン及び／又は位相調節制御方法 | |
| EP1003278A2 (en) | Nested feed forward distortion reduction system | |
| US20030001669A1 (en) | Balanced distortion reduction circuit | |
| JP2001036355A5 (ja) | ||
| EP0986168A2 (en) | Pilotless feed forward distortion reduction system | |
| US6392480B1 (en) | Alternating gain and phase control system and method | |
| US6198346B1 (en) | Adaptive linear amplifier without output power loss | |
| JP3186113B2 (ja) | 電力増幅器 | |
| JP2009284192A (ja) | 利得温度補償回路 | |
| JP3586033B2 (ja) | ディジタルフィルタシステム | |
| JP4558155B2 (ja) | 増幅装置 | |
| JP3709345B2 (ja) | ダイバーシティ受信機 | |
| JP3160081B2 (ja) | 歪み補償回路 | |
| JP2022017742A (ja) | 送信機用出力電力制御機構 | |
| KR101148003B1 (ko) | 단측파대 변조 장치 및 방법 | |
| JP2005073061A (ja) | 利得制御方法、利得制御回路、無線送信装置、無線受信装置及び無線計測装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060830 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20061130 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20061205 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070221 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070322 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100316 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100323 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100415 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20100415 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100617 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130625 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |